DisplayPort Agilex F-Tile FPGA IP Design Example
Foydalanuvchi uchun qoʻllanma
Intel® Quartus® Prime Design Suite uchun yangilangan: 21.4
IP versiyasi: 21.0.0

DisplayPort Intel FPGA IP Design ExampTez boshlash qo'llanmasi

DisplayPort Intel® FPGA IP dizayni, masalanampIntel Agilex™ F-plitka qurilmalari uchun simulyatsiya test stoli va kompilyatsiya va apparat sinovini qo'llab-quvvatlaydigan apparat dizayni mavjud.
DisplayPort Intel FPGA IP quyidagi dizaynni taqdim etadi examples:

• Statik tezlikda pikselli soatni tiklash (PCR) modulisiz DisplayPort SST parallel orqaga qaytish.

Dizaynni yaratishda sobiqample, parametr muharriri avtomatik ravishda yaratadi files dizaynni simulyatsiya qilish, kompilyatsiya qilish va apparatda sinab ko'rish uchun zarur.
Eslatma: Intel Quartus® Prime 21.4 dasturiy ta'minot versiyasi faqat Preliminary Design Ex-ni qo'llab-quvvatlaydiampSimulyatsiya, sintez, kompilyatsiya va vaqtni tahlil qilish uchun. Uskunaning funksionalligi toʻliq tasdiqlanmagan.
Shakl 1. Rivojlanish Stages

Tegishli ma'lumotlar

• DisplayPort Intel FPGA IP foydalanuvchi qo'llanmasi
• Intel Quartus Prime Pro nashriga o'tish

1.1. Katalog tuzilmasi
Rasm 2. Katalog tuzilmasi

Jadval 1. Dizayn Example Komponentlar

Jildlar	Files
rtl/yadro	dp_core.ip
	dp_rx.ip
	dp_tx.ip
rtl/rx_phy	dp_gxb_rx/ ((DP PMA UX qurilish bloki)
	dp_rx_data_fifo.ip
	rx_top_phy.sv
rtl/tx_phy	dp_gxb_rx/ ((DP PMA UX qurilish bloki)
	dp_tx_data_fifo.ip
	dp_tx_data_fifo.ip

1.2. Uskuna va dasturiy ta'minotga qo'yiladigan talablar
Intel dizaynni sinab ko'rish uchun quyidagi apparat va dasturiy ta'minotdan foydalanadiampga:
Uskuna

• Intel Agilex I-Series Development Kit

Dasturiy ta'minot

• Intel Quartus Prime
• Synopsys* VCL simulyatori

1.3. Dizayn yaratish
Dizaynni yaratish uchun Intel Quartus Prime dasturidagi DisplayPort Intel FPGA IP parametr muharriridan foydalaningample.
Shakl 3. Dizayn oqimini yaratish

1. Asboblar ➤ IP katalogini tanlang va maqsadli qurilmalar oilasi sifatida Intel Agilex F-tile-ni tanlang.
   Eslatma: dizayn oldingiample faqat Intel Agilex F-plitka qurilmalarini qo'llab-quvvatlaydi.
2. IP katalogida DisplayPort Intel FPGA IP manzilini toping va ikki marta bosing. Yangi IP o'zgarishi oynasi paydo bo'ladi.
3. Shaxsiy IP-variantingiz uchun yuqori darajali nomni belgilang. Parametr muharriri IP o'zgarishi sozlamalarini a ichida saqlaydi file nomli .ip.
4. Siz “Device” maydonida ma’lum bir Intel Agilex F-tile qurilmasini tanlashingiz yoki standart Intel Quartus Prime dasturiy qurilmasi tanlovini saqlab qolishingiz mumkin.
5. OK tugmasini bosing. Parametr muharriri paydo bo'ladi.
6. TX va RX uchun kerakli parametrlarni sozlang
7. Dizayn bo'yicha Example yorlig'ida, DisplayPort SST PCR holda Parallel Loopback ni tanlang.
8. Sinov stolini yaratish uchun Simulyatsiya-ni tanlang va apparat dizaynini yaratish uchun Sintez-ni tanlangample. Eski dizaynni yaratish uchun ushbu variantlardan kamida bittasini tanlashingiz kerakample files. Agar ikkalasini ham tanlasangiz, yaratish vaqti uzoqroq bo'ladi.
9. Ex Generate tugmasini bosingample Dizayn.

1.4. Dizaynni simulyatsiya qilish
DisplayPort Intel FPGA IP dizayni, example testbench TX nusxasidan RX misoliga ketma-ket orqaga qaytish dizaynini simulyatsiya qiladi. Ichki video naqsh generator moduli DisplayPort TX nusxasini boshqaradi va RX namunasi video chiqishi test stolidagi CRC tekshirgichlariga ulanadi.
Shakl 4. Dizayn simulyatsiya oqimi

1. Synopsys simulator papkasiga o'ting va VCS ni tanlang.
2. Simulyatsiya skriptini ishga tushiring.
   Manba vcs_sim.sh
3. Skript Quartus TLG ni bajaradi, simulyatorda testbenchni kompilyatsiya qiladi va ishga tushiradi.
4. Natijani tahlil qiling.
   Muvaffaqiyatli simulyatsiya Manba va Sink SRC taqqoslash bilan yakunlanadi.

1.5. Dizaynni kompilyatsiya qilish va simulyatsiya qilish
Shakl 5. Dizaynni kompilyatsiya qilish va simulyatsiya qilish

Uskunada ko'rgazma testini kompilyatsiya qilish va ishga tushirish uchunampdizayn uchun quyidagi amallarni bajaring:

1. Uskunaning mavjudligiga ishonch hosil qilingampdizayn yaratish tugallandi.
2. Intel Quartus Prime Pro Edition dasturini ishga tushiring va oching /quartus/agi_dp_demo.qpf.
3. Processing ➤ Start Compilation-ni bosing.
4. Kompilyatsiya tugashini kuting.

Eslatma: Dizayn sobiqample funktsional jihatdan dastlabki dizaynni tekshirmaydi ExampUshbu Quartus versiyasida apparat haqida.
Tegishli ma'lumotlar
Intel Agilex I-Series FPGA Development Kit foydalanuvchi uchun qo'llanma

1.6. DisplayPort Intel FPGA IP Design Example Parametrlar
Jadval 2. DisplayPort Intel FPGA IP Design Example Intel Agilex F-tile Device parametrlari

Parametr	Qiymat	Tavsif
Mavjud dizayn Example
Dizayn-ni tanlang	• yo'q • DisplayPort SST Parallel PCRsiz orqaga qaytish	Eski dizaynni tanlangampyaratilishi kerak. • Yo'q: Dizayn yo'q, masalanample joriy parametr tanlash uchun mavjud • PCRsiz DisplayPort SST Parallel Loopback: Ushbu dizayn, masalanampVideo kiritish tasvir portini yoqish parametrini yoqsangiz, piksel soatini qayta tiklash (PCR) modulisiz DisplayPort qurilmasidan DisplayPort manbasiga parallel aylanishni namoyish etadi.
Dizayn Example Files
Simulyatsiya	Yoqish, o'chirish	Keraklini yaratish uchun ushbu parametrni yoqing files simulyatsiya test dastgohi uchun.
Sintez	Yoqish, o'chirish	Keraklini yaratish uchun ushbu parametrni yoqing files Intel Quartus Prime kompilyatsiyasi va apparat dizayni uchun.
Yaratilgan HDL formati
Yaratish File Format	Verilog, VHDL	Yaratilgan dizayn uchun o'zingiz yoqtirgan HDL formatini tanlang, masalanample fileo'rnatish. Eslatma: Ushbu parametr faqat yaratilgan yuqori darajadagi IP formatini belgilaydi files. Boshqa hammasi files (masalan, masalanample testbenches va yuqori daraja files apparat namoyishi uchun) Verilog HDL formatida.
Maqsadli rivojlanish to'plami
Kengash-ni tanlang	• Rivojlanish to'plami yo'q • Intel Agilex I-Series Rivojlanish to'plami	Maqsadli dizayn uchun taxtani tanlang, masalanample. • Rivojlanish to'plami yo'q: Bu parametr, oldingi dizayn uchun barcha apparat jihatlarini o'z ichiga olmaydiample. IP yadrosi barcha pinlarni virtual pinlarga o'rnatadi. • Intel Agilex I-Series FPGA Development Kit: Ushbu parametr avtomatik ravishda loyihaning maqsadli qurilmasini ushbu ishlab chiqish to'plamidagi qurilmaga moslash uchun tanlaydi. Maqsadli qurilmani o'zgartirishingiz mumkin bo'lsa, "Maqsadli qurilmani o'zgartirish" parametridan foydalanib, agar platangizda boshqa qurilma varianti mavjud bo'lsa. IP yadrosi ishlab chiqish to'plamiga muvofiq barcha pin tayinlarini o'rnatadi. Eslatma: Dastlabki dizayn Example ushbu Quartus versiyasidagi apparatda funktsional jihatdan tekshirilmagan. • Maxsus ishlab chiqish to'plami: Bu parametr eski dizaynga ruxsat beradiampIntel FPGA bilan uchinchi tomon ishlab chiqish to'plamida sinovdan o'tkaziladi. PIN-kodlarni o'zingiz belgilashingiz kerak bo'lishi mumkin.
	Maqsadli qurilma
Maqsadli qurilmani o'zgartirish	Yoqish, o'chirish	Ushbu parametrni yoqing va ishlab chiqish to'plami uchun afzal qilingan qurilma variantini tanlang.

Parallel Loopback Design Examples

DisplayPort Intel FPGA IP dizayni, examples DisplayPort RX misolidan DisplayPort TX misoliga statik tezlikda pikselli soatni tiklash (PCR) modulisiz parallel aylanishni namoyish etadi.
Jadval 3. DisplayPort Intel FPGA IP Design ExampIntel Agilex F-plitka qurilmasi uchun

Dizayn Example	Belgilash	Ma'lumot tezligi	Kanal rejimi	Orqaga aylanish turi
PCRsiz DisplayPort SST parallel aylanish	DisplayPort SST	HBR3	Simpleks	PCRsiz parallel

2.1. Intel Agilex F-plitka DisplayPort SST Parallel Loopback dizayn xususiyatlari
SST parallel loopback dizayni, masalanamples bitta video oqimining DisplayPort lavabosidan DisplayPort manbasiga Pixel Clock Recovery (PCR)siz statik tezlikda uzatilishini namoyish etadi.

Shakl 6. Intel Agilex F-tile DisplayPort SST PCRsiz Parallel Loopback

• Ushbu variantda DisplayPort manbasining TX_SUPPORT_IM_ENABLE parametri yoqilgan va video tasvir interfeysi ishlatiladi.
• DisplayPort lavabo GPU kabi tashqi video manbadan video va yoki audio oqimini oladi va uni parallel video interfeysiga dekodlaydi.
• DisplayPort lavabo video chiqishi bevosita DisplayPort manba video interfeysini boshqaradi va monitorga uzatishdan oldin asosiy DisplayPort havolasini kodlaydi.
• IOPLL ham DisplayPort lavabosini, ham manba video soatlarini belgilangan chastotada boshqaradi.
• Agar DisplayPort moslamasi va manbaning MAX_LINK_RATE parametri HBR3 va PIXELS_PER_CLOCK Quadga sozlangan bo‘lsa, video soat 300Kp8 piksel tezligini (30/1188 = 4 MGts) qo‘llab-quvvatlash uchun 297 MGts chastotada ishlaydi.

2.2. Soat sxemasi
Soat sxemasi DisplayPort Intel FPGA IP dizaynidagi soat domenlarini tasvirlaydi.ample.
Shakl 7. Intel Agilex F-tile DisplayPort Transceiverning soat sxemasi

Jadval 4. Soat sxemasi signallari

Diagrammadagi soat	Tavsif
SysPLL refclk	F-tile System PLL mos yozuvlar soati, bu chiqish chastotasi uchun System PLL tomonidan bo'linadigan har qanday takt chastotasi bo'lishi mumkin. Ushbu dizaynda sobiqample, system_pll_clk_link va rx/tx refclk_link 150 MGts chastotali bir xil SysPLL refclk-ni baham ko'radi. Tegishli chiqish portini DisplayPort Phy Top-ga ulashdan oldin, bu maxsus qabul qiluvchi mos yozuvlar soat pinidan Reference va System PLL Clocks IP-ning kirish soat portiga ulangan bepul ishlaydigan soat bo'lishi kerak.
system_pll_clk_link	Barcha DisplayPort tezligini qo'llab-quvvatlash uchun minimal System PLL chiqish chastotasi 320 MHz. Ushbu dizayn sobiqample 900 MGts (eng yuqori) chiqish chastotasidan foydalanadi, shuning uchun SysPLL refclk 150 MGts bo'lgan rx/tx refclk_link bilan baham ko'rilishi mumkin.
rx_cdr_refclk_link/tx_pll_refclk_link	Barcha DisplayPort ma'lumotlar tezligini qo'llab-quvvatlash uchun 150 MGts ga o'rnatilgan Rx CDR va Tx PLL Link refclk.
rx_ls_clkout/tx - bu yashirin	DisplayPort ulanish tezligi soati DisplayPort IP yadrosi. Ma'lumotlar tezligiga ekvivalent chastotani parallel ma'lumotlar kengligiga bo'lish. Exampga: Chastota = ma'lumotlar tezligi / ma'lumotlar kengligi = 8.1G (HBR3) / 40 bit = 202.5 ​​MGts

2.3. Simulyatsiya test stoli
Simulyatsiya test stoli DisplayPort TX seriyali orqa aylanishini RX ga taqlid qiladi.
Shakl 8. DisplayPort Intel FPGA IP Simplex Mode Simulation Testbench blok diagrammasi

Jadval 5. Testbench komponentlari

Komponent	Tavsif
Video naqsh generator	Ushbu generator siz sozlashingiz mumkin bo'lgan rangli chiziq naqshlarini ishlab chiqaradi. Video formati vaqtini parametrlash mumkin.
Testbench nazorati	Ushbu blok simulyatsiyaning sinov ketma-ketligini nazorat qiladi va TX yadrosiga kerakli ogohlantiruvchi signallarni ishlab chiqaradi. Testbench boshqaruv bloki, shuningdek, taqqoslash uchun manba va lavabodan CRC qiymatini o'qiydi.
RX Link tezligi soat chastotasi tekshiruvi	Ushbu tekshirgich RX qabul qiluvchi-qabul qiluvchining tiklangan soat chastotasi kerakli ma'lumot tezligiga mos kelishini tekshiradi.
TX Link tezligi soat chastotasi tekshiruvi	Ushbu tekshirgich TX qabul qiluvchi-qabul qiluvchining tiklangan soat chastotasi kerakli ma'lumot tezligiga mos kelishini tekshiradi.

Simulyatsiya test dastgohi quyidagi tekshirishlarni amalga oshiradi:
Jadval 6. Testbench tekshiruvlari

Test mezonlari	Tekshirish
• HBR3 ma'lumot tezligida bog'lanish treningi • DP Status TX va RX Link Tezlik chastotasini o'rnatganligini va o'lchaganligini tekshirish uchun DPCD registrlarini o'qing.	TX va RX qabul qiluvchidan ulanish tezligi soatining chastota chiqishini o'lchash uchun Frequency Checkerni birlashtiradi.
• TX dan RX ga video naqshni ishga tushirish. • Ularning mos kelishini tekshirish uchun manba va lavabo uchun CRCni tasdiqlang	• Video namunasini yaratish uchun video naqsh generatorini DisplayPort manbasiga ulaydi. • Testbench boshqaruvi keyin DPTX va DPRX registrlaridan Manba va Sink CRC ni o'qiydi va ikkala CRC qiymati bir xil bo'lishini ta'minlash uchun solishtiradi. Eslatma: CRC hisoblanganligiga ishonch hosil qilish uchun CTSni qo'llab-quvvatlash testini avtomatlashtirish parametrini yoqishingiz kerak.

DisplayPort Intel uchun hujjatlarni qayta ko'rib chiqish tarixi

Agilex F-plitka FPGA IP dizayni ExampFoydalanuvchi uchun qo'llanma

Hujjat versiyasi	Intel Quartus Prime versiyasi	IP versiyasi	O'zgarishlar
2021.12.13	21.4	21.0.0	Dastlabki nashr.

Intel korporatsiyasi. Barcha huquqlar himoyalangan. Intel, Intel logotipi va boshqa Intel belgilari Intel korporatsiyasi yoki uning sho'ba korxonalarining savdo belgilaridir. Intel o'zining FPGA va yarimo'tkazgich mahsulotlarining Intel standart kafolatiga muvofiq joriy spetsifikatsiyalarga muvofiq ishlashiga kafolat beradi, lekin istalgan vaqtda ogohlantirmasdan istalgan mahsulot va xizmatlarga o'zgartirish kiritish huquqini o'zida saqlab qoladi. Intel tomonidan yozma ravishda kelishilgan hollar bundan mustasno, bu erda tasvirlangan har qanday ma'lumot, mahsulot yoki xizmatdan foydalanish yoki qo'llash natijasida kelib chiqadigan hech qanday javobgarlik yoki javobgarlikni o'z zimmasiga olmaydi. Intel mijozlariga har qanday nashr etilgan ma'lumotlarga tayanishdan va mahsulot yoki xizmatlarga buyurtma berishdan oldin qurilma texnik xususiyatlarining so'nggi versiyasini olish tavsiya etiladi.
*Boshqa nomlar va brendlar boshqalarning mulki sifatida da'vo qilinishi mumkin.
ISO 9001: 2015 Ro'yxatdan o'tgan

Onlayn versiya
Fikr-mulohaza yuborish
UG-20347
ID: 709308
Versiya: 2021.12.13

Hujjatlar / manbalar

intel DisplayPort Agilex F-Tile FPGA IP dizayni Example [pdf] Foydalanuvchi uchun qoʻllanma DisplayPort Agilex F-Tile FPGA IP Design Example, DisplayPort Agilex, F-Tile FPGA IP Design Example, F-Tile FPGA IP Design, FPGA IP Design Example, IP Design Example, IP Dizayn, UG-20347, 709308

Ma'lumotnomalar

• Foydalanuvchi uchun qo'llanma