DisplayPort Agilex F-Tile FPGA IP Design Example
Пайдаланушы нұсқаулығы
Intel® Quartus® Prime Design Suite үшін жаңартылған: 21.4
IP нұсқасы: 21.0.0
DisplayPort Intel FPGA IP Design ExampЖылдам бастау нұсқаулығы
DisplayPort Intel® FPGA IP дизайны, мысалыampIntel Agilex™ F-тақта құрылғыларына арналған les имитациялық сынақ үстелі мен компиляция мен аппараттық құралдарды сынауға қолдау көрсететін аппараттық дизайнмен ерекшеленеді.
DisplayPort Intel FPGA IP келесі дизайнды ұсынады, мысалыamples:
- Статикалық жылдамдықта пиксель сағатын қалпына келтіру (ПТР) модулінсіз DisplayPort SST параллель кері цикл
Дизайнды жасаған кезде бұрынғыample, параметр өңдегіші автоматты түрде жасайды fileдизайнды модельдеу, құрастыру және аппараттық құралда сынау үшін қажет.
Ескерту: Intel Quartus® Prime 21.4 бағдарламалық құралының нұсқасы тек Preliminary Design ExampМодельдеу, синтездеу, құрастыру және уақытты талдау мақсаттары үшін. Аппараттық құралдың функционалдығы толық тексерілмеген.
Сурет 1. Даму Сtages
Қатысты ақпарат
- DisplayPort Intel FPGA IP пайдаланушы нұсқаулығы
- Intel Quartus Prime Pro шығарылымына көшу
1.1. Каталог құрылымы
Сурет 2. Каталог құрылымы
Кесте 1. Дизайн Example Құрамдас бөліктер
| Қалталар | Files |
| rtl/core | dp_core.ip |
| dp_rx.ip | |
| dp_tx.ip | |
| rtl/rx_phy | dp_gxb_rx/ ((DP PMA UX құрылыс блогы) |
| dp_rx_data_fifo.ip | |
| rx_top_phy.sv | |
| rtl/tx_phy | dp_gxb_rx/ ((DP PMA UX құрылыс блогы) |
| dp_tx_data_fifo.ip | |
| dp_tx_data_fifo.ip |
1.2. Аппараттық және бағдарламалық қамтамасыз ету талаптары
Intel корпорациясы дизайнды сынау үшін келесі аппараттық және бағдарламалық құралды пайдаланадыampле:
Аппараттық құрал
- Intel Agilex I-Series әзірлеу жинағы
Бағдарламалық қамтамасыз ету
- Intel Quartus Prime
- Synopsys* VCL симуляторы
1.3. Дизайнды құру
Дизайнды жасау үшін Intel Quartus Prime бағдарламалық құралындағы DisplayPort Intel FPGA IP параметр өңдегішін пайдаланыңызampле.
Сурет 3. Дизайн ағынын құру
- Құралдар ➤ IP каталогын таңдап, мақсатты құрылғылар тобы ретінде Intel Agilex F-тақтасын таңдаңыз.
Ескерту: дизайн бұрынғыample тек Intel Agilex F-тақта құрылғыларын қолдайды. - IP каталогында DisplayPort Intel FPGA IP мекенжайын тауып, екі рет басыңыз. Жаңа IP нұсқасы терезесі пайда болады.
- Теңшелетін IP нұсқасы үшін жоғарғы деңгейлі атауды көрсетіңіз. Параметр өңдегіші IP вариациясының параметрлерін а ішінде сақтайды file аталды .ip.
- Құрылғы өрісінде арнайы Intel Agilex F-тақта құрылғысын таңдауға немесе әдепкі Intel Quartus Prime бағдарламалық құрал құрылғысын таңдауды сақтауға болады.
- OK түймесін басыңыз. Параметр өңдегіші пайда болады.
- TX және RX үшін қажетті параметрлерді конфигурациялаңыз
- Дизайн бойынша Exampқойындысында DisplayPort SST ПТРсіз параллельді кері цикл таңдаңыз.
- Сынақ үстелін жасау үшін «Симуляция» таңдаңыз, ал аппараттық дизайнды жасау үшін «Синтез» таңдаңызampле. Бұрынғы дизайнды жасау үшін осы опциялардың кем дегенде біреуін таңдау керекample fileс. Егер екеуін де таңдасаңыз, генерациялау уақыты ұзарады.
- Жасау түймесін басыңызample Дизайн.
1.4. Дизайнды имитациялау
DisplayPort Intel FPGA IP дизайны, мысалыample testbench TX данасынан RX данасына сериялық кері цикл дизайнын имитациялайды. Ішкі бейне үлгісі генератор модулі DisplayPort TX данасын басқарады және RX данасы бейне шығысы сынақ үстеліндегі CRC тексерушілеріне қосылады.
Сурет 4. Жобалау имитациясының ағыны
- Synopsys симулятор қалтасына өтіп, VCS таңдаңыз.
- Модельдеу сценарийін іске қосыңыз.
Көзі vcs_sim.sh - Сценарий Quartus TLG орындайды, тренажерда тестбенчті құрастырады және іске қосады.
- Нәтижені талдаңыз.
Сәтті модельдеу Source and Raink SRC салыстыруымен аяқталады.
1.5. Дизайнды құрастыру және модельдеу
Сурет 5. Дизайнды құрастыру және модельдеу
Аппараттық құралда демонстрациялық сынақты құрастыру және іске қосу үшінampжобалау үшін мына қадамдарды орындаңыз:
- Аппараттық құралдарды қамтамасыз етіңізampдизайн генерациясы аяқталды.
- Intel Quartus Prime Pro Edition бағдарламалық құралын іске қосыңыз және ашыңыз /quartus/agi_dp_demo.qpf.
- Өңдеу ➤ Компиляцияны бастау түймешігін басыңыз.
- Компиляция аяқталғанша күтіңіз.
Ескерту: Дизайн бұрынғыample функционалды түрде алдын ала жобаны тексермейді Exampосы Quartus шығарылымындағы аппараттық құрал туралы.
Қатысты ақпарат
Intel Agilex I-Series FPGA әзірлеу жинағы пайдаланушы нұсқаулығы
1.6. DisplayPort Intel FPGA IP дизайны Example Параметрлер
Кесте 2. DisplayPort Intel FPGA IP дизайны Example Intel Agilex F-тақта құрылғысына арналған параметрлер
| Параметр | Мән | Сипаттама |
| Қолжетімді дизайн Example | ||
| Дизайн таңдаңыз | • Жоқ • DisplayPort SST параллель ПТР-сіз кері цикл |
Дизайнды таңдаңыз, мысалыampқұрылады. • Жоқ: Дизайн жоқ, мысалыample ағымдағы параметрді таңдау үшін қол жетімді • DisplayPort SST ПТРсіз параллельді кері цикл: Бұл дизайн, мысалыample Бейне кірісінің кескін портын қосу параметрін қосқанда, DisplayPort раковинасынан DisplayPort көзіне пикселдік сағатты қалпына келтіру (ПТР) модулінсіз параллель кері циклды көрсетеді. |
| Дизайн Example Files | ||
| Модельдеу | Қосу өшіру | Қажетті жасау үшін осы опцияны қосыңыз files симуляциялық сынақ үстелі үшін. |
| Синтез | Қосу өшіру | Қажетті жасау үшін осы опцияны қосыңыз files Intel Quartus Prime компиляциясы мен аппараттық дизайнға арналған. |
| Жасалған HDL пішімі | ||
| Жасау File Формат | Verilog, VHDL | Жасалған дизайн үшін қалаған HDL пішімін таңдаңыз, мысалыample fileорнату. Ескерту: Бұл опция жасалған жоғары деңгейлі IP пішімін ғана анықтайды fileс. Барлық басқа files (мысалы, мысалыample testbenches және жоғарғы деңгей files аппараттық құралдарды көрсетуге арналған) Verilog HDL пішімінде. |
| Мақсатты даму жинағы | ||
| Тақтаны таңдаңыз | • Әзірлеу жинағы жоқ • Intel Agilex I сериясы Әзірлеу жинағы |
Мақсатты дизайн үшін тақтаны таңдаңыз, мысалыampле. • Әзірлеу жинағы жоқ: Бұл опция дизайнның барлық аппараттық аспектілерін жоққа шығарады, мысалыampле. IP өзегі барлық пин тағайындауларын виртуалды түйреуіштерге орнатады. • Intel Agilex I-Series FPGA әзірлеу жинағы: Бұл опция осы әзірлеу жинағындағы құрылғыға сәйкестендіру үшін жобаның мақсатты құрылғысын автоматты түрде таңдайды. Тақта нұсқасында басқа құрылғы нұсқасы болса, мақсатты құрылғыны өзгерту параметрін пайдаланып өзгертуге болады. IP өзегі әзірлеу жинағына сәйкес барлық түйреуіш тағайындауларын орнатады. Ескерту: Алдын ала дизайн Example осы Quartus шығарылымындағы аппараттық құралда функционалды түрде тексерілмеген. • Пайдаланушы әзірлеу жинағы: Бұл опция дизайнға мүмкіндік бередіampIntel FPGA бар үшінші тарап әзірлеу жинағында сыналады. Сізге пин тағайындауларын өзіңіз орнату қажет болуы мүмкін. |
| Мақсатты құрылғы | ||
| Мақсатты құрылғыны өзгерту | Қосу өшіру | Осы опцияны қосыңыз және әзірлеу жинағы үшін қолайлы құрылғы нұсқасын таңдаңыз. |
Параллельді кері цикл дизайны Examples
DisplayPort Intel FPGA IP дизайны, мысалыamples DisplayPort RX данасынан DisplayPort TX данасына статикалық жылдамдықпен пиксель сағатын қалпына келтіру (ПТР) модулінсіз параллель кері циклды көрсетеді.
Кесте 3. DisplayPort Intel FPGA IP дизайны ExampIntel Agilex F-тақта құрылғысына арналған
| Дизайн Example | Белгі | Деректер жылдамдығы | Арна режимі | Кері цикл түрі |
| DisplayPort SST ПТР-сіз параллель кері цикл | DisplayPort SST | HBR3 | Симплекс | ПТР-сыз параллель |
2.1. Intel Agilex F-тақта DisplayPort SST Параллельді кері цикл дизайнының мүмкіндіктері
SST параллель кері цикл дизайны, мысалыampолар бір бейне ағынының DisplayPort раковинасынан DisplayPort көзіне статикалық жылдамдықпен пиксель сағатын қалпына келтіру (ПТР) қолданбай берілуін көрсетеді.
6-сурет. Intel Agilex F-тили DisplayPort SST ПТР-сіз параллель кері цикл
- Бұл нұсқада DisplayPort көзінің TX_SUPPORT_IM_ENABLE параметрі қосылады және бейне кескін интерфейсі пайдаланылады.
- DisplayPort раковинасы GPU сияқты сыртқы бейне көзінен бейне және немесе аудио ағынын қабылдайды және оны параллель бейне интерфейсіне декодтайды.
- DisplayPort раковинасының бейне шығысы тікелей DisplayPort бастапқы бейне интерфейсін басқарады және мониторға жібермес бұрын DisplayPort негізгі сілтемесін кодтайды.
- IOPLL бекітілген жиілікте DisplayPort раковинасын және бастапқы бейне сағаттарын басқарады.
- Егер DisplayPort раковинасы және көздің MAX_LINK_RATE параметрі HBR3 және PIXELS_PER_CLOCK төртбұрышқа конфигурацияланса, бейне сағаты 300Kp8 пиксел жылдамдығын (30/1188 = 4 МГц) қолдау үшін 297 МГц жиілігінде жұмыс істейді.
2.2. Сағат схемасы
Сағат схемасы DisplayPort Intel FPGA IP дизайнындағы сағаттық домендерді суреттейді.ampле.
Сурет 7. Intel Agilex F-тақта DisplayPort трансиверінің сағаттық схемасы
Кесте 4. Схема сигналдары
| Диаграммадағы сағат | Сипаттама |
| SysPLL қайтару | F-тақта жүйесінің PLL анықтамалық сағаты, ол шығу жиілігі үшін System PLL арқылы бөлінетін кез келген тактілік жиілік болуы мүмкін. Бұл дизайнда бұрынғыample, system_pll_clk_link және rx/tx refclk_link 150 МГц бірдей SysPLL refclk ортақ пайдаланады. Ол тиісті шығыс портын DisplayPort Phy Top портына қоспас бұрын, арнайы трансивердің анықтамалық сағатының істікшесінен Reference және System PLL Clocks IP кіріс тактілік портына жалғанған бос жұмыс істейтін сағат болуы керек. |
| system_pll_clk_link | Барлық DisplayPort жылдамдығын қолдау үшін ең төменгі System PLL шығыс жиілігі 320 МГц. Бұл дизайн бұрынғыampSysPLL refclk 900 МГц болатын rx/tx refclk_link арқылы ортақ болуы үшін le 150 МГц (ең жоғары) шығыс жиілігін пайдаланады. |
| rx_cdr_refclk_link/tx_pll_refclk_link | Барлық DisplayPort деректер жылдамдығын қолдау үшін 150 МГц-ке бекітілген Rx CDR және Tx PLL Link refclk. |
| rx_ls_clkout/tx - жасырын | DisplayPort IP ядросының сағатына арналған DisplayPort сілтеме жылдамдығы. Деректер жылдамдығына баламалы жиілікті параллель деректер еніне бөлу. Exampле: Жиілік = деректер жылдамдығы/деректер ені = 8.1G (HBR3) / 40бит = 202.5 МГц |
2.3. Симуляциялық сынақ үстелі
Модельдеу сынақ үстелі DisplayPort TX сериялық кері циклін RX-ге ұқсатады.
Сурет 8. DisplayPort Intel FPGA IP Simplex Mode Simulation Testbench блок диаграммасы
Кесте 5. Testbench компоненттері
| Құрамдас | Сипаттама |
| Бейне үлгі генераторы | Бұл генератор конфигурациялауға болатын түс жолағы үлгілерін шығарады. Бейне пішімінің уақытын параметрлеуге болады. |
| Testbench Control | Бұл блок модельдеудің сынақ ретін басқарады және TX өзегіне қажетті ынталандыру сигналдарын жасайды. Testbench басқару блогы салыстыру үшін көзден де, раковинадан да CRC мәнін оқиды. |
| RX Link жылдамдығы сағатының жиілігін тексеру құралы | Бұл тексеруші RX трансиверінің қалпына келтірілген тактілік жиілігі қажетті деректер жылдамдығына сәйкес келетінін тексереді. |
| TX Link жылдамдығы сағатының жиілігін тексеру құралы | Бұл тексеруші TX трансиверінің қалпына келтірілген тактілік жиілігі қажетті деректер жылдамдығына сәйкес келетінін тексереді. |
Модельдеу сынағы келесі тексерулерді орындайды:
Кесте 6. Testbench Verifications
| Тест критерийлері | Тексеру |
| • HBR3 деректер жылдамдығымен байланыстыру жаттығулары • DP Status TX және RX Link жылдамдығы жиілігін орнатып, өлшейтінін тексеру үшін DPCD регистрлерін оқыңыз. |
TX және RX қабылдағышынан Link Speed сағатының жиілік шығысын өлшеу үшін жиілікті тексеру құралын біріктіреді. |
| • Бейне үлгісін TX-дан RX-ке дейін іске қосыңыз. • Көз бен раковинаның CRC сәйкестігін тексеру үшін тексеріңіз |
• Бейне үлгісін жасау үшін бейне үлгісі генераторын DisplayPort көзіне қосады. • Testbench басқаруы келесіде DPTX және DPRX регистрлерінен Source және Raink CRC екеуін де оқиды және екі CRC мәндерінің бірдей екеніне көз жеткізу үшін салыстырады. Ескерту: CRC есептелгеніне көз жеткізу үшін қолдау CTS сынақ автоматтандыру параметрін қосу керек. |
DisplayPort Intel үшін құжатты қайта қарау тарихы
Agilex F-тақта FPGA IP дизайны ExampПайдаланушы нұсқаулығы
| Құжат нұсқасы | Intel Quartus Prime нұсқасы | IP нұсқасы | Өзгерістер |
| 2021.12.13 | 21.4 | 21.0.0 | Бастапқы шығарылым. |
Intel корпорациясы. Барлық құқықтар сақталған. Intel, Intel логотипі және басқа Intel белгілері Intel корпорациясының немесе оның еншілес компанияларының сауда белгілері болып табылады. Intel өзінің FPGA және жартылай өткізгіш өнімдерінің Intel стандартты кепілдігіне сәйкес ағымдағы техникалық сипаттамаларға сәйкес орындалуына кепілдік береді, бірақ кез келген өнімдер мен қызметтерге кез келген уақытта ескертусіз өзгертулер енгізу құқығын өзіне қалдырады. Intel жазбаша түрде тікелей келіскен жағдайларды қоспағанда, Intel компаниясы осы құжатта сипатталған кез келген ақпаратты, өнімді немесе қызметті қолданудан немесе пайдаланудан туындайтын жауапкершілікті немесе жауапкершілікті өз мойнына алмайды. Intel тұтынушыларына кез келген жарияланған ақпаратқа сенбес бұрын және өнімдерге немесе қызметтерге тапсырыс бермес бұрын құрылғы сипаттамаларының соңғы нұсқасын алу ұсынылады.
*Басқа атаулар мен брендтер басқалардың меншігі ретінде талап етілуі мүмкін.
ISO 9001: 2015 Тіркелген
Онлайн нұсқасы
Кері байланыс жіберу
УГ-20347
ID: 709308
Нұсқа: 2021.12.13
Құжаттар / Ресурстар
 |
intel DisplayPort Agilex F-Tile FPGA IP Design Example [pdf] Пайдаланушы нұсқаулығы DisplayPort Agilex F-Tile FPGA IP Design Example, DisplayPort Agilex, F-Tile FPGA IP Design Example, F-Tile FPGA IP Design, FPGA IP Design Example, IP Design Example, IP дизайны, UG-20347, 709308 |
