DisplayPort Agilex F-Tile FPGA IP Design Example
वापरकर्ता मार्गदर्शक
Intel® Quartus® Prime Design Suite साठी अपडेट केलेले: 21.4
IP आवृत्ती: 21.0.0

डिस्प्लेपोर्ट इंटेल एफपीजीए आयपी डिझाइन उदाampजलद प्रारंभ मार्गदर्शक

DisplayPort Intel® FPGA IP डिझाइन उदाamples for Intel Agilex™ F-tile डिव्हाइसेसमध्ये सिम्युलेटिंग टेस्टबेंच आणि हार्डवेअर डिझाइन आहे जे संकलन आणि हार्डवेअर चाचणीला समर्थन देते.
डिस्प्लेपोर्ट इंटेल एफपीजीए आयपी खालील डिझाइन एक्स ऑफर करतेampलेस:

• स्थिर दराने Pixel Clock Recovery (PCR) मॉड्यूलशिवाय DisplayPort SST समांतर लूपबॅक

तुम्ही डिझाईन व्युत्पन्न करता तेव्हा माजीample, पॅरामीटर एडिटर आपोआप तयार करतो fileहार्डवेअरमध्ये डिझाइनचे अनुकरण करणे, संकलित करणे आणि चाचणी करणे आवश्यक आहे.
टीप: इंटेल क्वार्टस® प्राइम 21.4 सॉफ्टवेअर आवृत्ती केवळ प्राथमिक डिझाइन एक्सला समर्थन देतेampअनुकरण, संश्लेषण, संकलन आणि वेळेचे विश्लेषण हेतूंसाठी. हार्डवेअर कार्यक्षमता पूर्णपणे सत्यापित नाही.
आकृती 1. विकास एसtages

संबंधित माहिती

• डिस्प्लेपोर्ट इंटेल एफपीजीए आयपी वापरकर्ता मार्गदर्शक
• इंटेल क्वार्टस प्राइम प्रो एडिशनवर स्थलांतरित होत आहे

२.१. निर्देशिका संरचना
आकृती 2. निर्देशिका संरचना

तक्ता 1. डिझाईन उदाample घटक

फोल्डर	Files
rtl/core	dp_core.ip
	dp_rx.ip
	dp_tx.ip
rtl/rx_phy	dp_gxb_rx/ ((DP PMA UX बिल्डिंग ब्लॉक)
	dp_rx_data_fifo.ip
	rx_top_phy.sv
rtl/tx_phy	dp_gxb_rx/ ((DP PMA UX बिल्डिंग ब्लॉक)
	dp_tx_data_fifo.ip
	dp_tx_data_fifo.ip

१.१. हार्डवेअर आणि सॉफ्टवेअर आवश्यकता
इंटेल खालील हार्डवेअर आणि सॉफ्टवेअर वापरते डिझाइनची चाचणी करण्यासाठीampले:
हार्डवेअर

• इंटेल एजिलेक्स आय-सीरीज डेव्हलपमेंट किट

सॉफ्टवेअर

• इंटेल क्वार्टस प्राइम
• Synopsys* VCL सिम्युलेटर

१.२. डिझाइन तयार करणे
इंटेल क्वार्टस प्राइम सॉफ्टवेअरमध्ये डिस्प्लेपोर्ट इंटेल एफपीजीए आयपी पॅरामीटर एडिटर वापराampले
आकृती 3. डिझाइन फ्लो निर्माण करणे

1. टूल्स ➤ IP कॅटलॉग निवडा आणि लक्ष्य उपकरण कुटुंब म्हणून Intel Agilex F-tile निवडा.
   टीप: डिझाइन माजीample फक्त Intel Agilex F-tile उपकरणांना समर्थन देते.
2. आयपी कॅटलॉगमध्ये, डिस्प्लेपोर्ट इंटेल एफपीजीए आयपी शोधा आणि डबल-क्लिक करा. नवीन IP भिन्नता विंडो दिसेल.
3. तुमच्या सानुकूल IP भिन्नतेसाठी उच्च-स्तरीय नाव निर्दिष्ट करा. पॅरामीटर एडिटर आयपी व्हेरिएशन सेटिंग्ज a मध्ये सेव्ह करतो file नाव दिले .ip
4. तुम्ही डिव्हाइस फील्डमध्ये विशिष्ट इंटेल एजिलेक्स एफ-टाइल डिव्हाइस निवडू शकता किंवा डीफॉल्ट इंटेल क्वार्टस प्राइम सॉफ्टवेअर डिव्हाइस निवड ठेवू शकता.
5. ओके क्लिक करा. पॅरामीटर एडिटर दिसेल.
6. TX आणि RX दोन्हीसाठी इच्छित पॅरामीटर्स कॉन्फिगर करा
7. डिझाईन वर माजीample टॅबवर, पीसीआरशिवाय डिस्प्लेपोर्ट एसएसटी समांतर लूपबॅक निवडा.
8. टेस्टबेंच जनरेट करण्यासाठी सिम्युलेशन निवडा आणि हार्डवेअर डिझाइन तयार करण्यासाठी सिंथेसिस निवडाampले डिझाइन एक्स व्युत्पन्न करण्यासाठी तुम्ही यापैकी किमान एक पर्याय निवडणे आवश्यक आहेample files तुम्ही दोन्ही निवडल्यास, जनरेशन वेळ जास्त असेल.
9. जनरेट एक्स वर क्लिक कराampले डिझाइन.

१.४. डिझाइनचे अनुकरण करणे
डिस्प्लेपोर्ट इंटेल एफपीजीए आयपी डिझाइन उदाample testbench TX इंस्टन्सपासून RX इंस्टन्समध्ये सिरीयल लूपबॅक डिझाइनची नक्कल करते. अंतर्गत व्हिडिओ पॅटर्न जनरेटर मॉड्यूल डिस्प्लेपोर्ट TX ​​उदाहरण चालवते आणि RX उदाहरण व्हिडिओ आउटपुट टेस्टबेंचमधील CRC चेकर्सशी कनेक्ट होते.
आकृती 4. डिझाइन सिम्युलेशन फ्लो

1. Synopsys simulator फोल्डर वर जा आणि VCS निवडा.
2. सिम्युलेशन स्क्रिप्ट चालवा.
   स्रोत vcs_sim.sh
3. स्क्रिप्ट क्वार्टस टीएलजी करते, सिम्युलेटरमध्ये टेस्टबेंच संकलित करते आणि चालवते.
4. निकालाचे विश्लेषण करा.
   एक यशस्वी सिम्युलेशन स्त्रोत आणि सिंक SRC तुलनासह समाप्त होते.

1.5. संकलित करणे आणि डिझाइनचे अनुकरण करणे
आकृती 5. डिझाइनचे संकलन आणि अनुकरण करणे

हार्डवेअर एक्स वर प्रात्यक्षिक चाचणी संकलित करण्यासाठी आणि चालविण्यासाठीampडिझाइनसाठी, या चरणांचे अनुसरण करा:

1. हार्डवेअर उदा याची खात्री कराample डिझाइन निर्मिती पूर्ण झाली आहे.
2. इंटेल क्वार्टस प्राइम प्रो एडिशन सॉफ्टवेअर लाँच करा आणि उघडा /quartus/agi_dp_demo.qpf.
3. क्लिक करा प्रक्रिया करणे ➤ संकलन सुरू करा.
4. संकलन पूर्ण होईपर्यंत प्रतीक्षा करा.

टीप: डिझाइन माजीample प्राथमिक डिझाईन Exampया क्वार्टस रिलीझमध्ये हार्डवेअरवर le.
संबंधित माहिती
Intel Agilex I-Series FPGA डेव्हलपमेंट किट वापरकर्ता मार्गदर्शक

१.६. डिस्प्लेपोर्ट इंटेल एफपीजीए आयपी डिझाइन उदाampले पॅरामीटर्स
तक्ता 2. डिस्प्लेपोर्ट इंटेल एफपीजीए आयपी डिझाइन उदाampइंटेल एजिलेक्स एफ-टाइल डिव्हाइससाठी पॅरामीटर्स

पॅरामीटर	मूल्य	वर्णन
उपलब्ध डिझाइन उदाample
डिझाइन निवडा	• काहीही नाही • डिस्प्लेपोर्ट SST समांतर पीसीआरशिवाय लूपबॅक	डिझाइन माजी निवडाample व्युत्पन्न करणे. • काहीही नाही: कोणतेही डिझाइन माजी नाहीample वर्तमान पॅरामीटर निवडीसाठी उपलब्ध आहे • पीसीआरशिवाय डिस्प्लेपोर्ट SST समांतर लूपबॅक: हे डिझाइन उदाample जेव्हा तुम्ही Enable Video Input Image Port पॅरामीटर चालू करता तेव्हा Pixel Clock Recovery (PCR) मॉड्यूलशिवाय DisplayPort सिंक ते DisplayPort सोर्सपर्यंत समांतर लूपबॅक दाखवते.
डिझाईन माजीample Files
अनुकरण	चालु बंद	आवश्यक व्युत्पन्न करण्यासाठी हा पर्याय चालू करा fileसिम्युलेशन टेस्टबेंचसाठी s.
संश्लेषण	चालु बंद	आवश्यक व्युत्पन्न करण्यासाठी हा पर्याय चालू करा fileइंटेल क्वार्टस प्राइम संकलन आणि हार्डवेअर डिझाइनसाठी एस.
व्युत्पन्न एचडीएल स्वरूप
निर्माण करा File स्वरूप	व्हेरिलॉग, व्हीएचडीएल	व्युत्पन्न केलेल्या डिझाईनसाठी तुमचे पसंतीचे HDL फॉरमॅट निवडाample fileसेट टीप: हा पर्याय केवळ व्युत्पन्न केलेल्या शीर्ष स्तरीय IP साठी स्वरूप निर्धारित करतो files बाकी सगळे files (उदा. उदाample testbenches आणि शीर्ष स्तर files हार्डवेअर प्रात्यक्षिकासाठी) वेरिलॉग एचडीएल फॉरमॅटमध्ये आहेत.
लक्ष्य विकास किट
बोर्ड निवडा	• कोणतेही डेव्हलपमेंट किट नाही • Intel Agilex I-Series विकास किट	लक्ष्यित डिझाइनसाठी बोर्ड निवडाampले • कोणतेही डेव्हलपमेंट किट नाही: हा पर्याय डिझाइन एक्ससाठी सर्व हार्डवेअर पैलू वगळतोampले IP कोर सर्व पिन असाइनमेंट आभासी पिनवर सेट करतो. • Intel Agilex I-Series FPGA डेव्हलपमेंट किट: हा पर्याय या डेव्हलपमेंट किटवरील डिव्हाइसशी जुळण्यासाठी प्रोजेक्टचे लक्ष्य डिव्हाइस स्वयंचलितपणे निवडतो. तुमच्‍या बोर्ड रिव्हिजनमध्‍ये भिन्न डिव्‍हाइस प्रकार असल्‍यास तुम्‍ही चेंज टार्गेट डिव्‍हाइस पॅरामीटर वापरून टार्गेट डिव्‍हाइस बदलू शकता. आयपी कोर डेव्हलपमेंट किटनुसार सर्व पिन असाइनमेंट सेट करते. टीप: प्राथमिक डिझाइन उदाampया क्वार्टस रिलीझमधील हार्डवेअरवर le फंक्शनली पडताळलेले नाही. • कस्टम डेव्हलपमेंट किट: हा पर्याय डिझाइनला परवानगी देतोampइंटेल FPGA सह तृतीय-पक्ष विकास किटवर चाचणी केली जाईल. तुम्हाला पिन असाइनमेंट स्वतः सेट करण्याची आवश्यकता असू शकते.
	लक्ष्य डिव्हाइस
लक्ष्य डिव्हाइस बदला	चालु बंद	हा पर्याय चालू करा आणि डेव्हलपमेंट किटसाठी प्राधान्यकृत डिव्हाइस प्रकार निवडा.

समांतर लूपबॅक डिझाइन उदाampलेस

डिस्प्लेपोर्ट इंटेल एफपीजीए आयपी डिझाइन उदाamples स्थिर दराने Pixel Clock Recovery (PCR) मॉड्यूलशिवाय DisplayPort RX उदाहरणापासून DisplayPort TX उदाहरणापर्यंत समांतर लूपबॅक प्रदर्शित करते.
तक्ता 3. डिस्प्लेपोर्ट इंटेल एफपीजीए आयपी डिझाइन उदाampइंटेल एजिलेक्स एफ-टाइल डिव्हाइससाठी le

डिझाईन माजीample	पदनाम	डेटा दर	चॅनेल मोड	लूपबॅक प्रकार
पीसीआरशिवाय डिस्प्लेपोर्ट SST समांतर लूपबॅक	डिस्प्लेपोर्ट SST	एचबीआर 3	सिम्प्लेक्स	पीसीआरशिवाय समांतर

२.१. Intel Agilex F-tile DisplayPort SST समांतर लूपबॅक डिझाइन वैशिष्ट्ये
SST समांतर लूपबॅक डिझाइन उदाamples स्थिर दराने पिक्सेल क्लॉक रिकव्हरी (PCR) शिवाय डिस्प्लेपोर्ट सिंकपासून डिस्प्लेपोर्ट स्त्रोतापर्यंत एकल व्हिडिओ प्रवाहाचे प्रसारण प्रदर्शित करते.

आकृती 6. Intel Agilex F-tile DisplayPort SST PCR शिवाय समांतर लूपबॅक

• या प्रकारात, डिस्प्लेपोर्ट स्त्रोताचे पॅरामीटर, TX_SUPPORT_IM_ENABLE, चालू केले आहे आणि व्हिडिओ इमेज इंटरफेस वापरला आहे.
• डिस्प्लेपोर्ट सिंक GPU सारख्या बाह्य व्हिडिओ स्त्रोताकडून व्हिडिओ आणि किंवा ऑडिओ प्रवाह प्राप्त करतो आणि समांतर व्हिडिओ इंटरफेसमध्ये डीकोड करतो.
• डिस्प्लेपोर्ट सिंक व्हिडिओ आउटपुट थेट डिस्प्लेपोर्ट स्त्रोत व्हिडिओ इंटरफेस चालवतो आणि मॉनिटरवर प्रसारित करण्यापूर्वी डिस्प्लेपोर्ट मुख्य लिंकवर एन्कोड करतो.
• IOPLL डिस्प्लेपोर्ट सिंक आणि स्त्रोत व्हिडिओ घड्याळे दोन्ही एका निश्चित वारंवारतेवर चालवते.
• डिस्प्लेपोर्ट सिंक आणि स्त्रोताचे MAX_LINK_RATE पॅरामीटर HBR3 वर कॉन्फिगर केले असल्यास आणि PIXELS_PER_CLOCK क्वाडमध्ये कॉन्फिगर केले असल्यास, 300Kp8 पिक्सेल दर (30/1188 = 4 MHz) ला समर्थन देण्यासाठी व्हिडिओ घड्याळ 297 MHz वर चालते.

२.२. घड्याळ योजना
क्लॉकिंग स्कीम डिस्प्लेपोर्ट इंटेल एफपीजीए आयपी डिझाइन मधील क्लॉक डोमेन्सचे वर्णन करतेampले
आकृती 7. इंटेल एजिलेक्स एफ-टाइल डिस्प्लेपोर्ट ट्रान्सीव्हर क्लॉकिंग योजना

तक्ता 4. क्लॉकिंग स्कीम सिग्नल

आकृतीत घड्याळ	वर्णन
SysPLL refclk	एफ-टाइल सिस्टम पीएलएल संदर्भ घड्याळ जे त्या आउटपुट फ्रिक्वेन्सीसाठी सिस्टम पीएलएल द्वारे विभाज्य होणारी कोणतीही घड्याळ वारंवारता असू शकते. या डिझाइनमध्ये माजीample, system_pll_clk_link आणि rx/tx refclk_link समान SysPLL refclk शेअर करत आहे जे 150Mhz आहे. संबंधित आउटपुट पोर्टला DisplayPort Phy Top शी जोडण्यापूर्वी ते विनामूल्य चालणारे घड्याळ असावे जे समर्पित ट्रान्सीव्हर संदर्भ घड्याळ पिनवरून इनपुट क्लॉक पोर्ट ऑफ रेफरन्स आणि सिस्टम पीएलएल क्लॉक्स आयपीशी कनेक्ट केलेले असावे.
system_pll_clk_link	सर्व डिस्प्लेपोर्ट दरांना समर्थन देण्यासाठी किमान सिस्टम PLL आउटपुट वारंवारता 320Mhz आहे. हे डिझाइन माजीample 900 Mhz (उच्चतम) आउटपुट वारंवारता वापरते जेणेकरून SysPLL refclk rx/tx refclk_link सह सामायिक केले जाऊ शकते जे 150 Mhz आहे.
rx_cdr_refclk_link/tx_pll_refclk_link	Rx CDR आणि Tx PLL लिंक refclk जे सर्व डिस्प्लेपोर्ट डेटा दरांना समर्थन देण्यासाठी 150 Mhz वर निश्चित केले आहे.
rx_ls_clkout/tx क्ल्कआउट आहे	डिस्प्लेपोर्ट लिंक स्पीड क्लॉक टू क्लॉक डिस्प्लेपोर्ट आयपी कोर. डेटा दर समांतर डेटा रुंदीने भागाकाराच्या समतुल्य वारंवारता. Exampले: वारंवारता = डेटा दर/डेटा रुंदी = 8.1G (HBR3) / 40bits = 202.5 मेगाहर्ट्झ

२.३. सिम्युलेशन टेस्टबेंच
सिम्युलेशन टेस्टबेंच डिस्प्लेपोर्ट TX ​​सीरियल लूपबॅकचे RX वर नक्कल करते.
आकृती 8. डिस्प्लेपोर्ट इंटेल एफपीजीए आयपी सिम्प्लेक्स मोड सिम्युलेशन टेस्टबेंच ब्लॉक डायग्राम

तक्ता 5. टेस्टबेंच घटक

घटक	वर्णन
व्हिडिओ नमुना जनरेटर	हा जनरेटर तुम्ही कॉन्फिगर करू शकता असे रंग बार पॅटर्न तयार करतो. तुम्ही व्हिडिओ फॉरमॅट वेळेचे पॅरामीटराइज करू शकता.
टेस्टबेंच नियंत्रण	हा ब्लॉक सिम्युलेशनच्या चाचणी क्रमावर नियंत्रण ठेवतो आणि TX कोरला आवश्यक उत्तेजन सिग्नल व्युत्पन्न करतो. तुलना करण्यासाठी टेस्टबेंच कंट्रोल ब्लॉक स्त्रोत आणि सिंक या दोन्हींकडील CRC मूल्य देखील वाचतो.
आरएक्स लिंक स्पीड क्लॉक फ्रिक्वेन्सी तपासक	आरएक्स ट्रान्सीव्हर पुनर्प्राप्त केलेली घड्याळ वारंवारता इच्छित डेटा दराशी जुळते का हे तपासक सत्यापित करते.
TX लिंक स्पीड घड्याळ वारंवारता तपासक	हा तपासक तपासतो की TX ट्रान्सीव्हर पुनर्प्राप्त घड्याळ वारंवारता इच्छित डेटा दराशी जुळत आहे.

सिम्युलेशन टेस्टबेंच खालील पडताळणी करते:
तक्ता 6. टेस्टबेंच पडताळणी

चाचणी निकष	पडताळणी
• डेटा दर HBR3 वर लिंक प्रशिक्षण • DP स्थिती TX आणि RX लिंक स्पीड वारंवारता सेट करते आणि मोजते की नाही हे तपासण्यासाठी DPCD नोंदणी वाचा.	TX आणि RX ट्रान्सीव्हरवरून लिंक स्पीड घड्याळाचे वारंवारता आउटपुट मोजण्यासाठी फ्रिक्वेन्सी तपासक समाकलित करते.
• TX ते RX पर्यंत व्हिडिओ पॅटर्न चालवा. • स्त्रोत आणि सिंक दोन्ही जुळतात का ते तपासण्यासाठी CRC सत्यापित करा	• व्हिडिओ पॅटर्न जनरेटरला डिस्प्लेपोर्ट स्रोताशी जोडते. • टेस्टबेंच कंट्रोल पुढे डीपीटीएक्स आणि डीपीआरएक्स रजिस्टर्समधील सोर्स आणि सिंक सीआरसी दोन्ही वाचते आणि दोन्ही सीआरसी व्हॅल्यू एकसारखे असल्याची खात्री करण्यासाठी तुलना करते. टीप: CRC ची गणना केल्याची खात्री करण्यासाठी, तुम्ही सपोर्ट CTS चाचणी ऑटोमेशन पॅरामीटर सक्षम करणे आवश्यक आहे.

डिस्प्लेपोर्ट इंटेलसाठी दस्तऐवज पुनरावृत्ती इतिहास

एजिलेक्स एफ-टाइल एफपीजीए आयपी डिझाइन उदाampवापरकर्ता मार्गदर्शक

दस्तऐवज आवृत्ती	इंटेल क्वार्टस प्राइम आवृत्ती	आयपी आवृत्ती	बदल
2021.12.13	21.4	21.0.0	प्रारंभिक प्रकाशन.

इंटेल कॉर्पोरेशन. सर्व हक्क राखीव. इंटेल, इंटेल लोगो आणि इतर इंटेल चिन्ह हे इंटेल कॉर्पोरेशन किंवा त्याच्या उपकंपन्यांचे ट्रेडमार्क आहेत. इंटेल त्याच्या FPGA आणि सेमीकंडक्टर उत्पादनांच्या कार्यप्रदर्शनास इंटेलच्या मानक वॉरंटीनुसार वर्तमान वैशिष्ट्यांनुसार वॉरंटी देते, परंतु कोणत्याही वेळी कोणतीही सूचना न देता कोणतीही उत्पादने आणि सेवांमध्ये बदल करण्याचा अधिकार राखून ठेवते. इंटेलने लिखित स्वरूपात स्पष्टपणे मान्य केल्याशिवाय येथे वर्णन केलेल्या कोणत्याही माहिती, उत्पादन किंवा सेवेच्या अर्जामुळे किंवा वापरामुळे उद्भवणारी कोणतीही जबाबदारी किंवा दायित्व स्वीकारत नाही. इंटेल ग्राहकांना कोणत्याही प्रकाशित माहितीवर विसंबून राहण्यापूर्वी आणि उत्पादने किंवा सेवांसाठी ऑर्डर देण्यापूर्वी डिव्हाइस वैशिष्ट्यांची नवीनतम आवृत्ती प्राप्त करण्याचा सल्ला दिला जातो.
*इतर नावे आणि ब्रँडवर इतरांची मालमत्ता म्हणून दावा केला जाऊ शकतो.
ISO 9001: 2015 नोंदणीकृत

ऑनलाइन आवृत्ती
अभिप्राय पाठवा
UG-20347
आयडी: 709308
आवृत्ती: 2021.12.13

कागदपत्रे / संसाधने

इंटेल डिस्प्लेपोर्ट एजिलेक्स एफ-टाइल एफपीजीए आयपी डिझाइन उदाample [pdf] वापरकर्ता मार्गदर्शक DisplayPort Agilex F-Tile FPGA IP Design Example, DisplayPort Agilex, F-Tile FPGA IP Design Example, F-Tile FPGA IP Design, FPGA IP Design Exampले, आयपी डिझाइन उदाample, IP डिझाइन, UG-20347, 709308

संदर्भ

• वापरकर्ता मॅन्युअल