MICROCHIP RTG4 Addendum RTG4 FPGA ס ברעט פּלאַן און אויסלייג גיידליינז

הקדמה

דער אַדענדום צו AC439: באָרד דיזיין און אויסלייג גיידליינז פֿאַר RTG4 FPGA אַפּפּליקאַטיאָן באַמערקונג, גיט סאַפּלאַמענאַל אינפֿאָרמאַציע, צו ונטערשטרייַכן אַז די DDR3 לענג וואָס ריכטן גיידליינז ארויס אין רעוויזיע 9 אָדער שפּעטער נעמען פּריידאַנס איבער די ברעט אויסלייג געניצט פֿאַר די RTG4 ™ אַנטוויקלונג קיט. טכילעס, די RTG4 אַנטוויקלונג ינווענטאַר איז געווען בלויז בנימצא מיט ינזשעניעריע סיליציום (ES). נאָך דער ערשט מעלדונג, די קיט איז שפּעטער פּאַפּיאַלייטאַד מיט נאָרמאַל (STD) גיכקייַט מיינונג און -1 גיכקייַט מיינונג RTG4 פּראָדוקציע דעוויסעס. טייל נומערן, RTG4-DEV-KIT און RTG4-DEV-KIT-1 זענען ריספּעקטיוולי מיט STD גיכקייַט מיינונג און -1 גיכקייַט מיינונג דעוויסעס.
דערצו, דעם אַדענדום ינקלודז דעטאַילס וועגן די I/O אָפּפירונג פון די מיטל פֿאַר פאַרשידן מאַכט-אַרויף און מאַכט-אַראָפּ סיקוואַנסיז, ווי געזונט ווי DEVRST_N באַשטעטיקן בעשאַס נאָרמאַל אָפּעראַציע.

אַנאַליסיס פון RTG4-DEV-KIT DDR3 באָרד אויסלייג

• RTG4 אַנטוויקלונג קיט ימפּלאַמאַנץ אַ 32-ביסל דאַטן און 4-ביסל ECC DDR3 צובינד פֿאַר יעדער פון די צוויי געבויט-אין RTG4 FDDR קאַנטראָולערז און PHY בלאַקס (FDDR מזרח און מערב). די צובינד איז פיזיקלי אָרגאַניזירט ווי פינף דאַטן בייט ליינז.
• די קיט גייט די פליען דורך רוטינג סכעמע ווי דיסקרייבד אין די DDR3 אויסלייג גיידליינז אָפּטיילונג פון AC439: באָרד פּלאַן און אויסלייג גיידליינז פֿאַר RTG4 FPGA אַפּפּליקאַטיאָן באַמערקונג. אָבער, זינט דעם אַנטוויקלונג קיט איז דיזיינד איידער ארויסגעבן די אַפּלאַקיישאַן טאָן, עס איז נישט קאַנפאָרם צו די דערהייַנטיקט לענג וואָס ריכטן גיידליינז דיסקרייבד אין די אַפּלאַקיישאַן טאָן. אין די DDR3 באַשרייַבונג, עס איז אַ +/- 750 פּס שיעור אויף די סקיוז צווישן דאַטן סטראָוב (DQS) און DDR3 זייגער (CK) ביי יעדער DDR3 זכּרון מיטל בעשאַס אַ שרייַבן טראַנסאַקטיאָן (DSS).
• ווען די לענג וואָס ריכטן גיידליינז אין AC439 רעוויזיע 9 אָדער שפּעטער ווערסיעס פון די אַפּלאַקיישאַן טאָן זענען נאכגעגאנגען, די RTG4 ברעט אויסלייג וועט טרעפן די tDQSS לימיט פֿאַר ביידע -1 און STD גיכקייַט מיינונג דעוויסעס איבער די גאנצע פּראָצעס,tagE, און טעמפּעראַטור (PVT) אָפּערייטינג קייט געשטיצט דורך RTG4 פּראָדוקציע דעוויסעס. דאָס איז דערגרייכט דורך פאַקטאָר אין די ערגסט-פאַל רעזולטאַט סקיוז צווישן DQS און CK ביי די RTG4 פּינס. ספּעציעל ווען איר נוצן די
  געבויט-RTG4 FDDR קאַנטראָולער פּלוס PHY, די DQS פירט CK דורך 370 פּס מאַקסימום פֿאַר אַ -1 גיכקייַט מיינונג מיטל און DQS לידז CK מיט 447 פּס מאַקסימום פֿאַר אַ STD גיכקייַט מיינונג מיטל, אין ערגסט-פאַל טנאָים.
• באַזירט אויף די אַנאַליסיס געוויזן אין טאַבלע 1-1, די RTG4-DEV-KIT-1 טרעפן tDQSS לימאַץ ביי יעדער זכּרון מיטל, אין ערגסט-פאַל אַפּערייטינג טנאָים פֿאַר די RTG4 FDDR. אָבער, ווי געוויזן אין טאַבלע 1-2, די RTG4-DEV-KIT אויסלייג, פּאַפּיאַלייטאַד מיט STD גיכקייַט גראַד RTG4 דעוויסעס, טוט נישט טרעפן tDQSS פֿאַר די פערט און פינפט זיקאָרן דעוויסעס אין די פליענדיק טאַפּאַלאַדזשי, אין ערגסט פאַל אַפּערייטינג טנאָים פֿאַר די RTG4 FDDR. אין אַלגעמיין, די RTG4-DEV-KIT איז געניצט אין טיפּיש טנאָים, אַזאַ ווי צימער טעמפּעראַטור אין אַ לאַב סוויווע. דעריבער, די ערגסט-פאַל אַנאַליסיס איז נישט אָנווענדלעך צו די RTG4-DEV-KIT געניצט אין טיפּיש טנאָים. די אַנאַליסיס סערוועס ווי אַן עקסampוואָס עס איז וויכטיק צו נאָכפאָלגן די DDR3 לענג וואָס ריכטן גיידליינז ליסטעד אין AC439, אַזוי אַז אַ באַניצער ברעט פּלאַן מיץ tDQSS פֿאַר אַ פלי אַפּלאַקיישאַן.
• צו ווייַטער פּראָטים אויף דעם עקסampאון באַווייַזן ווי צו מאַניואַלי פאַרגיטיקן פֿאַר אַ RTG4 ברעט אויסלייג וואָס קען נישט טרעפן די AC439 DDR3 לענג וואָס ריכטן גיידליינז, די RTG4-DEV-KIT מיט STD גיכקייַט מיינונג דעוויסעס קענען נאָך טרעפן tDQSS ביי יעדער זכּרון מיטל, אין ערגסט פאַל טנאָים, ווייַל די געבויט-אין RTG4 FDDR קאָנטראָללער פּלוס PHY האט די פיייקייט צו סטאַטיקלי פאַרהאַלטן די DQS סיגנאַל פּער דאַטן בייט שטעג. די סטאַטיק יבעררוק קענען ווערן גענוצט צו רעדוצירן די סקיוז צווישן DQS און CK אין אַ זכּרון מיטל וואָס האט אַ tDQSS> 750 פּס. זען די DRAM טראַינינג אָפּטיילונג, אין UG0573: RTG4 FPGA הויך ספּיד דדר ינטערפייסיז באַניצער גייד פֿאַר מער אינפֿאָרמאַציע וועגן ניצן די סטאַטיק פאַרהאַלטן קאָנטראָלס (אין רעגיסטרירן REG_PHY_WR_DQS_SLAVE_RATIO) פֿאַר DQS בעשאַס אַ שרייַבן טראַנסאַקטיאָן. די פאַרהאַלטן ווערט קענען זיין געוויינט אין Libero® SoC ווען ינסטאַנטיאַטינג אַ FDDR קאָנטראָללער מיט אָטאַמאַטיק יניטיאַליזאַטיאָן דורך מאָדיפיצירן די אַוטאָ-דזשענערייטאַד CoreABC FDDR יניטיאַליזאַטיאָן קאָד. א ענלעך פּראָצעס קענען זיין געווענדט צו אַ באַניצער ברעט אויסלייג וואָס קען נישט טרעפן tDQSS ביי יעדער זכּרון מיטל.

טיש 1-1. אפשאצונג פון RTG4-DEV-KIT-1 tDQSS כעזשבן פֿאַר -1 פּאַרץ און FDDR1 צובינד

דרך אַנאַלייזד	זייגער לענג (מיל)	זייגער פּראַפּאַגיישאַן פאַרהאַלטן (פּס)	דאַטאַ לענג (מיל)	Data Propagation N פאַרהאַלטן (פּס)	דער חילוק צווישן CLKDQS רעכט צו רוטינג (מילס)	tDQSS ביי יעדער זכּרון, נאָך ברעט סקיו + FPGA DQSCLK שאַטן (פּס)
FPGA-1סט זכּרון	2578	412.48	2196	351.36	61.12	431.12
FPGA-2nd זכּרון	3107	497.12	1936	309.76	187.36	557.36
FPGA-3rd זכּרון	3634	581.44	2231	356.96	224.48	594.48
FPGA-4 זכּרון	4163	666.08	2084	333.44	332.64	702.64
FPGA-5 זכּרון	4749	759.84	2848	455.68	304.16	674.16

באַמערקונג: אין ערגסט פאַל טנאָים, RTG4 FDDR DDR3 DQS-CLK סקיוז פֿאַר -1 דעוויסעס איז מאַקסימום 370 פּס און מינימום 242 פּס.

טיש 1-2. אפשאצונג פון RTG4-DEV-KIT tDQSS כעזשבן פֿאַר STD פּאַרץ און FDDR1 צובינד

דרך אַנאַלייזד	זייגער לענג (מיל)	זייגער פּראַפּאַגיישאַן פאַרהאַלטן (פּס)	דאַטאַ לענג (מיל)	דאַטאַ פּראַפּאַגיישאַן פאַרהאַלטן (פּס)	דער חילוק צווישן CLKDQS רעכט צו רוטינג (מילס)	tDQSS ביי יעדער זכּרון, נאָך ברעט סקיו + FPGA DQSCLK שאַטן (פּס)
FPGA-1סט זכּרון	2578	412.48	2196	351.36	61.12	508.12
FPGA-2nd זכּרון	3107	497.12	1936	309.76	187.36	634.36
FPGA-3rd זכּרון	3634	581.44	2231	356.96	224.48	671.48
FPGA-4 זכּרון	4163	666.08	2084	333.44	332.64	779.64
FPGA-5 זכּרון	4749	759.84	2848	455.68	304.16	751.16

באַמערקונג:  אין ערגסט פאַל טנאָים, RTG4 FDDR DDR3 DQS-CLK סקיוז פֿאַר STD דעוויסעס איז מאַקסימום 447 פּס און מינימום 302 פּס.
באַמערקונג: באָרד פּראַפּאַגיישאַן פאַרהאַלטן אָפּשאַצונג פון 160 פּס / אינטש איז געניצט אין דעם אַנאַליסיס עקסampפֿאַר דערמאָנען. די פאַקטיש באָרד פּראַפּאַגיישאַן פאַרהאַלטן פֿאַר אַ באַניצער ברעט דעפּענדס אויף די ספּעציפיש ברעט וואָס איז אַנאַלייזד.

מאַכט סיקוואַנסינג

דער אַדענדום צו AC439: באָרד דיזיין און אויסלייג גיידליינז פֿאַר RTG4 FPGA אַפּפּליקאַטיאָן באַמערקונג, גיט סאַפּלאַמענאַל אינפֿאָרמאַציע צו ונטערשטרייַכן די קריטיקאַטי צו נאָכפאָלגן די באָרד פּלאַן גיידליינז. פאַרזיכערן גיידליינז זענען נאכגעגאנגען מיט רעספּעקט צו מאַכט-אַרויף און פּאָווער-אַראָפּ.

מאַכט-אַרויף
די פאלגענדע טאַבלע ליסטעד די רעקאַמענדיד מאַכט-אַרויף נוצן קאַסעס און זייער קאָראַספּאַנדינג מאַכט-אַרויף גיידליינז.

טיש 2-1. מאַכט-אַרויף גיידליינז

ניצן קאַסע	סיקוואַנס רעקווירעמענץ	נאַטור	הערות
DEVRST_N באַשטעטיקט בעשאַס מאַכט-אַרויף, ביז אַלע RTG4 מאַכט סופּפּליעס האָבן ריטשט רעקאַמענדיד אַפּערייטינג באדינגונגען	קיין ספּעציפיש רamp-אַרויף סדר פארלאנגט. צושטעלן רamp-אַרויף מוזן העכערונג מאַנאַטאָניקאַללי.	אַמאָל VDD און VPP דערגרייכן אַקטאַוויישאַן טרעשכאָולדז (VDD ~= 0.55V, VPP ~= 2.2V) און DEVRST_N איז באפרייט, די POR Delay Counter וועט לויפן פֿאַר ~ 40ms טיפּיש (50ms מאַקס), און מיטל מאַכט-אַרויף צו פאַנגקשאַנאַל אַדכירז צו פיגיערז 11 און 12 (DEVRST_N PUFT) פון סיסטעם קאָנטראָללער באַניצער גייד (UG0576). אין אנדערע ווערטער, די סיקוואַנס נעמט 40 מיז + 1.72036 מיז (טיפּיש) פֿון די פונט דעוורסט_ן איז רעלעאַסעד. באַמערקונג אַז סאַבסאַקוואַנט נוצן פון DEVRST_N טוט נישט וואַרטן פֿאַר די POR טאָמבאַנק צו דורכפירן מאַכט-אַרויף צו פאַנגקשאַנאַל טאַסקס און אַזוי די סיקוואַנס נעמט בלויז 1.72036 מס (טיפּיש).	לויט פּלאַן, אַוטפּוץ וועט זיין פאַרקריפּלט (ד"ה פלאָוט) בעשאַס מאַכט-אַרויף. אַמאָל די פּאָר טאָמבאַנק האט געענדיקט, DEVRST_N איז באפרייט און אַלע VDDI I/O סאַפּלייז האָבן ריטשט זייער ~ 0.6 וו שוועל, און די I / Os וועט זיין טריסטייטיד מיט אַ שוואַך פּול-אַרויף אַקטיווייטיד, ביז די אַוטפּוץ יבערגאַנג צו באַניצער קאָנטראָל, לויט פיגיערז 11 און 12 פון UG0576. קריטיש אַוטפּוץ וואָס מוזן בלייַבן נידעריק בעשאַס מאַכט-אַרויף דאַרפן אַ פונדרויסנדיק 1K-ohm פּול-אַראָפּ רעסיסטאָר.
DEVRST_N פּולד-אַרויף צו VPP און אַלע סאַפּלייז רamp אַרויף אין בעערעך דער זעלביקער צייט	VDDPLL מוזן נישט זיין די לעצטע מאַכט-צושטעל צו רamp אַרויף, און מוזן דערגרייכן די מינימום רעקאַמענדיד אַפּערייטינג וואָלtagE איידער די לעצטע צושטעלן (VDD אָדער VDDI) סטאַרץ רampינג אַרויף צו פאַרמייַדן PLL שלאָס רעזולטאַט גליטשיז. זען די RTG4 קלאַקינג רעסאָורסעס באַניצער גייד (UG0586) פֿאַר אַ דערקלערונג פון ווי צו נוצן די CCC / PLL READY_VDDPLL אַרייַנשרייַב צו באַזייַטיקן די סיקוואַנסינג רעקווירעמענץ פֿאַר די VDDPLL מאַכט צושטעלן. אָדער בינדן SERDES_x_Lyz_VDDAIO צו דער זעלביקער צושטעלן ווי VDD, אָדער ענשור אַז זיי מאַכט-אַרויף סיימאַלטייניאַסלי.	אַמאָל VDD און VPP דערגרייכן אַקטאַוויישאַן טרעשאַלז (VDD ~= 0.55V, VPP ~= 2.2V), די 50 MS POR פאַרהאַלטן טאָמבאַנק וועט לויפן. מאַכט-אַרויף פון די מיטל צו פאַנגקשאַנאַל טיימינג אַדכירז צו פיגיערז 9 און 10 (VDD PUFT) פון סיסטעם קאָנטראָללער באַניצער גייד (UG0576). אין אנדערע ווערטער, די גאַנץ צייט איז 57.95636 מיז.	לויט פּלאַן, אַוטפּוץ וועט זיין פאַרקריפּלט (ד"ה פלאָוט) בעשאַס מאַכט-אַרויף. אַמאָל די פּאָר טאָמבאַנק האט געענדיקט, DEVRST_N איז באפרייט און אַלע VDDI IO סאַפּלייז האָבן ריטשט זייער ~ 0.6 וו שוועל, און די I / Os וועט זיין טריסטייטיד מיט אַ שוואַך פּול-אַרויף אַקטיווייטיד, ביז די אַוטפּוץ יבערגאַנג צו באַניצער קאָנטראָל, לויט פיגיערז 9 און 10 פון UG0576. קריטיש אַוטפּוץ וואָס מוזן בלייַבן נידעריק בעשאַס מאַכט-אַרויף דאַרפן אַ פונדרויסנדיק 1K-ohm פּול-אַראָפּ רעסיסטאָר.

ניצן קאַסע	סיקוואַנס רעקווירעמענץ	נאַטור	הערות
VDD/ SERDES_VD DAIO -> VPP/VDDPLL ->	סיקוואַנס ליסטעד אין סצענאַר זייַל. DEVRST_N איז פּולד אַרויף צו VPP.	אַמאָל VDD און VPP דערגרייכן אַקטאַוויישאַן טרעשכאָולדז (VDD ~= 0.55V, VPP ~= 2.2V), די 50ms POR פאַרהאַלטן טאָמבאַנק וועט לויפן. מאַכט-אַרויף פון מיטל צו פאַנגקשאַנאַל טיימינג אַדכירז צו פיגיערז 9 און 10 (VDD PUFT) פון סיסטעם קאָנטראָללער באַניצער גייד (UG0576). קאַמפּלישאַן פון די מאַכט-אַרויף סיקוואַנס פון די מיטל און מאַכט-אַרויף צו פאַנגקשאַנאַל טיימינג איז באזירט אויף די לעצטע VDDI צושטעלן וואָס איז פּאַוערד אויף.	לויט פּלאַן, אַוטפּוץ וועט זיין פאַרקריפּלט (ד"ה פלאָוט) בעשאַס מאַכט-אַרויף. אַמאָל די פּאָר טאָמבאַנק האט געענדיקט, DEVRST_N איז באפרייט און אַלע VDDI I/O סאַפּלייז האָבן ריטשט זייער ~ 0.6 וו שוועל, די יאָס וועט זיין טריסטייטיד מיט אַ שוואַך פּול-אַרויף אַקטיווייטיד ביז די אַוטפּוץ יבערגאַנג צו באַניצער קאָנטראָל, לויט פיגיערז 9 און 10 פון UG0576. קיין אַקטאַוויישאַן פון שוואַך ציען-אַרויף בעשאַס מאַכט-אַרויף ביז אַלע VDDI סאַפּלייז דערגרייכן ~ 0.6 וו. דער שליסל נוץ פון דעם סיקוואַנס איז אַז די לעצטע VDDI צושטעלן אַז ריטשאַז דעם אַקטאַוויישאַן שוועל וועט נישט האָבן די שוואַך ציען-אַרויף אַקטיווייטיד און וועט אַנשטאָט יבערגאַנג גלייַך פון פאַרקריפּלט מאָדע צו באַניצער דיפיינד מאָדע. דאָס קען העלפֿן מינאַמייז די נומער פון פונדרויסנדיק 1K פּול-אַראָפּ רעסיסטאָרס פארלאנגט פֿאַר דיזיינז וואָס האָבן די מערהייַט פון I/O באַנקס פּאַוערד דורך די לעצטע VDDI צו העכערונג. פֿאַר אַלע אנדערע איך / אָ באַנקס פּאַוערד דורך קיין VDDI צושטעלן אנדערע ווי די לעצטע VDDI צושטעלן צו העכערונג, די קריטיש אַוטפּוץ וואָס מוזן בלייַבן נידעריק בעשאַס מאַכט-אַרויף דאַרפן אַ פונדרויסנדיק 1K- אָום ציען-אַראָפּ רעסיסטאָר.
וואַרטן בייַ מינדסטער 51ms ->
VDDI (אַלע יאָ בענק)
OR
VDD/ SERDES_VD DAIO ->
VPP / VDDPLL / 3.3V_VDDI ->
וואַרטן בייַ מינדסטער 51ms ->
VDDI (ניט-3.3V_VD DI)

 קאָנסידעראַטיאָנס בעשאַס DEVRST_N באַשטעטיקן און מאַכט-אַראָפּ

אויב AC439: באָרד דיזיין און אויסלייג גיידליינז פֿאַר RTG4 FPGA אַפּפּליקאַטיאָן באַמערקונג גיידליינז זענען נישט נאכגעגאנגען, ביטע שייַעךview די פאלגענדע פרטים:

1. פֿאַר די געגעבן מאַכט-אַראָפּ סיקוואַנסיז אין טיש 2-2, דער באַניצער קען זען י / אָ גליטשיז אָדער ינראַש און טראַנזשאַנט קראַנט געשעענישן.
2. ווי סטייטיד אין דער קונה אַדוויסאָרי נאָטיפיקאַטיאָן (CAN) 19002.5, דיווייישאַן פון די מאַכט-אַראָפּ סיקוואַנס וואָס איז רעקאַמענדיד אין די RTG4 דאַטאַשיט קענען צינגל אַ טראַנזשאַנט קראַנט אויף די 1.2V VDD צושטעלן. אויב די 3.3V VPP צושטעלן איז רampאיידער די 1.2V VDD צושטעלן, אַ טראַנזשאַנט קראַנט אויף VDD וועט זיין באמערקט ווי VPP און DEVRST_N (Powered דורך VPP) דערגרייכן בעערעך 1.0V. דער טראַנזשאַנט קראַנט קען נישט פּאַסירן אויב VPP איז פּאַוערד לעצטע, לויט די רעקאָמענדאַציע פון ​​די דאַטן בלאַט.
   1. די מאַגנאַטוד און געדויער פון די טראַנזשאַנט קראַנט זענען אָפענגיק אויף די פּלאַן פּראָוגראַמד אין די FPGA, ספּעציפיש ברעט דעקאָופּלינג קאַפּאַסאַטאַנס און די טראַנזשאַנט ענטפער פון די 1.2 וו וואָקtagE רעגולאַטאָר. אין זעלטן קאַסעס, אַ טראַנזשאַנט קראַנט אַרויף צו 25A (אָדער 30 וואטס אויף אַ נאָמינאַל 1.2V VDD צושטעלן) איז באמערקט. רעכט צו דער פונאנדערגעטיילט נאַטור פון דעם VDD טראַנזשאַנט קראַנט איבער די גאנצע FPGA שטאָף (ניט לאָוקאַלייזד צו אַ ספּעציפיש געגנט), און זיין קורץ געדויער, עס איז קיין רילייאַבילאַטי דייַגע אויב די מאַכט-אַראָפּ טראַנזשאַנט איז 25A אָדער ווייניקער.
   2. ווי אַ בעסטער פּלאַן פּראַקטיסיז, נאָכגיין די רעקאָמענדאַציע פון ​​​​דאַטעשיט צו ויסמיידן די טראַנזשאַנט קראַנט.
3. I/O גליטשיז קען זיין בעערעך 1.7 וו פֿאַר 1.2 מיז.
   1. הויך גליטשן אויף אַוטפּוץ דרייווינג נידעריק אָדער טריסטאַטע קען זיין באמערקט.
   2. נידעריק גליטש אויף אַוטפּוץ דרייווינג הויך קען זיין באמערקט (די נידעריק גליטש קענען ניט זיין מיטאַגייטיד דורך אַדינג אַ 1 KΩ ציען-אַראָפּ).
4. דער מאַכט אַראָפּ VDDIx ערשטער אַלאַוז די מאַנאַטאַניק יבערגאַנג פון הויך צו נידעריק, אָבער רעזולטאַט בעקיצער דרייווז נידעריק וואָס וואָלט ווירקן אַ באַניצער ברעט וואָס פרווון צו ויסווייניק ציען די רעזולטאַט הויך ווען RTG4 VDDIx איז פּאַוערד אַראָפּ. RTG4 ריקווייערז אַז די I/O פּאַדס זאָל נישט זיין פונדרויסנדיק געטריבן העכער די VDDIx באַנק צושטעלןtagדערפאר אויב אַ פונדרויסנדיק רעסיסטאָר איז מוסיף צו אן אנדער מאַכט רעלס, עס זאָל מאַכט אַראָפּ סיימאַלטייניאַסלי מיט די VDDIx צושטעלן.
   טיש 2-2. I/O גליטש סצענאַר ווען ניט נאָך רעקאַמענדיד פּאָווער-אַראָפּ סיקוואַנס אין AC439

   פעליקייַט רעזולטאַט שטאַט	VDD (1.2V)	VDDIx (<3.3V) VDDIx (3.3V)	VPP (3.3V)	DEVRST_N	מאַכט אַראָפּ נאַטור
   					איך / אָ גליטש	קראַנט אין- ראַש
   איך / אָ דרייווינג נידעריק אָדער טריסטייטיד	Ramp אַראָפּ נאָך VPP אין קיין סדר		Ramp ערשטער אַראָפּ	פארבונדן צו VPP	יאָ1	יא
   	Ramp אַראָפּ אין קיין סדר נאָך DEVRST_N באַשטעטיקן			באשטעטיגט איידער קיין סאַפּלייז רamp אַראָפּ	יאָ1	ניין
   איך / אָ דרייווינג הויך	Ramp אַראָפּ נאָך VPP אין קיין סדר		Ramp ערשטער אַראָפּ	פארבונדן צו VPP	יא	יא
   	Ramp אַראָפּ אין קיין סדר איידער VPP		Ramp אַראָפּ לעצט	פארבונדן צו VPP	No2	ניין
   	Ramp אַראָפּ אין קיין סדר נאָך DEVRST_N באַשטעטיקן			באשטעטיגט איידער קיין סאַפּלייז רamp אַראָפּ	יא	ניין

   1. א פונדרויסנדיק 1 KΩ ציען-אַראָפּ רעסיסטאָר איז רעקאַמענדיד צו פאַרמינערן די הויך גליטש אויף קריטיש I / Os, וואָס מוזן בלייַבן נידעריק בעשאַס מאַכט-אַראָפּ.
   2. א נידעריק גליטש איז בלויז באמערקט פֿאַר אַן I / O וואָס איז ויסווייניק פּולד אַרויף צו אַ מאַכט צושטעלן וואָס בלייבט פּאַוערד ווי VPP rampס אַראָפּ. אָבער, דאָס איז אַ הילעל פון די אַפּערייטינג באדינגונגען פון די מיטל, ווייַל די PAD זאָל נישט זיין הויך נאָך די קאָראַספּאַנדינג VDDIx r.ampס אַראָפּ.
5. אויב DEVRST_N איז באַשטימט, דער באַניצער קען זען אַ נידעריק גליטש אויף קיין רעזולטאַט I / O וואָס איז דרייווינג הויך און אויך ויסווייניק פּולד-אַרויף דורך אַ רעסיסטאָר צו VDDI. פֿאַר עקסampמיט אַ 1KΩ ציען-אַרויף רעסיסטאָר, אַ נידעריק גליטש ריטשינג אַ מינימום וואָלtage פון 0.4 וו מיט אַ געדויער פון 200 ns קען פּאַסירן איידער די רעזולטאַט איז באהאנדלט.

באַמערקונג: DEVRST_N מוזן נישט זיין פּולד אויבן די VPP voltagE. צו ויסמיידן די אויבן, עס איז העכסט רעקאַמענדיד צו נאָכפאָלגן די מאַכט-אַרויף און מאַכט-אַראָפּ סיקוואַנסיז דיסקרייבד אין AC439: באָרד פּלאַן און אויסלייג גיידליינז פֿאַר RTG4 FPGA אַפּלאַקיישאַן באַמערקונג.

רעוויזיע געשיכטע

די רעוויזיע געשיכטע באשרייבט די ענדערונגען וואָס זענען ימפּלאַמענאַד אין דעם דאָקומענט. די ענדערונגען זענען ליסטעד דורך רעוויזיע, סטאַרטינג מיט די קראַנט ויסגאַבע.

טיש 3-1. רעוויזיע געשיכטע

רעוויזיע	טאָג	באַשרייַבונג
A	04/2022	• בעשאַס DEVRST_N באַשטעטיקן, אַלע RTG4 I/Os וועט זיין טריסטייטיד. אַוטפּוץ וואָס זענען געטריבן הויך דורך די FPGA שטאָף און ויסווייניק פּולד הויך אויף די ברעט קען דערפאַרונג אַ נידעריק גליטש איידער איר אַרייַן די טריסטאַטע צושטאַנד. א ברעט פּלאַן מיט אַזאַ אַ רעזולטאַט סצענאַר מוזן זיין אַנאַלייזד צו פֿאַרשטיין די פּראַל פון ינטערקאַנעקשאַנז צו FPGA אַוטפּוץ וואָס קען גליטשן ווען DEVRST_N איז באַשטימט. פֿאַר מער אינפֿאָרמאַציע, זען שריט 5 אין אָפּטיילונג 2.2. קאָנסידעראַטיאָנס בעשאַס DEVRST_N באַשטעטיקן און מאַכט-אַראָפּ. • ריניימד מאַכט-אַראָפּ צו אָפּטיילונג 2.2. קאָנסידעראַטיאָנס בעשאַס DEVRST_N באַשטעטיקן און מאַכט-אַראָפּ. • קאָנווערטעד צו מיקראָטשיפּ מוסטער.
2	02/2022	• צוגעגעבן די מאַכט-אַרויף אָפּטיילונג. • צוגעגעבן די מאַכט סיקוואַנסינג אָפּטיילונג.
1	07/2019	דער ערשטער ארויסגעבן פון דעם דאָקומענט.

מיקראָטשיפּ FPGA שטיצן

מיקראָטשיפּ FPGA פּראָדוקטן גרופּע שטיצט זייַן פּראָדוקטן מיט פאַרשידן שטיצן באַדינונגס, אַרייַנגערעכנט קונה סערוויס, קונה טעכניש שטיצן צענטער, webפּלאַץ, און ווערלדווייד פארקויפונג אָפאַסיז. קאַסטאַמערז זענען סאַגדזשעסטיד צו באַזוכן מיקראָטשיפּ אָנליין רעסורסן איידער זיי קאָנטאַקט שטיצן, ווייַל עס איז זייער מסתּמא אַז זייער פֿראגן האָבן שוין געענטפערט.
קאָנטאַקט טעכניש שטיצן צענטער דורך די webפּלאַץ אויף www.microchip.com/support. דערמאָנען די FPGA מיטל טייל נומער, אויסקלייַבן די צונעמען פאַל קאַטעגאָריע און ופּלאָאַד פּלאַן fileס בשעת קריייטינג אַ טעכניש שטיצן פאַל.
קאָנטאַקט קונה סערוויס פֿאַר ניט-טעכניש פּראָדוקט שטיצן, אַזאַ ווי פּראָדוקט פּרייסינג, פּראָדוקט אַפּגריידז, דערהייַנטיקן אינפֿאָרמאַציע, סדר סטאַטוס און דערלויבעניש.

• פֿון צפון אַמעריקע, רופן 800.262.1060
• די רעשט פון די וועלט, רופן 650.318.4460
• פאַקס, פֿון ערגעץ אין דער וועלט, 650.318.8044

די מיקראָטשיפּ Webפּלאַץ

מיקראָטשיפּ גיט אָנליין שטיצן דורך אונדזער webפּלאַץ בייַ www.microchip.com/. דאס webפּלאַץ איז געניצט צו מאַכן files און אינפֿאָרמאַציע לייכט בנימצא צו קאַסטאַמערז. עטלעכע פון ​​די בנימצא אינהאַלט כולל:

• פּראָדוקט שטיצן - דאַטאַ שיץ און ערראַטאַ, אַפּלאַקיישאַן הערות און סampלאַ מגילה, פּלאַן רעסורסן, באַניצער גוידעס און ייַזנוואַרג שטיצן דאָקומענטן, לעצט ווייכווארג ריליסיז און אַרטשיוועד ווייכווארג
• אַלגעמיינע טעכניש שטיצן - אָפט געשטעלטע פֿראגן (פאַק), טעכניש שטיצן ריקוועס, אָנליין דיסקוסיע גרופּעס, מיקראָטשיפּ פּלאַן שוטעף פּראָגראַם מיטגליד ליסטינג
• די געשעפט פון מיקראָטשיפּ - פּראָדוקט סעלעקטאָר און אָרדערינג גוידעס, לעצטע מיקראָטשיפּ פּרעס ריליסיז, ליסטינג פון סעמינאַרס און events, ליסטינגס פון מיקראָטשיפּ פארקויפונג אָפאַסיז, ​​דיסטריביאַטערז און פאַבריק פארשטייערס

פּראָדוקט ענדערונג אָנזאָג סערוויס

מיקראָטשיפּ ס פּראָדוקט ענדערונג אָנזאָג דינסט העלפּס האַלטן קאַסטאַמערז קראַנט אויף מיקראָטשיפּ פּראָדוקטן. אבאנענטן וועלן באַקומען E- בריוו אָנזאָג ווען עס זענען ענדערונגען, דערהייַנטיקונגען, ריוויזשאַנז אָדער ערראַטאַ שייַכות צו אַ ספּעציפיש פּראָדוקט משפּחה אָדער אַנטוויקלונג געצייַג פון אינטערעס.
צו רעגיסטרירן, גיין צו www.microchip.com/pcn און נאָכגיין די רעגיסטראַציע ינסטראַקשאַנז.

קונה שטיצן

יוזערז פון מיקראָטשיפּ פּראָדוקטן קענען באַקומען הילף דורך עטלעכע טשאַנאַלז:

• דיסטריביאַטער אָדער פארשטייער
• לאקאלע סאַלעס אָפפיסע
• עמבעדיד סאַלושאַנז ינזשעניר (ESE)
• טעכניש שטיצן

קאַסטאַמערז זאָל קאָנטאַקט זייער דיסטריביאַטער, פארשטייער אָדער ESE פֿאַר שטיצן. לאקאלע פארקויפונג אָפאַסיז זענען אויך בנימצא צו העלפן קאַסטאַמערז. א ליסטינג פון פארקויפונג אָפאַסיז און לאָוקיישאַנז איז אַרייַנגערעכנט אין דעם דאָקומענט.
טעכניש שטיצן איז בנימצא דורך די webפּלאַץ אין: www.microchip.com/support

מיקראָטשיפּ דעוויסעס קאָוד פּראַטעקשאַן שטריך

באַמערקונג די פאלגענדע דעטאַילס פון די קאָד שוץ שטריך אויף מיקראָטשיפּ פּראָדוקטן:

• מיקראָטשיפּ פּראָדוקטן טרעפן די ספּעסאַפאַקיישאַנז קאַנטיינד אין זייער באַזונדער מיקראָטשיפּ דאַטאַ בלאַט.
• מיקראָטשיפּ גלויבט אַז זיין משפּחה פון פּראָדוקטן איז זיכער ווען געוויינט אין די בדעה שטייגער, אין אַפּערייטינג ספּעסאַפאַקיישאַנז און אונטער נאָרמאַל טנאָים.
• מיקראָטשיפּ וואַלועס און אַגרעסיוו פּראַטעקץ זייַן אינטעלעקטואַל פאַרמאָג רעכט. פרווון צו ברעכן די קאָד שוץ פֿעיִקייטן פון מיקראָטשיפּ פּראָדוקט איז שטרענג פּראָוכיבאַטאַד און קען אָנרירן די דיגיטאַל מיללענניום קאַפּירייט אקט.
• ניט מיקראָטשיפּ אָדער קיין אנדערע סעמיקאַנדאַקטער פאַבריקאַנט קענען גאַראַנטירן די זיכערהייט פון זיין קאָד. קאָד שוץ טוט נישט מיינען אַז מיר גאַראַנטירן אַז די פּראָדוקט איז "אַנברייקאַבאַל". קאָד שוץ איז קעסיידער יוואַלווינג. מיקראָטשיפּ איז קאַמיטאַד צו קאַנטיניואַסלי פֿאַרבעסערן די קאָד שוץ פֿעיִקייטן פון אונדזער פּראָדוקטן.

לעגאַל נאָטיץ

• די ויסגאַבע און די אינפֿאָרמאַציע דאָ קען זיין געוויינט בלויז מיט מיקראָטשיפּ פּראָדוקטן, אַרייַנגערעכנט צו פּלאַן, פּרובירן און ויסשטימען מיקראָטשיפּ פּראָדוקטן מיט דיין אַפּלאַקיישאַן. נוצן פון דעם אינפֿאָרמאַציע אין קיין אנדערע שטייגער ווייאַלייץ די טערמינען. אינפֿאָרמאַציע וועגן מיטל אַפּלאַקיישאַנז איז צוגעשטעלט בלויז פֿאַר דיין קאַנוויניאַנס און קען זיין ריפּלייסט
  דורך דערהייַנטיקונגען. עס איז דיין פֿאַראַנטוואָרטלעכקייט צו ענשור אַז דיין אַפּלאַקיישאַן טרעפן דיין ספּעסאַפאַקיישאַנז. קאָנטאַקט דיין היגע מיקראָטשיפּ פארקויפונג אָפיס פֿאַר נאָך שטיצן אָדער באַקומען נאָך שטיצן ביי www.microchip.com/en-us/support/design-help/client-support-services.
• די אינפֿאָרמאַציע איז צוגעשטעלט דורך MICROCHIP "ווי איז". מיקראָטשיפּ מאכט קיין רעפּרעסענטאַטיאָנס אָדער וואָראַנטיז פון קיין מין, צי אויסדריקן אָדער ימפּלייד, געשריבן אָדער מויל, סטאַטשאַטאָרי
  אָדער אַנדערש, שייַכות צו די אינפֿאָרמאַציע אַרייַנגערעכנט אָבער נישט לימיטעד צו קיין ימפּלייד וואָראַנטיז פון ניט-ינפרינדזשמאַנט, סחורהאַביליטי, און פּאַסיק פֿאַר אַ באַזונדער ציל, אָדער וואָראַנטיז שייַכות צו זייַן צושטאַנד, קוואַליטעט, קוואַליטעט.
• אין קיין פאַל, MICROCHIP וועט זיין פאַראַנטוואָרטלעך פֿאַר קיין ינדירעעקט, ספּעציעלע, שטראָף, ינסידענטאַל אָדער קאָנסעקווענשאַל אָנווער, שעדיקן, קאָס אָדער קאָסט פון קיין מין וואָס איז שייַכות צו די אינפֿאָרמאַציע אָדער זייַן נוצן, אָבער, ווי די סיבה פון די סיבה. די מעגלעכקייט אָדער די שעדיקן זענען פאָרסיאַבאַל. צו די פולשטענדיק מאָס ערלויבט דורך געזעץ, מיקראָטשיפּס גאַנץ אַכרייַעס אויף אַלע קליימז אין קיין וועג שייַכות צו די אינפֿאָרמאַציע אָדער זייַן נוצן וועט נישט יקסיד די סומע פון ​​פיז, אויב קיין, וואָס איר האָט באַצאָלט גלייַך צו די אינפֿאָרמאַציע.
  די נוצן פון מיקראָטשיפּ דעוויסעס אין לעבן שטיצן און / אָדער זיכערקייַט אַפּלאַקיישאַנז איז לעגאַמרע אין די ריזיקירן פון די קוינע, און די קוינע אַגריז צו באַשיצן, באַשייַמפּערלעך און האַלטן ומשעדלעך מיקראָטשיפּ פון קיין און אַלע דאַמידזשיז, קליימז, סוץ אָדער הוצאות ריזאַלטינג פון אַזאַ נוצן. קיין לייסאַנסיז זענען קאַנווייד, ימפּליסאַטלי אָדער אַנדערש, אונטער קיין מיקראָטשיפּ אינטעלעקטואַל פאַרמאָג רעכט סייַדן אַנדערש סטייטיד.

טריידמאַרקס

• די מיקראָטשיפּ נאָמען און לאָגאָ, די מיקראָטשיפּ לאָגאָ, Adaptec, AnyRate, AVR, AVR לאָגאָ, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST לאָגאָ, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 לאָגאָ, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron און XMEGA זענען רעגיסטרירט טריידמאַרקס פון מיקראָטשיפּ טעכנאָלאָגיע ינקאָרפּערייטיד אין די USA און אנדערע לענדער.
• AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet-Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath און ZL זענען רעגיסטרירט טריידמאַרקס פון מיקראָטשיפּ טעכנאָלאָגיע ינקאָרפּערייטיד אין די USA
• שכייניש שליסל סופּפּרעססיאָן, AKS, אַנאַלאָג-פֿאַר-די-דיגיטאַל עלטער, קיין קאַפּאַסאַטער, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, דינאַמיש דורכשניטלעך מאַטשינג , ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Paralleling, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, MaxCrypto, MaxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified לאָגאָ, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express, NVMe, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL . , Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, Viewספּאַן, WiperLock, XpressConnect און ZENA זענען טריידמאַרקס פון מיקראָטשיפּ טעכנאָלאָגיע ינקאָרפּערייטיד אין די
  USA און אנדערע לענדער.
• SQTP איז אַ דינסט צייכן פון מיקראָטשיפּ טעכנאָלאָגיע ינקאָרפּערייטיד אין די USA די אַדאַפּטעק לאָגאָ, אָפטקייַט אויף פאָדערונג, סיליציום סטאָרידזש טעכנאָלאָגיע, סימקאָם און טראַסטיד צייט זענען רעגיסטרירט טריידמאַרקס פון מיקראָטשיפּ טעכנאָלאָגיע ינק. אין אנדערע לענדער.
• GestIC איז אַ רעגיסטרירט טריידמאַרק פון Microchip Technology Germany II GmbH & Co. KG, אַ סאַבסידיערי פון מיקראָטשיפּ טעכנאָלאָגיע ינק., אין אנדערע לענדער.
  אַלע אנדערע טריידמאַרקס דערמאנט דאָ זענען פאַרמאָג פון זייער ריספּעקטיוו קאָמפּאַניעס.
  © 2022, מיקראָטשיפּ טעכנאָלאָגיע ינקאָרפּערייטיד און זייַן סאַבסידיעריז. אלע רעכטן רעזערווירט.
  ISBN: 978-1-6683-0362-7

קוואַליטי מאַנאַגעמענט סיסטעם

פֿאַר אינפֿאָרמאַציע וועגן מיקראָטשיפּ ס קוואַליטי מאַנאַגעמענט סיסטעמען, ביטע באַזוכן www.microchip.com/quality.

ווערלדווייד סאַלעס און סערוויס

אמעריקע	אַסיאַ / פּאַסיפיק	אַסיאַ / פּאַסיפיק	אייראָפּע
פֿירמע אָפפיסע 2355 West Chandler Blvd. טשאַנדלער, אַז 85224-6199 תּל: 480-792-7200 פאַקס: 480-792-7277 טעכניש שטיצן: www.microchip.com/support Web אַדרעס: www.microchip.com אַטלאַנטאַ דולוטה, גאַ תּל: 678-957-9614 פאַקס: 678-957-1455 אַוסטין, טקסס תּל: 512-257-3370 באָסטאָן וועסטבאָראָו, מאַ טעל: 774-760-0087 פאַקס: 774-760-0088 טשיקאַגאָ Itasca, IL תּל: 630-285-0071 פאַקס: 630-285-0075 Dallas אַדדיסאָן, טקס תּל: 972-818-7423 פאַקס: 972-818-2924 דעטראָיט נאָווי, מי תּל: 248-848-4000 האָוסטאָן, טקסס תּל: 281-894-5983 אינדיאנאפאליס Noblesville, אין תּל: 317-773-8323 פאַקס: 317-773-5453 תּל: 317-536-2380 לאס אנדזשעלעס Mission Viejo, CA תּל: 949-462-9523 פאַקס: 949-462-9608 תּל: 951-273-7800 Raleigh, NC תּל: 919-844-7510 ניו יארק, ניו יאָרק תּל: 631-435-6000 סאַן דזשאָסע, CA תּל: 408-735-9110 תּל: 408-436-4270 קאַנאַדע - טאָראָנטאָ תּל: 905-695-1980 פאַקס: 905-695-2078	אויסטראַליע - סידני תּל: 61-2-9868-6733 כינע - בעידזשינג תּל: 86-10-8569-7000 כינע - טשענגדו תּל: 86-28-8665-5511 טשיינאַ - טשאָנגקינג תּל: 86-23-8980-9588 טשיינאַ - דאָנגגואַן תּל: 86-769-8702-9880 טשיינאַ - גואַנגזשאָו תּל: 86-20-8755-8029 טשיינאַ - האַנגזשאָו תּל: 86-571-8792-8115 טשיינאַ - האָנג קאָנג סאַר תּל: 852-2943-5100 טשיינאַ - נאַנדזשינג תּל: 86-25-8473-2460 טשיינאַ - קינגדאַאָ תּל: 86-532-8502-7355 כינע - שאַנגהאַי תּל: 86-21-3326-8000 כינע - שעניאַנג תּל: 86-24-2334-2829 כינע - שענזשען תּל: 86-755-8864-2200 כינע - סוזשאָו תּל: 86-186-6233-1526 טשיינאַ - וווהאַן תּל: 86-27-5980-5300 טשיינאַ - קסיאַן תּל: 86-29-8833-7252 טשיינאַ - קסיאַמען תּל: 86-592-2388138 כינע – זשוהאי תּל: 86-756-3210040	ינדיאַ - באַנגאַלאָרע תּל: 91-80-3090-4444 ינדיאַ - ניו דעלי תּל: 91-11-4160-8631 ינדיאַ - פּונע תּל: 91-20-4121-0141 יאַפּאַן - אָסאַקאַ תּל: 81-6-6152-7160 יאַפּאַן - טאָקיאָ תּל: 81-3-6880-3770 קארעע - דאַעגו תּל: 82-53-744-4301 קארעע - סעאָול תּל: 82-2-554-7200 מאַלייַסיאַ - קואַלאַ לומפּור תּל: 60-3-7651-7906 מאַלייַסיאַ - פּענאַנג תּל: 60-4-227-8870 פיליפינען - מאַנילאַ תּל: 63-2-634-9065 סינגאַפּאָר תּל: 65-6334-8870 טייוואַן - הסין טשו תּל: 886-3-577-8366 טייוואַן - קאַאָשיונג תּל: 886-7-213-7830 טייוואַן - טייפּיי תּל: 886-2-2508-8600 טיילאַנד - באַנגקאָק תּל: 66-2-694-1351 וויעטנאַם - האָ טשי מין תּל: 84-28-5448-2100	עסטרייך - וועלס תּל: 43-7242-2244-39 פאַקס: 43-7242-2244-393 דענמאַרק - קאָפּענהאַגען תּל: 45-4485-5910 פאַקס: 45-4485-2829 פינלאַנד - עספּאָו תּל: 358-9-4520-820 פֿראַנקרייַך - פּאַריז Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 דייַטשלאַנד - גאַרטשינג תּל: 49-8931-9700 דייטשלאנד – האן תּל: 49-2129-3766400 דייטשלאנד – היילברון תּל: 49-7131-72400 דייטשלאנד – קארלסרוהע תּל: 49-721-625370 דייַטשלאַנד - מינכען Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 דייטשלאנד – ראזענהיים תּל: 49-8031-354-560 ישראל - רעננה תּל: 972-9-744-7705 איטאליע - מילאַן תּל: 39-0331-742611 פאַקס: 39-0331-466781 איטאליע - פּאַדאָוואַ תּל: 39-049-7625286 נעטהערלאַנדס - Drunen תּל: 31-416-690399 פאַקס: 31-416-690340 נאָרווייַ - טראָנדהאַנד תּל: 47-72884388 פוילן – ווארשע תּל: 48-22-3325737 רומעניע - בוקארעשט Tel: 40-21-407-87-50 ספּאַין - מאַדריד Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 שוועדן – גאָטהענבערג Tel: 46-31-704-60-40 שוועדן - סטאָקכאָלם תּל: 46-8-5090-4654 וק - וואָקינגהאַם תּל: 44-118-921-5800 פאַקס: 44-118-921-5820

© 2022 מיקראָטשיפּ טעכנאָלאָגיע ינק. און זייַן סאַבסידיעריז

דאָקומענטן / רעסאָורסעס

MICROCHIP RTG4 Addendum RTG4 FPGA ס ברעט פּלאַן און אויסלייג גיידליינז [pdfבאַניצער גייד RTG4 Addendum RTG4 FPGAs באָרד פּלאַן און אויסלייג גיידליינז, RTG4, Addendum RTG4 FPGAs באָרד פּלאַן און אויסלייג גיידליינז, פּלאַן און אויסלייג גיידליינז

רעפערענצן

• באַניצער מאַנואַל