MICROCHIP RTG4 Adendum RTG4 FPGAs Canllawiau Dylunio a Chynllun y Bwrdd

Rhagymadrodd

Mae'r atodiad hwn i AC439: Canllawiau Dylunio a Chynllun y Bwrdd ar gyfer Nodyn Cais RTG4 FPGA, yn darparu gwybodaeth atodol, i bwysleisio bod y canllawiau paru hyd DDR3 a gyhoeddwyd yn adolygiad 9 neu ddiweddarach yn cael blaenoriaeth dros y cynllun bwrdd a ddefnyddir ar gyfer pecyn datblygu RTG4™. I ddechrau, dim ond gyda Engineering Silicon (ES) yr oedd pecyn datblygu RTG4 ar gael. Ar ôl y datganiad cychwynnol, cafodd y pecyn ei boblogi'n ddiweddarach â dyfeisiau cynhyrchu gradd cyflymder safonol (STD) a -1 gradd cyflymder RTG4. Daw rhifau rhan, RTG4-DEV-KIT a RTG4-DEV-KIT-1 gyda dyfeisiau gradd cyflymder STD a gradd cyflymder -1 yn y drefn honno.
Ar ben hynny, mae'r atodiad hwn yn cynnwys manylion am ymddygiad I / O y ddyfais ar gyfer gwahanol ddilyniannau pŵer i fyny a phŵer i lawr, yn ogystal â honiad DEVRST_N yn ystod gweithrediad arferol.

Dadansoddiad o Gynllun Bwrdd RTG4-DEV-KIT DDR3

• Mae pecyn datblygu RTG4 yn gweithredu data 32-did a rhyngwyneb ECC DDR4 3-did ar gyfer pob un o'r ddau reolwr RTG4 FDDR adeiledig a blociau PHY (FDDR East and West). Mae'r rhyngwyneb wedi'i drefnu'n gorfforol fel pum lôn beit data.
• Mae'r pecyn yn dilyn y cynllun hedfan wrth lwybr fel y disgrifir yn adran Canllawiau Gosodiad DDR3 yn AC439: Canllawiau Dylunio a Chynllun Bwrdd ar gyfer Nodyn Cais RTG4 FPGA. Fodd bynnag, gan fod y pecyn datblygu hwn wedi'i ddylunio cyn cyhoeddi'r nodyn cais, nid yw'n cydymffurfio â'r canllawiau paru hyd a ddiweddarwyd a ddisgrifir yn y nodyn cais. Yn y fanyleb DDR3, mae terfyn +/- 750 ps ar y gogwydd rhwng strôb data (DQS) a chloc DDR3 (CK) ym mhob dyfais cof DDR3 yn ystod trafodiad ysgrifennu (DSS).
• Pan ddilynir y canllawiau paru hyd yn AC439 adolygiad 9 neu fersiynau diweddarach o'r nodyn cais, bydd cynllun bwrdd RTG4 yn cwrdd â'r terfyn tDQSS ar gyfer dyfeisiau gradd cyflymder -1 a STD ar draws y broses gyfan, cyf.tage, ac ystod gweithredu tymheredd (PVT) a gefnogir gan ddyfeisiau cynhyrchu RTG4. Cyflawnir hyn trwy gynnwys y gogwydd allbwn gwaethaf rhwng DQS a CK yn y pinnau RTG4. Yn benodol, wrth ddefnyddio'r
  rheolydd FDDR adeiledig-RTG4 ynghyd â PHY, mae'r DQS yn arwain CK gan uchafswm o 370 ps ar gyfer dyfais gradd cyflymder -1 a DQS Leads CK gan uchafswm o 447 ps ar gyfer dyfais gradd cyflymder STD, mewn amodau gwaethaf.
• Yn seiliedig ar y dadansoddiad a ddangosir yn Nhabl 1-1, mae'r RTG4-DEV-KIT-1 yn cwrdd â therfynau tDQSS ar bob dyfais cof, ar yr amodau gweithredu gwaethaf ar gyfer yr RTG4 FDDR. Fodd bynnag, fel y dangosir yn Nhabl 1-2, nid yw'r cynllun RTG4-DEV-KIT, sy'n cynnwys dyfeisiau RTG4 gradd cyflymder STD, yn cwrdd â tDQSS ar gyfer y pedwerydd a'r pumed dyfais cof yn y topoleg hedfan-wrth-y-bwrdd, ar yr amodau gweithredu gwaethaf. ar gyfer yr RTG4 FDDR. Yn gyffredinol, defnyddir yr RTG4-DEV-KIT ar amodau arferol, megis tymheredd ystafell mewn amgylchedd labordy. Felly, nid yw'r dadansoddiad achos gwaethaf hwn yn berthnasol i'r RTG4-DEV-KIT a ddefnyddir mewn amodau nodweddiadol. Mae'r dadansoddiad yn gwasanaethu fel examppam ei bod yn bwysig dilyn y canllawiau paru hyd DDR3 a restrir yn AC439, fel bod dyluniad bwrdd defnyddiwr yn cwrdd â tDQSS ar gyfer cais hedfan.
• I ymhelaethu ymhellach ar y cynample, a dangos sut i wneud iawn â llaw am gynllun bwrdd RTG4 na all fodloni canllawiau paru hyd AC439 DDR3, gall y RTG4-DEV-KIT gyda dyfeisiau gradd cyflymder STD barhau i fodloni tDQSS ym mhob dyfais cof, ar yr amodau gwaethaf, oherwydd mae gan y rheolydd RTG4 FDDR adeiledig ynghyd â PHY y gallu i ohirio'r signal DQS fesul lôn beit data yn statig. Gellir defnyddio'r shifft statig hon i leihau'r gogwydd rhwng DQS a CK wrth ddyfais cof sydd â tDQSS > 750 ps. Gweler yr adran Hyfforddiant DRAM, yn UG0573: Canllaw Defnyddiwr Rhyngwynebau DDR Cyflymder Uchel RTG4 FPGA am ragor o wybodaeth am ddefnyddio'r rheolyddion oedi statig (yn y gofrestr REG_PHY_WR_DQS_SLAVE_RATIO) ar gyfer DQS yn ystod trafodiad ysgrifennu. Gellir defnyddio'r gwerth oedi hwn yn Libero® SoC wrth gychwyn rheolydd FDDR gyda chychwyn awtomatig trwy addasu cod cychwyn CoreABC FDDR a gynhyrchir yn awtomatig. Gellir cymhwyso proses debyg i gynllun bwrdd defnyddwyr nad yw'n cwrdd â tDQSS ym mhob dyfais cof.

Tabl 1-1. Gwerthusiad o Gyfrifiad tDQSS RTG4-DEV-KIT-1 ar gyfer -1 Rhannau a Rhyngwyneb FDDR1

Llwybr wedi'i Ddadansoddi	Hyd y cloc (mils)	Oedi Lluosogi Cloc (ps)	Hyd Data (mils)	Lluosogi Data n oedi (ps)	Gwahaniaeth rhwng CLKDQS oherwydd Llwybro (mils)	tDQSS ar bob atgof, ar ôl bwrdd sgiw + FPGA DQSCLK sgiw (ps)
FPGA-Cof 1af	2578	412.48	2196	351.36	61.12	431.12
FPGA-2il Cof	3107	497.12	1936	309.76	187.36	557.36
FPGA-3ydd Cof	3634	581.44	2231	356.96	224.48	594.48
FPGA-4ydd Cof	4163	666.08	2084	333.44	332.64	702.64
FPGA-5ydd Cof	4749	759.84	2848	455.68	304.16	674.16

Nodyn: Yn yr amodau gwaethaf, mae gogwydd RTG4 FDDR DDR3 DQS-CLK ar gyfer dyfeisiau -1 yn uchafswm o 370 ps ac isafswm o 242 ps.

Tabl 1-2. Gwerthusiad o Gyfrifiad tDQSS RTG4-DEV-KIT ar gyfer Rhannau STD a Rhyngwyneb FDDR1

Llwybr wedi'i Ddadansoddi	Hyd y cloc (mils)	Oedi Lluosogi Cloc (ps)	Hyd Data (mils)	Oedi Lluosogi Data (ps)	Gwahaniaeth rhwng CLKDQS oherwydd Llwybro (mils)	tDQSS ar bob atgof, ar ôl bwrdd sgiw + FPGA DQSCLK sgiw (ps)
FPGA-Cof 1af	2578	412.48	2196	351.36	61.12	508.12
FPGA-2il Cof	3107	497.12	1936	309.76	187.36	634.36
FPGA-3ydd Cof	3634	581.44	2231	356.96	224.48	671.48
FPGA-4ydd Cof	4163	666.08	2084	333.44	332.64	779.64
FPGA-5ydd Cof	4749	759.84	2848	455.68	304.16	751.16

Nodyn:  Mewn amodau gwaethaf, mae gogwydd RTG4 FDDR DDR3 DQS-CLK ar gyfer dyfeisiau STD yn uchafswm o 447 ps a lleiafswm o 302 ps.
Nodyn: Mae amcangyfrif oedi lluosogi'r Bwrdd o 160 ps/modfedd wedi'i ddefnyddio yn y dadansoddiad hwn cynample er gwybodaeth. Mae'r oedi lluosogi bwrdd gwirioneddol ar gyfer bwrdd defnyddwyr yn dibynnu ar y bwrdd penodol sy'n cael ei ddadansoddi.

Dilyniannu Pŵer

Mae'r atodiad hwn i AC439: Canllawiau Dylunio a Chynllun y Bwrdd ar gyfer Nodyn Cais RTG4 FPGA, yn darparu gwybodaeth atodol, i bwysleisio pwysigrwydd dilyn Canllawiau Dylunio'r Bwrdd. Sicrhau y dilynir canllawiau mewn perthynas â Power-Up a Power-Down.

Pŵer-Up
Mae'r tabl canlynol yn rhestru'r achosion defnydd pŵer i fyny a argymhellir a'u canllawiau pŵer i fyny cyfatebol.

Tabl 2-1. Canllawiau Power-Up

Defnydd Achos	Gofyniad Dilyniant	Ymddygiad	Nodiadau
DEVRST_N Wedi'i haeru yn ystod pŵer i fyny, nes bod holl gyflenwadau pŵer RTG4 wedi cyrraedd yr amodau gweithredu a argymhellir	Dim r penodolamp-archeb yn ofynnol. Cyflenwad ramprhaid i -up godi'n undonog.	Unwaith y bydd VDD a VPP yn cyrraedd trothwyon actifadu (VDD ~= 0.55V, VPP ~= 2.2V) a DEVRST_N yn cael ei ryddhau, bydd y Cownter Oedi POR yn rhedeg am ~ 40ms nodweddiadol (50ms ar y mwyaf), yna pŵer dyfais hyd at swyddogaethol yn cadw at Ffigurau 11 a 12 (DEVRST_N PUFT) o Canllaw Defnyddiwr Rheolydd System (UG0576). Mewn geiriau eraill mae'r dilyniant hwn yn cymryd 40 ms + 1.72036 ms (nodweddiadol) o'r pwynt mae DEVRST_N wedi'i ryddhau. Sylwch nad yw defnydd dilynol o DEVRST_N yn aros am y rhifydd POR i berfformio pŵer hyd at dasgau swyddogaethol ac felly mae'r dilyniant hwn yn cymryd dim ond 1.72036 ms (nodweddiadol).	O ran dyluniad, bydd allbynnau'n cael eu hanalluogi (hy arnofio) yn ystod y cyfnod pŵer i fyny. Unwaith y bydd y cownter POR wedi cwblhau, mae DEVRST_N yn cael ei ryddhau ac mae holl gyflenwadau VDDI I/O wedi cyrraedd eu Trothwy ~0.6V, yna bydd yr I/Os yn cael ei dristatu gyda thynnu i fyny gwan yn cael ei actifadu, nes bod yr allbynnau'n trosglwyddo i reolaeth y defnyddiwr, yn unol â Ffigurau 11 a 12 o UG0576. Mae angen gwrthydd tynnu-i-lawr allanol 1K-ohm ar allbynnau hanfodol sy'n gorfod aros yn isel yn ystod pŵer i fyny.
DEVRST_N tynnu i fyny i VPP a'r holl gyflenwadau ramp i fyny tua'r un amser	Ni ddylai VDDPLL fod y cyflenwad pŵer olaf i ramp i fyny, a rhaid iddo gyrraedd y lleiafswm gweithredu a argymhellir cyftage cyn y cyflenwad olaf (VDD neu VDDI) yn dechreu ramping hyd i atal allbwn clo PLL glitches. Gweler Canllaw Defnyddiwr Adnoddau Clocio RTG4 (UG0586) am esboniad o sut i ddefnyddio'r CCC/PLL READY_VDDPLL mewnbwn i ddileu'r gofynion dilyniannu ar gyfer y cyflenwad pŵer VDDPLL. Naill ai clymwch SRDES_x_Lyz_VDDAIO i'r un cyflenwad â VDD, neu sicrhewch eu bod yn pweru ar yr un pryd.	Unwaith y bydd VDD a VPP yn cyrraedd trothwyon actifadu (VDD ~= 0.55V, VPP ~= 2.2V) bydd y Bydd rhifydd oedi 50 ms POR yn rhedeg. Mae pŵer dyfais hyd at amseriad swyddogaethol yn cadw at Ffigurau 9 a 10 (VDD PUFT) o Ganllaw Defnyddiwr Rheolydd System (UG0576). Mewn geiriau eraill, cyfanswm yr amser yw 57.95636 ms.	O ran dyluniad, bydd allbynnau'n cael eu hanalluogi (hy arnofio) yn ystod y cyfnod pŵer i fyny. Unwaith y bydd y cownter POR wedi cwblhau, mae DEVRST_N yn cael ei ryddhau ac mae holl gyflenwadau IO VDDI wedi cyrraedd eu Trothwy ~0.6V, yna bydd yr I/Os yn cael ei dristatu gyda thynnu i fyny gwan yn cael ei actifadu, nes bod yr allbynnau'n trosglwyddo i reolaeth y defnyddiwr, yn unol â Ffigurau 9 a 10 o UG0576. Mae angen gwrthydd tynnu-i-lawr allanol 1K-ohm ar allbynnau hanfodol sy'n gorfod aros yn isel yn ystod pŵer i fyny.

Defnydd Achos	Gofyniad Dilyniant	Ymddygiad	Nodiadau
VDD/ SERDES_VD DAIO -> VPP/VDDPLL ->	Dilyniant a restrir yn y Golofn Senario. DEVRST_N yn cael ei dynnu i fyny i VPP.	Unwaith y bydd VDD a VPP yn cyrraedd trothwyon actifadu (VDD ~= 0.55V, VPP ~= 2.2V) y 50ms Bydd cownter oedi POR yn rhedeg. Mae pŵer dyfais hyd at amseriad swyddogaethol yn cadw at Ffigurau 9 a 10 (VDD PUFT) o Canllaw Defnyddiwr Rheolydd System (UG0576). Mae cwblhau dilyniant pŵer-up y ddyfais a phŵer hyd at amseriad swyddogaethol yn seiliedig ar y cyflenwad VDDI olaf sy'n cael ei bweru arno.	O ran dyluniad, bydd allbynnau'n cael eu hanalluogi (hy arnofio) yn ystod y cyfnod pŵer i fyny. Unwaith y bydd y cownter POR wedi cwblhau, mae DEVRST_N yn cael ei ryddhau ac mae holl gyflenwadau VDDI I/O wedi cyrraedd eu Trothwy ~0.6V, yna bydd yr IOs yn cael eu tristatu gyda thynnu i fyny gwan yn cael ei actifadu, nes bod yr allbynnau'n trosglwyddo i reolaeth y defnyddiwr, yn unol â Ffigurau 9 a 10 o UG0576. Dim actifadu tynnu i fyny gwan yn ystod pŵer i fyny nes bod holl gyflenwadau VDDI yn cyrraedd ~0.6V. Y budd allweddol o'r dilyniant hwn yw bod y cyflenwad VDDI olaf sy'n cyrraedd ni fydd y trothwy actifadu hwn yn cael y tynnu-i-fyny gwan actifadu a bydd yn hytrach yn trosglwyddo'n uniongyrchol o'r modd anabl i fodd diffiniedig y defnyddiwr. Gall hyn helpu i leihau nifer y gwrthyddion tynnu i lawr 1K allanol sydd eu hangen ar gyfer dyluniadau sydd â mwyafrif y banciau I/O wedi'u pweru gan y VDDI olaf i godi. Er mwyn i bob banc I/O arall sy'n cael ei bweru gan unrhyw gyflenwad VDDI heblaw'r cyflenwad VDDI diwethaf godi, mae'r allbynnau critigol sy'n gorfod aros yn isel yn ystod pŵer i fyny angen gwrthydd tynnu-lawr 1K-ohm allanol.
Arhoswch o leiaf 51ms ->
VDDI (Pob IO banciau)
OR
VDD/ SRDES_VD DAIO ->
VPP/ VDDPLL/ 3.3V_VDDI ->
Arhoswch o leiaf 51ms ->
VDDI (di-3.3V_VD DI)

 Ystyriaethau yn ystod DEVRST_N Haeriad a Grym i Lawr

Os nad yw canllawiau AC439: Dyluniad a Chynllun Bwrdd ar gyfer Nodiadau Cais RTG4 FPGA yn cael eu dilyn, os gwelwch yn dda.view y manylion canlynol:

1. Ar gyfer y dilyniannau pŵer-lawr a roddir yn Nhabl 2-2, efallai y bydd y defnyddiwr yn gweld diffygion I/O neu mewnlifiad a digwyddiadau cerrynt dros dro.
2. Fel y nodwyd yn yr Hysbysiad Cynghori Cwsmer (CAN) 19002.5, gall gwyro oddi wrth y dilyniant pŵer-i-lawr a argymhellir yn y daflen ddata RTG4 sbarduno cerrynt dros dro ar y cyflenwad VDD 1.2V. Os yw'r cyflenwad VPP 3.3V yn ramped i lawr cyn y cyflenwad VDD 1.2V, bydd cerrynt dros dro ar VDD yn cael ei arsylwi wrth i VPP a DEVRST_N (wedi'i bweru gan VPP) gyrraedd tua 1.0V. Nid yw'r cerrynt dros dro hwn yn digwydd os caiff VPP ei bweru i lawr olaf, yn unol ag argymhelliad y daflen ddata.
   1. Mae maint a hyd y cerrynt dros dro yn dibynnu ar y dyluniad a raglennwyd yn y FPGA, cynhwysedd datgysylltu bwrdd penodol, ac ymateb dros dro y 1.2V cyftage rheolydd. Mewn achosion prin, gwelwyd cerrynt dros dro hyd at 25A (neu 30 Wat ar gyflenwad VDD 1.2V enwol). Oherwydd natur ddosbarthedig y cerrynt dros dro VDD hwn ar draws holl ffabrig FPGA (nad yw wedi'i leoli mewn ardal benodol), a'i hyd byr, nid oes unrhyw bryder ynghylch dibynadwyedd os yw'r newidyn pŵer-i-lawr yn 25A neu lai.
   2. Fel arfer dylunio gorau, dilynwch argymhelliad y daflen ddata i osgoi'r cerrynt dros dro.
3. Gall glitches I/O fod oddeutu 1.7V am 1.2 ms.
   1. Gall glitch uchel ar allbynnau gyrru Isel neu Tristate i'w gweld.
   2. Glitch isel ar allbynnau gyrru Efallai y gwelir uchel (ni ellir lliniaru'r glitch isel trwy ychwanegu tynfa 1 KΩ).
4. Mae pweru VDDIx yn gyntaf yn caniatáu'r trawsnewidiad monotonig o Uchel i Isel, ond mae allbwn yn gyrru'n isel yn fyr a fyddai'n effeithio ar fwrdd defnyddiwr sy'n ceisio tynnu'r allbwn yn uchel yn allanol pan fydd RTG4 VDDIx yn cael ei bweru i lawr. Mae RTG4 yn mynnu nad yw Padiau I/O yn cael eu gyrru'n allanol uwchlaw cyflenwad banc VDDIx cyftage felly os ychwanegir gwrthydd allanol at reilen bŵer arall, dylai bweru i lawr ar yr un pryd â chyflenwad VDDIx.
   Tabl 2-2. Senarios Afiechyd I/O Pan Ddim yn Dilyn Dilyniant Pŵer-Lawr a Argymhellir yn AC439

   Cyflwr Allbwn Diofyn	VDD (1.2V)	VDDIx (<3.3V) VDDIx (3.3V)	VPP (3.3V)	DEVRST_N	Ymddygiad Power Down
   					Rwy'n/O Glitch	Mewn- Rush
   I/O Gyrru Isel neu Tristated	Ramp i lawr ar ôl VPP mewn unrhyw drefn		Ramp i lawr yn gyntaf	Clymu i VPP	Oes1	Oes
   	Ramp i lawr mewn unrhyw drefn ar ôl honiad DEVRST_N			Wedi'i honni cyn unrhyw gyflenwadau ramp lawr	Oes1	Nac ydw
   I/O Gyrru'n Uchel	Ramp i lawr ar ôl VPP mewn unrhyw drefn		Ramp i lawr yn gyntaf	Clymu i VPP	Oes	Oes
   	Ramp i lawr mewn unrhyw drefn cyn VPP		Ramp lawr diwethaf	Clymu i VPP	Rhif2	Nac ydw
   	Ramp i lawr mewn unrhyw drefn ar ôl honiad DEVRST_N			Wedi'i honni cyn unrhyw gyflenwadau ramp lawr	Oes	Nac ydw

   1. Argymhellir gwrthydd tynnu i lawr allanol 1 KΩ i liniaru'r glitch uchel ar I/O critigol, y mae'n rhaid iddo aros yn Isel yn ystod pŵer i lawr.
   2. Dim ond ar gyfer I/O sy'n cael ei dynnu'n allanol hyd at gyflenwad pŵer sy'n parhau i gael ei bweru fel VPP r y gwelir gwall iselamps i lawr. Fodd bynnag, mae hyn yn groes i amodau gweithredu a argymhellir gan y ddyfais gan na ddylai'r PAD fod yn uchel ar ôl y VDDIx r cyfatebolamps i lawr.
5. Os yw DEVRST_N yn cael ei haeru, efallai y bydd y defnyddiwr yn gweld glitch isel ar unrhyw allbwn I/O sy'n gyrru'n uchel a hefyd yn cael ei dynnu'n allanol trwy wrthydd i VDDI. Am gynample, gyda gwrthydd tynnu i fyny 1KΩ, glitch isel yn cyrraedd isafswm cyftagGall e o 0.4V sy'n para 200 ns ddigwydd cyn i'r allbwn gael ei drin.

Nodyn: Ni ddylid tynnu DEVRST_N uwchben y VPP cyftage. Er mwyn osgoi'r uchod, argymhellir yn gryf eich bod yn dilyn y dilyniannau pŵer i fyny a phŵer i lawr a ddisgrifir yn AC439: Canllawiau Dylunio a Chynllun y Bwrdd ar gyfer Nodyn Cais RTG4 FPGA.

Hanes Adolygu

Mae'r hanes adolygu yn disgrifio'r newidiadau a roddwyd ar waith yn y ddogfen. Rhestrir y newidiadau yn ôl adolygiad, gan ddechrau gyda'r cyhoeddiad cyfredol.

Tabl 3-1. Hanes Adolygu

Adolygu	Dyddiad	Disgrifiad
A	04/2022	• Yn ystod honiad DEVRST_N, bydd holl I/O RTG4 yn cael eu tristatu. Gall allbynnau sy'n cael eu gyrru'n uchel gan ffabrig FPGA ac sy'n cael eu tynnu'n allanol yn uchel ar y bwrdd brofi glitch isel cyn mynd i mewn i'r cyflwr tristad. Rhaid dadansoddi dyluniad bwrdd gyda senario allbwn o'r fath i ddeall effaith rhyng-gysylltiadau ag allbynnau FPGA a allai glitch pan honnir DEVRST_N. I gael rhagor o wybodaeth, gweler Cam 5 yn yr adran 2.2. Ystyriaethau yn ystod DEVRST_N Haeriad a Grym i Lawr. • Ailenwyd Pwer-Lawr i adran 2.2. Ystyriaethau yn ystod DEVRST_N Haeriad a Grym i Lawr. • Troswyd i dempled Microsglodyn.
2	02/2022	• Ychwanegwyd yr adran Power-Up. • Ychwanegwyd yr adran Dilyniannu Pŵer.
1	07/2019	Cyhoeddiad cyntaf y ddogfen hon.

Cefnogaeth FPGA microsglodyn

Mae grŵp cynhyrchion microsglodyn FPGA yn cefnogi ei gynhyrchion gyda gwasanaethau cymorth amrywiol, gan gynnwys Gwasanaeth Cwsmeriaid, Canolfan Cymorth Technegol i Gwsmeriaid, a websafle, a swyddfeydd gwerthu ledled y byd. Awgrymir i gwsmeriaid ymweld ag adnoddau Microchip ar-lein cyn cysylltu â'r tîm cymorth gan ei bod yn debygol iawn bod eu hymholiadau eisoes wedi'u hateb.
Cysylltwch â'r Ganolfan Cymorth Technegol drwy'r websafle yn www.microchip.com/support. Soniwch am rif Rhan Dyfais FPGA, dewiswch gategori achos priodol, a dyluniad uwchlwytho files tra'n creu achos cymorth technegol.
Cysylltwch â Gwasanaeth Cwsmer i gael cymorth cynnyrch annhechnegol, megis prisio cynnyrch, uwchraddio cynnyrch, diweddaru gwybodaeth, statws archeb, ac awdurdodi.

• O Ogledd America, ffoniwch 800.262.1060
• gweddill y byd, ffoniwch 650.318.4460
• Ffacs, o unrhyw le yn y byd, 650.318.8044

Y Microsglodyn Websafle

Mae microsglodyn yn darparu cymorth ar-lein trwy ein websafle yn www.microchip.com/. hwn websafle yn cael ei ddefnyddio i wneud files a gwybodaeth sydd ar gael yn hawdd i gwsmeriaid. Mae peth o'r cynnwys sydd ar gael yn cynnwys:

• Cymorth Cynnyrch – Dalennau data a gwallau, nodiadau cais a samprhaglenni, adnoddau dylunio, canllawiau defnyddwyr a dogfennau cymorth caledwedd, datganiadau meddalwedd diweddaraf a meddalwedd wedi'i harchifo
• Cymorth Technegol Cyffredinol – Cwestiynau Cyffredin (FAQs), ceisiadau cymorth technegol, grwpiau trafod ar-lein, rhestr o aelodau rhaglen partner dylunio microsglodyn
• Busnes Microsglodyn – Dewiswyr cynnyrch a chanllawiau archebu, datganiadau diweddaraf Microsglodyn i'r wasg, rhestr o seminarau a digwyddiadau, rhestrau o swyddfeydd gwerthu Microsglodion, dosbarthwyr a chynrychiolwyr ffatrïoedd

Gwasanaeth Hysbysu Newid Cynnyrch

Mae gwasanaeth hysbysu newid cynnyrch Microchip yn helpu i gadw cwsmeriaid yn gyfredol ar gynhyrchion Microsglodyn. Bydd tanysgrifwyr yn derbyn hysbysiad e-bost pryd bynnag y bydd newidiadau, diweddariadau, diwygiadau neu wallau yn ymwneud â theulu cynnyrch penodol neu offeryn datblygu o ddiddordeb.
I gofrestru, ewch i www.microchip.com/pcn a dilyn y cyfarwyddiadau cofrestru.

Cefnogaeth i Gwsmeriaid

Gall defnyddwyr cynhyrchion Microsglodyn dderbyn cymorth trwy sawl sianel:

• Dosbarthwr neu Gynrychiolydd
• Swyddfa Gwerthu Lleol
• Peiriannydd Atebion Embedded (ESE)
• Cymorth Technegol

Dylai cwsmeriaid gysylltu â'u dosbarthwr, cynrychiolydd neu ESE am gefnogaeth. Mae swyddfeydd gwerthu lleol hefyd ar gael i helpu cwsmeriaid. Mae rhestr o swyddfeydd gwerthu a lleoliadau wedi'i chynnwys yn y ddogfen hon.
Mae cymorth technegol ar gael drwy'r websafle yn: www.microchip.com/support

Nodwedd Diogelu Cod Dyfeisiau Microsglodyn

Sylwch ar y manylion canlynol am y nodwedd amddiffyn cod ar gynhyrchion Microsglodyn:

• Mae cynhyrchion microsglodyn yn bodloni'r manylebau sydd wedi'u cynnwys yn eu Taflen Ddata Microsglodion benodol.
• Mae microsglodyn yn credu bod ei deulu o gynhyrchion yn ddiogel pan gaiff ei ddefnyddio yn y modd a fwriadwyd, o fewn manylebau gweithredu, ac o dan amodau arferol.
• Mae microsglodyn yn gwerthfawrogi ac yn amddiffyn ei hawliau eiddo deallusol yn ymosodol. Mae ymdrechion i dorri nodweddion diogelu cod cynnyrch Microsglodyn wedi'i wahardd yn llym a gallai dorri Deddf Hawlfraint y Mileniwm Digidol.
• Ni all Microsglodyn nac unrhyw wneuthurwr lled-ddargludyddion arall warantu diogelwch ei god. Nid yw diogelu cod yn golygu ein bod yn gwarantu bod y cynnyrch yn “unbreakable”. Mae amddiffyniad cod yn esblygu'n gyson. Mae microsglodyn wedi ymrwymo i wella nodweddion amddiffyn cod ein cynnyrch yn barhaus.

Hysbysiad Cyfreithiol

• Dim ond gyda chynhyrchion Microsglodyn y gellir defnyddio'r cyhoeddiad hwn a'r wybodaeth ynddo, gan gynnwys dylunio, profi ac integreiddio cynhyrchion Microsglodyn gyda'ch cais. Mae defnyddio'r wybodaeth hon mewn unrhyw ffordd arall yn torri'r telerau hyn. Dim ond er hwylustod i chi y darperir gwybodaeth am gymwysiadau dyfeisiau a gellir ei disodli
  gan ddiweddariadau. Eich cyfrifoldeb chi yw sicrhau bod eich cais yn cwrdd â'ch manylebau. Cysylltwch â'ch swyddfa gwerthu Microsglodion leol am gymorth ychwanegol neu, gofynnwch am gymorth ychwanegol yn www.microchip.com/en-us/support/design-help/client-support-services.
• DARPERIR Y WYBODAETH HON GAN MICROCHIP “FEL Y MAE”. NAD YW MICROCHIP YN GWNEUD UNRHYW SYLWADAU NA WARANT O UNRHYW FATH P'un a ydynt yn MYNEGI NEU WEDI'U GOLYGU, YN YSGRIFENEDIG NEU'N LLAFAR, STATUDOL
  NEU FEL ARALL, SY'N BERTHNASOL Â'R WYBODAETH SY'N CYNNWYS OND HEB EI GYFYNGEDIG I UNRHYW WARANTAU GOBLYGEDIG O FATER O RAN TOR-RWYD, MASNACHIAETH, A FFITRWYDD AT DDIBEN ARBENNIG, NEU WARANTAU SY'N YMWNEUD Â'I GYFLWR, ANSAWDD, NEU BERFFORMIAD.
• NI FYDD MICROCHIP YN ATEBOL AM UNRHYW GOLLED ANUNIONGYRCHOL, ARBENNIG, OEDIOL NEU GANLYNIADOL, DIFROD, COST, NEU DREUL O UNRHYW FATH BETH OEDD YN BERTHNASOL I'R WYBODAETH NEU EI DEFNYDD, FODD WEDI ACHOSI, WEDI MAI WEDI EI ACHOSI. POSIBL NEU MAE Y DIFRODAU YN RHAGWELADWY. I'R MAINT LLAWN A GANIATEIR GAN Y GYFRAITH, NI FYDD CYFANSWM ATEBOLRWYDD MICROCHIP AR HOLL HAWLIADAU MEWN UNRHYW FFORDD SY'N GYSYLLTIEDIG Â'R WYBODAETH NEU EI DEFNYDDIO YN FWY NA SWM Y FFÏOEDD, OS OES RHAI, CHI WEDI TALU'N UNIONGYRCHOL I MICROCHIP AM Y WYBODAETH.
  Mae defnyddio dyfeisiau Microsglodyn mewn cymwysiadau cynnal bywyd a/neu ddiogelwch yn gyfan gwbl ar risg y prynwr, ac mae'r prynwr yn cytuno i amddiffyn, indemnio a dal Microsglodyn diniwed rhag unrhyw a phob iawndal, hawliad, siwtiau, neu dreuliau sy'n deillio o ddefnydd o'r fath. Ni chaiff unrhyw drwyddedau eu cyfleu, yn ymhlyg neu fel arall, o dan unrhyw hawliau eiddo deallusol Microsglodyn oni nodir yn wahanol.

Nodau masnach

• Enw a logo'r Microsglodyn, logo'r Microsglodyn, Adaptec, AnyRate, AVR, logo AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, logo Microsemi, MOST, logo MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpynIC, SST, SST Logo, SuperFlash Mae , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, a XMEGA yn nodau masnach cofrestredig Microchip Technology Incorporated yn UDA a gwledydd eraill.
• AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Rheoli Cyflymder Hyper, Llwyth HyperLight, IntelliMOS, Libero, MotorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, logo ProASIC Plus, Quiet-Wire, Mae SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath, a ZL yn nodau masnach cofrestredig Microchip Technology Incorporated yn UDA
• Ataliad Allwedd Cyfagos, AKS, Oedran Analog-ar-y-Digidol, Unrhyw Gynhwysydd, AnyIn, AnyOut, Newid Estynedig, BlueSky, BodyCom, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching , ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, Rhaglennu Cyfresol Mewn Cylchdaith, ICSP, INICnet, Cyfochrog Deallus, Cysylltedd Rhyng-Chip, JitterBlocker, Knob-on-Display, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Ardystiedig logo, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express, NVMe, Cynhyrchu Cod Omniscient, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL , Ripple Blocker, RTAX, RTG4, SAM-ICE, Cwad Cyfresol I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Cyfanswm Dygnwch, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewMae Span, WiperLock, XpressConnect, a ZENA yn nodau masnach Microchip Technology Incorporated yn y
  UDA a gwledydd eraill.
• Mae SQTP yn nod gwasanaeth Microchip Technology Incorporated yn UDA Mae logo Adaptec, Amlder ar Alw, Technoleg Storio Silicon, Symmcom, a Trusted Time yn nodau masnach cofrestredig Microchip Technology Inc. mewn gwledydd eraill.
• Mae GestIC yn nod masnach cofrestredig Microchip Technology Germany II GmbH & Co. KG, is-gwmni i Microchip Technology Inc., mewn gwledydd eraill.
  Mae'r holl nodau masnach eraill a grybwyllir yma yn eiddo i'w cwmnïau priodol.
  © 2022, Microchip Technology Incorporated a'i is-gwmnïau. Cedwir Pob Hawl.
  ISBN: 978-1-6683-0362-7

System Rheoli Ansawdd

I gael gwybodaeth am Systemau Rheoli Ansawdd Microsglodion, ewch i www.microchip.com/quality.

Gwerthu a Gwasanaeth Byd-eang

AMERICAS	ASIA/PACIFIC	ASIA/PACIFIC	EWROP
Swyddfa Gorfforaethol 2355 Gorllewin Chandler Blvd. Chandler, AZ 85224-6199 Ffôn: 480-792-7200 Ffacs: 480-792-7277 Cymorth Technegol: www.microchip.com/support Web Cyfeiriad: www.microchip.com Atlanta Duluth, GA Ffôn: 678-957-9614 Ffacs: 678-957-1455 Austin, TX Ffôn: 512-257-3370 Boston Westborough, MA Ffôn: 774-760-0087 Ffacs: 774-760-0088 Chicago Itasca, IL Ffôn: 630-285-0071 Ffacs: 630-285-0075 Dallas Addison, TX Ffôn: 972-818-7423 Ffacs: 972-818-2924 Detroit Novi, MI Ffôn: 248-848-4000 Houston, TX Ffôn: 281-894-5983 Indianapolis Noblesville, IN Ffôn: 317-773-8323 Ffacs: 317-773-5453 Ffôn: 317-536-2380 Los Angeles Mission Viejo, CA Ffôn: 949-462-9523 Ffacs: 949-462-9608 Ffôn: 951-273-7800 Raleigh, CC Ffôn: 919-844-7510 Efrog Newydd, NY Ffôn: 631-435-6000 San Jose, CA Ffôn: 408-735-9110 Ffôn: 408-436-4270 Canada - Toronto Ffôn: 905-695-1980 Ffacs: 905-695-2078	Awstralia - Sydney Ffôn: 61-2-9868-6733 Tsieina - Beijing Ffôn: 86-10-8569-7000 Tsieina - Chengdu Ffôn: 86-28-8665-5511 Tsieina - Chongqing Ffôn: 86-23-8980-9588 Tsieina - Dongguan Ffôn: 86-769-8702-9880 Tsieina - Guangzhou Ffôn: 86-20-8755-8029 Tsieina - Hangzhou Ffôn: 86-571-8792-8115 Tsieina - Hong Kong SAR Ffôn: 852-2943-5100 Tsieina - Nanjing Ffôn: 86-25-8473-2460 Tsieina - Qingdao Ffôn: 86-532-8502-7355 Tsieina - Shanghai Ffôn: 86-21-3326-8000 Tsieina - Shenyang Ffôn: 86-24-2334-2829 Tsieina - Shenzhen Ffôn: 86-755-8864-2200 Tsieina - Suzhou Ffôn: 86-186-6233-1526 Tsieina - Wuhan Ffôn: 86-27-5980-5300 Tsieina - Xian Ffôn: 86-29-8833-7252 Tsieina - Xiamen Ffôn: 86-592-2388138 Tsieina - Zhuhai Ffôn: 86-756-3210040	India - Bangalore Ffôn: 91-80-3090-4444 India - Delhi Newydd Ffôn: 91-11-4160-8631 India - Pune Ffôn: 91-20-4121-0141 Japan - Osaka Ffôn: 81-6-6152-7160 Japan - Tokyo Ffôn: 81-3-6880- 3770 Corea - Daegu Ffôn: 82-53-744-4301 Corea - Seoul Ffôn: 82-2-554-7200 Malaysia - Kuala Lumpur Ffôn: 60-3-7651-7906 Malaysia - Penang Ffôn: 60-4-227-8870 Philippines - Manila Ffôn: 63-2-634-9065 Singapôr Ffôn: 65-6334-8870 Taiwan - Hsin Chu Ffôn: 886-3-577-8366 Taiwan - Kaohsiung Ffôn: 886-7-213-7830 Taiwan - Taipei Ffôn: 886-2-2508-8600 Gwlad Thai - Bangkok Ffôn: 66-2-694-1351 Fietnam - Ho Chi Minh Ffôn: 84-28-5448-2100	Awstria - Wels Ffôn: 43-7242-2244-39 Ffacs: 43-7242-2244-393 Denmarc - Copenhagen Ffôn: 45-4485-5910 Ffacs: 45-4485-2829 Y Ffindir - Espoo Ffôn: 358-9-4520-820 Ffrainc - Paris Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Yr Almaen - Garching Ffôn: 49-8931-9700 Yr Almaen - Haan Ffôn: 49-2129-3766400 Yr Almaen - Heilbronn Ffôn: 49-7131-72400 Yr Almaen - Karlsruhe Ffôn: 49-721-625370 Yr Almaen - Munich Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Yr Almaen - Rosenheim Ffôn: 49-8031-354-560 Israel - Ra'anana Ffôn: 972-9-744-7705 Yr Eidal - Milan Ffôn: 39-0331-742611 Ffacs: 39-0331-466781 Yr Eidal - Padova Ffôn: 39-049-7625286 Yr Iseldiroedd - Drunen Ffôn: 31-416-690399 Ffacs: 31-416-690340 Norwy - Trondheim Ffôn: 47-72884388 Gwlad Pwyl - Warsaw Ffôn: 48-22-3325737 Rwmania - Bucharest Tel: 40-21-407-87-50 Sbaen - Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Sweden - Gothenberg Tel: 46-31-704-60-40 Sweden - Stockholm Ffôn: 46-8-5090-4654 DU - Wokingham Ffôn: 44-118-921-5800 Ffacs: 44-118-921-5820

© 2022 Microchip Technology Inc. a'i is-gwmnïau

Dogfennau / Adnoddau

MICROCHIP RTG4 Adendum RTG4 FPGAs Canllawiau Dylunio a Chynllun y Bwrdd [pdfCanllaw Defnyddiwr Adendwm RTG4 RTG4 FPGAs Canllawiau Dylunio a Chynllun y Bwrdd, RTG4, Adendwm RTG4 FPGAs Canllawiau Dylunio a Chynllun Gosod y Bwrdd, Canllawiau Dylunio a Chynllunio

Cyfeiriadau

• Llawlyfr Defnyddiwr