माइक्रोचिप RTG4 परिशिष्ट RTG4 FPGAs बोर्ड डिजाइन और लेआउट दिशानिर्देश उपयोगकर्ता गाइड

अंतर्वस्तु छिपाना

1 माइक्रोचिप RTG4 परिशिष्ट RTG4 FPGAs बोर्ड डिजाइन और लेआउट दिशानिर्देश

2 परिचय

3 RTG4-DEV-KIT DDR3 बोर्ड लेआउट का विश्लेषण

4 पावर सीक्वेंसिंग

5 संशोधन इतिहास

6 माइक्रोचिप एफपीजीए समर्थन

7 माइक्रोचिप Webसाइट

8 ग्राहक सहेयता

9 कानूनी नोटिस

10 दस्तावेज़ / संसाधन

10.1 संदर्भ

11 संबंधित पोस्ट

माइक्रोचिप RTG4 परिशिष्ट RTG4 FPGAs बोर्ड डिजाइन और लेआउट दिशानिर्देश

परिचय

AC439 का यह परिशिष्ट: RTG4 FPGA एप्लिकेशन नोट के लिए बोर्ड डिज़ाइन और लेआउट दिशानिर्देश, पूरक जानकारी प्रदान करता है, इस बात पर जोर देने के लिए कि संशोधन 3 में प्रकाशित DDR9 लंबाई मिलान दिशानिर्देश या बाद में RTG4™ विकास किट के लिए उपयोग किए जाने वाले बोर्ड लेआउट पर वरीयता लेते हैं। प्रारंभ में, RTG4 विकास किट केवल इंजीनियरिंग सिलिकॉन (ES) के साथ उपलब्ध थी। प्रारंभिक रिलीज़ के बाद, किट को बाद में मानक (STD) स्पीड ग्रेड और -1 स्पीड ग्रेड RTG4 उत्पादन उपकरणों के साथ आबाद किया गया। पार्ट नंबर, RTG4-DEV-KIT और RTG4-DEV-KIT-1 क्रमशः STD स्पीड ग्रेड और -1 स्पीड ग्रेड डिवाइस के साथ आते हैं।
इसके अलावा, इस परिशिष्ट में विभिन्न पावर-अप और पावर-डाउन अनुक्रमों के साथ-साथ सामान्य ऑपरेशन के दौरान DEVRST_N अभिकथन के लिए डिवाइस I/O व्यवहार पर विवरण शामिल हैं।

RTG4-DEV-KIT DDR3 बोर्ड लेआउट का विश्लेषण

RTG4 विकास किट दो अंतर्निहित RTG32 FDDR नियंत्रकों और PHY ब्लॉकों (FDDR पूर्व और पश्चिम) में से प्रत्येक के लिए 4-बिट डेटा और 3-बिट ECC DDR4 इंटरफ़ेस लागू करता है। इंटरफ़ेस भौतिक रूप से पाँच डेटा बाइट लेन के रूप में व्यवस्थित है।

किट AC3 के DDR439 लेआउट दिशानिर्देश अनुभाग में वर्णित रूटिंग स्कीम द्वारा फ्लाई का अनुसरण करती है: RTG4 FPGA एप्लिकेशन नोट के लिए बोर्ड डिज़ाइन और लेआउट दिशानिर्देश। हालाँकि, चूंकि इस विकास किट को एप्लिकेशन नोट प्रकाशित करने से पहले डिज़ाइन किया गया था, यह एप्लिकेशन नोट में वर्णित अद्यतन लंबाई मिलान दिशानिर्देशों के अनुरूप नहीं है। DDR3 विनिर्देशन में, डेटा स्ट्रोब (DQS) और DDR750 क्लॉक (CK) के बीच प्रत्येक DDR3 मेमोरी डिवाइस पर राइट ट्रांजैक्शन (DSS) के दौरान तिरछा करने पर +/- 3 ps की सीमा होती है।
जब AC439 संशोधन 9 या एप्लिकेशन नोट के बाद के संस्करणों में लंबाई मिलान दिशानिर्देशों का पालन किया जाता है, तो RTG4 बोर्ड लेआउट पूरी प्रक्रिया में -1 और STD स्पीड ग्रेड डिवाइस दोनों के लिए tDQSS सीमा को पूरा करेगा, वॉल्यूमtagई, और तापमान (पीवीटी) ऑपरेटिंग रेंज RTG4 उत्पादन उपकरणों द्वारा समर्थित है। यह RTG4 पिन पर DQS और CK के बीच सबसे खराब स्थिति वाले आउटपुट स्क्यू में फैक्टरिंग द्वारा पूरा किया जाता है। विशेष रूप से, का उपयोग करते समय
बिल्ट-आरटीजी4 एफडीडीआर कंट्रोलर प्लस पीएचवाई, डीक्यूएस -370 स्पीड ग्रेड डिवाइस के लिए सीके को 1 पीएस अधिकतम और एसटीडी स्पीड ग्रेड डिवाइस के लिए डीक्यूएस सीके को 447 पीएस अधिकतम बढ़ाता है, सबसे खराब स्थिति में।

तालिका 1-1 में दिखाए गए विश्लेषण के आधार पर, RTG4-DEV-KIT-1 प्रत्येक मेमोरी डिवाइस पर tDQSS की सीमा को पूरा करता है, RTG4 FDDR के लिए सबसे खराब स्थिति में। हालाँकि, जैसा कि तालिका 1-2 में दिखाया गया है, RTG4-DEV-KIT लेआउट, STD स्पीड ग्रेड RTG4 उपकरणों के साथ पॉप्युलेट किया गया है, फ्लाई-बाय टोपोलॉजी में चौथी और पाँचवीं मेमोरी डिवाइस के लिए tDQSS को पूरा नहीं करता है, सबसे खराब स्थिति में परिचालन की स्थिति RTG4 FDDR के लिए। सामान्य तौर पर, RTG4-DEV-KIT का उपयोग विशिष्ट परिस्थितियों में किया जाता है, जैसे प्रयोगशाला के वातावरण में कमरे का तापमान। इसलिए, यह सबसे खराब स्थिति का विश्लेषण विशिष्ट परिस्थितियों में उपयोग किए जाने वाले RTG4-DEV-KIT पर लागू नहीं होता है। विश्लेषण एक पूर्व के रूप में कार्य करता हैampAC3 में सूचीबद्ध DDR439 लंबाई मिलान दिशानिर्देशों का पालन करना क्यों महत्वपूर्ण है, इससे पता चलता है कि एक उपयोगकर्ता बोर्ड का डिज़ाइन उड़ान आवेदन के लिए tDQSS को पूरा करता है।
इस पूर्व को और विस्तृत करने के लिएampले, और प्रदर्शित करें कि RTG4 बोर्ड लेआउट के लिए मैन्युअल रूप से क्षतिपूर्ति कैसे करें जो AC439 DDR3 लंबाई मिलान दिशानिर्देशों को पूरा नहीं कर सकता है, STD स्पीड ग्रेड उपकरणों के साथ RTG4-DEV-KIT अभी भी प्रत्येक मेमोरी डिवाइस पर tDQSS को पूरा कर सकता है, सबसे खराब स्थिति में, क्योंकि अंतर्निहित RTG4 FDDR नियंत्रक प्लस PHY में प्रति डेटा बाइट लेन DQS सिग्नल को स्थिर रूप से विलंबित करने की क्षमता है। इस स्टैटिक शिफ्ट का उपयोग tDQSS> 750 ps वाले मेमोरी डिवाइस पर DQS और CK के बीच तिरछा कम करने के लिए किया जा सकता है। यूजी0573 में डीआरएएम प्रशिक्षण अनुभाग देखें: आरटीजी4 एफपीजीए हाई स्पीड डीडीआर इंटरफेस यूजर गाइड लिखने के लेनदेन के दौरान डीक्यूएस के लिए स्थिर विलंब नियंत्रण (रजिस्टर REG_PHY_WR_DQS_SLAVE_RATIO में) का उपयोग करने के बारे में अधिक जानकारी के लिए। इस विलंब मान का उपयोग Libero® SoC में तब किया जा सकता है जब स्वत: जनित CoreABC FDDR आरंभीकरण कोड को संशोधित करके स्वत: आरंभीकरण के साथ FDDR नियंत्रक को त्वरित किया जाता है। इसी तरह की प्रक्रिया को उपयोगकर्ता बोर्ड लेआउट पर लागू किया जा सकता है जो प्रत्येक मेमोरी डिवाइस पर टीडीक्यूएसएस को पूरा नहीं करता है।

तालिका 1-1। -4 भागों और FDDR1 इंटरफ़ेस के लिए RTG1-DEV-KIT-1 tDQSS गणना का मूल्यांकन

पथ का विश्लेषण किया	घड़ी की लंबाई (मिली)	घड़ी प्रसार विलंब (पीएस)	डेटा की लंबाई (मिलियन)	डेटा प्रसार एन विलंब (पीएस)	CLKDQS के बीच अंतर रूटिंग (मिलियन) के कारण	प्रत्येक मेमोरी पर tDQSS, बोर्ड स्क्यू+FPGA DQSCLK के बाद तिरछा (पीएस)
एफपीजीए-पहली मेमोरी	2578	412.48	2196	351.36	61.12	431.12
एफपीजीए-दूसरी मेमोरी	3107	497.12	1936	309.76	187.36	557.36
एफपीजीए-तीसरी मेमोरी	3634	581.44	2231	356.96	224.48	594.48
एफपीजीए-चौथी मेमोरी	4163	666.08	2084	333.44	332.64	702.64
एफपीजीए-चौथी मेमोरी	4749	759.84	2848	455.68	304.16	674.16

टिप्पणी: सबसे खराब स्थिति में, -4 उपकरणों के लिए RTG3 FDDR DDR1 DQS-CLK तिरछा 370 ps अधिकतम और न्यूनतम 242 ps है।

तालिका 1-2। STD पार्ट्स और FDDR4 इंटरफ़ेस के लिए RTG1-DEV-KIT tDQSS गणना का मूल्यांकन

पथ का विश्लेषण किया	घड़ी की लंबाई (मिली)	घड़ी प्रसार विलंब (पीएस)	डेटा की लंबाई (मिलियन)	डेटा प्रसार एन विलंब (पीएस)	CLKDQS के बीच अंतर रूटिंग (मिलियन) के कारण	प्रत्येक मेमोरी पर tDQSS, बोर्ड स्क्यू+FPGA DQSCLK के बाद तिरछा (पीएस)
एफपीजीए-पहली मेमोरी	2578	412.48	2196	351.36	61.12	508.12
एफपीजीए-दूसरी मेमोरी	3107	497.12	1936	309.76	187.36	634.36
एफपीजीए-तीसरी मेमोरी	3634	581.44	2231	356.96	224.48	671.48
एफपीजीए-चौथी मेमोरी	4163	666.08	2084	333.44	332.64	779.64
एफपीजीए-चौथी मेमोरी	4749	759.84	2848	455.68	304.16	751.16

टिप्पणी: सबसे खराब स्थिति में, STD उपकरणों के लिए RTG4 FDDR DDR3 DQS-CLK तिरछा 447 ps अधिकतम और न्यूनतम 302 ps है।
टिप्पणी: इस विश्लेषण में 160 पीएस/इंच के बोर्ड प्रसार विलंब अनुमान का उपयोग किया गया हैampसंदर्भ के लिए ले। उपयोगकर्ता बोर्ड के लिए वास्तविक बोर्ड प्रसार विलंब विश्लेषण किए जा रहे विशिष्ट बोर्ड पर निर्भर करता है।

पावर सीक्वेंसिंग

AC439 का यह परिशिष्ट: RTG4 FPGA एप्लिकेशन नोट के लिए बोर्ड डिज़ाइन और लेआउट दिशानिर्देश, बोर्ड डिज़ाइन दिशानिर्देशों का पालन करने के लिए महत्वपूर्णता पर जोर देने के लिए पूरक जानकारी प्रदान करता है। पावर-अप और पावर-डाउन के संबंध में दिशानिर्देशों का पालन सुनिश्चित करें।

शक्तिप्रापक
निम्न तालिका अनुशंसित पावर-अप उपयोग मामलों और उनके संबंधित पावर-अप दिशानिर्देशों को सूचीबद्ध करती है।

तालिका 2-1। पावर-अप दिशानिर्देश

उदाहरण

अनुक्रम आवश्यकता

व्यवहार

नोट्स

DEVRST_N

पावर-अप के दौरान जोर दिया गया, जब तक कि सभी RTG4 बिजली की आपूर्ति अनुशंसित परिचालन स्थितियों तक नहीं पहुंच जाती

कोई विशिष्ट आरamp-अप ऑर्डर की आवश्यकता है। आपूर्ति आरamp-अप को नीरस रूप से बढ़ना चाहिए।

एक बार VDD और VPP सक्रियण थ्रेशोल्ड (VDD ~= 0.55V, VPP ~= 2.2V) तक पहुंच जाते हैं और

DEVRST_N जारी किया गया है, जिसके लिए POR विलंब काउंटर चलेगा

~40ms ठेठ (50ms अधिकतम), फिर कार्यात्मक करने के लिए डिवाइस पावर-अप आंकड़े 11 और का पालन करता है

12 (DEVRST_N PUFT) का

सिस्टम कंट्रोलर यूजर गाइड (UG0576)। दूसरे शब्दों में, यह क्रम जारी किए गए बिंदु DEVRST_N से 40 ms + 1.72036 ms (ठेठ) लेता है। ध्यान दें कि DEVRST_N के बाद के उपयोग के लिए प्रतीक्षा नहीं की जाती है

कार्यात्मक कार्यों के लिए पावर-अप करने के लिए पीओआर काउंटर और इस प्रकार यह क्रम केवल 1.72036 एमएस (विशिष्ट) लेता है।

डिज़ाइन के अनुसार, पावर-अप के दौरान आउटपुट अक्षम (यानी फ्लोट) होंगे। एक बार पीओआर काउंटर

पूरा हो गया है, DEVRST_N जारी किया गया है और सभी VDDI I/O आपूर्तियां उनके पास पहुंच गई हैं

~0.6V थ्रेशोल्ड, तब I/Os को कमजोर पुल-अप सक्रिय के साथ ट्रिस्टेट किया जाएगा, जब तक कि आउटपुट उपयोगकर्ता नियंत्रण में परिवर्तित न हो जाए, UG11 के आंकड़े 12 और 0576 के अनुसार। पावर-अप के दौरान कम रहने वाले महत्वपूर्ण आउटपुट के लिए बाहरी 1K-ohm पुल-डाउन रेसिस्टर की आवश्यकता होती है।

DEVRST_N

वीपीपी तक खींचा गया और सभी आपूर्ति आरamp ऊपर लगभग एक ही समय में

VDDPLL नहीं होना चाहिए

आर के लिए अंतिम बिजली की आपूर्तिamp ऊपर, और न्यूनतम अनुशंसित ऑपरेटिंग वॉल्यूम तक पहुंचना चाहिएtagई अंतिम आपूर्ति से पहले (VDD

या वीडीडीआई) आर शुरू करता हैampपीएलएल लॉक आउटपुट को रोकने के लिए

गड़बड़ियां। CCC/PLL READY_VDDPLL का उपयोग कैसे करें, इसकी व्याख्या के लिए RTG4 क्लॉकिंग रिसोर्सेज यूजर गाइड (UG0586) देखें

VDDPLL बिजली आपूर्ति के लिए अनुक्रमण आवश्यकताओं को हटाने के लिए इनपुट। या तो SERDES_x_Lyz_VDDAIO को VDD के समान आपूर्ति से बाँधें, या सुनिश्चित करें कि वे एक साथ पावर-अप करें।

एक बार VDD और VPP सक्रियण थ्रेशोल्ड (VDD ~= 0.55V, VPP ~= 2.2V) तक पहुंच जाते हैं

50 एमएस पीओआर विलंब काउंटर चलेगा। डिवाइस पावर-अप से लेकर फंक्शनल टाइमिंग का पालन करता है

सिस्टम कंट्रोलर यूजर गाइड (UG9) के चित्र 10 और 0576 (VDD PUFT)। दूसरे शब्दों में, कुल समय 57.95636 एमएस है।

पूरा हो गया है, DEVRST_N जारी किया गया है और सभी VDDI IO की आपूर्ति उनके पास पहुंच गई है

~0.6V थ्रेशोल्ड, तब I/Os को कमजोर पुल-अप सक्रिय के साथ ट्रिस्टेट किया जाएगा, जब तक कि आउटपुट उपयोगकर्ता नियंत्रण में परिवर्तित न हो जाए, UG9 के आंकड़े 10 और 0576 के अनुसार। पावर-अप के दौरान कम रहने वाले महत्वपूर्ण आउटपुट के लिए बाहरी 1K-ohm पुल-डाउन रेसिस्टर की आवश्यकता होती है।

उदाहरण	अनुक्रम आवश्यकता	व्यवहार	नोट्स
VDD/SERDES_VD DAIO -> VPP/VDDPLL ->	परिदृश्य कॉलम में सूचीबद्ध क्रम। DEVRST_N को VPP तक खींचा गया है।	एक बार VDD और VPP सक्रियण थ्रेशोल्ड (VDD ~ = 0.55V, VPP ~ = 2.2V) 50ms तक पहुँच जाते हैं पीओआर डिले काउंटर चलेगा। डिवाइस पावर-अप से कार्यात्मक समय तक आंकड़ों का पालन करता है 9 और 10 (VDD PUFT)। सिस्टम कंट्रोलर यूजर गाइड (UG0576)। डिवाइस पावर-अप अनुक्रम और कार्यात्मक समय के लिए पावर-अप का समापन अंतिम वीडीडीआई आपूर्ति पर आधारित है जो चालू है।	डिज़ाइन के अनुसार, पावर-अप के दौरान आउटपुट अक्षम (यानी फ्लोट) होंगे। एक बार पीओआर काउंटर पूरा हो गया है, DEVRST_N जारी किया गया है और सभी VDDI I/O आपूर्तियां उनके पास पहुंच गई हैं ~0.6V दहलीज, तब IOs को कमजोर पुल-अप सक्रिय के साथ ट्रिस्टेट किया जाएगा, जब तक कि आउटपुट उपयोगकर्ता नियंत्रण में परिवर्तित न हो जाए, UG9 के आंकड़े 10 और 0576 के अनुसार। पावर-अप के दौरान कोई कमजोर पुल-अप सक्रियण नहीं जब तक कि सभी VDDI आपूर्ति ~0.6V तक नहीं पहुंच जाती। प्रमुख लाभ इस क्रम में अंतिम VDDI आपूर्ति जो पहुँचती है इस सक्रियण थ्रेशोल्ड में कमजोर पुल-अप सक्रिय नहीं होगा और इसके बजाय सीधे अक्षम मोड से उपयोगकर्ता परिभाषित मोड में परिवर्तित हो जाएगा। यह उन डिज़ाइनों के लिए आवश्यक बाहरी 1K पुल-डाउन प्रतिरोधों की संख्या को कम करने में मदद कर सकता है जिनमें वृद्धि के लिए अंतिम VDDI द्वारा संचालित अधिकांश I/O बैंक हैं। वृद्धि के लिए अंतिम VDDI आपूर्ति के अलावा किसी भी VDDI आपूर्ति द्वारा संचालित अन्य सभी I/O बैंकों के लिए, महत्वपूर्ण आउटपुट जो पावर-अप के दौरान कम रहना चाहिए, उन्हें बाहरी 1K- ओम पुल-डाउन रोकनेवाला की आवश्यकता होती है।
कम से कम 51ms प्रतीक्षा करें ->
वीडीडीआई (सभी आईओ बैंक)
OR
VDD / SERDES_VD DAIO ->
VPP/ VDDPLL/ 3.3V_VDDI ->
कम से कम 51ms प्रतीक्षा करें ->
वीडीडीआई (नॉन-3.3V_VD DI)

DEVRST_N अभिकथन और पावर-डाउन के दौरान विचार

यदि AC439: RTG4 FPGA एप्लिकेशन नोट दिशानिर्देशों के लिए बोर्ड डिज़ाइन और लेआउट दिशानिर्देशों का पालन नहीं किया जाता है, तो कृपया पुनःview निम्नलिखित विवरण:

तालिका 2-2 में दिए गए पावर-डाउन अनुक्रमों के लिए, उपयोगकर्ता I/O ग्लिच या घुसपैठ और क्षणिक वर्तमान घटनाओं को देख सकता है।

जैसा कि ग्राहक सलाहकार अधिसूचना (CAN) 19002.5 में कहा गया है, RTG4 डेटाशीट में अनुशंसित पावर-डाउन अनुक्रम से विचलन 1.2V VDD आपूर्ति पर एक क्षणिक धारा को ट्रिगर कर सकता है। यदि 3.3V VPP आपूर्ति r हैamp1.2V VDD आपूर्ति से पहले कम किया गया, VDD पर एक क्षणिक धारा VPP और DEVRST_N (VPP द्वारा संचालित) के रूप में देखी जाएगी जो लगभग 1.0V तक पहुँचती है। यह क्षणिक धारा तब नहीं होती है जब डेटाशीट अनुशंसा के अनुसार वीपीपी को अंतिम रूप से बंद कर दिया जाता है।
1. ट्रांसिएंट करंट का परिमाण और अवधि FPGA में प्रोग्राम किए गए डिज़ाइन, विशिष्ट बोर्ड डीकपलिंग कैपेसिटेंस और 1.2V वॉल्यूम की क्षणिक प्रतिक्रिया पर निर्भर हैं।tagई नियामक। दुर्लभ मामलों में, 25A (या नाममात्र 30V VDD आपूर्ति पर 1.2 वाट) तक का क्षणिक प्रवाह देखा गया है। पूरे FPGA फैब्रिक (किसी विशिष्ट क्षेत्र में स्थानीयकृत नहीं) में इस VDD ट्रांसिएंट करंट की वितरित प्रकृति के कारण, और इसकी छोटी अवधि, पावर-डाउन ट्रांसिएंट 25A या उससे कम होने पर कोई विश्वसनीयता चिंता नहीं है।
2. एक सर्वोत्तम डिज़ाइन अभ्यास के रूप में, क्षणिक धारा से बचने के लिए डेटाशीट अनुशंसा का पालन करें।
I/O ग्लिच 1.7 ms के लिए लगभग 1.2V हो सकता है।
1. कम या ट्रिस्टेट चलाने वाले आउटपुट पर उच्च गड़बड़ी देखी जा सकती है।
2. उच्च ड्राइविंग वाले आउटपुट पर कम गड़बड़ी देखी जा सकती है (1 KΩ पुल-डाउन जोड़कर कम गड़बड़ी को कम नहीं किया जा सकता है)।

VDDIx को कम करने से पहले मोनोटोनिक ट्रांज़िशन हाई से लो की ओर जाता है, लेकिन आउटपुट संक्षिप्त रूप से कम ड्राइव करता है जो एक उपयोगकर्ता बोर्ड को प्रभावित करेगा जो RTG4 VDDIx के पावर डाउन होने पर आउटपुट को बाहरी रूप से खींचने का प्रयास करता है। RTG4 के लिए आवश्यक है कि I/O पैड VDDIx बैंक सप्लाई वॉल्यूम के ऊपर बाहरी रूप से संचालित न होंtagई इसलिए यदि एक बाहरी अवरोधक को किसी अन्य पावर रेल में जोड़ा जाता है, तो उसे VDDIx आपूर्ति के साथ-साथ बिजली बंद करनी चाहिए।
तालिका 2-2। AC439 में अनुशंसित पावर-डाउन अनुक्रम का पालन नहीं करने पर I/O गड़बड़ परिदृश्य

डिफ़ॉल्ट आउटपुट स्थिति	वीडीडी (1.2V)	VDDIx (<3.3V) VDDIx (3.3V)	वीपीपी (3.3V)	DEVRST_N	पावर डाउन बिहेवियर
					आई / ओ गड़बड़	वर्तमान इन-रश
I/O ड्राइविंग लो या ट्रिस्टेटेड	Ramp नीचे किसी भी क्रम में VPP के बाद		Ramp पहले नीचे	वीपीपी से बंधे	हाँ1	हाँ
	Ramp DEVRST_N अभिकथन के बाद किसी भी क्रम में नीचे			किसी भी आपूर्ति आर से पहले जोर दियाamp नीचे	हाँ1	नहीं
I/O ड्राइविंग हाई	Ramp नीचे किसी भी क्रम में VPP के बाद		Ramp पहले नीचे	वीपीपी से बंधे	हाँ	हाँ
	Ramp वीपीपी से पहले किसी भी क्रम में नीचे		Ramp नीचे पिछले	वीपीपी से बंधे	नं2	नहीं
	Ramp DEVRST_N अभिकथन के बाद किसी भी क्रम में नीचे			किसी भी आपूर्ति आर से पहले जोर दियाamp नीचे	हाँ	नहीं

महत्वपूर्ण I/Os पर उच्च गड़बड़ी को कम करने के लिए एक बाहरी 1 KΩ पुल-डाउन रोकनेवाला की सिफारिश की जाती है, जो पावर-डाउन के दौरान कम रहना चाहिए।
एक कम गड़बड़ केवल एक I/O के लिए देखी जाती है जो बाहरी रूप से एक बिजली आपूर्ति तक खींची जाती है जो VPP r के रूप में संचालित रहती हैampनीचे। हालाँकि, यह डिवाइस की अनुशंसित परिचालन स्थितियों का उल्लंघन है क्योंकि PAD संबंधित VDDIx r के बाद उच्च नहीं होना चाहिएampनीचे है.

यदि DEVRST_N पर जोर दिया जाता है, तो उपयोगकर्ता किसी भी आउटपुट I/O पर कम गड़बड़ देख सकता है जो उच्च ड्राइविंग कर रहा है और VDDI के प्रतिरोध के माध्यम से बाहरी रूप से खींच लिया गया है। पूर्व के लिएampले, एक 1KΩ पुल-अप रोकनेवाला के साथ, एक कम गड़बड़ एक न्यूनतम वॉल्यूम तक पहुंचता हैtag0.4 एनएस की अवधि के साथ 200V का ई इलाज किए जाने वाले आउटपुट से पहले हो सकता है।

टिप्पणी: DEVRST_N को VPP वॉल्यूम से ऊपर नहीं खींचा जाना चाहिएtagइ। उपरोक्त से बचने के लिए AC439 में वर्णित पावर-अप और पावर-डाउन अनुक्रमों का पालन करने की अत्यधिक अनुशंसा की जाती है: RTG4 FPGA एप्लिकेशन नोट के लिए बोर्ड डिज़ाइन और लेआउट दिशानिर्देश।

संशोधन इतिहास

संशोधन इतिहास दस्तावेज़ में लागू किए गए परिवर्तनों का वर्णन करता है। परिवर्तन वर्तमान प्रकाशन से शुरू होकर संशोधन द्वारा सूचीबद्ध हैं।

तालिका 3-1। संशोधन इतिहास

दोहराव	तारीख	विवरण
A	04/2022	• DEVRST_N अभिकथन के दौरान, सभी RTG4 I/Os को ट्रिस्टेट किया जाएगा। आउटपुट जो FPGA फैब्रिक द्वारा उच्च संचालित होते हैं और बाहरी रूप से बोर्ड पर उच्च खींचे जाते हैं, ट्रिस्टेट स्थिति में प्रवेश करने से पहले कम गड़बड़ी का अनुभव कर सकते हैं। इस तरह के आउटपुट परिदृश्य के साथ एक बोर्ड डिज़ाइन का विश्लेषण FPGA आउटपुट के इंटरकनेक्शन के प्रभाव को समझने के लिए किया जाना चाहिए जो DEVRST_N पर जोर देने पर गड़बड़ कर सकता है। अधिक जानकारी के लिए, अनुभाग में चरण 5 देखें 2.2। DEVRST_N अभिकथन और पावर-डाउन के दौरान विचार। • नाम बदला सत्ता जाना खंड 2.2 के लिए। DEVRST_N अभिकथन और पावर-डाउन के दौरान विचार। • माइक्रोचिप टेम्पलेट में परिवर्तित।
2	02/2022	• पावर-अप अनुभाग जोड़ा गया। • पावर सीक्वेंसिंग सेक्शन जोड़ा गया।
1	07/2019	इस दस्तावेज़ का पहला प्रकाशन।

माइक्रोचिप एफपीजीए समर्थन

माइक्रोचिप एफपीजीए उत्पाद समूह ग्राहक सेवा, ग्राहक तकनीकी सहायता केंद्र सहित विभिन्न सहायता सेवाओं के साथ अपने उत्पादों का समर्थन करता है webसाइट, और दुनिया भर में बिक्री कार्यालय। ग्राहकों को समर्थन से संपर्क करने से पहले माइक्रोचिप ऑनलाइन संसाधनों पर जाने का सुझाव दिया जाता है क्योंकि यह बहुत संभावना है कि उनके प्रश्नों का उत्तर पहले ही दिया जा चुका है।
के माध्यम से तकनीकी सहायता केंद्र से संपर्क करें webसाइट www.microchip.com/support पर। एफपीजीए डिवाइस पार्ट नंबर का उल्लेख करें, उपयुक्त केस श्रेणी का चयन करें और डिज़ाइन अपलोड करें files तकनीकी सहायता मामला बनाते समय।
गैर-तकनीकी उत्पाद समर्थन के लिए ग्राहक सेवा से संपर्क करें, जैसे उत्पाद मूल्य निर्धारण, उत्पाद उन्नयन, अद्यतन जानकारी, ऑर्डर की स्थिति और प्राधिकरण।

उत्तरी अमेरिका से, 800.262.1060 पर कॉल करें
बाकी दुनिया, 650.318.4460 पर कॉल करें
दुनिया में कहीं से भी फ़ैक्स करें, 650.318.8044

माइक्रोचिप Webसाइट

माइक्रोचिप हमारे माध्यम से ऑनलाइन समर्थन प्रदान करता है webसाइट पर www.microchip.com/। यह webसाइट बनाने के लिए प्रयोग किया जाता है fileग्राहकों के लिए आसानी से उपलब्ध जानकारी और जानकारी। उपलब्ध सामग्री में से कुछ में शामिल हैं:

उत्पाद समर्थन - डेटा शीट और इरेटा, एप्लिकेशन नोट्स और एसampसॉफ्टवेयर प्रोग्राम, डिजाइन संसाधन, उपयोगकर्ता गाइड और हार्डवेयर समर्थन दस्तावेज, नवीनतम सॉफ्टवेयर रिलीज और संग्रहीत सॉफ्टवेयर
सामान्य तकनीकी सहायता - अक्सर पूछे जाने वाले प्रश्न (एफएक्यू), तकनीकी सहायता अनुरोध, ऑनलाइन चर्चा समूह, माइक्रोचिप डिज़ाइन पार्टनर प्रोग्राम सदस्य सूची
माइक्रोचिप का व्यवसाय - उत्पाद चयनकर्ता और ऑर्डरिंग गाइड, नवीनतम माइक्रोचिप प्रेस विज्ञप्ति, सेमिनार और घटनाओं की सूची, माइक्रोचिप बिक्री कार्यालयों, वितरकों और कारखाने के प्रतिनिधियों की सूची

उत्पाद परिवर्तन अधिसूचना सेवा

माइक्रोचिप की उत्पाद परिवर्तन अधिसूचना सेवा ग्राहकों को माइक्रोचिप उत्पादों पर नवीनतम रखने में मदद करती है। जब भी किसी निर्दिष्ट उत्पाद परिवार या रुचि के विकास उपकरण से संबंधित परिवर्तन, अपडेट, संशोधन या इरेटा होते हैं, तो सदस्य ईमेल सूचना प्राप्त करेंगे।
पंजीकरण के लिए, यहां जाएं www.microchip.com/pcn और पंजीकरण निर्देशों का पालन करें।

ग्राहक सहेयता

माइक्रोचिप उत्पादों के उपयोगकर्ता कई माध्यमों से सहायता प्राप्त कर सकते हैं:

वितरक या प्रतिनिधि
स्थानीय बिक्री कार्यालय
एंबेडेड सॉल्यूशंस इंजीनियर (ESE)
तकनीकी समर्थन

ग्राहकों को सहायता के लिए अपने वितरक, प्रतिनिधि या ईएसई से संपर्क करना चाहिए। स्थानीय बिक्री कार्यालय भी ग्राहकों की मदद के लिए उपलब्ध हैं। बिक्री कार्यालयों और स्थानों की सूची इस दस्तावेज़ में शामिल है।
तकनीकी सहायता के माध्यम से उपलब्ध है webसाइट पर: www.microchip.com/support

माइक्रोचिप डिवाइस कोड सुरक्षा सुविधा

माइक्रोचिप उत्पादों पर कोड सुरक्षा सुविधा के निम्नलिखित विवरण पर ध्यान दें:

माइक्रोचिप उत्पाद उनके विशेष माइक्रोचिप डेटा शीट में निहित विनिर्देशों को पूरा करते हैं।
माइक्रोचिप का मानना है कि उसके उत्पादों का परिवार सुरक्षित है, जब उनका उपयोग इच्छित तरीके से, परिचालन विनिर्देशों के भीतर और सामान्य परिस्थितियों में किया जाए।
माइक्रोचिप मूल्यों और आक्रामक रूप से अपने बौद्धिक संपदा अधिकारों की रक्षा करता है। माइक्रोचिप उत्पाद की कोड सुरक्षा सुविधाओं को भंग करने का प्रयास सख्त वर्जित है और यह डिजिटल मिलेनियम कॉपीराइट एक्ट का उल्लंघन कर सकता है।

न तो माइक्रोचिप और न ही कोई अन्य सेमीकंडक्टर निर्माता अपने कोड की सुरक्षा की गारंटी दे सकता है। कोड सुरक्षा का मतलब यह नहीं है कि हम उत्पाद की "अटूट" होने की गारंटी दे रहे हैं। कोड सुरक्षा लगातार विकसित हो रही है। माइक्रोचिप अपने उत्पादों की कोड सुरक्षा सुविधाओं को लगातार बेहतर बनाने के लिए प्रतिबद्ध है।

कानूनी नोटिस

यह प्रकाशन और इसमें दी गई जानकारी का उपयोग केवल माइक्रोचिप उत्पादों के साथ किया जा सकता है, जिसमें आपके आवेदन के साथ माइक्रोचिप उत्पादों को डिजाइन, परीक्षण और एकीकृत करना शामिल है। इस जानकारी का किसी अन्य तरीके से उपयोग इन शर्तों का उल्लंघन करता है। उपकरण अनुप्रयोगों के बारे में जानकारी केवल आपकी सुविधा के लिए प्रदान की जाती है और इसका स्थान लिया जा सकता है
अपडेट द्वारा। यह सुनिश्चित करना आपका उत्तरदायित्व है कि आपका आवेदन आपके विनिर्देशों के अनुरूप है। अतिरिक्त सहायता के लिए अपने स्थानीय माइक्रोचिप बिक्री कार्यालय से संपर्क करें या अतिरिक्त सहायता प्राप्त करें www.microchip.com/en-us/support/design-help/client-support-services.
यह जानकारी माइक्रोचिप "जैसा है" द्वारा प्रदान की जाती है। माइक्रोचिप किसी भी प्रकार का कोई प्रतिनिधित्व या वारंटी नहीं देता है चाहे व्यक्त या निहित, लिखित या मौखिक, सांविधिक
या अन्यथा, जानकारी से संबंधित, जिसमें गैर-उल्लंघन, व्यापारिकता, और किसी विशेष उद्देश्य के लिए उपयुक्तता, या इसकी स्थिति, गुणवत्ता, या प्रदर्शन से संबंधित वारंटी शामिल हैं, लेकिन इन तक सीमित नहीं है।

किसी भी स्थिति में माइक्रोचिप किसी भी प्रकार के अप्रत्यक्ष, विशेष, दंडात्मक, आकस्मिक या परिणामी नुकसान, क्षति, लागत या व्यय के लिए उत्तरदायी नहीं होगी, चाहे वह किसी भी कारण से हुई हो, भले ही माइक्रोचिप को इस संभावना के बारे में सूचित किया गया हो या नुकसान का पूर्वानुमान लगाया जा सकता हो। कानून द्वारा अनुमत पूर्ण सीमा तक, सूचना या इसके उपयोग से संबंधित किसी भी तरह के सभी दावों पर माइक्रोचिप की कुल देयता उस शुल्क की राशि से अधिक नहीं होगी, यदि कोई हो, जिसे आपने सूचना के लिए माइक्रोचिप को सीधे भुगतान किया है।
जीवन रक्षक और/या सुरक्षा अनुप्रयोगों में माइक्रोचिप उपकरणों का उपयोग पूरी तरह से खरीदार के जोखिम पर है, और खरीदार ऐसे उपयोग से होने वाले किसी भी और सभी नुकसानों, दावों, मुकदमों या खर्चों से माइक्रोचिप को बचाने, क्षतिपूर्ति करने और हानिरहित रखने के लिए सहमत है। जब तक अन्यथा न कहा जाए, किसी भी माइक्रोचिप बौद्धिक संपदा अधिकारों के तहत कोई लाइसेंस, निहित रूप से या अन्यथा, नहीं दिया जाता है।

ट्रेडमार्क

माइक्रोचिप नाम और लोगो, माइक्रोचिप लोगो, Adaptec, AnyRate, AVR, AVR लोगो, AVR फ्रीक्स, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, मैक्स टच, मीडियाएलबी, मेगाएवीआर, माइक्रोसेमी, माइक्रोसेमी लोगो, मोस्ट, मोस्ट लोगो, एमपीएलएबी, ऑप्टोलाइजर, पीआईसी, पिकोपावर, पिकस्टार्ट, पीआईसी32 लोगो, पोलरफायर, प्रोचिप डिजाइनर, क्यूटच, एसएएम-बीए, सेनजेनुइटी, स्पाईनिक, एसएसटी, एसएसटी लोगो, सुपरफ्लैश , Symmetriccom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, और XMEGA संयुक्त राज्य अमेरिका और अन्य देशों में शामिल माइक्रोचिप टेक्नोलॉजी के पंजीकृत ट्रेडमार्क हैं।

एजाइलस्विच, एपीटी, क्लॉकवर्क्स, द एंबेडेड कंट्रोल सॉल्यूशंस कंपनी, ईथरसिंच, फ्लैशटेक, हाइपर स्पीड कंट्रोल, हाइपरलाइट लोड, इंटेलीएमओएस, लाइबेरो, मोटरबेंच, एमटच, पॉवरमाइट 3, प्रिसिजन एज, प्रोएएसआईसी, प्रोएएसआईसी प्लस, प्रोएएसआईसी प्लस लोगो, क्वाइट-वायर, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath, और ZL संयुक्त राज्य अमेरिका में शामिल माइक्रोचिप टेक्नोलॉजी के पंजीकृत ट्रेडमार्क हैं।
आसन्न कुंजी दमन, AKS, एनालॉग-फॉर-द-डिजिटल युग, कोई भी संधारित्र, AnyIn, AnyOut, संवर्धित स्विचिंग, BlueSky, BodyCom, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, गतिशील औसत मिलान, DAM , ईसीएएन, एस्प्रेसो टी1एस, ईथरग्रीन, ग्रिडटाइम, आइडियलब्रिज, इन-सर्किट सीरियल प्रोग्रामिंग, आईसीएसपी, आईएनआईसीनेट, इंटेलिजेंट पैरेललिंग, इंटर-चिप कनेक्टिविटी, जिटरब्लॉकर, नॉब-ऑन-डिस्प्ले, मैक्सक्रिप्टो, मैक्सView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB प्रमाणित लोगो, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express, NVMe, सर्वज्ञ कोड जनरेशन, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE , रिपल ब्लॉकर, RTAX, RTG4, SAM-ICE, सीरियल क्वाड I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, TSHARC, USBCheck, वैरीसेंस, वेक्टरब्लॉक्स, वेरिफी, ViewSpan, WiperLock, XpressConnect, और ZENA माइक्रोचिप टेक्नोलॉजी के ट्रेडमार्क हैं जो इसमें शामिल हैं
संयुक्त राज्य अमेरिका और अन्य देशों।
एसक्यूटीपी यूएसए में शामिल माइक्रोचिप टेक्नोलॉजी का एक सर्विस मार्क है। एडेप्टेक लोगो, फ्रीक्वेंसी ऑन डिमांड, सिलिकॉन स्टोरेज टेक्नोलॉजी, सिमकॉम और ट्रस्टेड टाइम अन्य देशों में माइक्रोचिप टेक्नोलॉजी इंक के पंजीकृत ट्रेडमार्क हैं।

गेस्टिक (GestIC) माइक्रोचिप टेक्नोलॉजी जर्मनी II GmbH & Co. KG का पंजीकृत ट्रेडमार्क है, जो अन्य देशों में माइक्रोचिप टेक्नोलॉजी इंक की सहायक कंपनी है।
यहां उल्लिखित अन्य सभी ट्रेडमार्क उनकी संबंधित कंपनियों की संपत्ति हैं।
© 2022, माइक्रोचिप टेक्नोलॉजी इनकॉर्पोरेटेड और इसकी सहायक कंपनियां। सर्वाधिकार सुरक्षित।
आईएसबीएन: 978-1-6683-0362-7

गुणवत्ता प्रबंधन प्रणाली

माइक्रोचिप की गुणवत्ता प्रबंधन प्रणालियों के बारे में जानकारी के लिए कृपया देखें www.microchip.com/quality.

दुनिया भर में बिक्री और सेवा

अमेरिका की

एशिया/प्रशांत

यूरोप

कॉर्पोरेट कार्यालय

2355 वेस्ट चांडलर ब्लाव्ड। चांडलर, एजेड 85224-6199

दूरभाष: 480-792-7200

फैक्स: 480-792-7277

तकनीकी समर्थन: www.microchip.com/support Web पता: www.माइक्रोचिप.कॉम

अटलांटा

डुलुथ, जीए

दूरभाष: 678-957-9614

फैक्स: 678-957-1455

ऑस्टिन, टेक्सास

दूरभाष: 512-257-3370

बोस्टान वेस्टबरो, एमए दूरभाष: 774-760-0087

फैक्स: 774-760-0088

शिकागो

इटास्का, आईएल

दूरभाष: 630-285-0071

फैक्स: 630-285-0075

डलास

एडिसन, TX

दूरभाष: 972-818-7423

फैक्स: 972-818-2924

डेट्रायट

नोवी, एमआई

दूरभाष: 248-848-4000

हस्टन, टेक्सस

दूरभाष: 281-894-5983

इंडियानापोलिस नोबल्सविले, आईएन दूरभाष: 317-773-8323

फैक्स: 317-773-5453

दूरभाष: 317-536-2380

लॉस एंजिल्स मिशन विएजो, सीए दूरभाष: 949-462-9523

फैक्स: 949-462-9608

दूरभाष: 951-273-7800

रैले, एनसी

दूरभाष: 919-844-7510

न्यूयॉर्क, NY

दूरभाष: 631-435-6000

सैन जोस, CA

दूरभाष: 408-735-9110

दूरभाष: 408-436-4270

कनाडा – टोरंटो

दूरभाष: 905-695-1980

फैक्स: 905-695-2078

ऑस्ट्रेलिया – सिडनी

टेलीफ़ोन: 61-2-9868-6733

चीन – बीजिंग

टेलीफ़ोन: 86-10-8569-7000

चीन - चेंगदू

टेलीफ़ोन: 86-28-8665-5511

चीन – चोंग्किंग

टेलीफ़ोन: 86-23-8980-9588

चीन - डोंगगुआन

टेलीफ़ोन: 86-769-8702-9880

चीन – गुआंगज़ौ

टेलीफ़ोन: 86-20-8755-8029

चीन - हांग्जो

टेलीफ़ोन: 86-571-8792-8115

चीन - हांगकांग सारा

टेलीफ़ोन: 852-2943-5100

चीन - नानजिंग

टेलीफ़ोन: 86-25-8473-2460

चीन - क़िंगदाओ

टेलीफ़ोन: 86-532-8502-7355

चीन – शंघाई

टेलीफ़ोन: 86-21-3326-8000

चीन - शेनयांग

टेलीफ़ोन: 86-24-2334-2829

चीन - शेन्ज़ेन

टेलीफ़ोन: 86-755-8864-2200

चीन - सूज़ौ

टेलीफ़ोन: 86-186-6233-1526

चीन - वुहान

टेलीफ़ोन: 86-27-5980-5300

चीन - जियान

टेलीफ़ोन: 86-29-8833-7252

चीन - ज़ियामेन

टेलीफ़ोन: 86-592-2388138

चीन - झुहाई

टेलीफ़ोन: 86-756-3210040

भारत – बैंगलोर

टेलीफ़ोन: 91-80-3090-4444

भारत - नई दिल्ली

टेलीफ़ोन: 91-11-4160-8631

भारत - पुणे

टेलीफ़ोन: 91-20-4121-0141

जापान - ओसाकाओ

टेलीफ़ोन: 81-6-6152-7160

जापान – टोक्यो

दूरभाष: 81-3-6880- 3770

कोरिया - डेगू

टेलीफ़ोन: 82-53-744-4301

कोरिया - सियोल

टेलीफ़ोन: 82-2-554-7200

मलेशिया - कुआलालंपुर

टेलीफ़ोन: 60-3-7651-7906

मलेशिया - पिनांगू

टेलीफ़ोन: 60-4-227-8870

फिलीपींस – मनीला

टेलीफ़ोन: 63-2-634-9065

सिंगापुर

टेलीफ़ोन: 65-6334-8870

ताइवान - सीन चुउ

टेलीफ़ोन: 886-3-577-8366

ताइवान — काऊशुंग

टेलीफ़ोन: 886-7-213-7830

ताइवान — ताइपे

टेलीफ़ोन: 886-2-2508-8600

थाईलैंड – बैंकॉक

टेलीफ़ोन: 66-2-694-1351

वियतनाम - हो ची मिन्हो

टेलीफ़ोन: 84-28-5448-2100

ऑस्ट्रिया - वेल्सो

टेलीफ़ोन: 43-7242-2244-39

फैक्स: 43-7242-2244-393

डेनमार्क – कोपेनहेगन

टेलीफ़ोन: 45-4485-5910

फैक्स: 45-4485-2829

फ़िनलैंड — एस्पू

टेलीफ़ोन: 358-9-4520-820

फ़्रांस – पेरिस

Tel: 33-1-69-53-63-20

Fax: 33-1-69-30-90-79

जर्मनी – गार्चिंग

टेलीफ़ोन: 49-8931-9700

जर्मनी - हानो

टेलीफ़ोन: 49-2129-3766400

जर्मनी – हेइलब्रॉन

टेलीफ़ोन: 49-7131-72400

जर्मनी — कार्लज़ूए

टेलीफ़ोन: 49-721-625370

जर्मनी – म्यूनिख

Tel: 49-89-627-144-0

Fax: 49-89-627-144-44

जर्मनी – रोसेनहेम

टेलीफ़ोन: 49-8031-354-560

इजराइल – राआनाना

टेलीफ़ोन: 972-9-744-7705

इटली - मिलानो

टेलीफ़ोन: 39-0331-742611

फैक्स: 39-0331-466781

इटली - Padova

टेलीफ़ोन: 39-049-7625286

नीदरलैंड्स - ड्रुनने

टेलीफ़ोन: 31-416-690399

फैक्स: 31-416-690340

नॉर्वे - ट्रॉनहैम

टेलीफ़ोन: 47-72884388

पोलैंड – वारसॉ

टेलीफ़ोन: 48-22-3325737

रोमानिया – बुखारेस्ट

Tel: 40-21-407-87-50

स्पेन - मैड्रिड

Tel: 34-91-708-08-90

Fax: 34-91-708-08-91

स्वीडन — गोथेनबर्ग

Tel: 46-31-704-60-40

स्वीडन – स्टॉकहोम

टेलीफ़ोन: 46-8-5090-4654

यूके - वोकिंगहैम

टेलीफ़ोन: 44-118-921-5800

फैक्स: 44-118-921-5820

दस्तावेज़ / संसाधन

माइक्रोचिप RTG4 परिशिष्ट RTG4 FPGAs बोर्ड डिजाइन और लेआउट दिशानिर्देश [पीडीएफ] उपयोगकर्ता गाइड
RTG4 परिशिष्ट RTG4 FPGAs बोर्ड डिज़ाइन और लेआउट दिशानिर्देश, RTG4, परिशिष्ट RTG4 FPGAs बोर्ड डिज़ाइन और लेआउट दिशानिर्देश, डिज़ाइन और लेआउट दिशानिर्देश

संदर्भ

उपयोगकर्ता पुस्तिका