MICROCHIP RTG4 viðbót RTG4 FPGAs stjórnarhönnun og útlitsleiðbeiningar

Inngangur

Þessi viðbót við AC439: Leiðbeiningar um borðhönnun og útlit fyrir RTG4 FPGA umsóknarathugasemd, veitir viðbótarupplýsingar til að leggja áherslu á að DDR3 lengdarsamsvörunarleiðbeiningar sem birtar eru í útgáfu 9 eða síðar hafa forgang fram yfir borðskipulagið sem notað er fyrir RTG4™ þróunarsettið. Upphaflega var RTG4 þróunarsettið aðeins fáanlegt með Engineering Silicon (ES). Eftir upphaflega útgáfuna var settið síðar útbúið með venjulegu (STD) hraðastigi og -1 hraða RTG4 framleiðslutækjum. Hlutanúmer, RTG4-DEV-KIT og RTG4-DEV-KIT-1 koma með STD hraðaflokki og -1 hraðaflokki í sömu röð.
Ennfremur inniheldur þessi viðauki upplýsingar um I/O hegðun tækisins fyrir ýmsar virkjunar- og stöðvunarraðir, svo og DEVRST_N fullyrðingu við venjulega notkun.

Greining á RTG4-DEV-KIT DDR3 borðskipulagi

• RTG4 þróunarsett útfærir 32-bita gagna- og 4-bita ECC DDR3 tengi fyrir hvorn tveggja innbyggðu RTG4 FDDR stýringar og PHY blokka (FDDR austur og vestur). Viðmótið er líkamlega skipulagt sem fimm gagnabætabrautir.
• Settið fylgir flugu eftir leiðarkerfi eins og lýst er í DDR3 útlitsleiðbeiningum kafla AC439: Board Design and Layout Guidelines for RTG4 FPGA Application Note. Hins vegar, þar sem þetta þróunarsett var hannað áður en umsóknarskýringin var birt, er hún ekki í samræmi við uppfærðar leiðbeiningar um lengdarsamsvörun sem lýst er í umsóknarskýrslunni. Í DDR3 forskriftinni er +/- 750 ps takmörk á skekkju milli gagnastrobe (DQS) og DDR3 klukku (CK) á hverju DDR3 minnistæki meðan á skriffærslu stendur (DSS).
• Þegar leiðbeiningum um lengdarsamsvörun í AC439 endurskoðun 9 eða síðari útgáfum af umsóknarskýrslunni er fylgt, mun RTG4 töfluskipulagið uppfylla tDQSS mörkin fyrir bæði -1 og STD hraðastig tæki yfir allt ferlið, binditage, og hitastig (PVT) rekstrarsvið studd af RTG4 framleiðslutækjum. Þetta er gert með því að taka inn versta úttaksskekkju milli DQS og CK við RTG4 pinnana. Nánar tiltekið, þegar þú notar
  innbyggður RTG4 FDDR stjórnandi auk PHY, DQS leiðir CK um 370 ps að hámarki fyrir tæki með -1 hraða og DQS leiðir CK um 447 ps að hámarki fyrir STD hraðastig tæki, við verstu aðstæður.
• Byggt á greiningunni sem sýnd er í töflu 1-1, uppfyllir RTG4-DEV-KIT-1 tDQSS takmörk á hverju minnistæki, í verstu tilfellum rekstrarskilyrðum fyrir RTG4 FDDR. Hins vegar, eins og sýnt er í töflu 1-2, uppfyllir RTG4-DEV-KIT útlitið, byggt með STD hraða RTG4 tækjum, ekki tDQSS fyrir fjórða og fimmta minnistækið í fljúgandi svæðisfræðinni, við verstu aðstæður fyrir RTG4 FDDR. Almennt er RTG4-DEV-KIT notað við dæmigerðar aðstæður, svo sem stofuhita í rannsóknarstofuumhverfi. Þess vegna á þessi versta tilfelli ekki við um RTG4-DEV-KIT sem notað er við dæmigerðar aðstæður. Greiningin þjónar sem fyrrvampLeiðbeiningar um hvers vegna það er mikilvægt að fylgja DDR3 lengdarsamsvörunarleiðbeiningunum sem skráðar eru í AC439, svo að hönnun notendaborðs uppfylli tDQSS fyrir flugforrit.
• Til að útskýra þetta frvampog sýna hvernig á að bæta handvirkt upp fyrir RTG4 borðskipulag sem getur ekki uppfyllt AC439 DDR3 lengdarsamsvörun viðmiðunarreglur, RTG4-DEV-KIT með STD hraðabúnaði getur samt uppfyllt tDQSS í hverju minnistæki, við verstu aðstæður, vegna þess að innbyggði RTG4 FDDR stjórnandinn auk PHY hefur getu til að tefja DQS merkið á kyrrstöðu á hverja gagnabætabraut. Þessa kyrrstöðubreytingu er hægt að nota til að minnka skekkjuna á milli DQS og CK í minnistæki sem hefur tDQSS > 750 ps. Sjá DRAM þjálfunarhlutann, í UG0573: RTG4 FPGA háhraða DDR tengi notendahandbók fyrir frekari upplýsingar um notkun kyrrstöðustýringa (í skrá REG_PHY_WR_DQS_SLAVE_RATIO) fyrir DQS meðan á skriffærslu stendur. Þetta seinkunargildi er hægt að nota í Libero® SoC þegar FDDR stjórnandi er sýndur með sjálfvirkri frumstillingu með því að breyta sjálfvirkum CoreABC FDDR frumstillingarkóða. Svipað ferli er hægt að beita á útlit notendaborðs sem uppfyllir ekki tDQSS í hverju minnistæki.

Tafla 1-1. Mat á RTG4-DEV-KIT-1 tDQSS útreikningi fyrir -1 hluta og FDDR1 tengi

Slóð greind	Lengd klukku (millur)	Töf á útbreiðslu klukku (ps)	Gagnalengd (millur)	Gagnaútbreiðsla n Seinkun (ps)	Mismunur á CLKDQS vegna vegvísunar (mils)	tDQSS við hvert minni, eftir skekkju á borði+FPGA DQSCLK skakka (ps)
FPGA-1st minni	2578	412.48	2196	351.36	61.12	431.12
FPGA-2. minni	3107	497.12	1936	309.76	187.36	557.36
FPGA-3rd minni	3634	581.44	2231	356.96	224.48	594.48
FPGA-4th minni	4163	666.08	2084	333.44	332.64	702.64
FPGA-5th minni	4749	759.84	2848	455.68	304.16	674.16

Athugið: Í verstu tilfellum er RTG4 FDDR DDR3 DQS-CLK skekkt fyrir -1 tæki 370 ps hámark og 242 ps lágmark.

Tafla 1-2. Mat á RTG4-DEV-KIT tDQSS útreikningi fyrir STD hluta og FDDR1 tengi

Slóð greind	Lengd klukku (millur)	Töf á útbreiðslu klukku (ps)	Gagnalengd (millur)	Töf á gagnaflutningi (ps)	Mismunur á CLKDQS vegna vegvísunar (mils)	tDQSS við hvert minni, eftir skekkju á borði+FPGA DQSCLK skakka (ps)
FPGA-1st minni	2578	412.48	2196	351.36	61.12	508.12
FPGA-2. minni	3107	497.12	1936	309.76	187.36	634.36
FPGA-3rd minni	3634	581.44	2231	356.96	224.48	671.48
FPGA-4th minni	4163	666.08	2084	333.44	332.64	779.64
FPGA-5th minni	4749	759.84	2848	455.68	304.16	751.16

Athugið:  Í verstu tilfellum er RTG4 FDDR DDR3 DQS-CLK skekkt fyrir STD tæki 447 ps hámark og 302 ps lágmark.
Athugið: Tafir á útbreiðslu borðs upp á 160 ps/tommu hefur verið notað í þessari greiningu tdample til viðmiðunar. Raunveruleg töf á útbreiðslu borðs fyrir notendaborð fer eftir tilteknu borði sem verið er að greina.

Power Sequencing

Þessi viðauki við AC439: Leiðbeiningar um borðhönnun og útlit fyrir RTG4 FPGA umsóknarathugasemd, veitir viðbótarupplýsingar til að leggja áherslu á mikilvægi þess að fylgja leiðbeiningum um borðhönnun. Gakktu úr skugga um að leiðbeiningum sé fylgt með tilliti til Power-Up og Power-Down.

Power-Up
Eftirfarandi tafla sýnir ráðlögð notkunartilvik og samsvarandi leiðbeiningar um virkjun.

Tafla 2-1. Leiðbeiningar um virkjun

Notkunarmál	Röð Krafa	Hegðun	Skýringar
DEVRST_N Fullyrt við ræsingu, þar til allar RTG4 aflgjafar hafa náð ráðlögðum rekstrarskilyrðum	Engin sérstök ramp-upp röð krafist. Framboð ramp-upp verður að rísa eintóna.	Þegar VDD og VPP ná virkjunarþröskuldum (VDD ~= 0.55V, VPP ~= 2.2V) og DEVRST_N er sleppt, POR delay Counter mun keyra fyrir ~40ms dæmigert (50ms max), síðan ræst tækið til að virka í samræmi við myndir 11 og 12 (DEVRST_N PUFT) af Notendahandbók kerfisstýringar (UG0576). Með öðrum orðum tekur þessi röð 40 ms + 1.72036 ms (venjulegt) frá þeim stað sem DEVRST_N hefur verið sleppt. Athugaðu að síðari notkun á DEVRST_N bíður ekki eftir POR-teljarinn til að framkvæma virkjun á virkum verkefnum og því tekur þessi röð aðeins 1.72036 ms (dæmigert).	Samkvæmt hönnun verða úttak óvirkt (þ.e. fljótandi) við ræsingu. Einu sinni POR teljarinn hefur lokið, DEVRST_N er gefið út og allar VDDI I/O birgðir hafa náð til þeirra ~0.6V þröskuldur, þá verða I/Os virkjuð með veikum uppdrætti virkjað, þar til úttakið fer yfir í notendastýringu, samkvæmt myndum 11 og 12 í UG0576. Mikilvæg útgangur sem verður að vera lágur meðan á virkjun stendur krefst ytri 1K-ohm niðurdráttarviðnáms.
DEVRST_N dreginn upp til VPP og allar vistir ramp upp um svipað leyti	VDDPLL má ekki vera síðasta aflgjafa til ramp upp, og verður að ná lágmarks ráðlagðri rekstrarstyrktage fyrir síðasta framboðið (VDD eða VDDI) byrjar ramping upp til að koma í veg fyrir PLL læsa úttak bilanir. Sjá notendahandbók RTG4 klukkuauðlinda (UG0586) til að fá útskýringu á því hvernig á að nota CCC/PLL READY_VDDPLL inntak til að fjarlægja röðunarkröfur fyrir VDDPLL aflgjafa. Annað hvort bindið SERDES_x_Lyz_VDDAIO við sama framboð og VDD, eða tryggið að þeir kveikjist samtímis.	Þegar VDD og VPP ná virkjunarþröskuldum (VDD ~= 0.55V, VPP ~= 2.2V) 50 ms POR seinkun teljari mun keyra. Kveikja á tækinu til að virka tímasetning fylgir Myndir 9 og 10 (VDD PUFT) í notendahandbók kerfisstýringar (UG0576). Með öðrum orðum, heildartími er 57.95636 ms.	Samkvæmt hönnun verða úttak óvirkt (þ.e. fljótandi) við ræsingu. Einu sinni POR teljarinn hefur lokið, DEVRST_N er gefið út og allar VDDI IO vistir hafa náð til þeirra ~0.6V þröskuldur, þá verða I/Os virkjuð með veikum uppdrætti virkjað, þar til úttakið fer yfir í notendastýringu, samkvæmt myndum 9 og 10 í UG0576. Mikilvæg útgangur sem verður að vera lágur meðan á virkjun stendur krefst ytri 1K-ohm niðurdráttarviðnáms.

Notkunarmál	Röð Krafa	Hegðun	Skýringar
VDD/ SERDES_VD DAIO -> VPP/VDDPLL ->	Röð skráð í sviðsmyndardálki. DEVRST_N er dreginn upp í VPP.	Þegar VDD og VPP hafa náð virkjunarþröskuldum (VDD ~= 0.55V, VPP ~= 2.2V) eru 50ms POR seinkun teljari mun keyra. Kveikja á tækinu til að virka tímasetningu fylgir myndum 9 og 10 (VDD PUFT) af Notendahandbók kerfisstýringar (UG0576). Að ljúka ræsingarröð tækisins og kveikja á virkri tímasetningu byggist á síðasta VDDI framboðinu sem kveikt er á.	Samkvæmt hönnun verða úttak óvirkt (þ.e. fljótandi) við ræsingu. Einu sinni POR teljarinn hefur lokið, DEVRST_N er gefið út og allar VDDI I/O birgðir hafa náð til þeirra ~0.6V þröskuldur, þá verða IO-tækin virkjað með veikum uppdrætti virkjað, þar til úttakið breytist í notendastýringu, samkvæmt myndum 9 og 10 í UG0576. Engin veik uppdráttarvirkjun meðan á ræsingu stendur fyrr en allar VDDI-birgðir ná ~0.6V. Helsti ávinningurinn af þessari röð er að síðasta VDDI framboðið sem nær Þessi virkjunarþröskuldur mun ekki hafa veika uppdráttinn virkan og mun þess í stað fara beint úr óvirkri stillingu yfir í notendaskilgreinda stillingu. Þetta getur hjálpað til við að lágmarka fjölda ytri 1K niðurdráttarviðnáma sem þarf fyrir hönnun þar sem meirihluti I/O bankanna er knúinn af síðasta VDDI til að hækka. Fyrir alla aðra I/O banka sem eru knúnir af hvaða VDDI framboði sem er annað en síðasta VDDI framboðið sem hækkar, krefjast mikilvægu úttaksins sem verður að vera lágt meðan á ræsingu stendur utanaðkomandi 1K-ohm niðurdráttarviðnám.
Bíddu að minnsta kosti 51ms ->
VDDI (Allir IO bankar)
OR
VDD/ SERDES_VD DAIO ->
VPP/ VDDPLL/ 3.3V_VDDI ->
Bíddu að minnsta kosti 51ms ->
VDDI (ekki 3.3V_VD DI)

 Athugasemdir við fullyrðingu DEVRST_N og niðurfellingu

Ef AC439: Leiðbeiningar um borðhönnun og útlit fyrir RTG4 FPGA umsóknarleiðbeiningar eru ekki fylgt, vinsamlegast endurskoðuðview eftirfarandi upplýsingar:

1. Fyrir tilteknar stöðvunarraðir í töflu 2-2 gæti notandinn séð I/O bilanir eða innkeyrslu og skammvinn straumatburði.
2. Eins og fram kemur í Customer Advisory Notification (CAN) 19002.5 getur frávik frá stöðvunarröðinni sem mælt er með í RTG4 gagnablaðinu kallað fram skammtímastraum á 1.2V VDD framboðinu. Ef 3.3V VPP framboð er ramped niður fyrir 1.2V VDD framboð, tímabundinn straumur á VDD mun sjást þar sem VPP og DEVRST_N (knúið af VPP) ná um það bil 1.0V. Þessi skammvinni straumur kemur ekki fram ef slökkt er á VPP síðast, samkvæmt ráðleggingum gagnablaðsins.
   1. Stærð og lengd skammvinns straums eru háð hönnuninni sem er forrituð í FPGA, sérstakri aftengingarrýmd töflunnar og skammvinnri svörun 1.2V vol.tage eftirlitsaðili. Í mjög sjaldgæfum tilfellum hefur skammvinn straumur allt að 25A (eða 30 vött á 1.2V VDD straumi) sést. Vegna dreifðs eðlis þessa VDD skammtímastraums yfir allt FPGA efni (ekki staðbundið á tilteknu svæði), og stuttrar lengdar hans, er engin áreiðanleiki áhyggjuefni ef aflækkun skammvinn er 25A eða minna.
   2. Fylgdu tilmælum gagnablaðsins sem bestu hönnunarvenjur til að forðast skammvinn straum.
3. I/O gallar geta verið um það bil 1.7V í 1.2 ms.
   1. Mikill galli á útgangi sem keyrir Low eða Tristate gæti komið fram.
   2. Lítil bilun á útgangi sem keyrir hátt getur komið fram (ekki er hægt að draga úr litlu biluninni með því að bæta við 1 KΩ niðurfellingu).
4. Að slökkva á VDDIx leyfir fyrst eintóna umskiptin frá High til Low, en úttakið keyrir stutta stund lágt sem myndi hafa áhrif á notendaborð sem reynir að draga úttakið hátt að utan þegar RTG4 VDDIx er slökkt. RTG4 krefst þess að I/O Pads séu ekki keyrðir að utan fyrir ofan VDDIx bankabirgðir voltage þess vegna ef ytri viðnám er bætt við aðra rafmagnsbraut ætti hann að slökkva á samtímis VDDIx framboðinu.
   Tafla 2-2. I/O bilunarsviðsmyndir þegar ekki er fylgst með ráðlagðri niðurfellingarröð í AC439

   Sjálfgefið úttaksástand	VDD (1.2V)	VDDIx (<3.3V) VDDIx (3.3V)	VPP (3.3V)	DEVRST_N	Power Down Behaviour
   					I/O galli	Núverandi In- Rush
   I/O Driving Low eða Tristated	Ramp niður eftir VPP í hvaða röð sem er		Ramp niður fyrst	Tengt VPP	Já1	Já
   	Ramp niður í hvaða röð sem er eftir DEVRST_N fullyrðingu			Fullyrt áður en einhverjar vistir ramp niður	Já1	Nei
   I/O Driving High	Ramp niður eftir VPP í hvaða röð sem er		Ramp niður fyrst	Tengt VPP	Já	Já
   	Ramp niður í hvaða röð sem er fyrir VPP		Ramp niður síðast	Tengt VPP	No2	Nei
   	Ramp niður í hvaða röð sem er eftir DEVRST_N fullyrðingu			Fullyrt áður en einhverjar vistir ramp niður	Já	Nei

   1. Mælt er með ytri 1 KΩ niðurdráttarviðnám til að draga úr miklum bilun á mikilvægum I/Os, sem verður að vera lágt meðan slökkt er á.
   2. Lítil bilun sést aðeins fyrir I/O sem er dreginn að utan að aflgjafa sem er áfram knúinn sem VPP ramps niður. Hins vegar er þetta brot á ráðlögðum rekstrarskilyrðum tækisins þar sem PAD má ekki vera hátt eftir samsvarandi VDDIx ramps niður.
5. Ef fullyrt er um DEVRST_N gæti notandinn séð lítinn bilun á hvaða úttaks I/O sem er sem keyrir hátt og einnig dregið upp að utan um viðnám á VDDI. Til dæmisample, með 1KΩ uppdráttarviðnám, lítill galli nær lágmarksrúmmálitage af 0.4V með lengd 200 ns getur komið fram áður en úttakið er meðhöndlað.

Athugið: DEVRST_N má ekki draga upp fyrir VPP binditage. Til að forðast ofangreint er mjög mælt með því að fylgja virkjunar- og stöðvunarröðunum sem lýst er í AC439: Leiðbeiningar um borðhönnun og útlit fyrir RTG4 FPGA umsókn.

Endurskoðunarsaga

Endurskoðunarferillinn lýsir þeim breytingum sem voru innleiddar í skjalinu. Breytingarnar eru taldar upp eftir endurskoðun, frá og með núverandi útgáfu.

Tafla 3-1. Endurskoðunarsaga

Endurskoðun	Dagsetning	Lýsing
A	04/2022	• Meðan á DEVRST_N fullyrðingu stendur, verða öll RTG4 I/Os endurstillt. Úttak sem er knúið hátt af FPGA efninu og dregið að utan hátt á borðið gæti fundið fyrir litlum bilun áður en farið er inn í þríhliða ástandið. Greina verður borðhönnun með slíkri úttakssviðsmynd til að skilja áhrif samtenginga við FPGA úttak sem gætu bilað þegar DEVRST_N er fullyrt. Fyrir frekari upplýsingar, sjá skref 5 í kafla 2.2. Athugasemdir við fullyrðingu DEVRST_N og niðurfellingu. • Endurnefnt Power-Down við kafla 2.2. Athugasemdir við fullyrðingu DEVRST_N og niðurfellingu. • Umbreytt í Microchip sniðmát.
2	02/2022	• Bætti við Power-Up hlutanum. • Power Sequencing hlutanum bætt við.
1	07/2019	Fyrsta birting þessa skjals.

Microchip FPGA stuðningur

Microchip FPGA vöruhópur styður vörur sínar með ýmsum stuðningsþjónustu, þar á meðal þjónustu við viðskiptavini, tæknilega þjónustumiðstöð, a websíðuna og söluskrifstofur um allan heim. Viðskiptavinum er bent á að heimsækja Microchip á netinu áður en þeir hafa samband við þjónustudeild þar sem mjög líklegt er að fyrirspurnum þeirra hafi þegar verið svarað.
Hafðu samband við tækniaðstoð í gegnum websíða á www.microchip.com/support. Nefndu hlutanúmer FPGA tækisins, veldu viðeigandi tilfellaflokk og hlaðið upp hönnun files meðan verið er að búa til tæknilega aðstoð.
Hafðu samband við þjónustuver fyrir ótæknilega vöruaðstoð, svo sem vöruverð, vöruuppfærslur, uppfærsluupplýsingar, pöntunarstöðu og heimild.

• Frá Norður-Ameríku, hringdu í 800.262.1060
• um allan heim, hringdu í 650.318.4460
• Fax, hvar sem er í heiminum, 650.318.8044

Örflögan Websíða

Microchip veitir stuðning á netinu í gegnum okkar websíða kl www.microchip.com/. Þetta websíða er notuð til að gera files og upplýsingar auðveldlega aðgengilegar viðskiptavinum. Sumt af því efni sem til er inniheldur:

• Vörustuðningur – Gagnablöð og errata, umsóknarskýringar og sample forrit, hönnunarauðlindir, notendahandbækur og stuðningsskjöl fyrir vélbúnað, nýjustu hugbúnaðarútgáfur og geymdur hugbúnaður
• Almenn tækniaðstoð - Algengar spurningar (algengar spurningar), beiðnir um tækniaðstoð, umræðuhópar á netinu, skráning meðlima í smáflöguhönnun samstarfsaðila
• Viðskipti Microchip – Vöruvals- og pöntunarleiðbeiningar, nýjustu fréttatilkynningar frá Microchip, skráningu námskeiða og viðburða, skráningar yfir söluskrifstofur Microchip, dreifingaraðila og fulltrúa verksmiðjunnar

Tilkynningaþjónusta um vörubreytingar

Tilkynningarþjónusta Microchip hjálpar til við að halda viðskiptavinum upplýstum um Microchip vörur. Áskrifendur munu fá tilkynningu í tölvupósti hvenær sem breytingar, uppfærslur, endurskoðanir eða skekkjur eru tengdar tiltekinni vöruflokki eða þróunarverkfæri sem vekur áhuga.
Til að skrá sig, farðu á www.microchip.com/pcn og fylgdu skráningarleiðbeiningunum.

Þjónustudeild

Notendur Microchip vara geta fengið aðstoð í gegnum nokkrar rásir:

• Dreifingaraðili eða fulltrúi
• Söluskrifstofa á staðnum
• Embedded Solutions Engineer (ESE)
• Tæknileg aðstoð

Viðskiptavinir ættu að hafa samband við dreifingaraðila sinn, fulltrúa eða ESE til að fá aðstoð. Staðbundnar söluskrifstofur eru einnig tiltækar til að aðstoða viðskiptavini. Listi yfir söluskrifstofur og staðsetningar er innifalinn í þessu skjali.
Tæknileg aðstoð er í boði í gegnum websíða á: www.microchip.com/support

Örflögutæki Kóðaverndareiginleiki

Athugaðu eftirfarandi upplýsingar um kóðaverndareiginleikann á Microchip vörum:

• Örflöguvörur uppfylla forskriftirnar í tilteknu örflögugagnablaði þeirra.
• Microchip telur að vöruflokkur þess sé öruggur þegar þær eru notaðar á tilsettan hátt, innan rekstrarforskrifta og við venjulegar aðstæður.
• Örflögu metur og verndar hugverkaréttindi sín ákaft. Tilraunir til að brjóta kóða verndareiginleika Microchip vöru eru stranglega bannaðar og geta brotið gegn Digital Millennium Copyright Act.
• Hvorki Microchip né nokkur annar hálfleiðaraframleiðandi getur ábyrgst öryggi kóðans. Kóðavernd þýðir ekki að við tryggjum að varan sé „óbrjótanleg“. Kóðavernd er í stöðugri þróun. Microchip hefur skuldbundið sig til að bæta stöðugt kóðaverndareiginleika vara okkar.

Lagatilkynning

• Þetta rit og upplýsingarnar hér má aðeins nota með Microchip vörur, þar á meðal til að hanna, prófa og samþætta Microchip vörur með forritinu þínu. Notkun þessara upplýsinga á annan hátt brýtur í bága við þessa skilmála. Upplýsingar um tækjaforrit eru aðeins veittar þér til þæginda og kunna að vera leystar af hólmi
  með uppfærslum. Það er á þína ábyrgð að tryggja að umsókn þín uppfylli forskriftir þínar. Hafðu samband við staðbundna söluskrifstofu Microchip til að fá frekari aðstoð eða fáðu frekari aðstoð á www.microchip.com/en-us/support/design-help/client-support-services.
• ÞESSAR UPPLÝSINGAR ER LAÐAR AF MICROCHIP „Eins og þær eru“. MICROCHIP GERIR ENGIN TÝRSING EÐA ÁBYRGÐ af neinu tagi, HVORKI sem er skýlaus eða óbein, skrifleg eða munnleg, lögbundin
  EÐA ANNAÐ TENGST UPPLÝSINGUM ÞAÐ MEÐ EN EKKI TAKMARKAÐ VIÐ EINHVERJAR ÓBEINNAR ÁBYRGÐ UM EKKI BROT, SALANNI OG HÆFNI Í SÉRSTÖKNUM TILGANGI EÐA ÁBYRGÐ TENGST STANDI ÞESS, EÐA GÆÐUM.
• MICROCHIP VERÐUR Í ENGUM TILKYNNINGUM ÁBYRGÐ Á NEIGU ÓBEINU, SÉRSTÖKUM, REFSINGU, TILVALUSTU EÐA AFLEITATAPI, Tjóni, KOSTNAÐI EÐA KOSTNAÐI af einhverju tagi sem tengist UPPLÝSINGUM EÐA NOTKUN ÞEIRRA, HVER SEM AFRIÐI AF ÞVÍ. MÖGULEIKUR EÐA Tjónið er fyrirsjáanlegt. AÐ FULLSTA MÁL LÖGUM LEYFIÐ VERÐUR HEILDARÁBYRGÐ MICROCHIP Á ALLAR KRÖFUR Á EINHVER HÁTT TENGST UPPLÝSINGARNIR EÐA NOTKUN ÞESSAR EKKI ÚR SEM ÞAÐ SEM ÞÚ HEFUR GREIÐIÐ BEINLEGT FYRIR UPPLÝSINGARNUM.
  Notkun örflögutækja í lífsbjörgunar- og/eða öryggisforritum er algjörlega á ábyrgð kaupanda og kaupandinn samþykkir að verja, skaða og halda örflögu skaðlausum fyrir hvers kyns tjóni, kröfum, málsókn eða kostnaði sem hlýst af slíkri notkun. Engin leyfi eru send, óbeint eða á annan hátt, undir neinum Microchip hugverkaréttindum nema annað sé tekið fram.

Vörumerki

• Nafnið og lógó örflögunnar, örmerkið, Adaptec, AnyRate, AVR, AVR merki, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, Microsemi merki, MOST, MOST merki, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 merki, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST merki, SuperFlash , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron og XMEGA eru skráð vörumerki Microchip Technology Incorporated í Bandaríkjunum og öðrum löndum.
• AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus merki, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath og ZL eru skráð vörumerki Microchip Technology Incorporated í Bandaríkjunum
• Aðliggjandi lyklabæling, AKS, Analog-for-the-Digital Age, hvaða þétti sem er, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic DAMage Matching, Dynamic DAMage Matching , ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Paralleling, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified lógó, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express, NVMe, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL , Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect og ZENA eru vörumerki Microchip Technology Incorporated í
  Bandaríkin og önnur lönd.
• SQTP er þjónustumerki Microchip Technology Incorporated í Bandaríkjunum Adaptec merki, Frequency on Demand, Silicon Storage Technology, Symmcom og Trusted Time eru skráð vörumerki Microchip Technology Inc. í öðrum löndum.
• GestIC er skráð vörumerki Microchip Technology Germany II GmbH & Co. KG, dótturfyrirtækis Microchip Technology Inc., í öðrum löndum.
  Öll önnur vörumerki sem nefnd eru hér eru eign viðkomandi fyrirtækja.
  © 2022, Microchip Technology Incorporated og dótturfélög þess. Allur réttur áskilinn.
  ISBN: 978-1-6683-0362-7

Gæðastjórnunarkerfi

Fyrir upplýsingar um gæðastjórnunarkerfi Microchip, vinsamlegast farðu á www.microchip.com/quality.

Sala og þjónusta um allan heim

BANDARÍKIN	ASÍA/KYRAHAFA	ASÍA/KYRAHAFA	EVRÓPA
Skrifstofa fyrirtækja 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Sími: 480-792-7200 Fax: 480-792-7277 Tæknileg aðstoð: www.microchip.com/support Web Heimilisfang: www.microchip.com Atlanta Duluth, GA Sími: 678-957-9614 Fax: 678-957-1455 Austin, TX Sími: 512-257-3370 Boston Westborough, MA Sími: 774-760-0087 Fax: 774-760-0088 Chicago Itasca, IL Sími: 630-285-0071 Fax: 630-285-0075 Dallas Addison, TX Sími: 972-818-7423 Fax: 972-818-2924 Detroit Novi, MI Sími: 248-848-4000 Houston, TX Sími: 281-894-5983 Indianapolis Noblesville, IN Sími: 317-773-8323 Fax: 317-773-5453 Sími: 317-536-2380 Los Angeles Mission Viejo, CA Sími: 949-462-9523 Fax: 949-462-9608 Sími: 951-273-7800 Raleigh, NC Sími: 919-844-7510 New York, NY Sími: 631-435-6000 San Jose, Kaliforníu Sími: 408-735-9110 Sími: 408-436-4270 Kanada - Toronto Sími: 905-695-1980 Fax: 905-695-2078	Ástralía - Sydney Sími: 61-2-9868-6733 Kína - Peking Sími: 86-10-8569-7000 Kína - Chengdu Sími: 86-28-8665-5511 Kína - Chongqing Sími: 86-23-8980-9588 Kína - Dongguan Sími: 86-769-8702-9880 Kína - Guangzhou Sími: 86-20-8755-8029 Kína - Hangzhou Sími: 86-571-8792-8115 Kína – Hong Kong SAR Sími: 852-2943-5100 Kína - Nanjing Sími: 86-25-8473-2460 Kína - Qingdao Sími: 86-532-8502-7355 Kína - Shanghai Sími: 86-21-3326-8000 Kína - Shenyang Sími: 86-24-2334-2829 Kína - Shenzhen Sími: 86-755-8864-2200 Kína - Suzhou Sími: 86-186-6233-1526 Kína - Wuhan Sími: 86-27-5980-5300 Kína - Xian Sími: 86-29-8833-7252 Kína - Xiamen Sími: 86-592-2388138 Kína - Zhuhai Sími: 86-756-3210040	Indland - Bangalore Sími: 91-80-3090-4444 Indland - Nýja Delí Sími: 91-11-4160-8631 Indland - Pune Sími: 91-20-4121-0141 Japan - Osaka Sími: 81-6-6152-7160 Japan - Tókýó Sími: 81-3-6880- 3770 Kórea - Daegu Sími: 82-53-744-4301 Kórea - Seúl Sími: 82-2-554-7200 Malasía - Kuala Lumpur Sími: 60-3-7651-7906 Malasía - Penang Sími: 60-4-227-8870 Filippseyjar - Manila Sími: 63-2-634-9065 Singapore Sími: 65-6334-8870 Taívan – Hsin Chu Sími: 886-3-577-8366 Taívan - Kaohsiung Sími: 886-7-213-7830 Taívan - Taipei Sími: 886-2-2508-8600 Taíland - Bangkok Sími: 66-2-694-1351 Víetnam - Ho Chi Minh Sími: 84-28-5448-2100	Austurríki – Wels Sími: 43-7242-2244-39 Fax: 43-7242-2244-393 Danmörk - Kaupmannahöfn Sími: 45-4485-5910 Fax: 45-4485-2829 Finnland – Espoo Sími: 358-9-4520-820 Frakkland - París Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Þýskaland - Garching Sími: 49-8931-9700 Þýskaland - Haan Sími: 49-2129-3766400 Þýskaland – Heilbronn Sími: 49-7131-72400 Þýskaland – Karlsruhe Sími: 49-721-625370 Þýskaland - Munchen Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Þýskaland – Rosenheim Sími: 49-8031-354-560 Ísrael - Ra'anana Sími: 972-9-744-7705 Ítalía - Mílanó Sími: 39-0331-742611 Fax: 39-0331-466781 Ítalía - Padova Sími: 39-049-7625286 Holland – Drunen Sími: 31-416-690399 Fax: 31-416-690340 Noregur - Þrándheimur Sími: 47-72884388 Pólland - Varsjá Sími: 48-22-3325737 Rúmenía - Búkarest Tel: 40-21-407-87-50 Spánn - Madríd Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Svíþjóð – Gautaborg Tel: 46-31-704-60-40 Svíþjóð - Stokkhólmur Sími: 46-8-5090-4654 Bretland - Wokingham Sími: 44-118-921-5800 Fax: 44-118-921-5820

© 2022 Microchip Technology Inc. og dótturfélög þess

Skjöl / auðlindir

MICROCHIP RTG4 viðbót RTG4 FPGAs stjórnarhönnun og útlitsleiðbeiningar [pdfNotendahandbók RTG4 viðbót RTG4 FPGA töfluhönnun og útlitsleiðbeiningar, RTG4, viðbót RTG4 FPGA töfluhönnun og útlitsleiðbeiningar, hönnun og útlitsleiðbeiningar

Heimildir

• Notendahandbók