Dodatek MICROCHIP RTG4 Pokyny pro návrh a uspořádání desky RTG4 FPGA
Zavedení
Tento dodatek k AC439: Pokyny pro návrh a rozvržení desky pro aplikační poznámku RTG4 FPGA poskytuje doplňkové informace, které zdůrazňují, že pokyny pro přizpůsobení délky DDR3 publikované v revizi 9 nebo pozdější mají přednost před rozvržením desky použité pro vývojovou sadu RTG4™. Zpočátku byl vývojový kit RTG4 dostupný pouze s Engineering Silicon (ES). Po počátečním uvedení na trh byla sada později osazena standardními (STD) rychlostními stupni a -1 rychlostními stupni RTG4 produkčními zařízeními. Čísla dílů, RTG4-DEV-KIT a RTG4-DEV-KIT-1 se dodávají se zařízeními pro rychlostní stupeň STD a -1.
Kromě toho tento dodatek obsahuje podrobnosti o chování I/O zařízení pro různé sekvence zapínání a vypínání a také výraz DEVRST_N během normálního provozu.
Analýza rozvržení desky RTG4-DEV-KIT DDR3
- Vývojová sada RTG4 implementuje 32bitové datové a 4bitové rozhraní ECC DDR3 pro každý ze dvou vestavěných řadičů RTG4 FDDR a bloků PHY (FDDR East a West). Rozhraní je fyzicky organizováno jako pět datových bajtů.
- Sada se řídí schématem routování, jak je popsáno v části Pokyny pro rozvržení DDR3 v AC439: Pokyny pro návrh desky a rozvržení pro RTG4 FPGA Application Note. Protože však tato vývojová sada byla navržena před zveřejněním poznámky k aplikaci, neodpovídá aktualizovaným pokynům pro přizpůsobení délky popsaným v poznámce k aplikaci. Ve specifikaci DDR3 existuje na každém paměťovém zařízení DDR750 během transakce zápisu (DSS) limit +/- 3 ps pro odchylku mezi datovým stroboskopem (DQS) a hodinami DDR3 (CK).
- Když jsou dodrženy pokyny pro přizpůsobení délky v AC439 revize 9 nebo novějších verzích aplikační poznámky, bude uspořádání desky RTG4 splňovat limit tDQSS pro zařízení s rychlostí -1 i STD v celém procesu, sv.tage a teplotní (PVT) provozní rozsah podporovaný produkčními zařízeními RTG4. Toho je dosaženo zohledněním nejhoršího případu výstupního zkreslení mezi DQS a CK na kolících RTG4. Konkrétně při použití
vestavěný RTG4 FDDR ovladač plus PHY, DQS vede CK maximálně o 370 ps pro zařízení s rychlostí -1 a DQS vede CK maximálně 447 ps pro STD rychlostní zařízení v nejhorších podmínkách. - Na základě analýzy uvedené v tabulce 1-1 splňuje RTG4-DEV-KIT-1 limity tDQSS na každém paměťovém zařízení v nejhorších provozních podmínkách pro RTG4 FDDR. Jak však ukazuje tabulka 1-2, uspořádání RTG4-DEV-KIT, obsazené zařízeními RTG4 rychlostní třídy STD, v nejhorších provozních podmínkách nesplňuje tDQSS pro čtvrté a páté paměťové zařízení v topologii průletu. pro RTG4 FDDR. Obecně se RTG4-DEV-KIT používá za typických podmínek, jako je pokojová teplota v laboratorním prostředí. Proto tato analýza nejhoršího případu není použitelná pro RTG4-DEV-KIT používaný v typických podmínkách. Analýza slouží jako exampProč je důležité dodržovat pokyny pro přizpůsobení délky DDR3 uvedené v AC439, aby návrh uživatelské desky vyhovoval tDQSS pro letovou aplikaci.
- Abychom dále rozvedli tento exampa demonstrovat, jak ručně kompenzovat rozložení desky RTG4, které nesplňuje pokyny pro přizpůsobení délky AC439 DDR3, RTG4-DEV-KIT se zařízeními rychlostní třídy STD může v nejhorších podmínkách stále splňovat tDQSS na každém paměťovém zařízení, protože vestavěný řadič RTG4 FDDR plus PHY má schopnost staticky zpožďovat signál DQS na datový bajtový pruh. Tento statický posun lze použít ke snížení zešikmení mezi DQS a CK na paměťovém zařízení, které má tDQSS > 750 ps. Další informace o použití ovládacích prvků statického zpoždění (v registru REG_PHY_WR_DQS_SLAVE_RATIO) pro DQS během transakce zápisu naleznete v části Školení DRAM v UG0573: RTG4 FPGA High Speed DDR Interfaces User Guide. Tuto hodnotu zpoždění lze použít v Libero® SoC při instanci ovladače FDDR s automatickou inicializací úpravou automaticky generovaného inicializačního kódu CoreABC FDDR. Podobný proces lze aplikovat na uspořádání uživatelské desky, které nesplňuje tDQSS na každém paměťovém zařízení.
Tabulka 1-1. Vyhodnocení RTG4-DEV-KIT-1 Výpočet tDQSS pro -1 díly a rozhraní FDDR1
| Cesta analyzována | Délka hodin (mil) | Zpoždění šíření hodin (ps) | Délka dat (mil) | Šíření dat n
Zpoždění (ps) |
Rozdíl mezi CLKDQS
kvůli směrování (mil) |
tDQSS v každé paměti, po desce skew + FPGA DQSCLK
překroutit (ps) |
| Paměť FPGA-1st | 2578 | 412.48 | 2196 | 351.36 | 61.12 | 431.12 |
| Paměť FPGA-2nd | 3107 | 497.12 | 1936 | 309.76 | 187.36 | 557.36 |
| Paměť FPGA-3rd | 3634 | 581.44 | 2231 | 356.96 | 224.48 | 594.48 |
| Paměť FPGA-4 | 4163 | 666.08 | 2084 | 333.44 | 332.64 | 702.64 |
| Paměť FPGA-5 | 4749 | 759.84 | 2848 | 455.68 | 304.16 | 674.16 |
Poznámka: V nejhorších podmínkách je zešikmení RTG4 FDDR DDR3 DQS-CLK pro zařízení -1 maximálně 370 ps a minimálně 242 ps.
Tabulka 1-2. Vyhodnocení výpočtu RTG4-DEV-KIT tDQSS pro díly STD a rozhraní FDDR1
| Cesta analyzována | Délka hodin (mil) | Zpoždění šíření hodin
(ps) |
Délka dat (mil) | Zpoždění šíření dat (ps) | Rozdíl mezi CLKDQS
kvůli směrování (mil) |
tDQSS v každé paměti, po desce skew + FPGA DQSCLK
překroutit (ps) |
| Paměť FPGA-1st | 2578 | 412.48 | 2196 | 351.36 | 61.12 | 508.12 |
| Paměť FPGA-2nd | 3107 | 497.12 | 1936 | 309.76 | 187.36 | 634.36 |
| Paměť FPGA-3rd | 3634 | 581.44 | 2231 | 356.96 | 224.48 | 671.48 |
| Paměť FPGA-4 | 4163 | 666.08 | 2084 | 333.44 | 332.64 | 779.64 |
| Paměť FPGA-5 | 4749 | 759.84 | 2848 | 455.68 | 304.16 | 751.16 |
Poznámka: V nejhorších podmínkách je zešikmení RTG4 FDDR DDR3 DQS-CLK pro STD zařízení maximálně 447 ps a minimálně 302 ps.
Poznámka: V této analýze byl použit odhad zpoždění šíření desky 160 ps/palec, napřample pro referenci. Skutečné zpoždění šíření desky pro uživatelskou desku závisí na konkrétní analyzované desce.
Sekvenování výkonu
Tento dodatek k AC439: Pokyny pro návrh a rozvržení desek pro aplikační poznámku RTG4 FPGA poskytuje doplňkové informace pro zdůraznění důležitosti dodržování pokynů pro návrh desek. Ujistěte se, že jsou dodržovány pokyny týkající se zapnutí a vypnutí.
Zapnutí
Následující tabulka uvádí doporučené případy použití při zapnutí a jejich odpovídající pokyny pro zapnutí.
Tabulka 2-1. Pokyny pro zapnutí
| Use Case | Požadavek na sekvenci | Chování | Poznámky |
| DEVRST_N
Uplatňuje se během zapínání, dokud všechny napájecí zdroje RTG4 nedosáhnou doporučených provozních podmínek |
Žádné konkrétní ramp- nutná objednávka. Zásobování ramp-up musí stoupat monotónně. | Jakmile VDD a VPP dosáhnou aktivačních prahů (VDD ~= 0.55 V, VPP ~= 2.2 V) a
DEVRST_N je uvolněn, poběží počítadlo zpoždění POR Typicky ~40 ms (max. 50 ms), poté zapnutí zařízení do funkčního stavu podle obrázků 11 a 12 (DEVRST_N PUFT) z Uživatelská příručka ovladače systému (UG0576). Jinými slovy, tato sekvence trvá 40 ms + 1.72036 ms (typicky) od bodu, kdy byl uvolněn DEVRST_N. Všimněte si, že následné použití DEVRST_N nečeká počítadlo POR k provedení zapnutí funkčních úkolů, a proto tato sekvence trvá pouze 1.72036 ms (typicky). |
Podle návrhu budou výstupy během zapnutí vypnuty (tj. plovoucí). Jakmile počítadlo POR
byla dokončena, je uvolněn DEVRST_N a všechny I/O zdroje VDDI dosáhly svého ~0.6V prahová hodnota, pak budou I/O tristatovány s aktivovaným slabým pull-up, dokud výstupy nepřejdou do uživatelského ovládání, viz obrázky 11 a 12 UG0576. Kritické výstupy, které musí zůstat nízké během zapínání, vyžadují externí stahovací odpor 1 kOhm. |
| DEVRST_N
vytažena na VPP a veškeré dodávky ramp nahoru přibližně ve stejnou dobu |
VDDPLL nesmí být
poslední napájení do ramp nahoru a musí dosáhnout minimálního doporučeného provozního objemutage před poslední dodávkou (VDD nebo VDDI) začíná rampzapnutí, aby se zabránilo výstupu zámku PLL závady. Vysvětlení, jak používat CCC/PLL READY_VDDPLL, najdete v uživatelské příručce RTG4 Clocking Resources (UG0586). vstupu, abyste odstranili požadavky na řazení pro napájecí zdroj VDDPLL. Buď připojte SERDES_x_Lyz_VDDAIO ke stejnému zdroji jako VDD, nebo zajistěte jejich současné zapnutí. |
Jakmile VDD a VPP dosáhnou aktivačních prahů (VDD ~= 0.55 V, VPP ~= 2.2 V),
Bude spuštěno počítadlo zpoždění POR 50 ms. Dodržuje se zapnutí zařízení až po funkční časování Obrázky 9 a 10 (VDD PUFT) v Uživatelské příručce ovladače systému (UG0576). Jinými slovy, celkový čas je 57.95636 ms. |
Podle návrhu budou výstupy během zapnutí vypnuty (tj. plovoucí). Jakmile počítadlo POR
dokončil, DEVRST_N je uvolněn a všechny VDDI IO zdroje dosáhly svého ~0.6V prahová hodnota, pak budou I/O tristatovány s aktivovaným slabým pull-up, dokud výstupy nepřejdou do uživatelského ovládání, viz obrázky 9 a 10 UG0576. Kritické výstupy, které musí zůstat nízké během zapínání, vyžadují externí stahovací odpor 1 kOhm. |
| Use Case | Požadavek na sekvenci | Chování | Poznámky |
| VDD/ SERDES_VD DAIO -> VPP/VDDPLL
-> |
Sekvence uvedená ve sloupci Scénář.
DEVRST_N je vytažen na VPP. |
Jakmile VDD a VPP dosáhnou aktivačních prahů (VDD ~= 0.55 V, VPP ~= 2.2 V), 50 ms
Počítadlo zpoždění POR se spustí. Zapnutí zařízení na funkční časování se řídí obrázky 9 a 10 (VDD PUFT) z Uživatelská příručka ovladače systému (UG0576). Dokončení sekvence zapnutí zařízení a načasování zapnutí do funkčního stavu je založeno na posledním napájení VDDI, které je zapnuto. |
Podle návrhu budou výstupy během zapnutí vypnuty (tj. plovoucí). Jakmile počítadlo POR
byla dokončena, je uvolněn DEVRST_N a všechny I/O zdroje VDDI dosáhly svého ~0.6V prahová hodnota, pak budou IO tristatovány s aktivovaným slabým pull-up, dokud výstupy nepřejdou do uživatelského ovládání, viz obrázky 9 a 10 UG0576. Žádná slabá aktivace pull-up během zapínání, dokud všechny zdroje VDDI nedosáhnou ~0.6V. Klíčová výhoda této sekvence je poslední dodávka VDDI, která dosáhne tento práh aktivace nebude mít aktivovaný slabý pull-up a místo toho přejde přímo z deaktivovaného režimu do uživatelem definovaného režimu. To může pomoci minimalizovat počet externích 1K pull-down rezistorů požadovaných u konstrukcí, které mají většinu I/O bank napájených z posledního VDDI. U všech ostatních I/O bank napájených jakýmkoli jiným zdrojem VDDI než posledním zdrojem VDDI, aby se zvýšily, kritické výstupy, které musí zůstat nízké během zapínání, vyžadují externí stahovací odpor 1 kOhm. |
| Počkejte alespoň 51 ms -> | |||
| VDDI (všechny IO
banky) |
|||
| OR | |||
| VDD/ SERDES_VD DAIO -> | |||
| VPP/ VDDPLL/ 3.3V_VDDI -> | |||
| Počkejte alespoň 51 ms -> | |||
| VDDI
(jiné než 3.3V_VD DI) |
Úvahy během připisování a vypínání DEVRST_N
Pokud AC439: Pokyny pro návrh a uspořádání desky pro RTG4 FPGA aplikační poznámky nejsou dodrženy, znovuview následující podrobnosti:
- U sekvencí vypínání uvedených v tabulce 2-2 může uživatel vidět I/O závady nebo náběhové a přechodné proudové události.
- Jak je uvedeno v Customer Advisory Notification (CAN) 19002.5, odchylka od vypínací sekvence doporučené v datovém listu RTG4 může vyvolat přechodný proud na 1.2V VDD zdroji. Pokud je napájení 3.3V VPP rampPo vypnutí před napájením 1.2 V VDD bude na VDD pozorován přechodový proud, protože VPP a DEVRST_N (napájené z VPP) dosáhnou přibližně 1.0 V. Tento přechodový proud se nevyskytuje, pokud je VPP vypnut jako poslední, podle doporučení v datovém listu.
- Velikost a trvání přechodového proudu závisí na konstrukci naprogramované v FPGA, specifické oddělovací kapacitě desky a přechodové odezvě 1.2V vol.tage regulátor. Ve vzácných případech byl pozorován přechodový proud až 25 A (nebo 30 wattů při jmenovitém napájení 1.2 V VDD). Vzhledem k distribuované povaze tohoto přechodového proudu VDD v celé struktuře FPGA (nelokalizovaného na konkrétní oblast) a jeho krátkému trvání neexistuje žádný problém se spolehlivostí, pokud je přechodový jev při výpadku proudu 25 A nebo méně.
- Jako nejlepší konstrukční postup se řiďte doporučením v datovém listu, abyste se vyhnuli přechodnému proudu.
- I/O závady mohou být přibližně 1.7 V po dobu 1.2 ms.
- Může být pozorována vysoká závada na výstupech, které řídí Low nebo Tristate.
- Nízká závada na výstupech může být pozorována Vysoká (nízká závada nemůže být zmírněna přidáním 1 KΩ pull-down).
- Vypnutí VDDIx nejprve umožňuje monotónní přechod z High do Low, ale výstup se krátce sníží, což by ovlivnilo uživatelskou desku, která se pokusí externě zvýšit výstup, když je RTG4 VDDIx vypnutý. RTG4 vyžaduje, aby I/O podložky nebyly externě řízeny nad napájecím zdrojem banky VDDIx objtagPokud je tedy externí rezistor přidán k jiné napájecí liště, měl by se vypnout současně s napájením VDDIx.
Tabulka 2-2. Scénáře I/O závad při nedodržení doporučené sekvence vypínání v AC439Výchozí stav výstupu VDD (1.2V) VDDIx (<3.3V) VDDIx (3.3V) VPP (3.3 V) DEVRST_N Chování při vypnutí Závada I/O Aktuální nápor I/O Driving Low nebo Tristated Ramp dolů po VPP v libovolném pořadí Ramp nejprve dolů Vázaný na VPP Ano1 Ano Ramp dolů v libovolném pořadí po výrazu DEVRST_N Uplatněno před případnými dodávkami ramp dolů Ano1 Žádný I/O Driving High Ramp dolů po VPP v libovolném pořadí Ramp nejprve dolů Vázaný na VPP Ano Ano Ramp dolů v libovolném pořadí před VPP Ramp dole poslední Vázaný na VPP č.2 Žádný Ramp dolů v libovolném pořadí po výrazu DEVRST_N Uplatněno před případnými dodávkami ramp dolů Ano Žádný - Externí stahovací rezistor 1 kΩ se doporučuje pro zmírnění vysoké závady na kritických I/O, která musí zůstat nízká během vypínání.
- Nízká závada je pozorována pouze u I/O, který je externě připojen k napájecímu zdroji, který zůstává napájen jako VPP rampje dole. Toto je však porušení doporučených provozních podmínek zařízení, protože PAD nesmí být po odpovídajícím VDDIx r vysokýampje dole.
- Pokud je uplatněno DEVRST_N, může uživatel zaznamenat nízkou poruchu na jakémkoli výstupním I/O, která je vysoká a také externě stažena přes odpor k VDDI. Napřample, s 1KΩ pull-up rezistorem, nízký glitch dosahující minimálního objemutage 0.4 V s dobou trvání 200 ns může nastat před zpracováním výstupu.
Poznámka: DEVRST_N nesmí být vytažen nad VPP objtagE. Aby se předešlo výše uvedenému, důrazně se doporučuje dodržovat sekvence zapínání a vypínání popsané v AC439: Pokyny pro návrh a rozvržení desky pro RTG4 FPGA Application Note.
Historie revizí
Historie revizí popisuje změny, které byly v dokumentu implementovány. Změny jsou uvedeny podle revizí, počínaje aktuální publikací.
Tabulka 3-1. Historie revizí
| Revize | Datum | Popis |
| A | 04/2022 | • Během aktivace DEVRST_N budou všechny I/O RTG4 tristatovány. Výstupy, které jsou řízeny vysoko tkaninou FPGA a externě vytaženy vysoko na desce, mohou před přechodem do stavu tristate vykazovat nízkou závadu. Návrh desky s takovým výstupním scénářem musí být analyzován, aby bylo možné pochopit dopad propojení na výstupy FPGA, která by mohla selhat, když se uplatní DEVRST_N. Další informace naleznete v části Krok 5
2.2. Úvahy během připisování a vypínání DEVRST_N. • Přejmenováno Vypnout do oddílu 2.2. Úvahy během připisování a vypínání DEVRST_N. • Převedeno na šablonu mikročipu. |
| 2 | 02/2022 | • Přidána sekce Power-Up.
• Přidána sekce Power Sequencing. |
| 1 | 07/2019 | První zveřejnění tohoto dokumentu. |
Podpora Microchip FPGA
Skupina produktů Microchip FPGA podporuje své produkty různými podpůrnými službami, včetně zákaznických služeb, zákaznického centra technické podpory, a webmísto a celosvětové prodejní kanceláře. Zákazníkům se doporučuje, aby před kontaktováním podpory navštívili online zdroje Microchip, protože je velmi pravděpodobné, že jejich dotazy již byly zodpovězeny.
Kontaktujte centrum technické podpory prostřednictvím webna adrese www.microchip.com/support. Uveďte číslo dílu FPGA zařízení, vyberte vhodnou kategorii pouzdra a nahrajte design files při vytváření případu technické podpory.
Obraťte se na zákaznický servis pro netechnickou podporu produktu, jako je cena produktu, aktualizace produktu, informace o aktualizaci, stav objednávky a autorizace.
- Ze Severní Ameriky volejte 800.262.1060
- zbytek světa, volejte 650.318.4460
- Fax odkudkoli na světě, 650.318.8044 XNUMX XNUMX
Mikročip Webmísto
Microchip poskytuje online podporu prostřednictvím našeho webmísto na www.microchip.com/. Tento webmísto se používá k výrobě files a informace snadno dostupné zákazníkům. Některý dostupný obsah zahrnuje:
- Podpora produktu – Datové listy a errata, aplikační poznámky a sampprogramy, zdroje návrhů, uživatelské příručky a dokumenty podpory hardwaru, nejnovější verze softwaru a archivovaný software
- Obecná technická podpora – Často kladené otázky (FAQ), požadavky na technickou podporu, online diskusní skupiny, seznam členů programu Microchip design partnera
- Podnikání mikročipu – Průvodce pro výběr produktů a objednávky, nejnovější tiskové zprávy Microchip, seznam seminářů a akcí, seznamy prodejních kanceláří Microchip, distributorů a zástupců továren
Služba upozornění na změnu produktu
Služba oznamování změn produktů společnosti Microchip pomáhá zákazníkům udržovat aktuální informace o produktech společnosti Microchip. Předplatitelé obdrží e-mailové upozornění, kdykoli dojde ke změnám, aktualizacím, revizím nebo chybám souvisejícím s konkrétní produktovou řadou nebo vývojovým nástrojem, který je zajímá.
Chcete-li se zaregistrovat, přejděte na www.microchip.com/pcn a postupujte podle pokynů k registraci.
Zákaznická podpora
Uživatelé produktů Microchip mohou získat pomoc prostřednictvím několika kanálů:
- Distributor nebo zástupce
- Místní prodejní kancelář
- Embedded Solutions Engineer (ESE)
- Technická podpora
Zákazníci by měli kontaktovat svého distributora, zástupce nebo ESE s žádostí o podporu. Zákazníkům jsou k dispozici také místní prodejní kanceláře. V tomto dokumentu je uveden seznam prodejních kanceláří a míst.
Technická podpora je k dispozici prostřednictvím webmísto na: www.microchip.com/support
Funkce ochrany kódem zařízení Microchip
Všimněte si následujících podrobností o funkci ochrany kódu na produktech Microchip:
- Produkty Microchip splňují specifikace obsažené v jejich konkrétním datovém listu Microchip.
- Společnost Microchip věří, že její řada produktů je bezpečná, pokud se používají zamýšleným způsobem, v rámci provozních specifikací a za normálních podmínek.
- Microchip si cení a agresivně chrání svá práva duševního vlastnictví. Pokusy o porušení funkcí ochrany kódu produktu Microchip jsou přísně zakázány a mohou porušovat zákon Digital Millennium Copyright Act.
- Společnost Microchip ani žádný jiný výrobce polovodičů nemůže zaručit bezpečnost svého kódu. Ochrana kódem neznamená, že garantujeme, že produkt je „nerozbitný“. Ochrana kódu se neustále vyvíjí. Společnost Microchip se zavázala neustále zlepšovat funkce ochrany kódu našich produktů.
Právní upozornění
- Tato publikace a zde uvedené informace mohou být použity pouze s produkty Microchip, včetně návrhu, testování a integrace produktů Microchip s vaší aplikací. Použití těchto informací jakýmkoli jiným způsobem porušuje tyto podmínky. Informace týkající se aplikací zařízení jsou poskytovány pouze pro vaše pohodlí a mohou být nahrazeny
podle aktualizací. Je vaší odpovědností zajistit, aby vaše aplikace odpovídala vašim specifikacím. Obraťte se na místní obchodní zastoupení Microchip pro další podporu nebo získejte další podporu na www.microchip.com/en-us/support/design-help/client-support-services. - TYTO INFORMACE POSKYTUJE SPOLEČNOST MICROCHIP „TAK JAK JSOU“. MICROCHIP NEPOSKYTUJE ŽÁDNÁ PROHLÁŠENÍ ANI ZÁRUKY JAKÉHOKOLI DRUHU, AŤ UŽ VÝSLOVNÉ ČI PŘEDPOKLÁDANÉ, PÍSEMNÉ ČI ÚSTNÍ, ZÁKONNÉ
NEBO JINAK TÝKAJÍCÍ SE INFORMACÍ, VČETNĚ, ALE NE VÝHRADNĚ, JAKÝCHKOLI PŘEDPOKLÁDANÝCH ZÁRUK NEPORUŠENÍ, OBCHODOVATELNOSTI A VHODNOSTI PRO KONKRÉTNÍ ÚČEL NEBO ZÁRUKY VZTAHUJÍCÍ SE K JEHO STAVU, KVALITĚ NEBO VÝKONU. - V ŽÁDNÉM PŘÍPADĚ NEBUDE MICROCHIP ODPOVĚDNÁ ZA ŽÁDNÉ NEPŘÍMÉ, ZVLÁŠTNÍ, TRESTNÉ, NÁHODNÉ NEBO NÁSLEDNÉ ZTRÁTY, ŠKODY, NÁKLADY NEBO NÁKLADY JAKÉHOKOLI DRUHU, JAKKOLI SOUVISEJÍCÍ S INFORMACÍ NEBO JEJICH POUŽITÍM, JAKKOLI BY BYLO UVEDENO, JAK BY BYLO ZPŮSOBeno, MOŽNOST NEBO ŠKODY JSOU PŘEDVÍDAJÍCÍ. CELKOVÁ ODPOVĚDNOST SPOLEČNOSTI MICROCHIP ZA VŠECHNY NÁROKY SOUVISEJÍCÍ S INFORMACEMI NEBO JEJICH POUŽITÍM NEPŘEKROČÍ V NEJVYŠŠÍM ROZSAHU POVOLENÉM ZÁKONEM, KTERÉ JSTE ZA INFORMACE ZAPLATILI PŘÍMO SPOLEČNOSTI MICROCHIP.
Použití zařízení Microchip v aplikacích na podporu života a/nebo v bezpečnostních aplikacích je zcela na riziko kupujícího a kupující souhlasí s tím, že bude Microchip bránit, odškodnit a chránit před všemi škodami, nároky, žalobami nebo výdaji vyplývajícími z takového použití. Žádné licence nejsou poskytovány, implicitně ani jinak, v rámci jakýchkoli práv duševního vlastnictví společnosti Microchip, pokud není uvedeno jinak.
ochranné známky
- Název a logo Microchip, logo Microchip, Adaptec, AnyRate, AVR, logo AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus maXTouch, MediaLB, megaAVR, Microsemi, logo Microsemi, MOST, logo MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, logo PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron a XMEGA jsou registrované ochranné známky společnosti Microchip Technology Incorporated v USA a dalších zemích.
- AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSync, Flashtec, Hyper Speed Control, HyperLight Load, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, logo ProASIC Plus, Quiet-Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath a ZL jsou registrované ochranné známky společnosti Microchip Technology Incorporated v USA.
- Potlačení sousedících klíčů, AKS, Analog-for-the-Digital Age, Libovolný kondenzátor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, ddsPICDEM, Average , ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Paralleling, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, maxCrypto, max.View, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express, NVMe, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QQMatriICE , Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect a ZENA jsou ochranné známky společnosti Microchip Technology Incorporated v
USA a další země. - SQTP je servisní značka společnosti Microchip Technology Incorporated v USA. Logo Adaptec, Frequency on Demand, Silicon Storage Technology, Symmcom a Trusted Time jsou registrované ochranné známky společnosti Microchip Technology Inc. v jiných zemích.
- GestIC je registrovaná ochranná známka společnosti Microchip Technology Germany II GmbH & Co. KG, dceřiné společnosti Microchip Technology Inc., v jiných zemích.
Všechny ostatní ochranné známky uvedené v tomto dokumentu jsou majetkem příslušných společností.
© 2022, Microchip Technology Incorporated a její dceřiné společnosti. Všechna práva vyhrazena.
ISBN: 978-1-6683-0362-7
Systém managementu kvality
Informace týkající se systémů řízení kvality společnosti Microchip naleznete na adrese www.microchip.com/quality.
Celosvětový prodej a servis
| AMERIKY | ASIE/PACIFIK | ASIE/PACIFIK | EVROPA |
| Kancelář společnosti
2355 West Chandler Blvd. Chandler, AZ 85224-6199 tel: 480-792-7200 Fax: 480-792-7277 Technická podpora: www.microchip.com/support Web Adresa: www.microchip.com Atlanta Duluth, GA tel: 678-957-9614 Fax: 678-957-1455 Austin, TX tel: 512-257-3370 Boston Westborough, MA Tel: 774-760-0087 Fax: 774-760-0088 Chicago Itasca, IL tel: 630-285-0071 Fax: 630-285-0075 Dallas Addison, TX tel: 972-818-7423 Fax: 972-818-2924 Detroit Novi, MI tel: 248-848-4000 Houston, TX tel: 281-894-5983 Indianapolis Noblesville, IN Tel: 317-773-8323 Fax: 317-773-5453 tel: 317-536-2380 Los Angeles Mission Viejo, CA Tel: 949-462-9523 Fax: 949-462-9608 tel: 951-273-7800 Raleigh, NC tel: 919-844-7510 New York, NY tel: 631-435-6000 San Jose, CA tel: 408-735-9110 tel: 408-436-4270 Kanada – Toronto tel: 905-695-1980 Fax: 905-695-2078 |
Austrálie – Sydney
Tel: 61-2-9868-6733 Čína – Peking Tel: 86-10-8569-7000 Čína – Čcheng-tu Tel: 86-28-8665-5511 Čína – Chongqing Tel: 86-23-8980-9588 Čína – Dongguan Tel: 86-769-8702-9880 Čína – Guangzhou Tel: 86-20-8755-8029 Čína – Chang-čou Tel: 86-571-8792-8115 Čína – SAR Hong Kong Tel: 852-2943-5100 Čína – Nanjing Tel: 86-25-8473-2460 Čína – Čching-tao Tel: 86-532-8502-7355 Čína – Šanghaj Tel: 86-21-3326-8000 Čína – Shenyang Tel: 86-24-2334-2829 Čína – Shenzhen Tel: 86-755-8864-2200 Čína – Suzhou Tel: 86-186-6233-1526 Čína – Wuhan Tel: 86-27-5980-5300 Čína – Xian Tel: 86-29-8833-7252 Čína – Xiamen Tel: 86-592-2388138 Čína – Zhuhai Tel: 86-756-3210040 |
Indie – Bangalore
Tel: 91-80-3090-4444 Indie – Nové Dillí Tel: 91-11-4160-8631 Indie - Pune Tel: 91-20-4121-0141 Japonsko – Ósaka Tel: 81-6-6152-7160 Japonsko – Tokio Tel: 81-3-6880- 3770 Korea – Daegu Tel: 82-53-744-4301 Korea – Soul Tel: 82-2-554-7200 Malajsie - Kuala Lumpur Tel: 60-3-7651-7906 Malajsie – Penang Tel: 60-4-227-8870 Filipíny – Manila Tel: 63-2-634-9065 Singapur Tel: 65-6334-8870 Tchaj-wan – Hsin Chu Tel: 886-3-577-8366 Tchaj-wan – Kaohsiung Tel: 886-7-213-7830 Tchaj -wan - Tchaj -pej Tel: 886-2-2508-8600 Thajsko – Bangkok Tel: 66-2-694-1351 Vietnam – Ho Či Min Tel: 84-28-5448-2100 |
Rakousko – Wels
Tel: 43-7242-2244-39 Fax: 43-7242-2244-393 Dánsko – Kodaň Tel: 45-4485-5910 Fax: 45-4485-2829 Finsko – Espoo Tel: 358-9-4520-820 Francie – Paříž Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Německo – Garching Tel: 49-8931-9700 Německo – Haan Tel: 49-2129-3766400 Německo – Heilbronn Tel: 49-7131-72400 Německo – Karlsruhe Tel: 49-721-625370 Německo – Mnichov Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Německo – Rosenheim Tel: 49-8031-354-560 Izrael – Ra'anana Tel: 972-9-744-7705 Itálie – Milán Tel: 39-0331-742611 Fax: 39-0331-466781 Itálie – Padova Tel: 39-049-7625286 Nizozemsko – Drunen Tel: 31-416-690399 Fax: 31-416-690340 Norsko – Trondheim Tel: 47-72884388 Polsko – Varšava Tel: 48-22-3325737 Rumunsko – Bukurešť Tel: 40-21-407-87-50 Španělsko - Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Švédsko – Göteborg Tel: 46-31-704-60-40 Švédsko – Stockholm Tel: 46-8-5090-4654 Velká Británie – Wokingham Tel: 44-118-921-5800 Fax: 44-118-921-5820 |
© 2022 Microchip Technology Inc. a její dceřiné společnosti
Dokumenty / zdroje
 |
Dodatek MICROCHIP RTG4 Pokyny pro návrh a uspořádání desky RTG4 FPGA [pdfUživatelská příručka Dodatek RTG4 Pokyny pro návrh a uspořádání desek FPGA RTG4, RTG4, dodatek Pokyny pro návrh a uspořádání desek FPGA RTG4, pokyny pro návrh a uspořádání |
