MICROCHIP RTG4 Addendum RTG4 FPGAs Board Design and Layout Guidelines
Indledning
Dette tillæg til AC439: Board Design and Layout Guidelines for RTG4 FPGA Application Note, giver supplerende oplysninger for at understrege, at DDR3-retningslinjerne for længdematching offentliggjort i revision 9 eller senere har forrang frem for boardlayoutet, der bruges til RTG4™-udviklingssættet. Oprindeligt var RTG4-udviklingssættet kun tilgængeligt med Engineering Silicon (ES). Efter den første udgivelse blev sættet senere fyldt med standard (STD) hastighedskvalitet og -1 hastighedsklasse RTG4 produktionsenheder. Varenumre, RTG4-DEV-KIT og RTG4-DEV-KIT-1 leveres med henholdsvis STD-hastighedsklasse og -1 hastighedsklasseenheder.
Desuden indeholder dette tillæg detaljer om enhedens I/O-adfærd for forskellige op- og nedlukningssekvenser samt DEVRST_N-påstand under normal drift.
Analyse af RTG4-DEV-KIT DDR3-kortlayout
- RTG4-udviklingssæt implementerer et 32-bit data- og 4-bit ECC DDR3-interface til hver af de to indbyggede RTG4 FDDR-controllere og PHY-blokke (FDDR øst og vest). Interfacet er fysisk organiseret som fem databytebaner.
- Sættet følger fly-by-routing-skemaet som beskrevet i afsnittet DDR3 Layout Guidelines i AC439: Board Design and Layout Guidelines for RTG4 FPGA Application Note. Men da dette udviklingssæt blev designet før udgivelsen af ansøgningsnotatet, overholder det ikke de opdaterede retningslinjer for længdematchning, der er beskrevet i ansøgningsnotatet. I DDR3-specifikationen er der en grænse på +/- 750 ps på skævheden mellem datastrobe (DQS) og DDR3-ur (CK) ved hver DDR3-hukommelsesenhed under en skrivetransaktion (DSS).
- Når retningslinjerne for længdetilpasning i AC439 revision 9 eller senere versioner af applikationsnotatet følges, vil RTG4-kortlayoutet opfylde tDQSS-grænsen for både -1 og STD hastighedsenheder i hele processen, vol.tage, og temperatur (PVT) driftsområde understøttet af RTG4 produktionsenheder. Dette opnås ved at indregne den værste udgangsskævhed mellem DQS og CK ved RTG4-benene. Specifikt, når du bruger
indbygget RTG4 FDDR-controller plus PHY, DQS leder CK med maksimalt 370 ps for en enhed med -1 hastighedsgrad og DQS Leads CK med maksimalt 447 ps for en STD-hastighedsgradenhed i værste tilfælde. - Baseret på analysen vist i tabel 1-1, opfylder RTG4-DEV-KIT-1 tDQSS-grænser ved hver hukommelsesenhed, i værste tilfælde driftsforhold for RTG4 FDDR. Som vist i tabel 1-2 opfylder RTG4-DEV-KIT-layoutet, befolket med STD-hastighedsgrad RTG4-enheder, dog ikke tDQSS for den fjerde og femte hukommelsesenhed i fly-by-topologien, i værste tilfælde til RTG4 FDDR. Generelt bruges RTG4-DEV-KIT under typiske forhold, såsom stuetemperatur i et laboratoriemiljø. Derfor er denne worst-case-analyse ikke anvendelig til RTG4-DEV-KIT, der anvendes under typiske forhold. Analysen fungerer som en exampaf hvorfor det er vigtigt at følge retningslinjerne for DDR3-længdetilpasning, der er anført i AC439, så et brugerkortdesign opfylder tDQSS for en flyveapplikation.
- For at uddybe dette exampog demonstrere, hvordan man manuelt kompenserer for et RTG4-kortlayout, som ikke kan opfylde AC439 DDR3-retningslinjerne for længdetilpasning, kan RTG4-DEV-KIT med STD-hastighedsenheder stadig opfylde tDQSS på hver hukommelsesenhed, i værste tilfælde, fordi den indbyggede RTG4 FDDR-controller plus PHY har mulighed for statisk at forsinke DQS-signalet pr. databytebane. Dette statiske skift kan bruges til at reducere skævheden mellem DQS og CK ved en hukommelsesenhed, som har en tDQSS > 750 ps. Se afsnittet DRAM Training, i UG0573: RTG4 FPGA High Speed DDR Interfaces User Guide for mere information om brug af de statiske forsinkelseskontroller (i register REG_PHY_WR_DQS_SLAVE_RATIO) til DQS under en skrivetransaktion. Denne forsinkelsesværdi kan bruges i Libero® SoC, når du instansierer en FDDR-controller med automatisk initialisering ved at ændre den automatisk genererede CoreABC FDDR-initieringskode. En lignende proces kan anvendes på et brugerkortlayout, som ikke opfylder tDQSS på hver hukommelsesenhed.
Tabel 1-1. Evaluering af RTG4-DEV-KIT-1 tDQSS-beregning for -1 dele og FDDR1-grænseflade
| Sti analyseret | Urlængde (mil) | Urformeringsforsinkelse (ps) | Datalængde (mil) | Dataudbredelse
Forsinkelse (ps) |
Forskellen mellem CLKDQS
på grund af routing (mils) |
tDQSS ved hver hukommelse, efter board skew+FPGA DQSCLK
skævt (ps) |
| FPGA-1st hukommelse | 2578 | 412.48 | 2196 | 351.36 | 61.12 | 431.12 |
| FPGA-2. hukommelse | 3107 | 497.12 | 1936 | 309.76 | 187.36 | 557.36 |
| FPGA-3rd hukommelse | 3634 | 581.44 | 2231 | 356.96 | 224.48 | 594.48 |
| FPGA-4th hukommelse | 4163 | 666.08 | 2084 | 333.44 | 332.64 | 702.64 |
| FPGA-5th hukommelse | 4749 | 759.84 | 2848 | 455.68 | 304.16 | 674.16 |
Note: I værste tilfælde er RTG4 FDDR DDR3 DQS-CLK skævhed for -1 enheder maksimalt 370 ps og minimum 242 ps.
Tabel 1-2. Evaluering af RTG4-DEV-KIT tDQSS-beregning for STD-dele og FDDR1-grænseflade
| Sti analyseret | Urlængde (mil) | Urformeringsforsinkelse
(ps) |
Datalængde (mil) | Forsinkelse af dataudbredelse (ps) | Forskellen mellem CLKDQS
på grund af routing (mils) |
tDQSS ved hver hukommelse, efter board skew+FPGA DQSCLK
skævt (ps) |
| FPGA-1st hukommelse | 2578 | 412.48 | 2196 | 351.36 | 61.12 | 508.12 |
| FPGA-2. hukommelse | 3107 | 497.12 | 1936 | 309.76 | 187.36 | 634.36 |
| FPGA-3rd hukommelse | 3634 | 581.44 | 2231 | 356.96 | 224.48 | 671.48 |
| FPGA-4th hukommelse | 4163 | 666.08 | 2084 | 333.44 | 332.64 | 779.64 |
| FPGA-5th hukommelse | 4749 | 759.84 | 2848 | 455.68 | 304.16 | 751.16 |
Note: I værste tilfælde er RTG4 FDDR DDR3 DQS-CLK skævhed for STD-enheder maksimalt 447 ps og minimum 302 ps.
Note: Board-udbredelsesforsinkelsesestimat på 160 ps/inch er blevet brugt i denne analyse f.eksample til reference. Den faktiske kortudbredelsesforsinkelse for et brugerkort afhænger af det specifikke kort, der analyseres.
Power Sequencing
Dette tillæg til AC439: Board Design and Layout Guidelines for RTG4 FPGA Application Note, giver supplerende oplysninger for at understrege det kritiske ved at følge Board Design Guidelines. Sørg for, at retningslinjerne følges med hensyn til Power-Up og Power-Down.
Power-Up
Følgende tabel viser de anbefalede opstartstilfælde og deres tilsvarende retningslinjer for opstart.
Tabel 2-1. Retningslinjer for opstart
| Use Case | Sekvenskrav | Opførsel | Noter |
| DEVRST_N
Angivet under opstart, indtil alle RTG4-strømforsyninger har nået de anbefalede driftsbetingelser |
Ingen specifik ramp-up-ordre påkrævet. Forsyning ramp-up skal stige monotont. | Når VDD og VPP når aktiveringstærsklerne (VDD ~= 0.55V, VPP ~= 2.2V) og
DEVRST_N er frigivet, vil POR Delay Counter køre for ~40 ms typisk (50 ms maks.), derefter tændes enheden for at fungere i overensstemmelse med figur 11 og 12 (DEVRST_N PUFT) af Brugervejledning til systemcontroller (UG0576). Med andre ord tager denne sekvens 40 ms + 1.72036 ms (typisk) fra det punkt, DEVRST_N er blevet frigivet. Bemærk, at efterfølgende brug af DEVRST_N ikke venter POR-tælleren til at udføre opstart til funktionelle opgaver, og derfor tager denne sekvens kun 1.72036 ms (typisk). |
Designet vil udgange blive deaktiveret (dvs. float) under opstart. Når POR-tælleren
er afsluttet, frigives DEVRST_N, og alle VDDI I/O-forsyninger har nået deres ~0.6V-tærskel, så vil I/O'erne blive tristateret med svag pull-up aktiveret, indtil udgangene går over til brugerstyring, i henhold til figur 11 og 12 i UG0576. Kritiske output, som skal forblive lave under opstart, kræver en ekstern 1K-ohm pull-down modstand. |
| DEVRST_N
trukket op til VPP og alle forsyninger ramp op på nogenlunde samme tid |
VDDPLL må ikke være
sidste strømforsyning til ramp op, og skal nå minimum anbefalet driftsvolumentage før den sidste forsyning (VDD eller VDDI) starter rampop for at forhindre PLL-låseoutput fejl. Se RTG4 Clocking Resources User Guide (UG0586) for en forklaring af, hvordan du bruger CCC/PLL READY_VDDPLL input for at fjerne sekventeringskravene til VDDPLL-strømforsyningen. Bind enten SERDES_x_Lyz_VDDAIO til den samme forsyning som VDD, eller sørg for, at de tændes samtidigt. |
Når VDD og VPP når aktiveringstærsklerne (VDD ~= 0.55V, VPP ~= 2.2V),
50 ms POR-forsinkelsestæller vil køre. Enhedens opstart til funktionel timing overholdes Figur 9 og 10 (VDD PUFT) i brugervejledning til systemcontroller (UG0576). Med andre ord er den samlede tid 57.95636 ms. |
Designet vil udgange blive deaktiveret (dvs. float) under opstart. Når POR-tælleren
er afsluttet, frigives DEVRST_N, og alle VDDI IO-forsyninger har nået deres ~0.6V-tærskel, så vil I/O'erne blive tristateret med svag pull-up aktiveret, indtil udgangene går over til brugerstyring, i henhold til figur 9 og 10 i UG0576. Kritiske output, som skal forblive lave under opstart, kræver en ekstern 1K-ohm pull-down modstand. |
| Use Case | Sekvenskrav | Opførsel | Noter |
| VDD/ SERDES_VD DAIO -> VPP/VDDPLL
-> |
Sekvens opført i Scenario-kolonnen.
DEVRST_N trækkes op til VPP. |
Når VDD og VPP når aktiveringstærsklerne (VDD ~= 0.55V, VPP ~= 2.2V), er de 50 ms.
POR-forsinkelsestælleren vil køre. Enhedens opstart til funktionel timing overholder figurerne 9 og 10 (VDD PUFT) af Brugervejledning til systemcontroller (UG0576). Fuldførelsen af enhedens opstartssekvens og opstart til funktionel timing er baseret på den sidste VDDI-forsyning, der er tændt. |
Designet vil udgange blive deaktiveret (dvs. float) under opstart. Når POR-tælleren
er afsluttet, frigives DEVRST_N, og alle VDDI I/O-forsyninger har nået deres ~0.6V-tærskel, så tristateres IO'erne med svag pull-up aktiveret, indtil udgangene går over til brugerkontrol, i henhold til figur 9 og 10 i UG0576. Ingen svag pull-up-aktivering under opstart, før alle VDDI-forsyninger når ~0.6V. Den vigtigste fordel af denne sekvens er den sidste VDDI-forsyning, der når denne aktiveringstærskel vil ikke have den svage pull-up aktiveret og vil i stedet gå direkte fra deaktiveret tilstand til brugerdefineret tilstand. Dette kan hjælpe med at minimere antallet af eksterne 1K pull-down modstande, der kræves til design, som har størstedelen af I/O-banker drevet af den sidste VDDI til at stige. For alle andre I/O-banker, der strømforsynes af en hvilken som helst anden VDDI-forsyning end den sidste VDDI-forsyning, der stiger, kræver de kritiske output, som skal forblive lave under opstart, en ekstern 1K-ohm pull-down modstand. |
| Vent mindst 51ms -> | |||
| VDDI (Alle IO
banker) |
|||
| OR | |||
| VDD/ SERDES_VD DAIO -> | |||
| VPP/ VDDPLL/ 3.3V_VDDI -> | |||
| Vent mindst 51ms -> | |||
| VDDI
(ikke-3.3V_VD DI) |
Overvejelser under DEVRST_N Assertion og Power-Down
Hvis AC439: Board Design and Layout Guidelines for RTG4 FPGA Application Note retningslinjer ikke følges, bedes du genseview følgende detaljer:
- For de givne nedlukningssekvenser i Tabel 2-2 kan brugeren se I/O-fejl eller inrush og forbigående strømhændelser.
- Som angivet i Customer Advisory Notification (CAN) 19002.5 kan afvigelse fra den nedlukningssekvens, der anbefales i RTG4-databladet, udløse en transient strøm på 1.2V VDD-forsyningen. Hvis 3.3V VPP-forsyningen er ramped ned før 1.2V VDD-forsyningen, vil en transient strøm på VDD blive observeret, når VPP og DEVRST_N (drevet af VPP) når ca. 1.0V. Denne transiente strøm opstår ikke, hvis VPP slukkes sidst, i henhold til databladets anbefaling.
- Størrelsen og varigheden af den transiente strøm afhænger af designet programmeret i FPGA'en, specifik kortafkoblingskapacitans og transientresponsen af 1.2V vol.tage regulator. I sjældne tilfælde er der observeret en transient strøm på op til 25A (eller 30 Watt på en nominel 1.2V VDD-forsyning). På grund af den distribuerede karakter af denne VDD-transientstrøm over hele FPGA-stoffet (ikke lokaliseret til et specifikt område) og dens korte varighed, er der ingen pålidelighedsbekymring, hvis power-down-transienten er 25A eller mindre.
- Som en bedste designpraksis skal du følge databladets anbefaling for at undgå den transiente strøm.
- I/O-fejl kan være cirka 1.7 V i 1.2 ms.
- Der kan observeres høj fejl på udgange, der kører Low eller Tristate.
- Der kan observeres lav fejl på udgange, der kører Høj (den lave fejl kan ikke afbødes ved at tilføje en 1 KΩ pull-down).
- Nedlukning af VDDIx tillader først den monotone overgang fra høj til lav, men output kører kortvarigt lavt, hvilket ville påvirke et brugerkort, der eksternt forsøger at trække output højt, når RTG4 VDDIx er slukket. RTG4 kræver, at I/O Pads ikke drives eksternt over VDDIx-bankforsyningen voltagDerfor, hvis en ekstern modstand tilføjes til en anden strømskinne, bør den slukkes samtidigt med VDDIx-forsyningen.
Tabel 2-2. I/O-fejlscenarier, når de ikke følger den anbefalede nedlukningssekvens i AC439Standard outputtilstand VDD (1.2V) VDDIx (<3.3V) VDDIx (3.3V) VPP (3.3 V) DEVRST_N Power Down-adfærd I/O-fejl Nuværende In- Rush I/O-kørsel lavt eller tristateret Ramp ned efter VPP i vilkårlig rækkefølge Ramp ned først Bundet til VPP Ja1 Ja Ramp ned i vilkårlig rækkefølge efter DEVRST_N påstand Påstået før eventuelle forsyninger ramp ned Ja1 Ingen I/O kører højt Ramp ned efter VPP i vilkårlig rækkefølge Ramp ned først Bundet til VPP Ja Ja Ramp ned i vilkårlig rækkefølge før VPP Ramp ned sidst Bundet til VPP No2 Ingen Ramp ned i vilkårlig rækkefølge efter DEVRST_N påstand Påstået før eventuelle forsyninger ramp ned Ja Ingen - En ekstern 1 KΩ pull-down modstand anbefales for at afbøde den høje fejl på kritiske I/O'er, som skal forblive Lav under nedlukning.
- En lav fejl observeres kun for en I/O, der eksternt trækkes op til en strømforsyning, der forbliver strømforsynet som VPP ramps nede. Dette er dog en overtrædelse af enhedens anbefalede driftsbetingelser, da PAD'en ikke må være høj efter den tilsvarende VDDIx ramper nede.
- Hvis DEVRST_N hævdes, kan brugeren se en lav fejl på enhver output I/O, der kører højt og også eksternt trækkes op via en modstand til VDDI. F.eksample, med en 1KΩ pull-up modstand, en lav fejl når et minimum voltage på 0.4V med en varighed på 200 ns kan forekomme før outputtet behandles.
Note: DEVRST_N må ikke trækkes over VPP voltage. For at undgå ovenstående anbefales det stærkt at følge op- og nedlukningssekvenserne beskrevet i AC439: Board Design and Layout Guidelines for RTG4 FPGA Application Note.
Revisionshistorie
Revisionshistorikken beskriver de ændringer, der blev implementeret i dokumentet. Ændringerne er listet efter revision, startende med den aktuelle publikation.
Tabel 3-1. Revisionshistorik
| Revision | Dato | Beskrivelse |
| A | 04/2022 | • Under DEVRST_N assertion vil alle RTG4 I/O'er blive tristateret. Udgange, der drives højt af FPGA-stoffet og eksternt trukket højt på kortet, kan opleve en lav fejl, før de går ind i tristate-tilstanden. Et kortdesign med et sådant output-scenarie skal analyseres for at forstå virkningen af sammenkoblinger til FPGA-udgange, der kan fejle, når DEVRST_N hævdes. For mere information, se trin 5 i afsnittet
2.2. Overvejelser under DEVRST_N Assertion og Power-Down. • Omdøbt Sluk til afsnit 2.2. Overvejelser under DEVRST_N Assertion og Power-Down. • Konverteret til Microchip skabelon. |
| 2 | 02/2022 | • Tilføjet Power-Up sektionen.
• Tilføjet Power Sequencing sektionen. |
| 1 | 07/2019 | Den første udgivelse af dette dokument. |
Mikrochip FPGA-understøttelse
Microchip FPGA-produktgruppen støtter sine produkter med forskellige supporttjenester, herunder kundeservice, teknisk kundesupportcenter, et webwebsted og verdensomspændende salgskontorer. Kunder foreslås at besøge Microchips onlineressourcer, før de kontakter support, da det er meget sandsynligt, at deres forespørgsler allerede er blevet besvaret.
Kontakt teknisk supportcenter via webwebsted på www.microchip.com/support. Nævn FPGA-enhedens varenummer, vælg passende sagskategori, og upload design files, mens du opretter en teknisk supportsag.
Kontakt kundeservice for ikke-teknisk produktsupport, såsom produktpriser, produktopgraderinger, opdateringsoplysninger, ordrestatus og godkendelse.
- Fra Nordamerika, ring 800.262.1060
- resten af verden, ring på 650.318.4460
- Fax, hvor som helst i verden, 650.318.8044
Mikrochippen Webwebsted
Microchip yder online support via vores website kl www.microchip.com/. Denne website bruges til at lave files og information let tilgængelig for kunderne. Noget af det tilgængelige indhold inkluderer:
- Produktsupport – Datablade og errata, ansøgningsnotater og sample-programmer, designressourcer, brugervejledninger og hardwaresupportdokumenter, seneste softwareudgivelser og arkiveret software
- Generel teknisk support – Ofte stillede spørgsmål (FAQ), anmodninger om teknisk support, online diskussionsgrupper, medlemsliste for Microchip-designpartnerprogram
- Microchips virksomhed – Produktvælger- og bestillingsvejledninger, seneste Microchip-pressemeddelelser, oversigt over seminarer og arrangementer, lister over Microchip salgskontorer, distributører og fabriksrepræsentanter
Produktændringsmeddelelsesservice
Microchips underretningstjeneste for produktændringer hjælper med at holde kunderne opdateret på Microchip-produkter. Abonnenter vil modtage e-mail-meddelelser, når der er ændringer, opdateringer, revisioner eller fejl relateret til en specificeret produktfamilie eller udviklingsværktøj af interesse.
For at registrere, gå til www.microchip.com/pcn og følg registreringsvejledningen.
Kundesupport
Brugere af Microchip-produkter kan modtage assistance gennem flere kanaler:
- Distributør eller repræsentant
- Lokalt salgskontor
- Embedded Solutions Engineer (ESE)
- Teknisk support
Kunder bør kontakte deres distributør, repræsentant eller ESE for at få support. Lokale salgskontorer er også tilgængelige for at hjælpe kunder. En liste over salgskontorer og lokationer er inkluderet i dette dokument.
Teknisk support er tilgængelig via webwebsted på: www.microchip.com/support
Mikrochip-enheder kodebeskyttelsesfunktion
Bemærk følgende detaljer om kodebeskyttelsesfunktionen på Microchip-produkter:
- Microchip-produkter opfylder specifikationerne i deres særlige Microchip-datablad.
- Microchip mener, at dens familie af produkter er sikre, når de bruges på den tilsigtede måde, inden for driftsspecifikationerne og under normale forhold.
- Microchip værdsætter og beskytter aggressivt sine intellektuelle ejendomsrettigheder. Forsøg på at bryde kodebeskyttelsesfunktionerne i Microchip-produktet er strengt forbudt og kan være i strid med Digital Millennium Copyright Act.
- Hverken Microchip eller nogen anden halvlederproducent kan garantere sikkerheden af deres kode. Kodebeskyttelse betyder ikke, at vi garanterer, at produktet er "ubrydeligt". Kodebeskyttelse er i konstant udvikling. Microchip er forpligtet til løbende at forbedre kodebeskyttelsesfunktionerne i vores produkter.
Juridisk meddelelse
- Denne publikation og oplysningerne heri må kun bruges med Microchip-produkter, herunder til at designe, teste og integrere Microchip-produkter med din applikation. Brug af disse oplysninger på anden måde overtræder disse vilkår. Oplysninger om enhedsapplikationer gives kun for din bekvemmelighed og kan blive erstattet
ved opdateringer. Det er dit ansvar at sikre, at din ansøgning lever op til dine specifikationer. Kontakt dit lokale Microchip salgskontor for yderligere support, eller få yderligere support på www.microchip.com/en-us/support/design-help/client-support-services. - DISSE OPLYSNINGER LEVERES AF MICROCHIP "SOM DE ER". MICROCHIP GIVER INGEN REPRÆSENTATIONER ELLER GARANTIER AF NOGEN ART, HVERKEN UDTRYKKELIGE ELLER UNDERFORSTÅEDE, SKRIFTLIGE ELLER mundtlige, LOVBESTEMMET
ELLER PÅ ANDEN MÅDE RELATERET TIL OPLYSNINGERNE, HERUNDER MEN IKKE BEGRÆNSET TIL ENHVER UNDERFORSTÅET GARANTI FOR IKKE-KRÆNKELSE, SALGBARHED OG EGNETHED TIL ET BESTEMT FORMÅL, ELLER GARANTIER RELATERET TIL DETS TILSTAND, ELLER KVALITET. - MICROCHIP VIL UNDER INGEN OMSTÆNDIGHEDER VÆRE ANSVARLIG FOR NOGEN INDIREKTE, SÆRLIGE, STRAFFENDE, TILFÆLDELIGE ELLER FØLGETAB, SKADER, OMKOSTNINGER ELLER UDGIFTER AF NOGEN ART, SOM ER RELATET TIL OPLYSNINGERNE ELLER DERES ANVENDELSE, UNDER ANDET ELLER ARGANG. MULIGHEDEN ELLER SKADERNE ER FORUDSIGELIGE. I DET FULDSTÆNDE OMFANG, DET ER TILLADT AF LOVEN, VIL MICROCHIPS SAMLEDE ANSVAR PÅ ALLE KRAV PÅ NOGEN MÅDE RELATET TIL INFORMATIONEN ELLER DERES ANVENDELSE IKKE OVERstige BELØBET, HVIS NOGET, SOM DU HAR BETALT DIREKTE TIL MICRATIONOCHIP.
Brug af Microchip-enheder i livsstøtte- og/eller sikkerhedsapplikationer er helt på købers risiko, og køberen indvilliger i at forsvare, skadesløsholde og holde Microchip skadesløs fra enhver skade, krav, sager eller udgifter som følge af sådan brug. Ingen licenser videregives, implicit eller på anden måde, under nogen af Microchips intellektuelle ejendomsrettigheder, medmindre andet er angivet.
Varemærker
- Mikrochipnavnet og logoet, Microchiplogoet, Adaptec, AnyRate, AVR, AVR-logoet, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, Microsemi-logo, MOST, MOST-logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32-logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST-logo, SuperFlash , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron og XMEGA er registrerede varemærker tilhørende Microchip Technology Incorporated i USA og andre lande.
- AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet-Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath og ZL er registrerede varemærker tilhørende Microchip Technology Incorporated i USA
- Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic DAMage Matching , ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Paralleling, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express, NVMe, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL . , Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect og ZENA er varemærker tilhørende Microchip Technology Incorporated i
USA og andre lande. - SQTP er et servicemærke tilhørende Microchip Technology Incorporated i USA Adaptec-logoet, Frequency on Demand, Silicon Storage Technology, Symmcom og Trusted Time er registrerede varemærker tilhørende Microchip Technology Inc. i andre lande.
- GestIC er et registreret varemærke tilhørende Microchip Technology Germany II GmbH & Co. KG, et datterselskab af Microchip Technology Inc., i andre lande.
Alle andre varemærker nævnt heri tilhører deres respektive virksomheder.
© 2022, Microchip Technology Incorporated og dets datterselskaber. Alle rettigheder forbeholdes.
ISBN: 978-1-6683-0362-7
Kvalitetsstyringssystem
For information om Microchips kvalitetsstyringssystemer, besøg venligst www.microchip.com/quality.
Verdensomspændende salg og service
| AMERIKA | ASIEN/PACIFIK | ASIEN/PACIFIK | EUROPA |
| Virksomhedskontor
2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tlf.: 480-792-7200 Fax: 480-792-7277 Teknisk support: www.microchip.com/support Web Adresse: www.microchip.com Atlanta Duluth, GA Tlf.: 678-957-9614 Fax: 678-957-1455 Austin, TX Tlf.: 512-257-3370 Boston Westborough, MA Tlf.: 774-760-0087 Fax: 774-760-0088 Chicago Itasca, IL Tlf.: 630-285-0071 Fax: 630-285-0075 Dallas Addison, TX Tlf.: 972-818-7423 Fax: 972-818-2924 Detroit Novi, MI Tlf.: 248-848-4000 Houston, TX Tlf.: 281-894-5983 Indianapolis Noblesville, IN Tlf.: 317-773-8323 Fax: 317-773-5453 Tlf.: 317-536-2380 Los Angeles Mission Viejo, CA Tlf.: 949-462-9523 Fax: 949-462-9608 Tlf.: 951-273-7800 Raleigh, NC Tlf.: 919-844-7510 New York, NY Tlf.: 631-435-6000 San Jose, CA Tlf.: 408-735-9110 Tlf.: 408-436-4270 Canada – Toronto Tlf.: 905-695-1980 Fax: 905-695-2078 |
Australien – Sydney
Tlf.: 61-2-9868-6733 Kina – Beijing Tlf.: 86-10-8569-7000 Kina – Chengdu Tlf.: 86-28-8665-5511 Kina – Chongqing Tlf.: 86-23-8980-9588 Kina – Dongguan Tlf.: 86-769-8702-9880 Kina – Guangzhou Tlf.: 86-20-8755-8029 Kina – Hangzhou Tlf.: 86-571-8792-8115 Kina – Hong Kong SAR Tlf.: 852-2943-5100 Kina – Nanjing Tlf.: 86-25-8473-2460 Kina – Qingdao Tlf.: 86-532-8502-7355 Kina – Shanghai Tlf.: 86-21-3326-8000 Kina – Shenyang Tlf.: 86-24-2334-2829 Kina – Shenzhen Tlf.: 86-755-8864-2200 Kina – Suzhou Tlf.: 86-186-6233-1526 Kina – Wuhan Tlf.: 86-27-5980-5300 Kina – Xian Tlf.: 86-29-8833-7252 Kina – Xiamen Tlf.: 86-592-2388138 Kina – Zhuhai Tlf.: 86-756-3210040 |
Indien – Bangalore
Tlf.: 91-80-3090-4444 Indien – New Delhi Tlf.: 91-11-4160-8631 Indien - Pune Tlf.: 91-20-4121-0141 Japan – Osaka Tlf.: 81-6-6152-7160 Japan – Tokyo Tlf.: 81-3-6880- 3770 Korea – Daegu Tlf.: 82-53-744-4301 Korea – Seoul Tlf.: 82-2-554-7200 Malaysia - Kuala Lumpur Tlf.: 60-3-7651-7906 Malaysia – Penang Tlf.: 60-4-227-8870 Filippinerne – Manila Tlf.: 63-2-634-9065 Singapore Tlf.: 65-6334-8870 Taiwan – Hsin Chu Tlf.: 886-3-577-8366 Taiwan – Kaohsiung Tlf.: 886-7-213-7830 Taiwan - Taipei Tlf.: 886-2-2508-8600 Thailand – Bangkok Tlf.: 66-2-694-1351 Vietnam – Ho Chi Minh Tlf.: 84-28-5448-2100 |
Østrig – Wels
Tlf.: 43-7242-2244-39 Fax: 43-7242-2244-393 Danmark – København Tlf.: 45-4485-5910 Fax: 45-4485-2829 Finland – Espoo Tlf.: 358-9-4520-820 Frankrig – Paris Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Tyskland – Garching Tlf.: 49-8931-9700 Tyskland – Haan Tlf.: 49-2129-3766400 Tyskland – Heilbronn Tlf.: 49-7131-72400 Tyskland – Karlsruhe Tlf.: 49-721-625370 Tyskland – München Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Tyskland – Rosenheim Tlf.: 49-8031-354-560 Israel – Ra'anana Tlf.: 972-9-744-7705 Italien – Milano Tlf.: 39-0331-742611 Fax: 39-0331-466781 Italien – Padova Tlf.: 39-049-7625286 Holland – Drunen Tlf.: 31-416-690399 Fax: 31-416-690340 Norge – Trondheim Tlf.: 47-72884388 Polen – Warszawa Tlf.: 48-22-3325737 Rumænien – Bukarest Tel: 40-21-407-87-50 Spanien - Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Sverige – Göteborg Tel: 46-31-704-60-40 Sverige – Stockholm Tlf.: 46-8-5090-4654 Storbritannien – Wokingham Tlf.: 44-118-921-5800 Fax: 44-118-921-5820 |
© 2022 Microchip Technology Inc. og dets datterselskaber
Dokumenter/ressourcer
 |
MICROCHIP RTG4 Addendum RTG4 FPGAs Board Design and Layout Guidelines [pdfBrugervejledning RTG4 Addendum RTG4 FPGAs Board Design and Layout Guidelines, RTG4, Addendum RTG4 FPGAs Board Design and Layout Guidelines, Design and Layout Guidelines |
