Dodatak MICROCHIP RTG4 RTG4 FPGA pločama dizajn i smjernice za izgled
Uvod
Ovaj dodatak AC439: Smjernice za dizajn i izgled ploče za RTG4 FPGA Application Note, pruža dodatne informacije kako bi se naglasilo da smjernice za usklađivanje duljine DDR3 objavljene u reviziji 9 ili novijoj imaju prednost nad izgledom ploče koji se koristi za razvojni komplet RTG4™. U početku je razvojni komplet RTG4 bio dostupan samo uz Engineering Silicon (ES). Nakon početnog izdanja, komplet je kasnije popunjen standardnim (STD) uređajima za proizvodnju RTG1 razreda brzine i -4 stupnja brzine. Brojevi dijelova, RTG4-DEV-KIT i RTG4-DEV-KIT-1 dolaze s uređajima za STD stupanj brzine odnosno -1.
Nadalje, ovaj dodatak uključuje detalje o I/O ponašanju uređaja za različite sekvence uključivanja i isključivanja, kao i DEVRST_N tvrdnju tijekom normalnog rada.
Analiza izgleda RTG4-DEV-KIT DDR3 ploče
- RTG4 razvojni komplet implementira 32-bitno podatkovno i 4-bitno ECC DDR3 sučelje za svaki od dva ugrađena RTG4 FDDR kontrolera i PHY blokove (FDDR East i West). Sučelje je fizički organizirano kao staza s pet podatkovnih bajtova.
- Komplet slijedi fly by shemu usmjeravanja kako je opisano u odjeljku Smjernice za DDR3 raspored AC439: Smjernice za dizajn ploče i raspored za RTG4 FPGA Napomena o aplikaciji. Međutim, budući da je ovaj razvojni komplet dizajniran prije objavljivanja bilješke o aplikaciji, nije u skladu s ažuriranim smjernicama za usklađivanje duljina opisanih u bilješci o aplikaciji. U specifikaciji DDR3 postoji ograničenje od +/- 750 ps za nesklad između stroboskopa podataka (DQS) i DDR3 takta (CK) na svakom DDR3 memorijskom uređaju tijekom transakcije pisanja (DSS).
- Kada se slijede smjernice za usklađivanje duljine u AC439 reviziji 9 ili kasnijim verzijama bilješke o aplikaciji, raspored RTG4 ploče zadovoljit će tDQSS ograničenje za -1 i STD uređaje s ocjenom brzine u cijelom procesu, vol.tage, i radni raspon temperature (PVT) koji podržavaju proizvodni uređaji RTG4. To se postiže uzimanje u obzir najgoreg slučaja iskrivljenja izlaza između DQS i CK na pinovima RTG4. Konkretno, kada koristite
ugrađeni RTG4 FDDR kontroler plus PHY, DQS vodi CK za 370 ps maksimalno za -1 uređaj s ocjenom brzine, a DQS vodi CK za 447 ps maksimalno za STD uređaj s ocjenom brzine, u najgorem slučaju. - Na temelju analize prikazane u tablici 1-1, RTG4-DEV-KIT-1 zadovoljava tDQSS ograničenja na svakom memorijskom uređaju, u najgorem slučaju radnih uvjeta za RTG4 FDDR. Međutim, kao što je prikazano u tablici 1-2, raspored RTG4-DEV-KIT, popunjen RTG4 uređajima STD brzine, ne zadovoljava tDQSS za četvrti i peti memorijski uređaj u fly-by topologiji, u najgorem slučaju radnih uvjeta za RTG4 FDDR. Općenito, RTG4-DEV-KIT se koristi u tipičnim uvjetima, kao što je sobna temperatura u laboratorijskom okruženju. Stoga ova analiza najgoreg slučaja nije primjenjiva na RTG4-DEV-KIT koji se koristi u tipičnim uvjetima. Analiza služi kao exampzašto je važno slijediti smjernice za usklađivanje duljine DDR3 navedene u AC439, tako da dizajn korisničke ploče zadovoljava tDQSS za primjenu u letu.
- Da dodatno elaboriram ovaj exampi pokazati kako ručno kompenzirati raspored ploče RTG4 koji ne može zadovoljiti smjernice za usklađivanje duljine AC439 DDR3, RTG4-DEV-KIT sa STD uređajima brzine i dalje može zadovoljiti tDQSS na svakom memorijskom uređaju, u najgorem slučaju, jer ugrađeni RTG4 FDDR kontroler plus PHY ima mogućnost statičkog kašnjenja DQS signala po traci bajta podataka. Ovaj statički pomak može se koristiti za smanjenje nesimetrije između DQS i CK na memorijskom uređaju koji ima tDQSS > 750 ps. Pogledajte odjeljak DRAM Training, u UG0573: RTG4 FPGA High Speed DDR Interfaces User Guide za više informacija o korištenju statičkih kontrola odgode (u registru REG_PHY_WR_DQS_SLAVE_RATIO) za DQS tijekom transakcije pisanja. Ova vrijednost odgode može se koristiti u Libero® SoC-u kada se instancira FDDR kontroler s automatskom inicijalizacijom modificiranjem automatski generiranog CoreABC FDDR inicijalizacijskog koda. Sličan postupak može se primijeniti na izgled korisničke ploče koji ne zadovoljava tDQSS na svakom memorijskom uređaju.
Tablica 1-1. Procjena RTG4-DEV-KIT-1 tDQSS izračuna za -1 dijelove i FDDR1 sučelje
| Put je analiziran | Duljina sata (mili) | Kašnjenje širenja takta (ps) | Duljina podataka (mili) | Propagacija podataka
Kašnjenje (ps) |
Razlika između CLKDQS
zbog usmjeravanja (mili) |
tDQSS na svakoj memoriji, nakon nagiba ploče+FPGA DQSCLK
nakošenost (ps) |
| FPGA-1. memorija | 2578 | 412.48 | 2196 | 351.36 | 61.12 | 431.12 |
| FPGA-2. memorija | 3107 | 497.12 | 1936 | 309.76 | 187.36 | 557.36 |
| FPGA-3rd memorija | 3634 | 581.44 | 2231 | 356.96 | 224.48 | 594.48 |
| FPGA-4. memorija | 4163 | 666.08 | 2084 | 333.44 | 332.64 | 702.64 |
| FPGA-5. memorija | 4749 | 759.84 | 2848 | 455.68 | 304.16 | 674.16 |
Bilješka: U najgorem slučaju, RTG4 FDDR DDR3 DQS-CLK iskrivljenost za -1 uređaje je 370 ps maksimalno i 242 ps najmanje.
Tablica 1-2. Procjena RTG4-DEV-KIT tDQSS izračuna za STD dijelove i FDDR1 sučelje
| Put je analiziran | Duljina sata (mili) | Kašnjenje širenja sata
(p.s) |
Duljina podataka (mili) | Kašnjenje širenja podataka (ps) | Razlika između CLKDQS
zbog usmjeravanja (mili) |
tDQSS na svakoj memoriji, nakon nagiba ploče+FPGA DQSCLK
nakošenost (ps) |
| FPGA-1. memorija | 2578 | 412.48 | 2196 | 351.36 | 61.12 | 508.12 |
| FPGA-2. memorija | 3107 | 497.12 | 1936 | 309.76 | 187.36 | 634.36 |
| FPGA-3rd memorija | 3634 | 581.44 | 2231 | 356.96 | 224.48 | 671.48 |
| FPGA-4. memorija | 4163 | 666.08 | 2084 | 333.44 | 332.64 | 779.64 |
| FPGA-5. memorija | 4749 | 759.84 | 2848 | 455.68 | 304.16 | 751.16 |
Bilješka: U najgorem slučaju, RTG4 FDDR DDR3 DQS-CLK iskrivljenost za STD uređaje je 447 ps maksimalno i 302 ps najmanje.
Bilješka: Procjena kašnjenja širenja ploče od 160 ps/inču korištena je u ovoj analizi, nprample za referencu. Stvarno kašnjenje širenja ploče za korisničku ploču ovisi o specifičnoj ploči koja se analizira.
Sekvenciranje snage
Ovaj dodatak AC439: Smjernice za dizajn i izgled ploče za RTG4 FPGA Application Note, pruža dodatne informacije, kako bi se naglasila važnost poštivanja Smjernica za dizajn ploče. Pobrinite se da se slijede smjernice u pogledu uključivanja i isključivanja.
Power-up
U sljedećoj tablici navedeni su preporučeni slučajevi korištenja napajanja i njihove odgovarajuće smjernice za uključivanje.
Tablica 2-1. Smjernice za uključivanje
| Slučaj upotrebe | Zahtjev slijeda | Ponašanje | Bilješke |
| DEVRST_N
Pojavljuje se tijekom uključivanja, sve dok sva RTG4 napajanja ne dostignu preporučene radne uvjete |
Nema specifičnog ramp-potrebna narudžba. Opskrba ramp-up mora monotono rasti. | Jednom kada VDD i VPP dostignu pragove aktivacije (VDD ~= 0.55 V, VPP ~= 2.2 V) i
DEVRST_N je pušten, brojač POR odgode će raditi Tipično ~40 ms (maksimalno 50 ms), zatim uključivanje uređaja do funkcionalnosti u skladu sa slikama 11 i 12 (DEVRST_N PUFT) od Korisnički priručnik za kontroler sustava (UG0576). Drugim riječima, ovaj niz traje 40 ms + 1.72036 ms (tipično) od točke kada je DEVRST_N otpušten. Imajte na umu da naknadna upotreba DEVRST_N ne čeka POR brojač za izvođenje napajanja za funkcionalne zadatke i stoga ovaj niz traje samo 1.72036 ms (tipično). |
Prema dizajnu, izlazi će biti onemogućeni (tj. plutajući) tijekom uključivanja. Nakon što POR brojač
je dovršen, DEVRST_N je pušten i sve VDDI I/O zalihe su dosegle svoje ~0.6 V praga, tada će I/O biti tristatirani s aktiviranim slabim podizanjem, sve dok izlazi ne prijeđu pod kontrolu korisnika, prema slikama 11 i 12 iz UG0576. Kritični izlazi koji moraju ostati niski tijekom uključivanja zahtijevaju vanjski otpornik od 1K-ohma. |
| DEVRST_N
dovučen do VPP i sve zalihe ramp gore otprilike u isto vrijeme |
VDDPLL ne smije biti
zadnje napajanje na ramp gore, i mora doseći minimalni preporučeni radni volumentage prije posljednjeg napajanja (VDD ili VDDI) počinje rampkako biste spriječili PLL zaključani izlaz pogreške. Pogledajte RTG4 Clocking Resources User Guide (UG0586) za objašnjenje kako koristiti CCC/PLL READY_VDDPLL ulaz za uklanjanje zahtjeva sekvenciranja za VDDPLL napajanje. Povežite SERDES_x_Lyz_VDDAIO s istim napajanjem kao i VDD ili osigurajte istovremeno uključivanje. |
Jednom kada VDD i VPP dostignu pragove aktivacije (VDD ~= 0.55 V, VPP ~= 2.2 V),
Pokretat će se brojač POR odgode od 50 ms. Pridržava se vremena uključivanja uređaja do funkcionalnog vremena Slike 9 i 10 (VDD PUFT) Korisničkog vodiča za kontroler sustava (UG0576). Drugim riječima, ukupno vrijeme je 57.95636 ms. |
Prema dizajnu, izlazi će biti onemogućeni (tj. plutajući) tijekom uključivanja. Nakon što POR brojač
je dovršeno, DEVRST_N je pušten i sve VDDI IO zalihe su dosegle svoje ~0.6 V praga, tada će I/O biti tristatirani s aktiviranim slabim podizanjem, sve dok izlazi ne prijeđu pod kontrolu korisnika, prema slikama 9 i 10 iz UG0576. Kritični izlazi koji moraju ostati niski tijekom uključivanja zahtijevaju vanjski otpornik od 1K-ohma. |
| Slučaj upotrebe | Zahtjev slijeda | Ponašanje | Bilješke |
| VDD/ SERDES_VD DAIO -> VPP/VDDPLL
-> |
Redoslijed naveden u stupcu scenarija.
DEVRST_N je povučen na VPP. |
Jednom kada VDD i VPP dostignu pragove aktivacije (VDD ~= 0.55 V, VPP ~= 2.2 V) 50 ms
Pokrenut će se brojač POR kašnjenja. Uključivanje uređaja do funkcionalnog vremena pridržava se slika 9 i 10 (VDD PUFT) od Korisnički priručnik za kontroler sustava (UG0576). Završetak redoslijeda uključivanja uređaja i uključivanje do funkcionalnog vremena temelji se na zadnjem VDDI napajanju koje je uključeno. |
Prema dizajnu, izlazi će biti onemogućeni (tj. plutajući) tijekom uključivanja. Nakon što POR brojač
je dovršen, DEVRST_N je pušten i sve VDDI I/O zalihe su dosegle svoje ~0.6 V praga, tada će IO-ovi biti tristatirani s aktiviranim slabim povlačenjem, sve dok izlazi ne prijeđu pod kontrolu korisnika, prema slikama 9 i 10 UG0576. Nema slabe aktivacije pull-up tijekom uključivanja sve dok sva VDDI napajanja ne dostignu ~0.6 V. Ključna korist ovog niza je da posljednji VDDI izvor koji doseže ovaj aktivacijski prag neće imati aktivirano slabo povlačenje i umjesto toga će prijeći izravno iz onemogućenog načina rada u korisnički definiran način rada. Ovo može pomoći u minimiziranju broja vanjskih 1K padajućih otpornika potrebnih za dizajne koji imaju većinu I/O banaka koje napaja zadnji VDDI za povećanje. Za sve druge I/O grupe koje se napajaju bilo kojim VDDI napajanjem osim zadnjeg VDDI napajanja koje se povećava, kritični izlazi koji moraju ostati niski tijekom uključivanja zahtijevaju vanjski otpornik od 1 K- ohma. |
| Pričekajte najmanje 51 ms -> | |||
| VDDI (svi IO
banke) |
|||
| OR | |||
| VDD/ SERDES_VD DAIO -> | |||
| VPP/ VDDPLL/ 3.3V_VDDI -> | |||
| Pričekajte najmanje 51 ms -> | |||
| VDDI
(ne-3.3V_VD DI) |
Razmatranja tijekom DEVRST_N tvrdnje i isključivanja
Ako se AC439: Smjernice za dizajn i izgled ploče za RTG4 FPGA Napomene o primjeni ne slijede, ponovnoview sljedeće pojedinosti:
- Za dane sekvence isključenja napajanja u tablici 2-2, korisnik može vidjeti I/O smetnje ili udarne i prolazne strujne događaje.
- Kao što je navedeno u Savjetodavnoj obavijesti za korisnike (CAN) 19002.5, odstupanje od redoslijeda isključivanja koji se preporučuje u podatkovnoj tablici RTG4 može izazvati prolaznu struju na 1.2 V VDD napajanju. Ako je 3.3 V VPP napajanje ramped dolje prije napajanja od 1.2 V VDD, prijelazna struja na VDD će se primijetiti kako VPP i DEVRST_N (napaja ih VPP) dosegnu približno 1.0 V. Ova prijelazna struja se ne pojavljuje ako je VPP posljednji isključen, prema preporuci podatkovne tablice.
- Veličina i trajanje prijelazne struje ovise o dizajnu programiranom u FPGA, specifičnom rastavljajućem kapacitetu ploče i prijelaznom odzivu 1.2 V vol.tage regulator. U rijetkim slučajevima primijećena je prolazna struja do 25 A (ili 30 W na nominalnom 1.2 V VDD napajanju). Zbog distribuirane prirode ove VDD prijelazne struje kroz cijelu FPGA strukturu (nije lokalizirana na određeno područje) i njezinog kratkog trajanja, nema razloga za zabrinutost u vezi s pouzdanošću ako je prijelazno napajanje 25 A ili manje.
- Kao najbolju praksu projektiranja, slijedite preporuke u podatkovnoj tablici kako biste izbjegli prolaznu struju.
- I/O smetnje mogu biti približno 1.7 V za 1.2 ms.
- Mogu se primijetiti veliki problemi na izlazima koji pokreću Low ili Tristate.
- Može se primijetiti niska greška na izlazima koja pokreću Visoku (niska greška ne može se ublažiti dodavanjem padajućeg 1 KΩ).
- Isključivanje VDDIx-a najprije omogućuje monoton prijelaz s High na Low, ali izlaz nakratko pada na nisko, što bi utjecalo na korisničku ploču koja pokušava eksterno povući izlaz na high kada se RTG4 VDDIx isključi. RTG4 zahtijeva da I/O jastučići ne budu eksterno pokretani iznad VDDIx banke napajanja voltagStoga, ako se vanjski otpornik doda na drugu tračnicu napajanja, on bi se trebao isključiti istovremeno s VDDIx napajanjem.
Tablica 2-2. Scenariji I/O kvarova kada se ne slijedi preporučeni redoslijed isključivanja u AC439Zadano stanje izlaza VDD (1.2 V) VDDIx (<3.3 V) VDDIx (3.3 V) VPP (3.3 V) DEVRST_N Ponašanje pri isključivanju U/I greška Current In- Rush I/O je nisko ili trostruko Ramp dolje nakon VPP bilo kojim redoslijedom Ramp prvi dolje Vezan za VPP Da1 Da Ramp prema dolje bilo kojim redoslijedom nakon DEVRST_N tvrdnje Tvrdi se prije bilo kakvih opskrba ramp dolje Da1 Ne I/O vozi visoko Ramp dolje nakon VPP bilo kojim redoslijedom Ramp prvi dolje Vezan za VPP Da Da Ramp prema dolje bilo kojim redoslijedom prije VPP Ramp dolje zadnji Vezan za VPP No2 Ne Ramp prema dolje bilo kojim redoslijedom nakon DEVRST_N tvrdnje Tvrdi se prije bilo kakvih opskrba ramp dolje Da Ne - Preporuča se vanjski otpornik od 1 KΩ za ublažavanje velikog kvara na kritičnim I/O, koji mora ostati nizak tijekom nestanka napajanja.
- Nizak problem se opaža samo za I/O koji je eksterno priključen na napajanje koje ostaje napajano kao VPP ramps dolje. Međutim, ovo je kršenje preporučenih radnih uvjeta uređaja jer PAD ne smije biti visok nakon odgovarajućeg VDDIx ramps dolje.
- Ako se potvrdi DEVRST_N, korisnik može vidjeti nisku grešku na bilo kojem izlaznom I/O-u koji je visok i također eksterno povučen preko otpornika na VDDI. Na primjerample, s 1KΩ pull-up otpornikom, niska greška koja doseže minimalni voltage od 0.4 V s trajanjem od 200 ns može se pojaviti prije izlaza koji se tretira.
Bilješka: DEVRST_N se ne smije povlačiti iznad VPP voltage. Kako bi se izbjeglo gore navedeno, toplo se preporučuje da slijedite sekvence uključivanja i isključivanja opisane u AC439: Smjernice za dizajn ploče i raspored za RTG4 FPGA Napomena o aplikaciji.
Povijest revizija
Povijest revizija opisuje promjene koje su implementirane u dokument. Promjene su navedene po reviziji, počevši od trenutne publikacije.
Tablica 3-1. Povijest revizija
| Revizija | Datum | Opis |
| A | 04/2022 | • Tijekom DEVRST_N tvrdnje, svi RTG4 I/O će biti tristatirani. Izlazi koji su visoko pokrenuti pomoću FPGA tkanine i eksterno povučeni visoko na ploči mogu doživjeti mali problem prije ulaska u stanje tri stanja. Dizajn ploče s takvim izlaznim scenarijem mora se analizirati kako bi se razumio utjecaj međupovezanosti na FPGA izlaze koji bi mogli izazvati kvarove kada se potvrdi DEVRST_N. Za više informacija pogledajte korak 5 u odjeljku
2.2. Razmatranja tijekom DEVRST_N tvrdnje i isključivanja. • Preimenovano Nema struje na odjeljak 2.2. Razmatranja tijekom DEVRST_N tvrdnje i isključivanja. • Pretvoreno u predložak Microchip. |
| 2 | 02/2022 | • Dodan odjeljak Power-Up.
• Dodan odjeljak Power Sequencing. |
| 1 | 07/2019 | Prva objava ovog dokumenta. |
Microchip FPGA podrška
Microchip FPGA grupa proizvoda podupire svoje proizvode raznim uslugama podrške, uključujući Službu za korisnike, Centar za tehničku podršku za korisnike, webmjestu i prodajnim uredima diljem svijeta. Korisnicima se predlaže da posjete Microchipove online resurse prije kontaktiranja podrške jer je vrlo vjerojatno da je na njihove upite već odgovoreno.
Kontaktirajte Centar za tehničku podršku putem webstranici na www.microchip.com/support. Navedite broj dijela FPGA uređaja, odaberite odgovarajuću kategoriju slučaja i prenesite dizajn files tijekom izrade slučaja tehničke podrške.
Obratite se korisničkoj službi za netehničku podršku proizvoda, kao što su cijene proizvoda, nadogradnje proizvoda, ažurirane informacije, status narudžbe i autorizacija.
- Iz Sjeverne Amerike nazovite 800.262.1060
- ostatak svijeta, nazovite 650.318.4460
- Faks, s bilo kojeg mjesta u svijetu, 650.318.8044
Microchip Webmjesto
Microchip pruža online podršku putem našeg webmjesto na www.microchip.com/. Ovaj webmjesto se koristi za izradu filei informacije koje su lako dostupne kupcima. Neki od dostupnih sadržaja uključuju:
- Podrška za proizvode – Liste podataka i ispravke, bilješke o primjeni i sampprogrami, resursi za dizajn, korisnički vodiči i dokumenti za hardversku podršku, najnovija izdanja softvera i arhivirani softver
- Opća tehnička podrška – Često postavljana pitanja (FAQ), zahtjevi za tehničku podršku, online grupe za raspravu, popis članova partnerskog programa Microchip design
- Poslovanje Microchipa – Vodiči za odabir i naručivanje proizvoda, najnovija Microchipova priopćenja za tisak, popisi seminara i događaja, popisi prodajnih ureda Microchipa, distributera i predstavnika tvornica
Usluga obavijesti o promjeni proizvoda
Microchipova usluga obavješćivanja o promjeni proizvoda pomaže korisnicima da budu u toku s Microchipovim proizvodima. Pretplatnici će primiti obavijest e-poštom kad god postoje promjene, ažuriranja, revizije ili pogreške vezane uz određenu obitelj proizvoda ili razvojni alat od interesa.
Za registraciju idite na www.microchip.com/pcn i slijedite upute za registraciju.
Korisnička podrška
Korisnici Microchip proizvoda mogu dobiti pomoć kroz nekoliko kanala:
- Distributer ili zastupnik
- Lokalni prodajni ured
- Inženjer za ugrađena rješenja (ESE)
- Tehnička podrška
Korisnici bi trebali kontaktirati svog distributera, predstavnika ili ESE za podršku. Lokalni prodajni uredi također su dostupni za pomoć kupcima. Popis prodajnih ureda i lokacija uključen je u ovaj dokument.
Tehnička podrška dostupna je putem webstranica na: www.microchip.com/support
Značajka zaštite koda Microchip uređaja
Imajte na umu sljedeće pojedinosti značajke zaštite koda na Microchip proizvodima:
- Microchip proizvodi zadovoljavaju specifikacije sadržane u njihovom posebnom Microchip podatkovnom listu.
- Microchip vjeruje da je njegova obitelj proizvoda sigurna kada se koristi na predviđeni način, unutar radnih specifikacija i pod normalnim uvjetima.
- Microchip cijeni i agresivno štiti svoja prava intelektualnog vlasništva. Pokušaji kršenja značajki zaštite koda Microchipovih proizvoda strogo su zabranjeni i mogu predstavljati kršenje Zakona o autorskim pravima u digitalnom tisućljeću.
- Niti Microchip niti bilo koji drugi proizvođač poluvodiča ne može jamčiti sigurnost svog koda. Zaštita kodom ne znači da jamčimo da je proizvod "neslomljiv". Zaštita koda stalno se razvija. Microchip je predan stalnom poboljšanju značajki zaštite koda naših proizvoda.
Pravna obavijest
- Ova publikacija i informacije u njoj mogu se koristiti samo s Microchip proizvodima, uključujući dizajn, testiranje i integraciju Microchip proizvoda s vašom aplikacijom. Korištenje ovih informacija na bilo koji drugi način krši ove uvjete. Informacije o aplikacijama uređaja dane su samo radi vaše udobnosti i mogu se zamijeniti
po ažuriranjima. Vaša je odgovornost osigurati da vaša aplikacija zadovoljava vaše specifikacije. Obratite se svom lokalnom Microchipovom prodajnom uredu za dodatnu podršku ili potražite dodatnu podršku na www.microchip.com/en-us/support/design-help/client-support-services. - OVE INFORMACIJE PRUŽA MICROCHIP "KAKVE JESU". MICROCHIP NE DAJE NIKAKVA IZJAVA ILI JAMSTVA BILO KOJE VRSTE, BILO IZRIČITA ILI IMPLICITNA, PISMENA ILI USMENA, ZAKONSKA
ILI NA DRUGI NAČIN, U VEZI S INFORMACIJAMA, UKLJUČUJUĆI, ALI NE OGRANIČAVAJUĆI SE NA BILO KOJA POSREDNA JAMSTVA NEKRŠENJA, PRIKLADNOSTI ZA PRODAJU I PRIKLADNOSTI ZA ODREĐENU NAMJENU, ILI JAMSTVA VEZANA NA NJEGOVO STANJE, KVALITETU ILI IZVEDBU. - MICROCHIP NI U KOJEM SLUČAJU NEĆE BITI ODGOVORAN ZA BILO KOJI NEIZRAVNI, POSEBNI, KAZNENI, SLUČAJNI ILI POSLJEDIČNI GUBITAK, ŠTETU, TROŠAK ILI IZDAK BILO KOJE VRSTE BILO KOJE VRSTE U VEZI S INFORMACIJAMA ILI NJIHOVIM KORIŠTENJEM, KAKO BILO UZROKOVANO, ČAK I AKO MICROCHIP JE OBAVIJEŠTEN O MOGUĆNOSTI ILI SU ŠTETE PREDVIĐENE. U NAJVEĆOJ MJERI DOPUŠTENOJ ZAKONOM, UKUPNA ODGOVORNOST MICROCHIPA ZA SVE ZAHTJEVE NA BILO KOJI NAČIN VEZANE S INFORMACIJAMA ILI NJIHOVIM KORIŠTENJEM NEĆE PRELAZITI IZNOS NAKNADA, AKO IH POSTOJE, KOJE STE PLATILI IZRAVNO MICROCHIPU ZA INFORMACIJE.
Korištenje Microchip uređaja u aplikacijama za održavanje života i/ili sigurnost u potpunosti je na rizik kupca, a kupac se slaže da će braniti, obeštetiti i zaštititi Microchip od bilo koje štete, potraživanja, tužbi ili troškova proizašlih iz takve upotrebe. Nikakve licence se ne prenose, implicitno ili na neki drugi način, pod bilo kojim Microchipovim pravima intelektualnog vlasništva osim ako nije drugačije navedeno.
Zaštitni znakovi
- Naziv i logotip Microchipa, logotip Microchipa, Adaptec, AnyRate, AVR, AVR logotip, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron i XMEGA registrirani su zaštitni znaci Microchip Technology Incorporated u SAD-u i drugim zemljama.
- AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath i ZL registrirani su zaštitni znaci Microchip Technology Incorporated u SAD-u
- Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DAM , ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Paralleling, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express, NVMe, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE , Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect i ZENA zaštitni su znaci tvrtke Microchip Technology Incorporated u
SAD i druge zemlje. - SQTP je uslužni znak tvrtke Microchip Technology Incorporated u SAD-u. Logotip Adaptec, Frequency on Demand, Silicon Storage Technology, Symmcom i Trusted Time registrirani su zaštitni znaci Microchip Technology Inc. u drugim zemljama.
- GestIC je registrirani zaštitni znak Microchip Technology Germany II GmbH & Co. KG, podružnice Microchip Technology Inc., u drugim zemljama.
Svi ostali ovdje spomenuti zaštitni znakovi vlasništvo su svojih odgovarajućih tvrtki.
© 2022, Microchip Technology Incorporated i njegove podružnice. Sva prava pridržana.
ISBN: 978-1-6683-0362-7
Sustav upravljanja kvalitetom
Za informacije o Microchipovim sustavima upravljanja kvalitetom, posjetite www.microchip.com/kvaliteta.
Prodaja i servis širom svijeta
| AMERIKA | AZIJA/PACIFIK | AZIJA/PACIFIK | EUROPA |
| Korporacijski ured
2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 Faks: 480-792-7277 Tehnička podrška: www.microchip.com/support Web Adresa: www.microchip.com Atlanta Duluth, GA Tel: 678-957-9614 Faks: 678-957-1455 Austin, Teksas Tel: 512-257-3370 Boston Westborough, MA Tel: 774-760-0087 Faks: 774-760-0088 Chicago Itasca, IL Tel: 630-285-0071 Faks: 630-285-0075 Dallas Addison, Teksas Tel: 972-818-7423 Faks: 972-818-2924 Detroit Novi, MI Tel: 248-848-4000 Houston, Teksas Tel: 281-894-5983 Indianapolis Noblesville, IN Tel: 317-773-8323 Faks: 317-773-5453 Tel: 317-536-2380 Los Angeles Mission Viejo, CA Tel: 949-462-9523 Faks: 949-462-9608 Tel: 951-273-7800 Raleigh, NC Tel: 919-844-7510 New York, NY Tel: 631-435-6000 San Jose, CA Tel: 408-735-9110 Tel: 408-436-4270 Kanada – Toronto Tel: 905-695-1980 Faks: 905-695-2078 |
Australija – Sydney
Tel: 61-2-9868-6733 Kina – Peking Tel: 86-10-8569-7000 Kina – Chengdu Tel: 86-28-8665-5511 Kina – Chongqing Tel: 86-23-8980-9588 Kina – Dongguan Tel: 86-769-8702-9880 Kina – Guangzhou Tel: 86-20-8755-8029 Kina – Hangzhou Tel: 86-571-8792-8115 Kina – Hong Kong SAR Tel: 852-2943-5100 Kina – Nanjing Tel: 86-25-8473-2460 Kina – Qingdao Tel: 86-532-8502-7355 Kina – Šangaj Tel: 86-21-3326-8000 Kina – Shenyang Tel: 86-24-2334-2829 Kina – Shenzhen Tel: 86-755-8864-2200 Kina – Suzhou Tel: 86-186-6233-1526 Kina – Wuhan Tel: 86-27-5980-5300 Kina – Xian Tel: 86-29-8833-7252 Kina – Xiamen Tel: 86-592-2388138 Kina – Zhuhai Tel: 86-756-3210040 |
Indija – Bangalore
Tel: 91-80-3090-4444 Indija – New Delhi Tel: 91-11-4160-8631 Indija - Puna Tel: 91-20-4121-0141 Japan – Osaka Tel: 81-6-6152-7160 Japan – Tokio Tel: 81-3-6880-3770 Koreja – Daegu Tel: 82-53-744-4301 Koreja – Seul Tel: 82-2-554-7200 Malezija – Kuala Lumpur Tel: 60-3-7651-7906 Malezija – Penang Tel: 60-4-227-8870 Filipini – Manila Tel: 63-2-634-9065 Singapur Tel: 65-6334-8870 Tajvan – Hsin Chu Tel: 886-3-577-8366 Tajvan – Kaohsiung Tel: 886-7-213-7830 Tajvan – Taipei Tel: 886-2-2508-8600 Tajland – Bangkok Tel: 66-2-694-1351 Vijetnam – Ho Chi Minh Tel: 84-28-5448-2100 |
Austrija – Wels
Tel: 43-7242-2244-39 Faks: 43-7242-2244-393 Danska – Kopenhagen Tel: 45-4485-5910 Faks: 45-4485-2829 Finska – Espoo Tel: 358-9-4520-820 Francuska – Pariz Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Njemačka – Garching Tel: 49-8931-9700 Njemačka – Haan Tel: 49-2129-3766400 Njemačka – Heilbronn Tel: 49-7131-72400 Njemačka – Karlsruhe Tel: 49-721-625370 Njemačka – München Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Njemačka – Rosenheim Tel: 49-8031-354-560 Izrael – Ra'anana Tel: 972-9-744-7705 Italija – Milano Tel: 39-0331-742611 Faks: 39-0331-466781 Italija – Padova Tel: 39-049-7625286 Nizozemska – Drunen Tel: 31-416-690399 Faks: 31-416-690340 Norveška – Trondheim Tel: 47-72884388 Poljska – Varšava Tel: 48-22-3325737 Rumunjska – Bukurešt Tel: 40-21-407-87-50 Španjolska – Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Švedska – Gothenberg Tel: 46-31-704-60-40 Švedska – Stockholm Tel: 46-8-5090-4654 Velika Britanija – Wokingham Tel: 44-118-921-5800 Faks: 44-118-921-5820 |
© 2022 Microchip Technology Inc. i njegove podružnice
Dokumenti / Resursi
 |
Dodatak MICROCHIP RTG4 RTG4 FPGA pločama dizajn i smjernice za izgled [pdf] Korisnički priručnik RTG4 Dodatak Smjernice za dizajn i izgled ploče RTG4 FPGA, RTG4, Dodatak Smjernice za dizajn i izgled ploče RTG4 FPGA, Smjernice za dizajn i izgled |
