MICROCHIP RTG4 Dodatak RTG4 FPGA ploče Smjernice za dizajn i raspored

Uvod

Ovaj dodatak AC439: Smjernice za dizajn i raspored ploče za RTG4 FPGA primjenu, pruža dodatne informacije, kako bi se naglasilo da smjernice za usklađivanje dužine DDR3 objavljene u reviziji 9 ili novijoj imaju prednost nad rasporedom ploče koji se koristi za RTG4™ razvojni komplet. U početku je razvojni komplet RTG4 bio dostupan samo sa Engineering Silicon (ES). Nakon prvobitnog izdanja, komplet je kasnije popunjen standardnim (STD) brzinskim i -1 RTG4 proizvodnim uređajima. Brojevi delova, RTG4-DEV-KIT i RTG4-DEV-KIT-1 dolaze sa uređajima STD stepena brzine i -1 brzine.
Nadalje, ovaj dodatak uključuje detalje o ponašanju I/O uređaja za različite sekvence uključivanja i isključivanja, kao i DEVRST_N tvrdnju tokom normalnog rada.

Analiza rasporeda ploče RTG4-DEV-KIT DDR3

• RTG4 razvojni komplet implementira 32-bitni podatkovni i 4-bitni ECC DDR3 interfejs za svaki od dva ugrađena RTG4 FDDR kontrolera i PHY blokova (FDDR Istok i Zapad). Interfejs je fizički organiziran kao pet traka bajtova podataka.
• Komplet prati šemu usmjeravanja kao što je opisano u odjeljku Smjernice za DDR3 raspored u AC439: Smjernice za dizajn ploče i raspored za RTG4 FPGA primjenu. Međutim, budući da je ovaj razvojni komplet dizajniran prije objavljivanja bilješke o aplikaciji, nije u skladu s ažuriranim smjernicama za podudaranje dužine opisanim u bilješci o aplikaciji. U DDR3 specifikaciji, postoji ograničenje od +/- 750 ps na iskrivljenost između strobe podataka (DQS) i DDR3 takta (CK) na svakom DDR3 memorijskom uređaju tokom transakcije pisanja (DSS).
• Kada se poštuju smjernice za usklađivanje dužine u AC439 reviziji 9 ili novijim verzijama napomene o aplikaciji, raspored ploče RTG4 će zadovoljiti tDQSS ograničenje za -1 i STD uređaje s stepenom brzine u cijelom procesu, vol.tage, i temperaturni (PVT) radni opseg koji podržavaju uređaji za proizvodnju RTG4. Ovo se postiže faktoringom u najgorem slučaju izlazne iskrivljenosti između DQS i CK na RTG4 pinovima. Konkretno, kada koristite
  Ugrađeni RTG4 FDDR kontroler plus PHY, DQS predvodi CK za 370 ps maksimalno za uređaj stepena brzine -1 i DQS vodi CK za 447 ps maksimalno za STD uređaj stepena brzine, u najgorim uslovima.
• Na osnovu analize prikazane u Tabeli 1-1, RTG4-DEV-KIT-1 zadovoljava tDQSS ograničenja na svakom memorijskom uređaju, u najgorem slučaju radnih uslova za RTG4 FDDR. Međutim, kao što je prikazano u Tabeli 1-2, raspored RTG4-DEV-KIT, popunjen RTG4 uređajima STD stepena brzine, ne zadovoljava tDQSS za četvrti i peti memorijski uređaj u topologiji letenja, u najgorim radnim uslovima za RTG4 FDDR. Generalno, RTG4-DEV-KIT se koristi u tipičnim uslovima, kao što je sobna temperatura u laboratorijskom okruženju. Stoga, ova analiza najgoreg slučaja nije primjenjiva na RTG4-DEV-KIT koji se koristi u tipičnim uvjetima. Analiza služi kao exampo tome zašto je važno slijediti smjernice za usklađivanje dužine DDR3 navedene u AC439, tako da dizajn korisničke ploče ispunjava tDQSS za aplikaciju leta.
• Da dalje razradim ovaj prampi demonstrirati kako ručno kompenzirati raspored ploče RTG4 koji ne može zadovoljiti smjernice za usklađivanje dužine AC439 DDR3, RTG4-DEV-KIT sa STD uređajima za brzinu i dalje može zadovoljiti tDQSS na svakom memorijskom uređaju, u najgorem slučaju, jer Ugrađeni RTG4 FDDR kontroler plus PHY ima mogućnost statičkog odlaganja DQS signala po traci bajtova podataka. Ovaj statički pomak se može koristiti za smanjenje odstupanja između DQS i CK na memorijskom uređaju koji ima tDQSS > 750 ps. Pogledajte odjeljak Obuka DRAM-a, u UG0573: RTG4 FPGA High Speed ​​DDR sučelja Korisnički vodič za više informacija o korištenju statičkih kontrola kašnjenja (u registru REG_PHY_WR_DQS_SLAVE_RATIO) za DQS tokom transakcije pisanja. Ova vrijednost kašnjenja može se koristiti u Libero® SoC-u prilikom instanciranja FDDR kontrolera sa automatskom inicijalizacijom modifikacijom automatski generiranog CoreABC FDDR koda za inicijalizaciju. Sličan proces se može primijeniti na raspored korisničke ploče koji ne zadovoljava tDQSS na svakom memorijskom uređaju.

Tabela 1-1. Evaluacija RTG4-DEV-KIT-1 tDQSS proračuna za -1 dijelove i FDDR1 sučelje

Path Analysed	Dužina sata (mil)	Kašnjenje širenja sata (ps)	Dužina podataka (mil)	Širenje podataka br Kašnjenje (ps)	Razlika između CLKDQS zbog usmjeravanja (mils)	tDQSS u svakoj memoriji, nakon skew ploče + FPGA DQSCLK iskriviti (ps)
FPGA-1. memorija	2578	412.48	2196	351.36	61.12	431.12
FPGA-2. memorija	3107	497.12	1936	309.76	187.36	557.36
FPGA-3rd memorija	3634	581.44	2231	356.96	224.48	594.48
FPGA-4th memorija	4163	666.08	2084	333.44	332.64	702.64
FPGA-5th memorija	4749	759.84	2848	455.68	304.16	674.16

Napomena: U najgorem slučaju, RTG4 FDDR DDR3 DQS-CLK skew za -1 uređaje je maksimalno 370 ps i minimalno 242 ps.

Tabela 1-2. Evaluacija RTG4-DEV-KIT tDQSS proračuna za STD dijelove i FDDR1 sučelje

Path Analysed	Dužina sata (mil)	Kašnjenje prostiranja sata (ps)	Dužina podataka (mil)	Kašnjenje širenja podataka (ps)	Razlika između CLKDQS zbog usmjeravanja (mils)	tDQSS u svakoj memoriji, nakon skew ploče + FPGA DQSCLK iskriviti (ps)
FPGA-1. memorija	2578	412.48	2196	351.36	61.12	508.12
FPGA-2. memorija	3107	497.12	1936	309.76	187.36	634.36
FPGA-3rd memorija	3634	581.44	2231	356.96	224.48	671.48
FPGA-4th memorija	4163	666.08	2084	333.44	332.64	779.64
FPGA-5th memorija	4749	759.84	2848	455.68	304.16	751.16

Napomena:  U najgorem slučaju, RTG4 FDDR DDR3 DQS-CLK skew za STD uređaje je 447 ps maksimalno i 302 ps minimum.
Napomena: Procjena kašnjenja širenja ploče od 160 ps/inč je korištena u ovoj analizi, nprample za referencu. Stvarno kašnjenje širenja ploče za korisničku ploču ovisi o specifičnoj ploči koja se analizira.

Power Sequencing

Ovaj dodatak AC439: Smjernice za dizajn i raspored ploče za RTG4 FPGA primjenu, pruža dodatne informacije kako bi se naglasila kritičnost praćenja Smjernica za dizajn ploče. Osigurajte da se poštuju smjernice u pogledu uključivanja i gašenja.

Power-Up
Sljedeća tabela navodi preporučene slučajeve upotrebe napajanja i odgovarajuće smjernice za uključenje.

Tabela 2-1. Smjernice za napajanje

Slučaj upotrebe	Zahtjev za redoslijedom	Ponašanje	Bilješke
DEVRST_N Potvrđuje se tokom uključivanja, sve dok sva RTG4 napajanja ne dostignu preporučene radne uslove	Nema određenog ramp-zahtijevana narudžba. Supply ramp-up mora monotono da se diže.	Jednom kada VDD i VPP dostignu prag aktivacije (VDD ~= 0.55V, VPP ~= 2.2V) i DEVRST_N je pušten, POR brojač kašnjenja će raditi za ~40 ms tipično (50 ms max), zatim napajanje uređaja do funkcionalnog u skladu sa slikama 11 i 12 (DEVRST_N PUFT) od Korisnički vodič za sistemski kontroler (UG0576). Drugim riječima, ova sekvenca traje 40 ms + 1.72036 ms (tipično) od trenutka kada je DEVRST_N pušten. Imajte na umu da naknadna upotreba DEVRST_N ne čeka POR brojač za izvršavanje uključivanja do funkcionalnih zadataka i stoga ova sekvenca traje samo 1.72036 ms (tipično).	Dizajnirano, izlazi će biti onemogućeni (tj. plutajući) tokom uključivanja. Jednom POR brojač je završen, DEVRST_N je pušten i sve VDDI I/O zalihe su dostigle svoje ~0.6V praga, tada će I/O-ovi biti tristatirani sa aktiviranim slabim povlačenjem, sve dok izlazi ne pređu na korisničku kontrolu, prema slikama 11 i 12 od UG0576. Kritični izlazi koji moraju ostati niski tokom uključivanja zahtijevaju eksterni 1K-omski pull-down otpornik.
DEVRST_N povučen do VPP i sve zalihe ramp gore otprilike u isto vrijeme	VDDPLL ne smije biti zadnje napajanje ramp gore i mora dostići minimalnu preporučenu radnu zapreminutage prije posljednjeg napajanja (VDD ili VDDI) počinje ramppovećanje kako bi se spriječio izlaz PLL zaključavanja glitches. Pogledajte Korisnički vodič za resurse za taktiranje RTG4 (UG0586) za objašnjenje kako koristiti CCC/PLL READY_VDDPLL ulaz za uklanjanje zahtjeva sekvenciranja za VDDPLL napajanje. Ili povežite SERDES_x_Lyz_VDDAIO na isti izvor napajanja kao VDD, ili osigurajte da se istovremeno uključe.	Kada VDD i VPP dostignu prag aktivacije (VDD ~= 0.55V, VPP ~= 2.2V), 50 ms POR brojač kašnjenja će se pokrenuti. Pridržava se funkcionalnog vremena uključenja uređaja Slike 9 i 10 (VDD PUFT) Korisničkog vodiča sistemskog kontrolera (UG0576). Drugim riječima, ukupno vrijeme je 57.95636 ms.	Dizajnirano, izlazi će biti onemogućeni (tj. plutajući) tokom uključivanja. Jednom POR brojač je završen, DEVRST_N je pušten i sve VDDI IO zalihe su dostigle svoje ~0.6V praga, tada će I/O-ovi biti tristatirani sa aktiviranim slabim povlačenjem, sve dok izlazi ne pređu na korisničku kontrolu, prema slikama 9 i 10 od UG0576. Kritični izlazi koji moraju ostati niski tokom uključivanja zahtijevaju eksterni 1K-omski pull-down otpornik.

Slučaj upotrebe	Zahtjev za redoslijedom	Ponašanje	Bilješke
VDD/ SERDES_VD DAIO -> VPP/VDDPLL ->	Slijed naveden u koloni scenarija. DEVRST_N je povučen na VPP.	Kada VDD i VPP dostignu prag aktivacije (VDD ~= 0.55V, VPP ~= 2.2V) 50ms POR brojač kašnjenja će se pokrenuti. Uključivanje uređaja do funkcionalnog vremena pridržava se slika 9 i 10 (VDD PUFT) od Korisnički vodič za sistemski kontroler (UG0576). Završetak sekvence uključivanja uređaja i vremena uključivanja do funkcionalnog vremena zasniva se na posljednjem VDDI napajanju koje je uključeno.	Dizajnirano, izlazi će biti onemogućeni (tj. plutajući) tokom uključivanja. Jednom POR brojač je završen, DEVRST_N je pušten i sve VDDI I/O zalihe su dostigle svoje ~0.6V prag, tada će IO-ovi biti tristatirani sa aktiviranim slabim povlačenjem, sve dok izlazi ne pređu na korisničku kontrolu, prema slikama 9 i 10 od UG0576. Nema slabe aktivacije povlačenja tokom uključivanja sve dok sva VDDI napajanja ne dostignu ~0.6V. Ključna prednost ovog niza je ono posljednje VDDI napajanje koje doseže ovaj prag za aktivaciju neće imati aktivirano slabo povlačenje i umjesto toga će prijeći direktno iz onemogućenog načina u korisnički definiran način rada. Ovo može pomoći da se minimizira broj vanjskih 1K padajućih otpornika potrebnih za dizajne koji imaju većinu I/O banaka napajanih posljednjim VDDI koji se povećava. Za sve ostale I/O banke koje se napajaju bilo kojim VDDI napajanjem osim posljednjeg VDDI napajanja koje se povećava, kritični izlazi koji moraju ostati niski tokom uključivanja zahtijevaju vanjski otpornik za smanjenje od 1K oma.
Sačekajte najmanje 51ms ->
VDDI (Svi IO banke)
OR
VDD/ SERDES_VD DAIO ->
VPP/ VDDPLL/ 3.3V_VDDI ->
Sačekajte najmanje 51ms ->
VDDI (ne-3.3V_VD DI)

 Razmatranja tokom DEVRST_N tvrdnje i gašenja

Ako AC439: Smjernice o dizajnu i rasporedu ploče za RTG4 FPGA primjenu smjernice nisu slijedile, molimo vas daview sljedeće detalje:

1. Za date sekvence isključenja napajanja u Tabeli 2-2, korisnik može vidjeti I/O kvarove ili događaje prodora i prolazne struje.
2. Kao što je navedeno u korisničkom savjetodavnom obavještenju (CAN) 19002.5, odstupanje od sekvence isključenja koja je preporučena u tablici sa podacima RTG4 može izazvati prolaznu struju na 1.2 V VDD napajanju. Ako je 3.3V VPP napajanje rampAko se smanji prije napajanja VDD od 1.2 V, prolazna struja na VDD će se primijetiti kako VPP i DEVRST_N (napajani VPP) dosežu približno 1.0 V. Ova prolazna struja se ne javlja ako je VPP posljednji isključen, prema preporuci u tablici sa podacima.
   1. Veličina i trajanje prelazne struje zavise od dizajna programiranog u FPGA, specifičnog kapaciteta razdvajanja ploče i prolaznog odziva 1.2V vol.tage regulator. U rijetkim slučajevima primijećena je prolazna struja do 25 A (ili 30 W na nominalnom 1.2 V VDD napajanju). Zbog raspoređene prirode ove VDD prolazne struje kroz cijelu FPGA strukturu (nije lokalizirana na određeno područje), i njenog kratkog trajanja, nema zabrinutosti za pouzdanost ako je prolazna pojava pri gašenju 25 A ili manje.
   2. Kao najbolju praksu dizajna, slijedite preporuku iz tablice podataka kako biste izbjegli prolaznu struju.
3. I/O kvarovi mogu biti približno 1.7 V za 1.2 ms.
   1. Može se uočiti veliki kvar na izlazima koji vode Low ili Tristate.
   2. Nizak kvar na izlazima koji pokreću Visok može se uočiti (niski kvar se ne može ublažiti dodavanjem padajućeg pada od 1 KΩ).
4. Isključivanje VDDIx-a prvo omogućava monotonu tranziciju sa visokog na nisko, ali izlaz se nakratko smanjuje što bi uticalo na korisničku ploču koja pokušava eksterno da povuče izlaz na visokom nivou kada je RTG4 VDDIx isključen. RTG4 zahteva da I/O Pads ne budu eksterno pokretani iznad VDDIx banke napajanja voltagDakle, ako se vanjski otpornik doda na drugu šinu napajanja, on bi se trebao isključiti istovremeno s VDDIx napajanjem.
   Tabela 2-2. Scenariji I/O grešaka kada se ne pridržava preporučene sekvence isključivanja u AC439

   Zadano stanje izlaza	VDD (1.2V)	VDDIx (<3.3V) VDDIx (3.3V)	VPP (3.3V)	DEVRST_N	Power Down Behavior
   					I/O Glitch	Current In- Rush
   I/O Driving Low ili Tristated	Ramp dolje nakon VPP-a bilo kojim redoslijedom		Ramp dole prvi	Vezano za VPP	Da1	Da
   	Ramp dolje bilo kojim redoslijedom nakon DEVRST_N tvrdnje			Potvrđeno prije bilo kakvih zaliha ramp dolje	Da1	br
   I/O Driving High	Ramp dolje nakon VPP-a bilo kojim redoslijedom		Ramp dole prvi	Vezano za VPP	Da	Da
   	Ramp dolje bilo kojim redoslijedom prije VPP		Ramp dole zadnji	Vezano za VPP	No2	br
   	Ramp dolje bilo kojim redoslijedom nakon DEVRST_N tvrdnje			Potvrđeno prije bilo kakvih zaliha ramp dolje	Da	br

   1. Eksterni 1 KΩ pull-down otpornik se preporučuje da bi se ublažio veliki kvar na kritičnim I/O-ovima, koji mora ostati nizak tokom gašenja.
   2. Mala greška se uočava samo za I/O koji je eksterno povučen na napajanje koje ostaje napajano kao VPP ramps down. Međutim, ovo je kršenje preporučenih radnih uslova uređaja jer PAD ne smije biti visok nakon odgovarajućeg VDDIx ramps down.
5. Ako je DEVRST_N potvrđen, korisnik može vidjeti nisku grešku na bilo kojem izlaznom I/O-u koji se pokreće visoko i također eksterno povučen preko otpornika na VDDI. Za nprample, sa 1KΩ pull-up otpornikom, niska greška koja dostiže minimalnu voltage od 0.4V sa trajanjem od 200 ns može se pojaviti prije tretiranja izlaza.

Napomena: DEVRST_N se ne smije povući iznad VPP voltage. Da biste izbjegli gore navedeno, toplo se preporučuje da slijedite sekvence uključivanja i isključivanja opisane u AC439: Smjernice za dizajn i raspored ploče za RTG4 FPGA primjenu.

Istorija revizija

Historija revizija opisuje promjene koje su implementirane u dokumentu. Promjene su navedene po reviziji, počevši od tekuće publikacije.

Tabela 3-1. Istorija revizija

Revizija	Datum	Opis
A	04/2022	• Tokom DEVRST_N tvrdnje, svi RTG4 I/O-ovi će biti tristatirani. Izlazi koji su visoko vođeni FPGA tkaninom i eksterno povučeni visoko na ploči mogu doživjeti nizak problem prije ulaska u stanje tristate. Dizajn ploče s takvim izlaznim scenarijem mora biti analiziran da bi se razumio utjecaj međupovezivanja na FPGA izlaze koji bi mogli kvariti kada se DEVRST_N potvrdi. Za više informacija, pogledajte 5. korak u odjeljku 2.2. Razmatranja tokom DEVRST_N tvrdnje i gašenja. • Preimenovano Isključivanje u odeljku 2.2. Razmatranja tokom DEVRST_N tvrdnje i gašenja. • Konvertovan u Microchip šablon.
2	02/2022	• Dodan odjeljak Power-Up. • Dodan odeljak za sekvenciranje snage.
1	07/2019	Prva publikacija ovog dokumenta.

Microchip FPGA podrška

Microchip FPGA grupa proizvoda podržava svoje proizvode raznim uslugama podrške, uključujući korisničku podršku, centar za tehničku podršku za korisnike, websajtu i prodajnim kancelarijama širom sveta. Korisnicima se predlaže da posete Microchip online resurse pre nego što kontaktiraju podršku jer je vrlo verovatno da je na njihova pitanja već odgovoreno.
Kontaktirajte centar za tehničku podršku putem webstranica na www.microchip.com/support. Navedite broj dijela FPGA uređaja, odaberite odgovarajuću kategoriju kućišta i otpremite dizajn files dok kreirate slučaj tehničke podrške.
Obratite se korisničkoj službi za netehničku podršku za proizvode, kao što su cijene proizvoda, nadogradnje proizvoda, ažurirane informacije, status narudžbe i autorizacija.

• Iz Sjeverne Amerike pozovite 800.262.1060
• u ostatku svijeta, pozovite 650.318.4460
• Fax, sa bilo kojeg mjesta na svijetu, 650.318.8044

Microchip Website

Microchip pruža online podršku putem naše website at www.microchip.com/. Ovo webstranica se koristi za izradu filei informacije koje su lako dostupne kupcima. Neki od dostupnih sadržaja uključuju:

• Podrška za proizvode – Tehnički listovi i greške, napomene o primjeni i sample programi, resursi za dizajn, korisnički vodiči i dokumenti za podršku hardveru, najnovija izdanja softvera i arhivirani softver
• Opšta tehnička podrška – Često postavljana pitanja (FAQ), zahtjevi za tehničku podršku, online diskusione grupe, popis članova Microchip dizajn partnerskog programa
• Poslovanje Microchipa – Vodiči za odabir proizvoda i narudžbe, najnovija Microchip saopštenja za javnost, popis seminara i događaja, popisi Microchip prodajnih ureda, distributera i predstavnika tvornice

Usluga obavještavanja o promjeni proizvoda

Microchipova usluga obavještavanja o promjeni proizvoda pomaže korisnicima da budu u toku sa Microchip proizvodima. Pretplatnici će primati obavještenje putem e-pošte kad god dođe do promjena, ažuriranja, revizija ili grešaka u vezi sa određenom porodicom proizvoda ili razvojnim alatom od interesa.
Za registraciju idite na www.microchip.com/pcn i slijedite upute za registraciju.

Korisnička podrška

Korisnici Microchip proizvoda mogu dobiti pomoć na nekoliko kanala:

• Distributer ili predstavnik
• Lokalna prodajna kancelarija
• Inženjer za ugrađena rješenja (ESE)
• Tehnička podrška

Kupci bi trebali kontaktirati svog distributera, predstavnika ili ESE za podršku. Lokalni prodajni uredi su također dostupni za pomoć kupcima. Spisak prodajnih ureda i lokacija uključen je u ovaj dokument.
Tehnička podrška je dostupna putem webstranica na: www.microchip.com/support

Funkcija zaštite koda uređaja Microchip

Obratite pažnju na sljedeće detalje funkcije zaštite koda na Microchip proizvodima:

• Microchip proizvodi ispunjavaju specifikacije sadržane u njihovom posebnom Microchip Data Sheet.
• Microchip vjeruje da je njegova porodica proizvoda sigurna kada se koristi na predviđeni način, u okviru operativnih specifikacija i pod normalnim uvjetima.
• Microchip vrednuje i agresivno štiti svoja prava intelektualnog vlasništva. Pokušaji kršenja karakteristika zaštite koda Microchip proizvoda su strogo zabranjeni i mogu predstavljati kršenje Digital Millennium Copyright Act.
• Ni Microchip ni bilo koji drugi proizvođač poluprovodnika ne može garantirati sigurnost svog koda. Zaštita kodom ne znači da jamčimo da je proizvod „nelomljiv“. Zaštita koda se stalno razvija. Microchip je posvećen kontinuiranom poboljšanju karakteristika zaštite koda naših proizvoda.

Pravna obavijest

• Ova publikacija i informacije ovdje mogu se koristiti samo s Microchip proizvodima, uključujući dizajniranje, testiranje i integraciju Microchip proizvoda u vašu aplikaciju. Upotreba ovih informacija na bilo koji drugi način krši ove uslove. Informacije o aplikacijama uređaja date su samo za vašu udobnost i mogu se zamijeniti
  po ažuriranjima. Vaša je odgovornost osigurati da vaša aplikacija odgovara vašim specifikacijama. Obratite se lokalnom prodajnom uredu Microchipa za dodatnu podršku ili potražite dodatnu podršku na www.microchip.com/en-us/support/design-help/client-support-services.
• OVE INFORMACIJE DAJE MIKROČIP „KAKO JESU“. MICROCHIP NE DAJE NIKAKVE IZJAVE ILI GARANCIJE BILO KOJE IZRIČITI ILI IMPLICIRANI, PISMENI ILI USMENI, ZAKONSKI
  ILI NA DRUGIM, KOJE SE ODNOSE NA INFORMACIJE UKLJUČUJUĆE, ALI NE OGRANIČENE NA BILO KAKVE PODRAZUMEVANE GARANCIJE O NEKRŠENJU PRAVA, PRODAJNOSTI I PRIKLADNOSTI ZA ODREĐENU NAMJENU, ILI GARANCIJE KOJE SE ODNOSE NA NJEGOVI STANJE, USLOV.
• MIKROČIP NI U KOJEM SLUČAJU NEĆE BITI ODGOVORAN ZA BILO KAKVE INDIREKTNE, POSEBNE, KAZNENE, SLUČAJNE ILI POSLEDIČNE GUBITKE, ŠTETE, TROŠKOVE ILI TROŠKOVE BILO KOJE VRSTE BILO KOJI SE ODNOSE NA BILO KAKVE INFORMACIJE, ILI MICROCHIP JE OBAVEŠTEN O MOGUĆNOSTI ILI SU ŠTETE PREDVIĐIVE. U NAJVEĆOJ MJERI DOZVOLJENOJ ZAKONOM, UKUPNA ODGOVORNOST MICROCHIP-a PO SVIM POTRAŽIVANJU NA BILO KOJI NAČIN KOJA SE ODNOSE NA INFORMACIJE ILI NJIHOVO KORIŠTENJE NEĆE PREMAŠITI IZNOS NAKNADA, AKO IMA, KOJI STE MORALI PLAĆATI.
  Upotreba Microchip uređaja u aplikacijama za održavanje života i/ili sigurnost je u potpunosti na rizik kupca, a kupac se slaže da će braniti, obeštetiti i držati Microchip bezopasnim od bilo koje štete, potraživanja, tužbi ili troškova koji proizlaze iz takve upotrebe. Nikakve licence se ne prenose, implicitno ili na drugi način, pod bilo kojim Microchipovim pravima intelektualnog vlasništva osim ako nije drugačije navedeno.

Trademarks

• Ime i logotip Microchipa, logotip Microchip, Adaptec, AnyRate, AVR, AVR logo, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANChex, Linklus, Link maXTouch, MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SFFST, SST Logo, , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron i XMEGA su registrovani zaštitni znakovi kompanije Microchip Technology Incorporated u SAD-u i drugim zemljama.
• AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet-Wire SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath i ZL su registrovani zaštitni znakovi kompanije Microchip Technology Incorporated u SAD-u
• Supresija susjednih ključeva, AKS, Analogno-za-Digitalno doba, Bilo koji kondenzator, AnyIn, AnyOut, prošireno prebacivanje, BlueSky, BodyCom, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEMmic.net, DAMICDEM, DS , ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, serijsko programiranje u krugu, ICSP, INICnet, inteligentno paralelno povezivanje, povezivanje među čipovima, JitterBlocker, Knob-on-Display, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express, NVMe, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, QMa PureSilicon, REAL . , Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, TSckHARC, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect i ZENA su zaštitni znakovi kompanije Microchip Technology Incorporated u
  SAD i drugih zemalja.
• SQTP je uslužni znak kompanije Microchip Technology Incorporated u SAD. Adaptec logo, Frequency on Demand, Silicon Storage Technology, Symmcom i Trusted Time su registrovani zaštitni znaci Microchip Technology Inc. u drugim zemljama.
• GestIC je registrovani zaštitni znak Microchip Technology Germany II GmbH & Co. KG, podružnice Microchip Technology Inc., u drugim zemljama.
  Svi ostali žigovi koji se ovdje spominju su vlasništvo njihovih odgovarajućih kompanija.
  © 2022, Microchip Technology Incorporated i njegove podružnice. Sva prava zadržana.
  ISBN: 978-1-6683-0362-7

Sistem upravljanja kvalitetom

Za informacije u vezi Microchipovih sistema upravljanja kvalitetom, posjetite www.microchip.com/quality.

Prodaja i servis širom svijeta

AMERIKA	AZIJA/PACIFIK	AZIJA/PACIFIK	EVROPA
Corporate Office 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 faks: 480-792-7277 tehnička podrška: www.microchip.com/support Web Adresa: www.microchip.com Atlanta Duluth, GA Tel: 678-957-9614 faks: 678-957-1455 Austin, TX Tel: 512-257-3370 Boston Westborough, MA Tel: 774-760-0087 faks: 774-760-0088 Chicago Itasca, IL Tel: 630-285-0071 faks: 630-285-0075 Dallas Addison, Teksas Tel: 972-818-7423 faks: 972-818-2924 Detroit Novi, MI Tel: 248-848-4000 Hjuston, Teksas Tel: 281-894-5983 Indianapolis Noblesville, IN Tel: 317-773-8323 faks: 317-773-5453 Tel: 317-536-2380 Los Angeles Mission Viejo, CA Tel: 949-462-9523 faks: 949-462-9608 Tel: 951-273-7800 Raleigh, NC Tel: 919-844-7510 New York, NY Tel: 631-435-6000 San Jose, CA Tel: 408-735-9110 Tel: 408-436-4270 Kanada – Toronto Tel: 905-695-1980 faks: 905-695-2078	Australija – Sidnej Tel: 61-2-9868-6733 Kina – Peking Tel: 86-10-8569-7000 Kina – Čengdu Tel: 86-28-8665-5511 Kina – Chongqing Tel: 86-23-8980-9588 Kina – Dongguan Tel: 86-769-8702-9880 Kina – Guangdžou Tel: 86-20-8755-8029 Kina – Hangzhou Tel: 86-571-8792-8115 Kina – Hong Kong SAR Tel: 852-2943-5100 Kina – Nanjing Tel: 86-25-8473-2460 Kina – Qingdao Tel: 86-532-8502-7355 Kina – Šangaj Tel: 86-21-3326-8000 Kina – Šenjang Tel: 86-24-2334-2829 Kina – Šenžen Tel: 86-755-8864-2200 Kina – Suzhou Tel: 86-186-6233-1526 Kina – Wuhan Tel: 86-27-5980-5300 Kina – Xian Tel: 86-29-8833-7252 Kina – Xiamen Tel: 86-592-2388138 Kina – Zhuhai Tel: 86-756-3210040	Indija – Bangalor Tel: 91-80-3090-4444 Indija – Nju Delhi Tel: 91-11-4160-8631 Indija - Puna Tel: 91-20-4121-0141 Japan – Osaka Tel: 81-6-6152-7160 Japan – Tokio Tel: 81-3-6880-3770 Koreja – Daegu Tel: 82-53-744-4301 Koreja – Seul Tel: 82-2-554-7200 Malezija – Kuala Lumpur Tel: 60-3-7651-7906 Malezija – Penang Tel: 60-4-227-8870 Filipini – Manila Tel: 63-2-634-9065 Singapur Tel: 65-6334-8870 Tajvan – Hsin Chu Tel: 886-3-577-8366 Tajvan – Kaosjung Tel: 886-7-213-7830 Tajvan – Tajpej Tel: 886-2-2508-8600 Tajland – Bangkok Tel: 66-2-694-1351 Vijetnam – Ho Ši Min Tel: 84-28-5448-2100	Austrija – Wels Tel: 43-7242-2244-39 Fax: 43-7242-2244-393 Danska – Kopenhagen Tel: 45-4485-5910 Fax: 45-4485-2829 Finska – Espoo Tel: 358-9-4520-820 Francuska – Pariz Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Njemačka – Garching Tel: 49-8931-9700 Njemačka – Haan Tel: 49-2129-3766400 Njemačka – Heilbronn Tel: 49-7131-72400 Njemačka – Karlsruhe Tel: 49-721-625370 Njemačka – Minhen Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Njemačka – Rosenheim Tel: 49-8031-354-560 Izrael – Raanana Tel: 972-9-744-7705 Italija – Milano Tel: 39-0331-742611 Fax: 39-0331-466781 Italija – Padova Tel: 39-049-7625286 Holandija – Drunen Tel: 31-416-690399 Fax: 31-416-690340 Norveška – Trondhajm Tel: 47-72884388 Poljska – Varšava Tel: 48-22-3325737 Rumunija – Bukurešt Tel: 40-21-407-87-50 Španija - Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Švedska – Getenberg Tel: 46-31-704-60-40 Švedska – Stokholm Tel: 46-8-5090-4654 UK – Wokingham Tel: 44-118-921-5800 Fax: 44-118-921-5820

© 2022 Microchip Technology Inc. i njegove podružnice

Dokumenti / Resursi

MICROCHIP RTG4 Dodatak RTG4 FPGA ploče Smjernice za dizajn i raspored [pdf] Korisnički priručnik RTG4 Dodatak RTG4 FPGA Smjernice za dizajn i raspored ploča, RTG4, Dodatak RTG4 FPGA Smjernice za dizajn i raspored ploča, Smjernice za dizajn i raspored

Reference

• Uputstvo za upotrebu