MICROCHIP RTG4 Addendum RTG4 FPGAs Raadsontwerp en -uitlegriglyne
Inleiding
Hierdie addendum tot AC439: Bordontwerp- en uitlegriglyne vir RTG4 FPGA-toepassingsnota, verskaf aanvullende inligting om te beklemtoon dat die DDR3-lengtepassingsriglyne wat in hersiening 9 of later gepubliseer is, voorkeur geniet bo die borduitleg wat vir die RTG4™-ontwikkelingstel gebruik word. Aanvanklik was die RTG4-ontwikkelingskit slegs beskikbaar met Engineering Silicon (ES). Na die aanvanklike vrystelling is die stel later gevul met standaard (STD) spoedgraad en -1 spoedgraad RTG4-produksietoestelle. Onderdeelnommers, RTG4-DEV-KIT en RTG4-DEV-KIT-1 kom met STD-spoedgraad- en -1-spoedgraadtoestelle onderskeidelik.
Verder bevat hierdie addendum besonderhede oor die toestel se I/O-gedrag vir verskeie aanskakel- en afskakelreekse, sowel as DEVRST_N-bewering tydens normale werking.
Ontleding van RTG4-DEV-KIT DDR3-borduitleg
- RTG4-ontwikkelingskit implementeer 'n 32-bis-data en 4-bis ECC DDR3-koppelvlak vir elk van die twee ingeboude RTG4 FDDR-beheerders en PHY-blokke (FDDR Oos en Wes). Die koppelvlak is fisies georganiseer as vyf datagreepbane.
- Die kit volg die vlieg-vir-roete-skema soos beskryf in die DDR3-uitlegriglyne-afdeling van AC439: Bordontwerp en uitlegriglyne vir RTG4 FPGA-toepassingsnota. Aangesien hierdie ontwikkelingskit egter ontwerp is voordat die toepassingsnota gepubliseer is, voldoen dit nie aan die opgedateerde lengte-ooreenstemmende riglyne wat in die toepassingsnota beskryf word nie. In die DDR3-spesifikasie is daar 'n +/- 750 ps-limiet op die skeeftrekking tussen datastrobe (DQS) en DDR3-klok (CK) by elke DDR3-geheuetoestel tydens 'n skryftransaksie (DSS).
- Wanneer die lengte-ooreenstemmende riglyne in AC439 hersiening 9 of later weergawes van die toepassingsnota gevolg word, sal die RTG4-borduitleg voldoen aan die tDQSS-limiet vir beide -1 en STD-spoedgraadtoestelle oor die hele proses, vol.tage, en temperatuur (PVT) bedryfsreeks ondersteun deur RTG4 produksie toestelle. Dit word bewerkstellig deur die ergste uitsetskeef tussen DQS en CK by die RTG4-penne in te bereken. Spesifiek, wanneer die gebruik van die
ingeboude RTG4 FDDR kontroleerder plus PHY, die DQS lei CK met 370 ps maksimum vir 'n -1 spoed graad toestel en DQS lei CK met 447 ps maksimum vir 'n STD spoed graad toestel, in slegste toestande. - Gebaseer op die ontleding wat in Tabel 1-1 getoon word, voldoen die RTG4-DEV-KIT-1 aan tDQSS-limiete by elke geheue-toestel, in die ergste geval bedryfstoestande vir die RTG4 FDDR. Soos in Tabel 1-2 getoon, voldoen die RTG4-DEV-KIT-uitleg, gevul met STD-spoedgraad RTG4-toestelle, egter nie aan tDQSS vir die vierde en vyfde geheuetoestelle in die verbyvlieg-topologie nie, in die ergste geval bedryfstoestande vir die RTG4 FDDR. Oor die algemeen word die RTG4-DEV-KIT by tipiese toestande gebruik, soos kamertemperatuur in 'n laboratoriumomgewing. Daarom is hierdie ergste-geval-analise nie van toepassing op die RTG4-DEV-KIT wat in tipiese toestande gebruik word nie. Die ontleding dien as 'n exampLeer waarom dit belangrik is om die DDR3-lengte-passingsriglyne wat in AC439 gelys is, te volg, sodat 'n gebruikersbordontwerp voldoen aan tDQSS vir 'n vlugtoepassing.
- Om verder uit te brei oor hierdie eksample, en demonstreer hoe om met die hand te vergoed vir 'n RTG4-borduitleg wat nie aan die AC439 DDR3-lengtepassingsriglyne kan voldoen nie, kan die RTG4-DEV-KIT met STD-spoedgraadtoestelle steeds aan tDQSS by elke geheuetoestel voldoen, in die ergste omstandighede, omdat die ingeboude RTG4 FDDR-beheerder plus PHY het die vermoë om die DQS-sein per datagreepbaan staties te vertraag. Hierdie statiese verskuiwing kan gebruik word om die skeefheid tussen DQS en CK te verminder by 'n geheue toestel wat 'n tDQSS > 750 ps het. Sien die DRAM-opleidingsafdeling, in UG0573: RTG4 FPGA Hoëspoed DDR-koppelvlakke-gebruikersgids vir meer inligting oor die gebruik van die statiese vertragingskontroles (in register REG_PHY_WR_DQS_SLAVE_RATIO) vir DQS tydens 'n skryftransaksie. Hierdie vertragingswaarde kan in Libero® SoC gebruik word wanneer 'n FDDR-beheerder met outomatiese inisialisering instansieer word deur die outo-gegenereerde CoreABC FDDR-inisialiseringskode te wysig. 'n Soortgelyke proses kan toegepas word op 'n gebruikersborduitleg wat nie aan tDQSS by elke geheuetoestel voldoen nie.
Tabel 1-1. Evaluering van RTG4-DEV-KIT-1 tDQSS-berekening vir -1 dele en FDDR1-koppelvlak
| Pad ontleed | Kloklengte (mil) | Klokvoortplantingsvertraging (ps) | Datalengte (mil) | Datavoortplanting n
Vertraging (ps) |
Verskil tussen CLKDQS
as gevolg van roetering (mils) |
tDQSS by elke geheue, na bord skeef + FPGA DQSCLK
skeef (ps) |
| FPGA-1ste geheue | 2578 | 412.48 | 2196 | 351.36 | 61.12 | 431.12 |
| FPGA-2de geheue | 3107 | 497.12 | 1936 | 309.76 | 187.36 | 557.36 |
| FPGA-3de geheue | 3634 | 581.44 | 2231 | 356.96 | 224.48 | 594.48 |
| FPGA-4de geheue | 4163 | 666.08 | 2084 | 333.44 | 332.64 | 702.64 |
| FPGA-5de geheue | 4749 | 759.84 | 2848 | 455.68 | 304.16 | 674.16 |
Let wel: In slegste geval toestande is RTG4 FDDR DDR3 DQS-CLK skeef vir -1 toestelle 370 ps maksimum en 242 ps minimum.
Tabel 1-2. Evaluering van RTG4-DEV-KIT tDQSS-berekening vir STD-onderdele en FDDR1-koppelvlak
| Pad ontleed | Kloklengte (mil) | Klok voortplanting vertraging
(ps) |
Datalengte (mil) | Dataverspreiding vertraging (ps) | Verskil tussen CLKDQS
as gevolg van roetering (mils) |
tDQSS by elke geheue, na bord skeef + FPGA DQSCLK
skeef (ps) |
| FPGA-1ste geheue | 2578 | 412.48 | 2196 | 351.36 | 61.12 | 508.12 |
| FPGA-2de geheue | 3107 | 497.12 | 1936 | 309.76 | 187.36 | 634.36 |
| FPGA-3de geheue | 3634 | 581.44 | 2231 | 356.96 | 224.48 | 671.48 |
| FPGA-4de geheue | 4163 | 666.08 | 2084 | 333.44 | 332.64 | 779.64 |
| FPGA-5de geheue | 4749 | 759.84 | 2848 | 455.68 | 304.16 | 751.16 |
Let wel: In die ergste geval-toestande is RTG4 FDDR DDR3 DQS-CLK-skeef vir STD-toestelle 447 ps maksimum en 302 ps minimum.
Let wel: Bord voortplanting vertraging skatting van 160 ps/duim is gebruik in hierdie ontleding bvample vir verwysing. Die werklike bordpropagasievertraging vir 'n gebruikersbord hang af van die spesifieke bord wat ontleed word.
Kragvolgorde
Hierdie bylaag tot AC439: Riglyne vir bordontwerp en uitleg vir RTG4 FPGA-aansoeknota, verskaf aanvullende inligting om die kritiek belangrikheid te beklemtoon om die direksieontwerpriglyne te volg. Maak seker dat riglyne gevolg word met betrekking tot Power-Up en Power-Down.
Power-Up
Die volgende tabel lys die aanbevole opstartgebruiksgevalle en hul ooreenstemmende opstartriglyne.
Tabel 2-1. Power-Up Riglyne
| Gebruik Case | Volgordevereiste | Gedrag | Notas |
| DEVRST_N
Bevestig tydens aanskakeling totdat alle RTG4-kragbronne aanbevole bedryfstoestande bereik het |
Geen spesifieke ramp-op bestelling vereis. Voorsien ramp-op moet eentonig styg. | Sodra VDD en VPP aktiveringsdrempels bereik (VDD ~= 0.55V, VPP ~= 2.2V) en
DEVRST_N vrygestel word, sal die POR Delay Counter loop ~40ms tipies (50ms maksimum), dan toestelaanskakeling om funksioneel te voldoen aan Figure 11 en 12 (DEVRST_N PUFT) van Stelselbeheerder Gebruikersgids (UG0576). Met ander woorde hierdie reeks neem 40 ms + 1.72036 ms (tipies) vanaf die punt wat DEVRST_N vrygestel is. Let daarop dat die daaropvolgende gebruik van DEVRST_N nie wag nie die POR-teller om aan te skakel na funksionele take en dus neem hierdie volgorde slegs 1.72036 ms (tipies). |
Deur ontwerp sal uitsette gedeaktiveer word (dws dryf) tydens opstart. Sodra die POR teller
voltooi is, word DEVRST_N vrygestel en alle VDDI I/O-voorrade het hul bereik ~0.6V-drempel, dan sal die I/O's ge-tristateer word met swak optrek geaktiveer, totdat die uitsette oorgaan na gebruikerbeheer, volgens Figuur 11 en 12 van UG0576. Kritieke uitsette wat laag moet bly tydens aanskakeling vereis 'n eksterne 1K-ohm aftrekweerstand. |
| DEVRST_N
opgetrek na VPP en alle voorrade ramp op ongeveer dieselfde tyd |
VDDPLL moet nie die
laaste kragtoevoer na ramp op, en moet die minimum aanbevole bedryfsvoltage voor die laaste aanbod (VDD of VDDI) begin rampop om PLL-slotuitvoer te voorkom foute. Sien die RTG4 Clocking Resources Gebruikersgids (UG0586) vir 'n verduideliking van hoe om die CCC/PLL READY_VDDPLL te gebruik invoer om die volgordebepalingvereistes vir die VDDPLL-kragtoevoer te verwyder. Bind óf SERDES_x_Lyz_VDDAIO aan dieselfde toevoer as VDD, of maak seker dat hulle gelyktydig aanskakel. |
Sodra VDD en VPP aktiveringsdrempels (VDD ~= 0.55V, VPP ~= 2.2V) bereik, sal die
50 ms POR vertraging teller sal loop. Toestel opstart tot funksionele tydsberekening voldoen aan Figure 9 en 10 (VDD PUFT) van Stelselbeheerder Gebruikersgids (UG0576). Met ander woorde, totale tyd is 57.95636 ms. |
Deur ontwerp sal uitsette gedeaktiveer word (dws dryf) tydens opstart. Sodra die POR teller
voltooi is, word DEVRST_N vrygestel en alle VDDI IO-voorrade het hul bereik ~0.6V-drempel, dan sal die I/O's ge-tristateer word met swak optrek geaktiveer, totdat die uitsette oorgaan na gebruikerbeheer, volgens Figuur 9 en 10 van UG0576. Kritieke uitsette wat laag moet bly tydens aanskakeling vereis 'n eksterne 1K-ohm aftrekweerstand. |
| Gebruik Case | Volgordevereiste | Gedrag | Notas |
| VDD/ SERDES_VD DAIO -> VPP/VDDPLL
-> |
Volgorde gelys in Scenario Kolom.
DEVRST_N word opgetrek na VPP. |
Sodra VDD en VPP aktiveringsdrempels bereik (VDD ~= 0.55V, VPP ~= 2.2V), die 50ms
POR vertraging teller sal loop. Toestelaanskakeling tot funksionele tydsberekening voldoen aan syfers 9 en 10 (VDD PUFT) van Stelselbeheerder Gebruikersgids (UG0576). Voltooiing van die toestel se opstartvolgorde en aanskakel na funksionele tydsberekening is gebaseer op die laaste VDDI-toevoer wat aangeskakel is. |
Deur ontwerp sal uitsette gedeaktiveer word (dws dryf) tydens opstart. Sodra die POR teller
voltooi is, word DEVRST_N vrygestel en alle VDDI I/O-voorrade het hul bereik ~0.6V-drempel, dan sal die IO's tristateer word met swak optrek geaktiveer, totdat die uitsette oorgaan na gebruikerbeheer, volgens Figuur 9 en 10 van UG0576. Geen swak optrekaktivering tydens aanskakeling totdat alle VDDI-toevoer ~0.6V bereik nie. Die belangrikste voordeel van hierdie volgorde is dat die laaste VDDI-toevoer wat bereik hierdie aktiveringsdrempel sal nie die swak pull-up geaktiveer hê nie en sal in plaas daarvan direk oorgaan van gedeaktiveerde modus na gebruikergedefinieerde modus. Dit kan help om die aantal eksterne 1K-aftrekweerstande te verminder wat benodig word vir ontwerpe wat die meerderheid I/O-banke het wat deur die laaste VDDI aangedryf word om te styg. Vir alle ander I/O-banke wat aangedryf word deur enige VDDI-toevoer anders as die laaste VDDI-toevoer om te styg, vereis die kritieke uitsette wat laag moet bly tydens aanskakeling 'n eksterne 1K-ohm aftrekweerstand. |
| Wag ten minste 51ms -> | |||
| VDDI (Alle IO
banke) |
|||
| OR | |||
| VDD/ SERDES_VD DAIO -> | |||
| VPP/ VDDPLL/ 3.3V_VDDI -> | |||
| Wag ten minste 51ms -> | |||
| VDDI
(nie-3.3V_VD DI) |
Oorwegings tydens DEVRST_N Assertion en Power-Down
Indien AC439: Riglyne vir bordontwerp en -uitleg vir RTG4 FPGA-toepassingsnota-riglyne nie gevolg word nie, hersien assebliefview die volgende besonderhede:
- Vir die gegewe afskakelreekse in Tabel 2-2, kan die gebruiker I/O-foute of instorting en verbygaande stroomgebeure sien.
- Soos vermeld in die Kliëntadvieskennisgewing (CAN) 19002.5, kan afwyking van die afskakelvolgorde wat in die RTG4-datablad aanbeveel word, 'n verbygaande stroom op die 1.2V VDD-toevoer veroorsaak. As die 3.3V VPP toevoer r isamped af voor die 1.2V VDD-toevoer, sal 'n verbygaande stroom op VDD waargeneem word as VPP en DEVRST_N (aangedryf deur VPP) ongeveer 1.0V bereik. Hierdie verbygaande stroom vind nie plaas as VPP laaste afgeskakel word nie, volgens die datablad-aanbeveling.
- Die grootte en duur van die verbygaande stroom is afhanklik van die ontwerp wat in die FPGA geprogrammeer is, spesifieke bordontkoppelingskapasitansie en die verbygaande reaksie van die 1.2V vol.tage reguleerder. In seldsame gevalle is 'n verbygaande stroom tot 25A (of 30 Watt op 'n nominale 1.2V VDD-toevoer) waargeneem. As gevolg van die verspreide aard van hierdie VDD-oorgangsstroom oor die hele FPGA-stof (nie gelokaliseer na 'n spesifieke area nie), en die kort duur daarvan, is daar geen betroubaarheidsbekommernis as die afskakel-oorgang 25A of minder is nie.
- As 'n beste ontwerppraktyk, volg die databladaanbeveling om die verbygaande stroom te vermy.
- I/O-foute kan ongeveer 1.7V wees vir 1.2 ms.
- Hoë foute op uitsette wat Lae of Tristate bestuur, kan waargeneem word.
- Lae foute op uitsette wat hoog ry, kan waargeneem word (die lae fout kan nie versag word deur 'n 1 KΩ aftrekpunt by te voeg nie).
- Deur VDDIx af te skakel laat eers die monotoniese oorgang van Hoog na Laag toe, maar uitset dryf kortliks laag wat 'n gebruikersbord sal beïnvloed wat probeer om die uitset ekstern hoog te trek wanneer RTG4 VDDIx afgeskakel word. RTG4 vereis dat I/O Pads nie ekstern aangedryf word bo die VDDIx banktoevoer voltagAs 'n eksterne resistor dus by 'n ander kragspoor gevoeg word, moet dit gelyktydig met die VDDIx-toevoer afskakel.
Tabel 2-2. I/O-fout-scenario's wanneer dit nie volg nie Aanbevole afskakelvolgorde in AC439Verstek uitsettoestand VDD (1.2V) VDDIx (<3.3V) VDDIx (3.3V) VPP (3.3V) DEVRST_N Power Down Gedrag I/O fout Huidige In- Rush I/O Ry Laag of Tristated Ramp af na VPP in enige volgorde Ramp eerste af Gebonde aan VPP Ja1 Ja Ramp af in enige volgorde na DEVRST_N bewering Bevestig voor enige voorrade ramp af Ja1 Nee I/O Ry Hoog Ramp af na VPP in enige volgorde Ramp eerste af Gebonde aan VPP Ja Ja Ramp af in enige volgorde voor VPP Ramp laaste af Gebonde aan VPP No2 Nee Ramp af in enige volgorde na DEVRST_N bewering Bevestig voor enige voorrade ramp af Ja Nee - 'n Eksterne 1 KΩ-aftrekweerstand word aanbeveel om die hoë fout op kritieke I/O's te versag, wat Lae moet bly tydens afskakeling.
- 'n Lae fout word slegs waargeneem vir 'n I/O wat ekstern opgetrek word na 'n kragtoevoer wat aangedryf bly as VPP ramps af. Dit is egter 'n oortreding van toestelaanbevole bedryfstoestande aangesien die PAD nie hoog moet wees na die ooreenstemmende VDDIx ramps af.
- As DEVRST_N beweer word, kan die gebruiker 'n lae fout sien op enige uitset I/O wat hoog ry en ook ekstern opgetrek word via 'n weerstand na VDDI. Byvoorbeeldample, met 'n 1KΩ-optrekweerstand, 'n lae fout wat 'n minimum voltage van 0.4V met 'n duur van 200 ns kan voorkom voordat die uitset behandel word.
Let wel: DEVRST_N moet nie bo die VPP voltage. Om bogenoemde te vermy, word dit sterk aanbeveel om die aanskakel- en afskakelreekse te volg wat in AC439 beskryf word: Bordontwerp en uitlegriglyne vir RTG4 FPGA-toepassingsnota.
Hersieningsgeskiedenis
Die hersieningsgeskiedenis beskryf die veranderinge wat in die dokument geïmplementeer is. Die veranderinge word gelys volgens hersiening, wat begin met die huidige publikasie.
Tabel 3-1. hersiening Geskiedenis
| Hersiening | Datum | Beskrywing |
| A | 04/2022 | • Tydens DEVRST_N-bewering sal alle RTG4 I/O's getoets word. Uitsette wat hoog aangedryf word deur die FPGA-stof en ekstern hoog op die bord getrek word, kan 'n lae fout ervaar voordat hulle die driestaattoestand betree. 'n Bordontwerp met so 'n uitset-scenario moet ontleed word om die impak van interkonneksies aan FPGA-uitsette te verstaan wat kan fouteer wanneer DEVRST_N beweer word. Vir meer inligting, sien Stap 5 in afdeling
2.2. Oorwegings tydens DEVRST_N Assertion en Power-Down. • Hernoem Krag af na afdeling 2.2. Oorwegings tydens DEVRST_N Assertion en Power-Down. • Omgeskakel na Mikroskyfie-sjabloon. |
| 2 | 02/2022 | • Het die Power-Up-afdeling bygevoeg.
• Het die Power Sequencing-afdeling bygevoeg. |
| 1 | 07/2019 | Die eerste publikasie van hierdie dokument. |
Mikroskyfie FPGA Ondersteuning
Microchip FPGA-produktegroep ondersteun sy produkte met verskeie ondersteuningsdienste, insluitend kliëntediens, kliënte-tegniese ondersteuningsentrum, 'n webwebwerf, en wêreldwye verkoopskantore. Kliënte word voorgestel om Microchip aanlyn hulpbronne te besoek voordat hulle ondersteuning kontak, aangesien dit baie waarskynlik is dat hul navrae reeds beantwoord is.
Kontak Tegniese Ondersteuningsentrum deur die webwebwerf by www.microchip.com/support. Noem die FPGA-toestelonderdeelnommer, kies toepaslike gevalkategorie en laai ontwerp op files terwyl die skep van 'n tegniese ondersteuning geval.
Kontak Kliëntediens vir nie-tegniese produkondersteuning, soos produkpryse, produkopgraderings, opdateringsinligting, bestellingstatus en magtiging.
- Van Noord-Amerika, skakel 800.262.1060
- die res van die wêreld, skakel 650.318.4460
- Faks, van enige plek in die wêreld, 650.318.8044
Die mikroskyfie Webwebwerf
Microchip bied aanlyn ondersteuning via ons webwebwerf by www.microchip.com/. Hierdie webwebwerf word gebruik om te maak files en inligting maklik beskikbaar vir kliënte. Sommige van die beskikbare inhoud sluit in:
- Produk Ondersteuning – Datablaaie en errata, aansoeknotas en aample-programme, ontwerphulpbronne, gebruikersgidse en hardeware-ondersteuningsdokumente, nuutste sagtewarevrystellings en argiefsagteware
- Algemene Tegniese Ondersteuning - Gereelde Vrae (Gereelde Vrae), tegniese ondersteuningsversoeke, aanlyn besprekingsgroepe, mikroskyfie-ontwerpvennootprogramledelys
- Besigheid van Microchip – Produkkieser- en bestelgidse, jongste Microchip-persvrystellings, lys van seminare en geleenthede, lyste van Microchip-verkoopskantore, verspreiders en fabrieksverteenwoordigers
Kennisgewingdiens vir produkverandering
Microchip se kennisgewingdiens vir produkverandering help om kliënte op hoogte te hou van Microchip-produkte. Intekenare sal e-poskennisgewing ontvang wanneer daar veranderinge, opdaterings, hersienings of foute is wat verband hou met 'n spesifieke produkfamilie of ontwikkelingsinstrument van belang.
Om te registreer, gaan na www.microchip.com/pcn en volg die registrasie-instruksies.
Kliënte ondersteuning
Gebruikers van Microchip-produkte kan bystand deur verskeie kanale ontvang:
- Verspreider of verteenwoordiger
- Plaaslike Verkoopskantoor
- Ingebedde oplossingsingenieur (ESE)
- Tegniese Ondersteuning
Kliënte moet hul verspreider, verteenwoordiger of ESE kontak vir ondersteuning. Plaaslike verkoopskantore is ook beskikbaar om kliënte te help. 'n Lys van verkoopskantore en liggings is by hierdie dokument ingesluit.
Tegniese ondersteuning is beskikbaar deur die webwebwerf by: www.microchip.com/support
Mikroskyfie-toestelle-kodebeskermingsfunksie
Let op die volgende besonderhede van die kodebeskermingsfunksie op Mikroskyfie-produkte:
- Mikroskyfie-produkte voldoen aan die spesifikasies vervat in hul spesifieke mikroskyfie-datablad.
- Microchip glo dat sy familie produkte veilig is wanneer dit op die beoogde manier gebruik word, binne bedryfspesifikasies en onder normale toestande.
- Mikroskyfie waardeer en beskerm sy intellektuele eiendomsregte aggressief. Pogings om die kodebeskermingskenmerke van Microchip-produk te oortree, is streng verbode en kan die Digital Millennium Copyright Act oortree.
- Nóg Microchip nóg enige ander halfgeleiervervaardiger kan die sekuriteit van sy kode waarborg. Kodebeskerming beteken nie dat ons waarborg dat die produk “onbreekbaar” is nie. Kodebeskerming ontwikkel voortdurend. Microchip is daartoe verbind om die kodebeskermingseienskappe van ons produkte voortdurend te verbeter.
Regskennisgewing
- Hierdie publikasie en die inligting hierin mag slegs met Mikroskyfie-produkte gebruik word, insluitend om Mikroskyfie-produkte met jou toepassing te ontwerp, te toets en te integreer. Gebruik van hierdie inligting op enige ander wyse oortree hierdie bepalings. Inligting rakende toesteltoepassings word slegs vir u gerief verskaf en kan vervang word
deur opdaterings. Dit is jou verantwoordelikheid om te verseker dat jou aansoek aan jou spesifikasies voldoen. Kontak jou plaaslike Microchip-verkoopskantoor vir bykomende ondersteuning of, kry bykomende ondersteuning by www.microchip.com/en-us/support/design-help/client-support-services. - HIERDIE INLIGTING WORD “SOOS IS” DEUR MICROCHIP VERSKAF. MICROCHIP MAAK GEEN VERTOë OF WAARBORGE VAN ENIGE AARD, HETsy UITDRUKKELIJK OF GEÏMPLISEERD, SKRIFTELIK OF MONDELING, STATUTÊR
OF ANDERS, VERWANT AAN DIE INLIGTING, INGESLUIT, MAAR NIE BEPERK TOT, ENIGE GEÏMPLISIEDE WAARBORGE VAN NIE-SKENNING, VERHANDELBAARHEID EN GESKIKTHEID VIR 'N SPESIFIEKE DOEL, OF WAARBORGE VERWANTE MET DIE TOESTAND, OF GEHALTE. - IN GEEN GEVAL SAL MICROCHIP AANSPREEKLIK WEES VIR ENIGE INDIREKTE, SPESIALE, STRAF-, TOEVALLE OF GEVOLLIKE VERLIES, SKADE, KOSTE OF UITGAWE VAN ENIGE AARD WAT OOKAL VERWANT IS MET DIE INLIGTING OF DIE GEBRUIK DAARVAN, WANNEER DIE OORSAAK IS, WANNEER OOKAL DIE OORSAAK IS. MOONTLIKHEID OF DIE SKADE IS VOORSIENBAAR. IN DIE VOLSTE MAAT DEUR WET TOEGELAAT, SAL MICROCHIP SE TOTALE AANSPREEKLIKHEID OP ALLE EISE OP ENIGE MANIER VERBAND MET DIE INLIGTING OF DIE GEBRUIK DAARVAN NIE DIE BEDRAG FOOIE, INDIEN ENIGE, WAARVOOR U DIREKS AAN DIE INFORMASIE BETAAL HET, OORSKRYF NIE.
Die gebruik van Mikroskyfie-toestelle in lewensondersteunende en/of veiligheidstoepassings is geheel en al op die koper se risiko, en die koper stem in om Mikroskyfie te verdedig, te vrywaar en skadeloos te hou teen enige en alle skade, eise, regsgedinge of uitgawes wat uit sodanige gebruik voortspruit. Geen lisensies word, implisiet of andersins, onder enige mikroskyfie intellektuele eiendomsregte oorgedra nie, tensy anders vermeld.
Handelsmerke
- Die mikroskyfie naam en logo, die mikroskyfie logo, Adaptec, AnyRate, AVR, AVR logo, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, Microsemi-logo, MOST, MOST-logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32-logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST-logo, SuperFlash , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron en XMEGA is geregistreerde handelsmerke van Microchip Technology Incorporated in die VSA en ander lande.
- AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus-logo, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath en ZL is geregistreerde handelsmerke van Microchip Technology Incorporated in die VSA
- Aangrensende sleutelonderdrukking, AKS, Analoog-vir-die-Digitale Ouderdom, Enige Kapasitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic DAMage Matching , ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit Serial Programmering, ICSP, INICnet, Intelligente Paralleling, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express, NVMe, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL . , Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect en ZENA is handelsmerke van Microchip Technology Incorporated in die
VSA en ander lande. - SQTP is 'n diensmerk van Microchip Technology Ingelyf in die VSA. Die Adaptec-logo, Frequency on Demand, Silicon Storage Technology, Symmcom en Trusted Time is geregistreerde handelsmerke van Microchip Technology Inc. in ander lande.
- GestIC is 'n geregistreerde handelsmerk van Microchip Technology Germany II GmbH & Co. KG, 'n filiaal van Microchip Technology Inc., in ander lande.
Alle ander handelsmerke wat hierin genoem word, is die eiendom van hul onderskeie maatskappye.
© 2022, Microchip Technology Incorporated en sy filiale. Alle regte voorbehou.
ISBN: 978-1-6683-0362-7
Gehaltebestuurstelsel
Vir inligting rakende Microchip se kwaliteitbestuurstelsels, besoek asseblief www.microchip.com/quality.
Wêreldwye verkope en diens
| AMERIKA | ASIA/PASIFIK | ASIA/PASIFIK | EUROPA |
| Korporatiewe Kantoor
2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 Faks: 480-792-7277 Tegniese ondersteuning: www.microchip.com/support Web Adres: www.microchip.com Atlanta Duluth, GA Tel: 678-957-9614 Faks: 678-957-1455 Austin, TX Tel: 512-257-3370 Boston Westborough, MA Tel: 774-760-0087 Faks: 774-760-0088 Chicago Itasca, IL Tel: 630-285-0071 Faks: 630-285-0075 Dallas Addison, TX Tel: 972-818-7423 Faks: 972-818-2924 Detroit Novi, MI Tel: 248-848-4000 Houston, TX Tel: 281-894-5983 Indianapolis Noblesville, IN Tel: 317-773-8323 Faks: 317-773-5453 Tel: 317-536-2380 Los Angeles Mission Viejo, CA Tel: 949-462-9523 Faks: 949-462-9608 Tel: 951-273-7800 Raleigh, NC Tel: 919-844-7510 New York, NY Tel: 631-435-6000 San Jose, CA Tel: 408-735-9110 Tel: 408-436-4270 Kanada – Toronto Tel: 905-695-1980 Faks: 905-695-2078 |
Australië – Sydney
Tel: 61-2-9868-6733 China – Beijing Tel: 86-10-8569-7000 China – Chengdu Tel: 86-28-8665-5511 China – Chongqing Tel: 86-23-8980-9588 China – Dongguan Tel: 86-769-8702-9880 China – Guangzhou Tel: 86-20-8755-8029 China – Hangzhou Tel: 86-571-8792-8115 China – Hong Kong SAR Tel: 852-2943-5100 China – Nanjing Tel: 86-25-8473-2460 China – Qingdao Tel: 86-532-8502-7355 China – Sjanghai Tel: 86-21-3326-8000 China – Shenyang Tel: 86-24-2334-2829 China – Shenzhen Tel: 86-755-8864-2200 China – Suzhou Tel: 86-186-6233-1526 China – Wuhan Tel: 86-27-5980-5300 China – Xian Tel: 86-29-8833-7252 China – Xiamen Tel: 86-592-2388138 China – Zhuhai Tel: 86-756-3210040 |
Indië – Bangalore
Tel: 91-80-3090-4444 Indië – Nieu-Delhi Tel: 91-11-4160-8631 Indië - Pune Tel: 91-20-4121-0141 Japan – Osaka Tel: 81-6-6152-7160 Japan – Tokio Tel: 81-3-6880- 3770 Korea – Daegu Tel: 82-53-744-4301 Korea – Seoel Tel: 82-2-554-7200 Maleisië – Kuala Lumpur Tel: 60-3-7651-7906 Maleisië – Penang Tel: 60-4-227-8870 Filippyne - Manila Tel: 63-2-634-9065 Singapoer Tel: 65-6334-8870 Taiwan – Hsin Chu Tel: 886-3-577-8366 Taiwan – Kaohsiung Tel: 886-7-213-7830 Taiwan – Taipei Tel: 886-2-2508-8600 Thailand – Bangkok Tel: 66-2-694-1351 Viëtnam – Ho Chi Minh Tel: 84-28-5448-2100 |
Oostenryk – Wels
Tel: 43-7242-2244-39 Faks: 43-7242-2244-393 Denemarke – Kopenhagen Tel: 45-4485-5910 Faks: 45-4485-2829 Finland – Espoo Tel: 358-9-4520-820 Frankryk – Parys Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Duitsland – Garching Tel: 49-8931-9700 Duitsland – Haan Tel: 49-2129-3766400 Duitsland – Heilbronn Tel: 49-7131-72400 Duitsland – Karlsruhe Tel: 49-721-625370 Duitsland – München Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Duitsland – Rosenheim Tel: 49-8031-354-560 Israel – Ra'anana Tel: 972-9-744-7705 Italië - Milaan Tel: 39-0331-742611 Faks: 39-0331-466781 Italië – Padova Tel: 39-049-7625286 Nederland – Drunen Tel: 31-416-690399 Faks: 31-416-690340 Noorweë – Trondheim Tel: 47-72884388 Pole - Warskou Tel: 48-22-3325737 Roemenië – Boekarest Tel: 40-21-407-87-50 Spanje - Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Swede – Goteberg Tel: 46-31-704-60-40 Swede – Stockholm Tel: 46-8-5090-4654 VK – Wokingham Tel: 44-118-921-5800 Faks: 44-118-921-5820 |
© 2022 Microchip Technology Inc. en sy filiale
Dokumente / Hulpbronne
 |
MICROCHIP RTG4 Addendum RTG4 FPGAs Raadsontwerp en -uitlegriglyne [pdf] Gebruikersgids RTG4 Addendum RTG4 FPGAs Raadsontwerp en Uitlegriglyne, RTG4, Addendum RTG4 FPGAs Raadsontwerp en Uitlegriglyne, Ontwerp en Uitlegriglyne |
