MICROCHIP RTG4 Addendum RTG4 FPGAs Board Design and Layout Guidelines

Ynlieding

Dit tafoeging oan AC439: Board Design and Layout Guidelines for RTG4 FPGA Application Note, jout oanfoljende ynformaasje, om te beklamjen dat de DDR3 lingte oerienkommende rjochtlinen publisearre yn revyzje 9 of letter foarrang hawwe boppe de board yndieling brûkt foar de RTG4 ™ ûntwikkeling kit. Yn it earstoan wie de RTG4-ûntwikkelingskit allinich te krijen mei Engineering Silicon (ES). Nei de earste frijlitting waard de kit letter befolke mei standert (STD) snelheidsklasse en -1 snelheidsklasse RTG4 produksjeapparaten. Dielnûmers, RTG4-DEV-KIT en RTG4-DEV-KIT-1 komme respektivelik mei STD-snelheidsklasse en -1 snelheidsklasse apparaten.
Fierder befettet dit tafoeging details oer it apparaat I / O gedrach foar ferskate power-up en power-down sekwinsjes, lykas, DEVRST_N assertion tidens normale operaasje.

Analyse fan RTG4-DEV-KIT DDR3 Board Layout

• RTG4 ûntwikkeling kit ymplemintearret in 32-bit gegevens en 4-bit ECC DDR3 ynterface foar elk fan de twa ynboude RTG4 FDDR controllers en PHY blokken (FDDR East en West). De ynterface is fysyk organisearre as fiif gegevensbytebanen.
• De kit folget de fly by routing-skema lykas beskreaun yn 'e seksje DDR3-yndielingsrjochtlinen fan AC439: Board Design and Layout Guidelines foar RTG4 FPGA Application Note. Om't dizze ûntwikkelingskit lykwols is ûntworpen foar it publisearjen fan de applikaasjenotysje, komt it net oerien mei de bywurke rjochtlinen foar oerienkommende lingte beskreaun yn 'e applikaasjenota. Yn de DDR3 spesifikaasje, der is in +/- 750 ps limyt op de skew tusken data strobe (DQS) en DDR3 klok (CK) op eltse DDR3 ûnthâld apparaat tidens in skriuwe transaksje (DSS).
• As de rjochtlinen foar oerienkommende lingte yn AC439 ferzje 9 of letter ferzjes fan 'e applikaasjenota wurde folge, sil de RTG4-boerdyndieling foldogge oan' e tDQSS-limyt foar sawol -1 as STD-snelheidsnivo-apparaten oer it heule proses, vol.tage, en temperatuer (PVT) bestjoeringssysteem berik stipe troch RTG4 produksje apparaten. Dit wurdt berikt troch faktorearjen yn 'e worst-case output skew tusken DQS en CK by de RTG4-pins. Spesifyk, by it brûken fan de
  boud-RTG4 FDDR-controller plus PHY, de DQS liedt CK mei 370 ps maksimaal foar in apparaat fan -1 snelheidsklasse en DQS liedt CK mei 447 ps maksimaal foar in STD-snelheidsgraadapparaat, yn slimste omstannichheden.
• Op grûn fan 'e analyze werjûn yn Tabel 1-1, foldocht de RTG4-DEV-KIT-1 oan tDQSS-grinzen by elk ûnthâldapparaat, yn it slimste gefal bedriuwsbetingsten foar de RTG4 FDDR. Lykwols, lykas werjûn yn Tabel 1-2, foldocht de RTG4-DEV-KIT-yndieling, befolke mei STD-snelheidsklasse RTG4-apparaten, net oan tDQSS foar de fjirde en fyfde ûnthâldapparaten yn 'e fly-by-topology, yn' e slimste bedriuwsbetingsten foar de RTG4 FDDR. Yn 't algemien wurdt de RTG4-DEV-KIT brûkt by typyske omstannichheden, lykas keamertemperatuer yn in laboratoariumomjouwing. Dêrom is dizze worst-case-analyse net fan tapassing op de RTG4-DEV-KIT brûkt yn typyske omstannichheden. De analyze tsjinnet as eksample fan wêrom is it wichtich om te folgjen de DDR3 lingte oerienkommende rjochtlinen neamd yn AC439, sadat in brûker board design moetet tDQSS foar in flecht applikaasje.
• Om dit eksample, en demonstrearje hoe't jo manuell kompensearje kinne foar in RTG4-boerdyndieling dy't net kin foldwaan oan 'e AC439 DDR3-lingte oerienkommende rjochtlinen, kin de RTG4-DEV-KIT mei STD-snelheidsnivo-apparaten noch altyd foldwaan oan tDQSS by elk ûnthâldapparaat, yn slimste gefallen, om't de ynboude RTG4 FDDR controller plus PHY hat de mooglikheid om statysk fertrage it DQS sinjaal per data byte lane. Dizze statyske ferskowing kin brûkt wurde om de skew tusken DQS en CK te ferminderjen by in ûnthâldapparaat dat in tDQSS> 750 ps hat. Sjoch de DRAM Training seksje, yn UG0573: RTG4 FPGA High Speed ​​DDR Schnittstellen User Guide foar mear ynformaasje oer it brûken fan de statyske fertraging kontrôles (yn register REG_PHY_WR_DQS_SLAVE_RATIO) foar DQS tidens in skriuwe transaksje. Dizze fertragingswearde kin brûkt wurde yn Libero® SoC by it instantiearjen fan in FDDR-controller mei automatyske inisjalisaasje troch it feroarjen fan de auto-generearre CoreABC FDDR-initialisaasjekoade. In ferlykber proses kin tapast wurde op in brûker board yndieling dy't net foldocht oan tDQSS op elk ûnthâld apparaat.

Tabel 1-1. Evaluaasje fan RTG4-DEV-KIT-1 tDQSS-berekkening foar -1-dielen en FDDR1-ynterface

Paad analysearre	Kloklengte (mils)	Klokpropagaasjefertraging (ps)	Data Length (mils)	Data Propagation n Fertraging (ps)	Ferskil tusken CLKDQS troch Routing (mils)	tDQSS by elk ûnthâld, na board skew + FPGA DQSCLK skewe (ps)
FPGA-1st Unthâld	2578	412.48	2196	351.36	61.12	431.12
FPGA-2nd Unthâld	3107	497.12	1936	309.76	187.36	557.36
FPGA-3rd Unthâld	3634	581.44	2231	356.96	224.48	594.48
FPGA-4th Unthâld	4163	666.08	2084	333.44	332.64	702.64
FPGA-5th Unthâld	4749	759.84	2848	455.68	304.16	674.16

Noat: Yn slimste gefal betingsten is RTG4 FDDR DDR3 DQS-CLK skew foar -1 apparaten 370 ps maksimum en 242 ps minimum.

Tabel 1-2. Evaluaasje fan RTG4-DEV-KIT tDQSS-berekkening foar STD-dielen en FDDR1-ynterface

Paad analysearre	Kloklengte (mils)	Clock Propagation Delay (ps)	Data Length (mils)	Gegevens propagaasje fertraging (ps)	Ferskil tusken CLKDQS troch Routing (mils)	tDQSS by elk ûnthâld, na board skew + FPGA DQSCLK skewe (ps)
FPGA-1st Unthâld	2578	412.48	2196	351.36	61.12	508.12
FPGA-2nd Unthâld	3107	497.12	1936	309.76	187.36	634.36
FPGA-3rd Unthâld	3634	581.44	2231	356.96	224.48	671.48
FPGA-4th Unthâld	4163	666.08	2084	333.44	332.64	779.64
FPGA-5th Unthâld	4749	759.84	2848	455.68	304.16	751.16

Noat:  Yn it slimste gefal is RTG4 FDDR DDR3 DQS-CLK skew foar STD-apparaten 447 ps maksimum en 302 ps minimum.
Noat: Board propagaasje fertraging skatting fan 160 ps / inch is brûkt yn dizze analyze example foar referinsje. De eigentlike fertraging fan board propagation foar in brûker board hinget ôf fan de spesifike board wurdt analysearre.

Power Sequencing

Dit tafoeging oan AC439: Board Design and Layout Guidelines for RTG4 FPGA Application Note, jout oanfoljende ynformaasje, om de krityk te beklamjen om de Board Design Guidelines te folgjen. Soargje derfoar dat rjochtlinen wurde folge mei respekt foar Power-Up en Power-Down.

Power-Up
De folgjende tabel jout de oanrikkemandearre gebrûk fan power-ups en har oerienkommende power-up-rjochtlinen.

Tabel 2-1. Power-Up Rjochtlinen

Brûk Case	Sequence Requirement	Hâlden en dragen	Notysjes
DEVRST_N Asserted tidens power-up, oant alle RTG4 macht foarrieden hawwe berikt oanrikkemandearre bedriuwsbetingsten	Gjin spesifike ramp-up folchoarder nedich. Oanbod ramp-up moat monotoanysk opstean.	Sadree't VDD en VPP de aktivearringsdrompels berikke (VDD ~= 0.55V, VPP ~= 2.2V) en DEVRST_N wurdt frijjûn, de POR Delay Counter sil rinne foar ~ 40ms typysk (50ms max), dan apparaat opstarten om funksjoneel te folgjen oan figueren 11 en 12 (DEVRST_N PUFT) fan Systeem Controller User's Guide (UG0576). Mei oare wurden, dizze sekwinsje nimt 40 ms + 1.72036 ms (typysk) út it punt DEVRST_N is útbrocht. Tink derom dat it folgjende gebrûk fan DEVRST_N net wachtet de POR-teller om power-up út te fieren nei funksjonele taken en dus nimt dizze folchoarder mar 1.72036 ms (typysk).	By ûntwerp sille útgongen wurde útskeakele (dus float) by it opstarten. Ien kear de POR teller hat foltôge, DEVRST_N wurdt útbrocht en alle VDDI I / O foarrieden hawwe berikt harren ~ 0.6V drompel, dan sille de I / O's wurde tristatearre mei swakke pull-up aktivearre, oant de útgongen oergean nei brûkerskontrôle, neffens figueren 11 en 12 fan UG0576. Krityske útgongen dy't leech moatte bliuwe tidens power-up fereaskje in eksterne 1K-ohm pull-down wjerstân.
DEVRST_N lutsen-up nei VPP en alle foarrieden ramp op likernôch deselde tiid	VDDPLL moat net wêze de lêste macht-oanbod oan ramp up, en moat berikke it minimum oanrikkemandearre operating voltage foar de lêste levering (VDD of VDDI) begjint ramping omheech te kommen PLL slot útfier glitches. Sjoch de RTG4 Clocking Resources User Guide (UG0586) foar in útlis oer hoe't jo de CCC/PLL READY_VDDPLL brûke ynfier om de sequencing-easken foar de VDDPLL-stroomfoarsjenning te ferwiderjen. Tie SERDES_x_Lyz_VDDAIO of oan itselde oanbod as VDD, of soargje derfoar dat se tagelyk opstarten.	Sadree't VDD en VPP de aktivearringsdrompels berikke (VDD ~= 0.55V, VPP ~= 2.2V) de 50 ms POR fertraging teller sil rinne. Apparaat power-up oan funksjonele timing hâldt him oan Figuren 9 en 10 (VDD PUFT) fan Systeem Controller User's Guide (UG0576). Mei oare wurden, de totale tiid is 57.95636 ms.	By ûntwerp sille útgongen wurde útskeakele (dus float) by it opstarten. Ien kear de POR teller hat foltôge, DEVRST_N wurdt útbrocht en alle VDDI IO foarrieden hawwe berikt harren ~ 0.6V drompel, dan sille de I / O's wurde tristatearre mei swakke pull-up aktivearre, oant de útgongen oergean nei brûkerskontrôle, neffens figueren 9 en 10 fan UG0576. Krityske útgongen dy't leech moatte bliuwe tidens power-up fereaskje in eksterne 1K-ohm pull-down wjerstân.

Brûk Case	Sequence Requirement	Hâlden en dragen	Notysjes
VDD/ SERDES_VD DAIO -> VPP/VDDPLL ->	Sequence listed yn senario Column. DEVRST_N wurdt oplutsen nei VPP.	Sadree't VDD en VPP de aktivearringsdrompels berikke (VDD ~= 0.55V, VPP ~= 2.2V) de 50ms POR fertraging teller sil rinne. Apparaat power-up nei funksjonele timing hechtet oan sifers 9 en 10 (VDD PUFT) fan Systeem Controller User's Guide (UG0576). Foltôging fan 'e opstartsekwinsje fan it apparaat en opstarten nei funksjonele timing is basearre op de lêste VDDI-oanfier dy't oanstutsen is.	By ûntwerp sille útgongen wurde útskeakele (dus float) by it opstarten. Ien kear de POR teller hat foltôge, DEVRST_N wurdt útbrocht en alle VDDI I / O foarrieden hawwe berikt harren ~0.6V-drompel, dan sille de IO's wurde tristatearre mei swakke pull-up aktivearre, oant de útgongen oergean nei brûkerskontrôle, per figueren 9 en 10 fan UG0576. Gjin swakke pull-up-aktivearring tidens opstarten oant alle VDDI-foarrieden ~0.6V berikke. De kaai foardiel fan dizze folchoarder is dat de lêste VDDI oanbod dat berikt dizze aktivearring drompel sil net hawwe de swakke pull-up aktivearre en sil ynstee oergong direkt fan útskeakele modus nei brûker definiearre modus. Dit kin helpe minimalisearje it oantal eksterne 1K pull-down wjerstannen nedich foar ûntwerpen dy't hawwe de mearderheid fan I / O-banken oandreaun troch de lêste VDDI te rizen. Foar alle oare I/O-banken oandreaun troch in oare VDDI-oanfier dan de lêste VDDI-oanfier om te ferheegjen, fereaskje de krityske útgongen dy't leech moatte bliuwe by it opstarten in eksterne 1K-ohm pull-down wjerstân.
Wachtsje op syn minst 51ms ->
VDDI (Alle IO banken)
OR
VDD/ SERDES_VD DAIO ->
VPP/ VDDPLL/ 3.3V_VDDI ->
Wachtsje op syn minst 51ms ->
VDDI (non-3.3V_VD DI)

 Beskôgings tidens DEVRST_N Assertion en Power-Down

As AC439: Rjochtlinen foar boardûntwerp en yndieling foar RTG4 FPGA-applikaasjenotysje-rjochtlinen net wurde folgeview de folgjende details:

1. Foar de opjûne power-down-sekwinsjes yn Tabel 2-2 kin de brûker I / O-glitches sjen as inrush en transiente aktuele eveneminten.
2. Lykas oanjûn yn 'e Customer Advisory Notification (CAN) 19002.5, kin ôfwiking fan' e power-down folchoarder dy't wurdt oanrikkemandearre yn 'e RTG4 datasheet in oergongsstream útlizze op' e 1.2V VDD-oanfier. As de 3.3V VPP oanbod is ramped del foar de 1.2V VDD-oanfier, sil in transiente stroom op VDD wurde waarnommen as VPP en DEVRST_N (oandreaun troch VPP) sawat 1.0V berikke. Dizze oergeande stroom komt net foar as VPP as lêste wurdt útskeakele, neffens de oanbefelling fan it datablêd.
   1. De omfang en doer fan 'e transiente stroom binne ôfhinklik fan it ûntwerp programmearre yn' e FPGA, spesifike board-ûntkoppelkapasitânsje, en de transiente antwurd fan 'e 1.2V vol.tage regulator. Yn seldsume gefallen is in transiente stroom oant 25A (as 30 Watt op in nominale 1.2V VDD-oanfier) ​​waarnommen. Fanwegen de ferdielde aard fan dizze VDD-oergongsstream oer de hiele FPGA-stof (net pleatst op in spesifyk gebiet), en syn koarte doer, is d'r gjin soarch foar betrouberens as de oergong fan 'e power-down 25A of minder is.
   2. As in bêste ûntwerppraktyk, folgje de oanbefelling fan gegevensblêd om de transiente stroom te foarkommen.
3. I/O glitches kinne sawat 1.7V wêze foar 1.2 ms.
   1. Hege glitch op útgongen ride Low of Tristate kin wurde waarnommen.
   2. Lege glitch op útgongen ride Heech kin wurde waarnommen (de lege glitch kin net wurde mitigearre troch it tafoegjen fan in 1 KΩ pull-down).
4. It útskeakeljen fan VDDIx lit earst de monotone oergong fan Heech nei Leech, mar útfier rydt koart leech, wat soe beynfloedzje in brûker board dat besiket om ekstern lûke de útfier heech as RTG4 VDDIx wurdt powered del. RTG4 fereasket dat I / O Pads net ekstern oandreaun boppe de VDDIx bank oanbod voltage dêrfandinne as in eksterne wjerstân wurdt tafoege oan in oare macht rail, it moat macht del tagelyk mei de VDDIx oanbod.
   Tabel 2-2. I/O glitch-senario's as net oanbefelle Power-Down Sequence yn AC439 folgje

   Standert útfier steat	VDD (1.2V)	VDDIx (<3.3V) VDDIx (3.3V)	VPP (3.3V)	DEVRST_N	Power Down Gedrach
   					I/O Glitch	Aktuele In- Rush
   I / O Driving Low of Tristated	Ramp del nei VPP yn hokker folchoarder		Ramp earst del	Bûn oan VPP	Ja1	Ja
   	Ramp del yn elke folchoarder nei DEVRST_N assertion			Asserted foardat eltse foarrieden ramp omleech	Ja1	Nee
   I/O Driving High	Ramp del nei VPP yn hokker folchoarder		Ramp earst del	Bûn oan VPP	Ja	Ja
   	Ramp del yn elke folchoarder foar VPP		Ramp del lêste	Bûn oan VPP	No2	Nee
   	Ramp del yn elke folchoarder nei DEVRST_N assertion			Asserted foardat eltse foarrieden ramp omleech	Ja	Nee

   1. In eksterne 1 KΩ pull-down wjerstân wurdt oanrikkemandearre om de hege glitch op krityske I / O's te ferminderjen, dy't leech moatte bliuwe tidens power-down.
   2. In lege glitch wurdt allinnich waarnommen foar in I / O dat wurdt ekstern lutsen oant in macht oanbod dat bliuwt powered as VPP ramps del. Dit is lykwols in oertrêding fan apparaat oanrikkemandearre bedriuwsbetingsten sûnt de PAD moat net heech wêze nei de oerienkommende VDDIx ramps del.
5. As DEVRST_N wurdt beweard, kin de brûker in lege glitch sjen op elke útfier I / O dy't heech rydt en ek ekstern ophelle fia in wjerstân nei VDDI. Bygelyksample, mei in 1KΩ pull-up wjerstannen, in lege glitch berikke in minimum voltage fan 0.4V mei in doer fan 200 ns kin foarkomme foardat de útfier wurdt behannele.

Noat: DEVRST_N moat net boppe de VPP voltage. Om it boppesteande te foarkommen, wurdt it tige oanrikkemandearre om de sekwinsjes foar power-up en power-down te folgjen beskreaun yn AC439: Board Design and Layout Guidelines for RTG4 FPGA Application Note.

Revision Skiednis

De revyzjeskiednis beskriuwt de wizigingen dy't yn it dokumint binne ymplementearre. De wizigingen wurde fermeld per revyzje, te begjinnen mei de aktuele publikaasje.

Tabel 3-1. Revision Skiednis

Revyzje	Datum	Beskriuwing
A	04/2022	• Tidens DEVRST_N assertion, alle RTG4 I / Os wurde tristated. Utfieren dy't heech wurde oandreaun troch de FPGA-stof en ekstern heech op it boerd lutsen kinne in lege glitch ûnderfine foardat se de tristate-tastân yngeane. In boerdûntwerp mei sa'n útfierscenario moat wurde analysearre om de ynfloed te begripen fan ynterferbiningen mei FPGA-útgongen dy't miskien glitch kinne as DEVRST_N wurdt beweard. Foar mear ynformaasje, sjoch Stap 5 yn seksje 2.2. Oerwagings tidens DEVRST_N Assertion en Power-Down. • Omneamd Stroomsteuring oan paragraaf 2.2. Oerwagings tidens DEVRST_N Assertion en Power-Down. • omboud ta Microchip template.
2	02/2022	• Added de Power-Up seksje. • Added de Power Sequencing seksje.
1	07/2019	De earste publikaasje fan dit dokumint.

Microchip FPGA Support

Microchip FPGA-produktengroep stipet har produkten mei ferskate stipetsjinsten, ynklusyf Customer Service, Customer Technical Support Center, in website, en wrâldwide ferkeapkantoaren. Klanten wurde suggerearre om Microchip online boarnen te besykjen foardat se kontakt opnimme mei stipe, om't it heul wierskynlik is dat har fragen al beantwurde binne.
Kontakt Technical Support Center fia de webside op www.microchip.com/support. Neam it FPGA Device Part number, selektearje passende saakkategory, en upload ûntwerp files wylst it meitsjen fan in technyske stipe saak.
Nim kontakt op mei Customer Service foar net-technyske produktstipe, lykas produktprizen, produktupgrades, update-ynformaasje, bestelstatus en autorisaasje.

• Ut Noard-Amearika, skilje 800.262.1060
• de rest fan 'e wrâld, ring 650.318.4460
• Fax, fan oeral yn 'e wrâld, 650.318.8044

De mikrochip Website

Microchip biedt online stipe fia ús website at www.microchip.com/. Dit website wurdt brûkt om te meitsjen files en ynformaasje maklik beskikber foar klanten. Guon fan 'e beskikbere ynhâld omfettet:

• Produkt Support - Gegevensblêden en errata, applikaasjenotysjes en sample programma's, ûntwerpboarnen, brûkershantliedingen en hardware-stipedokuminten, lêste softwarereleases en argivearre software
• Algemiene technyske stipe - Faak stelde fragen (FAQ's), oanfragen foar technyske stipe, online diskusjegroepen, lidlist fan lidmaatskip fan Microchip-ûntwerppartners
• It bedriuw Microchip - Produktseleksje- en bestelgidsen, lêste Microchip-parseberjochten, list fan seminars en eveneminten, listings fan Microchip-ferkeapkantoaren, distributeurs en fabryksfertsjintwurdigers

Produkt Change Notification Service

Microchip's notifikaasjetsjinst foar produktferoaring helpt klanten op 'e hichte te hâlden oer Microchip-produkten. Abonnees sille e-postnotifikaasje krije as d'r feroarings, updates, ferzjes of errata binne relatearre oan in spesifisearre produktfamylje of ûntwikkelingsark fan belang.
Om te registrearjen, gean nei www.microchip.com/pcn en folgje de registraasje ynstruksjes.

Klant Support

Brûkers fan Microchip-produkten kinne help krije fia ferskate kanalen:

• Distributeur of fertsjintwurdiger
• Lokaal Sales Office
• Embedded Solutions Engineer (ESE)
• Technyske stipe

Klanten moatte kontakt opnimme mei har distributeur, fertsjintwurdiger of ESE foar stipe. Lokale ferkeapkantoaren binne ek beskikber om klanten te helpen. In list fan ferkeapkantoaren en lokaasjes is opnommen yn dit dokumint.
Technyske stipe is beskikber fia de webside op: www.microchip.com/support

Microchip Apparaten Code Protection Feature

Notysje de folgjende details fan 'e koadebeskermingsfunksje op Microchip-produkten:

• Microchip produkten foldogge oan de spesifikaasjes befette yn harren bysûndere Microchip Data Sheet.
• Microchip is fan betinken dat syn famylje fan produkten feilich is as se brûkt wurde op 'e bedoelde manier, binnen operasjonele spesifikaasjes, en ûnder normale omstannichheden.
• Microchip wearden en agressyf beskermet syn yntellektuele eigendomsrjochten. Pogingen om te brekken de koade beskerming funksjes fan Microchip produkt is strang ferbean en kin yn striid mei de Digital Millennium Copyright Act.
• Noch Microchip noch in oare semiconductor fabrikant kin garandearje de feiligens fan syn koade. Koadebeskerming betsjut net dat wy garandearje dat it produkt "ûnbrekber" is. Koadebeskerming is konstant yn ûntwikkeling. Microchip set him yn om de funksjes foar koadebeskerming fan ús produkten kontinu te ferbetterjen.

Juridyske Notysje

• Dizze publikaasje en de ynformaasje hjiryn meie allinich brûkt wurde mei Microchip-produkten, ynklusyf om Microchip-produkten te ûntwerpen, te testen en te yntegrearjen mei jo applikaasje. Gebrûk fan dizze ynformaasje op in oare manier skeint dizze betingsten. Ynformaasje oangeande apparaatapplikaasjes wurdt allinich foar jo gemak levere en kin wurde ferfongen
  troch updates. It is jo ferantwurdlikens om te soargjen dat jo applikaasje foldocht oan jo spesifikaasjes. Nim kontakt op mei jo lokale Microchip ferkeap kantoar foar ekstra stipe of, krije ekstra stipe by www.microchip.com/en-us/support/design-help/client-support-services.
• DIT YNFORMAASJE WORDT LJOCHT FAN MICROCHIP "AS IS". MICROCHIP MAAKT GEEN FERSINTASJES OF GARANTIES FAN ELKE SOART OF EXPRESS OF YMPLYD, SKRIFTLIK OF MUNLING, STATUTAIR
  OF ANDERS, RELATED TOT DE YNFORMAASJE YNLEFT MAAR NET BEPERKTE TOT ELKE YMPLYDE GARANTIES FAN NON-INFRINGING, FERHANDELBAARHEID EN GESCHIKTHEID FOAR IN BEPAAL DOEL, OF garânsjes dy't relatearre binne oan syn steat, kwaliteit, kwaliteit.
• YN GEEN GEVAL SIL MICROCHIP AANSPRAKELIJK Wêze FOAR ELKE INDIREKTE, SPESIALE, STRAFFENDE, INSIDENTELE, OF GEVOLGLIKE FERLIEZEN, SKADE, KOSTEN, OF UITGAVEN FAN ELKE SOART WAT HÊT HÊT HÊT HÊT HÊT OP DE YNFORMAASJE OF SY GEBRUIK, HÛÛKLIK FERGESE, HOOFDÊÛÛÛÛRJOCHT, HÌÊÛÛÛÛNÊLÊN FERGESE MOOGLIKHEID OF DE SKADES binne foarsjoenber. FAN DE FOLLE MATE DAT BY DE WET tastien is, sil MICROCHIP'S TOTALE AANSPRAKELIJKHEID OP ALLE EIDERINGEN OP ELKE MANIER FERGESE AAN DE YNFORMAASJE OF SY GEBRUK NET it BELANG FAN FERGESE HEBBEN DAT JO DIREKTE FOAR DE MICROCHIP BETAALD HAVEN.
  Gebrûk fan Microchip-apparaten yn libbensstipe- en / of feiligensapplikaasjes is folslein op it risiko fan 'e keaper, en de keaper stimt yn om Microchip te ferdigenjen, te beskermjen en harmless te hâlden fan alle skea, oanspraken, suits of útjeften dy't fuortkomme út sa'n gebrûk. Gjin lisinsjes wurde oerbrocht, ymplisyt of oars, ûnder alle Microchip yntellektuele eigendomsrjochten, útsein as oars oanjûn.

Handelsmerken

• De namme en logo fan de mikrochip, it Microchip-logo, Adaptec, AnyRate, AVR, AVR-logo, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, en XMEGA binne registrearre hannelsmerken fan Microchip Technology Incorporated yn 'e FS en oare lannen.
• AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath, en ZL binne registrearre hannelsmerken fan Microchip Technology Incorporated yn 'e FS
• Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic DAMage Matching , ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Paralleling, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express, NVMe, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL . , Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect en ZENA binne hannelsmerken fan Microchip Technology Incorporated yn 'e
  USA en oare lannen.
• SQTP is in tsjinstmerk fan Microchip Technology Incorporated yn 'e FS It Adaptec-logo, Frequency on Demand, Silicon Storage Technology, Symmcom, en Trusted Time binne registrearre hannelsmerken fan Microchip Technology Inc. yn oare lannen.
• GestIC is in registrearre hannelsmerk fan Microchip Technology Germany II GmbH & Co. KG, in dochterûndernimming fan Microchip Technology Inc., yn oare lannen.
  Alle oare hier neamde hannelsmerken binne eigendom fan har respektive bedriuwen.
  © 2022, Microchip Technology Incorporated en syn dochterûndernimmingen. Alle rjochten foarbehâlden.
  ISBN: 978-1-6683-0362-7

Kwaliteitsbehearsysteem

Foar ynformaasje oer Microchip's Quality Management Systems, besykje asjebleaft www.microchip.com/quality.

Wrâldwiid ferkeap en tsjinst

AMERIKA	ASIA / PASIFIC	ASIA / PASIFIC	EUROPA
Corporate Office 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 Fax: 480-792-7277 Technyske stipe: www.microchip.com/support Web Adres: www.microchip.com Atlanta Duluth, GA Tel: 678-957-9614 Fax: 678-957-1455 Austin, TX Tel: 512-257-3370 Boston Westborough, MA Tel: 774-760-0087 Fax: 774-760-0088 Chicago Itasca, IL Tel: 630-285-0071 Fax: 630-285-0075 Dallas Addison, TX Tel: 972-818-7423 Fax: 972-818-2924 Detroit Novi, MI Tel: 248-848-4000 Houston, TX Tel: 281-894-5983 Indianapolis Noblesville, IN Tel: 317-773-8323 Fax: 317-773-5453 Tel: 317-536-2380 Los Angeles Mission Viejo, CA Tel: 949-462-9523 Fax: 949-462-9608 Tel: 951-273-7800 Raleigh, NC Tel: 919-844-7510 New York, NY Tel: 631-435-6000 San Jose, CA Tel: 408-735-9110 Tel: 408-436-4270 Kanada - Toronto Tel: 905-695-1980 Fax: 905-695-2078	Austraalje - Sydney Tel: 61-2-9868-6733 Sina - Peking Tel: 86-10-8569-7000 Sina - Chengdu Tel: 86-28-8665-5511 Sina - Chongqing Tel: 86-23-8980-9588 Sina - Dongguan Tel: 86-769-8702-9880 Sina - Guangzhou Tel: 86-20-8755-8029 Sina - Hangzhou Tel: 86-571-8792-8115 Sina - Hong Kong SAR Tel: 852-2943-5100 Sina - Nanjing Tel: 86-25-8473-2460 Sina - Qingdao Tel: 86-532-8502-7355 Sina - Shanghai Tel: 86-21-3326-8000 Sina - Shenyang Tel: 86-24-2334-2829 Sina - Shenzhen Tel: 86-755-8864-2200 Sina - Suzhou Tel: 86-186-6233-1526 Sina - Wuhan Tel: 86-27-5980-5300 Sina - Xian Tel: 86-29-8833-7252 Sina - Xiamen Tel: 86-592-2388138 Sina - Zhuhai Tel: 86-756-3210040	Yndia - Bangalore Tel: 91-80-3090-4444 Yndia - Nij-Delhi Tel: 91-11-4160-8631 Yndia - Pune Tel: 91-20-4121-0141 Japan - Osaka Tel: 81-6-6152-7160 Japan - Tokio Tel: 81-3-6880-3770 Korea - Daegu Tel: 82-53-744-4301 Korea - Seoul Tel: 82-2-554-7200 Maleizje - Kuala Lumpur Tel: 60-3-7651-7906 Maleizje - Penang Tel: 60-4-227-8870 Filipinen - Manila Tel: 63-2-634-9065 Singapoer Tel: 65-6334-8870 Taiwan - Hsin Chu Tel: 886-3-577-8366 Taiwan - Kaohsiung Tel: 886-7-213-7830 Taiwan - Taipei Tel: 886-2-2508-8600 Tailân - Bangkok Tel: 66-2-694-1351 Fietnam - Ho Chi Minh Tel: 84-28-5448-2100	Eastenryk - Wels Tel: 43-7242-2244-39 Fax: 43-7242-2244-393 Denemarken - Kopenhagen Tel: 45-4485-5910 Fax: 45-4485-2829 Finlân - Espoo Tel: 358-9-4520-820 Frankryk - Parys Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Dútslân - Garching Tel: 49-8931-9700 Dútslân - Haan Tel: 49-2129-3766400 Dútslân - Heilbronn Tel: 49-7131-72400 Dútslân - Karlsruhe Tel: 49-721-625370 Dútslân - München Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Dútslân - Rosenheim Tel: 49-8031-354-560 Israel - Ra'anana Tel: 972-9-744-7705 Itaalje - Milaan Tel: 39-0331-742611 Fax: 39-0331-466781 Itaalje - Padua Tel: 39-049-7625286 Nederlân – Drunen Tel: 31-416-690399 Fax: 31-416-690340 Noarwegen - Trondheim Tel: 47-72884388 Poalen - Warsjau Tel: 48-22-3325737 Roemenië - Boekarest Tel: 40-21-407-87-50 Spanje - Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Sweden - Göteborg Tel: 46-31-704-60-40 Sweden - Stockholm Tel: 46-8-5090-4654 UK - Wokingham Tel: 44-118-921-5800 Fax: 44-118-921-5820

© 2022 Microchip Technology Inc. en har dochterûndernimmingen

Dokuminten / Resources

MICROCHIP RTG4 Addendum RTG4 FPGAs Board Design and Layout Guidelines [pdf] Brûkersgids RTG4 Addendum RTG4 FPGAs Board Design and Layout Guidelines, RTG4, Addendum RTG4 FPGAs Board Design and Layout Guidelines, Design and Layout Guidelines

Referinsjes

• User Manual