MICROCHIP RTG4 Addendum RTG4 FPGAs Board Design and Layout Guidelines
ແນະນຳ
ເອກະສານເພີ່ມເຕີມນີ້ຕໍ່ກັບ AC439: ຄໍາແນະນໍາການອອກແບບ ແລະການຈັດວາງກະດານສໍາລັບ RTG4 FPGA Application Note, ສະຫນອງຂໍ້ມູນເພີ່ມເຕີມ, ເພື່ອເນັ້ນຫນັກວ່າຄໍາແນະນໍາການຈັບຄູ່ຄວາມຍາວຂອງ DDR3 ທີ່ຈັດພີມມາຢູ່ໃນສະບັບປັບປຸງ 9 ຫຼືຕໍ່ມາແມ່ນມີຄວາມສໍາຄັນກວ່າຮູບແບບກະດານທີ່ໃຊ້ສໍາລັບຊຸດການພັດທະນາ RTG4™. ໃນເບື້ອງຕົ້ນ, ຊຸດພັດທະນາ RTG4 ສາມາດໃຊ້ໄດ້ກັບ Engineering Silicon (ES). ຫຼັງຈາກການປ່ອຍຕົວໃນເບື້ອງຕົ້ນ, ຊຸດຫຼັງຈາກນັ້ນປະກອບດ້ວຍເກຣດຄວາມໄວມາດຕະຖານ (STD) ແລະອຸປະກອນການຜະລິດ RTG1 ຄວາມໄວ -4. ຕົວເລກສ່ວນ, RTG4-DEV-KIT ແລະ RTG4-DEV-KIT-1 ມາພ້ອມກັບເກຣດຄວາມໄວ STD ແລະອຸປະກອນເກຣດຄວາມໄວ -1 ຕາມລໍາດັບ.
ນອກຈາກນັ້ນ, ເອກະສານຊ້ອນທ້າຍນີ້ປະກອບມີລາຍລະອຽດກ່ຽວກັບພຶດຕິກໍາ I/O ຂອງອຸປະກອນສໍາລັບລໍາດັບການເປີດແລະປິດເຄື່ອງຕ່າງໆ, ເຊັ່ນດຽວກັນກັບ, ການຢືນຢັນ DEVRST_N ໃນລະຫວ່າງການເຮັດວຽກປົກກະຕິ.
ການວິເຄາະໂຄງຮ່າງກະດານ RTG4-DEV-KIT DDR3
- ຊຸດພັດທະນາ RTG4 ປະຕິບັດຂໍ້ມູນ 32-bit ແລະ 4-bit ECC DDR3 interface ສໍາລັບແຕ່ລະຕົວຄວບຄຸມ RTG4 FDDR ສອງອັນ ແລະ PHY blocks (FDDR East ແລະ West). ການໂຕ້ຕອບໄດ້ຖືກຈັດເປັນຫ້າເສັ້ນ byte ຂໍ້ມູນ.
- ຊຸດດັ່ງກ່າວປະຕິບັດຕາມແບບບິນໂດຍແຜນຜັງເສັ້ນທາງຕາມທີ່ໄດ້ອະທິບາຍໄວ້ໃນພາກຄໍາແນະນໍາໂຄງຮ່າງ DDR3 ຂອງ AC439: ການອອກແບບກະດານ ແລະຂໍ້ແນະນໍາການຈັດວາງສໍາລັບ RTG4 FPGA Application Note. ຢ່າງໃດກໍຕາມ, ເນື່ອງຈາກວ່າຊຸດການພັດທະນານີ້ໄດ້ຖືກອອກແບບກ່ອນທີ່ຈະເຜີຍແຜ່ບັນທຶກຄໍາຮ້ອງສະຫມັກ, ມັນບໍ່ສອດຄ່ອງກັບຄໍາແນະນໍາການຈັບຄູ່ຄວາມຍາວທີ່ປັບປຸງໄດ້ອະທິບາຍໄວ້ໃນບັນທຶກຄໍາຮ້ອງສະຫມັກ. ໃນຂໍ້ມູນຈໍາເພາະຂອງ DDR3, ມີຂີດຈໍາກັດ +/- 750 ps ກ່ຽວກັບ skew ລະຫວ່າງ data strobe (DQS) ແລະ DDR3 ໂມງ (CK) ໃນແຕ່ລະອຸປະກອນຫນ່ວຍຄວາມຈໍາ DDR3 ໃນລະຫວ່າງການເຮັດທຸລະກໍາການຂຽນ (DSS).
- ເມື່ອຂໍ້ແນະນໍາການຈັບຄູ່ຄວາມຍາວໃນ AC439 ສະບັບປັບປຸງ 9 ຫຼືສະບັບຕໍ່ມາຂອງບັນທຶກຄໍາຮ້ອງສະຫມັກໄດ້ຖືກປະຕິບັດຕາມ, ຮູບແບບກະດານ RTG4 ຈະຕອບສະຫນອງຂອບເຂດຈໍາກັດ tDQSS ສໍາລັບອຸປະກອນເກຣດຄວາມໄວ -1 ແລະ STD ໃນທົ່ວຂະບວນການທັງຫມົດ, voltage, ແລະອຸນຫະພູມ (PVT) ໄລຍະການດໍາເນີນງານທີ່ສະຫນັບສະຫນູນໂດຍອຸປະກອນການຜະລິດ RTG4. ນີ້ແມ່ນບັນລຸໄດ້ໂດຍການປັດໄຈໃນກໍລະນີທີ່ຮ້າຍແຮງທີ່ສຸດ skew ຜົນຜະລິດລະຫວ່າງ DQS ແລະ CK ຢູ່ pins RTG4. ໂດຍສະເພາະ, ໃນເວລາທີ່ການນໍາໃຊ້
build-RTG4 FDDR controller ບວກກັບ PHY, DQS ນໍາ CK ໂດຍ 370 ps ສູງສຸດສໍາລັບອຸປະກອນລະດັບຄວາມໄວ -1 ແລະ DQS ນໍາ CK ໂດຍ 447 ps ສູງສຸດສໍາລັບອຸປະກອນເກຣດຄວາມໄວ STD, ໃນກໍລະນີຮ້າຍແຮງທີ່ສຸດ. - ອີງຕາມການວິເຄາະທີ່ສະແດງຢູ່ໃນຕາຕະລາງ 1-1, RTG4-DEV-KIT-1 ຕອບສະຫນອງຂໍ້ຈໍາກັດ tDQSS ໃນແຕ່ລະອຸປະກອນຫນ່ວຍຄວາມຈໍາ, ໃນກໍລະນີທີ່ຮ້າຍແຮງທີ່ສຸດສໍາລັບ RTG4 FDDR. ຢ່າງໃດກໍຕາມ, ດັ່ງທີ່ສະແດງຢູ່ໃນຕາຕະລາງ 1-2, ຮູບແບບ RTG4-DEV-KIT, ປະກອບດ້ວຍອຸປະກອນ RTG4 ລະດັບຄວາມໄວ STD, ບໍ່ຕອບສະຫນອງ tDQSS ສໍາລັບອຸປະກອນຫນ່ວຍຄວາມຈໍາທີ່ສີ່ແລະຫ້າໃນ fly-by topology, ໃນກໍລະນີທີ່ຮ້າຍແຮງທີ່ສຸດ. ສໍາລັບ RTG4 FDDR. ໂດຍທົ່ວໄປ, RTG4-DEV-KIT ຖືກນໍາໃຊ້ໃນເງື່ອນໄຂປົກກະຕິ, ເຊັ່ນ: ອຸນຫະພູມຫ້ອງໃນສະພາບແວດລ້ອມຫ້ອງທົດລອງ. ດັ່ງນັ້ນ, ການວິເຄາະກໍລະນີທີ່ຮ້າຍແຮງທີ່ສຸດນີ້ບໍ່ສາມາດໃຊ້ໄດ້ກັບ RTG4-DEV-KIT ທີ່ໃຊ້ໃນເງື່ອນໄຂປົກກະຕິ. ການວິເຄາະເຮັດຫນ້າທີ່ເປັນ example ວ່າເປັນຫຍັງມັນເປັນສິ່ງສໍາຄັນທີ່ຈະປະຕິບັດຕາມຄໍາແນະນໍາການຈັບຄູ່ຄວາມຍາວ DDR3 ທີ່ລະບຸໄວ້ໃນ AC439, ດັ່ງນັ້ນການອອກແບບກະດານຜູ້ໃຊ້ຕອບສະຫນອງ tDQSS ສໍາລັບຄໍາຮ້ອງສະຫມັກການບິນ.
- ເພື່ອໃຫ້ລະອຽດເພີ່ມເຕີມກ່ຽວກັບ example, ແລະສະແດງໃຫ້ເຫັນວິທີການຊົດເຊີຍດ້ວຍຕົນເອງສໍາລັບຮູບແບບກະດານ RTG4 ທີ່ບໍ່ສາມາດປະຕິບັດຕາມຄໍາແນະນໍາການຈັບຄູ່ຄວາມຍາວ AC439 DDR3, RTG4-DEV-KIT ກັບອຸປະກອນເກຣດຄວາມໄວ STD ຍັງສາມາດຕອບສະຫນອງ tDQSS ໃນແຕ່ລະອຸປະກອນຫນ່ວຍຄວາມຈໍາ, ໃນກໍລະນີທີ່ຮ້າຍແຮງທີ່ສຸດ, ເພາະວ່າ. ຕົວຄວບຄຸມ RTG4 FDDR ທີ່ມີໃນຕົວບວກກັບ PHY ມີຄວາມສາມາດໃນການຊັກຊ້າສັນຍານ DQS ຕໍ່ເສັ້ນໄຍຂໍ້ມູນ. ການປ່ຽນແປງສະຖິດນີ້ສາມາດຖືກໃຊ້ເພື່ອຫຼຸດຜ່ອນການບິດເບືອນລະຫວ່າງ DQS ແລະ CK ຢູ່ອຸປະກອນຄວາມຈຳທີ່ມີ tDQSS > 750 ps. ເບິ່ງພາກການຝຶກອົບຮົມ DRAM, ໃນ UG0573: RTG4 FPGA ຄູ່ມືຜູ້ໃຊ້ຄວາມໄວສູງ DDR Interfaces ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມກ່ຽວກັບການນໍາໃຊ້ການຄວບຄຸມການຊັກຊ້າຄົງທີ່ (ໃນລົງທະບຽນ REG_PHY_WR_DQS_SLAVE_RATIO) ສໍາລັບ DQS ໃນລະຫວ່າງການຂຽນທຸລະກໍາ. ມູນຄ່າການລ່າຊ້ານີ້ສາມາດຖືກນໍາໃຊ້ໃນ Libero® SoC ໃນເວລາເຮັດຕົວຄວບຄຸມ FDDR ດ້ວຍການເລີ່ມຕົ້ນອັດຕະໂນມັດໂດຍການດັດແກ້ລະຫັດເບື້ອງຕົ້ນ CoreABC FDDR ທີ່ຜະລິດໂດຍອັດຕະໂນມັດ. ຂະບວນການທີ່ຄ້າຍຄືກັນສາມາດຖືກນໍາໃຊ້ກັບຮູບແບບກະດານຜູ້ໃຊ້ທີ່ບໍ່ຕອບສະຫນອງ tDQSS ໃນແຕ່ລະອຸປະກອນຫນ່ວຍຄວາມຈໍາ.
ຕາຕະລາງ 1-1. ການປະເມີນຜົນການຄິດໄລ່ RTG4-DEV-KIT-1 tDQSS ສໍາລັບສ່ວນ -1 ແລະສ່ວນຕິດຕໍ່ FDDR1
| ການວິເຄາະເສັ້ນທາງ | ຄວາມຍາວໂມງ (ມິນລິລິດ) | ການຂະຫຍາຍພັນໂມງລ່າຊ້າ (ps) | ຄວາມຍາວຂໍ້ມູນ (ມິນລິລິດ) | Data Propagatio n
ຊັກຊ້າ (ps) |
ຄວາມແຕກຕ່າງລະຫວ່າງ CLKDQS
ເນື່ອງຈາກການ Routing (mils) |
tDQSS ຢູ່ທຸກຫນ່ວຍຄວາມຈໍາ, ຫຼັງຈາກກະດານ skew+FPGA DQSCLK
skew (ps) |
| ໜ່ວຍຄວາມຈຳ FPGA-1st | 2578 | 412.48 | 2196 | 351.36 | 61.12 | 431.12 |
| ໜ່ວຍຄວາມຈຳ FPGA-2nd | 3107 | 497.12 | 1936 | 309.76 | 187.36 | 557.36 |
| ໜ່ວຍຄວາມຈຳ FPGA-3rd | 3634 | 581.44 | 2231 | 356.96 | 224.48 | 594.48 |
| ໜ່ວຍຄວາມຈຳ FPGA-4th | 4163 | 666.08 | 2084 | 333.44 | 332.64 | 702.64 |
| ໜ່ວຍຄວາມຈຳ FPGA-5th | 4749 | 759.84 | 2848 | 455.68 | 304.16 | 674.16 |
ໝາຍເຫດ: ໃນກໍລະນີຮ້າຍແຮງທີ່ສຸດ, RTG4 FDDR DDR3 DQS-CLK skew ສໍາລັບອຸປະກອນ -1 ແມ່ນ 370 ps ສູງສຸດແລະ 242 ps ຕໍາ່ສຸດທີ່.
ຕາຕະລາງ 1-2. ການປະເມີນຜົນການຄິດໄລ່ RTG4-DEV-KIT tDQSS ສໍາລັບພາກສ່ວນ STD ແລະການໂຕ້ຕອບ FDDR1
| ການວິເຄາະເສັ້ນທາງ | ຄວາມຍາວໂມງ (ມິນລິລິດ) | ການຂະຫຍາຍພັນໂມງລ່າຊ້າ
(ps) |
ຄວາມຍາວຂໍ້ມູນ (ມິນລິລິດ) | Data Propagatio n Delay (ps) | ຄວາມແຕກຕ່າງລະຫວ່າງ CLKDQS
ເນື່ອງຈາກການ Routing (mils) |
tDQSS ຢູ່ທຸກຫນ່ວຍຄວາມຈໍາ, ຫຼັງຈາກກະດານ skew+FPGA DQSCLK
skew (ps) |
| ໜ່ວຍຄວາມຈຳ FPGA-1st | 2578 | 412.48 | 2196 | 351.36 | 61.12 | 508.12 |
| ໜ່ວຍຄວາມຈຳ FPGA-2nd | 3107 | 497.12 | 1936 | 309.76 | 187.36 | 634.36 |
| ໜ່ວຍຄວາມຈຳ FPGA-3rd | 3634 | 581.44 | 2231 | 356.96 | 224.48 | 671.48 |
| ໜ່ວຍຄວາມຈຳ FPGA-4th | 4163 | 666.08 | 2084 | 333.44 | 332.64 | 779.64 |
| ໜ່ວຍຄວາມຈຳ FPGA-5th | 4749 | 759.84 | 2848 | 455.68 | 304.16 | 751.16 |
ໝາຍເຫດ: ໃນກໍລະນີຮ້າຍແຮງທີ່ສຸດ, RTG4 FDDR DDR3 DQS-CLK skew ສໍາລັບອຸປະກອນ STD ແມ່ນ 447 ps ສູງສຸດແລະ 302 ps ຕໍາ່ສຸດທີ່.
ໝາຍເຫດ: ການຄາດຄະເນການຊັກຊ້າການຂະຫຍາຍພັນຂອງກະດານ 160 ps/inch ໄດ້ຖືກນໍາໃຊ້ໃນການວິເຄາະນີ້ example ສໍາລັບການອ້າງອີງ. ການຊັກຊ້າການຂະຫຍາຍພັນຂອງກະດານຕົວຈິງສໍາລັບກະດານຜູ້ໃຊ້ແມ່ນຂຶ້ນກັບກະດານສະເພາະທີ່ຖືກວິເຄາະ.
ການຈັດລໍາດັບພະລັງງານ
ເອກະສານເພີ່ມເຕີມນີ້ກັບ AC439: ຄໍາແນະນໍາການອອກແບບແລະການຈັດວາງກະດານສໍາລັບ RTG4 FPGA Application Note, ສະຫນອງຂໍ້ມູນເພີ່ມເຕີມ, ເພື່ອເນັ້ນຫນັກໃສ່ຄວາມສໍາຄັນໃນການປະຕິບັດຕາມຄໍາແນະນໍາການອອກແບບຄະນະກໍາມະການ. ໃຫ້ແນ່ໃຈວ່າໄດ້ປະຕິບັດຕາມຄໍາແນະນໍາກ່ຽວກັບການເປີດເຄື່ອງແລະປິດເຄື່ອງ.
ເພີ່ມພະລັງ
ຕາຕະລາງຕໍ່ໄປນີ້ລາຍຊື່ກໍລະນີການນໍາໃຊ້ພະລັງງານທີ່ແນະນໍາແລະຄໍາແນະນໍາການເພີ່ມພະລັງງານທີ່ສອດຄ້ອງກັນຂອງພວກເຂົາ.
ຕາຕະລາງ 2-1. ຂໍ້ແນະນຳການເພີ່ມພະລັງ
| ໃຊ້ກໍລະນີ | ຄວາມຕ້ອງການລໍາດັບ | ພຶດຕິກຳ | ບັນທຶກ |
| DEVRST_N
ຢືນຢັນໃນລະຫວ່າງການເປີດໄຟ, ຈົນກ່ວາອຸປະກອນການສະຫນອງພະລັງງານ RTG4 ທັງຫມົດບັນລຸເງື່ອນໄຂການດໍາເນີນງານທີ່ແນະນໍາ |
ບໍ່ມີສະເພາະ ramp- ຄໍາສັ່ງທີ່ຕ້ອງການ. ການສະຫນອງ ramp-up ຕ້ອງເພີ່ມຂຶ້ນ monotonically. | ເມື່ອ VDD ແລະ VPP ຮອດເກນການເປີດໃຊ້ງານ (VDD ~= 0.55V, VPP ~= 2.2V) ແລະ
DEVRST_N ຖືກປ່ອຍອອກມາ, POR Delay Counter ຈະດໍາເນີນການ ~ 40ms ປົກກະຕິ (50ms ສູງສຸດ), ຫຼັງຈາກນັ້ນການເປີດອຸປະກອນເພື່ອປະຕິບັດຫນ້າປະຕິບັດຕາມຮູບ 11 ແລະ. 12 (DEVRST_N PUFT) ຂອງ ຄູ່ມືຜູ້ໃຊ້ຄວບຄຸມລະບົບ (UG0576). ໃນຄໍາສັບຕ່າງໆອື່ນໆ, ລໍາດັບນີ້ໃຊ້ເວລາ 40 ms + 1.72036 ms (ປົກກະຕິ) ຈາກຈຸດທີ່ DEVRST_N ໄດ້ຖືກປ່ອຍອອກມາ. ຈື່ໄວ້ວ່າການນໍາໃຊ້ DEVRST_N ຕໍ່ໄປບໍ່ໄດ້ລໍຖ້າ ຕົວຕ້ານການ POR ເພື່ອປະຕິບັດການເພີ່ມພະລັງງານໃຫ້ກັບວຽກງານທີ່ເປັນປະໂຫຍດແລະດັ່ງນັ້ນລໍາດັບນີ້ໃຊ້ເວລາພຽງແຕ່ 1.72036 ms (ປົກກະຕິ). |
ໂດຍການອອກແບບ, ຜົນຜະລິດຈະຖືກປິດໃຊ້ງານ (ເຊັ່ນ: float) ໃນລະຫວ່າງການເປີດພະລັງງານ. ເມື່ອເຄົາເຕີ້ PO
ສຳເລັດແລ້ວ, DEVRST_N ຖືກປ່ອຍອອກມາ ແລະອຸປະກອນ VDDI I/O ທັງໝົດມາຮອດແລ້ວ ~ 0.6V threshold, ຫຼັງຈາກນັ້ນ I/Os ຈະຖືກ tristated ດ້ວຍການກະຕຸ້ນການດຶງຂຶ້ນທີ່ອ່ອນແອ, ຈົນກ່ວາຜົນໄດ້ຮັບການປ່ຽນແປງໄປສູ່ການຄວບຄຸມຜູ້ໃຊ້, ຕາມຮູບ 11 ແລະ 12 ຂອງ UG0576. ຜົນຜະລິດທີ່ສໍາຄັນທີ່ຈະຍັງຄົງຕ່ໍາໃນລະຫວ່າງການເປີດພະລັງງານຮຽກຮ້ອງໃຫ້ມີຕົວຕ້ານທານ 1K-ohm ພາຍນອກ. |
| DEVRST_N
ດຶງເຖິງ VPP ແລະການສະຫນອງທັງຫມົດ ramp ຂຶ້ນໃນເວລາດຽວກັນ |
VDDPLL ຈະຕ້ອງບໍ່ແມ່ນ
ການສະຫນອງພະລັງງານສຸດທ້າຍໃຫ້ກັບ ramp ຂຶ້ນ, ແລະຕ້ອງບັນລຸໄດ້ຕໍາ່ສຸດທີ່ແນະນໍາ voltage ກ່ອນທີ່ຈະສະຫນອງສຸດທ້າຍ (VDD ຫຼື VDDI) ເລີ່ມ ramping ຂຶ້ນເພື່ອປ້ອງກັນບໍ່ໃຫ້ PLL lock output ຂັດຂ້ອງ. ເບິ່ງຄູ່ມືຜູ້ໃຊ້ RTG4 Clocking Resources (UG0586) ສໍາລັບຄໍາອະທິບາຍກ່ຽວກັບວິທີໃຊ້ CCC/PLL READY_VDDPLL input ເພື່ອເອົາຄວາມຕ້ອງການລໍາດັບສໍາລັບການສະຫນອງພະລັງງານ VDDPLL. ເຊື່ອມຕໍ່ SERDES_x_Lyz_VDDAIO ກັບການສະໜອງດຽວກັນກັບ VDD, ຫຼືຮັບປະກັນວ່າພວກມັນເປີດໄຟພ້ອມກັນ. |
ເມື່ອ VDD ແລະ VPP ຮອດເກນການເປີດໃຊ້ງານ (VDD ~= 0.55V, VPP ~= 2.2V) the
50 ms ເຄື່ອງນັບການຊັກຊ້າ POR ຈະແລ່ນ. ການເປີດປິດອຸປະກອນຕາມເວລາທີ່ເຮັດວຽກໄດ້ປະຕິບັດຕາມ ຮູບ 9 ແລະ 10 (VDD PUFT) ຂອງຄູ່ມືຜູ້ໃຊ້ຄວບຄຸມລະບົບ (UG0576). ໃນຄໍາສັບຕ່າງໆອື່ນໆ, ເວລາທັງຫມົດແມ່ນ 57.95636 ms. |
ໂດຍການອອກແບບ, ຜົນຜະລິດຈະຖືກປິດໃຊ້ງານ (ເຊັ່ນ: float) ໃນລະຫວ່າງການເປີດພະລັງງານ. ເມື່ອເຄົາເຕີ້ PO
ສຳເລັດແລ້ວ, DEVRST_N ຖືກປ່ອຍອອກມາ ແລະອຸປະກອນ VDDI IO ທັງໝົດໄດ້ມາຮອດແລ້ວ ~ 0.6V threshold, ຫຼັງຈາກນັ້ນ I/Os ຈະຖືກ tristated ດ້ວຍການກະຕຸ້ນການດຶງຂຶ້ນທີ່ອ່ອນແອ, ຈົນກ່ວາຜົນໄດ້ຮັບການປ່ຽນແປງໄປສູ່ການຄວບຄຸມຜູ້ໃຊ້, ຕາມຮູບ 9 ແລະ 10 ຂອງ UG0576. ຜົນຜະລິດທີ່ສໍາຄັນທີ່ຈະຍັງຄົງຕ່ໍາໃນລະຫວ່າງການເປີດພະລັງງານຮຽກຮ້ອງໃຫ້ມີຕົວຕ້ານທານ 1K-ohm ພາຍນອກ. |
| ໃຊ້ກໍລະນີ | ຄວາມຕ້ອງການລໍາດັບ | ພຶດຕິກຳ | ບັນທຶກ |
| VDD/ SERDES_VD DAIO -> VPP/VDDPLL
-> |
ລຳດັບທີ່ລະບຸໄວ້ໃນຖັນສະຖານະການ.
DEVRST_N ຖືກດຶງຂຶ້ນເປັນ VPP. |
ເມື່ອ VDD ແລະ VPP ຮອດເກນການເປີດໃຊ້ງານ (VDD ~= 0.55V, VPP ~= 2.2V) 50ms
ຕົວນັບການຊັກຊ້າ POR ຈະເຮັດວຽກ. ການເປີດອຸປະກອນເພື່ອກຳນົດເວລາເຮັດວຽກແມ່ນປະຕິບັດຕາມຕົວເລກ 9 ແລະ 10 (VDD PUFT) ຂອງ ຄູ່ມືຜູ້ໃຊ້ຄວບຄຸມລະບົບ (UG0576). ການສໍາເລັດຂອງລໍາດັບການເພີ່ມພະລັງງານຂອງອຸປະກອນແລະການເພີ່ມພະລັງງານເຖິງເວລາທີ່ເຮັດວຽກແມ່ນອີງໃສ່ການສະຫນອງ VDDI ສຸດທ້າຍທີ່ເປີດ. |
ໂດຍການອອກແບບ, ຜົນຜະລິດຈະຖືກປິດໃຊ້ງານ (ເຊັ່ນ: float) ໃນລະຫວ່າງການເປີດພະລັງງານ. ເມື່ອເຄົາເຕີ້ PO
ສຳເລັດແລ້ວ, DEVRST_N ຖືກປ່ອຍອອກມາ ແລະອຸປະກອນ VDDI I/O ທັງໝົດມາຮອດແລ້ວ ~ 0.6V threshold, ຫຼັງຈາກນັ້ນ IOs ຈະຖືກ tristated ດ້ວຍການກະຕຸ້ນການດຶງທີ່ອ່ອນແອ, ຈົນກ່ວາຜົນໄດ້ຮັບການປ່ຽນແປງໄປສູ່ການຄວບຄຸມຜູ້ໃຊ້, ຕາມຮູບ 9 ແລະ 10 ຂອງ UG0576. ບໍ່ມີການກະຕຸ້ນການດຶງຂຶ້ນທີ່ອ່ອນແອໃນລະຫວ່າງການເປີດພະລັງງານຈົນກ່ວາອຸປະກອນ VDDI ທັງຫມົດສາມາດບັນລຸ ~0.6V. ຜົນປະໂຫຍດທີ່ສໍາຄັນ ຂອງລໍາດັບນີ້ແມ່ນວ່າການສະຫນອງ VDDI ສຸດທ້າຍທີ່ໄປຮອດ ເກນການເປີດໃຊ້ງານນີ້ຈະບໍ່ມີການເປີດໃຊ້ງານທີ່ອ່ອນເພຍ ແລະຈະປ່ຽນໂດຍກົງຈາກໂໝດປິດການໃຊ້ງານໄປຫາໂໝດທີ່ຜູ້ໃຊ້ກຳນົດເອງ. ນີ້ສາມາດຊ່ວຍຫຼຸດຜ່ອນຈໍານວນຕົວຕ້ານທານ 1K ພາຍນອກທີ່ຕ້ອງການສໍາລັບການອອກແບບທີ່ມີທະນາຄານ I/O ສ່ວນໃຫຍ່ທີ່ຂັບເຄື່ອນໂດຍ VDDI ສຸດທ້າຍທີ່ຈະເພີ່ມຂຶ້ນ. ສໍາລັບທະນາຄານ I/O ອື່ນໆທີ່ຂັບເຄື່ອນໂດຍການສະຫນອງ VDDI ໃດໆນອກເຫນືອຈາກການສະຫນອງ VDDI ສຸດທ້າຍທີ່ຈະເພີ່ມຂຶ້ນ, ຜົນຜະລິດທີ່ສໍາຄັນທີ່ຈະຍັງຄົງຕໍ່າໃນລະຫວ່າງການເປີດພະລັງງານຮຽກຮ້ອງໃຫ້ມີຕົວຕ້ານທານ 1K-ohm ດຶງລົງ. |
| ລໍຖ້າຢ່າງຫນ້ອຍ 51ms -> | |||
| VDDI (ທັງໝົດ IO
ທະນາຄານ) |
|||
| OR | |||
| VDD/ SERDES_VD DAIO -> | |||
| VPP/ VDDPLL/ 3.3V_VDDI -> | |||
| ລໍຖ້າຢ່າງຫນ້ອຍ 51ms -> | |||
| VDDI
(ບໍ່ແມ່ນ 3.3V_VD DI) |
ການພິຈາລະນາໃນລະຫວ່າງການຢືນຢັນ DEVRST_N ແລະປິດເຄື່ອງ
ຖ້າ AC439: ຄູ່ມືການອອກແບບ ແລະການຈັດວາງກະດານສໍາລັບ RTG4 FPGA Application Note Guidelines ບໍ່ໄດ້ຖືກປະຕິບັດຕາມ, ກະລຸນາທົບທວນຄືນ.view ລາຍລະອຽດດັ່ງຕໍ່ໄປນີ້:
- ສໍາລັບລໍາດັບການຫຼຸດພະລັງງານທີ່ລະບຸໄວ້ໃນຕາຕະລາງ 2-2, ຜູ້ໃຊ້ອາດຈະເຫັນ I/O glitches ຫຼື inrush ແລະເຫດການປັດຈຸບັນຊົ່ວຄາວ.
- ດັ່ງທີ່ລະບຸໄວ້ໃນແຈ້ງການທີ່ປຶກສາລູກຄ້າ (CAN) 19002.5, ການບ່ຽງເບນຈາກລຳດັບການປິດເຄື່ອງທີ່ແນະນຳໃນເອກະສານຂໍ້ມູນ RTG4 ສາມາດກະຕຸ້ນກະແສໄຟຟ້າຊົ່ວຄາວໃນການສະໜອງ 1.2V VDD. ຖ້າການສະຫນອງ 3.3V VPP ແມ່ນ ramped ລົງກ່ອນທີ່ຈະສະຫນອງ 1.2V VDD, ກະແສໄຟຟ້າຊົ່ວຄາວໃນ VDD ຈະຖືກສັງເກດເຫັນເປັນ VPP ແລະ DEVRST_N (ຂັບເຄື່ອນໂດຍ VPP) ບັນລຸປະມານ 1.0V. ກະແສໄຟຟ້າຊົ່ວຄາວນີ້ຈະບໍ່ເກີດຂຶ້ນຖ້າ VPP ຖືກປິດເຄື່ອງສຸດທ້າຍ, ຕາມຄໍາແນະນໍາຂອງແຜ່ນຂໍ້ມູນ.
- ຂະຫນາດແລະໄລຍະເວລາຂອງກະແສໄຟຟ້າຊົ່ວຄາວແມ່ນຂຶ້ນກັບການອອກແບບທີ່ດໍາເນີນໂຄງການໃນ FPGA, ຄວາມອາດສາມາດ decoupling ກະດານສະເພາະ, ແລະການຕອບສະຫນອງຊົ່ວຄາວຂອງ 1.2V vol.tage ລະບຽບ. ໃນກໍລະນີທີ່ຫາຍາກ, ກະແສໄຟຟ້າຂ້າມຜ່ານເຖິງ 25A (ຫຼື 30 Watts ໃນການສະຫນອງ 1.2V VDD ນາມ) ໄດ້ຖືກສັງເກດເຫັນ. ເນື່ອງຈາກລັກສະນະການແຈກຢາຍຂອງກະແສໄຟຟ້າຊົ່ວຄາວ VDD ນີ້ໃນທົ່ວ fabric FPGA ທັງຫມົດ (ບໍ່ໄດ້ທ້ອງຖິ່ນເປັນພື້ນທີ່ສະເພາະ), ແລະໄລຍະເວລາສັ້ນຂອງມັນ, ບໍ່ມີຄວາມກັງວົນຄວາມຫນ້າເຊື່ອຖືຖ້າຫາກວ່າ transient ພະລັງງານຫຼຸດລົງແມ່ນ 25A ຫຼືຫນ້ອຍ.
- ໃນຖານະເປັນການປະຕິບັດການອອກແບບທີ່ດີທີ່ສຸດ, ປະຕິບັດຕາມຄໍາແນະນໍາຂອງແຜ່ນຂໍ້ມູນເພື່ອຫຼີກເວັ້ນການກະແສໄຟຟ້າຊົ່ວຄາວ.
- ຄວາມຜິດປົກກະຕິຂອງ I/O ອາດຈະປະມານ 1.7V ສໍາລັບ 1.2 ms.
- ຄວາມຜິດປົກກະຕິສູງກ່ຽວກັບຜົນຜະລິດທີ່ຂັບລົດຕ່ໍາຫຼື Tristate ອາດຈະສັງເກດເຫັນ.
- ຄວາມຜິດພາດຕໍ່າກ່ຽວກັບຜົນຜະລິດທີ່ຂັບລົດສູງອາດຈະສັງເກດເຫັນ (ຄວາມຜິດປົກກະຕິຕ່ໍາບໍ່ສາມາດຫຼຸດຜ່ອນໄດ້ໂດຍການເພີ່ມ 1 KΩ pull-down).
- ການພະລັງງານລົງ VDDIx ທໍາອິດອະນຸຍາດໃຫ້ມີການຫັນປ່ຽນ monotonic ຈາກສູງໄປຫາຕ່ໍາ, ແຕ່ຜົນຜະລິດໄລຍະສັ້ນໆ, ຂັບຕ່ໍາທີ່ຈະສົ່ງຜົນກະທົບຕໍ່ກະດານຜູ້ໃຊ້ທີ່ພະຍາຍາມທີ່ຈະດຶງຜົນຜະລິດສູງຈາກພາຍນອກໃນເວລາທີ່ RTG4 VDDIx ຖືກພະລັງງານລົງ. RTG4 ຮຽກຮ້ອງໃຫ້ I/O Pads ບໍ່ໄດ້ຖືກຂັບເຄື່ອນພາຍນອກຂ້າງເທິງ VDDIx bank supply voltage ດັ່ງນັ້ນ, ຖ້າຕົວຕ້ານທານພາຍນອກຖືກເພີ່ມໃສ່ສາຍໄຟຟ້າອື່ນ, ມັນຄວນຈະຫຼຸດລົງພ້ອມໆກັນກັບການສະຫນອງ VDDIx.
ຕາຕະລາງ 2-2. ສະຖານະການຜິດປົກກະຕິ I/O ເມື່ອບໍ່ປະຕິບັດຕາມລໍາດັບການປິດເຄື່ອງທີ່ແນະນໍາໃນ AC439ສະຖານະຜົນຜະລິດເລີ່ມຕົ້ນ VDD (1.2V) VDDIx (<3.3V) VDDIx (3.3V) VPP (3.3V) DEVRST_N ພຶດຕິກຳຫຼຸດພະລັງງານ I/O Glitch ປະຈຸບັນ In- Rush I/O ຂັບລົດຕໍ່າ ຫຼື ຊ້າ Ramp ລົງຫຼັງຈາກ VPP ໃນຄໍາສັ່ງໃດໆ Ramp ລົງກ່ອນ ຜູກມັດກັບ VPP ແມ່ນແລ້ວ1 ແມ່ນແລ້ວ Ramp ລົງໃນຄໍາສັ່ງໃດໆຫຼັງຈາກການຢືນຢັນ DEVRST_N ຢືນຢັນກ່ອນທີ່ຈະສະຫນອງໃດໆ ramp ລົງ ແມ່ນແລ້ວ1 ບໍ່ I/O ຂັບລົດສູງ Ramp ລົງຫຼັງຈາກ VPP ໃນຄໍາສັ່ງໃດໆ Ramp ລົງກ່ອນ ຜູກມັດກັບ VPP ແມ່ນແລ້ວ ແມ່ນແລ້ວ Ramp ລົງໃນຄໍາສັ່ງໃດໆກ່ອນ VPP Ramp ລົງສຸດທ້າຍ ຜູກມັດກັບ VPP ເລກທີ 2 ບໍ່ Ramp ລົງໃນຄໍາສັ່ງໃດໆຫຼັງຈາກການຢືນຢັນ DEVRST_N ຢືນຢັນກ່ອນທີ່ຈະສະຫນອງໃດໆ ramp ລົງ ແມ່ນແລ້ວ ບໍ່ - ແນະນຳຕົວຕ້ານການດຶງລົງ 1 KΩ ພາຍນອກເພື່ອຫຼຸດຜ່ອນຄວາມຜິດປົກກະຕິສູງໃນ I/Os ທີ່ສຳຄັນ, ເຊິ່ງຈະຕ້ອງຢູ່ຕໍ່າໃນລະຫວ່າງການປິດເຄື່ອງ.
- ຄວາມຜິດປົກກະຕິຕໍ່າແມ່ນສັງເກດເຫັນພຽງແຕ່ I/O ທີ່ຖືກດຶງຈາກພາຍນອກໄປຫາແຫຼ່ງສະຫນອງພະລັງງານທີ່ຍັງຄົງໃຊ້ເປັນ VPP r.amps ລົງ. ຢ່າງໃດກໍ່ຕາມ, ນີ້ແມ່ນການລະເມີດເງື່ອນໄຂການດໍາເນີນງານຂອງອຸປະກອນທີ່ແນະນໍານັບຕັ້ງແຕ່ PAD ຈະຕ້ອງບໍ່ສູງຫຼັງຈາກ VDDIx r ທີ່ສອດຄ້ອງກັນ.amps ລົງ.
- ຖ້າ DEVRST_N ຖືກຢືນຢັນ, ຜູ້ໃຊ້ອາດຈະເຫັນຄວາມຜິດປົກກະຕິຕໍ່າຂອງ I/O ຂາອອກໃດໆທີ່ກໍາລັງຂັບລົດສູງແລະຍັງດຶງຈາກພາຍນອກຜ່ານຕົວຕ້ານທານກັບ VDDI. ຕົວຢ່າງample, ມີ 1KΩ pull-up resistor, glitch ຕ່ໍາເຖິງ vol ຕໍາ່ສຸດທີ່tage ຂອງ 0.4V ກັບໄລຍະເວລາຂອງ 200 ns ອາດຈະເກີດຂຶ້ນກ່ອນທີ່ຈະຜົນຜະລິດທີ່ໄດ້ຮັບການປິ່ນປົວ.
ໝາຍເຫດ: DEVRST_N ຈະຕ້ອງບໍ່ຖືກດຶງຂ້າງເທິງ VPP voltage. ເພື່ອຫຼີກເວັ້ນການຂ້າງເທິງ, ມັນແມ່ນແນະນໍາໃຫ້ເຮັດຕາມລໍາດັບການເພີ່ມພະລັງງານແລະການລົງພະລັງງານທີ່ອະທິບາຍໄວ້ໃນ AC439: ຄໍາແນະນໍາການອອກແບບແລະການຈັດວາງສໍາລັບ RTG4 FPGA Application Note.
ປະຫວັດການແກ້ໄຂ
ປະຫວັດການດັດແກ້ອະທິບາຍການປ່ຽນແປງທີ່ໄດ້ປະຕິບັດໃນເອກະສານ. ການປ່ຽນແປງແມ່ນໄດ້ລະບຸໄວ້ໂດຍການປັບປຸງ, ເລີ່ມຕົ້ນຈາກການພິມເຜີຍແຜ່ໃນປັດຈຸບັນ.
ຕາຕະລາງ 3-1. ປະຫວັດການດັດແກ້
| ການທົບທວນ | ວັນທີ | ລາຍລະອຽດ |
| A | 04/2022 | • ໃນລະຫວ່າງການຢືນຢັນຂອງ DEVRST_N, RTG4 I/Os ທັງໝົດຈະຖືກ tristated. ຜົນຜະລິດທີ່ຖືກຂັບເຄື່ອນສູງໂດຍຜ້າ FPGA ແລະພາຍນອກດຶງສູງໃນກະດານອາດຈະປະສົບກັບຄວາມຜິດປົກກະຕິຕ່ໍາກ່ອນທີ່ຈະເຂົ້າໄປໃນສະພາບ tristate. ການອອກແບບກະດານທີ່ມີສະຖານະການຜົນຜະລິດດັ່ງກ່າວຕ້ອງໄດ້ຮັບການວິເຄາະເພື່ອເຂົ້າໃຈຜົນກະທົບຂອງການເຊື່ອມຕໍ່ລະຫວ່າງກັນກັບຜົນໄດ້ຮັບ FPGA ທີ່ອາດຈະຂັດໃນເວລາທີ່ DEVRST_N ຖືກຢືນຢັນ. ສໍາລັບຂໍ້ມູນເພີ່ມເຕີມ, ເບິ່ງຂັ້ນຕອນ 5 ໃນພາກ
2.2. ການພິຈາລະນາໃນລະຫວ່າງການຢືນຢັນ DEVRST_N ແລະປິດເຄື່ອງ. • ປ່ຽນຊື່ແລ້ວ ພະລັງງານລົງ ເຖິງພາກ 2.2. ການພິຈາລະນາໃນລະຫວ່າງການຢືນຢັນ DEVRST_N ແລະປິດເຄື່ອງ. • ປ່ຽນເປັນແມ່ແບບ Microchip ແລ້ວ. |
| 2 | 02/2022 | • ເພີ່ມພາກສ່ວນພະລັງງານຂຶ້ນ.
• ເພີ່ມພາກສ່ວນການຮຽງລໍາດັບພະລັງງານແລ້ວ. |
| 1 | 07/2019 | ການພິມເຜີຍແຜ່ຄັ້ງທໍາອິດຂອງເອກະສານນີ້. |
ຮອງຮັບ Microchip FPGA
ກຸ່ມຜະລິດຕະພັນ Microchip FPGA ສະຫນັບສະຫນູນຜະລິດຕະພັນຂອງຕົນດ້ວຍການບໍລິການສະຫນັບສະຫນູນຕ່າງໆ, ລວມທັງການບໍລິການລູກຄ້າ, ສູນສະຫນັບສະຫນູນດ້ານວິຊາການຂອງລູກຄ້າ, a webສະຖານທີ່, ແລະຫ້ອງການຂາຍທົ່ວໂລກ. ລູກຄ້າຖືກແນະນຳໃຫ້ເຂົ້າໄປເບິ່ງຊັບພະຍາກອນອອນໄລນ໌ຂອງ Microchip ກ່ອນທີ່ຈະຕິດຕໍ່ກັບຝ່າຍຊ່ວຍເຫຼືອ ເພາະມັນເປັນໄປໄດ້ຫຼາຍທີ່ຄຳຖາມຂອງເຂົາເຈົ້າໄດ້ຮັບຄຳຕອບແລ້ວ.
ຕິດຕໍ່ສູນສະຫນັບສະຫນູນດ້ານວິຊາການໂດຍຜ່ານ webເວັບໄຊທ໌ www.microchip.com/support. ກ່າວເຖິງໝາຍເລກອຸປະກອນ FPGA, ເລືອກໝວດໝູ່ກໍລະນີທີ່ເໝາະສົມ, ແລະອອກແບບການອັບໂຫລດ files ໃນຂະນະທີ່ສ້າງກໍລະນີສະຫນັບສະຫນູນດ້ານວິຊາການ.
ຕິດຕໍ່ຝ່າຍບໍລິການລູກຄ້າສໍາລັບການສະຫນັບສະຫນູນຜະລິດຕະພັນທີ່ບໍ່ແມ່ນດ້ານວິຊາການ, ເຊັ່ນ: ລາຄາຜະລິດຕະພັນ, ການຍົກລະດັບຜະລິດຕະພັນ, ອັບເດດຂໍ້ມູນ, ສະຖານະການສັ່ງຊື້, ແລະການອະນຸຍາດ.
- ຈາກອາເມລິກາເໜືອ, ໂທ 800.262.1060
- ສ່ວນທີ່ເຫຼືອຂອງໂລກ, ໂທຫາ 650.318.4460
- ແຟັກ, ຈາກທຸກບ່ອນໃນໂລກ, 650.318.8044
ໄມໂຄຣຊິບ Webເວັບໄຊ
Microchip ໃຫ້ການຊ່ວຍເຫຼືອອອນໄລນ໌ໂດຍຜ່ານຂອງພວກເຮົາ webສະຖານທີ່ຢູ່ www.microchip.com/. ນີ້ webເວັບໄຊໄດ້ຖືກນໍາໃຊ້ເພື່ອເຮັດໃຫ້ files ແລະຂໍ້ມູນຂ່າວສານໄດ້ຢ່າງງ່າຍດາຍສາມາດໃຊ້ໄດ້ກັບລູກຄ້າ. ບາງເນື້ອໃນທີ່ມີຢູ່ລວມມີ:
- ສະຫນັບສະຫນູນຜະລິດຕະພັນ - ເອກະສານຂໍ້ມູນແລະ errata, ບັນທຶກການນໍາໃຊ້ແລະ sample ໂປລແກລມ, ຊັບພະຍາກອນການອອກແບບ, ຄູ່ມືຜູ້ໃຊ້ແລະເອກະສານສະຫນັບສະຫນູນຮາດແວ, ການປ່ອຍຊອບແວຫລ້າສຸດແລະຊອບແວທີ່ເກັບໄວ້
- ສະຫນັບສະຫນູນດ້ານວິຊາການທົ່ວໄປ – ຄໍາຖາມທີ່ຖືກຖາມເລື້ອຍໆ (FAQs), ຄໍາຮ້ອງສະຫມັກສະຫນັບສະຫນູນດ້ານວິຊາການ, ກຸ່ມສົນທະນາອອນໄລນ໌, ການອອກແບບ Microchip ລາຍຊື່ສະມາຊິກໂຄງການຄູ່ຮ່ວມງານ
- ທຸລະກິດຂອງ Microchip - ຄູ່ມືການຄັດເລືອກຜະລິດຕະພັນແລະການສັ່ງຊື້, ການປ່ອຍຂ່າວຫລ້າສຸດ Microchip, ລາຍການສໍາມະນາແລະກິດຈະກໍາ, ລາຍຊື່ຂອງຫ້ອງການຂາຍ Microchip, ຈໍາຫນ່າຍແລະຕົວແທນໂຮງງານຜະລິດ
ບໍລິການແຈ້ງການປ່ຽນແປງຜະລິດຕະພັນ
ບໍລິການແຈ້ງການປ່ຽນແປງຜະລິດຕະພັນຂອງ Microchip ຊ່ວຍໃຫ້ລູກຄ້າມີປະຈຸບັນກ່ຽວກັບຜະລິດຕະພັນຂອງ Microchip. ຜູ້ຈອງຈະໄດ້ຮັບການແຈ້ງເຕືອນທາງອີເມລ໌ທຸກຄັ້ງທີ່ມີການປ່ຽນແປງ, ການປັບປຸງ, ການແກ້ໄຂຫຼືຄວາມຜິດພາດທີ່ກ່ຽວຂ້ອງກັບຄອບຄົວຜະລິດຕະພັນທີ່ລະບຸຫຼືເຄື່ອງມືການພັດທະນາທີ່ມີຄວາມສົນໃຈ.
ເພື່ອລົງທະບຽນ, ໄປທີ່ www.microchip.com/pcn ແລະປະຕິບັດຕາມຄໍາແນະນໍາການລົງທະບຽນ.
ການຊ່ວຍເຫຼືອລູກຄ້າ
ຜູ້ໃຊ້ຜະລິດຕະພັນ Microchip ສາມາດໄດ້ຮັບການຊ່ວຍເຫຼືອຜ່ານຫຼາຍຊ່ອງທາງ:
- ຕົວແທນຈໍາຫນ່າຍຫຼືຕົວແທນ
- ຫ້ອງການຂາຍທ້ອງຖິ່ນ
- Embedded Solutions Engineer (ESE)
- ສະຫນັບສະຫນູນດ້ານວິຊາການ
ລູກຄ້າຄວນຕິດຕໍ່ຜູ້ຈັດຈໍາຫນ່າຍ, ຕົວແທນຫຼື ESE ຂອງເຂົາເຈົ້າສໍາລັບການສະຫນັບສະຫນູນ. ຫ້ອງການຂາຍໃນທ້ອງຖິ່ນຍັງມີຢູ່ເພື່ອຊ່ວຍລູກຄ້າ. ບັນຊີລາຍຊື່ຂອງຫ້ອງການຂາຍແລະສະຖານທີ່ແມ່ນລວມຢູ່ໃນເອກະສານນີ້.
ສະຫນັບສະຫນູນດ້ານວິຊາການແມ່ນມີຢູ່ໂດຍຜ່ານ webເວັບໄຊຢູ່: www.microchip.com/support
ຄຸນສົມບັດການປົກປ້ອງລະຫັດອຸປະກອນໄມໂຄຊິບ
ໃຫ້ສັງເກດລາຍລະອຽດຕໍ່ໄປນີ້ຂອງຄຸນສົມບັດປ້ອງກັນລະຫັດໃນຜະລິດຕະພັນໄມໂຄຊິບ:
- ຜະລິດຕະພັນ Microchip ຕອບສະໜອງໄດ້ສະເພາະໃນເອກະສານຂໍ້ມູນ Microchip ໂດຍສະເພາະ.
- ໄມໂຄຣຊິບເຊື່ອວ່າຜະລິດຕະພັນໃນຄອບຄົວຂອງມັນມີຄວາມປອດໄພເມື່ອໃຊ້ໃນລັກສະນະທີ່ຕັ້ງໃຈ, ພາຍໃນສະເພາະການໃຊ້ງານ ແລະພາຍໃຕ້ເງື່ອນໄຂປົກກະຕິ.
- ຄຸນຄ່າຂອງ Microchip ແລະປົກປ້ອງສິດຊັບສິນທາງປັນຍາຂອງຕົນຢ່າງແຮງ. ຄວາມພະຍາຍາມທີ່ຈະລະເມີດຄຸນສົມບັດການປົກປ້ອງລະຫັດຂອງຜະລິດຕະພັນໄມໂຄຊິບແມ່ນຖືກຫ້າມຢ່າງເຂັ້ມງວດ ແລະອາດລະເມີດກົດໝາຍ Digital Millennium Copyright Act.
- ທັງ Microchip ຫຼືຜູ້ຜະລິດ semiconductor ອື່ນໆສາມາດຮັບປະກັນຄວາມປອດໄພຂອງລະຫັດຂອງມັນ. ການປົກປ້ອງລະຫັດບໍ່ໄດ້ຫມາຍຄວາມວ່າພວກເຮົາກໍາລັງຮັບປະກັນວ່າຜະລິດຕະພັນແມ່ນ "ບໍ່ສາມາດທໍາລາຍໄດ້". ການປົກປ້ອງລະຫັດແມ່ນພັດທະນາຢ່າງຕໍ່ເນື່ອງ. Microchip ມຸ່ງຫມັ້ນທີ່ຈະປັບປຸງຄຸນສົມບັດການປົກປ້ອງລະຫັດຂອງຜະລິດຕະພັນຂອງພວກເຮົາຢ່າງຕໍ່ເນື່ອງ.
ປະກາດກົດໝາຍ
- ສິ່ງພິມນີ້ ແລະຂໍ້ມູນໃນນີ້ອາດຈະຖືກໃຊ້ກັບຜະລິດຕະພັນໄມໂຄຊິບເທົ່ານັ້ນ, ລວມທັງການອອກແບບ, ທົດສອບ ແລະລວມຜະລິດຕະພັນໄມໂຄຊິບກັບແອັບພລິເຄຊັນຂອງເຈົ້າ. ການນໍາໃຊ້ຂໍ້ມູນນີ້ໃນລັກສະນະອື່ນໃດກໍ່ລະເມີດຂໍ້ກໍານົດເຫຼົ່ານີ້. ຂໍ້ມູນກ່ຽວກັບການນໍາໃຊ້ອຸປະກອນແມ່ນສະຫນອງໃຫ້ພຽງແຕ່ເພື່ອຄວາມສະດວກຂອງທ່ານແລະອາດຈະຖືກແທນທີ່
ໂດຍການປັບປຸງ. ມັນເປັນຄວາມຮັບຜິດຊອບຂອງທ່ານເພື່ອຮັບປະກັນວ່າຄໍາຮ້ອງສະຫມັກຂອງທ່ານຕອບສະຫນອງກັບສະເພາະຂອງທ່ານ. ຕິດຕໍ່ຫ້ອງການຂາຍ Microchip ທ້ອງຖິ່ນຂອງທ່ານສໍາລັບການສະຫນັບສະຫນູນເພີ່ມເຕີມຫຼື, ໄດ້ຮັບການສະຫນັບສະຫນູນເພີ່ມເຕີມທີ່ www.microchip.com/en-us/support/design-help/client-support-services. - ຂໍ້ມູນນີ້ແມ່ນສະໜອງໃຫ້ໂດຍໄມໂຄຣຊິບ “ຄື”. ໄມໂຄຣຊິບບໍ່ໄດ້ເປັນຕົວແທນ ຫຼືການຮັບປະກັນໃດໆ ບໍ່ວ່າຈະເປັນການສະແດງອອກ ຫຼືໂດຍຫຍໍ້, ຂຽນ ຫຼືປາກເປົ່າ, ກົດໝາຍ
ຫຼືບໍ່ດັ່ງນັ້ນ, ກ່ຽວຂ້ອງກັບຂໍ້ມູນລວມທັງແຕ່ບໍ່ຈໍາກັດການຮັບປະກັນໃດໆທີ່ບໍ່ໄດ້ລະເມີດ, ການຄ້າ, ແລະຄວາມສອດຄ່ອງສໍາລັບຈຸດປະສົງສະເພາະ, ຫຼືການຮັບປະກັນທີ່ກ່ຽວຂ້ອງ, ທີ່ກ່ຽວຂ້ອງ. - ໃນກໍລະນີໃດກໍ່ຕາມ, ໄມໂຄຣຊິບຈະຮັບຜິດຊອບຕໍ່ຄວາມຜິດທາງອ້ອມ, ພິເສດ, ລົງໂທດ, ບັງເອີນ, ຫຼືຜົນສະທ້ອນຕໍ່ການສູນເສຍ, ຄວາມເສຍຫາຍ, ຄ່າໃຊ້ຈ່າຍ, ຫຼືຄ່າໃຊ້ຈ່າຍໃດໆກໍຕາມທີ່ກ່ຽວຂ້ອງກັບສະພາບການປ່ຽນແປງ, ຫຼືໃນກໍລະນີໃດກໍ່ຕາມ. ໄມໂຄຣຊິບໄດ້ຮັບຄໍາແນະນໍາວ່າມີຄວາມເປັນໄປໄດ້ ຫຼືຄວາມເສຍຫາຍແມ່ນເປັນໄປໄດ້. ໃນຂອບເຂດທີ່ກົດໝາຍອະນຸຍາດສູງສຸດ, ຄວາມຮັບຜິດ ຊອບທັງໝົດຂອງໄມໂຄຣຊິບ ຕໍ່ກັບການຮຽກຮ້ອງທັງໝົດ ໃນທາງໃດກໍຕາມ ທີ່ກ່ຽວຂ້ອງກັບຂໍ້ມູນ ຫຼື ການໃຊ້ຂອງມັນຈະບໍ່ເກີນຈຳນວນຂອງຄ່າທຳນຽມ, ຖ້າມີ, ທັງໝົດທີ່ເຈົ້າມີຢູ່. ຂໍ້ມູນ.
ການນໍາໃຊ້ອຸປະກອນ Microchip ໃນການຊ່ວຍເຫຼືອຊີວິດແລະ / ຫຼືຄໍາຮ້ອງສະຫມັກຄວາມປອດໄພແມ່ນມີຄວາມສ່ຽງຂອງຜູ້ຊື້ທັງຫມົດ, ແລະຜູ້ຊື້ຕົກລົງທີ່ຈະປົກປ້ອງ, ຊົດເຊີຍແລະຖື Microchip ທີ່ບໍ່ມີອັນຕະລາຍຈາກຄວາມເສຍຫາຍ, ການຮຽກຮ້ອງ, ຟ້ອງ, ຫຼືຄ່າໃຊ້ຈ່າຍທີ່ເກີດຈາກການນໍາໃຊ້ດັ່ງກ່າວ. ບໍ່ມີໃບອະນຸຍາດຖືກຖ່າຍທອດ, ໂດຍທາງອ້ອມ ຫຼື ອື່ນໆ, ພາຍໃຕ້ສິດຊັບສິນທາງປັນຍາຂອງ Microchip ເວັ້ນເສຍແຕ່ໄດ້ລະບຸໄວ້ເປັນຢ່າງອື່ນ.
ເຄື່ອງໝາຍການຄ້າ
- ຊື່ ແລະໂລໂກ້ຂອງ Microchip, ໂລໂກ້ Microchip, Adaptec, AnyRate, AVR, AVR logo, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANXeckty, Link, MD, maXTouch, MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SuperFlash Logo , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, ແລະ XMEGA ແມ່ນເຄື່ອງໝາຍການຄ້າທີ່ຈົດທະບຽນຂອງ Microchip Technology Incorporated ໃນສະຫະລັດອາເມລິກາ ແລະປະເທດອື່ນໆ.
- AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet-Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath, ແລະ ZL ແມ່ນເຄື່ອງໝາຍການຄ້າຈົດທະບຽນຂອງ Microchip Technology Incorporated in the USA
- ການສະກັດກັ້ນກະແຈທີ່ຕິດກັນ, AKS, ອະນາລັອກສຳລັບຍຸກດິຈິຕອລ, ຕົວເກັບປະຈຸໃດໆ, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDnamic, DSM. , ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Paralleling, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, maxCrypto, ສູງສຸດView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express, NVMe, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix , Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, TSHARC, USBCheck VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect, ແລະ ZENA ແມ່ນເຄື່ອງໝາຍການຄ້າຂອງ Microchip Technology Incorporated in the
ອາເມລິກາແລະປະເທດອື່ນໆ. - SQTP ເປັນເຄື່ອງໝາຍການບໍລິການຂອງ Microchip Technology Incorporated in USA The Adaptec logo, Frequency on Demand, Silicon Storage Technology, Symmcom, and Trusted Time ແມ່ນເຄື່ອງໝາຍການຄ້າທີ່ຈົດທະບຽນຂອງ Microchip Technology Inc. ໃນປະເທດອື່ນໆ.
- GestIC ເປັນເຄື່ອງໝາຍການຄ້າຈົດທະບຽນຂອງ Microchip Technology Germany II GmbH & Co. KG, ເຊິ່ງເປັນບໍລິສັດຍ່ອຍຂອງ Microchip Technology Inc., ໃນປະເທດອື່ນໆ.
ເຄື່ອງໝາຍການຄ້າອື່ນໆທັງໝົດທີ່ກ່າວມານີ້ແມ່ນຊັບສິນຂອງບໍລິສັດທີ່ກ່ຽວຂ້ອງ.
© 2022, Microchip Technology Incorporated ແລະບໍລິສັດຍ່ອຍຂອງມັນ. ສະຫງວນລິຂະສິດທັງໝົດ.
ISBN: 978-1-6683-0362-7
ລະບົບການຄຸ້ມຄອງຄຸນນະພາບ
ສໍາລັບຂໍ້ມູນກ່ຽວກັບລະບົບການຄຸ້ມຄອງຄຸນນະພາບຂອງ Microchip, ກະລຸນາເຂົ້າໄປເບິ່ງ www.microchip.com/quality.
ການຂາຍ ແລະການບໍລິການທົ່ວໂລກ
| ອາເມຣິກາ | ອາຊີ/ປາຊີຟິກ | ອາຊີ/ປາຊີຟິກ | ເອີຣົບ |
| ຫ້ອງການບໍລິສັດ
2355 West Chandler Blvd. Chandler, AZ 85224-6199 ໂທ: 480-792-7200 ແຟັກ: 480-792-7277 ສະຫນັບສະຫນູນດ້ານວິຊາການ: www.microchip.com/support Web ທີ່ຢູ່: www.microchip.com ແອດແລນຕາ Duluth, GA ໂທ: 678-957-9614 ແຟັກ: 678-957-1455 Austin, TX ໂທ: 512-257-3370 ບອສຕັນ Westborough, MA ໂທ: 774-760-0087 ແຟັກ: 774-760-0088 ຊິຄາໂກ Itasca, IL ໂທ: 630-285-0071 ແຟັກ: 630-285-0075 ດາລາສ ແອດດິສັນ, TX ໂທ: 972-818-7423 ແຟັກ: 972-818-2924 ດີທຣອຍ Novi, MI ໂທ: 248-848-4000 Houston, TX ໂທ: 281-894-5983 Indianapolis Noblesville, IN ໂທ: 317-773-8323 ແຟັກ: 317-773-5453 ໂທ: 317-536-2380 Los Angeles Mission Viejo, CA Tel: 949-462-9523 ແຟັກ: 949-462-9608 ໂທ: 951-273-7800 Raleigh, NC ໂທ: 919-844-7510 ນິວຢອກ, NY ໂທ: 631-435-6000 San Jose, CA ໂທ: 408-735-9110 ໂທ: 408-436-4270 ການາດາ – Toronto ໂທ: 905-695-1980 ແຟັກ: 905-695-2078 |
ອົດສະຕາລີ - Sydney
ໂທ: 61-2-9868-6733 ຈີນ-ປັກກິ່ງ ໂທ: 86-10-8569-7000 ຈີນ – Chengdu ໂທ: 86-28-8665-5511 ຈີນ - ຈົງຊິງ ໂທ: 86-23-8980-9588 ຈີນ - Dongguan ໂທ: 86-769-8702-9880 ຈີນ - ກວາງໂຈ່ວ ໂທ: 86-20-8755-8029 ຈີນ - Hangzhou ໂທ: 86-571-8792-8115 ຈີນ - ຮົງກົງ SAR ໂທ: 852-2943-5100 ຈີນ - Nanjing ໂທ: 86-25-8473-2460 ຈີນ - Qingdao ໂທ: 86-532-8502-7355 ຈີນ - ຊຽງໄຮ້ ໂທ: 86-21-3326-8000 ຈີນ - Shenyang ໂທ: 86-24-2334-2829 ຈີນ - Shenzhen ໂທ: 86-755-8864-2200 ຈີນ - ຊູໂຈວ ໂທ: 86-186-6233-1526 ຈີນ - Wuhan ໂທ: 86-27-5980-5300 ຈີນ - Xian ໂທ: 86-29-8833-7252 ຈີນ - Xiamen ໂທ: 86-592-2388138 ຈີນ - ຈູໄຫ່ ໂທ: 86-756-3210040 |
ປະເທດອິນເດຍ - Bangalore
ໂທ: 91-80-3090-4444 ອິນເດຍ - ນິວເດລີ ໂທ: 91-11-4160-8631 ອິນເດຍ - Pune ໂທ: 91-20-4121-0141 ຍີ່ປຸ່ນ – Osaka ໂທ: 81-6-6152-7160 ຍີ່ປຸ່ນ – ໂຕກຽວ ໂທ: 81-3-6880- 3770 ເກົາຫຼີ - Daegu ໂທ: 82-53-744-4301 ເກົາຫຼີ – ເຊອຸນ ໂທ: 82-2-554-7200 ມາເລເຊຍ - Kuala Lumpur ໂທ: 60-3-7651-7906 ມາເລເຊຍ - Penang ໂທ: 60-4-227-8870 ຟີລິບປິນ – ມະນີລາ ໂທ: 63-2-634-9065 ສິງກະໂປ ໂທ: 65-6334-8870 ໄຕ້ຫວັນ - Hsin Chu ໂທ: 886-3-577-8366 ໄຕ້ຫວັນ - Kaohsiung ໂທ: 886-7-213-7830 ໄຕ້ຫວັນ - Taipei ໂທ: 886-2-2508-8600 ໄທ - ບາງກອກ ໂທ: 66-2-694-1351 ຫວຽດນາມ - ໂຮ່ຈີມິນ ໂທ: 84-28-5448-2100 |
ອອສເຕຣຍ - ເວນ
ໂທ: 43-7242-2244-39 ແຟັກ: 43-7242-2244-393 ເດນມາກ - ໂຄເປນເຮເກນ ໂທ: 45-4485-5910 ແຟັກ: 45-4485-2829 ຟິນແລນ – Espoo ໂທ: 358-9-4520-820 ຝຣັ່ງ - ປາຣີ Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 ເຢຍລະມັນ - Garching ໂທ: 49-8931-9700 ເຢຍລະມັນ - Haan ໂທ: 49-2129-3766400 ເຢຍລະມັນ - Heilbronn ໂທ: 49-7131-72400 ເຢຍລະມັນ - Karlsruhe ໂທ: 49-721-625370 ເຢຍລະມັນ - Munich Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 ເຢຍລະມັນ - Rosenheim ໂທ: 49-8031-354-560 ອິດສະຣາເອນ - Ra'anana ໂທ: 972-9-744-7705 ອີຕາລີ – Milan ໂທ: 39-0331-742611 ແຟັກ: 39-0331-466781 ອິຕາລີ - Padova ໂທ: 39-049-7625286 ເນເທີແລນ - Drunen ໂທ: 31-416-690399 ແຟັກ: 31-416-690340 ນໍເວ - Trondheim ໂທ: 47-72884388 ໂປແລນ - ວໍຊໍ ໂທ: 48-22-3325737 ໂຣມາເນຍ - Bucharest Tel: 40-21-407-87-50 ສະເປນ – Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 ສວີເດນ – Gothenberg Tel: 46-31-704-60-40 ສວີເດນ – ສະຕັອກໂຮມ ໂທ: 46-8-5090-4654 ອັງກິດ - Wokingham ໂທ: 44-118-921-5800 ແຟັກ: 44-118-921-5820 |
© 2022 Microchip Technology Inc. ແລະບໍລິສັດຍ່ອຍຂອງມັນ
ເອກະສານ / ຊັບພະຍາກອນ
 |
MICROCHIP RTG4 Addendum RTG4 FPGAs Board Design and Layout Guidelines [pdf] ຄູ່ມືຜູ້ໃຊ້ RTG4 Addendum RTG4 FPGAs Board Design and Layout Guidelines, RTG4, Addendum RTG4 FPGAs Board Design and Layout Guidelines, Design and Layout Guidelines |
