MICROCHIP RTG4 დამატება RTG4 FPGAs დაფის დიზაინისა და განლაგების სახელმძღვანელო მითითებები

შესავალი

AC439-ის ეს დამატება: დაფის დიზაინისა და განლაგების სახელმძღვანელო მითითებები RTG4 FPGA აპლიკაციის შენიშვნა, შეიცავს დამატებით ინფორმაციას იმის ხაზგასასმელად, რომ მე-3 ან უფრო გვიან ვერსიაში გამოქვეყნებული DDR9 სიგრძის შესატყვისი მითითებები უპირატესობას ანიჭებს დაფის განლაგებას, რომელიც გამოიყენება RTG4™ განვითარების ნაკრებისთვის. თავდაპირველად, RTG4 განვითარების ნაკრები ხელმისაწვდომი იყო მხოლოდ საინჟინრო სილიკონით (ES). პირველადი გამოშვების შემდეგ, ნაკრები მოგვიანებით დაკომპლექტდა სტანდარტული (STD) სიჩქარის კლასის და -1 სიჩქარის კლასის RTG4 წარმოების მოწყობილობებით. ნაწილების ნომრები, RTG4-DEV-KIT და RTG4-DEV-KIT-1 მოყვება STD სიჩქარის კლასის და -1 სიჩქარის კლასის მოწყობილობებს, შესაბამისად.
გარდა ამისა, ეს დამატება შეიცავს დეტალებს მოწყობილობის I/O ქცევის შესახებ სხვადასხვა ჩართვისა და გამორთვის თანმიმდევრობებისთვის, ასევე, DEVRST_N მტკიცებას ნორმალური მუშაობის დროს.

RTG4-DEV-KIT DDR3 დაფის განლაგების ანალიზი

• RTG4 განვითარების ნაკრები ახორციელებს 32-ბიტიან მონაცემებს და 4-ბიტიან ECC DDR3 ინტერფეისს თითოეული ჩაშენებული RTG4 FDDR კონტროლერიდან და PHY ბლოკისთვის (FDDR East და West). ინტერფეისი ფიზიკურად არის ორგანიზებული, როგორც მონაცემთა ბაიტის ხუთი ხაზი.
• ნაკრები მიჰყვება ფრენის მარშრუტიზაციის სქემას, როგორც ეს აღწერილია AC3-ის DDR439 განლაგების სახელმძღვანელოს განყოფილებაში: დაფის დიზაინი და განლაგების სახელმძღვანელო RTG4 FPGA განაცხადის შენიშვნა. თუმცა, ვინაიდან ეს განვითარების ნაკრები შეიქმნა აპლიკაციის ჩანაწერის გამოქვეყნებამდე, ის არ შეესაბამება განახლებულ სიგრძის შესატყვის სახელმძღვანელო მითითებებს, რომლებიც აღწერილია განაცხადის შენიშვნაში. DDR3 სპეციფიკაციაში არის +/- 750 ps ლიმიტი მონაცემთა სტრობს (DQS) და DDR3 საათს (CK) შორის ჩაწერის ტრანზაქციის დროს (DSS) თითოეულ DDR3 მეხსიერების მოწყობილობაზე.
• როდესაც განაცხადის შენიშვნის AC439 რევიზიის მე-9 ან უფრო გვიან ვერსიებში სიგრძის შესატყვისი მითითებები მიჰყვება, RTG4 დაფის განლაგება დააკმაყოფილებს tDQSS ლიმიტს როგორც -1, ასევე STD სიჩქარის კლასის მოწყობილობებისთვის მთელი პროცესის განმავლობაში, ტ.tage და ტემპერატურის (PVT) ოპერაციული დიაპაზონი, რომელსაც მხარს უჭერს RTG4 წარმოების მოწყობილობები. ეს მიიღწევა DQS-სა და CK-ს შორის DQS-სა და CK-ს შორის RTG4 ქინძისთავის ყველაზე უარეს შემთხვევაში. კერძოდ, გამოყენებისას
  ჩაშენებული RTG4 FDDR კონტროლერი პლუს PHY, DQS მიდის CK-ით მაქსიმუმ 370 ps-ით -1 სიჩქარის კლასის მოწყობილობისთვის და DQS იწვევს CK-ს მაქსიმუმ 447 ps-ით STD სიჩქარის კლასის მოწყობილობისთვის, უარეს შემთხვევაში.
• 1-1 ცხრილში ნაჩვენები ანალიზის საფუძველზე, RTG4-DEV-KIT-1 აკმაყოფილებს tDQSS ლიმიტებს თითოეულ მეხსიერების მოწყობილობაზე, RTG4 FDDR-ის ოპერაციულ პირობებში ყველაზე უარეს შემთხვევაში. თუმცა, როგორც ნაჩვენებია ცხრილში 1-2, RTG4-DEV-KIT განლაგება, დასახლებული STD სიჩქარის კლასის RTG4 მოწყობილობებით, არ აკმაყოფილებს tDQSS მეოთხე და მეხუთე მეხსიერების მოწყობილობებისთვის fly-by ტოპოლოგიაში, უარეს შემთხვევაში მუშაობის პირობებში. RTG4 FDDR-სთვის. ზოგადად, RTG4-DEV-KIT გამოიყენება ტიპიურ პირობებში, როგორიცაა ოთახის ტემპერატურა ლაბორატორიულ გარემოში. ამიტომ, ეს ყველაზე უარესი ანალიზი არ გამოიყენება RTG4-DEV-KIT-ზე, რომელიც გამოიყენება ტიპურ პირობებში. ანალიზი ემსახურება როგორც ყოფილიampიმის შესახებ, თუ რატომ არის მნიშვნელოვანი დაიცვას AC3-ში ჩამოთვლილი DDR439 სიგრძის შესატყვისი მითითებები, რათა მომხმარებლის დაფის დიზაინი აკმაყოფილებდეს tDQSS-ს ფრენის აპლიკაციისთვის.
• უფრო დაწვრილებით ამ ყოფილიampდა აჩვენეთ, თუ როგორ უნდა მოხდეს ხელით კომპენსირება RTG4 დაფის განლაგებისთვის, რომელიც ვერ აკმაყოფილებს AC439 DDR3 სიგრძის შესაბამისობის მითითებებს, RTG4-DEV-KIT STD სიჩქარის კლასის მოწყობილობებთან ერთად მაინც შეუძლია დააკმაყოფილოს tDQSS თითოეულ მეხსიერების მოწყობილობაზე, უარეს შემთხვევაში, რადგან ჩაშენებულ RTG4 FDDR კონტროლერს პლუს PHY აქვს უნარი სტატიკურად გადადოს DQS სიგნალი მონაცემთა ბაიტის ზოლზე. ეს სტატიკური ცვლა შეიძლება გამოყენებულ იქნას DQS-სა და CK-ს შორის დახრილობის შესამცირებლად მეხსიერების მოწყობილობაზე, რომელსაც აქვს tDQSS > 750 ps. იხილეთ DRAM Training სექცია UG0573-ში: RTG4 FPGA მაღალსიჩქარიანი DDR ინტერფეისების მომხმარებლის სახელმძღვანელო დამატებითი ინფორმაციისთვის სტატიკური დაყოვნების კონტროლის გამოყენების შესახებ (რეგისტრში REG_PHY_WR_DQS_SLAVE_RATIO) DQS-სთვის ჩაწერის დროს. დაყოვნების ეს მნიშვნელობა შეიძლება გამოყენებულ იქნას Libero® SoC-ში FDDR კონტროლერის ავტომატური ინიციალიზაციისას ინსტალაციისას, ავტომატურად გენერირებული CoreABC FDDR ინიციალიზაციის კოდის შეცვლით. მსგავსი პროცესი შეიძლება გამოყენებულ იქნას მომხმარებლის დაფის განლაგებაზე, რომელიც არ აკმაყოფილებს tDQSS თითოეულ მეხსიერების მოწყობილობაში.

ცხრილი 1-1. RTG4-DEV-KIT-1 tDQSS გაანგარიშების შეფასება -1 ნაწილებისთვის და FDDR1 ინტერფეისისთვის

ბილიკი გაანალიზებულია	საათის სიგრძე (მილი)	საათის გავრცელების დაყოვნება (ps)	მონაცემთა სიგრძე (მილი)	მონაცემთა გავრცელება n დაგვიანება (ps)	განსხვავება CLKDQS-ს შორის მარშრუტის გამო (მილი)	tDQSS ყველა მეხსიერებაში, დაფის skew+FPGA DQSCLK დახრილობა (ps)
FPGA-1 მეხსიერება	2578	412.48	2196	351.36	61.12	431.12
FPGA-2 მეხსიერება	3107	497.12	1936	309.76	187.36	557.36
FPGA-მე-3 მეხსიერება	3634	581.44	2231	356.96	224.48	594.48
FPGA-მე-4 მეხსიერება	4163	666.08	2084	333.44	332.64	702.64
FPGA-მე-5 მეხსიერება	4749	759.84	2848	455.68	304.16	674.16

შენიშვნა: უარეს შემთხვევაში, RTG4 FDDR DDR3 DQS-CLK დახრილობა -1 მოწყობილობებისთვის არის 370 ps მაქსიმალური და 242 ps მინიმალური.

ცხრილი 1-2. RTG4-DEV-KIT tDQSS გაანგარიშების შეფასება STD ნაწილებისა და FDDR1 ინტერფეისისთვის

ბილიკი გაანალიზებულია	საათის სიგრძე (მილი)	საათის გავრცელების შეფერხება (ps)	მონაცემთა სიგრძე (მილი)	მონაცემთა გავრცელება n დაგვიანებით (ps)	განსხვავება CLKDQS-ს შორის მარშრუტის გამო (მილი)	tDQSS ყველა მეხსიერებაში, დაფის skew+FPGA DQSCLK დახრილობა (ps)
FPGA-1 მეხსიერება	2578	412.48	2196	351.36	61.12	508.12
FPGA-2 მეხსიერება	3107	497.12	1936	309.76	187.36	634.36
FPGA-მე-3 მეხსიერება	3634	581.44	2231	356.96	224.48	671.48
FPGA-მე-4 მეხსიერება	4163	666.08	2084	333.44	332.64	779.64
FPGA-მე-5 მეხსიერება	4749	759.84	2848	455.68	304.16	751.16

შენიშვნა:  უარეს შემთხვევაში, RTG4 FDDR DDR3 DQS-CLK დახრილობა STD მოწყობილობებისთვის არის 447 ps მაქსიმალური და 302 ps მინიმალური.
შენიშვნა: დაფის გავრცელების დაყოვნების შეფასება 160 ps/inch გამოყენებული იქნა ამ ანალიზში მაგampცნობისთვის. მომხმარებლის დაფისთვის დაფის გავრცელების ფაქტობრივი შეფერხება დამოკიდებულია კონკრეტულ დაფაზე, რომელიც ანალიზდება.

დენის თანმიმდევრობა

AC439-ის ეს დამატება: დაფის დიზაინისა და განლაგების სახელმძღვანელო მითითებები RTG4 FPGA აპლიკაციის შენიშვნა, გთავაზობთ დამატებით ინფორმაციას, რათა ხაზი გავუსვა დაფის დიზაინის სახელმძღვანელო პრინციპების დაცვას. დარწმუნდით, რომ დაიცავით გაიდლაინები ჩართვისა და გამორთვის შესახებ.

Power-Up
შემდეგი ცხრილი ჩამოთვლის ჩართვის გამოყენების რეკომენდებულ შემთხვევებს და მათ შესაბამის ინსტრუქციებს.

ცხრილი 2-1. Power-Up სახელმძღვანელო

გამოიყენეთ საქმე	თანმიმდევრობის მოთხოვნა	ქცევა	შენიშვნები
DEVRST_N დამტკიცებულია ჩართვისას, სანამ ყველა RTG4 კვების წყარო არ მიაღწევს რეკომენდებულ სამუშაო პირობებს	არანაირი კონკრეტული რamp- საჭიროა შეკვეთა. მიწოდება რamp-მონოტონურად უნდა გაიზარდოს.	მას შემდეგ, რაც VDD და VPP მიაღწევენ აქტივაციის ზღურბლებს (VDD ~= 0.55V, VPP ~= 2.2V) და DEVRST_N გამოშვებულია, POR დაგვიანების მრიცხველი იმუშავებს ~40ms ტიპიური (50ms max), შემდეგ მოწყობილობის ჩართვა ფუნქციონირებამდე ემორჩილება სურათებს 11 და 12 (DEVRST_N PUFT) დან სისტემის კონტროლერის მომხმარებლის სახელმძღვანელო (UG0576). სხვა სიტყვებით რომ ვთქვათ, ეს თანმიმდევრობა იღებს 40 ms + 1.72036 ms (ტიპიური) DEVRST_N გამოშვებული წერტილიდან. გაითვალისწინეთ, რომ DEVRST_N-ის შემდგომი გამოყენება არ ელოდება POR მრიცხველი ასრულებს ფუნქციურ ამოცანებს ჩართვას და, შესაბამისად, ამ თანმიმდევრობას სჭირდება მხოლოდ 1.72036 ms (ტიპიური).	დიზაინის მიხედვით, გამომავალი გამორთვა იქნება (ანუ ათწილადი) ჩართვისას. ერთხელ POR მრიცხველი დასრულდა, DEVRST_N გამოვიდა და ყველა VDDI I/O მარაგი მიაღწია მათ ~0.6V ბარიერი, შემდეგ I/Os იქნება ტრისტატირებული სუსტი ამოყვანის გააქტიურებით, სანამ გამომავალი არ გადავა მომხმარებლის კონტროლზე, UG11-ის 12 და 0576 ნახატებზე. კრიტიკულ გამოსავალს, რომელიც უნდა დარჩეს დაბალი ჩართვისას, მოითხოვს გარე 1K-ohm ჩამოსაშლელ რეზისტორს.
DEVRST_N გაყვანილია VPP-მდე და ყველა მარაგი ramp დაახლოებით ერთსა და იმავე დროს	VDDPLL არ უნდა იყოს ბოლო კვების წყარო რamp ზემოთ და უნდა მიაღწიოს მინიმალურ რეკომენდებულ ოპერაციულ მოცულობასtage ბოლო მიწოდებამდე (VDD ან VDDI) იწყებს rampმიმდინარეობს PLL დაბლოკვის გამომუშავების თავიდან ასაცილებლად ხარვეზები. იხილეთ RTG4 Clocking Resources-ის მომხმარებლის სახელმძღვანელო (UG0586) CCC/PLL READY_VDDPLL გამოყენების ახსნისთვის შეყვანა VDDPLL კვების წყაროს თანმიმდევრობის მოთხოვნების ამოსაღებად. ან დააკავშირეთ SERDES_x_Lyz_VDDAIO იმავე მიწოდებაზე, როგორც VDD, ან დარწმუნდით, რომ ისინი ერთდროულად ჩართავთ.	მას შემდეგ, რაც VDD და VPP მიაღწევენ აქტივაციის ზღურბლებს (VDD ~= 0.55V, VPP ~= 2.2V) 50 ms POR დაგვიანების მრიცხველი იმუშავებს. მოწყობილობის ჩართვა ფუნქციონალურ დროზე ემორჩილება სისტემის კონტროლერის მომხმარებლის სახელმძღვანელოს ნახატები 9 და 10 (VDD PUFT) (UG0576). სხვა სიტყვებით რომ ვთქვათ, მთლიანი დრო არის 57.95636 ms.	დიზაინის მიხედვით, გამომავალი გამორთვა იქნება (ანუ ათწილადი) ჩართვისას. ერთხელ POR მრიცხველი დასრულდა, DEVRST_N გამოვიდა და VDDI IO-ს ყველა მარაგი მიაღწია მათ ~0.6V ბარიერი, შემდეგ I/Os იქნება ტრისტატირებული სუსტი ამოყვანის გააქტიურებით, სანამ გამომავალი არ გადავა მომხმარებლის კონტროლზე, UG9-ის 10 და 0576 ნახატებზე. კრიტიკულ გამოსავალს, რომელიც უნდა დარჩეს დაბალი ჩართვისას, მოითხოვს გარე 1K-ohm ჩამოსაშლელ რეზისტორს.

გამოიყენეთ საქმე	თანმიმდევრობის მოთხოვნა	ქცევა	შენიშვნები
VDD/ SERDES_VD DAIO -> VPP/VDDPLL ->	თანმიმდევრობა ჩამოთვლილია სცენარის სვეტში. DEVRST_N აყვანილია VPP-მდე.	როგორც კი VDD და VPP მიაღწევენ აქტივაციის ზღურბლებს (VDD ~= 0.55V, VPP ~= 2.2V) 50ms POR დაგვიანების მრიცხველი იმუშავებს. მოწყობილობის ჩართვა ფუნქციონალურ დრომდე ემორჩილება ფიგურებს 9 და 10 (VDD PUFT) of სისტემის კონტროლერის მომხმარებლის სახელმძღვანელო (UG0576). მოწყობილობის ჩართვის თანმიმდევრობის და ფუნქციონალურ დროებამდე ჩართვა ეფუძნება ბოლო VDDI მიწოდებას, რომელიც ჩართულია.	დიზაინის მიხედვით, გამომავალი გამორთვა იქნება (ანუ ათწილადი) ჩართვისას. ერთხელ POR მრიცხველი დასრულდა, DEVRST_N გამოვიდა და ყველა VDDI I/O მარაგი მიაღწია მათ ~0.6V ბარიერი, შემდეგ IO-ები იქნება ტრისტატირებული სუსტი აწევით გააქტიურებული, სანამ გამომავალი არ გადავა მომხმარებლის კონტროლზე, UG9-ის 10 და 0576 სურათზე. არ არის სუსტი აწევის გააქტიურება ჩართვის დროს, სანამ ყველა VDDI მიწოდება არ მიაღწევს ~0.6 ვ. მთავარი სარგებელი ამ თანმიმდევრობის არის ის, რომ ბოლო VDDI მიწოდება, რომელიც აღწევს ამ აქტივაციის ზღურბლზე არ იქნება გააქტიურებული სუსტი აწევა და სანაცვლოდ გადავა პირდაპირ გამორთული რეჟიმიდან მომხმარებლის განსაზღვრულ რეჟიმში. ეს დაგეხმარებათ მინიმუმამდე დაიყვანოს გარე 1K ჩამოსაშლელი რეზისტორების რაოდენობა, რომელიც საჭიროა დიზაინებისთვის, რომლებსაც აქვთ I/O ბანკების უმეტესობა იკვებება ბოლო VDDI-ით, რომელიც იზრდება. ყველა სხვა I/O ბანკისთვის, რომლებიც იკვებება ნებისმიერი VDDI მიწოდებით, გარდა ბოლო VDDI მიწოდების ამაღლებისა, კრიტიკული გამომავალი, რომელიც დაბალი უნდა დარჩეს ჩართვისას, მოითხოვს გარე 1K-ohm ჩამოსაშლელ რეზისტორს.
დაელოდეთ მინიმუმ 51 ms ->
VDDI (ყველა IO ბანკები)
OR
VDD/ SERDES_VD DAIO ->
VPP/ VDDPLL/ 3.3V_VDDI ->
დაელოდეთ მინიმუმ 51 ms ->
VDDI (არა-3.3V_VD DI)

 მოსაზრებები DEVRST_N-ის მტკიცებისა და გამორთვის დროს

თუ AC439: დაფის დიზაინისა და განლაგების ინსტრუქციები RTG4 FPGA განაცხადის შენიშვნის სახელმძღვანელო მითითებები არ არის დაცული, გთხოვთ ხელახლაview შემდეგი დეტალები:

1. ცხრილი 2-2-ში მოცემული გამორთვის თანმიმდევრობებისთვის მომხმარებელმა შეიძლება დაინახოს I/O ხარვეზები ან შეტევები და გარდამავალი მიმდინარე მოვლენები.
2. როგორც ნათქვამია მომხმარებელთა საკონსულტაციო შეტყობინებაში (CAN) 19002.5, გადახრა გამორთვის თანმიმდევრობიდან, რომელიც რეკომენდებულია RTG4 მონაცემთა ფურცელში, შეიძლება გამოიწვიოს გარდამავალი დენი 1.2V VDD მიწოდებაზე. თუ 3.3V VPP მიწოდება არის ramp1.2V VDD მიწოდებამდე შემცირებული, VDD-ზე გარდამავალი დენი შეინიშნება, როდესაც VPP და DEVRST_N (იკვებება VPP-ით) მიაღწევენ დაახლოებით 1.0V-ს. ეს გარდამავალი დენი არ წარმოიქმნება, თუ VPP ბოლო გამორთულია, მონაცემთა ცხრილის რეკომენდაციის მიხედვით.
   1. გარდამავალი დენის სიდიდე და ხანგრძლივობა დამოკიდებულია FPGA-ში დაპროგრამებულ დიზაინზე, დაფის დაწყების სპეციფიკურ ტევადობასა და 1.2 ვ მოცულობის გარდამავალ პასუხზე.tagელ რეგულატორი. იშვიათ შემთხვევებში დაფიქსირდა გარდამავალი დენი 25A-მდე (ან 30 ვატი ნომინალურ 1.2V VDD მიწოდებაზე). ამ VDD გარდამავალი დენის განაწილებული ბუნების გამო მთელ FPGA ქსოვილზე (რომელიც არ არის ლოკალიზებული კონკრეტულ ზონაში) და მისი ხანმოკლე ხანგრძლივობის გამო, არ არსებობს სანდოობის შეშფოთება, თუ დენის გამორთვის გარდამავალი არის 25A ან ნაკლები.
   2. როგორც დიზაინის საუკეთესო პრაქტიკა, მიჰყევით მონაცემთა ცხრილის რეკომენდაციას, რათა თავიდან აიცილოთ გარდამავალი დენი.
3. I/O ხარვეზები შეიძლება იყოს დაახლოებით 1.7V 1.2 ms.
   1. შეიძლება დაფიქსირდეს მაღალი ხარვეზი გამომავალზე დაბალი ან ტრისტატი.
   2. დაბალი ხარვეზი გამომავალ ამომყვანებზე შეიძლება დაფიქსირდეს მაღალი (დაბალი ხარვეზი ვერ შერბილდება 1 KΩ-იანი ჩამოსაშლელის დამატებით).
4. VDDIx-ის გამორთვა უპირველეს ყოვლისა საშუალებას აძლევს მონოტონურ გადასვლას მაღალიდან დაბალზე, მაგრამ გამომავალი ხანმოკლეა დაბალზე, რაც გავლენას მოახდენს მომხმარებლის დაფაზე, რომელიც ცდილობს გარედან აიყვანოს გამომავალი მაღალი, როდესაც RTG4 VDDIx გამორთულია. RTG4 მოითხოვს, რომ I/O Pads არ იყოს გარედან ამოძრავებული VDDIx ბანკის მიწოდების მოცულობის ზემოთtagმაშასადამე, თუ გარე რეზისტორი დაემატება სხვა დენის ლიანდაგს, ის უნდა გამორთოთ VDDIx მიწოდებასთან ერთად.
   ცხრილი 2-2. I/O შეფერხების სცენარები, როდესაც არ იცავთ რეკომენდებულ გამორთვის თანმიმდევრობას AC439-ში

   ნაგულისხმევი გამომავალი მდგომარეობა	VDD (1.2V)	VDDIx (<3.3V) VDDIx (3.3V)	VPP (3.3V)	DEVRST_N	Power Down ქცევა
   					I/O ხარვეზი	მიმდინარე In- Rush
   I/O მართვის დაბალი ან Tristated	Ramp ქვემოთ VPP-ის შემდეგ ნებისმიერი თანმიმდევრობით		Ramp ჯერ ქვემოთ	მიბმული VPP-ზე	დიახ 1	დიახ
   	Ramp ქვემოთ ნებისმიერი თანმიმდევრობით DEVRST_N მტკიცების შემდეგ			ამტკიცებდა რაიმე მარაგამდე რamp ქვემოთ	დიახ 1	არა
   I/O Driving High	Ramp ქვემოთ VPP-ის შემდეგ ნებისმიერი თანმიმდევრობით		Ramp ჯერ ქვემოთ	მიბმული VPP-ზე	დიახ	დიახ
   	Ramp ქვემოთ ნებისმიერი თანმიმდევრობით VPP-მდე		Ramp ბოლო ქვემოთ	მიბმული VPP-ზე	No2	არა
   	Ramp ქვემოთ ნებისმიერი თანმიმდევრობით DEVRST_N მტკიცების შემდეგ			ამტკიცებდა რაიმე მარაგამდე რamp ქვემოთ	დიახ	არა

   1. რეკომენდირებულია გარე 1 KΩ ჩამოსაშლელი რეზისტორი კრიტიკულ I/O-ებზე მაღალი ხარვეზის შესამსუბუქებლად, რომელიც დაბალი უნდა დარჩეს გამორთვის დროს.
   2. დაბალი ხარვეზი შეინიშნება მხოლოდ I/O-სთვის, რომელიც გარედან არის მიყვანილი კვების წყარომდე, რომელიც რჩება იკვებება როგორც VPP r.amps ქვემოთ. თუმცა, ეს არის მოწყობილობის რეკომენდებული ოპერაციული პირობების დარღვევა, რადგან PAD არ უნდა იყოს მაღალი შესაბამისი VDDIx r-ის შემდეგ.amps ქვემოთ.
5. თუ DEVRST_N არის დადასტურებული, მომხმარებელმა შეიძლება დაინახოს დაბალი ხარვეზი ნებისმიერ გამომავალ I/O-ზე, რომელიც მოძრაობს მაღლა და ასევე გარედან ამოღებული VDDI-ს რეზისტორის მეშვეობით. მაგample, 1KΩ ასაწევი რეზისტორით, დაბალი ხარვეზი აღწევს მინიმალურ მოცულობასtag0.4 ვ-ის e 200 ns ხანგრძლივობით შეიძლება მოხდეს გამომავალი დამუშავებამდე.

შენიშვნა: DEVRST_N არ უნდა იყოს ამოწეული VPP ტომის ზემოთtagე. ზემოაღნიშნულის თავიდან ასაცილებლად რეკომენდებულია AC439-ში აღწერილი ჩართვისა და გამორთვის თანმიმდევრობები: დაფის დიზაინი და განლაგების სახელმძღვანელო RTG4 FPGA განაცხადის შენიშვნაში.

გადასინჯვის ისტორია

გადასინჯვის ისტორია აღწერს ცვლილებებს, რომლებიც განხორციელდა დოკუმენტში. ცვლილებები ჩამოთვლილია გადასინჯვით, დაწყებული მიმდინარე პუბლიკაციით.

ცხრილი 3-1. გადასინჯვის ისტორია

რევიზია	თარიღი	აღწერა
A	04/2022	• DEVRST_N მტკიცების დროს, ყველა RTG4 I/O იქნება ტრისტატირებული. გამოსავლები, რომლებიც ამოძრავებს მაღლა FPGA ქსოვილით და გარედან მაღლა იწევს დაფაზე, შეიძლება განიცადოს დაბალი ხარვეზი ტრისტატულ მდგომარეობაში შესვლამდე. ასეთი გამომავალი სცენარის მქონე დაფის დიზაინი უნდა იყოს გაანალიზებული, რათა გავიგოთ ურთიერთკავშირების გავლენა FPGA გამოსავალზე, რომელიც შეიძლება შეფერხდეს DEVRST_N-ის მტკიცებით. დამატებითი ინფორმაციისთვის იხილეთ ნაბიჯი 5 განყოფილებაში 2.2. მოსაზრებები DEVRST_N-ის მტკიცებისა და გამორთვის დროს. • გადაერქვა Power-Down სექცია 2.2. მოსაზრებები DEVRST_N-ის მტკიცებისა და გამორთვის დროს. • გადაყვანილია მიკროჩიპის შაბლონად.
2	02/2022	• დამატებულია Power-Up განყოფილება. • დაემატა Power Sequencing განყოფილება.
1	07/2019	ამ დოკუმენტის პირველი პუბლიკაცია.

მიკროჩიპის FPGA მხარდაჭერა

Microchip FPGA პროდუქტების ჯგუფი მხარს უჭერს თავის პროდუქტებს სხვადასხვა დამხმარე სერვისებით, მათ შორის მომხმარებელთა სერვისით, მომხმარებელთა ტექნიკური დახმარების ცენტრით, webსაიტი და გაყიდვების ოფისები მთელს მსოფლიოში. კლიენტებს სთავაზობენ ეწვიონ Microchip-ის ონლაინ რესურსებს, სანამ დაუკავშირდებიან მხარდაჭერას, რადგან დიდია ალბათობა, რომ მათ შეკითხვებს უკვე გაეცეს პასუხი.
დაუკავშირდით ტექნიკური დახმარების ცენტრს webსაიტი www.microchip.com/support. ახსენეთ FPGA მოწყობილობის ნაწილის ნომერი, აირჩიეთ შესაბამისი საქმის კატეგორია და ატვირთეთ დიზაინი fileტექნიკური დახმარების საქმის შექმნისას.
დაუკავშირდით მომხმარებელთა მომსახურებას პროდუქტის არატექნიკური მხარდაჭერისთვის, როგორიცაა პროდუქტის ფასები, პროდუქტის განახლება, განახლებული ინფორმაცია, შეკვეთის სტატუსი და ავტორიზაცია.

• ჩრდილოეთ ამერიკიდან დარეკეთ 800.262.1060
• დანარჩენ მსოფლიოში, დარეკეთ 650.318.4460
• ფაქსი, მსოფლიოს ნებისმიერი ადგილიდან, 650.318.8044

მიკროჩიპი Webსაიტი

მიკროჩიპი გთავაზობთ ონლაინ მხარდაჭერას ჩვენი საშუალებით webსაიტი ზე www.microchip.com/. ეს webსაიტი გამოიყენება დასამზადებლად files და ინფორმაცია ადვილად ხელმისაწვდომი მომხმარებლებისთვის. ზოგიერთი ხელმისაწვდომი შინაარსი მოიცავს:

• პროდუქტის მხარდაჭერა – მონაცემთა ფურცლები და შეცდომები, განაცხადის შენიშვნები და სampპროგრამები, დიზაინის რესურსები, მომხმარებლის სახელმძღვანელოები და ტექნიკის მხარდაჭერის დოკუმენტები, უახლესი პროგრამული უზრუნველყოფის გამოშვებები და დაარქივებული პროგრამული უზრუნველყოფა
• ზოგადი ტექნიკური მხარდაჭერა – ხშირად დასმული კითხვები (FAQs), ტექნიკური მხარდაჭერის მოთხოვნები, ონლაინ სადისკუსიო ჯგუფები, მიკროჩიპის დიზაინის პარტნიორი პროგრამის წევრების სია
• მიკროჩიპის ბიზნესი - პროდუქტის ამომრჩეველი და შეკვეთის სახელმძღვანელო, უახლესი მიკროჩიპის პრესრელიზები, სემინარების და ღონისძიებების ჩამონათვალი, მიკროჩიპების გაყიდვების ოფისების, დისტრიბუტორებისა და ქარხნების წარმომადგენლების ჩამონათვალი

პროდუქტის ცვლილების შეტყობინების სერვისი

Microchip-ის პროდუქტის ცვლილების შეტყობინებების სერვისი ეხმარება კლიენტებს მიკროჩიპის პროდუქტებზე არსებული ინფორმაცია. აბონენტები მიიღებენ შეტყობინებას ელფოსტით, როდესაც არის ცვლილებები, განახლებები, გადასინჯვები ან შეცდომები, რომლებიც დაკავშირებულია კონკრეტულ პროდუქტის ოჯახთან ან განვითარების ხელსაწყოებთან.
რეგისტრაციისთვის გადადით www.microchip.com/pcn და მიჰყევით რეგისტრაციის ინსტრუქციას.

მომხმარებელთა მხარდაჭერა

Microchip-ის პროდუქტების მომხმარებლებს შეუძლიათ მიიღონ დახმარება რამდენიმე არხით:

• დისტრიბუტორი ან წარმომადგენელი
• ადგილობრივი გაყიდვების ოფისი
• ჩაშენებული გადაწყვეტილებების ინჟინერი (ESE)
• ტექნიკური მხარდაჭერა

მხარდაჭერისთვის მომხმარებლებმა უნდა დაუკავშირდნენ თავიანთ დისტრიბუტორს, წარმომადგენელს ან ESE-ს. ადგილობრივი გაყიდვების ოფისები ასევე ხელმისაწვდომია მომხმარებლების დასახმარებლად. ამ დოკუმენტში შედის გაყიდვების ოფისებისა და ადგილების ჩამონათვალი.
ტექნიკური მხარდაჭერა ხელმისაწვდომია მეშვეობით webსაიტი: www.microchip.com/support

მიკროჩიპური მოწყობილობების კოდის დაცვის ფუნქცია

გაითვალისწინეთ კოდის დაცვის ფუნქციის შემდეგი დეტალები მიკროჩიპის პროდუქტებზე:

• მიკროჩიპის პროდუქტები აკმაყოფილებს სპეციფიკაციებს, რომლებიც მოცემულია მიკროჩიპის მონაცემთა ფურცელში.
• Microchip თვლის, რომ მისი ოჯახის პროდუქტები უსაფრთხოა, როდესაც გამოიყენება დანიშნულებისამებრ, ოპერაციული სპეციფიკაციების ფარგლებში და ნორმალურ პირობებში.
• მიკროჩიპი აფასებს და აგრესიულად იცავს მის ინტელექტუალურ საკუთრების უფლებებს. მიკროჩიპის პროდუქტის კოდის დაცვის მახასიათებლების დარღვევის მცდელობა მკაცრად აკრძალულია და შესაძლოა არღვევდეს ციფრული ათასწლეულის საავტორო უფლებების აქტს.
• არც მიკროჩიპი და არც ნახევარგამტარების სხვა მწარმოებელი არ იძლევა მისი კოდის უსაფრთხოების გარანტიას. კოდის დაცვა არ ნიშნავს იმას, რომ ჩვენ გარანტიას ვაძლევთ პროდუქტის „შეურღვევია“. კოდის დაცვა მუდმივად ვითარდება. მიკროჩიპი მოწოდებულია მუდმივად გააუმჯობესოს ჩვენი პროდუქციის კოდის დაცვის მახასიათებლები.

იურიდიული ცნობა

• ეს პუბლიკაცია და აქ არსებული ინფორმაცია შეიძლება გამოყენებულ იქნას მხოლოდ Microchip-ის პროდუქტებთან, მათ შორის მიკროჩიპის პროდუქტების დიზაინის, ტესტირებისა და ინტეგრაციისთვის თქვენს აპლიკაციაში. ამ ინფორმაციის ნებისმიერი სხვა გზით გამოყენება არღვევს წინამდებარე პირობებს. ინფორმაცია მოწყობილობის აპლიკაციებთან დაკავშირებით მოწოდებულია მხოლოდ თქვენი მოხერხებულობისთვის და შეიძლება შეიცვალოს
  განახლებებით. თქვენი პასუხისმგებლობაა უზრუნველყოთ, რომ თქვენი აპლიკაცია აკმაყოფილებს თქვენს სპეციფიკაციებს. დაუკავშირდით თქვენს ადგილობრივ მიკროჩიპის გაყიდვების ოფისს დამატებითი მხარდაჭერისთვის ან მიიღეთ დამატებითი მხარდაჭერა აქ www.microchip.com/en-us/support/design-help/client-support-services.
• ეს ინფორმაცია მოწოდებულია მიკროჩიპის მიერ "როგორც არის". მიკროჩიპი არ იძლევა რაიმე სახის წარმომადგენლობას ან გარანტიას, გამოხატულს თუ ნაგულისხმევს, წერილობით თუ ზეპირს, კანონმდებლობას
  ან სხვაგვარად, დაკავშირებულია ინფორმაციასთან, მათ შორის, მაგრამ არ შემოიფარგლება რაიმე ნაგულისხმევი გარანტიებით დარღვევის, ვაჭრობისა და ვარგისიანობის შესახებ კონკრეტული მიზნისთვის, ან გარანტიების შესაბამისი, შესაბამისი გარანტიებით.
• არავითარ შემთხვევაში მიკროჩიპი არ იქნება პასუხისმგებელი რაიმე სახის ირიბი, სპეციალური, სადამსჯელო, შემთხვევითი ან თანმიმდევრული დანაკარგისთვის, ზიანის, ღირებულების ან რაიმე სახის ხარჯზე, რაც არ უნდა იყოს დაკავშირებული აშშ-სთან, ჩვენთან მაშინაც კი, თუ მიკროჩიპს მიეცა რეკომენდაცია შესაძლებლობის ან დაზიანების შესახებ. კანონით ნებადართული სრულყოფილად, მიკროჩიპის მთლიანი პასუხისმგებლობა ყველა პრეტენზიაზე რაიმე ფორმით, რომელიც დაკავშირებულია ინფორმაციასთან ან მის გამოყენებასთან, არ აღემატება საკომისიოების ოდენობას, ასეთის არსებობის შემთხვევაში, ინფორმაცია.
  მიკროჩიპის მოწყობილობების გამოყენება სიცოცხლის მხარდაჭერისა და/ან უსაფრთხოების აპლიკაციებში მთლიანად მყიდველის რისკის ქვეშაა და მყიდველი თანახმაა დაიცვას, აანაზღაუროს და შეინახოს უვნებელი მიკროჩიპი ნებისმიერი და ყველა ზიანისგან, პრეტენზიისგან, სარჩელისგან ან ხარჯისგან. არანაირი ლიცენზია არ არის გადაცემული, ირიბად ან სხვაგვარად, ნებისმიერი მიკროჩიპის ინტელექტუალური საკუთრების უფლებით, თუ სხვა რამ არ არის მითითებული.

სავაჭრო ნიშნები

• მიკროჩიპის სახელი და ლოგო, მიკროჩიპის ლოგო, Adaptec, AnyRate, AVR, AVR ლოგო, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq,LinkMDChe, KL maXTouch, MediaLB, megaAVR, Microsemi, Microsemi ლოგო, MOST, MOST ლოგო, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 ლოგო, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SuperFST, Logo , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron და XMEGA არის მიკროჩიპის ტექნოლოგიის რეგისტრირებული სავაჭრო ნიშნები, რომლებიც ინკორპორირებულია აშშ-ში და სხვა ქვეყნებში.
• AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC- Plus Wire logo, Quiet SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath და ZL არის აშშ-ში ჩართული მიკროჩიპის ტექნოლოგიის რეგისტრირებული სავაჭრო ნიშნები.
• მიმდებარე კლავიშის ჩახშობა, AKS, ანალოგური ციფრული ხანისთვის, ნებისმიერი კონდენსატორი, AnyIn, AnyOut, გაძლიერებული გადართვა, BlueSky, BodyCom, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoPDEMICController, CryptoPDEMICController. , ECAN, ესპრესო T1S, EtherGREEN, GridTime, IdealBridge, სერიული პროგრამირება, ICSP, INICnet, ინტელექტუალური პარალელურობა, ჩიპებს შორის დაკავშირება, JitterBlocker, Knob-on-Display, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB სერტიფიცირებული ლოგო, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express, NVMe, ყოვლისმომცველი კოდის გენერაცია, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, REALMatri , Ripple ბლოკერი, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, USBCheck VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect და ZENA არის მიკროჩიპის ტექნოლოგიის სავაჭრო ნიშნები, რომლებიც ჩართულია
  აშშ და სხვა ქვეყნები.
• SQTP არის Microchip Technology-ის სერვისის ნიშანი, რომელიც ინკორპორირებულია აშშ-ში. Adaptec ლოგო, სიხშირე მოთხოვნილზე, სილიკონის შენახვის ტექნოლოგია, Symmcom და Trusted Time არის Microchip Technology Inc.-ის რეგისტრირებული სავაჭრო ნიშნები სხვა ქვეყნებში.
• GestIC არის Microchip Technology Germany II GmbH & Co. KG-ის რეგისტრირებული სავაჭრო ნიშანი, Microchip Technology Inc.-ის შვილობილი კომპანია, სხვა ქვეყნებში.
  აქ ნახსენები ყველა სხვა სავაჭრო ნიშანი მათი შესაბამისი კომპანიების საკუთრებაა.
  © 2022, Microchip Technology Incorporated და მისი შვილობილი კომპანიები. Ყველა უფლება დაცულია.
  ISBN: 978-1-6683-0362-7

ხარისხის მართვის სისტემა

Microchip-ის ხარისხის მართვის სისტემების შესახებ ინფორმაციისთვის ეწვიეთ www.microchip.com/quality.

გაყიდვები და მომსახურება მსოფლიოში

ამერიკა	აზია/წყნარი ოკეანე	აზია/წყნარი ოკეანე	ევროპა
კორპორატიული ოფისი 2355 West Chandler Blvd. ჩენდლერი, AZ 85224-6199 ტელ: 480-792-7200 ფაქსი: 480-792-7277 ტექნიკური მხარდაჭერა: www.microchip.com/support Web მისამართი: www.microchip.com ატლანტა დულუთი, GA ტელ: 678-957-9614 ფაქსი: 678-957-1455 ოსტინი, ტეხასი ტელ: 512-257-3370 ბოსტონი Westborough, MA ტელ: 774-760-0087 ფაქსი: 774-760-0088 ჩიკაგო იტასკა, IL ტელ: 630-285-0071 ფაქსი: 630-285-0075 დალასი ადისონი, TX ტელ: 972-818-7423 ფაქსი: 972-818-2924 დეტროიტი ნოვი, MI ტელ: 248-848-4000 ჰიუსტონი, ტეხასი ტელ: 281-894-5983 ინდიანაპოლისი Noblesville, IN ტელ: 317-773-8323 ფაქსი: 317-773-5453 ტელ: 317-536-2380 ლოს ანჯელესი Mission Viejo, CA ტელ: 949-462-9523 ფაქსი: 949-462-9608 ტელ: 951-273-7800 რალი, NC ტელ: 919-844-7510 ნიუ-იორკი, ნიუ-იორკი ტელ: 631-435-6000 სან ხოსე, კალიფორნია ტელ: 408-735-9110 ტელ: 408-436-4270 კანადა - ტორონტო ტელ: 905-695-1980 ფაქსი: 905-695-2078	ავსტრალია - სიდნეი ტელ: 61-2-9868-6733 ჩინეთი - პეკინი ტელ: 86-10-8569-7000 ჩინეთი - ჩენგდუ ტელ: 86-28-8665-5511 ჩინეთი - ჩონკინგი ტელ: 86-23-8980-9588 ჩინეთი - დონგუანი ტელ: 86-769-8702-9880 ჩინეთი - გუანჯოუ ტელ: 86-20-8755-8029 ჩინეთი - ჰანჯოუ ტელ: 86-571-8792-8115 ჩინეთი - ჰონგ კონგის SAR ტელ: 852-2943-5100 ჩინეთი - ნანჯინგი ტელ: 86-25-8473-2460 ჩინეთი - ცინგდაო ტელ: 86-532-8502-7355 ჩინეთი - შანხაი ტელ: 86-21-3326-8000 ჩინეთი - შენიანგი ტელ: 86-24-2334-2829 ჩინეთი - შენჟენი ტელ: 86-755-8864-2200 ჩინეთი - სუჯოუ ტელ: 86-186-6233-1526 ჩინეთი - ვუჰანი ტელ: 86-27-5980-5300 ჩინეთი - Xian ტელ: 86-29-8833-7252 ჩინეთი - Xiamen ტელ: 86-592-2388138 ჩინეთი - ჟუჰაი ტელ: 86-756-3210040	ინდოეთი - ბანგალორი ტელ: 91-80-3090-4444 ინდოეთი - ნიუ დელი ტელ: 91-11-4160-8631 ინდოეთი - პუნი ტელ: 91-20-4121-0141 იაპონია - ოსაკა ტელ: 81-6-6152-7160 იაპონია - ტოკიო ტელ: 81-3-6880- 3770 კორეა - დეგუ ტელ: 82-53-744-4301 კორეა - სეული ტელ: 82-2-554-7200 მალაიზია - კუალა ლუმპური ტელ: 60-3-7651-7906 მალაიზია - პენანგი ტელ: 60-4-227-8870 ფილიპინები - მანილა ტელ: 63-2-634-9065 სინგაპური ტელ: 65-6334-8870 ტაივანი – ჰსინ ჩუ ტელ: 886-3-577-8366 ტაივანი - კაოსიუნგი ტელ: 886-7-213-7830 ტაივანი - ტაიპეი ტელ: 886-2-2508-8600 ტაილანდი - ბანგკოკი ტელ: 66-2-694-1351 ვიეტნამი - ჰო ჩიმინი ტელ: 84-28-5448-2100	ავსტრია – უელსი ტელ: 43-7242-2244-39 ფაქსი: 43-7242-2244-393 დანია - კოპენჰაგენი ტელ: 45-4485-5910 ფაქსი: 45-4485-2829 ფინეთი – ესპო ტელ: 358-9-4520-820 საფრანგეთი - პარიზი Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 გერმანია – გარქინგი ტელ: 49-8931-9700 გერმანია – ჰაანი ტელ: 49-2129-3766400 გერმანია – ჰაილბრონი ტელ: 49-7131-72400 გერმანია - კარლსრუე ტელ: 49-721-625370 გერმანია - მიუნხენი Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 გერმანია – როზენჰაიმი ტელ: 49-8031-354-560 ისრაელი – რაანანა ტელ: 972-9-744-7705 იტალია - მილანი ტელ: 39-0331-742611 ფაქსი: 39-0331-466781 იტალია - პადოვა ტელ: 39-049-7625286 ნიდერლანდები – დრუნენი ტელ: 31-416-690399 ფაქსი: 31-416-690340 ნორვეგია - ტრონდჰეიმი ტელ: 47-72884388 პოლონეთი - ვარშავა ტელ: 48-22-3325737 რუმინეთი - ბუქარესტი Tel: 40-21-407-87-50 ესპანეთი - მადრიდი Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 შვედეთი - გოტენბერგი Tel: 46-31-704-60-40 შვედეთი - სტოკჰოლმი ტელ: 46-8-5090-4654 დიდი ბრიტანეთი - ვოკინგემი ტელ: 44-118-921-5800 ფაქსი: 44-118-921-5820

© 2022 Microchip Technology Inc. და მისი შვილობილი კომპანიები

დოკუმენტები / რესურსები

MICROCHIP RTG4 დამატება RTG4 FPGAs დაფის დიზაინისა და განლაგების სახელმძღვანელო მითითებები [pdf] მომხმარებლის სახელმძღვანელო RTG4 დამატება RTG4 FPGAs დაფის დიზაინისა და განლაგების სახელმძღვანელო მითითებები, RTG4, დამატება RTG4 FPGAs დაფის დიზაინისა და განლაგების სახელმძღვანელო პრინციპები, დიზაინისა და განლაგების სახელმძღვანელო მითითებები

ცნობები

• მომხმარებლის სახელმძღვანელო