MICROCHIP RTG4 પરિશિષ્ટ RTG4 FPGAs બોર્ડ ડિઝાઇન અને લેઆઉટ માર્ગદર્શિકા

પરિચય

AC439 માટેનું આ પરિશિષ્ટ: RTG4 FPGA એપ્લિકેશન નોંધ માટે બોર્ડ ડિઝાઇન અને લેઆઉટ માર્ગદર્શિકા, પૂરક માહિતી પ્રદાન કરે છે, તે ભારપૂર્વક જણાવવા માટે કે આવૃત્તિ 3 અથવા પછીના સંસ્કરણમાં પ્રકાશિત DDR9 લંબાઈ મેચિંગ માર્ગદર્શિકા RTG4™ વિકાસ કીટ માટે ઉપયોગમાં લેવાતા બોર્ડ લેઆઉટ પર અગ્રતા ધરાવે છે. શરૂઆતમાં, RTG4 ડેવલપમેન્ટ કીટ માત્ર એન્જિનિયરિંગ સિલિકોન (ES) સાથે જ ઉપલબ્ધ હતી. પ્રારંભિક પ્રકાશન પછી, કિટ પાછળથી સ્ટાન્ડર્ડ (STD) સ્પીડ ગ્રેડ અને -1 સ્પીડ ગ્રેડ RTG4 પ્રોડક્શન ઉપકરણો સાથે ભરાઈ ગઈ. ભાગ નંબરો, RTG4-DEV-KIT અને RTG4-DEV-KIT-1 અનુક્રમે STD સ્પીડ ગ્રેડ અને -1 સ્પીડ ગ્રેડ ઉપકરણો સાથે આવે છે.
વધુમાં, આ પરિશિષ્ટમાં વિવિધ પાવર-અપ અને પાવર-ડાઉન સિક્વન્સ માટે ઉપકરણ I/O વર્તણૂક પરની વિગતો તેમજ સામાન્ય કામગીરી દરમિયાન DEVRST_N નિવેદનનો સમાવેશ થાય છે.

RTG4-DEV-KIT DDR3 બોર્ડ લેઆઉટનું વિશ્લેષણ

• RTG4 ડેવલપમેન્ટ કીટ બે બિલ્ટ-ઇન RTG32 FDDR નિયંત્રકો અને PHY બ્લોક્સ (FDDR પૂર્વ અને પશ્ચિમ) માટે 4-બીટ ડેટા અને 3-બીટ ECC DDR4 ઇન્ટરફેસનો અમલ કરે છે. ઇન્ટરફેસ ભૌતિક રીતે પાંચ ડેટા બાઇટ લેન તરીકે ગોઠવાયેલ છે.
• AC3 ના DDR439 લેઆઉટ માર્ગદર્શિકા વિભાગમાં વર્ણવ્યા મુજબ કિટ રૂટીંગ યોજના દ્વારા ફ્લાયને અનુસરે છે: RTG4 FPGA એપ્લિકેશન નોંધ માટે બોર્ડ ડિઝાઇન અને લેઆઉટ માર્ગદર્શિકા. જો કે, આ ડેવલપમેન્ટ કીટ એપ્લિકેશન નોંધ પ્રકાશિત કરતા પહેલા તૈયાર કરવામાં આવી હોવાથી, તે એપ્લિકેશન નોંધમાં વર્ણવેલ અપડેટ કરેલ લંબાઈ સાથે મેળ ખાતી માર્ગદર્શિકાને અનુરૂપ નથી. DDR3 સ્પષ્ટીકરણમાં, રાઈટ ટ્રાન્ઝેક્શન (DSS) દરમિયાન દરેક DDR750 મેમરી ઉપકરણ પર ડેટા સ્ટ્રોબ (DQS) અને DDR3 ઘડિયાળ (CK) વચ્ચેના સ્કૂ પર +/- 3 ps મર્યાદા છે.
• જ્યારે AC439 પુનરાવર્તન 9 અથવા એપ્લિકેશન નોંધના પછીના સંસ્કરણોમાં લંબાઈ સાથે મેળ ખાતી માર્ગદર્શિકા અનુસરવામાં આવે છે, ત્યારે RTG4 બોર્ડ લેઆઉટ સમગ્ર પ્રક્રિયામાં -1 અને STD સ્પીડ ગ્રેડ બંને ઉપકરણો માટે tDQSS મર્યાદાને પૂર્ણ કરશે, વોલ્યુમtage, અને તાપમાન (PVT) ઓપરેટિંગ રેન્જ RTG4 ઉત્પાદન ઉપકરણો દ્વારા સપોર્ટેડ છે. આ RTG4 પિન પર DQS અને CK વચ્ચેના સૌથી ખરાબ-કેસ આઉટપુટ સ્ક્યુમાં ફેક્ટરિંગ દ્વારા પરિપૂર્ણ થાય છે. ખાસ કરીને, ઉપયોગ કરતી વખતે
  બિલ્ટ-RTG4 FDDR કંટ્રોલર વત્તા PHY, DQS એ -370 સ્પીડ ગ્રેડ ઉપકરણ માટે CK ને મહત્તમ 1 ps અને DQS STD સ્પીડ ગ્રેડ ઉપકરણ માટે 447 ps દ્વારા CK ને સૌથી ખરાબ સ્થિતિમાં લીડ કરે છે.
• કોષ્ટક 1-1 માં દર્શાવેલ વિશ્લેષણના આધારે, RTG4-DEV-KIT-1 દરેક મેમરી ઉપકરણ પર tDQSS મર્યાદાઓને પૂર્ણ કરે છે, RTG4 FDDR માટે સૌથી ખરાબ-કેસ ઓપરેટિંગ પરિસ્થિતિઓમાં. જો કે, કોષ્ટક 1-2 માં બતાવ્યા પ્રમાણે, RTG4-DEV-KIT લેઆઉટ, STD સ્પીડ ગ્રેડ RTG4 ઉપકરણોથી ભરેલું, સૌથી ખરાબ-કેસ ઓપરેટિંગ પરિસ્થિતિઓમાં, ફ્લાય-બાય ટોપોલોજીમાં ચોથા અને પાંચમા મેમરી ઉપકરણો માટે tDQSS ને મળતું નથી. RTG4 FDDR માટે. સામાન્ય રીતે, RTG4-DEV-KIT નો ઉપયોગ પ્રયોગશાળા વાતાવરણમાં ઓરડાના તાપમાન જેવી લાક્ષણિક પરિસ્થિતિઓમાં થાય છે. તેથી, આ સૌથી ખરાબ-કેસ વિશ્લેષણ લાક્ષણિક પરિસ્થિતિઓમાં ઉપયોગમાં લેવાતા RTG4-DEV-KIT પર લાગુ પડતું નથી. વિશ્લેષણ ભૂતપૂર્વ તરીકે સેવા આપે છેampAC3 માં સૂચિબદ્ધ DDR439 લંબાઈ મેચિંગ માર્ગદર્શિકાને અનુસરવાનું શા માટે મહત્વપૂર્ણ છે, જેથી વપરાશકર્તા બોર્ડ ડિઝાઇન ફ્લાઇટ એપ્લિકેશન માટે tDQSS ને પૂર્ણ કરે.
• આ વિશે વધુ વિગતવાર જણાવવા માટે ભૂતપૂર્વample, અને દર્શાવો કે RTG4 બોર્ડ લેઆઉટ માટે મેન્યુઅલી કેવી રીતે વળતર આપવું કે જે AC439 DDR3 લંબાઈના મેચિંગ માર્ગદર્શિકાને પૂર્ણ કરી શકતું નથી, STD સ્પીડ ગ્રેડ ઉપકરણો સાથે RTG4-DEV-KIT હજુ પણ દરેક મેમરી ઉપકરણ પર tDQSSને પૂરી કરી શકે છે, સૌથી ખરાબ સ્થિતિમાં, કારણ કે બિલ્ટ-ઇન RTG4 FDDR કંટ્રોલર વત્તા PHY ડેટા બાઇટ લેન દીઠ DQS સિગ્નલને સ્ટેટિકલી વિલંબિત કરવાની ક્ષમતા ધરાવે છે. આ સ્ટેટિક શિફ્ટનો ઉપયોગ tDQSS > 750 ps ધરાવતા મેમરી ડિવાઇસ પર DQS અને CK વચ્ચેના સ્કૂને ઘટાડવા માટે થઈ શકે છે. DRAM તાલીમ વિભાગ જુઓ, UG0573 માં: RTG4 FPGA હાઇ સ્પીડ DDR ઇન્ટરફેસ વપરાશકર્તા માર્ગદર્શિકા લેખિત વ્યવહાર દરમિયાન DQS માટે સ્ટેટિક વિલંબ નિયંત્રણો (રજીસ્ટર REG_PHY_WR_DQS_SLAVE_RATIO માં) નો ઉપયોગ કરવા વિશે વધુ માહિતી માટે. આ વિલંબ મૂલ્યનો ઉપયોગ Libero® SoC માં થઈ શકે છે જ્યારે સ્વતઃ-જનરેટેડ CoreABC FDDR આરંભિકરણ કોડને સંશોધિત કરીને સ્વચાલિત પ્રારંભ સાથે FDDR નિયંત્રકની સ્થાપના કરવામાં આવે છે. સમાન પ્રક્રિયા વપરાશકર્તા બોર્ડ લેઆઉટ પર લાગુ કરી શકાય છે જે દરેક મેમરી ઉપકરણ પર tDQSS ને મળતું નથી.

કોષ્ટક 1-1. -4 ભાગો અને FDDR1 ઇન્ટરફેસ માટે RTG1-DEV-KIT-1 tDQSS ગણતરીનું મૂલ્યાંકન

પાથ વિશ્લેષણ	ઘડિયાળની લંબાઈ (મિલ)	ઘડિયાળ પ્રચાર વિલંબ (ps)	ડેટા લંબાઈ (મિલી)	ડેટા પ્રચાર એન વિલંબ (ps)	CLKDQS વચ્ચેનો તફાવત રૂટીંગને કારણે (મિલ)	tDQSS દરેક મેમરી પર, બોર્ડ skew+FPGA DQSCLK પછી ત્રાંસી (ps)
FPGA-1લી મેમરી	2578	412.48	2196	351.36	61.12	431.12
FPGA-2જી મેમરી	3107	497.12	1936	309.76	187.36	557.36
FPGA-3જી મેમરી	3634	581.44	2231	356.96	224.48	594.48
FPGA-4થી મેમરી	4163	666.08	2084	333.44	332.64	702.64
FPGA-5થી મેમરી	4749	759.84	2848	455.68	304.16	674.16

નોંધ: સૌથી ખરાબ સ્થિતિમાં, -4 ઉપકરણો માટે RTG3 FDDR DDR1 DQS-CLK સ્ક્યૂ મહત્તમ 370 ps અને ન્યૂનતમ 242 ps છે.

કોષ્ટક 1-2. STD ભાગો અને FDDR4 ઇન્ટરફેસ માટે RTG1-DEV-KIT tDQSS ગણતરીનું મૂલ્યાંકન

પાથ વિશ્લેષણ	ઘડિયાળની લંબાઈ (મિલ)	ઘડિયાળ પ્રચાર વિલંબ (ps)	ડેટા લંબાઈ (મિલી)	ડેટા પ્રચાર અને વિલંબ (ps)	CLKDQS વચ્ચેનો તફાવત રૂટીંગને કારણે (મિલ)	tDQSS દરેક મેમરી પર, બોર્ડ skew+FPGA DQSCLK પછી ત્રાંસી (ps)
FPGA-1લી મેમરી	2578	412.48	2196	351.36	61.12	508.12
FPGA-2જી મેમરી	3107	497.12	1936	309.76	187.36	634.36
FPGA-3જી મેમરી	3634	581.44	2231	356.96	224.48	671.48
FPGA-4થી મેમરી	4163	666.08	2084	333.44	332.64	779.64
FPGA-5થી મેમરી	4749	759.84	2848	455.68	304.16	751.16

નોંધ:  સૌથી ખરાબ સ્થિતિમાં, STD ઉપકરણો માટે RTG4 FDDR DDR3 DQS-CLK સ્ક્યૂ મહત્તમ 447 ps અને લઘુત્તમ 302 ps છે.
નોંધ: આ વિશ્લેષણમાં 160 પીએસ/ઇંચના બોર્ડ પ્રચાર વિલંબ અંદાજનો ઉપયોગ કરવામાં આવ્યો છે.ampસંદર્ભ માટે le. વપરાશકર્તા બોર્ડ માટે વાસ્તવિક બોર્ડ પ્રચાર વિલંબ ચોક્કસ બોર્ડ પર આધારિત છે જેનું વિશ્લેષણ કરવામાં આવે છે.

પાવર સિક્વન્સિંગ

AC439 માટેનું આ પરિશિષ્ટ: RTG4 FPGA એપ્લિકેશન નોંધ માટે બોર્ડ ડિઝાઇન અને લેઆઉટ માર્ગદર્શિકા, બોર્ડ ડિઝાઇન માર્ગદર્શિકાને અનુસરવા માટે જટિલતા પર ભાર મૂકવા માટે, પૂરક માહિતી પ્રદાન કરે છે. પાવર-અપ અને પાવર-ડાઉનના સંદર્ભમાં માર્ગદર્શિકા અનુસરવામાં આવે છે તેની ખાતરી કરો.

પાવર-અપ
નીચેના કોષ્ટકમાં ભલામણ કરેલ પાવર-અપ ઉપયોગના કિસ્સાઓ અને તેમના અનુરૂપ પાવર-અપ માર્ગદર્શિકાઓની સૂચિ છે.

કોષ્ટક 2-1. પાવર-અપ માર્ગદર્શિકા

કેસનો ઉપયોગ કરો	ક્રમ જરૂરિયાત	વર્તન	નોંધો
DEVRST_N જ્યાં સુધી તમામ RTG4 પાવર સપ્લાય ભલામણ કરેલ ઓપરેટિંગ શરતો સુધી પહોંચી ન જાય ત્યાં સુધી પાવર-અપ દરમિયાન ભારપૂર્વક જણાવ્યું હતું	કોઈ ચોક્કસ આરamp- અપ ઓર્ડર જરૂરી. સપ્લાય આરamp-ઉપર એકવિધ રીતે વધવું જોઈએ.	એકવાર VDD અને VPP સક્રિયકરણ થ્રેશોલ્ડ સુધી પહોંચી જાય (VDD ~= 0.55V, VPP ~= 2.2V) અને DEVRST_N રિલીઝ થયું છે, POR વિલંબ કાઉન્ટર માટે ચાલશે ~40ms લાક્ષણિક (50ms મહત્તમ), પછી ઉપકરણ પાવર-અપ કાર્યાત્મક આકૃતિ 11 અને માંથી 12 (DEVRST_N PUFT). સિસ્ટમ નિયંત્રક વપરાશકર્તા માર્ગદર્શિકા (UG0576). બીજા શબ્દોમાં કહીએ તો DEVRST_N રીલીઝ કરવામાં આવેલ બિંદુથી આ ક્રમ 40 ms + 1.72036 ms (સામાન્ય) લે છે. નોંધ કરો કે DEVRST_N નો અનુગામી ઉપયોગ રાહ જોતો નથી POR કાઉન્ટર કાર્યાત્મક કાર્યો કરવા માટે પાવર-અપ કરે છે અને આમ આ ક્રમ માત્ર 1.72036 ms (સામાન્ય) લે છે.	ડિઝાઇન દ્વારા, પાવર-અપ દરમિયાન આઉટપુટ અક્ષમ કરવામાં આવશે (એટલે ​​​​કે ફ્લોટ). એકવાર POR કાઉન્ટર પૂર્ણ થયું છે, DEVRST_N રિલીઝ થયું છે અને તમામ VDDI I/O પુરવઠો તેમના સુધી પહોંચી ગયો છે ~0.6V થ્રેશોલ્ડ, પછી UG11 ના આંકડા 12 અને 0576 દીઠ, વપરાશકર્તા નિયંત્રણમાં આઉટપુટ સંક્રમણ ન થાય ત્યાં સુધી, I/Os ને નબળા પુલ-અપ સક્રિય સાથે ટ્રિસ્ટેટ કરવામાં આવશે. નિર્ણાયક આઉટપુટ કે જે પાવર-અપ દરમિયાન નીચા રહે તે માટે બાહ્ય 1K-ઓહ્મ પુલ-ડાઉન રેઝિસ્ટરની જરૂર પડે છે.
DEVRST_N VPP અને તમામ પુરવઠો આરamp લગભગ એક જ સમયે ઉપર	VDDPLL ન હોવો જોઈએ r ને છેલ્લો પાવર-સપ્લાયamp સુધી, અને લઘુત્તમ ભલામણ કરેલ ઓપરેટિંગ વોલ્યુમ સુધી પહોંચવું આવશ્યક છેtage છેલ્લી સપ્લાય પહેલાં (VDD અથવા VDDI) આર શરૂ થાય છેampપીએલએલ લોક આઉટપુટને રોકવા માટે ing અપ કરો અવરોધો CCC/PLL READY_VDDPLL નો ઉપયોગ કેવી રીતે કરવો તેની સમજૂતી માટે RTG4 ક્લોકિંગ રિસોર્સિસ યુઝર ગાઈડ (UG0586) જુઓ VDDPLL પાવર સપ્લાય માટે અનુક્રમની આવશ્યકતાઓને દૂર કરવા માટે ઇનપુટ. કાં તો SERDES_x_Lyz_VDDAIO ને VDD સમાન સપ્લાય સાથે જોડો, અથવા ખાતરી કરો કે તે એકસાથે પાવર-અપ થાય છે.	એકવાર VDD અને VPP સક્રિયકરણ થ્રેશોલ્ડ સુધી પહોંચી જાય (VDD ~= 0.55V, VPP ~= 2.2V) 50 ms POR વિલંબ કાઉન્ટર ચાલશે. ઉપકરણ પાવર-અપ ટુ ફંક્શનલ ટાઇમિંગનું પાલન કરે છે સિસ્ટમ નિયંત્રક વપરાશકર્તા માર્ગદર્શિકા (UG9) ના આંકડા 10 અને 0576 (VDD PUFT). બીજા શબ્દોમાં કહીએ તો, કુલ સમય 57.95636 ms છે.	ડિઝાઇન દ્વારા, પાવર-અપ દરમિયાન આઉટપુટ અક્ષમ કરવામાં આવશે (એટલે ​​​​કે ફ્લોટ). એકવાર POR કાઉન્ટર પૂર્ણ થયું છે, DEVRST_N રિલીઝ થયું છે અને તમામ VDDI IO પુરવઠો તેમના સુધી પહોંચી ગયો છે ~0.6V થ્રેશોલ્ડ, પછી UG9 ના આંકડા 10 અને 0576 દીઠ, વપરાશકર્તા નિયંત્રણમાં આઉટપુટ સંક્રમણ ન થાય ત્યાં સુધી, I/Os ને નબળા પુલ-અપ સક્રિય સાથે ટ્રિસ્ટેટ કરવામાં આવશે. નિર્ણાયક આઉટપુટ કે જે પાવર-અપ દરમિયાન નીચા રહે તે માટે બાહ્ય 1K-ઓહ્મ પુલ-ડાઉન રેઝિસ્ટરની જરૂર પડે છે.

કેસનો ઉપયોગ કરો	ક્રમ જરૂરિયાત	વર્તન	નોંધો
VDD/ SERDES_VD DAIO -> VPP/VDDPLL ->	દૃશ્ય કૉલમમાં સૂચિબદ્ધ ક્રમ. DEVRST_N VPP સુધી ખેંચાય છે.	એકવાર VDD અને VPP સક્રિયકરણ થ્રેશોલ્ડ સુધી પહોંચી જાય (VDD ~= 0.55V, VPP ~= 2.2V) 50ms POR વિલંબ કાઉન્ટર ચાલશે. કાર્યાત્મક સમય સુધી ઉપકરણ પાવર-અપ ફિગર્સનું પાલન કરે છે 9 અને 10 (VDD PUFT) ના સિસ્ટમ નિયંત્રક વપરાશકર્તા માર્ગદર્શિકા (UG0576). ઉપકરણના પાવર-અપ સિક્વન્સની પૂર્ણતા અને કાર્યાત્મક સમય સુધી પાવર-અપ એ છેલ્લા VDDI સપ્લાય પર આધારિત છે જે ચાલુ છે.	ડિઝાઇન દ્વારા, પાવર-અપ દરમિયાન આઉટપુટ અક્ષમ કરવામાં આવશે (એટલે ​​​​કે ફ્લોટ). એકવાર POR કાઉન્ટર પૂર્ણ થયું છે, DEVRST_N રિલીઝ થયું છે અને તમામ VDDI I/O પુરવઠો તેમના સુધી પહોંચી ગયો છે ~0.6V થ્રેશોલ્ડ, પછી UG9 ના આંકડા 10 અને 0576 મુજબ, વપરાશકર્તા નિયંત્રણમાં આઉટપુટ સંક્રમણ ન થાય ત્યાં સુધી, IOs ને નબળા પુલ-અપ સક્રિય સાથે ટ્રિસ્ટેટ કરવામાં આવશે. જ્યાં સુધી તમામ VDDI સપ્લાય ~0.6V સુધી પહોંચે નહીં ત્યાં સુધી પાવર-અપ દરમિયાન કોઈ નબળા પુલ-અપ સક્રિયકરણ નહીં. મુખ્ય લાભ આ ક્રમનો છેલ્લો વીડીડીઆઈ પુરવઠો છે જે પહોંચે છે આ સક્રિયકરણ થ્રેશોલ્ડમાં નબળા પુલ-અપને સક્રિય કરવામાં આવશે નહીં અને તેના બદલે અક્ષમ મોડમાંથી સીધા વપરાશકર્તા નિર્ધારિત મોડમાં સંક્રમણ થશે. આનાથી ડિઝાઇન માટે જરૂરી બાહ્ય 1K પુલ-ડાઉન રેઝિસ્ટરની સંખ્યા ઘટાડવામાં મદદ મળી શકે છે જેમાં મોટાભાગની I/O બેંકો છેલ્લી VDDI દ્વારા સંચાલિત હોય છે. છેલ્લા VDDI સપ્લાય સિવાયના કોઈપણ VDDI સપ્લાય દ્વારા સંચાલિત અન્ય તમામ I/O બેંકો માટે, નિર્ણાયક આઉટપુટ કે જે પાવર-અપ દરમિયાન નીચા રહેવા જોઈએ તેને બાહ્ય 1K-ઓહ્મ પુલ-ડાઉન રેઝિસ્ટરની જરૂર છે.
ઓછામાં ઓછા 51ms -> રાહ જુઓ
VDDI (બધા IO બેંકો)
OR
VDD/ SERDES_VD DAIO ->
VPP/ VDDPLL/ 3.3V_VDDI ->
ઓછામાં ઓછા 51ms -> રાહ જુઓ
વીડીડીઆઈ (non-3.3V_VD DI)

 DEVRST_N નિવેદન અને પાવર-ડાઉન દરમિયાનની વિચારણાઓ

જો AC439: RTG4 FPGA એપ્લિકેશન નોટ માર્ગદર્શિકા માટે બોર્ડ ડિઝાઇન અને લેઆઉટ માર્ગદર્શિકા અનુસરવામાં આવતી નથી, તો કૃપા કરીને ફરીથીview નીચેની વિગતો:

1. કોષ્ટક 2-2 માં આપેલ પાવર-ડાઉન સિક્વન્સ માટે, વપરાશકર્તા I/O ગ્લીચ અથવા ઇનરશ અને ક્ષણિક વર્તમાન ઘટનાઓ જોઈ શકે છે.
2. કસ્ટમર એડવાઇઝરી નોટિફિકેશન (CAN) 19002.5 માં જણાવ્યા મુજબ, RTG4 ડેટાશીટમાં ભલામણ કરાયેલ પાવર-ડાઉન સિક્વન્સમાંથી વિચલન 1.2V VDD સપ્લાય પર ક્ષણિક પ્રવાહને ટ્રિગર કરી શકે છે. જો 3.3V VPP પુરવઠો r છેamp1.2V VDD સપ્લાય પહેલા, VDD પર ક્ષણિક પ્રવાહ જોવામાં આવશે કારણ કે VPP અને DEVRST_N (VPP દ્વારા સંચાલિત) લગભગ 1.0V સુધી પહોંચે છે. ડેટાશીટની ભલામણ મુજબ, VPP છેલ્લે બંધ કરવામાં આવે તો આ ક્ષણિક પ્રવાહ થતો નથી.
   1. ક્ષણિક પ્રવાહની તીવ્રતા અને અવધિ FPGA માં પ્રોગ્રામ કરેલ ડિઝાઇન, ચોક્કસ બોર્ડ ડીકોપલિંગ કેપેસીટન્સ અને 1.2V વોલ્યુમના ક્ષણિક પ્રતિભાવ પર આધારિત છે.tage રેગ્યુલેટર. દુર્લભ કિસ્સાઓમાં, 25A (અથવા નજીવા 30V VDD સપ્લાય પર 1.2 વોટ) સુધીનો ક્ષણિક પ્રવાહ જોવા મળ્યો છે. સમગ્ર FPGA ફેબ્રિકમાં આ VDD ક્ષણિક પ્રવાહની વિતરિત પ્રકૃતિને કારણે (ચોક્કસ વિસ્તાર માટે સ્થાનીકૃત નથી), અને તેની ટૂંકી અવધિ, જો પાવર-ડાઉન ક્ષણિક 25A અથવા તેનાથી ઓછું હોય તો કોઈ વિશ્વસનીયતાની ચિંતા નથી.
   2. શ્રેષ્ઠ ડિઝાઇન પ્રેક્ટિસ તરીકે, ક્ષણિક પ્રવાહને ટાળવા માટે ડેટાશીટની ભલામણને અનુસરો.
3. I/O ગ્લિચ 1.7 ms માટે આશરે 1.2V હોઈ શકે છે.
   1. નીચા અથવા ટ્રિસ્ટેટ ડ્રાઇવિંગ આઉટપુટ પર ઉચ્ચ ભૂલ જોવા મળી શકે છે.
   2. હાઇ ડ્રાઇવિંગ આઉટપુટ પર ઓછી ભૂલ જોવા મળી શકે છે (1 KΩ પુલ-ડાઉન ઉમેરીને ઓછી ભૂલને ઓછી કરી શકાતી નથી).
4. VDDIx ને પાવર ડાઉન કરવાથી પહેલા ઊંચાથી નીચામાં મોનોટોનિક સંક્રમણની મંજૂરી મળે છે, પરંતુ આઉટપુટ ટૂંકમાં નીચું ચાલે છે જે વપરાશકર્તા બોર્ડને અસર કરશે જે RTG4 VDDIx પાવર ડાઉન થાય ત્યારે બાહ્ય રીતે આઉટપુટને ઉચ્ચ ખેંચવાનો પ્રયાસ કરે છે. RTG4 માટે જરૂરી છે કે I/O પેડ્સ VDDIx બેંક સપ્લાય વોલ્યુમની ઉપર બાહ્ય રીતે ચલાવવામાં ન આવે.tagતેથી જો બાહ્ય રેઝિસ્ટરને અન્ય પાવર રેલમાં ઉમેરવામાં આવે, તો તે VDDIx સપ્લાય સાથે વારાફરતી પાવર ડાઉન થવો જોઈએ.
   કોષ્ટક 2-2. AC439 માં ભલામણ કરેલ પાવર-ડાઉન સિક્વન્સને અનુસરતા ન હોય ત્યારે I/O ગ્લીચ દૃશ્યો

   ડિફૉલ્ટ આઉટપુટ સ્થિતિ	VDD (1.2V)	VDDIx (<3.3V) VDDIx (3.3V)	VPP (3.3V)	DEVRST_N	પાવર ડાઉન બિહેવિયર
   					I/O ભૂલ	વર્તમાન ઇન- રશ
   I/O ડ્રાઇવિંગ ઓછું અથવા ટ્રિસ્ટેટેડ	Ramp કોઈપણ ક્રમમાં VPP પછી નીચે		Ramp પ્રથમ નીચે	VPP સાથે જોડાયેલ છે	હા1	હા
   	Ramp DEVRST_N નિવેદન પછી કોઈપણ ક્રમમાં નીચે			કોઈપણ પુરવઠો આરamp નીચે	હા1	ના
   I/O ડ્રાઇવિંગ હાઇ	Ramp કોઈપણ ક્રમમાં VPP પછી નીચે		Ramp પ્રથમ નીચે	VPP સાથે જોડાયેલ છે	હા	હા
   	Ramp VPP પહેલાં કોઈપણ ક્રમમાં નીચે		Ramp છેલ્લે નીચે	VPP સાથે જોડાયેલ છે	નં.2	ના
   	Ramp DEVRST_N નિવેદન પછી કોઈપણ ક્રમમાં નીચે			કોઈપણ પુરવઠો આરamp નીચે	હા	ના

   1. નિર્ણાયક I/Os પર ઉચ્ચ ખામીને ઘટાડવા માટે બાહ્ય 1 KΩ પુલ-ડાઉન રેઝિસ્ટરની ભલામણ કરવામાં આવે છે, જે પાવર-ડાઉન દરમિયાન નીચી રહેવી જોઈએ.
   2. ઓછી ભૂલ માત્ર એવા I/O માટે જોવા મળે છે જે વીજ પુરવઠા સુધી બાહ્ય રીતે ખેંચાય છે જે VPP r તરીકે સંચાલિત રહે છે.ampનીચે છે. જો કે, આ ઉપકરણની ભલામણ કરેલ ઓપરેટિંગ શરતોનું ઉલ્લંઘન છે કારણ કે અનુરૂપ VDDIx r પછી PAD ઊંચો હોવો જોઈએ નહીં.ampનીચે છે.
5. જો DEVRST_N ભારપૂર્વક જણાવવામાં આવે, તો વપરાશકર્તાને કોઈપણ આઉટપુટ I/O પર ઓછી ખામી દેખાઈ શકે છે જે ઉચ્ચ ડ્રાઇવિંગ કરે છે અને VDDI ના રેઝિસ્ટર દ્વારા બાહ્ય રીતે ખેંચાય છે. માજી માટેample, 1KΩ પુલ-અપ રેઝિસ્ટર સાથે, ન્યૂનતમ વોલ્યુમ સુધી પહોંચતી ઓછી ભૂલtag0.4 એનએસની અવધિ સાથે 200V નું e આઉટપુટ સારવાર પહેલાં થઈ શકે છે.

નોંધ: DEVRST_N ને VPP વોલ્યુમની ઉપર ખેંચવું જોઈએ નહીંtagઇ. ઉપરોક્ત ટાળવા માટે AC439: RTG4 FPGA એપ્લિકેશન નોંધ માટે બોર્ડ ડિઝાઇન અને લેઆઉટ માર્ગદર્શિકામાં વર્ણવેલ પાવર-અપ અને પાવર-ડાઉન સિક્વન્સને અનુસરવાની ખૂબ ભલામણ કરવામાં આવે છે.

પુનરાવર્તન ઇતિહાસ

પુનરાવર્તન ઇતિહાસ દસ્તાવેજમાં અમલમાં આવેલા ફેરફારોનું વર્ણન કરે છે. ફેરફારો વર્તમાન પ્રકાશનથી શરૂ કરીને, પુનરાવર્તન દ્વારા સૂચિબદ્ધ છે.

કોષ્ટક 3-1. પુનરાવર્તન ઇતિહાસ

પુનરાવર્તન	તારીખ	વર્ણન
A	04/2022	• DEVRST_N નિવેદન દરમિયાન, તમામ RTG4 I/Os ટ્રિસ્ટેટ કરવામાં આવશે. આઉટપુટ કે જે FPGA ફેબ્રિક દ્વારા ઉંચા ચાલે છે અને બોર્ડ પર બાહ્ય રીતે ઉંચા ખેંચાય છે તે ટ્રિસ્ટેટ સ્થિતિમાં પ્રવેશતા પહેલા ઓછી ખામી અનુભવી શકે છે. આવા આઉટપુટ દૃશ્ય સાથેની બોર્ડ ડિઝાઇનનું FPGA આઉટપુટ સાથેના ઇન્ટરકનેક્શન્સની અસરને સમજવા માટે વિશ્લેષણ કરવું આવશ્યક છે જે જ્યારે DEVRST_N પર ભાર મૂકે ત્યારે ભૂલ થઈ શકે છે. વધુ માહિતી માટે, વિભાગમાં પગલું 5 જુઓ 2.2. DEVRST_N નિવેદન અને પાવર-ડાઉન દરમિયાનની વિચારણાઓ. • નામ બદલ્યું વીજળી ગુલ વિભાગ 2.2 સુધી. DEVRST_N નિવેદન અને પાવર-ડાઉન દરમિયાનની વિચારણાઓ. • માઇક્રોચિપ ટેમ્પલેટમાં રૂપાંતરિત.
2	02/2022	• પાવર-અપ વિભાગ ઉમેર્યો. • પાવર સિક્વન્સિંગ વિભાગ ઉમેર્યો.
1	07/2019	આ દસ્તાવેજનું પ્રથમ પ્રકાશન.

માઇક્રોચિપ FPGA સપોર્ટ

માઈક્રોચિપ એફપીજીએ પ્રોડક્ટ્સ ગ્રૂપ તેના ઉત્પાદનોને ગ્રાહક સેવા, ગ્રાહક ટેકનિકલ સપોર્ટ સેન્ટર, સહિત વિવિધ સપોર્ટ સેવાઓ સાથે સમર્થન આપે છે. webસાઇટ અને વિશ્વવ્યાપી વેચાણ કચેરીઓ. ગ્રાહકોને સપોર્ટનો સંપર્ક કરતા પહેલા માઇક્રોચિપ ઓનલાઈન સંસાધનોની મુલાકાત લેવાનું સૂચન કરવામાં આવે છે કારણ કે તે ખૂબ જ સંભવ છે કે તેમના પ્રશ્નોના જવાબ પહેલેથી જ આપવામાં આવ્યા છે.
દ્વારા ટેકનિકલ સપોર્ટ સેન્ટરનો સંપર્ક કરો webwww.microchip.com/support પર સાઇટ. FPGA ઉપકરણ ભાગ નંબરનો ઉલ્લેખ કરો, યોગ્ય કેસ શ્રેણી પસંદ કરો અને ડિઝાઇન અપલોડ કરો fileટેક્નિકલ સપોર્ટ કેસ બનાવતી વખતે.
બિન-તકનીકી ઉત્પાદન સપોર્ટ માટે ગ્રાહક સેવાનો સંપર્ક કરો, જેમ કે ઉત્પાદન કિંમત, ઉત્પાદન અપગ્રેડ, અપડેટ માહિતી, ઓર્ડર સ્થિતિ અને અધિકૃતતા.

• ઉત્તર અમેરિકાથી, 800.262.1060 પર કૉલ કરો
• બાકીની દુનિયા, 650.318.4460 પર કૉલ કરો
• ફેક્સ, વિશ્વમાં ગમે ત્યાંથી, 650.318.8044

માઈક્રોચિપ Webસાઇટ

માઇક્રોચિપ અમારા દ્વારા ઑનલાઇન સપોર્ટ પ્રદાન કરે છે webપર સાઇટ www.microchip.com/. આ webબનાવવા માટે સાઇટનો ઉપયોગ થાય છે files અને ગ્રાહકો માટે સરળતાથી ઉપલબ્ધ માહિતી. ઉપલબ્ધ કેટલીક સામગ્રીમાં શામેલ છે:

• ઉત્પાદન આધાર - ડેટા શીટ્સ અને ત્રુટિસૂચી, એપ્લિકેશન નોંધો અને એસample પ્રોગ્રામ્સ, ડિઝાઇન સંસાધનો, વપરાશકર્તાની માર્ગદર્શિકાઓ અને હાર્ડવેર સપોર્ટ દસ્તાવેજો, નવીનતમ સોફ્ટવેર રિલીઝ અને આર્કાઇવ કરેલ સોફ્ટવેર
• સામાન્ય ટેકનિકલ સપોર્ટ - વારંવાર પૂછાતા પ્રશ્નો (FAQ), ટેકનિકલ સપોર્ટ વિનંતીઓ, ઑનલાઇન ચર્ચા જૂથો, માઇક્રોચિપ ડિઝાઇન પાર્ટનર પ્રોગ્રામ મેમ્બર લિસ્ટિંગ
• માઇક્રોચિપનો વ્યવસાય - ઉત્પાદન પસંદગીકાર અને ઓર્ડરિંગ માર્ગદર્શિકાઓ, નવીનતમ માઇક્રોચિપ પ્રેસ રિલીઝ, સેમિનાર અને ઇવેન્ટ્સની સૂચિ, માઇક્રોચિપ વેચાણ કચેરીઓની સૂચિ, વિતરકો અને ફેક્ટરી પ્રતિનિધિઓ

ઉત્પાદન ફેરફાર સૂચના સેવા

માઇક્રોચિપની પ્રોડક્ટ ચેન્જ નોટિફિકેશન સર્વિસ ગ્રાહકોને માઇક્રોચિપ પ્રોડક્ટ્સ પર વર્તમાન રાખવામાં મદદ કરે છે. સબ્સ્ક્રાઇબર્સને ઈમેલ સૂચના પ્રાપ્ત થશે જ્યારે પણ કોઈ ચોક્કસ ઉત્પાદન કુટુંબ અથવા રુચિના વિકાસ સાધનથી સંબંધિત ફેરફારો, અપડેટ્સ, પુનરાવર્તનો અથવા ત્રુટિસૂચી હશે.
નોંધણી કરવા માટે, પર જાઓ www.microchip.com/pcn અને નોંધણી સૂચનાઓનું પાલન કરો.

ગ્રાહક આધાર

માઇક્રોચિપ ઉત્પાદનોના વપરાશકર્તાઓ ઘણી ચેનલો દ્વારા સહાય મેળવી શકે છે:

• વિતરક અથવા પ્રતિનિધિ
• સ્થાનિક વેચાણ કચેરી
• એમ્બેડેડ સોલ્યુશન્સ એન્જિનિયર (ESE)
• ટેકનિકલ સપોર્ટ

આધાર માટે ગ્રાહકોએ તેમના વિતરક, પ્રતિનિધિ અથવા ESE નો સંપર્ક કરવો જોઈએ. ગ્રાહકોને મદદ કરવા માટે સ્થાનિક વેચાણ કચેરીઓ પણ ઉપલબ્ધ છે. વેચાણ કચેરીઓ અને સ્થાનોની સૂચિ આ દસ્તાવેજમાં શામેલ છે.
દ્વારા ટેકનિકલ સપોર્ટ ઉપલબ્ધ છે webસાઇટ પર: www.microchip.com/support

માઇક્રોચિપ ડિવાઇસીસ કોડ પ્રોટેક્શન ફીચર

માઇક્રોચિપ ઉત્પાદનો પર કોડ સુરક્ષા સુવિધાની નીચેની વિગતો નોંધો:

• માઇક્રોચિપ ઉત્પાદનો તેમની ચોક્કસ માઇક્રોચિપ ડેટા શીટમાં સમાવિષ્ટ સ્પષ્ટીકરણોને પૂર્ણ કરે છે.
• માઇક્રોચિપ માને છે કે તેના ઉત્પાદનોનો પરિવાર જ્યારે હેતુપૂર્વક, ઓપરેટિંગ વિશિષ્ટતાઓમાં અને સામાન્ય પરિસ્થિતિઓમાં ઉપયોગમાં લેવાય ત્યારે સુરક્ષિત છે.
• માઇક્રોચિપ મૂલ્યો અને આક્રમક રીતે તેના બૌદ્ધિક સંપદા અધિકારોનું રક્ષણ કરે છે. માઇક્રોચિપ પ્રોડક્ટની કોડ સુરક્ષા સુવિધાઓનો ભંગ કરવાનો પ્રયાસ સખત પ્રતિબંધિત છે અને તે ડિજિટલ મિલેનિયમ કૉપિરાઇટ એક્ટનું ઉલ્લંઘન કરી શકે છે.
• ન તો માઇક્રોચિપ કે અન્ય કોઇ સેમિકન્ડક્ટર ઉત્પાદક તેના કોડની સુરક્ષાની ખાતરી આપી શકે છે. કોડ સુરક્ષાનો અર્થ એ નથી કે અમે ઉત્પાદન "અનબ્રેકેબલ" હોવાની બાંયધરી આપીએ છીએ. કોડ સુરક્ષા સતત વિકસિત થઈ રહી છે. માઇક્રોચિપ અમારા ઉત્પાદનોની કોડ સુરક્ષા સુવિધાઓને સતત સુધારવા માટે પ્રતિબદ્ધ છે.

કાનૂની સૂચના

• આ પ્રકાશન અને અહીંની માહિતીનો ઉપયોગ ફક્ત માઇક્રોચિપ ઉત્પાદનો સાથે જ થઈ શકે છે, જેમાં તમારી એપ્લિકેશન સાથે માઇક્રોચિપ ઉત્પાદનોની ડિઝાઇન, પરીક્ષણ અને સંકલનનો સમાવેશ થાય છે. અન્ય કોઈપણ રીતે આ માહિતીનો ઉપયોગ આ શરતોનું ઉલ્લંઘન કરે છે. ઉપકરણ એપ્લિકેશનો સંબંધિત માહિતી ફક્ત તમારી સુવિધા માટે પ્રદાન કરવામાં આવી છે અને તેને સ્થાનાંતરિત કરવામાં આવી શકે છે
  અપડેટ્સ દ્વારા. તમારી અરજી તમારા વિશિષ્ટતાઓને પૂર્ણ કરે છે તેની ખાતરી કરવાની જવાબદારી તમારી છે. વધારાના સપોર્ટ માટે તમારી સ્થાનિક માઇક્રોચિપ સેલ્સ ઑફિસનો સંપર્ક કરો અથવા, અહીંથી વધારાનો સપોર્ટ મેળવો www.microchip.com/en-us/support/design-help/client-support-services.
• આ માહિતી માઈક્રોચિપ "જેમ છે તેમ" દ્વારા પ્રદાન કરવામાં આવે છે. માઈક્રોચિપ કોઈપણ પ્રકારની રજૂઆતો અથવા વોરંટી આપતું નથી, પછી ભલે તે સ્પષ્ટ હોય કે ગર્ભિત, લેખિત અથવા મૌખિક, વૈધાનિક
  અથવા અન્યથા, બિન-ઉલ્લંઘન, વેપારીક્ષમતા અને કોઈ ખાસ હેતુ માટે યોગ્યતાની કોઈપણ ગર્ભિત વોરંટી અથવા સંબંધિત સંબંધિત વોરંટીઓ સહિતની માહિતીથી સંબંધિત પરંતુ તે મર્યાદિત નથી.
• કોઈપણ સંજોગોમાં માઈક્રોચિપ કોઈપણ અપ્રત્યક્ષ, વિશેષ, શિક્ષાત્મક, આકસ્મિક અથવા પરિણામી નુકસાન, નુકસાન, ખર્ચ અથવા કોઈપણ પ્રકારના ખર્ચ માટે જવાબદાર રહેશે નહીં જો માઈક્રોચિપને સંભાવનાની સલાહ આપવામાં આવી હોય અથવા નુકસાનો અગમ્ય હોય તો પણ. કાયદા દ્વારા મંજૂર સંપૂર્ણ હદ સુધી, માહિતી અથવા તેના ઉપયોગથી સંબંધિત કોઈપણ રીતે તમામ દાવાઓ પર માઈક્રોચિપની સંપૂર્ણ જવાબદારી, જો તમે કોઈ પણ રીતે ચૂકવણી કરી હોય તો, ફીની રકમથી વધુ નહીં હોય માહિતી માટે માઇક્રોચિપ.
  લાઇફ સપોર્ટ અને/અથવા સલામતી એપ્લિકેશન્સમાં માઇક્રોચિપ ઉપકરણોનો ઉપયોગ સંપૂર્ણપણે ખરીદનારના જોખમ પર છે, અને ખરીદનાર આવા ઉપયોગથી થતા કોઈપણ અને તમામ નુકસાન, દાવાઓ, દાવો અથવા ખર્ચોમાંથી હાનિકારક માઇક્રોચિપનો બચાવ, ક્ષતિપૂર્તિ અને પકડી રાખવા સંમત થાય છે. કોઈપણ માઇક્રોચિપ બૌદ્ધિક સંપદા અધિકારો હેઠળ, જ્યાં સુધી અન્યથા જણાવ્યું ન હોય ત્યાં સુધી કોઈ લાઇસન્સ, ગર્ભિત અથવા અન્યથા આપવામાં આવતાં નથી.

ટ્રેડમાર્ક્સ

• માઈક્રોચિપનું નામ અને લોગો, માઈક્રોચિપ લોગો, એડેપ્ટેક, કોઈપણ રેટ, AVR, AVR લોગો, AVR ફ્રીક્સ, બેસ્ટાઈમ, બીટક્લાઉડ, ક્રિપ્ટોમેમરી, ક્રિપ્ટોઆરએફ, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, Kelxlecke, MAXLENCLA, લિંક્સ maXTouch, MediaLB, megaAVR, Microsemi, Microsemi લોગો, MOST, MOST લોગો, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 લોગો, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpySTgo, SyFNST, SFNICS , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, અને XMEGA એ યુએસએ અને અન્ય દેશોમાં સમાવિષ્ટ માઇક્રોચિપ ટેકનોલોજીના નોંધાયેલા ટ્રેડમાર્ક છે.
• AgileSwitch, APT, ClockWorks, ધ એમ્બેડેડ કંટ્રોલ સોલ્યુશન્સ કંપની, EtherSynch, Flashtec, હાઇપર સ્પીડ કંટ્રોલ, હાઇપરલાઇટ લોડ, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC પ્લસ, Qureiet પ્લસ, Wireet SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath, અને ZL એ યુએસએમાં સમાવિષ્ટ માઇક્રોચિપ ટેક્નોલોજીના રજિસ્ટર્ડ ટ્રેડમાર્ક છે.
• અડીનેસન્ટ કી સપ્રેસન, AKS, એનાલોગ-ફોર-ધી-ડિજિટલ એજ, કોઈપણ કેપેસિટર, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompaniontoc, DAMPIMTC, DAMPIMTC, ડીએએમપીઆઈએમ, ડીએએમપીઆઈએમ, સીડીપીઆઈએમ, ડીએએમપીઆઈએમનેટ. , ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit Serial Programming, ICSP, INICnet, ઇન્ટેલિજન્ટ પેરેલીંગ, ઇન્ટર-ચીપ કનેક્ટિવિટી, JitterBlocker, Knob-on-Display, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB પ્રમાણિત લોગો, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express, NVMe, Omniscient Code Generation, PICDEM, PICDEM.net, PICKit, PICtail, PowerSmart, IQMatrix, PureSmart , Ripple Blocker, RTAX, RTG4, SAM-ICE, સીરીયલ ક્વાડ I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, USBChe TSHARC VariSense, VectorBlox, VeriPHY, Viewસ્પાન, વાઇપરલોક, એક્સપ્રેસ કનેક્ટ અને ઝેના એ માઇક્રોચિપ ટેકનોલોજીના ટ્રેડમાર્ક છે
  યુએસએ અને અન્ય દેશો.
• SQTP એ યુએસએમાં સમાવિષ્ટ માઇક્રોચિપ ટેક્નોલોજીનું સર્વિસ માર્ક છે, એડેપ્ટેક લોગો, ફ્રિક્વન્સી ઓન ડિમાન્ડ, સિલિકોન સ્ટોરેજ ટેક્નોલોજી, સિમકોમ અને ટ્રસ્ટેડ ટાઇમ અન્ય દેશોમાં માઇક્રોચિપ ટેક્નોલોજી ઇન્ક.ના રજિસ્ટર્ડ ટ્રેડમાર્ક છે.
• GestIC એ Microchip Technology Germany II GmbH & Co. KG નો રજિસ્ટર્ડ ટ્રેડમાર્ક છે, જે અન્ય દેશોમાં Microchip Technology Inc.ની પેટાકંપની છે.
  અહીં ઉલ્લેખિત અન્ય તમામ ટ્રેડમાર્ક તેમની સંબંધિત કંપનીઓની મિલકત છે.
  © 2022, માઇક્રોચિપ ટેકનોલોજી ઇન્કોર્પોરેટેડ અને તેની પેટાકંપનીઓ. બધા હકો અમારી પાસે રાખેલા છે.
  ISBN: 978-1-6683-0362-7

ગુણવત્તા વ્યવસ્થાપન સિસ્ટમ

માઇક્રોચિપની ગુણવત્તા વ્યવસ્થાપન સિસ્ટમ્સ સંબંધિત માહિતી માટે, કૃપા કરીને મુલાકાત લો www.microchip.com/quality.

વિશ્વવ્યાપી વેચાણ અને સેવા

અમેરિકા	એશિયા/પેસિફિક	એશિયા/પેસિફિક	યુરોપ
કોર્પોરેટ ઓફિસ 2355 વેસ્ટ ચાન્ડલર Blvd. ચાંડલર, AZ 85224-6199 ટેલ: 480-792-7200 ફેક્સ: 480-792-7277 ટેકનિકલ સપોર્ટ: www.microchip.com/support Web સરનામું: www.microchip.com એટલાન્ટા ડુલુથ, જીએ ટેલ: 678-957-9614 ફેક્સ: 678-957-1455 ઓસ્ટિન, TX ટેલ: 512-257-3370 બોસ્ટન વેસ્ટબોરો, એમએ ટેલિફોન: 774-760-0087 ફેક્સ: 774-760-0088 શિકાગો ઇટાસ્કા, IL ટેલ: 630-285-0071 ફેક્સ: 630-285-0075 ડલ્લાસ એડિસન, TX ટેલ: 972-818-7423 ફેક્સ: 972-818-2924 ડેટ્રોઇટ નોવી, MI ટેલ: 248-848-4000 હ્યુસ્ટન, TX ટેલ: 281-894-5983 ઇન્ડિયાનાપોલિસ Noblesville, IN Tel: 317-773-8323 ફેક્સ: 317-773-5453 ટેલ: 317-536-2380 લોસ એન્જલસ મિશન વિએજો, CA ટેલ: 949-462-9523 ફેક્સ: 949-462-9608 ટેલ: 951-273-7800 રેલે, એનસી ટેલ: 919-844-7510 ન્યુયોર્ક, એનવાય ટેલ: 631-435-6000 સેન જોસ, CA ટેલ: 408-735-9110 ટેલ: 408-436-4270 કેનેડા - ટોરોન્ટો ટેલ: 905-695-1980 ફેક્સ: 905-695-2078	ઓસ્ટ્રેલિયા - સિડની ટેલિફોન: 61-2-9868-6733 ચીન - બેઇજિંગ ટેલિફોન: 86-10-8569-7000 ચીન - ચેંગડુ ટેલિફોન: 86-28-8665-5511 ચીન - ચોંગકિંગ ટેલિફોન: 86-23-8980-9588 ચીન - ડોંગગુઆન ટેલિફોન: 86-769-8702-9880 ચીન - ગુઆંગઝુ ટેલિફોન: 86-20-8755-8029 ચીન - હાંગઝોઉ ટેલિફોન: 86-571-8792-8115 ચીન - હોંગકોંગ SAR ટેલિફોન: 852-2943-5100 ચીન - નાનજિંગ ટેલિફોન: 86-25-8473-2460 ચીન - કિંગદાઓ ટેલિફોન: 86-532-8502-7355 ચીન - શાંઘાઈ ટેલિફોન: 86-21-3326-8000 ચીન - શેનયાંગ ટેલિફોન: 86-24-2334-2829 ચીન - શેનઝેન ટેલિફોન: 86-755-8864-2200 ચીન - સુઝોઉ ટેલિફોન: 86-186-6233-1526 ચીન - વુહાન ટેલિફોન: 86-27-5980-5300 ચીન - ઝિયાન ટેલિફોન: 86-29-8833-7252 ચીન - ઝિયામેન ટેલિફોન: 86-592-2388138 ચીન - ઝુહાઈ ટેલિફોન: 86-756-3210040	ભારત - બેંગ્લોર ટેલિફોન: 91-80-3090-4444 ભારત - નવી દિલ્હી ટેલિફોન: 91-11-4160-8631 ભારત - પુણે ટેલિફોન: 91-20-4121-0141 જાપાન - ઓસાકા ટેલિફોન: 81-6-6152-7160 જાપાન - ટોક્યો ટેલિફોન: 81-3-6880- 3770 કોરિયા - ડેગુ ટેલિફોન: 82-53-744-4301 કોરિયા - સિઓલ ટેલિફોન: 82-2-554-7200 મલેશિયા - કુઆલાલંપુર ટેલિફોન: 60-3-7651-7906 મલેશિયા - પેનાંગ ટેલિફોન: 60-4-227-8870 ફિલિપાઇન્સ - મનિલા ટેલિફોન: 63-2-634-9065 સિંગાપોર ટેલિફોન: 65-6334-8870 તાઇવાન - સિન ચુ ટેલિફોન: 886-3-577-8366 તાઇવાન - કાઓહસુંગ ટેલિફોન: 886-7-213-7830 તાઇવાન - તાઇપેઇ ટેલિફોન: 886-2-2508-8600 થાઈલેન્ડ - બેંગકોક ટેલિફોન: 66-2-694-1351 વિયેતનામ - હો ચી મિન્હ ટેલિફોન: 84-28-5448-2100	ઑસ્ટ્રિયા - વેલ્સ ટેલિફોન: 43-7242-2244-39 ફેક્સ: 43-7242-2244-393 ડેનમાર્ક - કોપનહેગન ટેલિફોન: 45-4485-5910 ફેક્સ: 45-4485-2829 ફિનલેન્ડ - એસ્પૂ ટેલિફોન: 358-9-4520-820 ફ્રાન્સ - પેરિસ Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 જર્મની - ગાર્ચિંગ ટેલિફોન: 49-8931-9700 જર્મની - હાન ટેલિફોન: 49-2129-3766400 જર્મની - હેઇલબ્રોન ટેલિફોન: 49-7131-72400 જર્મની - કાર્લસ્રુહે ટેલિફોન: 49-721-625370 જર્મની - મ્યુનિક Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 જર્મની - રોઝેનહેમ ટેલિફોન: 49-8031-354-560 ઇઝરાયેલ - રાનાના ટેલિફોન: 972-9-744-7705 ઇટાલી - મિલાન ટેલિફોન: 39-0331-742611 ફેક્સ: 39-0331-466781 ઇટાલી - પાડોવા ટેલિફોન: 39-049-7625286 નેધરલેન્ડ - ડ્રુનેન ટેલિફોન: 31-416-690399 ફેક્સ: 31-416-690340 નોર્વે - ટ્રોન્ડહાઇમ ટેલિફોન: 47-72884388 પોલેન્ડ - વોર્સો ટેલિફોન: 48-22-3325737 રોમાનિયા - બુકારેસ્ટ Tel: 40-21-407-87-50 સ્પેન - મેડ્રિડ Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 સ્વીડન - ગોથેનબર્ગ Tel: 46-31-704-60-40 સ્વીડન - સ્ટોકહોમ ટેલિફોન: 46-8-5090-4654 યુકે - વોકિંગહામ ટેલિફોન: 44-118-921-5800 ફેક્સ: 44-118-921-5820

© 2022 Microchip Technology Inc. અને તેની પેટાકંપનીઓ

દસ્તાવેજો / સંસાધનો

MICROCHIP RTG4 પરિશિષ્ટ RTG4 FPGAs બોર્ડ ડિઝાઇન અને લેઆઉટ માર્ગદર્શિકા [પીડીએફ] વપરાશકર્તા માર્ગદર્શિકા RTG4 પરિશિષ્ટ RTG4 FPGAs બોર્ડ ડિઝાઇન અને લેઆઉટ માર્ગદર્શિકા, RTG4, પરિશિષ્ટ RTG4 FPGAs બોર્ડ ડિઝાઇન અને લેઆઉટ માર્ગદર્શિકા, ડિઝાઇન અને લેઆઉટ માર્ગદર્શિકા

સંદર્ભો

• વપરાશકર્તા માર્ગદર્શિકા