MICROCHIP RTG4 परिशिष्ट RTG4 FPGAs बोर्ड डिझाइन आणि लेआउट मार्गदर्शक तत्त्वे

परिचय

AC439 चे हे परिशिष्ट: RTG4 FPGA ऍप्लिकेशन नोटसाठी बोर्ड डिझाइन आणि लेआउट मार्गदर्शक तत्त्वे, RTG3™ डेव्हलपमेंट किटसाठी वापरल्या जाणार्‍या बोर्ड लेआउटपेक्षा पुनरावृत्ती 9 किंवा नंतर प्रकाशित DDR4 लांबी जुळणारी मार्गदर्शक तत्त्वे प्राधान्य देतात यावर जोर देण्यासाठी, पूरक माहिती प्रदान करते. सुरुवातीला, RTG4 डेव्हलपमेंट किट फक्त अभियांत्रिकी सिलिकॉन (ES) सह उपलब्ध होते. सुरुवातीच्या प्रकाशनानंतर, किट नंतर मानक (STD) स्पीड ग्रेड आणि -1 स्पीड ग्रेड RTG4 उत्पादन उपकरणांनी भरले गेले. भाग क्रमांक, RTG4-DEV-KIT आणि RTG4-DEV-KIT-1 अनुक्रमे STD स्पीड ग्रेड आणि -1 स्पीड ग्रेड उपकरणांसह येतात.
शिवाय, या परिशिष्टामध्ये विविध पॉवर-अप आणि पॉवर-डाउन अनुक्रमांसाठी डिव्हाइस I/O वर्तनावरील तपशील तसेच, सामान्य ऑपरेशन दरम्यान DEVRST_N प्रतिपादन समाविष्ट आहे.

RTG4-DEV-KIT DDR3 बोर्ड लेआउटचे विश्लेषण

• RTG4 डेव्हलपमेंट किट दोन अंगभूत RTG32 FDDR नियंत्रक आणि PHY ब्लॉक्स (FDDR पूर्व आणि पश्चिम) प्रत्येकासाठी 4-बिट डेटा आणि 3-बिट ECC DDR4 इंटरफेस लागू करते. इंटरफेस भौतिकरित्या पाच डेटा बाइट लेन म्हणून आयोजित केला जातो.
• AC3 च्या DDR439 लेआउट मार्गदर्शक तत्त्वे विभागामध्ये वर्णन केल्यानुसार किट राउटिंग योजनेचे अनुसरण करते: RTG4 FPGA ऍप्लिकेशन नोटसाठी बोर्ड डिझाइन आणि लेआउट मार्गदर्शक तत्त्वे. तथापि, हे डेव्हलपमेंट किट ऍप्लिकेशन नोट प्रकाशित करण्यापूर्वी डिझाइन केले असल्याने, ते ऍप्लिकेशन नोटमध्ये वर्णन केलेल्या अद्यतनित लांबी जुळणार्‍या मार्गदर्शक तत्त्वांचे पालन करत नाही. DDR3 स्पेसिफिकेशनमध्ये, प्रत्येक DDR750 मेमरी डिव्हाइसवर राईट ट्रान्झॅक्शन (DSS) दरम्यान डेटा स्ट्रोब (DQS) आणि DDR3 क्लॉक (CK) मधील स्क्यूवर +/- 3 ps मर्यादा आहे.
• जेव्हा AC439 पुनरावृत्ती 9 किंवा अनुप्रयोग नोटच्या नंतरच्या आवृत्त्यांमधील लांबी जुळणारी मार्गदर्शक तत्त्वे पाळली जातात, तेव्हा RTG4 बोर्ड लेआउट संपूर्ण प्रक्रियेमध्ये -1 आणि STD स्पीड ग्रेड उपकरणांसाठी tDQSS मर्यादा पूर्ण करेल, खंडtage, आणि तापमान (PVT) ऑपरेटिंग रेंज RTG4 उत्पादन उपकरणांद्वारे समर्थित आहे. RTG4 पिनवर DQS आणि CK मधील सर्वात वाईट-केस आउटपुट स्क्यूमध्ये फॅक्टरिंग करून हे साध्य केले जाते. विशेषतः, वापरताना
  बिल्ट-RTG4 FDDR कंट्रोलर अधिक PHY, DQS CK ला -370 स्पीड ग्रेड डिव्‍हाइससाठी कमाल 1 ps ने आणि DQS STD स्‍पीड ग्रेड डिव्‍हाइससाठी कमाल 447 ps ने लीड करते, सर्वात वाईट परिस्थितीत.
• तक्ता 1-1 मध्ये दर्शविलेल्या विश्लेषणाच्या आधारे, RTG4-DEV-KIT-1 प्रत्येक मेमरी डिव्हाइसवर tDQSS मर्यादा पूर्ण करते, RTG4 FDDR साठी सर्वात वाईट-केस ऑपरेटिंग परिस्थितीत. तथापि, तक्ता 1-2 मध्ये दर्शविल्याप्रमाणे, RTG4-DEV-KIT लेआउट, STD स्पीड ग्रेड RTG4 उपकरणांनी भरलेला, फ्लाय-बाय टोपोलॉजीमधील चौथ्या आणि पाचव्या मेमरी उपकरणांसाठी tDQSS ची पूर्तता करत नाही, सर्वात वाईट-केस ऑपरेटिंग परिस्थितीत RTG4 FDDR साठी. सर्वसाधारणपणे, RTG4-DEV-KIT चा वापर प्रयोगशाळेच्या वातावरणात खोलीच्या तापमानासारख्या विशिष्ट परिस्थितींमध्ये केला जातो. म्हणून, हे सर्वात वाईट-केस विश्लेषण सामान्य परिस्थितीत वापरल्या जाणार्‍या RTG4-DEV-KIT ला लागू होत नाही. विश्लेषण माजी म्हणून काम करतेampAC3 मध्ये सूचीबद्ध केलेल्या DDR439 लांबी जुळणाऱ्या मार्गदर्शक तत्त्वांचे पालन करणे महत्त्वाचे का आहे, जेणेकरून वापरकर्ता बोर्ड डिझाइन फ्लाइट ऍप्लिकेशनसाठी tDQSS पूर्ण करेल.
• याबद्दल अधिक तपशीलवार सांगण्यासाठी माजीample, आणि AC4 DDR439 लांबी जुळणारे मार्गदर्शक तत्त्वे पूर्ण करू शकत नसलेल्या RTG3 बोर्ड लेआउटची मॅन्युअली भरपाई कशी करायची ते दाखवा, STD स्पीड ग्रेड उपकरणांसह RTG4-DEV-KIT अजूनही प्रत्येक मेमरी डिव्हाइसवर tDQSS पूर्ण करू शकते, सर्वात वाईट परिस्थितीत, कारण बिल्ट-इन RTG4 FDDR कंट्रोलर प्लस PHY मध्ये DQS सिग्नल प्रति डेटा बाइट लेनमध्ये स्थिरपणे विलंब करण्याची क्षमता आहे. या स्टॅटिक शिफ्टचा वापर tDQSS > 750 ps असलेल्या मेमरी डिव्हाइसवर DQS आणि CK मधील स्क्यू कमी करण्यासाठी केला जाऊ शकतो. DRAM प्रशिक्षण विभाग पहा, UG0573 मध्ये: RTG4 FPGA हाय स्पीड DDR इंटरफेस वापरकर्ता मार्गदर्शक लिखित व्यवहारादरम्यान DQS साठी स्टॅटिक विलंब नियंत्रणे (रजिस्टर REG_PHY_WR_DQS_SLAVE_RATIO मध्ये) वापरण्याबद्दल अधिक माहितीसाठी. हे विलंब मूल्य Libero® SoC मध्‍ये स्‍वयं-निर्मित CoreABC FDDR इनिशिएलायझेशन कोड बदलून स्‍वयंचलित इनिशिएलायझेशनसह FDDR नियंत्रक इंस्‍टंट करताना वापरले जाऊ शकते. प्रत्येक मेमरी डिव्हाइसवर tDQSS पूर्ण न करणाऱ्या वापरकर्ता बोर्ड लेआउटवर समान प्रक्रिया लागू केली जाऊ शकते.

तक्ता 1-1. -4 भाग आणि FDDR1 इंटरफेससाठी RTG1-DEV-KIT-1 tDQSS गणनाचे मूल्यांकन

पथ विश्लेषण केले	घड्याळाची लांबी (मिल)	घड्याळ प्रसार विलंब (पीएस)	डेटा लांबी (मिल)	डेटा प्रसार एन विलंब (पीएस)	CLKDQS मधील फरक राउटिंगमुळे (मिल्स)	बोर्ड स्क्यू+एफपीजीए डीक्यूएससीएलके नंतर प्रत्येक मेमरीमध्ये tDQSS स्क्यू (पीएस)
FPGA-1ली मेमरी	2578	412.48	2196	351.36	61.12	431.12
FPGA-2री मेमरी	3107	497.12	1936	309.76	187.36	557.36
FPGA-3री मेमरी	3634	581.44	2231	356.96	224.48	594.48
FPGA-4 थी मेमरी	4163	666.08	2084	333.44	332.64	702.64
FPGA-5 थी मेमरी	4749	759.84	2848	455.68	304.16	674.16

नोंद: सर्वात वाईट परिस्थितीत, -4 उपकरणांसाठी RTG3 FDDR DDR1 DQS-CLK स्क्यू कमाल 370 ps आणि किमान 242 ps आहे.

तक्ता 1-2. STD भाग आणि FDDR4 इंटरफेससाठी RTG1-DEV-KIT tDQSS गणनाचे मूल्यांकन

पथ विश्लेषण केले	घड्याळाची लांबी (मिल)	घड्याळ प्रसार विलंब (ps)	डेटा लांबी (मिल)	डेटा प्रसार आणि विलंब (पीएस)	CLKDQS मधील फरक राउटिंगमुळे (मिल्स)	बोर्ड स्क्यू+एफपीजीए डीक्यूएससीएलके नंतर प्रत्येक मेमरीमध्ये tDQSS स्क्यू (पीएस)
FPGA-1ली मेमरी	2578	412.48	2196	351.36	61.12	508.12
FPGA-2री मेमरी	3107	497.12	1936	309.76	187.36	634.36
FPGA-3री मेमरी	3634	581.44	2231	356.96	224.48	671.48
FPGA-4 थी मेमरी	4163	666.08	2084	333.44	332.64	779.64
FPGA-5 थी मेमरी	4749	759.84	2848	455.68	304.16	751.16

टीप:  सर्वात वाईट परिस्थितीत, STD उपकरणांसाठी RTG4 FDDR DDR3 DQS-CLK स्क्यू 447 ps कमाल आणि 302 ps किमान आहे.
नोंद: बोर्ड प्रसार विलंब अंदाज 160 पीएस/इंच या विश्लेषणात वापरला गेला आहे.ampसंदर्भासाठी le. वापरकर्ता मंडळासाठी वास्तविक बोर्ड प्रसार विलंब विश्लेषित केल्या जात असलेल्या विशिष्ट बोर्डवर अवलंबून असतो.

पॉवर सिक्वेन्सिंग

AC439 चे हे परिशिष्ट: RTG4 FPGA ऍप्लिकेशन नोटसाठी बोर्ड डिझाइन आणि लेआउट मार्गदर्शक तत्त्वे, बोर्ड डिझाइन मार्गदर्शक तत्त्वांचे पालन करण्याच्या गंभीरतेवर जोर देण्यासाठी, पूरक माहिती प्रदान करते. पॉवर-अप आणि पॉवर-डाउनच्या संदर्भात मार्गदर्शक तत्त्वांचे पालन केल्याची खात्री करा.

पॉवर-अप
खालील तक्त्यामध्ये शिफारस केलेली पॉवर-अप वापर प्रकरणे आणि त्यांच्याशी संबंधित पॉवर-अप मार्गदर्शक तत्त्वे सूचीबद्ध आहेत.

तक्ता 2-1. पॉवर-अप मार्गदर्शक तत्त्वे

केस वापरा	अनुक्रम आवश्यकता	वागणूक	नोट्स
DEVRST_N पॉवर-अप दरम्यान, सर्व RTG4 पॉवर सप्लाय शिफारस केलेल्या ऑपरेटिंग परिस्थितीपर्यंत पोहोचेपर्यंत ठामपणे सांगितले	विशिष्ट आरamp-अप ऑर्डर आवश्यक आहे. पुरवठा आरamp- वर नीरसपणे वाढणे आवश्यक आहे.	एकदा VDD आणि VPP सक्रियतेच्या थ्रेशोल्डवर पोहोचले (VDD ~= 0.55V, VPP ~= 2.2V) आणि DEVRST_N रिलीज झाला आहे, POR विलंब काउंटर चालेल ~40ms टिपिकल (50ms कमाल), नंतर डिव्हाइस पॉवर-अप फंक्शनल आकृती 11 चे पालन करते आणि 12 (DEVRST_N PUFT). सिस्टम कंट्रोलर वापरकर्ता मार्गदर्शक (UG0576). दुसऱ्या शब्दांत हा क्रम 40 ms + 1.72036 ms (नमुनेदार) DEVRST_N सोडला गेला आहे. लक्षात ठेवा की DEVRST_N चा पुढील वापर प्रतीक्षा करत नाही POR काउंटर फंक्शनल टास्क करण्यासाठी पॉवर-अप करण्यासाठी आणि अशा प्रकारे हा क्रम फक्त 1.72036 ms (नमुनेदार) घेते.	डिझाइननुसार, पॉवर-अप दरम्यान आउटपुट अक्षम केले जातील (म्हणजे फ्लोट). एकदा POR काउंटर पूर्ण झाले आहे, DEVRST_N रिलीज झाले आहे आणि सर्व VDDI I/O पुरवठा त्यांच्यापर्यंत पोहोचला आहे ~0.6V थ्रेशोल्ड, नंतर UG11 च्या आकृती 12 आणि 0576 नुसार, वापरकर्ता नियंत्रणात आउटपुट संक्रमण होईपर्यंत, I/Os कमकुवत पुल-अप सक्रिय करून त्रिस्टेट केले जाईल. पॉवर-अप दरम्यान कमी राहिलेल्या गंभीर आउटपुटसाठी बाह्य 1K-ohm पुल-डाउन रेझिस्टर आवश्यक आहे.
DEVRST_N VPP आणि सर्व पुरवठा आरamp अंदाजे त्याच वेळी वर	VDDPLL नसावे आर ला शेवटचा वीज पुरवठाamp पर्यंत, आणि किमान शिफारस केलेल्या ऑपरेटिंग व्हॉल्यूमपर्यंत पोहोचणे आवश्यक आहेtage शेवटच्या पुरवठ्यापूर्वी (VDD किंवा VDDI) आर सुरू होतेampपीएलएल लॉक आउटपुट रोखण्यासाठी अप करा त्रुटी CCC/PLL READY_VDDPLL कसे वापरावे याच्या स्पष्टीकरणासाठी RTG4 क्लॉकिंग रिसोर्सेस यूजर गाइड (UG0586) पहा VDDPLL वीज पुरवठ्यासाठी अनुक्रमणाची आवश्यकता काढून टाकण्यासाठी इनपुट. एकतर SERDES_x_Lyz_VDDAIO ला VDD सारख्या पुरवठ्याशी बांधा किंवा ते एकाच वेळी पॉवर-अप होत असल्याची खात्री करा.	एकदा व्हीडीडी आणि व्हीपीपी सक्रियकरण थ्रेशोल्डवर पोहोचले (व्हीडीडी ~= 0.55V, व्हीपीपी ~= 2.2V) 50 ms POR विलंब काउंटर चालेल. डिव्हाइस पॉवर-अप ते कार्यात्मक वेळेचे पालन करते सिस्टीम कंट्रोलर यूजर्स गाईड (UG9) चे आकडे 10 आणि 0576 (VDD PUFT). दुसऱ्या शब्दांत, एकूण वेळ 57.95636 ms आहे.	डिझाइननुसार, पॉवर-अप दरम्यान आउटपुट अक्षम केले जातील (म्हणजे फ्लोट). एकदा POR काउंटर पूर्ण झाले आहे, DEVRST_N रिलीज झाले आहे आणि सर्व VDDI IO पुरवठा त्यांच्यापर्यंत पोहोचला आहे ~0.6V थ्रेशोल्ड, नंतर UG9 च्या आकृती 10 आणि 0576 नुसार, वापरकर्ता नियंत्रणात आउटपुट संक्रमण होईपर्यंत, I/Os कमकुवत पुल-अप सक्रिय करून त्रिस्टेट केले जाईल. पॉवर-अप दरम्यान कमी राहिलेल्या गंभीर आउटपुटसाठी बाह्य 1K-ohm पुल-डाउन रेझिस्टर आवश्यक आहे.

केस वापरा	अनुक्रम आवश्यकता	वागणूक	नोट्स
VDD/ SERDES_VD DAIO -> VPP/VDDPLL ->	दृश्य स्तंभामध्ये सूचीबद्ध केलेला क्रम. DEVRST_N VPP वर खेचले आहे.	एकदा VDD आणि VPP सक्रियतेच्या थ्रेशोल्डवर पोहोचल्यावर (VDD ~= 0.55V, VPP ~= 2.2V) 50ms POR विलंब काउंटर चालेल. डिव्हाइस पॉवर-अप ते फंक्शनल टाइमिंग आकृत्यांचे पालन करते 9 आणि 10 (VDD PUFT) चे सिस्टम कंट्रोलर वापरकर्ता मार्गदर्शक (UG0576). डिव्हाइस पॉवर-अप क्रम पूर्ण करणे आणि कार्यात्मक वेळेपर्यंत पॉवर-अप चालू असलेल्या शेवटच्या VDDI पुरवठ्यावर आधारित आहे.	डिझाइननुसार, पॉवर-अप दरम्यान आउटपुट अक्षम केले जातील (म्हणजे फ्लोट). एकदा POR काउंटर पूर्ण झाले आहे, DEVRST_N रिलीज झाले आहे आणि सर्व VDDI I/O पुरवठा त्यांच्यापर्यंत पोहोचला आहे ~0.6V थ्रेशोल्ड, नंतर UG9 च्या आकृती 10 आणि 0576 नुसार, आउटपुट वापरकर्त्याच्या नियंत्रणात संक्रमण होईपर्यंत, IOs कमकुवत पुल-अप सक्रिय करून ट्रिस्टेट केले जातील. सर्व VDDI पुरवठा ~0.6V पर्यंत पोहोचेपर्यंत पॉवर-अप दरम्यान कोणतेही कमकुवत पुल-अप सक्रियकरण नाही. मुख्य फायदा या क्रमाचा शेवटचा VDDI पुरवठा आहे जो पोहोचतो या सक्रियकरण थ्रेशोल्डमध्ये कमकुवत पुल-अप सक्रिय होणार नाही आणि त्याऐवजी ते अक्षम मोडमधून थेट वापरकर्ता परिभाषित मोडमध्ये संक्रमण करेल. हे डिझाईन्ससाठी आवश्यक असलेल्या बाह्य 1K पुल-डाउन प्रतिरोधकांची संख्या कमी करण्यात मदत करू शकते ज्यामध्ये बहुतेक I/O बँक्स शेवटच्या VDDI द्वारे समर्थित आहेत. शेवटच्या VDDI पुरवठा व्यतिरिक्त कोणत्याही VDDI पुरवठ्याद्वारे समर्थित इतर सर्व I/O बँकांसाठी, पॉवर-अप दरम्यान कमी राहिलेल्या गंभीर आउटपुटसाठी बाह्य 1K-ओहम पुल-डाउन रेझिस्टर आवश्यक आहे.
किमान 51ms -> प्रतीक्षा करा
VDDI (सर्व IO बँका)
OR
VDD/ SERDES_VD DAIO ->
VPP/ VDDPLL/ 3.3V_VDDI ->
किमान 51ms -> प्रतीक्षा करा
VDDI (गैर-3.3V_VD DI)

 DEVRST_N प्रतिपादन आणि पॉवर-डाउन दरम्यान विचार

जर AC439: RTG4 FPGA ऍप्लिकेशन नोट मार्गदर्शक तत्त्वांसाठी बोर्ड डिझाइन आणि लेआउट मार्गदर्शक तत्त्वे पाळली गेली नाहीत तर कृपया पुन्हा कराview खालील तपशील:

1. तक्ता 2-2 मधील दिलेल्या पॉवर-डाउन सीक्वेन्ससाठी, वापरकर्त्याला I/O ग्लिचेस किंवा इनरश आणि क्षणिक चालू इव्हेंट दिसू शकतात.
2. कस्टमर अॅडव्हायझरी नोटिफिकेशन (CAN) 19002.5 मध्ये सांगितल्याप्रमाणे, RTG4 डेटाशीटमध्ये शिफारस केलेल्या पॉवर-डाउन सीक्वेन्समधील विचलन 1.2V VDD पुरवठ्यावर क्षणिक विद्युतप्रवाह सुरू करू शकते. जर 3.3V VPP पुरवठा आरamp1.2V VDD पुरवठ्यापूर्वी ed down, VDD वर एक क्षणिक प्रवाह VPP आणि DEVRST_N (VPP द्वारे समर्थित) अंदाजे 1.0V पर्यंत पोहोचल्यामुळे दिसून येईल. डेटाशीटच्या शिफारशीनुसार, VPP शेवटचे बंद केल्यास हा क्षणिक प्रवाह उद्भवत नाही.
   1. क्षणिक प्रवाहाची विशालता आणि कालावधी FPGA मध्ये प्रोग्राम केलेल्या डिझाइनवर, विशिष्ट बोर्ड डिकपलिंग कॅपेसिटन्स आणि 1.2V व्हॉल्यूमच्या क्षणिक प्रतिसादावर अवलंबून असतात.tage नियामक. क्वचित प्रसंगी, 25A (किंवा नाममात्र 30V VDD पुरवठ्यावर 1.2 वॅट्स) पर्यंतचा क्षणिक प्रवाह दिसून आला आहे. संपूर्ण FPGA फॅब्रिकमध्ये या VDD क्षणिक प्रवाहाच्या वितरीत स्वरूपामुळे (विशिष्ट क्षेत्रामध्ये स्थानिकीकृत नाही), आणि त्याचा अल्प कालावधी, पॉवर-डाउन ट्रान्झिएंट 25A किंवा त्यापेक्षा कमी असल्यास विश्वासार्हतेची चिंता नाही.
   2. सर्वोत्तम डिझाइन सराव म्हणून, क्षणिक प्रवाह टाळण्यासाठी डेटाशीट शिफारसींचे अनुसरण करा.
3. I/O ग्लिचेस 1.7 ms साठी अंदाजे 1.2V असू शकतात.
   1. कमी किंवा ट्रिस्टेट चालवणाऱ्या आउटपुटवर उच्च त्रुटी दिसून येऊ शकतात.
   2. उच्च ड्रायव्हिंग आउटपुटवर कमी त्रुटी आढळू शकते (1 KΩ पुल-डाउन जोडून कमी त्रुटी कमी केली जाऊ शकत नाही).
4. प्रथम VDDIx पॉवर डाउन केल्याने उच्च ते निम्न मधील मोनोटोनिक संक्रमणास अनुमती मिळते, परंतु आउटपुट थोडक्यात कमी होते ज्यामुळे RTG4 VDDIx पॉवर डाउन झाल्यावर आउटपुट उच्च खेचण्याचा प्रयत्न करणार्‍या वापरकर्ता बोर्डवर परिणाम होतो. RTG4 साठी आवश्यक आहे की I/O पॅड VDDIx बँक पुरवठा खंडाच्या वर बाहेरून चालवले जाऊ नयेतtage म्हणून जर बाह्य रेझिस्टर दुसर्‍या पॉवर रेलमध्ये जोडला गेला तर तो VDDIx पुरवठ्यासह एकाच वेळी बंद झाला पाहिजे.
   तक्ता 2-2. AC439 मधील शिफारस केलेल्या पॉवर-डाउन अनुक्रमाचे पालन करत नसताना I/O ग्लिच परिस्थिती

   डीफॉल्ट आउटपुट स्थिती	VDD (1.2V)	VDDIx (<3.3V) VDDIx (3.3V)	VPP (3.3V)	DEVRST_N	पॉवर डाउन वर्तन
   					I/O ग्लिच	वर्तमान इन- गर्दी
   I/O ड्रायव्हिंग कमी किंवा ट्रिस्टेड	Ramp VPP नंतर कोणत्याही क्रमाने खाली		Ramp प्रथम खाली	व्हीपीपीशी बद्ध	होय1	होय
   	Ramp DEVRST_N प्रतिपादनानंतर कोणत्याही क्रमाने खाली			कोणत्याही पुरवठ्यापूर्वी ठामपणे सांगितले आरamp खाली	होय1	नाही
   I/O उच्च ड्रायव्हिंग	Ramp VPP नंतर कोणत्याही क्रमाने खाली		Ramp प्रथम खाली	व्हीपीपीशी बद्ध	होय	होय
   	Ramp VPP आधी कोणत्याही क्रमाने खाली		Ramp शेवटच्या खाली	व्हीपीपीशी बद्ध	क्र.५५	नाही
   	Ramp DEVRST_N प्रतिपादनानंतर कोणत्याही क्रमाने खाली			कोणत्याही पुरवठ्यापूर्वी ठामपणे सांगितले आरamp खाली	होय	नाही

   1. गंभीर I/Os वरील उच्च त्रुटी कमी करण्यासाठी बाह्य 1 KΩ पुल-डाउन रेझिस्टरची शिफारस केली जाते, जी पॉवर-डाउन दरम्यान कमी राहिली पाहिजे.
   2. कमी त्रुटी फक्त I/O साठी दिसून येते जी बाहेरून वीज पुरवठ्यापर्यंत खेचली जाते जी VPP r म्हणून चालू राहते.ampखाली आहे. तथापि, हे डिव्हाइसच्या शिफारस केलेल्या ऑपरेटिंग शर्तींचे उल्लंघन आहे कारण संबंधित VDDIx r नंतर PAD उच्च असू नये.ampखाली आहे.
5. जर DEVRST_N ‍निश्चित केले असेल, तर वापरकर्त्याला कोणत्याही आउटपुट I/O वर कमी त्रुटी दिसू शकते जे उच्च ड्रायव्हिंग करत आहे आणि व्हीडीडीआयला रेझिस्टरद्वारे बाहेरून खेचले जाऊ शकते. उदाample, 1KΩ पुल-अप रेझिस्टरसह, कमीत कमी व्हॉल्यूमपर्यंत पोहोचणारी कमी त्रुटीtag0.4 एनएस कालावधीसह 200V चा e आउटपुट उपचार करण्यापूर्वी येऊ शकतो.

नोंद: DEVRST_N VPP व्हॉल्यूमच्या वर खेचले जाऊ नयेtage वरील टाळण्यासाठी AC439: RTG4 FPGA ऍप्लिकेशन नोटसाठी बोर्ड डिझाइन आणि लेआउट मार्गदर्शक तत्त्वे मध्ये वर्णन केलेल्या पॉवर-अप आणि पॉवर-डाउन अनुक्रमांचे पालन करण्याची अत्यंत शिफारस केली जाते.

पुनरावृत्ती इतिहास

पुनरावृत्ती इतिहास दस्तऐवजात लागू केलेल्या बदलांचे वर्णन करतो. वर्तमान प्रकाशनापासून सुरू होणारे बदल पुनरावृत्तीद्वारे सूचीबद्ध केले जातात.

तक्ता 3-1. पुनरावृत्ती इतिहास

उजळणी	तारीख	वर्णन
A	04/2022	• DEVRST_N प्रतिपादनादरम्यान, सर्व RTG4 I/Os ट्रिस्टेट केले जातील. आउटपुट जे FPGA फॅब्रिकद्वारे उच्च चालवले जातात आणि बोर्डवर बाहेरून उंच खेचले जातात त्यांना ट्रायस्टेट स्थितीत प्रवेश करण्यापूर्वी कमी त्रुटी येऊ शकते. FPGA आउटपुटमधील इंटरकनेक्शन्सचा प्रभाव समजून घेण्यासाठी अशा आउटपुट परिस्थितीसह बोर्ड डिझाइनचे विश्लेषण करणे आवश्यक आहे जे DEVRST_N ‍निश्चित केल्यावर बिघडू शकते. अधिक माहितीसाठी, विभागातील चरण 5 पहा २.२. DEVRST_N प्रतिपादन आणि पॉवर-डाउन दरम्यान विचार. • पुनर्नामित वीज खंडित कलम २.२ ला. DEVRST_N प्रतिपादन आणि पॉवर-डाउन दरम्यान विचार. • मायक्रोचिप टेम्पलेटमध्ये रूपांतरित केले.
2	02/2022	• पॉवर-अप विभाग जोडला. • पॉवर सिक्वेन्सिंग विभाग जोडला.
1	07/2019	या दस्तऐवजाचे पहिले प्रकाशन.

मायक्रोचिप FPGA समर्थन

मायक्रोचिप एफपीजीए उत्पादने समूह ग्राहक सेवा, ग्राहक तांत्रिक सहाय्य केंद्र, ए यासह विविध समर्थन सेवांसह त्याच्या उत्पादनांचे समर्थन करतो webसाइट आणि जगभरातील विक्री कार्यालये. ग्राहकांना सपोर्टशी संपर्क साधण्यापूर्वी मायक्रोचिप ऑनलाइन संसाधनांना भेट देण्याची सूचना केली जाते कारण त्यांच्या प्रश्नांची उत्तरे आधीच दिली गेली असण्याची शक्यता आहे.
च्या माध्यमातून तांत्रिक सहाय्य केंद्राशी संपर्क साधा webwww.microchip.com/support येथे साइट. FPGA डिव्हाइस भाग क्रमांकाचा उल्लेख करा, योग्य केस श्रेणी निवडा आणि डिझाइन अपलोड करा files तांत्रिक समर्थन केस तयार करताना.
गैर-तांत्रिक उत्पादन समर्थनासाठी ग्राहक सेवेशी संपर्क साधा, जसे की उत्पादनाची किंमत, उत्पादन अपग्रेड, अपडेट माहिती, ऑर्डर स्थिती आणि अधिकृतता.

• उत्तर अमेरिकेतून, 800.262.1060 वर कॉल करा
• उर्वरित जग, 650.318.4460 वर कॉल करा
• फॅक्स, जगातील कोठूनही, 650.318.8044

मायक्रोचिप Webसाइट

मायक्रोचिप आमच्याद्वारे ऑनलाइन समर्थन प्रदान करते webयेथे साइट www.microchip.com/. या webसाइट तयार करण्यासाठी वापरली जाते files आणि ग्राहकांना सहज उपलब्ध असलेली माहिती. उपलब्ध असलेल्या काही सामग्रीमध्ये हे समाविष्ट आहे:

• उत्पादन समर्थन – डेटा शीट आणि इरेटा, ऍप्लिकेशन नोट्स आणि एसample प्रोग्राम्स, डिझाइन संसाधने, वापरकर्त्याचे मार्गदर्शक आणि हार्डवेअर समर्थन दस्तऐवज, नवीनतम सॉफ्टवेअर प्रकाशन आणि संग्रहित सॉफ्टवेअर
• सामान्य तांत्रिक समर्थन - वारंवार विचारले जाणारे प्रश्न (FAQ), तांत्रिक समर्थन विनंत्या, ऑनलाइन चर्चा गट, मायक्रोचिप डिझाइन भागीदार कार्यक्रम सदस्य सूची
• मायक्रोचिपचा व्यवसाय - उत्पादन निवडक आणि ऑर्डरिंग मार्गदर्शक, नवीनतम मायक्रोचिप प्रेस रिलीज, सेमिनार आणि कार्यक्रमांची सूची, मायक्रोचिप विक्री कार्यालयांची सूची, वितरक आणि कारखाना प्रतिनिधी

उत्पादन बदल सूचना सेवा

मायक्रोचिपची उत्पादन बदल सूचना सेवा ग्राहकांना मायक्रोचिप उत्पादनांवर अद्ययावत ठेवण्यास मदत करते. जेव्हा जेव्हा विशिष्ट उत्पादन कुटुंबाशी संबंधित बदल, अद्यतने, पुनरावृत्ती किंवा इरेटा असेल तेव्हा सदस्यांना ईमेल सूचना प्राप्त होईल किंवा स्वारस्य असलेल्या विकास साधनाशी संबंधित.
नोंदणी करण्यासाठी, वर जा www.microchip.com/pcn आणि नोंदणी सूचनांचे अनुसरण करा.

ग्राहक समर्थन

मायक्रोचिप उत्पादनांचे वापरकर्ते अनेक माध्यमांद्वारे सहाय्य प्राप्त करू शकतात:

• वितरक किंवा प्रतिनिधी
• स्थानिक विक्री कार्यालय
• एम्बेडेड सोल्युशन्स इंजिनियर (ईएसई)
• तांत्रिक सहाय्य

समर्थनासाठी ग्राहकांनी त्यांच्या वितरक, प्रतिनिधी किंवा ESE शी संपर्क साधावा. ग्राहकांच्या मदतीसाठी स्थानिक विक्री कार्यालये देखील उपलब्ध आहेत. या दस्तऐवजात विक्री कार्यालये आणि स्थानांची सूची समाविष्ट केली आहे.
च्या माध्यमातून तांत्रिक सहाय्य उपलब्ध आहे webयेथे साइट: www.microchip.com/support

मायक्रोचिप डिव्हाइसेस कोड संरक्षण वैशिष्ट्य

मायक्रोचिप उत्पादनांवरील कोड संरक्षण वैशिष्ट्याचे खालील तपशील लक्षात घ्या:

• मायक्रोचिप उत्पादने त्यांच्या विशिष्ट मायक्रोचिप डेटा शीटमध्ये समाविष्ट असलेल्या वैशिष्ट्यांची पूर्तता करतात.
• मायक्रोचिपचा असा विश्वास आहे की त्याच्या उत्पादनांचे कुटुंब इच्छित पद्धतीने, ऑपरेटिंग वैशिष्ट्यांमध्ये आणि सामान्य परिस्थितीत वापरल्यास सुरक्षित आहे.
• मायक्रोचिप त्याच्या बौद्धिक संपदा अधिकारांचे मूल्य आणि आक्रमकपणे संरक्षण करते. मायक्रोचिप उत्पादनाच्या कोड संरक्षण वैशिष्ट्यांचा भंग करण्याचा प्रयत्न कठोरपणे प्रतिबंधित आहे आणि डिजिटल मिलेनियम कॉपीराइट कायद्याचे उल्लंघन करू शकते.
• मायक्रोचिप किंवा इतर कोणताही सेमीकंडक्टर निर्माता त्याच्या कोडच्या सुरक्षिततेची हमी देऊ शकत नाही. कोड संरक्षणाचा अर्थ असा नाही की आम्ही उत्पादन "अटूट" असल्याची हमी देत ​​आहोत. कोड संरक्षण सतत विकसित होत आहे. मायक्रोचिप आमच्या उत्पादनांची कोड संरक्षण वैशिष्ट्ये सतत सुधारण्यासाठी वचनबद्ध आहे.

कायदेशीर सूचना

• हे प्रकाशन आणि यातील माहिती केवळ मायक्रोचिप उत्पादनांसह वापरली जाऊ शकते, ज्यात तुमच्या अनुप्रयोगासह मायक्रोचिप उत्पादनांची रचना, चाचणी आणि एकत्रीकरण समाविष्ट आहे. या माहितीचा इतर कोणत्याही प्रकारे वापर या अटींचे उल्लंघन करते. डिव्‍हाइस अॅप्लिकेशन्सशी संबंधित माहिती केवळ तुमच्या सोयीसाठी प्रदान केली आहे आणि ती रद्द केली जाऊ शकते
  अद्यतनांद्वारे. तुमचा अर्ज तुमच्या वैशिष्ट्यांशी जुळतो याची खात्री करणे तुमची जबाबदारी आहे. अतिरिक्त समर्थनासाठी तुमच्या स्थानिक मायक्रोचिप विक्री कार्यालयाशी संपर्क साधा किंवा येथे अतिरिक्त समर्थन मिळवा www.microchip.com/en-us/support/design-help/client-support-services.
• ही माहिती मायक्रोचिप द्वारे "जशी आहे तशी" प्रदान केली जाते. मायक्रोचिप कोणत्याही प्रकारचे प्रतिनिधित्व किंवा हमी देत ​​नाही मग ते व्यक्त किंवा निहित, लिखित किंवा तोंडी, वैधानिक
  किंवा अन्यथा, माहितीशी संबंधित, परंतु विशिष्ट हेतूसाठी गैर-उल्लंघन, व्यापारीता आणि योग्यतेच्या कोणत्याही गर्भित वॉरंटींपुरते मर्यादित नाही, किंवा हमी संबंधित, संबंधित.
• कोणत्याही अप्रत्यक्ष, विशेष, दंडात्मक, आकस्मिक, किंवा परिणामी नुकसान, नुकसान, खर्च किंवा कोणत्याही प्रकारच्या खर्चासाठी मायक्रोचिप जबाबदार राहणार नाही, ज्याचा संबंध यूएसकेशी संबंधित असेल, जरी MICROCHIP ला संभाव्यतेचा सल्ला दिला गेला असेल किंवा नुकसान शक्य असेल. कायद्याने परवानगी दिलेल्या पूर्ण मर्यादेपर्यंत, माहितीशी संबंधित कोणत्याही प्रकारे सर्व दाव्यांवर मायक्रोचिपची संपूर्ण उत्तरदायित्व किंवा तिचा वापर, जर तुम्हाला काही असेल तर, शुल्काच्या रकमेपेक्षा जास्त होणार नाही. माहितीसाठी मायक्रोचिप.
  लाइफ सपोर्ट आणि/किंवा सुरक्षा ऍप्लिकेशन्समध्ये मायक्रोचिप उपकरणांचा वापर पूर्णपणे खरेदीदाराच्या जोखमीवर आहे आणि खरेदीदार अशा वापरामुळे होणारे कोणतेही आणि सर्व नुकसान, दावे, दावे किंवा खर्चापासून निरुपद्रवी मायक्रोचिपचा बचाव, नुकसानभरपाई आणि ठेवण्यास सहमती देतो. कोणत्याही मायक्रोचिप बौद्धिक संपदा अधिकारांतर्गत कोणताही परवाना स्पष्टपणे किंवा अन्यथा सांगितल्याशिवाय दिला जात नाही.

ट्रेडमार्क

• मायक्रोचिपचे नाव आणि लोगो, मायक्रोचिप लोगो, Adaptec, AnyRate, AVR, AVR लोगो, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KKLEXLAX, लिंक्स, लिंक्स, लिंक्स maXTouch, MediaLB, megaAVR, Microsemi, Microsemi लोगो, MOST, MOST लोगो, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 लोगो, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpySTgo, SFNSTgo, SFNICS , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, आणि XMEGA हे यूएसए आणि इतर देशांमध्ये मायक्रोचिप टेक्नॉलॉजी इनकॉर्पोरेटेडचे ​​नोंदणीकृत ट्रेडमार्क आहेत.
• AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus, वाय-एएसआयसी प्लस SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath आणि ZL हे यूएसए मध्ये अंतर्भूत मायक्रोचिप तंत्रज्ञानाचे नोंदणीकृत ट्रेडमार्क आहेत.
• संलग्न की सप्रेशन, AKS, analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, DAMPIEM CDERMIC, डीएएमपीआयएम, डीएएमपीआयएम, डीएएमपीआयएम नेटवर , ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Paralling, Inter-chip Connectivity, JitterBlocker, Knob-on-Display, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB प्रमाणित लोगो, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express, NVMe, सर्वज्ञ कोड जनरेशन, PICDEM, PICDEM.net, PICKit, PICtail, PowerSmart, IQMatrix, PureSmart , Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, TSHARC, USB, TSHARC VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect आणि ZENA हे मायक्रोचिप तंत्रज्ञानाचे ट्रेडमार्क आहेत
  यूएसए आणि इतर देश.
• SQTP हे मायक्रोचिप टेक्नॉलॉजीचे एक सर्व्हिस मार्क आहे जे यूएसए मध्ये अंतर्भूत केले आहे Adaptec लोगो, फ्रिक्वेन्सी ऑन डिमांड, सिलिकॉन स्टोरेज टेक्नॉलॉजी, Symmcom आणि ट्रस्टेड टाइम हे इतर देशांमध्ये मायक्रोचिप टेक्नॉलॉजी इंक. चे नोंदणीकृत ट्रेडमार्क आहेत.
• GestIC हा मायक्रोचिप टेक्नॉलॉजी जर्मनी II GmbH & Co. KG चा नोंदणीकृत ट्रेडमार्क आहे, जो इतर देशांतील Microchip Technology Inc. ची उपकंपनी आहे.
  येथे नमूद केलेले इतर सर्व ट्रेडमार्क त्यांच्या संबंधित कंपन्यांची मालमत्ता आहेत.
  © 2022, Microchip Technology Incorporated आणि त्याच्या उपकंपन्या. सर्व हक्क राखीव.
  ISBN: 978-1-6683-0362-7

गुणवत्ता व्यवस्थापन प्रणाली

मायक्रोचिपच्या क्वालिटी मॅनेजमेंट सिस्टम्सच्या माहितीसाठी, कृपया भेट द्या www.microchip.com/quality.

जगभरातील विक्री आणि सेवा

अमेरिका	आशिया/पॅसिफिक	आशिया/पॅसिफिक	युरोप
कॉर्पोरेट कार्यालय 2355 वेस्ट चँडलर Blvd. चांडलर, AZ 85224-6199 दूरध्वनी: ५७४-५३७-८९०० फॅक्स: ५७४-५३७-८९०० तांत्रिक समर्थन: www.microchip.com/support Web पत्ता: www.microchip.com अटलांटा दुलुथ, जी.ए दूरध्वनी: ५७४-५३७-८९०० फॅक्स: ५७४-५३७-८९०० ऑस्टिन, TX दूरध्वनी: ५७४-५३७-८९०० बोस्टन Westborough, MA दूरध्वनी: ५७४-५३७-८९०० फॅक्स: ५७४-५३७-८९०० शिकागो इटास्का, आयएल दूरध्वनी: ५७४-५३७-८९०० फॅक्स: ५७४-५३७-८९०० डॅलस अ‍ॅडिसन, टीएक्स दूरध्वनी: ५७४-५३७-८९०० फॅक्स: ५७४-५३७-८९०० डेट्रॉईट नोव्ही, एमआय दूरध्वनी: ५७४-५३७-८९०० ह्यूस्टन, TX दूरध्वनी: ५७४-५३७-८९०० इंडियानापोलिस Noblesville, IN Tel: ५७४-५३७-८९०० फॅक्स: ५७४-५३७-८९०० दूरध्वनी: ५७४-५३७-८९०० लॉस एंजेलिस मिशन व्हिएजो, CA दूरध्वनी: ५७४-५३७-८९०० फॅक्स: ५७४-५३७-८९०० दूरध्वनी: ५७४-५३७-८९०० रॅले, एनसी दूरध्वनी: ५७४-५३७-८९०० न्यूयॉर्क, NY दूरध्वनी: ५७४-५३७-८९०० सॅन जोस, CA दूरध्वनी: ५७४-५३७-८९०० दूरध्वनी: ५७४-५३७-८९०० कॅनडा - टोरोंटो दूरध्वनी: ५७४-५३७-८९०० फॅक्स: ५७४-५३७-८९००	ऑस्ट्रेलिया - सिडनी दूरध्वनी: 61-2-9868-6733 चीन - बीजिंग दूरध्वनी: 86-10-8569-7000 चीन - चेंगडू दूरध्वनी: 86-28-8665-5511 चीन - चोंगकिंग दूरध्वनी: 86-23-8980-9588 चीन - डोंगगुआन दूरध्वनी: 86-769-8702-9880 चीन - ग्वांगझू दूरध्वनी: 86-20-8755-8029 चीन - हांगझोऊ दूरध्वनी: 86-571-8792-8115 चीन - हाँगकाँग SAR दूरध्वनी: ८८६-३-५५०८१३७ चीन - नानजिंग दूरध्वनी: 86-25-8473-2460 चीन - किंगदाओ दूरध्वनी: 86-532-8502-7355 चीन - शांघाय दूरध्वनी: 86-21-3326-8000 चीन - शेनयांग दूरध्वनी: 86-24-2334-2829 चीन - शेन्झेन दूरध्वनी: 86-755-8864-2200 चीन - सुझोऊ दूरध्वनी: 86-186-6233-1526 चीन - वुहान दूरध्वनी: 86-27-5980-5300 चीन - शियान दूरध्वनी: 86-29-8833-7252 चीन - झियामेन दूरध्वनी: ८८६-३-५५०८१३७ चीन - झुहाई दूरध्वनी: ८८६-३-५५०८१३७	भारत - बंगलोर दूरध्वनी: 91-80-3090-4444 भारत - नवी दिल्ली दूरध्वनी: 91-11-4160-8631 भारत - पुणे दूरध्वनी: 91-20-4121-0141 जपान - ओसाका दूरध्वनी: 81-6-6152-7160 जपान - टोकियो दूरध्वनी: ८१-३-६८८०- ३७७० कोरिया - डेगू दूरध्वनी: 82-53-744-4301 कोरिया - सोल दूरध्वनी: 82-2-554-7200 मलेशिया - क्वालालंपूर दूरध्वनी: 60-3-7651-7906 मलेशिया - पेनांग दूरध्वनी: 60-4-227-8870 फिलीपिन्स - मनिला दूरध्वनी: 63-2-634-9065 सिंगापूर दूरध्वनी: ८८६-३-५५०८१३७ तैवान - हसीन चू दूरध्वनी: 886-3-577-8366 तैवान - काओशुंग दूरध्वनी: 886-7-213-7830 तैवान - तैपेई दूरध्वनी: 886-2-2508-8600 थायलंड - बँकॉक दूरध्वनी: 66-2-694-1351 व्हिएतनाम - हो ची मिन्ह दूरध्वनी: 84-28-5448-2100	ऑस्ट्रिया - वेल्स दूरध्वनी: 43-7242-2244-39 फॅक्स: ८८६-२-२९९५-६६४९ डेन्मार्क - कोपनहेगन दूरध्वनी: ८८६-३-५५०८१३७ फॅक्स: ८८६-३-५५०८१३१ फिनलंड - एस्पू दूरध्वनी: 358-9-4520-820 फ्रान्स - पॅरिस Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 जर्मनी - गार्चिंग दूरध्वनी: ८८६-३-५५०८१३७ जर्मनी - हान दूरध्वनी: ८८६-३-५५०८१३७ जर्मनी - हेलब्रॉन दूरध्वनी: ८८६-३-५५०८१३७ जर्मनी - कार्लस्रुहे दूरध्वनी: ८८६-३-५५०८१३७ जर्मनी - म्युनिक Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 जर्मनी - रोझेनहाइम दूरध्वनी: 49-8031-354-560 इस्रायल - रानाना दूरध्वनी: 972-9-744-7705 इटली - मिलान दूरध्वनी: ८८६-३-५५०८१३७ फॅक्स: ८८६-३-५५०८१३१ इटली - पाडोवा दूरध्वनी: ८८६-३-५५०८१३७ नेदरलँड्स - ड्रुनेन दूरध्वनी: ८८६-३-५५०८१३७ फॅक्स: ८८६-३-५५०८१३१ नॉर्वे - ट्रॉन्डहाइम दूरध्वनी: ०२१-६३१९६४७ पोलंड - वॉर्सा दूरध्वनी: ८८६-३-५५०८१३७ रोमानिया - बुखारेस्ट Tel: 40-21-407-87-50 स्पेन - माद्रिद Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 स्वीडन - गोटेनबर्ग Tel: 46-31-704-60-40 स्वीडन - स्टॉकहोम दूरध्वनी: 46-8-5090-4654 यूके - वोकिंगहॅम दूरध्वनी: 44-118-921-5800 फॅक्स: ८८६-२-२९९५-६६४९

© 2022 Microchip Technology Inc. आणि त्याच्या सहाय्यक कंपन्या

कागदपत्रे / संसाधने

MICROCHIP RTG4 परिशिष्ट RTG4 FPGAs बोर्ड डिझाइन आणि लेआउट मार्गदर्शक तत्त्वे [pdf] वापरकर्ता मार्गदर्शक RTG4 परिशिष्ट RTG4 FPGAs बोर्ड डिझाइन आणि लेआउट मार्गदर्शक तत्त्वे, RTG4, परिशिष्ट RTG4 FPGAs बोर्ड डिझाइन आणि लेआउट मार्गदर्शक तत्त्वे, डिझाइन आणि मांडणी मार्गदर्शक तत्त्वे

संदर्भ

• वापरकर्ता मॅन्युअल