Dodatok MICROCHIP RTG4 Pokyny pre návrh a usporiadanie dosiek FPGA RTG4

Úvod

Tento dodatok k AC439: Pokyny pre návrh a rozloženie dosky pre aplikačnú poznámku RTG4 FPGA poskytuje doplňujúce informácie, ktoré zdôrazňujú, že pokyny na prispôsobenie dĺžky DDR3 publikované v revízii 9 alebo novšej majú prednosť pred rozložením dosky použitou pre vývojovú súpravu RTG4™. Spočiatku bola vývojová súprava RTG4 dostupná len s Engineering Silicon (ES). Po počiatočnom vydaní bola súprava neskôr vybavená produkčnými zariadeniami štandardnej (STD) rýchlostnej triedy a -1 rýchlostnej triedy RTG4. Čísla dielov, RTG4-DEV-KIT a RTG4-DEV-KIT-1 sa dodávajú so zariadeniami na rýchlosť STD a -1.
Okrem toho tento dodatok obsahuje podrobnosti o I/O správaní zariadenia pre rôzne sekvencie zapínania a vypínania, ako aj tvrdenie DEVRST_N počas normálnej prevádzky.

Analýza rozloženia dosky RTG4-DEV-KIT DDR3

• Vývojový kit RTG4 implementuje 32-bitové dátové a 4-bitové ECC DDR3 rozhranie pre každý z dvoch vstavaných RTG4 FDDR radičov a PHY blokov (FDDR East a West). Rozhranie je fyzicky organizované ako päť dátových bajtov.
• Súprava sa riadi schémou smerovania podľa popisu v časti Pokyny pre rozloženie DDR3 v AC439: Pokyny pre návrh dosky a rozloženie pre aplikáciu RTG4 FPGA. Keďže však táto vývojová súprava bola navrhnutá pred zverejnením poznámky k aplikácii, nezodpovedá aktualizovaným pokynom na prispôsobenie dĺžky opísaným v poznámke k aplikácii. V špecifikácii DDR3 existuje na každom pamäťovom zariadení DDR750 počas transakcie zápisu (DSS) limit +/- 3 ps pre odchýlku medzi dátovým bleskom (DQS) a hodinami DDR3 (CK).
• Keď sa dodržiavajú pokyny na prispôsobenie dĺžky v AC439 revízii 9 alebo novších verziách aplikačnej poznámky, rozloženie dosky RTG4 bude spĺňať limit tDQSS pre zariadenia s rýchlosťou -1 aj STD v celom procese, zv.tage a teplotný (PVT) prevádzkový rozsah podporovaný produkčnými zariadeniami RTG4. To sa dosiahne zohľadnením najhoršieho prípadu výstupného zošikmenia medzi DQS a CK na kolíkoch RTG4. Konkrétne pri použití
  vstavaný RTG4 FDDR ovládač plus PHY, DQS vedie CK maximálne 370 ps pre zariadenie s rýchlosťou -1 a DQS vedie CK maximálne 447 ps pre STD rýchlostné zariadenie v najhorších podmienkach.
• Na základe analýzy uvedenej v tabuľke 1-1 spĺňa RTG4-DEV-KIT-1 limity tDQSS na každom pamäťovom zariadení pri najhorších prevádzkových podmienkach pre RTG4 FDDR. Ako je však znázornené v tabuľke 1-2, usporiadanie RTG4-DEV-KIT, ktoré je obsadené zariadeniami RTG4 s rýchlostným stupňom STD, nespĺňa tDQSS pre štvrté a piate pamäťové zariadenie v topológii preletu v najhorších prevádzkových podmienkach. pre RTG4 FDDR. Vo všeobecnosti sa RTG4-DEV-KIT používa v typických podmienkach, ako je izbová teplota v laboratórnom prostredí. Preto táto analýza najhoršieho prípadu nie je použiteľná pre RTG4-DEV-KIT používanú v typických podmienkach. Analýza slúži ako exampPrečo je dôležité dodržiavať pokyny na prispôsobenie dĺžky DDR3 uvedené v AC439, aby dizajn používateľskej dosky spĺňal tDQSS pre letové aplikácie.
• Ak chcete podrobnejšie rozviesť túto exampa demonštrovať, ako manuálne kompenzovať rozloženie dosky RTG4, ktoré nemôže spĺňať pokyny na prispôsobenie dĺžky DDR439 AC3, súprava RTG4-DEV-KIT so zariadeniami rýchlostného stupňa STD môže v najhorších podmienkach stále spĺňať tDQSS na každom pamäťovom zariadení, pretože vstavaný regulátor RTG4 FDDR plus PHY má schopnosť staticky oneskoriť signál DQS na dátový bajtový pruh. Tento statický posun možno použiť na zmenšenie skreslenia medzi DQS a CK na pamäťovom zariadení, ktoré má tDQSS > 750 ps. Ďalšie informácie o používaní ovládacích prvkov statického oneskorenia (v registri REG_PHY_WR_DQS_SLAVE_RATIO) pre DQS počas transakcie zápisu nájdete v sekcii DRAM Training v UG0573: RTG4 FPGA High Speed ​​DDR Interfaces User Guide. Túto hodnotu oneskorenia možno použiť v Libero® SoC pri vytváraní inštancie ovládača FDDR s automatickou inicializáciou úpravou automaticky generovaného inicializačného kódu CoreABC FDDR. Podobný proces možno použiť na usporiadanie používateľskej dosky, ktoré nespĺňa tDQSS na každom pamäťovom zariadení.

Tabuľka 1-1. Vyhodnotenie RTG4-DEV-KIT-1 Výpočet tDQSS pre -1 diely a rozhranie FDDR1

Cesta analyzovaná	Dĺžka hodín (mils)	Oneskorenie šírenia hodín (ps)	Dĺžka údajov (mil)	Propagácia údajov č Oneskorenie (ps)	Rozdiel medzi CLKDQS kvôli smerovaniu (mils)	tDQSS v každej pamäti, po zošikmení dosky + FPGA DQSCLK skosiť (ps)
FPGA-1. pamäť	2578	412.48	2196	351.36	61.12	431.12
FPGA-2. pamäť	3107	497.12	1936	309.76	187.36	557.36
FPGA-3. pamäť	3634	581.44	2231	356.96	224.48	594.48
FPGA-4. pamäť	4163	666.08	2084	333.44	332.64	702.64
FPGA-5. pamäť	4749	759.84	2848	455.68	304.16	674.16

Poznámka: V najhorších podmienkach je zošikmenie RTG4 FDDR DDR3 DQS-CLK pre zariadenia -1 maximálne 370 ps a minimálne 242 ps.

Tabuľka 1-2. Vyhodnotenie RTG4-DEV-KIT tDQSS výpočtu pre STD diely a FDDR1 rozhranie

Cesta analyzovaná	Dĺžka hodín (mils)	Oneskorenie šírenia hodín (ps)	Dĺžka údajov (mil)	Oneskorenie šírenia údajov (ps)	Rozdiel medzi CLKDQS kvôli smerovaniu (mils)	tDQSS v každej pamäti, po zošikmení dosky + FPGA DQSCLK skosiť (ps)
FPGA-1. pamäť	2578	412.48	2196	351.36	61.12	508.12
FPGA-2. pamäť	3107	497.12	1936	309.76	187.36	634.36
FPGA-3. pamäť	3634	581.44	2231	356.96	224.48	671.48
FPGA-4. pamäť	4163	666.08	2084	333.44	332.64	779.64
FPGA-5. pamäť	4749	759.84	2848	455.68	304.16	751.16

Poznámka:  V najhorších podmienkach je zošikmenie RTG4 FDDR DDR3 DQS-CLK pre zariadenia STD maximálne 447 ps a minimálne 302 ps.
Poznámka: V tejto analýze bol použitý odhad oneskorenia šírenia dosky 160 ps/palec, naprample pre referenciu. Skutočné oneskorenie šírenia dosky pre užívateľskú dosku závisí od konkrétnej dosky, ktorá sa analyzuje.

Výkonové sekvenovanie

Tento dodatok k AC439: Pokyny pre návrh a rozloženie dosiek pre aplikačnú poznámku RTG4 FPGA poskytuje doplňujúce informácie, aby sa zdôraznilo, že je dôležité dodržiavať pokyny pre návrh dosky. Uistite sa, že sa dodržiavajú pokyny týkajúce sa zapnutia a vypnutia.

Zapnutie
Nasledujúca tabuľka uvádza odporúčané prípady použitia pri zapnutí a príslušné pokyny na zapnutie.

Tabuľka 2-1. Pokyny pre zapnutie

Prípad použitia	Požiadavka na postupnosť	Správanie	Poznámky
DEVRST_N Uplatňuje sa počas zapínania, kým všetky napájacie zdroje RTG4 nedosiahnu odporúčané prevádzkové podmienky	Žiadne konkrétne ramp- nutná objednávka. Dodávka ramp-hore musí stúpať monotónne.	Keď VDD a VPP dosiahnu prahy aktivácie (VDD ~= 0.55 V, VPP ~= 2.2 V) a DEVRST_N je uvoľnený, počítadlo oneskorenia POR pobeží Typicky ~40 ms (max. 50 ms), potom zapnutie zariadenia do funkčného stavu podľa obrázkov 11 a 12 (DEVRST_N PUFT) z Používateľská príručka ovládača systému (UG0576). Inými slovami, táto sekvencia trvá 40 ms + 1.72036 ms (typicky) od bodu uvoľnenia DEVRST_N. Upozorňujeme, že následné použitie DEVRST_N nečaká počítadlo POR na vykonanie zapnutia funkčných úloh, a preto táto sekvencia trvá iba 1.72036 ms (typické).	Podľa návrhu budú výstupy pri zapnutí vypnuté (tj plavák). Raz počítadlo POR sa dokončil, DEVRST_N je uvoľnený a všetky I/O zdroje VDDI dosiahli svoje ~0.6V prah, potom budú I/O tristatované s aktivovaným slabým pull-up, až kým výstupy neprejdú na užívateľské ovládanie, podľa obrázkov 11 a 12 UG0576. Kritické výstupy, ktoré musia počas zapínania zostať nízke, vyžadujú externý 1K-ohmový sťahovací odpor.
DEVRST_N vytiahol na VPP a všetky dodávky ramp hore približne v rovnakom čase	VDDPLL nesmie byť posledné napájanie do ramp a musí dosiahnuť minimálny odporúčaný prevádzkový objemtage pred poslednou dodávkou (VDD alebo VDDI) začína rampaby sa zabránilo výstupu zámku PLL závady. Pozrite si RTG4 Clocking Resources User Guide (UG0586), kde nájdete vysvetlenie, ako používať CCC/PLL READY_VDDPLL vstup na odstránenie požiadaviek na sekvenovanie pre napájací zdroj VDDPLL. Buď pripojte SERDES_x_Lyz_VDDAIO k rovnakému zdroju ako VDD, alebo zabezpečte, aby sa zapínali súčasne.	Keď VDD a VPP dosiahnu prahy aktivácie (VDD ~= 0.55 V, VPP ~= 2.2 V), Spustí sa počítadlo oneskorenia POR 50 ms. Dodržiava sa zapnutie zariadenia až po funkčné časovanie Obrázky 9 a 10 (VDD PUFT) v príručke používateľa ovládača systému (UG0576). Inými slovami, celkový čas je 57.95636 ms.	Podľa návrhu budú výstupy pri zapnutí vypnuté (tj plavák). Raz počítadlo POR sa dokončil, DEVRST_N je uvoľnený a všetky zásoby VDDI IO dosiahli svoje ~0.6V prah, potom budú I/O tristatované s aktivovaným slabým pull-up, až kým výstupy neprejdú na užívateľské ovládanie, podľa obrázkov 9 a 10 UG0576. Kritické výstupy, ktoré musia počas zapínania zostať nízke, vyžadujú externý 1K-ohmový sťahovací odpor.

Prípad použitia	Požiadavka na postupnosť	Správanie	Poznámky
VDD/ SERDES_VD DAIO -> VPP/VDDPLL ->	Sekvencia uvedená v stĺpci scenára. DEVRST_N je stiahnutý na VPP.	Keď VDD a VPP dosiahnu prahy aktivácie (VDD ~= 0.55 V, VPP ~= 2.2 V), 50 ms Spustí sa počítadlo oneskorenia POR. Zapnutie zariadenia na funkčné časovanie sa riadi obrázkami 9 a 10 (VDD PUFT) z Používateľská príručka ovládača systému (UG0576). Dokončenie sekvencie zapnutia zariadenia a načasovanie zapnutia do funkčného je založené na poslednom napájacom zdroji VDDI, ktorý je zapnutý.	Podľa návrhu budú výstupy pri zapnutí vypnuté (tj plavák). Raz počítadlo POR sa dokončil, DEVRST_N je uvoľnený a všetky I/O zdroje VDDI dosiahli svoje ~0.6V prah, potom budú IO tristatované s aktivovaným slabým pull-up, až kým výstupy neprejdú na užívateľské ovládanie, podľa obrázkov 9 a 10 UG0576. Žiadna slabá aktivácia vytiahnutím počas zapínania, kým všetky zdroje VDDI nedosiahnu ~0.6V. Kľúčová výhoda tejto sekvencie je posledná dodávka VDDI, ktorá dosiahne tento aktivačný prah nebude mať aktivovaný slabý pull-up a namiesto toho prejde priamo z vypnutého režimu do užívateľom definovaného režimu. To môže pomôcť minimalizovať počet externých 1K sťahovacích rezistorov, ktoré sú potrebné pre konštrukcie, ktoré majú väčšinu I/O bánk napájaných posledným VDDI. Pre všetky ostatné I/O banky napájané akýmkoľvek zdrojom VDDI iným ako posledným zdrojom VDDI, aby sa zvýšili, kritické výstupy, ktoré musia zostať nízke počas zapínania, vyžadujú externý 1K ohmový sťahovací odpor.
Počkajte aspoň 51 ms ->
VDDI (všetky IO banky)
OR
VDD/ SERDES_VD DAIO ->
VPP/ VDDPLL/ 3.3V_VDDI ->
Počkajte aspoň 51 ms ->
VDDI (nie 3.3 V_VD DI)

 Úvahy počas presadzovania a vypínania DEVRST_N

Ak AC439: Pokyny pre návrh a usporiadanie dosky pre RTG4 FPGA pokyny nie sú dodržané, znovaview nasledujúce podrobnosti:

1. Pre dané sekvencie vypínania v tabuľke 2-2 môže používateľ vidieť I/O poruchy alebo nárazové a prechodné aktuálne udalosti.
2. Ako je uvedené v Customer Advisory Notification (CAN) 19002.5, odchýlka od postupnosti vypínania, ktorá je odporúčaná v údajovom liste RTG4, môže spustiť prechodný prúd na 1.2 V VDD zdroji. Ak je napájanie 3.3V VPP rampPo vypnutí pred napájaním 1.2 V VDD bude na VDD pozorovaný prechodový prúd, keď VPP a DEVRST_N (napájané z VPP) dosiahnu približne 1.0 V. Tento prechodový prúd sa nevyskytuje, ak je VPP vypnutý ako posledný, podľa odporúčania údajového listu.
   1. Veľkosť a trvanie prechodového prúdu závisí od konštrukcie naprogramovanej v FPGA, špecifickej oddeľovacej kapacity dosky a prechodovej odozvy 1.2 V vol.tage regulátor. V zriedkavých prípadoch sa pozoroval prechodový prúd až do 25 A (alebo 30 wattov pri nominálnom napájaní 1.2 V VDD). Kvôli distribuovanej povahe tohto prechodového prúdu VDD naprieč celou štruktúrou FPGA (nie je lokalizovaný v špecifickej oblasti) a jeho krátkemu trvaniu nevzniká žiadny problém so spoľahlivosťou, ak je prechodový jav pri výpadku prúdu 25 A alebo menej.
   2. Ako najlepší postup pri navrhovaní postupujte podľa odporúčaní v údajovom liste, aby ste sa vyhli prechodnému prúdu.
3. I/O závady môžu byť približne 1.7 V po dobu 1.2 ms.
   1. Je možné pozorovať vysokú poruchu na výstupoch poháňajúcich Low alebo Tristate.
   2. Nízka chyba na výstupoch môže byť pozorovaná (nízka porucha sa nedá zmierniť pridaním 1 KΩ pull-down).
4. Vypnutie VDDIx najskôr umožňuje monotónny prechod z High na Low, ale výstup sa krátko zníži, čo by ovplyvnilo užívateľskú dosku, ktorá sa pokúša externe zvýšiť výstup, keď je RTG4 VDDIx vypnutý. RTG4 vyžaduje, aby I/O podložky neboli externe riadené nad napájaním banky VDDIx objtagAk sa teda k inej napájacej koľajnici pridá externý odpor, mal by sa vypnúť súčasne s napájaním VDDIx.
   Tabuľka 2-2. Scenáre I/O závady pri nedodržaní odporúčanej sekvencie vypínania v AC439

   Predvolený stav výstupu	VDD (1.2 V)	VDDIx (<3.3V) VDDIx (3.3V)	VPP (3.3 V)	DEVRST_N	Správanie pri vypnutí
   					I/O Glitch	Current In- Rush
   I/O Driving Low alebo Tristated	Ramp dole po VPP v ľubovoľnom poradí		Ramp najprv dole	Naviazaný na VPP	Áno1	áno
   	Ramp nadol v ľubovoľnom poradí po tvrdení DEVRST_N			Tvrdené pred akýmikoľvek dodávkami ramp dole	Áno1	Nie
   I/O Driving High	Ramp dole po VPP v ľubovoľnom poradí		Ramp najprv dole	Naviazaný na VPP	áno	áno
   	Ramp dole v ľubovoľnom poradí pred VPP		Ramp dole posledný	Naviazaný na VPP	No2	Nie
   	Ramp nadol v ľubovoľnom poradí po tvrdení DEVRST_N			Tvrdené pred akýmikoľvek dodávkami ramp dole	áno	Nie

   1. Externý 1 kΩ sťahovací odpor sa odporúča na zmiernenie vysokej chyby na kritických I/O, ktorá musí zostať nízka počas vypínania.
   2. Nízka porucha sa pozoruje iba pri I/O, ktorý je externe vytiahnutý do napájacieho zdroja, ktorý zostáva napájaný ako VPP ramps dole. Ide však o porušenie odporúčaných prevádzkových podmienok zariadenia, pretože PAD nesmie byť vysoký po príslušnom VDDIx ramps dole.
5. Ak sa potvrdí DEVRST_N, používateľ môže vidieť slabú poruchu na akomkoľvek výstupnom I/O, ktorá je vysoká a tiež externe vytiahnutá cez odpor k VDDI. Napríkladample, s 1KΩ pull-up rezistorom, nízky glitch dosahujúci minimálny objtage 0.4 V s trvaním 200 ns môže nastať pred spracovaním výstupu.

Poznámka: DEVRST_N sa nesmie ťahať nad VPP objtage. Aby ste sa vyhli vyššie uvedenému, dôrazne sa odporúča postupovať podľa sekvencií zapínania a vypínania popísaných v AC439: Pokyny pre návrh a rozloženie dosky pre RTG4 FPGA Aplikačná poznámka.

História revízií

História revízií popisuje zmeny, ktoré boli implementované v dokumente. Zmeny sú uvedené podľa revízií, počnúc aktuálnou publikáciou.

Tabuľka 3-1. História revízií

Revízia	Dátum	Popis
A	04/2022	• Počas tvrdenia DEVRST_N budú všetky I/O RTG4 tristatované. Výstupy, ktoré sú vysoko poháňané tkaninou FPGA a externe vytiahnuté vysoko na doske, môžu pred vstupom do trojstavového stavu zaznamenať nízku poruchu. Návrh dosky s takýmto výstupným scenárom sa musí analyzovať, aby sme pochopili vplyv prepojení na výstupy FPGA, ktoré by sa mohli pokaziť, keď sa uplatní DEVRST_N. Ďalšie informácie nájdete v časti Krok 5 2.2. Úvahy počas presadzovania a vypínania DEVRST_N. • Premenované Vypnut do časti 2.2. Úvahy počas presadzovania a vypínania DEVRST_N. • Prevedené na šablónu mikročipu.
2	02/2022	• Pridaná sekcia Power-Up. • Pridaná sekcia Power Sequencing.
1	07/2019	Prvá publikácia tohto dokumentu.

Podpora mikročipu FPGA

Skupina produktov Microchip FPGA podporuje svoje produkty rôznymi podpornými službami, vrátane služieb zákazníkom, Centra technickej podpory zákazníkov, a weba celosvetové obchodné zastúpenia. Zákazníkom odporúčame, aby pred kontaktovaním podpory navštívili online zdroje Microchip, pretože je veľmi pravdepodobné, že ich otázky už boli zodpovedané.
Kontaktujte centrum technickej podpory prostredníctvom webstránke www.microchip.com/support. Uveďte číslo dielu zariadenia FPGA, vyberte príslušnú kategóriu puzdra a nahrajte dizajn files pri vytváraní prípadu technickej podpory.
Obráťte sa na zákaznícky servis pre netechnickú podporu produktov, ako sú ceny produktov, aktualizácie produktov, informácie o aktualizácii, stav objednávky a autorizácia.

• Zo Severnej Ameriky zavolajte na číslo 800.262.1060
• zvyšok sveta, zavolajte na číslo 650.318.4460
• Fax, odkiaľkoľvek na svete, 650.318.8044 XNUMX XNUMX

Mikročip Webstránky

Microchip poskytuje online podporu prostredníctvom nášho webmiesto na www.microchip.com/. Toto webstránka sa používa na výrobu filea informácie ľahko dostupné zákazníkom. Časť dostupného obsahu zahŕňa:

• Podpora produktu – Údajové listy a errata, aplikačné poznámky a sampprogramy, dizajnové zdroje, užívateľské príručky a dokumenty hardvérovej podpory, najnovšie verzie softvéru a archivovaný softvér
• Všeobecná technická podpora – Často kladené otázky (FAQ), požiadavky na technickú podporu, online diskusné skupiny, zoznam členov partnerského programu Microchip
• Obchod mikročipu – Sprievodcovia výberom produktov a objednávaním, najnovšie tlačové správy Microchip, zoznam seminárov a podujatí, zoznamy predajných kancelárií Microchip, distribútorov a zástupcov tovární

Služba oznamovania zmeny produktu

Služba oznamovania zmien produktov spoločnosti Microchip pomáha zákazníkom udržiavať aktuálne informácie o produktoch spoločnosti Microchip. Predplatitelia dostanú e-mailové upozornenie vždy, keď sa vyskytnú zmeny, aktualizácie, revízie alebo chyby týkajúce sa konkrétnej skupiny produktov alebo vývojového nástroja, ktorý ich zaujíma.
Ak sa chcete zaregistrovať, prejdite na www.microchip.com/pcn a postupujte podľa pokynov na registráciu.

Zákaznícka podpora

Používatelia produktov Microchip môžu získať pomoc prostredníctvom niekoľkých kanálov:

• Distribútor alebo zástupca
• Miestne obchodné zastúpenie
• Embedded Solutions Engineer (ESE)
• Technická podpora

Zákazníci by mali kontaktovať svojho distribútora, zástupcu alebo ESE so žiadosťou o podporu. Zákazníkom sú k dispozícii aj miestne obchodné zastúpenia. Zoznam predajných kancelárií a miest je súčasťou tohto dokumentu.
Technická podpora je dostupná prostredníctvom webmiesto na adrese: www.microchip.com/support

Funkcia ochrany kódom zariadení Microchip

Všimnite si nasledujúce podrobnosti o funkcii ochrany kódu na produktoch Microchip:

• Produkty Microchip spĺňajú špecifikácie uvedené v ich konkrétnom údajovom liste Microchip.
• Spoločnosť Microchip verí, že jej rodina produktov je bezpečná, ak sa používa určeným spôsobom, v rámci prevádzkových špecifikácií a za normálnych podmienok.
• Microchip si cení a agresívne chráni svoje práva duševného vlastníctva. Pokusy o porušenie funkcií ochrany kódu produktu Microchip sú prísne zakázané a môžu porušovať zákon Digital Millennium Copyright Act.
• Ani Microchip, ani žiadny iný výrobca polovodičov nemôže zaručiť bezpečnosť svojho kódu. Ochrana kódom neznamená, že garantujeme, že výrobok je „nerozbitný“. Ochrana kódov sa neustále vyvíja. Microchip sa zaviazal neustále zlepšovať funkcie ochrany kódu našich produktov.

Právne upozornenie

• Táto publikácia a informácie v nej uvedené môžu byť použité iba s produktmi Microchip, vrátane navrhovania, testovania a integrácie produktov Microchip s vašou aplikáciou. Použitie týchto informácií akýmkoľvek iným spôsobom porušuje tieto podmienky. Informácie týkajúce sa aplikácií zariadenia sú poskytované len pre vaše pohodlie a môžu byť nahradené
  podľa aktualizácií. Je vašou zodpovednosťou zabezpečiť, aby vaša aplikácia spĺňala vaše špecifikácie. Obráťte sa na miestne obchodné zastúpenie Microchip pre ďalšiu podporu alebo získajte ďalšiu podporu na www.microchip.com/en-us/support/design-help/client-support-services.
• TIETO INFORMÁCIE POSKYTUJE SPOLOČNOSŤ MICROCHIP „AKO SÚ“. MICROCHIP NEPOSKYTUJE ŽIADNE PREHLÁSENIA ANI ZÁRUKY AKÉHOKOĽVEK DRUHU, ČI UŽ VÝSLOVNÉ ALEBO IMPLICITNÉ, PÍSOMNÉ ALEBO ÚSTNE, ZÁKONNÉ
  ALEBO INAK SÚVISIACE S INFORMÁCIAMI VRÁTANE, ALE NIE VÝHRADNE, AKÝCHKOĽVEK IMPLICITNÝCH ZÁRUK NEPORUŠENIA, OBCHODOVATEĽNOSTI A VHODNOSTI NA KONKRÉTNY ÚČEL ALEBO ZÁRUK TÝKAJÚCICH SA JEHO STAVU, KVALITY ALEBO VÝKONU.
• V ŽIADNOM PRÍPADE NEBUDE MICROCHIP ZODPOVEDNÝ ZA AKÉKOĽVEK NEPRIAME, ŠPECIÁLNE, TRESTNÉ, NÁHODNÉ ALEBO NÁSLEDNÉ STRATY, ŠKODY, NÁKLADY ALEBO NÁKLADY AKÉHOKOĽVEK DRUHU SÚVISIACE S INFORMÁCIAMI ALEBO JEJ POUŽITÍM, BEZ OHĽADOM NA TOHTO SPÔSOBENIA, MOŽNOSŤ ALEBO ŠKODY SÚ PREDVÍDAJÚCE. V PLNOM ROZSAHU POVOLENOM ZÁKONOM, CELKOVÁ ZODPOVEDNOSŤ SPOLOČNOSTI MICROCHIP ZA VŠETKY NÁROKY V SÚVISLOSTI S INFORMÁCIAMI ALEBO S JEJ POUŽÍVANÍM NEPREKÁŽE VÝŠKU POPLATKOV, KTORÉ STE ZAPLATILI PRIAMO SPOLOČNOSTI MICROCHIP ZA INFORMÁCIE
  Používanie zariadení Microchip v aplikáciách na podporu života a/alebo bezpečnostných aplikáciách je výlučne na riziko kupujúceho a kupujúci súhlasí s tým, že bude chrániť, odškodniť a chrániť spoločnosť Microchip pred akýmikoľvek škodami, nárokmi, žalobami alebo výdavkami vyplývajúcimi z takéhoto používania. Žiadne licencie sa neprenášajú, implicitne ani inak, na základe akýchkoľvek práv duševného vlastníctva Microchip, pokiaľ nie je uvedené inak.

Ochranné známky

• Názov a logo mikročipu, logo Microchip, Adaptec, AnyRate, AVR, logo AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus maXTouch, MediaLB, megaAVR, Microsemi, logo Microsemi, MOST, logo MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, logo PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron a XMEGA sú registrované ochranné známky spoločnosti Microchip Technology Incorporated v USA a ďalších krajinách.
• AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSync, Flashtec, Hyper Speed ​​Control, HyperLight Load, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, logo ProASIC Plus, Quiet-Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath a ZL sú registrované ochranné známky spoločnosti Microchip Technology Incorporated v USA
• Potlačenie susedného kľúča, AKS, Analog-for-the-Digital Age, Akýkoľvek kondenzátor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, ddsPICDEM, Average , ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Paralleling, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, maxCrypto, max.View, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express, NVMe, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QQMatriICE , Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect a ZENA sú ochranné známky spoločnosti Microchip Technology Incorporated v
  USA a ďalšie krajiny.
• SQTP je servisná značka spoločnosti Microchip Technology Incorporated v USA. Logo Adaptec, Frequency on Demand, Silicon Storage Technology, Symmcom a Trusted Time sú registrované ochranné známky spoločnosti Microchip Technology Inc. v iných krajinách.
• GestIC je registrovaná ochranná známka spoločnosti Microchip Technology Germany II GmbH & Co. KG, dcérskej spoločnosti Microchip Technology Inc., v iných krajinách.
  Všetky ostatné ochranné známky uvedené v tomto dokumente sú majetkom príslušných spoločností.
  © 2022, Microchip Technology Incorporated a jej dcérske spoločnosti. Všetky práva vyhradené.
  ISBN: 978-1-6683-0362-7

Systém manažérstva kvality

Informácie o systémoch riadenia kvality spoločnosti Microchip nájdete na stránke www.microchip.com/quality.

Celosvetový predaj a servis

AMERICAS	ÁZIA/PACIFIK	ÁZIA/PACIFIK	EURÓPA
Kancelária spoločnosti 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 Fax: 480-792-7277 Technická podpora: www.microchip.com/support Web Adresa: www.microchip.com Atlanta Duluth, GA Tel: 678-957-9614 Fax: 678-957-1455 Austin, TX Tel: 512-257-3370 Boston Westborough, MA Tel: 774-760-0087 Fax: 774-760-0088 Chicago Itasca, IL Tel: 630-285-0071 Fax: 630-285-0075 Dallas Addison, TX Tel: 972-818-7423 Fax: 972-818-2924 Detroit Novi, MI Tel: 248-848-4000 Houston, TX Tel: 281-894-5983 Indianapolis Noblesville, IN Tel: 317-773-8323 Fax: 317-773-5453 Tel: 317-536-2380 Los Angeles Mission Viejo, CA Tel: 949-462-9523 Fax: 949-462-9608 Tel: 951-273-7800 Raleigh, NC Tel: 919-844-7510 New York, NY Tel: 631-435-6000 San Jose, CA Tel: 408-735-9110 Tel: 408-436-4270 Kanada – Toronto Tel: 905-695-1980 Fax: 905-695-2078	Austrália – Sydney Tel: 61-2-9868-6733 Čína – Peking Tel: 86-10-8569-7000 Čína – Chengdu Tel: 86-28-8665-5511 Čína – Chongqing Tel: 86-23-8980-9588 Čína – Dongguan Tel: 86-769-8702-9880 Čína – Guangzhou Tel: 86-20-8755-8029 Čína – Hangzhou Tel: 86-571-8792-8115 Čína – OAO Hong Kong Tel: 852-2943-5100 Čína – Nanjing Tel: 86-25-8473-2460 Čína – Qingdao Tel: 86-532-8502-7355 Čína – Šanghaj Tel: 86-21-3326-8000 Čína – Shenyang Tel: 86-24-2334-2829 Čína – Shenzhen Tel: 86-755-8864-2200 Čína – Suzhou Tel: 86-186-6233-1526 Čína – Wuhan Tel: 86-27-5980-5300 Čína – Xian Tel: 86-29-8833-7252 Čína – Xiamen Tel: 86-592-2388138 Čína – Ču-chaj Tel: 86-756-3210040	India – Bangalore Tel: 91-80-3090-4444 India – Naí Dillí Tel: 91-11-4160-8631 India - Pune Tel: 91-20-4121-0141 Japonsko – Osaka Tel: 81-6-6152-7160 Japonsko – Tokio Tel: 81-3-6880- 3770 Kórea – Daegu Tel: 82-53-744-4301 Kórea – Soul Tel: 82-2-554-7200 Malajzia – Kuala Lumpur Tel: 60-3-7651-7906 Malajzia – Penang Tel: 60-4-227-8870 Filipíny – Manila Tel: 63-2-634-9065 Singapur Tel: 65-6334-8870 Taiwan – Hsin Chu Tel: 886-3-577-8366 Taiwan – Kaohsiung Tel: 886-7-213-7830 Taiwan - Taipei Tel: 886-2-2508-8600 Thajsko – Bangkok Tel: 66-2-694-1351 Vietnam – Ho Či Min Tel: 84-28-5448-2100	Rakúsko – Wels Tel: 43-7242-2244-39 Fax: 43-7242-2244-393 Dánsko – Kodaň Tel: 45-4485-5910 Fax: 45-4485-2829 Fínsko – Espoo Tel: 358-9-4520-820 Francúzsko – Paríž Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Nemecko – Garching Tel: 49-8931-9700 Nemecko – Haan Tel: 49-2129-3766400 Nemecko – Heilbronn Tel: 49-7131-72400 Nemecko – Karlsruhe Tel: 49-721-625370 Nemecko – Mníchov Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Nemecko – Rosenheim Tel: 49-8031-354-560 Izrael – Ra'anana Tel: 972-9-744-7705 Taliansko – Miláno Tel: 39-0331-742611 Fax: 39-0331-466781 Taliansko – Padova Tel: 39-049-7625286 Holandsko – Drunen Tel: 31-416-690399 Fax: 31-416-690340 Nórsko – Trondheim Tel: 47-72884388 Poľsko – Varšava Tel: 48-22-3325737 Rumunsko – Bukurešť Tel: 40-21-407-87-50 Španielsko – Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Švédsko – Göteborg Tel: 46-31-704-60-40 Švédsko – Štokholm Tel: 46-8-5090-4654 Spojené kráľovstvo – Wokingham Tel: 44-118-921-5800 Fax: 44-118-921-5820

© 2022 Microchip Technology Inc. a jej dcérske spoločnosti

Dokumenty / zdroje

Dodatok MICROCHIP RTG4 Pokyny pre návrh a usporiadanie dosiek FPGA RTG4 [pdf] Používateľská príručka Dodatok RTG4 Pokyny pre návrh a usporiadanie dosiek FPGA RTG4, RTG4, dodatok Pokyny pre návrh a usporiadanie dosiek FPGA RTG4, pokyny pre návrh a rozloženie

Referencie

• Používateľská príručka