MICROCHIP RTG4 dodatek RTG4 FPGAs načrtovanje plošče in smernice za postavitev

Uvod

Ta dodatek k AC439: Smernice za načrtovanje in postavitev plošče za opombo o uporabi RTG4 FPGA zagotavlja dodatne informacije, ki poudarjajo, da imajo smernice za ujemanje dolžine DDR3, objavljene v reviziji 9 ali novejši, prednost pred postavitvijo plošče, ki se uporablja za razvojni komplet RTG4™. Sprva je bil razvojni komplet RTG4 na voljo samo z Engineering Silicon (ES). Po začetni izdaji je bil komplet pozneje napolnjen s standardnimi (STD) proizvodnimi napravami RTG1 stopnje hitrosti in stopnje hitrosti -4. Številki delov, RTG4-DEV-KIT in RTG4-DEV-KIT-1 sta opremljeni z napravami za hitrostni razred STD oziroma -1.
Poleg tega ta dodatek vključuje podrobnosti o obnašanju V/I naprave za različna zaporedja vklopa in izklopa, kot tudi trditev DEVRST_N med običajnim delovanjem.

Analiza postavitve plošče RTG4-DEV-KIT DDR3

• Razvojni komplet RTG4 implementira 32-bitni podatkovni in 4-bitni vmesnik ECC DDR3 za vsakega od dveh vgrajenih krmilnikov RTG4 FDDR in blokov PHY (FDDR East in West). Vmesnik je fizično organiziran kot pet pasov podatkovnih bajtov.
• Komplet sledi shemi usmerjanja na hitro, kot je opisano v razdelku Smernice za postavitev DDR3 v AC439: Smernice za načrtovanje in postavitev plošče za opombo o uporabi RTG4 FPGA. Ker pa je bil ta razvojni komplet zasnovan pred objavo opombe o aplikaciji, ni v skladu s posodobljenimi smernicami za ujemanje dolžine, opisanimi v opombi o aplikaciji. V specifikaciji DDR3 obstaja omejitev +/- 750 ps za neskladnost med stroboskopom podatkov (DQS) in uro DDR3 (CK) na vsaki pomnilniški napravi DDR3 med pisalno transakcijo (DSS).
• Ko se upoštevajo smernice za ujemanje dolžine v AC439 reviziji 9 ali novejših različicah opombe o aplikaciji, bo postavitev plošče RTG4 dosegla omejitev tDQSS tako za naprave hitrostnega razreda -1 kot STD v celotnem procesu, vol.tage in delovno območje temperature (PVT), ki ga podpirajo proizvodne naprave RTG4. To se doseže z upoštevanjem najslabšega možnega izhodnega poševnika med DQS in CK na zatičih RTG4. Natančneje, pri uporabi
  vgrajen krmilnik RTG4 FDDR plus PHY, DQS vodi CK za največ 370 ps za napravo s hitrostjo -1 in DQS vodi CK za največ 447 ps za napravo s hitrostjo STD v najslabših pogojih.
• Na podlagi analize, prikazane v tabeli 1-1, RTG4-DEV-KIT-1 izpolnjuje omejitve tDQSS pri vsaki pomnilniški napravi v najslabšem primeru delovnih pogojev za RTG4 FDDR. Vendar, kot je prikazano v tabeli 1-2, postavitev RTG4-DEV-KIT, napolnjena z napravami RTG4 hitrostnega razreda STD, ne izpolnjuje tDQSS za četrto in peto pomnilniško napravo v topologiji preleta v najslabšem primeru delovnih pogojev. za RTG4 FDDR. Na splošno se RTG4-DEV-KIT uporablja pri tipičnih pogojih, kot je sobna temperatura v laboratorijskem okolju. Zato ta analiza najslabšega primera ni uporabna za RTG4-DEV-KIT, ki se uporablja v tipičnih pogojih. Analiza služi kot eksampzakaj je pomembno upoštevati smernice za ujemanje dolžine DDR3, navedene v AC439, tako da zasnova uporabniške plošče ustreza standardu DQSS za uporabo na letalu.
• Da podrobneje razložim to bivampin pokazati, kako ročno kompenzirati postavitev plošče RTG4, ki ne more izpolnjevati smernic za ujemanje dolžine DDR439 AC3, lahko RTG4-DEV-KIT z napravami hitrostnega razreda STD še vedno izpolnjuje tDQSS pri vsaki pomnilniški napravi v najslabšem primeru, ker vgrajen krmilnik RTG4 FDDR plus PHY ima možnost statične zakasnitve signala DQS na pas podatkovnega bajta. Ta statični premik se lahko uporabi za zmanjšanje poševnosti med DQS in CK pri pomnilniški napravi, ki ima tDQSS > 750 ps. Za več informacij o uporabi statičnih kontrol zakasnitve (v registru REG_PHY_WR_DQS_SLAVE_RATIO) za DQS med pisalno transakcijo si oglejte razdelek Usposabljanje za DRAM v UG0573: Uporabniški priročnik za vmesnike visoke hitrosti DDR RTG4 FPGA. To vrednost zakasnitve je mogoče uporabiti v Libero® SoC pri instanciranju krmilnika FDDR s samodejno inicializacijo s spreminjanjem samodejno ustvarjene inicializacijske kode CoreABC FDDR. Podoben postopek je mogoče uporabiti za postavitev uporabniške plošče, ki ne ustreza tDQSS na vsaki pomnilniški napravi.

Tabela 1-1. Vrednotenje izračuna tDQSS RTG4-DEV-KIT-1 za dele -1 in vmesnik FDDR1

Analizirana pot	Dolžina ure (mili)	Zakasnitev širjenja ure (ps)	Dolžina podatkov (mili)	Razširjanje podatkov n Zakasnitev (ps)	Razlika med CLKDQS zaradi usmerjanja (mils)	tDQSS pri vsakem pomnilniku, po naklonu plošče + FPGA DQSCLK poševnost (ps)
FPGA-1. pomnilnik	2578	412.48	2196	351.36	61.12	431.12
FPGA-2nd pomnilnik	3107	497.12	1936	309.76	187.36	557.36
FPGA-3rd pomnilnik	3634	581.44	2231	356.96	224.48	594.48
FPGA-4. pomnilnik	4163	666.08	2084	333.44	332.64	702.64
FPGA-5. pomnilnik	4749	759.84	2848	455.68	304.16	674.16

Opomba: V najslabšem primeru je poševnost RTG4 FDDR DDR3 DQS-CLK za naprave -1 največ 370 ps in najmanj 242 ps.

Tabela 1-2. Vrednotenje izračuna RTG4-DEV-KIT tDQSS za dele STD in vmesnik FDDR1

Analizirana pot	Dolžina ure (mili)	Zakasnitev širjenja ure (ps)	Dolžina podatkov (mili)	Zakasnitev prenosa podatkov (ps)	Razlika med CLKDQS zaradi usmerjanja (mils)	tDQSS pri vsakem pomnilniku, po naklonu plošče + FPGA DQSCLK poševnost (ps)
FPGA-1. pomnilnik	2578	412.48	2196	351.36	61.12	508.12
FPGA-2nd pomnilnik	3107	497.12	1936	309.76	187.36	634.36
FPGA-3rd pomnilnik	3634	581.44	2231	356.96	224.48	671.48
FPGA-4. pomnilnik	4163	666.08	2084	333.44	332.64	779.64
FPGA-5. pomnilnik	4749	759.84	2848	455.68	304.16	751.16

Opomba:  V najslabšem primeru je poševnost RTG4 FDDR DDR3 DQS-CLK za naprave STD največ 447 ps in najmanj 302 ps.
Opomba: V tej analizi je bila uporabljena ocena zakasnitve širjenja plošče 160 ps/palec, nprample za referenco. Dejanska zakasnitev propagacije plošče za uporabniško ploščo je odvisna od določene plošče, ki se analizira.

Moč zaporedja

Ta dodatek k AC439: Smernice za načrtovanje in postavitev plošče za opombo o uporabi RTG4 FPGA zagotavlja dodatne informacije, ki poudarjajo pomembnost upoštevanja smernic za načrtovanje plošče. Zagotovite, da upoštevate smernice glede vklopa in izklopa.

Vklop
Naslednja tabela navaja priporočene primere uporabe za vklop in ustrezne smernice za vklop.

Tabela 2-1. Smernice za vklop

Primer uporabe	Zahteva po zaporedju	Vedenje	Opombe
DEVRST_N Uveljavljen med vklopom, dokler vsi napajalniki RTG4 ne dosežejo priporočenih pogojev delovanja	Brez posebnega ramp- potrebno naročilo. Dobava ramp-up mora monotono naraščati.	Ko VDD in VPP dosežeta aktivacijske pragove (VDD ~= 0.55 V, VPP ~= 2.2 V) in DEVRST_N je sproščen, števec zakasnitve POR bo deloval ~40 ms tipično (največ 50 ms), nato se naprava vklopi do delovanja v skladu s slikami 11 in 12 (DEVRST_N PUFT) od Uporabniški priročnik sistemskega krmilnika (UG0576). Z drugimi besedami, to zaporedje traja 40 ms + 1.72036 ms (tipično) od točke, ko je bila sprostitev DEVRST_N. Upoštevajte, da nadaljnja uporaba DEVRST_N ne čaka števec POR za izvajanje vklopa funkcionalnih nalog in tako to zaporedje traja le 1.72036 ms (tipično).	Po načrtu bodo izhodi med vklopom onemogočeni (tj. lebdeči). Ko števec POR dokončan, je DEVRST_N sproščen in vse VDDI V/I zaloge so dosegle svoje ~0.6 V, potem bodo V/I tristazni z aktiviranim šibkim dvigom, dokler izhodi ne preidejo na uporabniški nadzor, kot je prikazano na slikah 11 in 12 v UG0576. Kritični izhodi, ki morajo med vklopom ostati nizki, zahtevajo zunanji 1K-ohmski upor navzdol.
DEVRST_N potegnil do VPP in vse zaloge ramp gor ob približno istem času	VDDPLL ne sme biti zadnje napajanje na ramp navzgor in mora doseči najmanjšo priporočeno obratovalno voltage pred zadnjo dobavo (VDD ali VDDI) začne rampnavzgor, da preprečite zaklep PLL izhoda napake. Za razlago o uporabi CCC/PLL READY_VDDPLL glejte Uporabniški priročnik za vire takta RTG4 (UG0586). vhod za odstranitev zahtev glede zaporedja za napajanje VDDPLL. Bodisi povežite SERDES_x_Lyz_VDDAIO z istim napajanjem kot VDD ali pa zagotovite, da se vklopijo hkrati.	Ko VDD in VPP dosežeta aktivacijske pragove (VDD ~= 0.55 V, VPP ~= 2.2 V), Zagnal se bo števec zakasnitve POR 50 ms. Upošteva se čas vklopa naprave do funkcionalnega časa Sliki 9 in 10 (VDD PUFT) uporabniškega priročnika sistemskega krmilnika (UG0576). Z drugimi besedami, skupni čas je 57.95636 ms.	Po načrtu bodo izhodi med vklopom onemogočeni (tj. lebdeči). Ko števec POR dokončan, DEVRST_N je sproščen in vse zaloge VDDI IO so dosegle svoje ~0.6 V, potem bodo V/I tristazni z aktiviranim šibkim dvigom, dokler izhodi ne preidejo na uporabniški nadzor, kot je prikazano na slikah 9 in 10 v UG0576. Kritični izhodi, ki morajo med vklopom ostati nizki, zahtevajo zunanji 1K-ohmski upor navzdol.

Primer uporabe	Zahteva po zaporedju	Vedenje	Opombe
VDD/ SERDES_VD DAIO -> VPP/VDDPLL ->	Zaporedje, navedeno v stolpcu scenarija. DEVRST_N je dvignjen na VPP.	Ko VDD in VPP dosežeta aktivacijski prag (VDD ~= 0.55 V, VPP ~= 2.2 V), se 50 ms Zagnal se bo števec zakasnitve POR. Vklop naprave do funkcionalnega časa je v skladu s slikami 9 in 10 (VDD PUFT) od Uporabniški priročnik sistemskega krmilnika (UG0576). Dokončanje zaporedja vklopa naprave in časovni razpored vklopa v funkcionalno stanje temelji na zadnjem vklopljenem napajalniku VDDI.	Po načrtu bodo izhodi med vklopom onemogočeni (tj. lebdeči). Ko števec POR dokončan, je DEVRST_N sproščen in vse VDDI V/I zaloge so dosegle svoje ~0.6 V, potem bodo IO-ji tristazirani z aktiviranim šibkim dvigom, dokler izhodi ne preidejo na uporabniški nadzor, kot je prikazano na slikah 9 in 10 v UG0576. Med vklopom ni šibkega vklopa, dokler vsi viri VDDI ne dosežejo ~0.6 V. Ključna prednost tega zaporedja je zadnja dobava VDDI, ki doseže ta aktivacijski prag ne bo imel aktiviranega šibkega povleka in bo namesto tega neposredno prešel iz onemogočenega načina v uporabniško določen način. To lahko pomaga minimizirati število zunanjih 1K pull-down uporov, potrebnih za načrte, ki imajo večino I/O bank, ki jih napaja zadnji VDDI, da se dvigne. Za vse druge V/I banke, ki jih napaja kateri koli napajalnik VDDI, razen zadnji napajalnik VDDI, ki se dvigne, kritični izhodi, ki morajo med vklopom ostati nizki, zahtevajo zunanji 1K-ohmski upor navzdol.
Počakajte vsaj 51 ms ->
VDDI (vsi IO banke)
OR
VDD/ SERDES_VD DAIO ->
VPP/ VDDPLL/ 3.3V_VDDI ->
Počakajte vsaj 51 ms ->
VDDI (brez 3.3 V_VD DI)

 Premisleki med trditvijo DEVRST_N in izklopom

Če AC439: Smernice za načrtovanje in postavitev plošče za RTG4 FPGA Opombe o uporabi smernic ne upoštevate, ponovnoview naslednje podrobnosti:

1. Za podana zaporedja izklopov v tabeli 2-2 lahko uporabnik vidi V/I napake ali zagon in prehodne tokovne dogodke.
2. Kot je navedeno v obvestilu o nasvetih za stranke (CAN) 19002.5, lahko odstopanje od zaporedja izklopov, ki je priporočeno v podatkovnem listu RTG4, sproži prehodni tok na napajanju 1.2 V VDD. Če je napajanje 3.3 V VPP rampzmanjšan pred napajanjem 1.2 V VDD, bo opazen prehodni tok na VDD, ko VPP in DEVRST_N (napajana z VPP) dosežeta približno 1.0 V. Ta prehodni tok se ne pojavi, če je bil VPP nazadnje izklopljen, v skladu s priporočilom na podatkovnem listu.
   1. Velikost in trajanje prehodnega toka sta odvisna od zasnove, programirane v FPGA, specifične ločilne kapacitivnosti plošče in prehodnega odziva 1.2 V vol.tage regulator. V redkih primerih so opazili prehodni tok do 25 A (ali 30 vatov pri nominalnem napajanju 1.2 V VDD). Zaradi porazdeljene narave tega prehodnega toka VDD po ​​celotni strukturi FPGA (ki ni lokaliziran na določenem območju) in njegovega kratkega trajanja ni pomislekov glede zanesljivosti, če je prehodni pojav ob izklopu 25 A ali manj.
   2. Kot najboljša praksa načrtovanja sledite priporočilom v podatkovnem listu, da se izognete prehodnemu toku.
3. V/I napake so lahko približno 1.7 V za 1.2 ms.
   1. Opaziti je mogoče veliko motenj na izhodih, ki poganjajo Nizko ali Tristanje.
   2. Opaziti je mogoče nizko napako na izhodih, ki poganjajo visoko vrednost (nizke motnje ni mogoče ublažiti z dodajanjem 1 KΩ pull-down).
4. Izklop VDDIx najprej omogoči monotoni prehod iz visokega v nizki, vendar se izhod za kratek čas zniža na nizko, kar bi vplivalo na uporabniško ploščo, ki poskuša od zunaj dvigniti izhod na visoko raven, ko je RTG4 VDDIx izklopljen. RTG4 zahteva, da se V/I ploščice ne poganjajo od zunaj nad Voltage torej, če je zunanji upor dodan drugemu napajalnemu vodilu, bi se moral izklopiti hkrati z napajanjem VDDIx.
   Tabela 2-2. Scenariji V/I napak, ko ne upoštevate priporočenega zaporedja izklopov v AC439

   Privzeto izhodno stanje	VDD (1.2 V)	VDDIx (<3.3 V) VDDIx (3.3 V)	VPP (3.3 V)	DEVRST_N	Vedenje ob izklopu
   					V/I napaka	Current In- Rush
   I/O Driving Low ali Tristated	Ramp navzdol po VPP v poljubnem vrstnem redu		Ramp najprej navzdol	Vezan na VPP	da1	ja
   	Ramp navzdol v poljubnem vrstnem redu za trditvijo DEVRST_N			Trdi pred morebitnimi dobavami ramp navzdol	da1	št
   I/O Driving High	Ramp navzdol po VPP v poljubnem vrstnem redu		Ramp najprej navzdol	Vezan na VPP	ja	ja
   	Ramp navzdol v poljubnem vrstnem redu pred VPP		Ramp dol zadnji	Vezan na VPP	št.2	št
   	Ramp navzdol v poljubnem vrstnem redu za trditvijo DEVRST_N			Trdi pred morebitnimi dobavami ramp navzdol	ja	št

   1. Priporočljiv je zunanji 1 KΩ pull-down upor za ublažitev velike napake na kritičnih V/I, ki mora med izklopom ostati nizek.
   2. Nizka napaka je opažena le pri V/I, ki je od zunaj potegnjen do napajalnika, ki ostane pod napajanjem kot VPP ramps dol. Vendar je to kršitev priporočenih delovnih pogojev naprave, saj PAD ne sme biti visok po ustreznem VDDIx ramps dol.
5. Če je uveljavljen DEVRST_N, lahko uporabnik vidi nizko napako na katerem koli izhodnem V/I, ki je visoko in je tudi od zunaj potegnjen navzgor prek upora do VDDI. Na primerample, z 1KΩ pull-up uporom, nizka motnja, ki doseže najmanjšo voltage 0.4 V s trajanjem 200 ns se lahko pojavi pred obdelavo izhoda.

Opomba: DEVRST_N ne sme biti potegnjen nad VPP voltage. Da bi se izognili zgoraj navedenemu, je zelo priporočljivo, da sledite zaporedju vklopa in izklopa, opisanega v AC439: smernice za načrtovanje in postavitev plošče za opombo o uporabi RTG4 FPGA.

Zgodovina revizij

Zgodovina revizij opisuje spremembe, ki so bile izvedene v dokumentu. Spremembe so navedene po reviziji, začenši s trenutno objavo.

Tabela 3-1. pregled zgodovine

Revizija	Datum	Opis
A	04/2022	• Med potrditvijo DEVRST_N bodo vsi V/I RTG4 tristatirani. Izhodi, ki jih poganja visoko tkanina FPGA in od zunaj vlečejo visoko na ploščo, lahko doživijo majhno napako, preden vstopijo v stanje tristanja. Zasnovo plošče s takšnim izhodnim scenarijem je treba analizirati, da bi razumeli vpliv medsebojnih povezav na izhode FPGA, ki bi lahko povzročili napako, ko je uveljavljen DEVRST_N. Za več informacij glejte 5. korak v razdelku 2.2. Premisleki med trditvijo DEVRST_N in izklopom. • Preimenovano Izklop na razdelek 2.2. Premisleki med trditvijo DEVRST_N in izklopom. • Pretvorjeno v predlogo Microchip.
2	02/2022	• Dodan razdelek Power-Up. • Dodan razdelek Power Sequencing.
1	07/2019	Prva objava tega dokumenta.

Podpora za Microchip FPGA

Skupina izdelkov Microchip FPGA podpira svoje izdelke z različnimi podpornimi storitvami, vključno s storitvami za stranke, centrom za tehnično podporo strankam, webspletno mesto in prodajne pisarne po vsem svetu. Strankam priporočamo, da obiščejo Microchipove spletne vire, preden stopijo v stik s podporo, saj je zelo verjetno, da so na njihova vprašanja že odgovorili.
Obrnite se na center za tehnično podporo prek webspletnem mestu www.microchip.com/support. Navedite številko dela naprave FPGA, izberite ustrezno kategorijo ohišja in naložite načrt files med ustvarjanjem primera tehnične podpore.
Obrnite se na službo za stranke za netehnično podporo za izdelke, kot so cene izdelkov, nadgradnje izdelkov, informacije o posodobitvah, status naročila in avtorizacija.

• Iz Severne Amerike pokličite 800.262.1060
• ostali svet, pokličite 650.318.4460
• Faks, od koder koli na svetu, 650.318.8044

mikročip Webmesto

Microchip nudi spletno podporo prek našega webspletno mesto na www.microchip.com/. to webspletno mesto se uporablja za izdelavo filein informacije, ki so zlahka dostopne strankam. Nekatere razpoložljive vsebine vključujejo:

• Podpora za izdelke – Podatkovni listi in napake, opombe o uporabi in sampprogrami, oblikovalski viri, uporabniški priročniki in podporni dokumenti strojne opreme, najnovejše izdaje programske opreme in arhivirana programska oprema
• Splošna tehnična podpora – Pogosto zastavljena vprašanja (FAQ), zahteve za tehnično podporo, spletne razpravne skupine, seznam članov partnerskega programa Microchip design
• Podjetje Microchip – Vodniki za izbiro in naročanje izdelkov, najnovejša sporočila za javnost podjetja Microchip, seznam seminarjev in dogodkov, seznam prodajnih pisarn podjetja Microchip, distributerjev in predstavnikov tovarn

Storitev obveščanja o spremembi izdelka

Microchipova storitev obveščanja o spremembah izdelkov pomaga strankam obveščati o izdelkih Microchip. Naročniki bodo prejeli e-poštno obvestilo vsakič, ko pride do sprememb, posodobitev, revizij ali napak v zvezi z določeno družino izdelkov ali razvojnim orodjem, ki jih zanima.
Za registracijo pojdite na www.microchip.com/pcn in sledite navodilom za registracijo.

Podpora uporabnikom

Uporabniki izdelkov Microchip lahko prejmejo pomoč prek več kanalov:

• Distributer ali zastopnik
• Lokalna prodajna pisarna
• Inženir za vgrajene rešitve (ESE)
• Tehnična podpora

Stranke naj se za podporo obrnejo na svojega distributerja, predstavnika ali ESE. Strankam so na voljo tudi lokalne prodajne pisarne. Seznam prodajnih pisarn in lokacij je vključen v ta dokument.
Tehnična podpora je na voljo prek webspletno mesto na: www.microchip.com/support

Funkcija zaščite kode Microchip Devices

Upoštevajte naslednje podrobnosti funkcije zaščite kode na izdelkih Microchip:

• Izdelki Microchip izpolnjujejo specifikacije v njihovem posebnem podatkovnem listu Microchip.
• Microchip verjame, da je njegova družina izdelkov varna, če se uporablja na predviden način, v okviru operativnih specifikacij in v normalnih pogojih.
• Microchip ceni in agresivno ščiti svoje pravice intelektualne lastnine. Poskusi kršitve zaščitnih funkcij kode izdelka Microchip so strogo prepovedani in lahko kršijo Zakon o elektronskih avtorskih pravicah.
• Niti Microchip niti kateri koli drug proizvajalec polprevodnikov ne more jamčiti za varnost svoje kode. Zaščita kode ne pomeni, da jamčimo, da je izdelek "nezlomljiv". Zaščita kode se nenehno razvija. Microchip je zavezan nenehnemu izboljševanju funkcij zaščite kode naših izdelkov.

Pravno obvestilo

• To publikacijo in informacije v njej lahko uporabljate samo z izdelki Microchip, vključno z načrtovanjem, testiranjem in integracijo izdelkov Microchip z vašo aplikacijo. Uporaba teh informacij na kakršen koli drug način krši te pogoje. Informacije o aplikacijah naprave so na voljo samo za vaše udobje in jih je mogoče nadomestiti
  po posodobitvah. Vaša odgovornost je zagotoviti, da vaša aplikacija ustreza vašim specifikacijam. Za dodatno podporo se obrnite na lokalno prodajno pisarno družbe Microchip ali pridobite dodatno podporo na www.microchip.com/en-us/support/design-help/client-support-services.
• TE INFORMACIJE ZAGOTAVLJA MICROCHIP "TAKŠNE, KOT SO". MICROCHIP NE DAJE NOBENIH IZJAV ALI JAMSTEV KAKRŠNEKOLI VRSTE, BODISI IZRECNIH ALI POSREDNIH, PISNIH ALI USTNIH, ZAKONSKIH
  ALI KAKO DRUGAČE POVEZANO Z INFORMACIJAMI, VKLJUČNO, VENDAR NE OMEJENO NA KAKRŠNE KOLI POSREDNE GARANCIJE O NEKRŠITVI, PRIMERNOSTI ZA PRODAJO IN PRIMERNOSTI ZA DOLOČEN NAMEN, ALI GARANCIJE, POVEZANE Z NJEGOVIM STANJEM, KAKOVOSTJO ALI DELOVANJEM.
• MICROCHIP V NOBENEM PRIMERU NE BO ODGOVOREN ZA KAKRŠNO KOLI POSREDNO, POSEBNO, KAZNOVALNO, NAKLJUČNO ALI POSLEDIČNO IZGUBO, ŠKODO, STROŠKE ALI IZDATKE KAKRŠNEKOLI VRSTE, POVEZANE Z INFORMACIJAMI ALI NJIHOVO UPORABO, NE glede na to, KI SO POVZROČENI, TUDI ČE MICROCHIP JE BIL OBVEŠČEN O MOŽNOSTI ALI JE ŠKODA PREDVIDLJIVA. V NAJBOLJŠEM MERU, KI GA DOVOLJUJE ZAKON, SKUPNA ODGOVORNOST MICROCHIPA ZA VSE ZAHTEVKE, KAKRŠNOLI POVEZANE Z INFORMACIJO ALI NJENO UPORABO, NE BO PRESEGALA ZNESKA PRISTOJBIN, ČE OBSTAJAJO, KI STE GA PLAČALI NEPOSREDNO MICROCHIPU ZA INFORMACIJO.
  Uporaba naprav Microchip v aplikacijah za vzdrževanje življenja in/ali varnost je v celoti na kupčevo tveganje in kupec se strinja, da bo branil, odškodoval in zaščitil Microchip pred kakršno koli škodo, zahtevki, tožbami ali stroški, ki so posledica takšne uporabe. Nobene licence se ne posredujejo, implicitno ali kako drugače, v okviru pravic intelektualne lastnine družbe Microchip, razen če je navedeno drugače.

Blagovne znamke

• Ime in logotip Microchip, logotip Microchip, Adaptec, AnyRate, AVR, logotip AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, logotip Microsemi, MOST, logotip MOST, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, logotip PIC32, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, logotip SST, SuperFlash , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron in XMEGA so registrirane blagovne znamke Microchip Technology Incorporated v ZDA in drugih državah.
• AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, logotip ProASIC Plus, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath in ZL so registrirane blagovne znamke Microchip Technology Incorporated v ZDA
• Adjacent Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DAM , ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, serijsko programiranje v vezju, ICSP, INICnet, inteligentno vzporedno povezovanje, povezljivost med čipi, blokiranje tresenja, gumb na zaslonu, maxCrypto, maks.View, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express, NVMe, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE , Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect in ZENA so blagovne znamke Microchip Technology Incorporated v
  ZDA in drugih državah.
• SQTP je storitvena znamka Microchip Technology Incorporated v ZDA. Logotip Adaptec, Frequency on Demand, Silicon Storage Technology, Symmcom in Trusted Time so registrirane blagovne znamke Microchip Technology Inc. v drugih državah.
• GestIC je registrirana blagovna znamka Microchip Technology Germany II GmbH & Co. KG, hčerinske družbe Microchip Technology Inc., v drugih državah.
  Vse druge tukaj omenjene blagovne znamke so last njihovih podjetij.
  © 2022, Microchip Technology Incorporated in njegove podružnice. Vse pravice pridržane.
  ISBN: 978-1-6683-0362-7

Sistem vodenja kakovosti

Za informacije o Microchipovih sistemih vodenja kakovosti obiščite www.microchip.com/quality.

Prodaja in servis po vsem svetu

AMERIKE	AZIJA/PACIFIK	AZIJA/PACIFIK	EVROPA
Poslovni urad 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 faks: 480-792-7277 Tehnična podpora: www.microchip.com/support Web Naslov: www.microchip.com Atlanta Duluth, GA Tel: 678-957-9614 faks: 678-957-1455 Austin, TX Tel: 512-257-3370 Boston Westborough, MA Tel.: 774-760-0087 faks: 774-760-0088 Chicago Itasca, IL Tel: 630-285-0071 faks: 630-285-0075 Dallas Addison, Teksas Tel: 972-818-7423 faks: 972-818-2924 Detroit Novi, MI Tel: 248-848-4000 Houston, TX Tel: 281-894-5983 Indianapolis Noblesville, IN Tel.: 317-773-8323 faks: 317-773-5453 Tel: 317-536-2380 Los Angeles Mission Viejo, CA Tel.: 949-462-9523 faks: 949-462-9608 Tel: 951-273-7800 Raleigh, NC Tel: 919-844-7510 New York, NY Tel: 631-435-6000 San Jose, CA Tel: 408-735-9110 Tel: 408-436-4270 Kanada – Toronto Tel: 905-695-1980 faks: 905-695-2078	Avstralija – Sydney Tel.: 61-2-9868-6733 Kitajska – Peking Tel.: 86-10-8569-7000 Kitajska – Chengdu Tel.: 86-28-8665-5511 Kitajska - Chongqing Tel.: 86-23-8980-9588 Kitajska – Dongguan Tel.: 86-769-8702-9880 Kitajska – Guangzhou Tel.: 86-20-8755-8029 Kitajska – Hangzhou Tel.: 86-571-8792-8115 Kitajska – Hong Kong SAR Tel.: 852-2943-5100 Kitajska - Nanjing Tel.: 86-25-8473-2460 Kitajska – Qingdao Tel.: 86-532-8502-7355 Kitajska – Šanghaj Tel.: 86-21-3326-8000 Kitajska – Shenyang Tel.: 86-24-2334-2829 Kitajska – Shenzhen Tel.: 86-755-8864-2200 Kitajska – Suzhou Tel.: 86-186-6233-1526 Kitajska – Wuhan Tel.: 86-27-5980-5300 Kitajska – Xian Tel.: 86-29-8833-7252 Kitajska - Xiamen Tel.: 86-592-2388138 Kitajska - Zhuhai Tel.: 86-756-3210040	Indija – Bangalore Tel.: 91-80-3090-4444 Indija – New Delhi Tel.: 91-11-4160-8631 Indija - Puna Tel.: 91-20-4121-0141 Japonska – Osaka Tel.: 81-6-6152-7160 Japonska – Tokio Tel: 81-3-6880-3770 Koreja – Daegu Tel.: 82-53-744-4301 Koreja – Seul Tel.: 82-2-554-7200 Malezija - Kuala Lumpur Tel.: 60-3-7651-7906 Malezija – Penang Tel.: 60-4-227-8870 Filipini – Manila Tel.: 63-2-634-9065 Singapur Tel.: 65-6334-8870 Tajvan – Hsin Chu Tel.: 886-3-577-8366 Tajvan - Kaohsiung Tel.: 886-7-213-7830 Tajvan - Taipei Tel.: 886-2-2508-8600 Tajska – Bangkok Tel.: 66-2-694-1351 Vietnam – Ho Chi Minh Tel.: 84-28-5448-2100	Avstrija – Wels Tel.: 43-7242-2244-39 Faks: 43-7242-2244-393 Danska – Kopenhagen Tel.: 45-4485-5910 Faks: 45-4485-2829 Finska – Espoo Tel.: 358-9-4520-820 Francija – Pariz Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Nemčija – Garching Tel.: 49-8931-9700 Nemčija – Haan Tel.: 49-2129-3766400 Nemčija – Heilbronn Tel.: 49-7131-72400 Nemčija – Karlsruhe Tel.: 49-721-625370 Nemčija – München Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Nemčija – Rosenheim Tel.: 49-8031-354-560 Izrael – Ra'anana Tel.: 972-9-744-7705 Italija – Milano Tel.: 39-0331-742611 Faks: 39-0331-466781 Italija – Padova Tel.: 39-049-7625286 Nizozemska – Drunen Tel.: 31-416-690399 Faks: 31-416-690340 Norveška – Trondheim Tel: 47-72884388 Poljska – Varšava Tel.: 48-22-3325737 Romunija – Bukarešta Tel: 40-21-407-87-50 Španija - Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Švedska – Gothenberg Tel: 46-31-704-60-40 Švedska – Stockholm Tel.: 46-8-5090-4654 Velika Britanija – Wokingham Tel.: 44-118-921-5800 Faks: 44-118-921-5820

© 2022 Microchip Technology Inc. in njegove podružnice

Dokumenti / Viri

MICROCHIP RTG4 dodatek RTG4 FPGAs načrtovanje plošče in smernice za postavitev [pdf] Uporabniški priročnik Dodatek RTG4 Smernice za načrtovanje in postavitev plošče RTG4 FPGA, RTG4, Dodatek Smernice za načrtovanje in postavitev plošče RTG4 FPGA, smernice za načrtovanje in postavitev

Reference

• Uporabniški priročnik