MICROCHIP RTG4 lisa RTG4 FPGA tahvli disaini ja paigutuse juhised

Sissejuhatus

See lisa AC439: tahvli disaini ja paigutuse juhised RTG4 FPGA rakenduse märkusele sisaldab lisateavet, rõhutamaks, et 3. versioonis või hilisemas versioonis avaldatud DDR9 pikkuse sobitamise juhised on ülimuslikud RTG4™ arenduskomplekti jaoks kasutatava plaadipaigutuse ees. Algselt oli RTG4 arenduskomplekt saadaval ainult koos Engineering Siliconiga (ES). Pärast esialgset väljalaskmist asustati komplekt hiljem standardse (STD) kiirusastme ja -1 kiiruse klassi RTG4 tootmisseadmetega. Osanumbrid RTG4-DEV-KIT ja RTG4-DEV-KIT-1 on varustatud vastavalt STD ja -1 kiirusklassi seadmetega.
Lisaks sisaldab see lisa üksikasju seadme sisend-/väljundkäitumise kohta erinevate sisse- ja väljalülitamise järjestuste puhul, samuti DEVRST_N kinnitust tavatöö ajal.

RTG4-DEV-KIT DDR3 plaadi paigutuse analüüs

• RTG4 arenduskomplekt rakendab 32-bitise andme- ja 4-bitise ECC DDR3 liidese mõlema sisseehitatud RTG4 FDDR-kontrolleri ja PHY-ploki jaoks (FDDR East ja West). Liides on füüsiliselt korraldatud viie andmebaidi ribana.
• Komplekt järgib marsruutimise skeemi, nagu on kirjeldatud AC3 jaotises DDR439 paigutusjuhised: RTG4 FPGA rakenduse märkuse plaadi kujundamise ja paigutuse juhised. Kuna aga see arenduskomplekt koostati enne rakenduse märkuse avaldamist, ei vasta see rakenduse märkuses kirjeldatud uuendatud pikkuse sobitamise juhistele. DDR3 spetsifikatsioonis on kirjutustehingu (DSS) ajal igas DDR750 mäluseadmes andmevalgustuse (DQS) ja DDR3 kella (CK) vahelisele kalduvusele +/- 3 ps.
• Kui järgitakse rakenduse märkuse AC439 versiooni 9 või uuemate versioonide pikkuse sobitamise juhiseid, vastab RTG4 plaadi paigutus tDQSS-i piirangule nii -1 kui ka STD kiirusastmega seadmete jaoks kogu protsessi vältel, vol.tage ja temperatuuri (PVT) töövahemik, mida toetavad RTG4 tootmisseadmed. See saavutatakse halvimal juhul DQS-i ja CK vahelise RTG4 kontaktide vahelise väljundi kallutamise arvessevõtmisega. Täpsemalt, kui kasutate
  sisseehitatud RTG4 FDDR-kontroller pluss PHY, halvimatel juhtudel juhib DQS CK-d maksimaalselt 370 ps võrra -1 kiirusega seadme puhul ja DQS viib CK-d maksimaalselt 447 ps võrra STD-kiirusega seadmele.
• Tabelis 1-1 näidatud analüüsi põhjal vastab RTG4-DEV-KIT-1 tDQSS piirangutele igas mäluseadmes, halvimatel töötingimustel RTG4 FDDR jaoks. Kuid nagu on näidatud tabelis 1-2, ei vasta STD kiirusklassi RTG4 seadmetega täidetud RTG4-DEV-KIT paigutus halvimatel töötingimustel möödalennutopoloogia neljanda ja viienda mäluseadme tDQSS-ile. RTG4 FDDR jaoks. Üldiselt kasutatakse RTG4-DEV-KIT-i tüüpilistes tingimustes, näiteks toatemperatuuril laborikeskkonnas. Seetõttu ei ole see halvima juhtumi analüüs tüüpilistes tingimustes kasutatava RTG4-DEV-KIT-i puhul kohaldatav. Analüüs toimib eksampmiks on oluline järgida AC3-s loetletud DDR439 pikkuse sobitamise juhiseid, et kasutajaplaadi disain vastaks lennurakenduse tDQSS-ile.
• Et seda eksample ja demonstreerida, kuidas käsitsi kompenseerida RTG4 plaadi paigutust, mis ei vasta AC439 DDR3 pikkuse sobitamise juhistele, RTG4-DEV-KIT koos STD kiirusklassi seadmetega suudab halvimatel tingimustel siiski täita tDQSS-i igas mäluseadmes, sest sisseehitatud RTG4 FDDR-kontroller pluss PHY on võimeline viivitama DQS-signaali staatiliselt iga andmebaidiraja kohta. Seda staatilist nihet saab kasutada DQS-i ja CK vahelise nihke vähendamiseks mäluseadmel, mille tDQSS on > 750 ps. Lisateavet staatilise viivituse juhtelementide (registris REG_PHY_WR_DQS_SLAVE_RATIO) kasutamise kohta DQS-i jaoks kirjutamistoimingu ajal leiate jaotisest UG0573: RTG4 FPGA suure kiirusega DDR-liideste kasutusjuhend. Seda viivitusväärtust saab Libero® SoC-s kasutada automaatse lähtestusega FDDR-kontrolleri käivitamisel, muutes automaatselt genereeritud CoreABC FDDR-i lähtestamiskoodi. Sarnast protsessi saab rakendada ka kasutajaplaadi paigutusele, mis ei vasta iga mäluseadme tDQSS-ile.

Tabel 1-1. RTG4-DEV-KIT-1 tDQSS-arvutuse hindamine -1 osade ja FDDR1 liidese jaoks

Tee analüüsitud	Kella pikkus (miilides)	Kella levimise viivitus (ps)	Andmete pikkus (miilides)	Andmete levitamine n Viivitus (ps)	Erinevus CLKDQS-i vahel marsruutimise tõttu (miilides)	tDQSS igal mälul, pärast plaadi viltu + FPGA DQSCLK viltu (ps)
FPGA-1. mälu	2578	412.48	2196	351.36	61.12	431.12
FPGA-2. mälu	3107	497.12	1936	309.76	187.36	557.36
FPGA-3. mälu	3634	581.44	2231	356.96	224.48	594.48
FPGA-4. mälu	4163	666.08	2084	333.44	332.64	702.64
FPGA-5. mälu	4749	759.84	2848	455.68	304.16	674.16

Märkus: Halvimatel tingimustel on RTG4 FDDR DDR3 DQS-CLK kalduvus -1 seadmete jaoks maksimaalne 370 ps ja minimaalne 242 ps.

Tabel 1-2. RTG4-DEV-KIT tDQSS-i arvutuse hindamine STD osade ja FDDR1 liidese jaoks

Tee analüüsitud	Kella pikkus (miilides)	Kella levimise viivitus (ps)	Andmete pikkus (miilides)	Andmete levitamise viivitus (ps)	Erinevus CLKDQS-i vahel marsruutimise tõttu (miilides)	tDQSS igal mälul, pärast plaadi viltu + FPGA DQSCLK viltu (ps)
FPGA-1. mälu	2578	412.48	2196	351.36	61.12	508.12
FPGA-2. mälu	3107	497.12	1936	309.76	187.36	634.36
FPGA-3. mälu	3634	581.44	2231	356.96	224.48	671.48
FPGA-4. mälu	4163	666.08	2084	333.44	332.64	779.64
FPGA-5. mälu	4749	759.84	2848	455.68	304.16	751.16

Märkus.  Halvimatel tingimustel on STD-seadmete RTG4 FDDR DDR3 DQS-CLK kalduvus maksimaalne 447 ps ja minimaalne 302 ps.
Märkus: Selles analüüsis on kasutatud tahvli levimisviivituse hinnangut 160 ps/tolli kohta, ntample viitamiseks. Kasutajaplaadi tegelik plaadi levimise viivitus sõltub konkreetsest analüüsitavast plaadist.

Võimsusjärjestus

See lisa AC439: tahvli disaini ja paigutuse juhised RTG4 FPGA rakenduse märkusele sisaldab lisateavet, et rõhutada tahvli disainijuhiste järgimise kriitilisust. Veenduge, et järgitakse sisselülitamise ja väljalülitamise juhiseid.

Power-Up
Järgmises tabelis on loetletud soovitatavad sisselülitamise kasutusjuhud ja neile vastavad sisselülitamise juhised.

Tabel 2-1. Sisselülitamise juhised

Kasuta ümbrist	Järjestuse nõue	Käitumine	Märkmed
DEVRST_N Kehtib sisselülitamise ajal, kuni kõik RTG4 toiteallikad on saavutanud soovitatavad töötingimused	Ei mingit konkreetset ramp- vajalik eeltellimus. Supply ramp-üles peab tõusma monotoonselt.	Kui VDD ja VPP saavutavad aktiveerimisläve (VDD ~= 0.55 V, VPP ~= 2.2 V) ja DEVRST_N vabastatakse, POR viivituse loendur töötab Tüüpiliselt ~40 ms (maksimaalselt 50 ms), siis seadme sisselülitamine funktsioneerimiseks järgib jooniseid 11 ja 12 (DEVRST_N PUFT) / Süsteemikontrolleri kasutusjuhend (UG0576). Teisisõnu, see jada võtab 40 ms + 1.72036 ms (tüüpiline) alates punktist DEVRST_N vabastati. Pange tähele, et DEVRST_N edasine kasutamine ei oota POR-loendur funktsionaalsete ülesannete käivitamiseks ja seega kulub selleks jadaks vaid 1.72036 ms (tavaline).	Disaini järgi on väljundid sisselülitamise ajal keelatud (st ujuvad). Kord POR-loendur on lõpetatud, DEVRST_N vabastatakse ja kõik VDDI I/O tarvikud on jõudnud nendeni ~0.6 V läviväärtus, siis on sisendid/väljundid kolmikseisundis nõrga tõmbamisega, kuni väljundid lähevad üle kasutaja juhtimisele, nagu UG11 joonised 12 ja 0576. Kriitilised väljundid, mis peavad sisselülitamise ajal jääma madalaks, nõuavad välist 1K-oomilist tõmbetakistit.
DEVRST_N üles tõmmatud VPP-le ja kõik tarvikud ramp üles umbes samal ajal	VDDPLL ei tohi olla viimane toiteallikas ramp üles ja peab saavutama minimaalse soovitatava töömahutage enne viimast tarnimist (VDD või VDDI) käivitab rampPLL-luku väljundi vältimiseks tõrkeid. CCC/PLL READY_VDDPLL kasutamise kohta leiate selgitusi RTG4 kellaressursside kasutusjuhendist (UG0586). sisend, et eemaldada VDDPLL-i toiteallika järjestusnõuded. Ühendage SERDES_x_Lyz_VDDAIO VDD-ga sama toiteallikaga või veenduge, et need käivituvad samaaegselt.	Kui VDD ja VPP saavutavad aktiveerimisläve (VDD ~ = 0.55 V, VPP ~ = 2.2 V), 50 ms POR viivituse loendur töötab. Seadme sisselülitamine funktsionaalse ajastusega järgib Süsteemikontrolleri kasutusjuhendi (UG9) joonised 10 ja 0576 (VDD PUFT). Teisisõnu, koguaeg on 57.95636 ms.	Disaini järgi on väljundid sisselülitamise ajal keelatud (st ujuvad). Kord POR-loendur on lõpetatud, DEVRST_N vabastatakse ja kõik VDDI IO tarvikud on jõudnud nendeni ~0.6 V läviväärtus, siis on sisendid/väljundid kolmikseisundis nõrga tõmbamisega, kuni väljundid lähevad üle kasutaja juhtimisele, nagu UG9 joonised 10 ja 0576. Kriitilised väljundid, mis peavad sisselülitamise ajal jääma madalaks, nõuavad välist 1K-oomilist tõmbetakistit.

Kasuta ümbrist	Järjestuse nõue	Käitumine	Märkmed
VDD/ SERDES_VD DAIO -> VPP/VDDPLL ->	Jada on loetletud stsenaariumi veerus. DEVRST_N tõstetakse üles VPP-ks.	Kui VDD ja VPP jõuavad aktiveerimisläveni (VDD ~ = 0.55 V, VPP ~ = 2.2 V), on 50 ms POR viivituse loendur hakkab tööle. Seadme sisselülitamine funktsionaalse ajastusse järgib jooniseid 9 ja 10 (VDD PUFT). Süsteemikontrolleri kasutusjuhend (UG0576). Seadme sisselülitamise jada ja funktsionaalse ajastuse käivitamine põhineb viimasel sisselülitatud VDDI-toitel.	Disaini järgi on väljundid sisselülitamise ajal keelatud (st ujuvad). Kord POR-loendur on lõpetatud, DEVRST_N vabastatakse ja kõik VDDI I/O tarvikud on jõudnud nendeni ~0.6 V läviväärtus, siis IO-d kolmestatakse nõrga ülestõmbamisega, kuni väljundid lähevad üle kasutaja juhtimisele, nagu UG9 joonised 10 ja 0576. Sisselülitamise ajal ei toimu nõrka tõmbeaktiveerimist, kuni kõik VDDI toiteallikad jõuavad ~0.6 V-ni. Peamine eelis sellest järjestusest on viimane VDDI-varustus, mis jõuab sellel aktiveerimislävel ei ole nõrk tõmbamine aktiveeritud ja selle asemel lülitub see otse keelatud režiimist kasutaja määratud režiimi. See võib aidata minimeerida väliste 1K ripptakistite arvu, mida on vaja konstruktsioonide puhul, mille sisend- ja väljundpankadest saab toite viimasest VDDI-st. Kui kõik muud sisend- ja väljundpangad, mida toiteallikaks on mis tahes VDDI-toide peale viimase VDDI-toite, tõusevad, vajavad kriitilised väljundid, mis peavad sisselülitamise ajal madalaks jääma, välist 1K-oomilist tõmbetakistit.
Oodake vähemalt 51 ms ->
VDDI (kõik IO pangad)
OR
VDD/ SERDES_VD DAIO ->
VPP/ VDDPLL/ 3.3V_VDDI ->
Oodake vähemalt 51 ms ->
VDDI (mitte-3.3 V_VD DI)

 Kaalutlused DEVRST_N kinnituse ja väljalülitamise ajal

Kui AC439: tahvli disaini ja paigutuse juhised RTG4 FPGA rakenduse märkuse juhistele ei järgita, palun uuestiview järgmised üksikasjad:

1. Tabelis 2-2 toodud väljalülitusjärjestuste korral võib kasutaja näha I/O tõrkeid või sisselülitamist ja mööduvaid voolusündmusi.
2. Nagu on märgitud kliendi nõustamisteatises (CAN) 19002.5, võib kõrvalekalle RTG4 andmelehel soovitatud väljalülitusjärjestusest vallandada 1.2 V VDD toitel siirdevoolu. Kui 3.3 V VPP toide on rampVähendatud enne 1.2 V VDD toidet, täheldatakse VDD-l siirdevoolu, kui VPP ja DEVRST_N (toiteallikaks VPP) jõuavad ligikaudu 1.0 Vni. Seda siirdevoolu ei esine, kui VPP on andmelehe soovituse kohaselt viimasena välja lülitatud.
   1. Siirdevoolu suurus ja kestus sõltuvad FPGA-sse programmeeritud konstruktsioonist, plaadi spetsiifilisest lahtisidestusmahtuvusest ja 1.2 V voldi mööduvast reaktsioonist.tage regulaator. Harvadel juhtudel on täheldatud siirdevoolu kuni 25A (või 30 vatti nominaalsel 1.2 V VDD toiteallikal). Selle VDD siirdevoolu hajutatud olemuse tõttu kogu FPGA kangale (pole lokaliseeritud kindlas piirkonnas) ja selle lühikese kestuse tõttu ei ole töökindlusega probleeme, kui väljalülitamise siirdevool on 25 A või vähem.
   2. Parima disainitavana järgige andmelehe soovitust, et vältida siirdevoolu.
3. I/O tõrked võivad 1.7 ms jooksul olla ligikaudu 1.2 V.
   1. Võib täheldada kõrget tõrget madala või kolmeastmelise olekuga väljunditel.
   2. Täheldada võib madalat tõrget kõrgete väljunditel (madalat tõrget ei saa leevendada 1 KΩ rippmenüü lisamisega).
4. VDDIx-i väljalülitamine võimaldab esmalt monotoonset üleminekut kõrgelt madalale, kuid väljund langeb korraks madalaks, mis võib mõjutada kasutajaplaati, mis üritab RTG4 VDDIx-i väljalülitamisel väliselt väljundit kõrgele tõmmata. RTG4 nõuab, et sisend-/väljundpadjad ei oleks väliselt juhitavad VDDIx-panga toitevõimsusest kõrgemaltagSeega, kui väline takisti lisatakse teisele toiteliinile, peaks see välja lülituma samaaegselt VDDIx toitega.
   Tabel 2-2. I/O tõrkestsenaariumid, kui ei järgita AC439 soovitatud väljalülitusjärjestust

   Vaikeväljundi olek	VDD (1.2 V)	VDDIx (<3.3 V) VDDIx (3.3 V)	VPP (3.3 V)	DEVRST_N	Toite väljalülitamise käitumine
   					I/O tõrge	Praegune In- Rush
   I/O madalseisus või kolmeastmeline	Ramp alla pärast VPP-d suvalises järjekorras		Ramp kõigepealt alla	Seotud VPP-ga	jah1	Jah
   	Ramp alla suvalises järjekorras pärast DEVRST_N väidet			Väidetud enne mis tahes tarneid ramp alla	jah1	Ei
   I/O kõrgel	Ramp alla pärast VPP-d suvalises järjekorras		Ramp kõigepealt alla	Seotud VPP-ga	Jah	Jah
   	Ramp suvalises järjekorras enne VPP-d		Ramp alla viimaseks	Seotud VPP-ga	No2	Ei
   	Ramp alla suvalises järjekorras pärast DEVRST_N väidet			Väidetud enne mis tahes tarneid ramp alla	Jah	Ei

   1. Soovitatav on kasutada välist 1 KΩ tõmbetakistit, et leevendada kriitiliste sisendite/väljundite kõrget tõrget, mis peab toite väljalülitamise ajal jääma madalaks.
   2. Madalat tõrget täheldatakse ainult sisend-/väljundi puhul, mis on väljast tõmmatud kuni toiteallikani, mis jääb toiteallikaks VPP ramps maas. See on aga seadme soovitatud töötingimuste rikkumine, kuna PAD ei tohi olla kõrge pärast vastavat VDDIx r-iamps maas.
5. Kui DEVRST_N on kinnitatud, võib kasutaja näha madalat tõrget mis tahes väljund-I/O-s, mis töötab kõrgel ja mis on ka väliselt VDDI-le takisti kaudu üles tõmmatud. Näiteksample, 1KΩ tõmbetakistiga, madal tõrge, mis ulatub minimaalse mahunitagEnne väljundi töötlemist võib tekkida e 0.4 V kestusega 200 ns.

Märkus: DEVRST_N ei tohi tõmmata VPP mahust kõrgemaletage. Ülaltoodu vältimiseks on tungivalt soovitatav järgida sisse- ja väljalülitamise järjestusi, mida on kirjeldatud dokumendis AC439: RTG4 FPGA rakenduse märkus tahvli disaini ja paigutuse juhised.

Läbivaatamise ajalugu

Redaktsiooniajalugu kirjeldab dokumendis rakendatud muudatusi. Muudatused on loetletud redaktsioonide kaupa, alustades praegusest väljaandest.

Tabel 3-1. Läbivaatamise ajalugu

Läbivaatamine	Kuupäev	Kirjeldus
A	04/2022	• DEVRST_N kinnitamise ajal on kõik RTG4 sisendid/väljundid kolmikstaadiumis. Väljundid, mida juhib kõrgele FPGA kangas ja mis on plaadil väliselt kõrgele tõmmatud, võivad enne kolmeastmelisse seisundisse sisenemist kogeda madalat tõrget. Sellise väljundstsenaariumiga plaadi kujundust tuleb analüüsida, et mõista FPGA-väljundite vastastikuste ühenduste mõju, mis võivad DEVRST_N-i kinnitamisel tõrkele minna. Lisateabe saamiseks vaadake jaotise 5. sammu 2.2. Kaalutlused DEVRST_N kinnituse ja väljalülitamise ajal. • Ümbernimetatud Väljalülitus jaotisele 2.2. Kaalutlused DEVRST_N kinnituse ja väljalülitamise ajal. • Teisendatud Microchip malliks.
2	02/2022	• Lisatud Power-Up jaotis. • Lisatud jaotis Power Sequencing.
1	07/2019	Selle dokumendi esimene avaldamine.

Mikrokiibi FPGA tugi

Microchip FPGA tootegrupp toetab oma tooteid erinevate tugiteenustega, sealhulgas klienditeenindus, klienditeenindus, klienditeenindus, a websaidil ja ülemaailmsetes müügiesindustes. Klientidel soovitatakse enne klienditoega ühenduse võtmist külastada Microchipi veebiressursse, kuna on väga tõenäoline, et nende päringutele on juba vastatud.
Võtke ühendust tehnilise toe keskusega läbi websaidil www.microchip.com/support. Mainige FPGA seadme osa number, valige sobiv korpuse kategooria ja laadige üles kujundus files tehnilise toe juhtumi loomisel.
Võtke ühendust klienditeenindusega mittetehnilise tootetoe saamiseks, nagu toote hind, tooteuuendused, värskendusteave, tellimuse olek ja autoriseerimine.

• Põhja-Ameerikast helistage numbril 800.262.1060 XNUMX XNUMX
• mujal maailmas helistage numbril 650.318.4460 XNUMX XNUMX
• Faks kõikjalt maailmast, 650.318.8044 XNUMX XNUMX

Mikrokiip Websaidile

Microchip pakub veebituge meie kaudu websait aadressil www.microchip.com/. See webvalmistamiseks kasutatakse saiti files ja teave on klientidele hõlpsasti kättesaadav. Osa saadaolevast sisust hõlmab järgmist:

• Tootetugi – Andmelehed ja vead, rakendusmärkused ja sample programmid, disainiressursid, kasutusjuhendid ja riistvara tugidokumendid, uusimad tarkvaraväljaanded ja arhiveeritud tarkvara
• Üldine tehniline tugi – Korduma kippuvad küsimused (KKK), tehnilise toe taotlused, veebipõhised arutelurühmad, Microchipi disainipartnerite programmi liikmete loend
• Microchipi äri – Tootevaliku- ja tellimisjuhendid, Microchipi viimased pressiteated, seminaride ja ürituste loetelu, Microchipi müügiesinduste, edasimüüjate ja tehase esindajate nimekirjad

Tootemuudatuste teavitusteenus

Microchipi tootemuudatuste teavitusteenus aitab hoida kliente Microchipi toodetega kursis. Tellijad saavad e-posti teel teatise alati, kui konkreetse tooteperekonna või huvipakkuva arendustööriistaga on seotud muudatusi, uuendusi, muudatusi või vigu.
Registreerimiseks minge aadressile www.microchip.com/pcn ja järgige registreerimisjuhiseid.

Klienditugi

Microchipi toodete kasutajad saavad abi mitme kanali kaudu:

• Turustaja või esindaja
• Kohalik müügiesindus
• Manustatud lahenduste insener (ESE)
• Tehniline tugi

Kliendid peaksid abi saamiseks võtma ühendust oma turustaja, esindaja või ESE-ga. Klientide abistamiseks on saadaval ka kohalikud müügiesindused. Selles dokumendis on müügiesinduste ja asukohtade loetelu.
Tehniline tugi on saadaval aadressil websait aadressil: www.microchip.com/support

Mikrokiibi seadmete koodikaitse funktsioon

Pange tähele järgmisi Microchipi toodete koodikaitse funktsiooni üksikasju:

• Mikrokiibi tooted vastavad nende konkreetsel mikrokiibi andmelehel sisalduvatele spetsifikatsioonidele.
• Microchip usub, et selle tooteperekond on turvaline, kui seda kasutatakse ettenähtud viisil, tööspetsifikatsioonide piires ja tavatingimustes.
• Mikrokiip väärtustab ja kaitseb agressiivselt oma intellektuaalomandi õigusi. Katsed rikkuda Microchipi toote koodikaitsefunktsioone on rangelt keelatud ja võivad rikkuda Ameerika Ühendriikide autorikaitse seadust.
• Ei Microchip ega ükski teine ​​pooljuhtide tootja ei saa garanteerida oma koodi turvalisust. Koodikaitse ei tähenda, et me garanteerime, et toode on purunematu. Koodikaitse areneb pidevalt. Microchip on pühendunud oma toodete koodikaitsefunktsioonide pidevale täiustamisele.

Õiguslik teade

• Seda väljaannet ja siin olevat teavet võib kasutada ainult Microchipi toodetega, sealhulgas Microchipi toodete kavandamiseks, testimiseks ja integreerimiseks teie rakendusega. Selle teabe kasutamine muul viisil rikub neid tingimusi. Teave seadme rakenduste kohta on esitatud ainult teie mugavuse huvides ja see võib asendada
  uuenduste järgi. Teie vastutate selle eest, et teie rakendus vastaks teie spetsifikatsioonidele. Täiendava toe saamiseks võtke ühendust kohaliku Microchipi müügiesindusega või hankige täiendavat tuge aadressil www.microchip.com/en-us/support/design-help/client-support-services.
• SELLE TEABE ESITAB MIKROKIIP „NAGU ON”. MIKROKIIP EI ANNA MINGI SELGITAVAD VÕI KAUDSEID, KIRJALIKKU VÕI SUULISED, KOHUSTUSLIKUD GARANTIID
  VÕI MUULISELT SEOTUD TEABEGA, KUID MITTE PIIRATUD, KAUDSEID GARANTIID MITTERIIKKUMISE, KAUBANDUSVÕIME JA KONKREETSEKS EESMÄRGIKS SOBIVUSE VÕI SELLE SEISUKORRA VÕI KVALITEEDIGA SEOTUD GARANTIIDEGA.
• MICROCHIP EI VASTUTA MISGIGI KAUDSE, ERILISE, KARISTUSLIKU, JUHUSLIKU VÕI JÄRGNIKKU KAOTUSE, KAHJUDE, KULU VÕI MINGI LIIGI KULUD EEST, ÜHTEGI MIS TAHES SEOTUD TEABE VÕI SELLE KASUTAMISEGA, ON TEAVITATUD VÕIMALUSEST VÕI ON KAHJUD ETTEAVATAVAD. SEADUSEGA LUBATUD TÄIELIKULT EI ÜLETA MICROCHIPI KOGUVASTUTUS KÕIGI NÕUETE KOHTA, MIS MILLAL MILLE MÕELIKULT SEOTUD TEABE VÕI SELLE KASUTAMISEGA.
  Microchipi seadmete kasutamine elu toetavates ja/või ohutusrakendustes on täielikult ostja vastutusel ning ostja nõustub kaitsma, hüvitama ja kahjutuks hoidma Microchipi sellisest kasutamisest tulenevate kahjude, nõuete, hagide või kulude eest. Mikrokiibi intellektuaalomandi õiguste alusel ei edastata litsentse, ei kaudselt ega muul viisil, kui pole öeldud teisiti.

Kaubamärgid

• Mikrokiibi nimi ja logo, Microchipi logo, Adaptec, AnyRate, AVR, AVR logo, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXTouch, MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST logo, SuperFlash , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron ja XMEGA on ettevõtte Microchip Technology Incorporated registreeritud kaubamärgid USA-s ja teistes riikides.
• AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet- Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath ja ZL on ettevõtte Microchip Technology Incorporated USA-s registreeritud kaubamärgid.
• Külgneva klahvi summutamine, AKS, digitaalajastu analoog, mis tahes kondensaator, AnyIn, AnyOut, laiendatud lülitus, BlueSky, BodyCom, CodeGuard, krüptoautentimine, krüptoautomotive, krüptokaaslane, krüptokontroller, dsPICDEM, dsPICDEM, ds, dünaamiline verer, d. , ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit Serial Programming, ICSP, INICnet, intelligentne paralleelsus, kiipidevaheline ühenduvus, värinablokeerija, nupp ekraanil, max krüpto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB sertifitseeritud logo, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express, NVMe, kõiketeadv koodi genereerimine, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, REALICEMatrix, Q , Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, TSHARC, USBCCheck VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect ja ZENA on ettevõtte Microchip Technology Incorporated kaubamärgid.
  USA ja teised riigid.
• SQTP on ettevõtte Microchip Technology Incorporated USA-s teenusemärk. Adapteci logo, Frequency on Demand, Silicon Storage Technology, Symmcom ja Trusted Time on ettevõtte Microchip Technology Inc. registreeritud kaubamärgid teistes riikides.
• GestIC on ettevõtte Microchip Technology Inc. tütarettevõtte Microchip Technology Germany II GmbH & Co. KG registreeritud kaubamärk teistes riikides.
  Kõik muud siin mainitud kaubamärgid on nende vastavate ettevõtete omand.
  © 2022, Microchip Technology Incorporated ja selle tütarettevõtted. Kõik õigused kaitstud.
  ISBN: 978-1-6683-0362-7

Kvaliteedijuhtimissüsteem

Microchipi kvaliteedijuhtimissüsteemide kohta teabe saamiseks külastage veebisaiti www.microchip.com/quality.

Ülemaailmne müük ja teenindus

AMEERIKA	AASIA/VAIKSE ookeani piirkond	AASIA/VAIKSE ookeani piirkond	EUROOPA
Ettevõtte kontor 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 Faks: 480-792-7277 Tehniline tugi: www.microchip.com/support Web Aadress: www.microchip.com Atlanta Duluth, GA Tel: 678-957-9614 Faks: 678-957-1455 Austin, TX Tel: 512-257-3370 Boston Westborough, MA Tel: 774-760-0087 Faks: 774-760-0088 Chicago Itasca, IL Tel: 630-285-0071 Faks: 630-285-0075 Dallas Addison, TX Tel: 972-818-7423 Faks: 972-818-2924 Detroit Novi, MI Tel: 248-848-4000 Houston, TX Tel: 281-894-5983 Indianapolis Noblesville, IN Tel: 317-773-8323 Faks: 317-773-5453 Tel: 317-536-2380 Los Angeles Mission Viejo, CA Tel: 949-462-9523 Faks: 949-462-9608 Tel: 951-273-7800 Raleigh, NC Tel: 919-844-7510 New York, NY Tel: 631-435-6000 San Jose, CA Tel: 408-735-9110 Tel: 408-436-4270 Kanada – Toronto Tel: 905-695-1980 Faks: 905-695-2078	Austraalia – Sydney Tel: 61-2-9868-6733 Hiina – Peking Tel: 86-10-8569-7000 Hiina – Chengdu Tel: 86-28-8665-5511 Hiina – Chongqing Tel: 86-23-8980-9588 Hiina – Dongguan Tel: 86-769-8702-9880 Hiina – Guangzhou Tel: 86-20-8755-8029 Hiina – Hangzhou Tel: 86-571-8792-8115 Hiina – Hongkongi erihalduspiirkond Tel: 852-2943-5100 Hiina – Nanjing Tel: 86-25-8473-2460 Hiina – Qingdao Tel: 86-532-8502-7355 Hiina – Shanghai Tel: 86-21-3326-8000 Hiina – Shenyang Tel: 86-24-2334-2829 Hiina – Shenzhen Tel: 86-755-8864-2200 Hiina – Suzhou Tel: 86-186-6233-1526 Hiina – Wuhan Tel: 86-27-5980-5300 Hiina – Xian Tel: 86-29-8833-7252 Hiina – Xiamen Tel: 86-592-2388138 Hiina – Zhuhai Tel: 86-756-3210040	India – Bangalore Tel: 91-80-3090-4444 India – New Delhi Tel: 91-11-4160-8631 India - Pune Tel: 91-20-4121-0141 Jaapan – Osaka Tel: 81-6-6152-7160 Jaapan – Tokyo Tel: 81-3-6880-3770 Korea – Daegu Tel: 82-53-744-4301 Korea – Soul Tel: 82-2-554-7200 Malaisia ​​– Kuala Lumpur Tel: 60-3-7651-7906 Malaisia ​​– Penang Tel: 60-4-227-8870 Filipiinid – Manila Tel: 63-2-634-9065 Singapur Tel: 65-6334-8870 Taiwan – Hsin Chu Tel: 886-3-577-8366 Taiwan – Kaohsiung Tel: 886-7-213-7830 Taiwan – Taipei Tel: 886-2-2508-8600 Tai – Bangkok Tel: 66-2-694-1351 Vietnam – Ho Chi Minh Tel: 84-28-5448-2100	Austria – Wels Tel: 43-7242-2244-39 Faks: 43-7242-2244-393 Taani – Kopenhaagen Tel: 45-4485-5910 Faks: 45-4485-2829 Soome – Espoo Tel: 358-9-4520-820 Prantsusmaa – Pariis Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Saksamaa – Garching Tel: 49-8931-9700 Saksamaa – Haan Tel: 49-2129-3766400 Saksamaa – Heilbronn Tel: 49-7131-72400 Saksamaa – Karlsruhe Tel: 49-721-625370 Saksamaa – München Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Saksamaa – Rosenheim Tel: 49-8031-354-560 Iisrael – Ra'anana Tel: 972-9-744-7705 Itaalia – Milano Tel: 39-0331-742611 Faks: 39-0331-466781 Itaalia – Padova Tel: 39-049-7625286 Holland – Drunen Tel: 31-416-690399 Faks: 31-416-690340 Norra – Trondheim Tel: 47-72884388 Poola – Varssavi Tel: 48-22-3325737 Rumeenia – Bukarest Tel: 40-21-407-87-50 Hispaania – Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Rootsi – Götenberg Tel: 46-31-704-60-40 Rootsi – Stockholm Tel: 46-8-5090-4654 Ühendkuningriik – Wokingham Tel: 44-118-921-5800 Faks: 44-118-921-5820

© 2022 Microchip Technology Inc. ja tema tütarettevõtted

Dokumendid / Ressursid

MICROCHIP RTG4 lisa RTG4 FPGA tahvli disaini ja paigutuse juhised [pdfKasutusjuhend RTG4 lisa RTG4 FPGA tahvli disaini ja paigutuse juhised, RTG4, lisa RTG4 FPGA tahvli disaini ja paigutuse juhised, disaini ja paigutuse juhised

Viited

• Kasutusjuhend