MICROCHIP RTG4 Addendum RTG4 FPGAs Board Design and Layout Guidelines
Pasiuna
Kini nga addendum sa AC439: Board Design and Layout Guidelines para sa RTG4 FPGA Application Note, naghatag og dugang nga impormasyon, aron ipasiugda nga ang DDR3 length matching guidelines nga gipatik sa rebisyon 9 o sa ulahi mag-una sa board layout nga gigamit para sa RTG4™ development kit. Sa sinugdan, ang RTG4 development kit magamit ra sa Engineering Silicon (ES). Human sa inisyal nga pagpagawas, ang kit sa ulahi napuno sa standard (STD) speed grade ug -1 speed grade RTG4 production device. Ang mga numero sa bahin, RTG4-DEV-KIT ug RTG4-DEV-KIT-1 adunay STD speed grade ug -1 speed grade device matag usa.
Dugang pa, kini nga addendum naglakip sa mga detalye sa device I/O nga kinaiya alang sa nagkalain-laing power-up ug power-down sequences, ingon man, DEVRST_N assertion atol sa normal nga operasyon.
Pagtuki sa RTG4-DEV-KIT DDR3 Board Layout
- Ang RTG4 development kit nagpatuman ug 32-bit data ug 4-bit ECC DDR3 interface para sa matag usa sa duha ka built-in nga RTG4 FDDR controllers ug PHY blocks (FDDR East ug West). Ang interface pisikal nga giorganisar isip lima ka data byte lane.
- Ang kit nagsunod sa fly by routing scheme sama sa gihulagway sa DDR3 Layout Guidelines section sa AC439: Board Design and Layout Guidelines para sa RTG4 FPGA Application Note. Bisan pa, tungod kay kini nga development kit gidesinyo sa wala pa imantala ang aplikasyon nga nota, wala kini nahiuyon sa gibag-o nga mga sumbanan sa pagpares sa gitas-on nga gihulagway sa nota sa aplikasyon. Sa DDR3 specification, adunay +/- 750 ps limit sa skew tali sa data strobe (DQS) ug DDR3 clock (CK) sa matag DDR3 memory device atol sa write transaction (DSS).
- Kung ang mga giya sa pagpares sa gitas-on sa AC439 nga rebisyon 9 o sa ulahi nga mga bersyon sa nota sa aplikasyon gisunod, ang layout sa RTG4 board makatagbo sa limitasyon sa tDQSS alang sa parehas nga -1 ug STD nga mga aparato sa tulin nga grado sa tibuuk nga proseso, vol.tage, ug temperatura (PVT) operating range nga gisuportahan sa RTG4 production device. Nahimo kini pinaagi sa pag-factor sa pinakagrabe nga kaso nga output skew tali sa DQS ug CK sa RTG4 pins. Sa partikular, kung gamiton ang
built-RTG4 FDDR controller plus PHY, ang DQS nanguna sa CK sa 370 ps maximum para sa usa ka -1 speed grade device ug DQS Leads CK sa 447 ps maximum para sa STD speed grade device, sa pinakagrabe nga kahimtang. - Base sa pag-analisa nga gipakita sa Talaan 1-1, ang RTG4-DEV-KIT-1 nagtagbo sa mga limitasyon sa tDQSS sa matag memory device, sa pinakagrabe nga kahimtang sa operating para sa RTG4 FDDR. Bisan pa, sama sa gipakita sa Talaan 1-2, ang layout sa RTG4-DEV-KIT, nga gipuy-an sa STD speed grade RTG4 nga mga aparato, wala makatagbo sa tDQSS alang sa ikaupat ug ikalima nga mga aparato sa memorya sa fly-by topology, sa labing grabe nga kahimtang sa operasyon. alang sa RTG4 FDDR. Sa kinatibuk-an, ang RTG4-DEV-KIT gigamit sa kasagaran nga mga kondisyon, sama sa temperatura sa kwarto sa usa ka palibot sa lab. Busa, kining pinakagrabe nga pag-analisa sa kaso dili magamit sa RTG4-DEV-KIT nga gigamit sa kasagaran nga mga kondisyon. Ang pagtuki nagsilbi nga example sa nganong importante nga sundon ang DDR3 nga gitas-on sa pagpares nga mga sumbanan nga gilista sa AC439, aron ang usa ka user board nga disenyo makatagbo sa tDQSS alang sa usa ka flight application.
- Para mas elaborate pa ni nga example, ug ipakita kung unsaon pag-compensate sa usa ka RTG4 board layout nga dili makaabot sa AC439 DDR3 length matching guidelines, ang RTG4-DEV-KIT nga adunay STD speed grade device mahimo gihapon nga makasugat sa tDQSS sa matag memory device, sa pinakagrabe nga kahimtang, tungod kay ang built-in nga RTG4 FDDR controller plus PHY adunay abilidad sa statically delay sa DQS signal kada data byte lane. Kini nga static nga pagbalhin mahimong magamit sa pagpakunhod sa skew tali sa DQS ug CK sa usa ka memory device nga adunay tDQSS> 750 ps. Tan-awa ang seksyon sa DRAM Training, sa UG0573: RTG4 FPGA High Speed DDR Interfaces User Guide para sa dugang nga impormasyon bahin sa paggamit sa static nga delay controls (sa register REG_PHY_WR_DQS_SLAVE_RATIO) para sa DQS atol sa pagsulat nga transaksyon. Kini nga kantidad sa paglangan mahimong magamit sa Libero® SoC kung mag-instantiate sa usa ka FDDR controller nga adunay awtomatik nga pagsugod pinaagi sa pag-usab sa auto-generated nga CoreABC FDDR initialization code. Ang susamang proseso mahimong magamit sa layout sa user board nga dili makatagbo sa tDQSS sa matag memory device.
Talaan 1-1. Pagtimbang-timbang sa RTG4-DEV-KIT-1 tDQSS Calculation Para sa -1 Parts ug FDDR1 Interface
| Gisusi ang Dalan | Gitas-on sa orasan (mils) | Pagkalangan sa Pagpakaylap sa Orasan (ps) | Gitas-on sa Data (mils) | Pagpakaylap sa Datos n
Paglangan (ps) |
Kalainan tali sa CLKDQS
tungod sa Routing (mils) |
tDQSS sa matag memorya, human sa board skew+FPGA DQSCLK
skew (ps) |
| FPGA-1st Memory | 2578 | 412.48 | 2196 | 351.36 | 61.12 | 431.12 |
| FPGA-2nd Memory | 3107 | 497.12 | 1936 | 309.76 | 187.36 | 557.36 |
| FPGA-3rd Memory | 3634 | 581.44 | 2231 | 356.96 | 224.48 | 594.48 |
| FPGA-4th Memory | 4163 | 666.08 | 2084 | 333.44 | 332.64 | 702.64 |
| FPGA-5th Memory | 4749 | 759.84 | 2848 | 455.68 | 304.16 | 674.16 |
Nota: Sa pinakagrabe nga kahimtang sa kaso, ang RTG4 FDDR DDR3 DQS-CLK skew para sa -1 nga mga device kay 370 ps maximum ug 242 ps minimum.
Talaan 1-2. Pagsusi sa RTG4-DEV-KIT tDQSS Calculation para sa STD Parts ug FDDR1 Interface
| Gisusi ang Dalan | Gitas-on sa orasan (mils) | Pagkalangan sa Pagpakaylap sa Orasan
(ps) |
Gitas-on sa Data (mils) | Pagpakaylap sa Data ug Paglangan (ps) | Kalainan tali sa CLKDQS
tungod sa Routing (mils) |
tDQSS sa matag memorya, human sa board skew+FPGA DQSCLK
skew (ps) |
| FPGA-1st Memory | 2578 | 412.48 | 2196 | 351.36 | 61.12 | 508.12 |
| FPGA-2nd Memory | 3107 | 497.12 | 1936 | 309.76 | 187.36 | 634.36 |
| FPGA-3rd Memory | 3634 | 581.44 | 2231 | 356.96 | 224.48 | 671.48 |
| FPGA-4th Memory | 4163 | 666.08 | 2084 | 333.44 | 332.64 | 779.64 |
| FPGA-5th Memory | 4749 | 759.84 | 2848 | 455.68 | 304.16 | 751.16 |
Mubo nga sulat: Sa pinakagrabe nga kahimtang sa kaso, ang RTG4 FDDR DDR3 DQS-CLK skew para sa STD device kay 447 ps maximum ug 302 ps minimum.
Nota: Board propagation delay banabana sa 160 ps/inch gigamit niini nga pagtuki example para sa pakisayran. Ang aktuwal nga paglangan sa pagpalapad sa board alang sa usa ka board sa gumagamit nagdepende sa piho nga board nga gisusi.
Pagsunodsunod sa Gahum
Kini nga addendum sa AC439: Board Design and Layout Guidelines para sa RTG4 FPGA Application Note, naghatag og dugang nga impormasyon, aron ipasiugda ang pagkakritikal sa pagsunod sa Board Design Guidelines. Siguruha nga ang mga panudlo gisunod bahin sa Power-Up ug Power-Down.
Power-Up
Ang mosunod nga talaan naglista sa girekomendar nga mga kaso sa paggamit sa power-up ug sa ilang katugbang nga mga giya sa power-up.
Talaan 2-1. Mga Giya sa Pag-uswag
| Paggamit sa Kaso | Pagkasunod-sunod nga Kinahanglanon | Paggawi | Mga nota |
| DEVRST_N
Gipamatud-an atol sa power-up, hangtud nga ang tanang RTG4 power supply makaabot sa girekomendar nga mga kondisyon sa pag-operate |
Walay piho nga ramp- up order gikinahanglan. Suplay ramp-pataas kinahanglan monotonically. | Sa higayon nga ang VDD ug VPP makaabot sa activation thresholds (VDD ~= 0.55V, VPP ~= 2.2V) ug
Gipagawas ang DEVRST_N, ang POR Delay Counter modagan ~ 40ms tipikal (50ms max), unya ang device power-up sa functional nagsunod sa Figures 11 ug 12 (DEVRST_N PUFT) sa Giya sa Gumagamit sa System Controller (UG0576). Sa laing pagkasulti kini nga han-ay nagkinahanglan og 40 ms + 1.72036 ms (tipikal) gikan sa punto nga gipagawas ang DEVRST_N. Timan-i nga ang sunod nga paggamit sa DEVRST_N wala maghulat ang POR counter aron makahimo og power-up sa functional nga mga buluhaton ug busa kini nga pagkasunod-sunod nagkinahanglan lamang og 1.72036 ms (tipikal). |
Pinaagi sa disenyo, ang mga output ma-disable (ie float) atol sa power-up. Sa higayon nga ang POR counter
nahuman na, ang DEVRST_N gipagawas ug ang tanan nga VDDI I/O nga mga suplay nakaabot na sa ila ~0.6V threshold, unya ang I/Os i-tristated uban ang huyang nga pull-up nga gi-activate, hangtud nga ang mga output mabalhin ngadto sa user control, kada Figures 11 ug 12 sa UG0576. Ang mga kritikal nga output nga kinahanglan magpabilin nga ubos sa panahon sa power-up nanginahanglan usa ka eksternal nga 1K-ohm pull-down resistor. |
| DEVRST_N
gibira-up sa VPP ug tanang mga suplay ramp pataas sa halos parehas nga oras |
Ang VDDPLL kinahanglan dili mao ang
katapusang power-supply sa ramp pataas, ug kinahanglang maabot ang minimum nga girekomendar nga voltage sa wala pa ang katapusang suplay (VDD o VDDI) nagsugod ramparon mapugngan ang PLL lock output mga glitches. Tan-awa ang RTG4 Clocking Resources User Guide (UG0586) para sa pagpatin-aw kon unsaon paggamit ang CCC/PLL READY_VDDPLL input aron matangtang ang mga kinahanglanon sa pagsunud-sunod alang sa suplay sa kuryente sa VDDPLL. Mahimong ihigot ang SERDES_x_Lyz_VDDAIO sa parehas nga suplay sama sa VDD, o siguruha nga dungan nga mag-power-up. |
Sa higayon nga ang VDD ug VPP makaabot sa activation thresholds (VDD ~= 0.55V, VPP ~= 2.2V) ang
50 ms POR delay counter modagan. Ang power-up sa device ngadto sa functional timing nagsunod sa Mga numero 9 ug 10 (VDD PUFT) sa System Controller User's Guide (UG0576). Sa laing pagkasulti, ang kinatibuk-ang oras mao ang 57.95636 ms. |
Pinaagi sa disenyo, ang mga output ma-disable (ie float) atol sa power-up. Sa higayon nga ang POR counter
nahuman na, ang DEVRST_N gipagawas ug ang tanan nga mga suplay sa VDDI IO nakaabot na sa ilang ~0.6V threshold, unya ang I/Os i-tristated uban ang huyang nga pull-up nga gi-activate, hangtud nga ang mga output mabalhin ngadto sa user control, kada Figures 9 ug 10 sa UG0576. Ang mga kritikal nga output nga kinahanglan magpabilin nga ubos sa panahon sa power-up nanginahanglan usa ka eksternal nga 1K-ohm pull-down resistor. |
| Paggamit sa Kaso | Pagkasunod-sunod nga Kinahanglanon | Paggawi | Mga nota |
| VDD/SERDES_VD DAIO -> VPP/VDDPLL
-> |
Pagkasunod-sunod nga gilista sa Scenario Column.
Ang DEVRST_N gibira ngadto sa VPP. |
Sa higayon nga ang VDD ug VPP makaabot sa activation thresholds (VDD ~= 0.55V, VPP ~= 2.2V) ang 50ms
Ang POR delay counter modagan. Ang power-up sa device ngadto sa functional timing nagsunod sa Figures 9 ug 10 (VDD PUFT) sa Giya sa Gumagamit sa System Controller (UG0576). Ang pagkompleto sa han-ay sa power-up sa device ug power-up ngadto sa functional timing gibase sa katapusang supply sa VDDI nga gipaandar. |
Pinaagi sa disenyo, ang mga output ma-disable (ie float) atol sa power-up. Sa higayon nga ang POR counter
nahuman na, ang DEVRST_N gipagawas ug ang tanan nga VDDI I/O nga mga suplay nakaabot na sa ila ~0.6V threshold, unya ang mga IOs tristated uban sa huyang nga pull-up activate, hangtud nga ang mga output transisyon ngadto sa user control, kada Figures 9 ug 10 sa UG0576. Walay huyang nga pull-up nga pagpaaktibo sa panahon sa power-up hangtud ang tanang VDDI nga mga suplay moabot ~0.6V. Ang yawe nga kaayohan niini nga han-ay mao nga ang katapusan nga VDDI suplay nga nakaabot kini nga activation threshold dili magpa-aktibo sa huyang nga pull-up ug sa baylo mobalhin direkta gikan sa disabled mode ngadto sa user definition mode. Makatabang kini nga maminusan ang gidaghanon sa mga eksternal nga 1K pull-down resistors nga gikinahanglan alang sa mga disenyo nga adunay kadaghanan sa mga I / O nga mga bangko nga gipadagan sa katapusang VDDI nga mobangon. Para sa tanang ubang I/O nga mga bangko nga gipadagan sa bisan unsang suplay sa VDDI gawas sa kataposang suplay sa VDDI nga motaas, ang mga kritikal nga output nga kinahanglang magpabiling ubos atol sa power-up nagkinahanglan ug external 1K-ohm pull-down resistor. |
| Paghulat labing menos 51ms -> | |||
| VDDI (Tanan nga IO
mga bangko) |
|||
| OR | |||
| VDD/ SERDES_VD DAIO -> | |||
| VPP/ VDDPLL/ 3.3V_VDDI -> | |||
| Paghulat labing menos 51ms -> | |||
| VDDI
(dili-3.3V_VD DI) |
Mga konsiderasyon atol sa DEVRST_N Assertion ug Power-Down
Kon AC439: Board Design ug Layout Guidelines para sa RTG4 FPGA Application Note guidelines wala gisunod palihug balikview ang mosunod nga mga detalye:
- Para sa gihatag nga power-down sequence sa Table 2-2, ang user mahimong makakita sa I/O glitches o inrush ug lumalabay nga mga panghitabo karon.
- Sama sa gipahayag sa Customer Advisory Notification (CAN) 19002.5, ang pagtipas gikan sa power-down sequence nga girekomenda sa RTG4 datasheet mahimong mag-trigger sa usa ka lumalabay nga kasamtangan sa 1.2V VDD nga suplay. Kung ang 3.3V VPP nga suplay kay ramped ubos sa wala pa ang 1.2V VDD nga suplay, ang usa ka lumalabay nga kasamtangan sa VDD maobserbahan samtang ang VPP ug DEVRST_N (powered sa VPP) moabot sa gibana-bana nga 1.0V. Kini nga lumalabay nga kasamtangan dili mahitabo kung ang VPP gipadagan sa katapusan, sumala sa rekomendasyon sa datasheet.
- Ang kadako ug gidugayon sa lumalabay nga kasamtangan nagdepende sa disenyo nga giprograma sa FPGA, piho nga board decoupling capacitance, ug ang lumalabay nga tubag sa 1.2V vol.tagug regulator. Sa talagsaon nga mga kaso, ang usa ka lumalabay nga kasamtangan hangtod sa 25A (o 30 Watts sa usa ka nominal nga 1.2V VDD nga suplay) naobserbahan. Tungod sa gipang-apod-apod nga kinaiya niining VDD nga lumalabay nga kasamtangan sa tibuok nga FPGA nga panapton (dili na-localize sa usa ka piho nga lugar), ug ang mubo nga gidugayon niini, walay kabalaka nga kasaligan kung ang power-down transient kay 25A o mas ubos.
- Isip usa ka labing maayo nga praktis sa pagdesinyo, sunda ang rekomendasyon sa datasheet aron malikayan ang lumalabay nga kasamtangan.
- I/O glitches mahimong gibana-bana nga 1.7V alang sa 1.2 ms.
- Taas nga glitch sa mga output nga nagmaneho sa Ubos o Tristate mahimong maobserbahan.
- Ubos nga glitch sa mga output nga nagmaneho Taas mahimong maobserbahan (ang ubos nga glitch dili maminusan pinaagi sa pagdugang ug 1 KΩ pull-down).
- Ang pagpaubos sa VDDIx una nagtugot sa monotonikong transisyon gikan sa Taas ngadto sa Ubos, apan ang output sa makadiyot mohinay nga makaapekto sa usa ka user board nga mosulay sa gawas nga pagbira sa output nga taas kung ang RTG4 VDDIx gipadagan. Ang RTG4 nagkinahanglan nga ang I/O Pads dili ipadpad sa gawas sa ibabaw sa VDDix bank supply voltagug busa kung ang usa ka eksternal nga resistor idugang sa lain nga riles sa kuryente, kinahanglan kini nga mapatay dungan sa suplay sa VDDIx.
Talaan 2-2. I/O Glitch Scenario Kung Dili Pagsunod sa Girekomenda nga Power-Down Sequence sa AC439Default nga Output State VDD (1.2V) VDDIx (<3.3V) VDDIx (3.3V) VPP (3.3V) DEVRST_N Gahum sa Pagpaubos sa Kinaiya I/O Glitch Kasamtangang In-Rush I/O Pagdrayb Ubos o Tristated Ramp ubos human sa VPP sa bisan unsa nga han-ay Ramp down nga muna Gihigot sa VPP Oo1 Oo Ramp ubos sa bisan unsa nga han-ay human sa DEVRST_N assertion Gipahayag sa wala pa ang bisan unsang mga suplay ramp ubos Oo1 Dili I/O Driving High Ramp ubos human sa VPP sa bisan unsa nga han-ay Ramp down nga muna Gihigot sa VPP Oo Oo Ramp ubos sa bisan unsang han-ay sa wala pa ang VPP Ramp ubos sa kataposan Gihigot sa VPP Dili2 Dili Ramp ubos sa bisan unsa nga han-ay human sa DEVRST_N assertion Gipahayag sa wala pa ang bisan unsang mga suplay ramp ubos Oo Dili - Ang eksternal nga 1 KΩ pull-down resistor girekomendar aron mamenosan ang taas nga glitch sa kritikal nga I/Os, nga kinahanglang magpabiling Ubos panahon sa power-down.
- Ang usa ka gamay nga glitch naobserbahan lamang alang sa usa ka I/O nga gibira sa gawas sa usa ka suplay sa kuryente nga nagpabilin nga gipaandar ingon VPP ramps ubos. Bisan pa, kini usa ka paglapas sa girekomenda nga mga kondisyon sa pag-operate sa aparato tungod kay ang PAD kinahanglan dili taas pagkahuman sa katugbang nga VDDIx ramps ubos.
- Kung ang DEVRST_N gipahayag, ang user mahimong makakita og gamay nga glitch sa bisan unsang output nga I/O nga nagmaneho og taas ug sa gawas nga gibira-up pinaagi sa resistor ngadto sa VDDI. Kay example, uban sa usa ka 1KΩ pull-up resistor, sa usa ka ubos nga glitch pagkab-ot sa usa ka minimum voltage sa 0.4V nga adunay gidugayon nga 200 ns mahimong mahitabo sa wala pa ang output nga pagtratar.
Nota: Ang DEVRST_N kinahanglan dili ibira sa ibabaw sa VPP voltage. Aron malikayan ang naa sa ibabaw girekomendar kaayo nga sundon ang power-up ug power-down sequence nga gihulagway sa AC439: Board Design and Layout Guidelines para sa RTG4 FPGA Application Note.
Kasaysayan sa Pagbag-o
Ang kasaysayan sa rebisyon naghulagway sa mga kausaban nga gipatuman sa dokumento. Ang mga pagbag-o gilista pinaagi sa rebisyon, sugod sa kasamtangan nga publikasyon.
Talaan 3-1. Kasaysayan sa Pagbag-o
| Rebisyon | Petsa | Deskripsyon |
| A | 04/2022 | • Atol sa DEVRST_N assertion, ang tanan nga RTG4 I/Os kay tristated. Ang mga output nga gipadagan sa taas sa tela nga FPGA ug gibira sa gawas nga taas sa board mahimo’g makasinati usa ka gamay nga glitch sa wala pa mosulod sa kahimtang sa tristate. Ang usa ka disenyo sa board nga adunay ingon nga senaryo sa output kinahanglan nga analisahon aron masabtan ang epekto sa mga interkoneksyon sa mga output sa FPGA nga mahimong mag-glitch kung ipahayag ang DEVRST_N. Para sa dugang nga impormasyon, tan-awa ang Lakang 5 sa seksyon
2.2. Mga konsiderasyon atol sa DEVRST_N Assertion ug Power-Down. • Giusab ang ngalan Power-Down ngadto sa seksyon 2.2. Mga konsiderasyon atol sa DEVRST_N Assertion ug Power-Down. • Nakabig ngadto sa Microchip template. |
| 2 | 02/2022 | • Gidugang ang seksyon sa Power-Up.
• Gidugang ang seksyon sa Power Sequencing. |
| 1 | 07/2019 | Ang unang publikasyon niini nga dokumento. |
Suporta sa Microchip FPGA
Ang grupo sa mga produkto sa Microchip FPGA nagpaluyo sa mga produkto niini nga adunay nagkalain-laing serbisyo sa suporta, lakip ang Customer Service, Customer Technical Support Center, a website, ug mga opisina sa pagbaligya sa tibuok kalibutan. Gisugyot ang mga kustomer nga bisitahan ang Microchip online nga mga kapanguhaan sa wala pa makontak ang suporta tungod kay lagmit nga ang ilang mga pangutana natubag na.
Kontaka ang Technical Support Center pinaagi sa website sa www.microchip.com/support. Hisguti ang FPGA Device Part number, pilia ang angay nga kategorya sa kaso, ug i-upload ang disenyo files samtang nagmugna og teknikal nga suporta nga kaso.
Kontaka ang Customer Service alang sa dili teknikal nga suporta sa produkto, sama sa pagpresyo sa produkto, pag-upgrade sa produkto, impormasyon sa pag-update, status sa order, ug pagtugot.
- Gikan sa North America, tawag sa 800.262.1060
- sa ubang bahin sa kalibutan, tawag sa 650.318.4460
- Fax, gikan sa bisan asa sa kalibutan, 650.318.8044
Ang Microchip Website
Ang Microchip naghatag online nga suporta pinaagi sa among website sa www.microchip.com/. Kini website gigamit sa paghimo files ug impormasyon nga dali makuha sa mga kustomer. Pipila sa mga sulod nga anaa naglakip sa:
- Suporta sa Produkto - Mga sheet sa datos ug sayup, mga nota sa aplikasyon ug sampmga programa, mga kapanguhaan sa disenyo, mga giya sa tiggamit ug mga dokumento sa suporta sa hardware, pinakabag-o nga pagpagawas sa software ug gi-archive nga software
- Kinatibuk-ang Suporta sa Teknikal - Kanunay nga Gipangutana nga mga Pangutana (FAQ), mga hangyo sa teknikal nga suporta, mga grupo sa diskusyon sa online, listahan sa miyembro sa programa sa kasosyo sa disenyo sa Microchip
- Negosyo sa Microchip - Pagpili sa produkto ug mga giya sa pag-order, pinakabag-o nga press release sa Microchip, listahan sa mga seminar ug mga panghitabo, listahan sa mga opisina sa pagbaligya sa Microchip, mga distributor ug mga representante sa pabrika
Serbisyo sa Pagpahibalo sa Pagbag-o sa Produkto
Ang serbisyo sa pagpahibalo sa pagbag-o sa produkto sa Microchip makatabang sa pagpadayon sa mga kostumer sa mga produkto sa Microchip. Ang mga subscriber makadawat og pahibalo sa email sa matag higayon nga adunay mga pagbag-o, mga pag-update, mga pagbag-o o mga sayup nga may kalabutan sa usa ka piho nga pamilya sa produkto o himan sa pagpalambo sa interes.
Para magparehistro, adto sa www.microchip.com/pcn ug sunda ang mga instruksyon sa pagrehistro.
Suporta sa Kustomer
Ang mga tiggamit sa mga produkto sa Microchip makadawat og tabang pinaagi sa daghang mga channel:
- Distributor o Representante
- Lokal nga Opisina sa Pagbaligya
- Naka-embed nga Solutions Engineer (ESE)
- Teknikal nga Suporta
Kinahanglang kontakon sa mga kustomer ang ilang distributor, representante o ESE alang sa suporta. Anaa usab ang mga lokal nga opisina sa pagpamaligya aron matabangan ang mga kustomer. Ang usa ka lista sa mga opisina sa pagpamaligya ug mga lokasyon gilakip sa kini nga dokumento.
Ang teknikal nga suporta anaa pinaagi sa website sa: www.microchip.com/support
Feature sa Pagpanalipod sa Code sa Microchip Device
Matikdi ang mosunod nga mga detalye sa feature sa pagpanalipod sa code sa mga produkto sa Microchip:
- Ang mga produkto sa Microchip nakab-ot ang mga detalye nga anaa sa ilang partikular nga Microchip Data Sheet.
- Nagtuo ang Microchip nga ang pamilya sa mga produkto niini luwas kung gigamit sa gituyo nga paagi, sulod sa mga detalye sa pag-operate, ug sa ilawom sa normal nga mga kondisyon.
- Ang mga mithi sa Microchip ug agresibo nga nanalipod sa mga katungod sa intelektwal nga kabtangan niini. Ang mga pagsulay sa paglapas sa mga bahin sa pagpanalipod sa code sa produkto sa Microchip hugot nga gidili ug mahimong makalapas sa Digital Millennium Copyright Act.
- Bisan ang Microchip o bisan unsang ubang tiggama sa semiconductor dili makagarantiya sa seguridad sa code niini. Ang proteksyon sa code wala magpasabut nga gigarantiyahan namon nga ang produkto "dili mabuak". Ang pagpanalipod sa code kanunay nga nag-uswag. Gipasalig sa Microchip ang padayon nga pagpaayo sa mga bahin sa pagpanalipod sa code sa among mga produkto.
Legal nga Pahibalo
- Kini nga publikasyon ug ang impormasyon dinhi mahimong gamiton lamang sa mga produkto sa Microchip, lakip ang pagdesinyo, pagsulay, ug paghiusa sa mga produkto sa Microchip sa imong aplikasyon. Ang paggamit niini nga impormasyon sa bisan unsang laing paagi naglapas niini nga mga termino. Ang impormasyon bahin sa mga aplikasyon sa device gihatag lamang para sa imong kasayon ug mahimong mapulihan
pinaagi sa mga update. Imong responsibilidad ang pagsiguro nga ang imong aplikasyon nagtagbo sa imong mga detalye. Kontaka ang imong lokal nga opisina sa pagbaligya sa Microchip alang sa dugang nga suporta o, pagkuha og dugang nga suporta sa www.microchip.com/en-us/support/design-help/client-support-services. - KINI NGA IMPORMASYON GIHATAG SA MICROCHIP "AS IS". ANG MICROCHIP WALAY MGA REPRESENTASYON O WARRANTY SA BISAN UNSANG KLASE MAPASABOT O GIPASULOD, GISULAT O BALI, STATUTORY
O KON UBAN PA, NAHIBALO SA IMPORMASYON LAKIP APAN DILI LIMITADO SA BISAN UNSANG GIPAHIBALO NGA WARRANTY SA DILI PAGLABAS, KALIGYA, UG KAAYOHAN ALANG SA PARTIKULAR NGA KATUYOAN, O MGA WARRANTY NGA MAY KAAYOHAN SA IYANG KONDISYON, KALIDAD, O PERFORMANCE. - BISAN WALA MAN ANG MICROCHIP MAHIMONG TUBAG ALANG SA BISAN UNSANG INDIRECT, ESPESYAL, PUNITIVE, INCIDENTAL, O KONSEQUENTIAL NGA PAGKAWAL, KADOT, GASTO, O GASTO SA BISAN UNSANG KLASE NGA MAY MALAIT SA IMPORMASYON O PAGGAMIT KINI, BISAN UNSAY HINUNGDANON, BISAN KON NAHIMO ANG POSIBILIDAD O ANG MGA KADOT MAHITABO. HANGTOD SA KATAPUSAN NGA GITUGOT SA BALAOD, ANG TOTAL LIABILIDAD SA MICROCHIP SA TANANG MGA PANGANGINLAN SA UNSANG PAAGI NGA MAY KALAMBOAN SA IMPORMASYON O ANG PAGGAMIT NIINI DILI MOLABAW SA KANTIDAD SA BAYARAN, KUNG NAA MAN, NGA IMONG GIBAYAD DIREKTA SA MICROCHIP ALANG SA IMPORMASYON.
Ang paggamit sa mga gamit sa Microchip sa suporta sa kinabuhi ug/o mga aplikasyon sa kaluwasan hingpit nga naa sa peligro sa pumapalit, ug ang pumapalit miuyon nga depensahan, bayran ug huptan nga dili makadaot ang Microchip gikan sa bisan unsa ug tanan nga mga kadaot, pag-angkon, mga demanda, o mga gasto nga resulta sa ingon nga paggamit. Wala’y mga lisensya nga gihatag, sa tinuud o kung dili, sa ilawom sa bisan unsang mga katungod sa intelektwal nga kabtangan sa Microchip gawas kung gipahayag.
Mga marka sa pamatigayon
- Ang Microchip nga ngalan ug logo, ang Microchip logo, Adaptec, AnyRate, AVR, AVR logo, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, ug XMEGA kay mga rehistradong trademark sa Microchip Technology Incorporated sa USA ug ubang mga nasud.
- AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet- Wire, Ang SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath, ug ZL mga rehistradong trademark sa Microchip Technology Incorporated sa USA
- Kasikbit nga Key Suppression, AKS, Analog-for-the-Digital Age, Bisan unsang Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DEM Average Matching , ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Parallel, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express, NVMe, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE , Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewAng Span, WiperLock, XpressConnect, ug ZENA maoy mga marka sa Microchip Technology nga gilakip sa
USA ug uban pang mga nasud. - Ang SQTP usa ka marka sa serbisyo sa Microchip Technology Incorporated sa USA Ang logo sa Adaptec, Frequency on Demand, Silicon Storage Technology, Symmcom, ug Trusted Time kay mga rehistradong marka sa pamatigayon sa Microchip Technology Inc. sa ubang mga nasud.
- Ang GestIC usa ka rehistradong marka sa Microchip Technology Germany II GmbH & Co. KG, usa ka subsidiary sa Microchip Technology Inc., sa ubang mga nasud.
Ang tanan nga uban pang mga marka sa pamatigayon nga gihisgutan dinhi mga kabtangan sa ilang mga kompanya.
© 2022, Microchip Technology Incorporated ug mga subsidiary niini. Tanang Katungod Gigahin.
ISBN: 978-1-6683-0362-7
Sistema sa Pagdumala sa Kalidad
Alang sa kasayuran bahin sa Mga Sistema sa Pagdumala sa Kalidad sa Microchip, palihug bisitaha www.microchip.com/quality.
Tibuok Kalibutan nga Pagbaligya ug Serbisyo
| AMERIKA | ASIA/PACIFIC | ASIA/PACIFIC | EUROPE |
| Opisina sa Kumpanya
2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 Fax: 480-792-7277 Teknikal nga Suporta: www.microchip.com/support Web adres: www.microchip.com Atlanta Duluth, GA Tel: 678-957-9614 Fax: 678-957-1455 Austin, TX Tel: 512-257-3370 Boston Westborough, MA Tel: 774-760-0087 Fax: 774-760-0088 Chicago Itasca, IL Tel: 630-285-0071 Fax: 630-285-0075 Dallas Addison, TX Tel: 972-818-7423 Fax: 972-818-2924 Detroit Novi, MI Tel: 248-848-4000 Houston, TX Tel: 281-894-5983 Indianapolis Noblesville, IN Tel: 317-773-8323 Fax: 317-773-5453 Tel: 317-536-2380 Los Angeles Mission Viejo, CA Tel: 949-462-9523 Fax: 949-462-9608 Tel: 951-273-7800 Raleigh, NC Tel: 919-844-7510 New York, NY Tel: 631-435-6000 San Jose, CA Tel: 408-735-9110 Tel: 408-436-4270 Canada - Toronto Tel: 905-695-1980 Fax: 905-695-2078 |
Australia - Sydney
Tel: 61-2-9868-6733 China - Beijing Tel: 86-10-8569-7000 China - Chengdu Tel: 86-28-8665-5511 China - Chongqing Tel: 86-23-8980-9588 China - Dongguan Tel: 86-769-8702-9880 China - Guangzhou Tel: 86-20-8755-8029 China - Hangzhou Tel: 86-571-8792-8115 China - Hong Kong SAR Tel: 852-2943-5100 China - Nanjing Tel: 86-25-8473-2460 China - Qingdao Tel: 86-532-8502-7355 China - Shanghai Tel: 86-21-3326-8000 China - Shenyang Tel: 86-24-2334-2829 China - Shenzhen Tel: 86-755-8864-2200 China - Suzhou Tel: 86-186-6233-1526 China - Wuhan Tel: 86-27-5980-5300 China – Xian Tel: 86-29-8833-7252 China - Xiamen Tel: 86-592-2388138 China - Zhuhai Tel: 86-756-3210040 |
India - Bangalore
Tel: 91-80-3090-4444 India - Bag-ong Delhi Tel: 91-11-4160-8631 India - Pune Tel: 91-20-4121-0141 Japan - Osaka Tel: 81-6-6152-7160 Japan - Tokyo Tel: 81-3-6880-3770 Korea – Daegu Tel: 82-53-744-4301 Korea - Seoul Tel: 82-2-554-7200 Malaysia - Kuala Lumpur Tel: 60-3-7651-7906 Malaysia – Penang Tel: 60-4-227-8870 Pilipinas – Manila Tel: 63-2-634-9065 Singapore Tel: 65-6334-8870 Taiwan - Hsin Chu Tel: 886-3-577-8366 Taiwan - Kaohsiung Tel: 886-7-213-7830 Taiwan - Taipei Tel: 886-2-2508-8600 Thailand - Bangkok Tel: 66-2-694-1351 Vietnam – Ho Chi Minh Tel: 84-28-5448-2100 |
Austria - Wels
Tel: 43-7242-2244-39 Fax: 43-7242-2244-393 Denmark – Copenhagen Tel: 45-4485-5910 Fax: 45-4485-2829 Finland - Espoo Tel: 358-9-4520-820 France - Paris Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Alemanya - Garching Tel: 49-8931-9700 Alemanya - Haan Tel: 49-2129-3766400 Alemanya - Heilbronn Tel: 49-7131-72400 Alemanya - Karlsruhe Tel: 49-721-625370 Alemanya - Munich Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Alemanya - Rosenheim Tel: 49-8031-354-560 Israel - Ra'anana Tel: 972-9-744-7705 Italy - Milan Tel: 39-0331-742611 Fax: 39-0331-466781 Italy - Padova Tel: 39-049-7625286 Netherlands – Drunen Tel: 31-416-690399 Fax: 31-416-690340 Norway – Trondheim Tel: 47-72884388 Poland - Warsaw Tel: 48-22-3325737 Romania – Bucharest Tel: 40-21-407-87-50 Espanya - Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Sweden - Gothenberg Tel: 46-31-704-60-40 Sweden - Stockholm Tel: 46-8-5090-4654 UK – Wokingham Tel: 44-118-921-5800 Fax: 44-118-921-5820 |
© 2022 Microchip Technology Inc. ug mga subsidiary niini
Mga Dokumento / Mga Kapanguhaan
 |
MICROCHIP RTG4 Addendum RTG4 FPGAs Board Design and Layout Guidelines [pdf] Giya sa Gumagamit RTG4 Addendum RTG4 FPGAs Board Design and Layout Guidelines, RTG4, Addendum RTG4 FPGAs Board Design and Layout Guidelines, Design and Layout Guidelines |
