MICROCHIP RTG4 परिशिष्ट RTG4 FPGAs बोर्ड डिजाइन र लेआउट दिशानिर्देशहरू

परिचय

AC439 को यो परिशिष्ट: RTG4 FPGA एप्लिकेसन नोटको लागि बोर्ड डिजाइन र लेआउट दिशानिर्देशहरू, संशोधन 3 वा पछि प्रकाशित DDR9 लम्बाइ मिल्दो दिशानिर्देशहरूलाई RTG4™ विकास किटको लागि प्रयोग गरिएको बोर्ड लेआउटमा प्राथमिकता दिन्छ भन्ने कुरामा जोड दिनको लागि पूरक जानकारी प्रदान गर्दछ। सुरुमा, RTG4 विकास किट इन्जिनियरिङ सिलिकन (ES) सँग मात्र उपलब्ध थियो। प्रारम्भिक विमोचन पछि, किट पछि मानक (STD) गति ग्रेड र -1 गति ग्रेड RTG4 उत्पादन उपकरणहरूसँग भरिएको थियो। भाग नम्बरहरू, RTG4-DEV-KIT र RTG4-DEV-KIT-1 क्रमशः STD गति ग्रेड र -1 गति ग्रेड उपकरणहरूसँग आउँछन्।
यसबाहेक, यस परिशिष्टमा विभिन्न पावर-अप र पावर-डाउन अनुक्रमहरूको लागि यन्त्र I/O व्यवहारको विवरणहरू, साथै, सामान्य सञ्चालनको क्रममा DEVRST_N दाबी समावेश गर्दछ।

RTG4-DEV-KIT DDR3 बोर्ड लेआउटको विश्लेषण

• RTG4 विकास किटले दुई निर्मित RTG32 FDDR नियन्त्रकहरू र PHY ब्लकहरू (FDDR पूर्व र पश्चिम) प्रत्येकको लागि 4-बिट डाटा र 3-बिट ECC DDR4 इन्टरफेस लागू गर्दछ। इन्टरफेस भौतिक रूपमा पाँच डेटा बाइट लेनको रूपमा व्यवस्थित गरिएको छ।
• किटले AC3 को DDR439 लेआउट मार्गनिर्देशन खण्डमा वर्णन गरिए अनुसार राउटिङ योजना अनुसार उडान गर्छ: RTG4 FPGA अनुप्रयोग नोटको लागि बोर्ड डिजाइन र लेआउट दिशानिर्देशहरू। यद्यपि, यो विकास किट एप्लिकेसन नोट प्रकाशित गर्नु अघि डिजाइन गरिएको हुनाले, यो एप नोटमा वर्णन गरिएको अद्यावधिक लम्बाइ मिल्दो दिशानिर्देशहरूसँग मेल खाँदैन। DDR3 स्पेसिफिकेशनमा, प्रत्येक DDR750 मेमोरी यन्त्रमा डेटा स्ट्रोब (DQS) र DDR3 घडी (CK) बीचको स्क्यूमा +/- 3 ps सीमा हुन्छ लेखन लेनदेन (DSS) को समयमा।
• जब एप्लिकेसन नोटको AC439 संशोधन 9 वा पछिको संस्करणहरूमा लम्बाइ मिल्दो दिशानिर्देशहरू पालना गरिन्छ, RTG4 बोर्ड लेआउटले सम्पूर्ण प्रक्रियामा -1 र STD गति ग्रेड उपकरणहरू दुवैको लागि tDQSS सीमा पूरा गर्नेछ, voltage, र तापमान (PVT) सञ्चालन दायरा RTG4 उत्पादन उपकरणहरू द्वारा समर्थित। यो RTG4 पिनहरूमा DQS र CK बीचको सबैभन्दा खराब-केस आउटपुट स्क्यूमा फ्याक्टरिंग गरेर पूरा हुन्छ। विशेष गरी, प्रयोग गर्दा
  बिल्ट-RTG4 FDDR कन्ट्रोलर प्लस PHY, DQS ले CK लाई -370 स्पीड ग्रेड यन्त्रको लागि अधिकतम 1 ps ले र DQS ले CK लाई STD स्पीड ग्रेड यन्त्रको लागि अधिकतम 447 ps ले नेतृत्व गर्छ, सबैभन्दा खराब अवस्थामा।
• तालिका 1-1 मा देखाइएको विश्लेषणको आधारमा, RTG4-DEV-KIT-1 ले RTG4 FDDR को लागि खराब-केस अपरेटिङ अवस्थाहरूमा, प्रत्येक मेमोरी उपकरणमा tDQSS सीमाहरू पूरा गर्दछ। यद्यपि, तालिका 1-2 मा देखाइए अनुसार, RTG4-DEV-KIT लेआउट, STD गति ग्रेड RTG4 उपकरणहरूले भरिएको, fly-by टोपोलोजीमा चौथो र पाँचौं मेमोरी यन्त्रहरूको लागि tDQSS लाई पूरा गर्दैन, खराब-केस अपरेटिङ अवस्थाहरूमा। RTG4 FDDR को लागि। सामान्यतया, RTG4-DEV-KIT सामान्य अवस्थाहरूमा प्रयोग गरिन्छ, जस्तै प्रयोगशाला वातावरणमा कोठाको तापक्रम। त्यसकारण, यो सबैभन्दा खराब-केस विश्लेषण RTG4-DEV-KIT मा प्रयोग हुने सामान्य अवस्थामा लागू हुँदैन। विश्लेषणले पूर्वको रूपमा कार्य गर्दछampAC3 मा सूचीबद्ध DDR439 लम्बाइ मिल्दो दिशानिर्देशहरू पालना गर्नु किन महत्त्वपूर्ण छ, ताकि प्रयोगकर्ता बोर्ड डिजाइनले उडान अनुप्रयोगको लागि tDQSS पूरा गर्छ।
• यस बारे थप विस्तार गर्न पूर्वample, र AC4 DDR439 लम्बाइ मिल्दो दिशानिर्देशहरू पूरा गर्न नसक्ने RTG3 बोर्ड लेआउटको लागि म्यानुअल रूपमा क्षतिपूर्ति कसरी गर्ने भनेर प्रदर्शन गर्नुहोस्, STD गति ग्रेड उपकरणहरूसँग RTG4-DEV-KIT ले अझै पनि प्रत्येक मेमोरी उपकरणमा tDQSS पूरा गर्न सक्छ, सबैभन्दा खराब अवस्थाहरूमा, किनभने बिल्ट-इन RTG4 FDDR नियन्त्रक प्लस PHY सँग डाटा बाइट लेनमा DQS सिग्नललाई स्थिर रूपमा ढिलाइ गर्ने क्षमता छ। यो स्थिर पारी tDQSS > 750 ps भएको मेमोरी यन्त्रमा DQS र CK बीचको स्क्यु कम गर्न प्रयोग गर्न सकिन्छ। DRAM प्रशिक्षण खण्ड हेर्नुहोस्, UG0573 मा: RTG4 FPGA हाई स्पीड DDR इन्टरफेस प्रयोगकर्ता गाइड एक लेखन लेनदेनको समयमा DQS को लागि स्थिर ढिलाइ नियन्त्रणहरू (दर्ता REG_PHY_WR_DQS_SLAVE_RATIO मा) प्रयोग गर्ने बारे थप जानकारीको लागि। यो ढिलाइ मान Libero® SoC मा प्रयोग गर्न सकिन्छ जब स्वत: उत्पन्न गरिएको CoreABC FDDR प्रारम्भिक कोड परिमार्जन गरेर स्वचालित प्रारम्भिकताको साथ एक FDDR नियन्त्रकलाई इन्स्ट्यान्टियट गर्दा। समान प्रक्रिया प्रयोगकर्ता बोर्ड लेआउटमा लागू गर्न सकिन्छ जुन प्रत्येक मेमोरी उपकरणमा tDQSS पूरा गर्दैन।

तालिका १-१। RTG1-DEV-KIT-1 tDQSS गणना -4 भागहरू र FDDR1 इन्टरफेसको लागि मूल्याङ्कन

मार्ग विश्लेषण	घडीको लम्बाइ (मिल्स)	घडी प्रसार ढिलाइ (ps)	डाटा लम्बाइ (मिल्स)	डाटा प्रचार n ढिलाइ (ps)	CLKDQS बीचको भिन्नता रूटिङ (मिल्स) को कारण	tDQSS प्रत्येक मेमोरीमा, बोर्ड skew+FPGA DQSCLK पछि स्क्यू (पीएस)
FPGA-1st मेमोरी	2578	412.48	2196	351.36	61.12	431.12
FPGA-2nd मेमोरी	3107	497.12	1936	309.76	187.36	557.36
FPGA-3rd मेमोरी	3634	581.44	2231	356.96	224.48	594.48
FPGA-4 औं मेमोरी	4163	666.08	2084	333.44	332.64	702.64
FPGA-5 औं मेमोरी	4749	759.84	2848	455.68	304.16	674.16

नोट: सबैभन्दा खराब अवस्थामा, -4 यन्त्रहरूको लागि RTG3 FDDR DDR1 DQS-CLK स्क्यू अधिकतम 370 ps र न्यूनतम 242 ps छ।

तालिका १-२। STD पार्ट्स र FDDR1 इन्टरफेसको लागि RTG2-DEV-KIT tDQSS गणनाको मूल्याङ्कन

मार्ग विश्लेषण	घडीको लम्बाइ (मिल्स)	घडी प्रचार ढिलाइ (ps)	डाटा लम्बाइ (मिल्स)	डाटा प्रचार र ढिलाइ (ps)	CLKDQS बीचको भिन्नता रूटिङ (मिल्स) को कारण	tDQSS प्रत्येक मेमोरीमा, बोर्ड skew+FPGA DQSCLK पछि स्क्यू (पीएस)
FPGA-1st मेमोरी	2578	412.48	2196	351.36	61.12	508.12
FPGA-2nd मेमोरी	3107	497.12	1936	309.76	187.36	634.36
FPGA-3rd मेमोरी	3634	581.44	2231	356.96	224.48	671.48
FPGA-4 औं मेमोरी	4163	666.08	2084	333.44	332.64	779.64
FPGA-5 औं मेमोरी	4749	759.84	2848	455.68	304.16	751.16

नोट:  सबैभन्दा खराब अवस्थामा, STD यन्त्रहरूका लागि RTG4 FDDR DDR3 DQS-CLK स्क्यु 447 ps अधिकतम र 302 ps न्यूनतम हुन्छ।
नोट: यस विश्लेषणमा 160 पीएस/इन्चको बोर्ड प्रचार ढिलाइ अनुमान प्रयोग गरिएको छ।ampसन्दर्भको लागि। प्रयोगकर्ता बोर्डको लागि वास्तविक बोर्ड प्रचार ढिलाइ विशिष्ट बोर्ड विश्लेषण भइरहेको मा निर्भर गर्दछ।

पावर अनुक्रमण

AC439 को यो परिशिष्ट: RTG4 FPGA आवेदन नोटको लागि बोर्ड डिजाइन र लेआउट दिशानिर्देशहरू, बोर्ड डिजाइन दिशानिर्देशहरू पालना गर्नको लागि महत्वपूर्णतालाई जोड दिनको लागि पूरक जानकारी प्रदान गर्दछ। पावर-अप र पावर-डाउन सम्बन्धमा दिशानिर्देशहरू पालना गरिएको सुनिश्चित गर्नुहोस्।

पावर-अप
निम्न तालिकाले सिफारिस गरिएका पावर-अप प्रयोगका केसहरू र तिनीहरूसँग सम्बन्धित पावर-अप दिशानिर्देशहरू सूचीबद्ध गर्दछ।

तालिका २-१। पावर-अप दिशानिर्देशहरू

केस प्रयोग गर्नुहोस्	अनुक्रम आवश्यकता	व्यवहार	नोटहरू
DEVRST_N सबै RTG4 बिजुली आपूर्तिहरू सिफारिस गरिएका अपरेटिङ सर्तहरूमा नपुगेसम्म पावर-अपको समयमा दाबी गरियो	कुनै खास आरamp- अप अर्डर आवश्यक छ। आपूर्ति आरamp- माथि मोनोटोनिक रूपमा उठ्नु पर्छ।	एकपटक VDD र VPP सक्रियता थ्रेसहोल्डमा पुगेपछि (VDD ~= 0.55V, VPP ~= 2.2V) र DEVRST_N जारी गरिएको छ, POR ढिलाइ काउन्टर चल्नेछ ~40ms ठेठ (50ms अधिकतम), त्यसपछि उपकरणको पावर-अप कार्यात्मक रूपमा चित्र 11 र 12 (DEVRST_N PUFT) को प्रणाली नियन्त्रक प्रयोगकर्ता गाइड (UG0576)। अर्को शब्दमा यो क्रमले DEVRST_N जारी गरिएको बिन्दुबाट 40 ms + 1.72036 ms (सामान्य) लिन्छ। ध्यान दिनुहोस् कि DEVRST_N को पछिल्लो प्रयोगले पर्खदैन POR काउन्टर कार्यात्मक कार्यहरूमा पावर-अप गर्न र यसरी यो क्रमले मात्र 1.72036 ms (सामान्य) लिन्छ।	डिजाइन अनुसार, पावर-अपको समयमा आउटपुटहरू असक्षम हुनेछन् (अर्थात् फ्लोट)। एक पटक POR काउन्टर सम्पन्न भएको छ, DEVRST_N जारी गरिएको छ र सबै VDDI I/O आपूर्तिहरू तिनीहरूको पहुँचमा पुगेका छन् ~0.6V थ्रेसहोल्ड, त्यसपछि I/Os लाई कमजोर पुल-अप सक्रिय गरी ट्रिस्टेट गरिनेछ, जबसम्म आउटपुटहरू प्रयोगकर्ता नियन्त्रणमा परिवर्तन हुँदैन, UG11 को चित्र 12 र 0576 अनुसार। क्रिटिकल आउटपुटहरू जुन पावर-अपको समयमा कम रहनु पर्छ बाह्य 1K-ओम पुल-डाउन प्रतिरोधक चाहिन्छ।
DEVRST_N VPP र सबै आपूर्तिहरू r मा तानिएकोamp लगभग एकै समयमा माथि	VDDPLL हुनु हुँदैन r लाई अन्तिम बिजुली आपूर्तिamp माथि, र न्यूनतम सिफारिस गरिएको अपरेटिङ भोल्युममा पुग्नै पर्छtage अन्तिम आपूर्ति अघि (VDD वा VDDI) आर सुरु हुन्छampPLL लक आउटपुट रोक्नको लागि अप गर्दै ग्लिचहरू। CCC/PLL READY_VDDPLL कसरी प्रयोग गर्ने भन्ने व्याख्याको लागि RTG4 क्लकिङ रिसोर्सेस प्रयोगकर्ता गाइड (UG0586) हेर्नुहोस्। VDDPLL बिजुली आपूर्तिको लागि अनुक्रमण आवश्यकताहरू हटाउन इनपुट। या त SERDES_x_Lyz_VDDAIO लाई VDD को समान आपूर्तिमा बाँध्नुहोस्, वा तिनीहरू एकैसाथ पावर-अप भएको सुनिश्चित गर्नुहोस्।	एक पटक VDD र VPP सक्रियता थ्रेसहोल्डमा पुगेपछि (VDD ~= 0.55V, VPP ~= 2.2V) 50 ms POR ढिलाइ काउन्टर चल्नेछ। कार्यात्मक समय सम्म यन्त्र पावर-अप पालन गर्दछ प्रणाली नियन्त्रक प्रयोगकर्ता गाइड (UG9) को चित्रहरू 10 र 0576 (VDD PUFT)। अर्को शब्दमा, कुल समय 57.95636 ms हो।	डिजाइन अनुसार, पावर-अपको समयमा आउटपुटहरू असक्षम हुनेछन् (अर्थात् फ्लोट)। एक पटक POR काउन्टर पूरा भएको छ, DEVRST_N रिलिज भएको छ र सबै VDDI IO आपूर्तिहरू तिनीहरूमा पुगेका छन् ~0.6V थ्रेसहोल्ड, त्यसपछि I/Os लाई कमजोर पुल-अप सक्रिय गरी ट्रिस्टेट गरिनेछ, जबसम्म आउटपुटहरू प्रयोगकर्ता नियन्त्रणमा परिवर्तन हुँदैन, UG9 को चित्र 10 र 0576 अनुसार। क्रिटिकल आउटपुटहरू जुन पावर-अपको समयमा कम रहनु पर्छ बाह्य 1K-ओम पुल-डाउन प्रतिरोधक चाहिन्छ।

केस प्रयोग गर्नुहोस्	अनुक्रम आवश्यकता	व्यवहार	नोटहरू
VDD/ SERDES_VD DAIO -> VPP/VDDPLL ->	दृश्य स्तम्भमा सूचीबद्ध अनुक्रम। DEVRST_N लाई VPP मा खिचिएको छ।	एकपटक VDD र VPP सक्रियता थ्रेसहोल्डमा पुगेपछि (VDD ~= 0.55V, VPP ~= 2.2V) 50ms POR ढिलाइ काउन्टर चल्नेछ। कार्यात्मक समय सम्म यन्त्रको पावर-अप फिगरहरूमा पालना गर्दछ 9 र 10 (VDD PUFT) को प्रणाली नियन्त्रक प्रयोगकर्ता गाइड (UG0576)। यन्त्रको पावर-अप अनुक्रम र कार्यात्मक समयको पावर-अपको समाप्ति अन्तिम VDDI आपूर्तिमा आधारित छ जुन पावर गरिएको छ।	डिजाइन अनुसार, पावर-अपको समयमा आउटपुटहरू असक्षम हुनेछन् (अर्थात् फ्लोट)। एक पटक POR काउन्टर सम्पन्न भएको छ, DEVRST_N जारी गरिएको छ र सबै VDDI I/O आपूर्तिहरू तिनीहरूको पहुँचमा पुगेका छन् ~0.6V थ्रेसहोल्ड, त्यसपछि IOs लाई कमजोर पुल-अप सक्रिय गरी ट्रिस्टेट गरिनेछ, आउटपुटहरू प्रयोगकर्ता नियन्त्रणमा परिवर्तन नभएसम्म, UG9 को चित्र 10 र 0576 अनुसार। सबै VDDI आपूर्तिहरू ~ 0.6V नपुगेसम्म पावर-अपको समयमा कुनै कमजोर पुल-अप सक्रियता छैन। मुख्य लाभ यस क्रमको अन्तिम VDDI आपूर्ति पुग्छ यो सक्रियता थ्रेसहोल्डमा कमजोर पुल-अप सक्रिय हुने छैन र यसको सट्टामा असक्षम मोडबाट प्रयोगकर्ता परिभाषित मोडमा सीधा संक्रमण हुनेछ। यसले डिजाइनहरूको लागि आवश्यक बाह्य 1K पुल-डाउन प्रतिरोधकहरूको संख्या कम गर्न मद्दत गर्न सक्छ जसमा पछिल्लो VDDI द्वारा संचालित I/O बैंकहरूको बहुमत छ। अन्तिम VDDI आपूर्ति बाहेक अन्य कुनै पनि VDDI आपूर्तिद्वारा संचालित अन्य सबै I/O बैंकहरूको लागि, पावर-अपको समयमा कम रहनु पर्ने महत्वपूर्ण आउटपुटहरूलाई बाह्य 1K-ohm पुल-डाउन रेसिस्टर चाहिन्छ।
कम्तिमा 51ms पर्खनुहोस् ->
VDDI (सबै IO बैंकहरू)
OR
VDD/ SERDES_VD DAIO ->
VPP/ VDDPLL/ 3.3V_VDDI ->
कम्तिमा 51ms पर्खनुहोस् ->
VDDI (गैर-3.3V_VD DI)

 DEVRST_N दावी र पावर-डाउनको समयमा विचारहरू

यदि AC439: RTG4 FPGA आवेदन नोट दिशानिर्देशहरूको लागि बोर्ड डिजाइन र लेआउट दिशानिर्देशहरू पालना गरिएन भने कृपया पुन:view निम्न विवरणहरू:

1. तालिका 2-2 मा दिइएको पावर-डाउन अनुक्रमहरूको लागि, प्रयोगकर्ताले I/O ग्लिचहरू देख्न सक्छ वा इनरश र क्षणिक वर्तमान घटनाहरू देख्न सक्छ।
2. ग्राहक सल्लाह सूचना (CAN) 19002.5 मा भनिएको छ, RTG4 डाटाशीटमा सिफारिस गरिएको पावर-डाउन अनुक्रमबाट विचलनले 1.2V VDD आपूर्तिमा क्षणिक करेन्ट ट्रिगर गर्न सक्छ। यदि 3.3V VPP आपूर्ति r छamp1.2V VDD आपूर्ति अघि ed down, VDD मा एक क्षणिक प्रवाह VPP र DEVRST_N (VPP द्वारा संचालित) लगभग 1.0V पुग्दा अवलोकन गरिनेछ। यो क्षणिक वर्तमान उत्पन्न हुँदैन यदि VPP अन्तिममा पावर डाउन गरिएको छ, डाटाशीट सिफारिस अनुसार।
   1. क्षणिक प्रवाहको परिमाण र अवधि FPGA मा प्रोग्राम गरिएको डिजाइन, विशिष्ट बोर्ड डिकपलिंग क्यापेसिटन्स, र 1.2V भोल्युमको क्षणिक प्रतिक्रियामा निर्भर हुन्छ।tage नियामक। दुर्लभ अवस्थामा, 25A (वा नाममात्र 30V VDD आपूर्तिमा 1.2 वाट) सम्मको क्षणिक प्रवाह अवलोकन गरिएको छ। यस VDD ट्रान्जेन्ट वर्तमानको सम्पूर्ण FPGA कपडामा वितरित प्रकृतिको कारण (एक विशेष क्षेत्रमा स्थानीयकरण गरिएको छैन), र यसको छोटो अवधि, यदि पावर-डाउन ट्रान्जिएन्ट 25A वा कम छ भने त्यहाँ कुनै विश्वसनीयता चिन्ता छैन।
   2. उत्तम डिजाइन अभ्यासको रूपमा, क्षणिक वर्तमानबाट बच्न डाटाशीट सिफारिसहरू पालना गर्नुहोस्।
3. I/O ग्लिचहरू 1.7 ms को लागि लगभग 1.2V हुन सक्छ।
   1. कम वा ट्रिस्टेट ड्राइभ गर्ने आउटपुटहरूमा उच्च ग्लिच अवलोकन गर्न सकिन्छ।
   2. उच्च ड्राइभिङ आउटपुटहरूमा कम ग्लिच अवलोकन गर्न सकिन्छ (1 KΩ पुल-डाउन थपेर कम ग्लिच कम गर्न सकिँदैन)।
4. VDDIx लाई पावर डाउन गर्दा पहिले उच्च देखि निम्नमा मोनोटोनिक ट्रान्जिसनलाई अनुमति दिन्छ, तर आउटपुटले छोटो रूपमा कम ड्राइभ गर्दछ जसले प्रयोगकर्ता बोर्डलाई असर गर्छ जसले RTG4 VDDIx पावर डाउन हुँदा बाहिरी रूपमा आउटपुट उच्च तान्न प्रयास गर्दछ। RTG4 लाई आवश्यक छ कि I/O प्याडहरू VDDIx बैंक आपूर्ति भोल्युम भन्दा माथि बाह्य रूपमा सञ्चालित हुनु हुँदैन।tagर यसैले यदि बाह्य प्रतिरोधक अर्को पावर रेलमा थपिएको छ भने, यसले VDDIx आपूर्तिको साथ एकैसाथ पावर डाउन गर्नुपर्छ।
   तालिका २-२। AC2 मा सिफारिस गरिएको पावर-डाउन अनुक्रम पालना नगर्दा I/O ग्लिच परिदृश्यहरू

   पूर्वनिर्धारित आउटपुट अवस्था	VDD (1.2V)	VDDIx (<3.3V) VDDIx (3.3V)	VPP (3.3V)	DEVRST_N	पावर डाउन व्यवहार
   					I/O ग्लिच	वर्तमान भित्र - भीड
   I/O ड्राइभिङ कम वा ट्रिस्टेटेड	Ramp कुनै पनि क्रममा VPP पछि तल		Ramp पहिले तल	VPP मा जोडिएको छ	हो ३	हो
   	Ramp DEVRST_N दावी पछि कुनै पनि क्रममा तल			कुनै पनि आपूर्ति अघि दावी गरिएको आरamp तल	हो ३	छैन
   I/O ड्राइभिङ उच्च	Ramp कुनै पनि क्रममा VPP पछि तल		Ramp पहिले तल	VPP मा जोडिएको छ	हो	हो
   	Ramp VPP अघि कुनै पनि क्रममा तल		Ramp अन्तिम तल	VPP मा जोडिएको छ	नम्बर १४	छैन
   	Ramp DEVRST_N दावी पछि कुनै पनि क्रममा तल			कुनै पनि आपूर्ति अघि दावी गरिएको आरamp तल	हो	छैन

   1. एक बाह्य 1 KΩ पुल-डाउन प्रतिरोधकलाई महत्वपूर्ण I/Os मा उच्च ग्लिच कम गर्न सिफारिस गरिन्छ, जुन पावर-डाउनको बेला कम रहनुपर्छ।
   2. कम ग्लिच केवल एक I/O को लागी अवलोकन गरिन्छ जुन बाहिरी रूपमा एक पावर आपूर्तिमा तानिन्छ जुन VPP r को रूपमा संचालित रहन्छ।ampतल छ। यद्यपि, यो यन्त्र सिफारिस गरिएको अपरेटिङ सर्तहरूको उल्लङ्घन हो किनभने PAD सम्बन्धित VDDIx r पछि उच्च हुनु हुँदैन।ampतल छ।
5. यदि DEVRST_N दाबी गरिएको छ भने, प्रयोगकर्ताले कुनै पनि आउटपुट I/O मा कम ग्लिच देख्न सक्छ जुन उच्च ड्राइभ गरिरहेको छ र VDDI को प्रतिरोधक मार्फत बाहिरी रूपमा तानिएको छ। पूर्वका लागिample, 1KΩ पुल-अप रेसिस्टरको साथ, न्यूनतम भोल्युममा पुग्ने कम ग्लिचtag0.4V को e 200 ns को अवधिको साथ आउटपुट उपचार गर्नु अघि हुन सक्छ।

नोट: DEVRST_N लाई VPP भोल्युम भन्दा माथि तान्नु हुँदैनtage माथिबाट बच्न AC439: बोर्ड डिजाइन र RTG4 FPGA अनुप्रयोग नोटको लागि लेआउट दिशानिर्देशहरूमा वर्णन गरिएको पावर-अप र पावर-डाउन अनुक्रमहरू पालना गर्न अत्यधिक सिफारिस गरिन्छ।

संशोधन इतिहास

संशोधन इतिहासले कागजातमा लागू गरिएका परिवर्तनहरू वर्णन गर्दछ। परिवर्तनहरू हालको प्रकाशनबाट सुरु गरी संशोधनद्वारा सूचीबद्ध गरिएका छन्।

तालिका ४-१। संशोधन इतिहास

संशोधन	मिति	विवरण
A	१/४	• DEVRST_N दावी गर्दा, सबै RTG4 I/Os ट्रिस्टेट गरिनेछ। आउटपुटहरू जुन FPGA कपडा द्वारा उच्च संचालित हुन्छन् र बाहिरी रूपमा बोर्डमा उच्च तानिन्छन्, ट्रिस्टेट अवस्थामा प्रवेश गर्नु अघि कम ग्लिच अनुभव हुन सक्छ। यस्तो आउटपुट परिदृश्य भएको बोर्ड डिजाइन FPGA आउटपुटहरूमा अन्तरसम्बन्धको प्रभाव बुझ्नको लागि विश्लेषण गरिनुपर्छ जुन DEVRST_N दाबी गर्दा त्रुटि हुन सक्छ। थप जानकारीको लागि, खण्डमा चरण 5 हेर्नुहोस् २.२। DEVRST_N दावी र पावर-डाउनको समयमा विचारहरू। • पुन: नामाकरण गरियो पावर-डाउन खण्ड 2.2 मा। DEVRST_N दावी र पावर-डाउनको समयमा विचारहरू। • माइक्रोचिप टेम्प्लेटमा रूपान्तरण गरियो।
2	१/४	• पावर-अप खण्ड थपियो। • पावर सिक्वेन्सिङ खण्ड थपियो।
1	१/४	यस कागजातको पहिलो प्रकाशन।

माइक्रोचिप FPGA समर्थन

माइक्रोचिप एफपीजीए उत्पादन समूहले ग्राहक सेवा, ग्राहक प्राविधिक समर्थन केन्द्र, ए सहित विभिन्न समर्थन सेवाहरूसँग आफ्ना उत्पादनहरूलाई समर्थन गर्दछ। webसाइट, र विश्वव्यापी बिक्री कार्यालयहरू। ग्राहकहरूलाई समर्थनलाई सम्पर्क गर्नु अघि माइक्रोचिप अनलाइन स्रोतहरू भ्रमण गर्न सुझाव दिइएको छ किनभने यो धेरै सम्भावना छ कि तिनीहरूका प्रश्नहरूको जवाफ पहिले नै दिइसकिएको छ।
मार्फत प्राविधिक सहयोग केन्द्रलाई सम्पर्क गर्नुहोस् webwww.microchip.com/support मा साइट। FPGA यन्त्र भाग नम्बर उल्लेख गर्नुहोस्, उपयुक्त केस कोटी चयन गर्नुहोस्, र डिजाइन अपलोड गर्नुहोस् fileप्राविधिक सहयोग केस सिर्जना गर्दा।
गैर-प्राविधिक उत्पादन समर्थनको लागि ग्राहक सेवालाई सम्पर्क गर्नुहोस्, जस्तै उत्पादन मूल्य निर्धारण, उत्पादन अपग्रेडहरू, अद्यावधिक जानकारी, अर्डर स्थिति, र प्राधिकरण।

• उत्तर अमेरिकाबाट, 800.262.1060 मा कल गर्नुहोस्
• बाँकी संसार, 650.318.4460 मा कल गर्नुहोस्
• फ्याक्स, संसारको कुनै पनि ठाउँबाट, 650.318.8044

माइक्रोचिप Webसाइट

माइक्रोचिपले हाम्रो मार्फत अनलाइन समर्थन प्रदान गर्दछ webसाइट मा www.microchip.com/। यो webसाइट बनाउन प्रयोग गरिन्छ files र जानकारी सजिलै ग्राहकहरु लाई उपलब्ध छ। उपलब्ध सामग्री मध्ये केही समावेश:

• उत्पादन समर्थन - डाटा पाना र इरेटा, एप्लिकेसन नोटहरू र sample प्रोग्रामहरू, डिजाइन स्रोतहरू, प्रयोगकर्ताको गाइड र हार्डवेयर समर्थन कागजातहरू, नवीनतम सफ्टवेयर रिलीजहरू र अभिलेख गरिएको सफ्टवेयर
• सामान्य प्राविधिक समर्थन - बारम्बार सोधिने प्रश्नहरू (FAQs), प्राविधिक समर्थन अनुरोधहरू, अनलाइन छलफल समूहहरू, माइक्रोचिप डिजाइन पार्टनर कार्यक्रम सदस्य सूची
• माइक्रोचिप को व्यापार - उत्पादन चयनकर्ता र अर्डर गाइडहरू, नवीनतम माइक्रोचिप प्रेस विज्ञप्ति, सेमिनार र घटनाहरूको सूची, माइक्रोचिप बिक्री कार्यालयहरूको सूची, वितरक र कारखाना प्रतिनिधिहरू

उत्पादन परिवर्तन सूचना सेवा

माइक्रोचिपको उत्पादन परिवर्तन सूचना सेवाले ग्राहकहरूलाई माइक्रोचिप उत्पादनहरूमा अद्यावधिक राख्न मद्दत गर्दछ। कुनै निर्दिष्ट उत्पादन परिवार वा रुचिको विकास उपकरणसँग सम्बन्धित परिवर्तनहरू, अद्यावधिकहरू, संशोधनहरू वा त्रुटिहरू हुँदा सदस्यहरूले इमेल सूचना प्राप्त गर्नेछन्।
दर्ता गर्न, जानुहोस् www.microchip.com/pcn र दर्ता निर्देशनहरू पालना गर्नुहोस्।

ग्राहक समर्थन

माइक्रोचिप उत्पादनका प्रयोगकर्ताहरूले धेरै च्यानलहरू मार्फत सहायता प्राप्त गर्न सक्छन्:

• वितरक वा प्रतिनिधि
• स्थानीय बिक्री कार्यालय
• इम्बेडेड समाधान इन्जिनियर (ESE)
• प्राविधिक समर्थन

ग्राहकहरूले समर्थनको लागि आफ्नो वितरक, प्रतिनिधि वा ESE लाई सम्पर्क गर्नुपर्छ। स्थानीय बिक्री कार्यालयहरू पनि ग्राहकहरूलाई मद्दत गर्न उपलब्ध छन्। यस कागजातमा बिक्री कार्यालय र स्थानहरूको सूची समावेश गरिएको छ।
प्राविधिक सहयोग मार्फत उपलब्ध छ webसाइट मा: www.microchip.com/support

माइक्रोचिप उपकरण कोड सुरक्षा सुविधा

माइक्रोचिप उत्पादनहरूमा कोड सुरक्षा सुविधाको निम्न विवरणहरू नोट गर्नुहोस्:

• माइक्रोचिप उत्पादनहरूले तिनीहरूको विशेष माइक्रोचिप डेटा पानामा समावेश विशिष्टताहरू पूरा गर्दछ।
• Microchip ले विश्वास गर्छ कि यसको उत्पादनहरु को परिवार सुरक्षित छ जब अभिप्रेत तरिकामा प्रयोग गरिन्छ, सञ्चालन विनिर्देशहरु भित्र, र सामान्य अवस्थामा।
• माइक्रोचिप मान र आक्रामक रूपमा यसको बौद्धिक सम्पत्ति अधिकारहरूको रक्षा गर्दछ। माइक्रोचिप उत्पादनको कोड सुरक्षा सुविधाहरू उल्लङ्घन गर्ने प्रयासहरू कडा रूपमा निषेध गरिएको छ र डिजिटल मिलेनियम प्रतिलिपि अधिकार ऐन उल्लङ्घन गर्न सक्छ।
• न त माइक्रोचिप वा कुनै अन्य अर्धचालक निर्माताले यसको कोडको सुरक्षाको ग्यारेन्टी गर्न सक्छ। कोड सुरक्षाको मतलब यो होइन कि हामीले उत्पादन "अनब्रेक्बल" छ भनेर ग्यारेन्टी गरिरहेका छौं। कोड सुरक्षा निरन्तर विकसित हुँदैछ। Microchip हाम्रा उत्पादनहरूको कोड सुरक्षा सुविधाहरू निरन्तर सुधार गर्न प्रतिबद्ध छ।

कानूनी सूचना

• यो प्रकाशन र यहाँको जानकारी माइक्रोचिप उत्पादनहरूमा मात्र प्रयोग गर्न सकिन्छ, डिजाइन, परीक्षण, र माइक्रोचिप उत्पादनहरू तपाईंको अनुप्रयोगसँग एकीकृत गर्न सहित। कुनै पनि अन्य तरिकामा यो जानकारीको प्रयोगले यी सर्तहरूको उल्लङ्घन गर्दछ। यन्त्र अनुप्रयोगहरू सम्बन्धी जानकारी केवल तपाईंको सुविधाको लागि प्रदान गरिएको छ र यसलाई हटाइएको हुन सक्छ
  अद्यावधिकहरू द्वारा। यो सुनिश्चित गर्न को लागी तपाइँको जिम्मेवारी हो कि तपाइँको आवेदन तपाइँको विशिष्टताहरु संग मिल्छ। अतिरिक्त समर्थनको लागि आफ्नो स्थानीय माइक्रोचिप बिक्री कार्यालयमा सम्पर्क गर्नुहोस् वा, मा अतिरिक्त समर्थन प्राप्त गर्नुहोस् www.microchip.com/en-us/support/design-help/client-support-services.
• यो जानकारी माइक्रोचिप "जस्तो छ" द्वारा प्रदान गरिएको हो। MICROCHIP ले कुनै पनि प्रकारको प्रतिनिधित्व वा वारेन्टी गर्दैन चाहे अभिव्यक्त वा निहित, लिखित वा मौखिक, वैधानिक
  वा अन्यथा, विशेष उद्देश्यका लागि गैर-उल्लंघन, व्यापारिकता, र फिटनेसको कुनै पनि निहित वारेन्टीहरूमा सीमित छैन, वा वारेन्टीहरू, सम्बद्धतासँग सम्बन्धित जानकारीसँग सम्बन्धित।
• कुनै पनि हालतमा माइक्रोसिप कुनै पनि अप्रत्यक्ष, विशेष, दण्डात्मक, आकस्मिक, वा परिणामात्मक हानि, क्षति, लागत, वा कुनै पनि प्रकारको खर्चको लागि उत्तरदायी हुनेछैन जुन पनि USMEWETUS सम्बन्धी, MICROCHIP लाई सम्भाव्यताको बारेमा सल्लाह दिइएको भए पनि वा क्षतिहरू अनुमानित छन्। कानूनद्वारा अनुमति दिइएको पूर्ण हदसम्म, जानकारी वा यसको प्रयोगसँग सम्बन्धित कुनै पनि हिसाबले सबै दावीहरूमा माइक्रोचिपको पूर्ण दायित्वले शुल्कको रकम भन्दा बढि हुने छैन, यदि कुनै पनि भएमा, जानकारीको लागि माइक्रोचिप।
  जीवन समर्थन र/वा सुरक्षा अनुप्रयोगहरूमा माइक्रोचिप यन्त्रहरूको प्रयोग पूर्ण रूपमा क्रेताको जोखिममा हुन्छ, र क्रेता कुनै पनि र सबै क्षतिहरू, दावीहरू, सूटहरू, वा त्यस्ता प्रयोगको परिणामस्वरूप खर्चहरूबाट हानिरहित माइक्रोचिपलाई रक्षा गर्न, क्षतिपूर्ति गर्न र होल्ड गर्न सहमत हुन्छन्। कुनै पनि माइक्रोचिप बौद्धिक सम्पदा अधिकार अन्तर्गत कुनै पनि इजाजतपत्र, अस्पष्ट वा अन्यथा, अन्यथा भनिएको छैन।

ट्रेडमार्कहरू

• माइक्रोचिपको नाम र लोगो, माइक्रोचिप लोगो, Adaptec, AnyRate, AVR, AVR लोगो, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KLEXLNC, माइकलक्स, केएलएनसीले maXTouch, MediaLB, megaAVR, Microsemi, Microsemi लोगो, MOST, MOST लोगो, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 लोगो, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpySTgo, SyFNST, Logo , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, र XMEGA संयुक्त राज्य अमेरिका र अन्य देशहरूमा माइक्रोचिप टेक्नोलोजी इन्कर्पोरेटेडका दर्ता ट्रेडमार्कहरू हुन्।
• AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, Qureiet, ProASIC Plus, Qureiet SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath, र ZL संयुक्त राज्य अमेरिका मा माइक्रोचिप टेक्नोलोजी को दर्ता ट्रेडमार्क हो।
• आसन्न कुञ्जी दमन, AKS, एनालग-फर-द-डिजिटल उमेर, कुनै पनि क्यापेसिटर, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompaniontoc, DAMPIEM CDERMIC, DAMPIEM ट्रोल नेट, Map. , ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Paralleling, Inter-chip Connectivity, JitterBlocker, Knob-on-Display, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB प्रमाणित लोगो, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express, NVMe, Omniscient Code Generation, PICDEM, PICDEM.net, PICKit, PICtail, PowerSmart, PureSmart, IQMatrix , Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, USBSHARC, TSHARC VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect र ZENA माइक्रोचिप टेक्नोलोजीका ट्रेडमार्क हुन्
  संयुक्त राज्य अमेरिका र अन्य देशहरू।
• SQTP माइक्रोचिप टेक्नोलोजीको सेवा चिन्ह हो जुन संयुक्त राज्य अमेरिकामा समावेश गरिएको छ। Adaptec लोगो, फ्रिक्वेन्सी अन डिमान्ड, सिलिकन स्टोरेज टेक्नोलोजी, Symmcom, र ट्रस्टेड टाइम अन्य देशहरूमा माइक्रोचिप टेक्नोलोजी इंकका दर्ता ट्रेडमार्कहरू हुन्।
• GestIC माइक्रोचिप टेक्नोलोजी जर्मनी II GmbH & Co. KG को दर्ता गरिएको ट्रेडमार्क हो, माइक्रोचिप टेक्नोलोजी इन्कको सहायक कम्पनी, अन्य देशहरूमा।
  यहाँ उल्लेख गरिएका अन्य सबै ट्रेडमार्कहरू तिनीहरूको सम्बन्धित कम्पनीहरूको सम्पत्ति हुन्।
  © 2022, Microchip Technology Incorporated र यसका सहायक कम्पनीहरू। सबै अधिकार सुरक्षित।
  ISBN: 978-1-6683-0362-7

गुणस्तर व्यवस्थापन प्रणाली

माइक्रोचिपको गुणस्तर व्यवस्थापन प्रणालीको बारेमा जानकारीको लागि, कृपया भ्रमण गर्नुहोस् www.microchip.com/quality.

विश्वव्यापी बिक्री र सेवा

अमेरिका	एशिया/प्यासिफिक	एशिया/प्यासिफिक	युरोप
कर्पोरेट कार्यालय 2355 West Chandler Blvd। Chandler, AZ 85224-6199 टेलिफोन: ८००-५५५-०१९९ फ्याक्स: ८००-५५५-०१९९ प्राविधिक समर्थन: www.microchip.com/support Web ठेगाना: www.microchip.com एटलान्टा डुलुथ, GA टेलिफोन: ८००-५५५-०१९९ फ्याक्स: ८००-५५५-०१९९ अस्टिन, TX टेलिफोन: ८००-५५५-०१९९ बोस्टन Westborough, MA Tel: ८००-५५५-०१९९ फ्याक्स: ८००-५५५-०१९९ शिकागो Itasca, IL टेलिफोन: ८००-५५५-०१९९ फ्याक्स: ८००-५५५-०१९९ डलास एडिसन, TX टेलिफोन: ८००-५५५-०१९९ फ्याक्स: ८००-५५५-०१९९ डेट्रोइट नोभि, एमआई टेलिफोन: ८००-५५५-०१९९ ह्युस्टन, TX टेलिफोन: ८००-५५५-०१९९ इन्डियानापोलिस Noblesville, IN Tel: ८००-५५५-०१९९ फ्याक्स: ८००-५५५-०१९९ टेलिफोन: ८००-५५५-०१९९ लस एन्जलस Mission Viejo, CA Tel: ८००-५५५-०१९९ फ्याक्स: ८००-५५५-०१९९ टेलिफोन: ८००-५५५-०१९९ Raleigh, NC टेलिफोन: ८००-५५५-०१९९ न्यूयोर्क, NY टेलिफोन: ८००-५५५-०१९९ सान जोस, CA टेलिफोन: ८००-५५५-०१९९ टेलिफोन: ८००-५५५-०१९९ क्यानडा - टोरन्टो टेलिफोन: ८००-५५५-०१९९ फ्याक्स: ८००-५५५-०१९९	अस्ट्रेलिया - सिड्नी टेलिफोन: ६१-२-९८६८-६७३३ चीन - बेइजिङ टेलिफोन: ६१-२-९८६८-६७३३ चीन - चेङ्दु टेलिफोन: ६१-२-९८६८-६७३३ चीन - चोङकिङ टेलिफोन: ६१-२-९८६८-६७३३ चीन - डोंगगुआन टेलिफोन: ६१-२-९८६८-६७३३ चीन - ग्वांगझाउ टेलिफोन: ६१-२-९८६८-६७३३ चीन - हांग्जाउ टेलिफोन: ६१-२-९८६८-६७३३ चीन - हङकङ SAR टेलिफोन: ८६-१०-८५६९ चीन - नान्जिङ टेलिफोन: ६१-२-९८६८-६७३३ चीन - किंगदाओ टेलिफोन: ६१-२-९८६८-६७३३ चीन - सांघाई टेलिफोन: ६१-२-९८६८-६७३३ चीन - शेनयाङ टेलिफोन: ६१-२-९८६८-६७३३ चीन - शेन्जेन टेलिफोन: ६१-२-९८६८-६७३३ चीन - सुजाउ टेलिफोन: ६१-२-९८६८-६७३३ चीन - वुहान टेलिफोन: ६१-२-९८६८-६७३३ चीन - सियान टेलिफोन: ६१-२-९८६८-६७३३ चीन - सियामेन टेलिफोन: ८६-१०-८५६९ चीन - Zhuhai टेलिफोन: ८६-१०-८५६९	भारत - बैंगलोर टेलिफोन: ६१-२-९८६८-६७३३ भारत - नयाँ दिल्ली टेलिफोन: ६१-२-९८६८-६७३३ भारत - पुणे टेलिफोन: ६१-२-९८६८-६७३३ जापान - ओसाका टेलिफोन: ६१-२-९८६८-६७३३ जापान - टोकियो टेलिफोन: ८१-३-६८८०-३७७० कोरिया - डेगु टेलिफोन: ६१-२-९८६८-६७३३ कोरिया - सियोल टेलिफोन: ६१-२-९८६८-६७३३ मलेसिया - क्वालालम्पुर टेलिफोन: ६१-२-९८६८-६७३३ मलेसिया - पेनाङ टेलिफोन: ६१-२-९८६८-६७३३ फिलिपिन्स - मनिला टेलिफोन: ६१-२-९८६८-६७३३ सिङ्गापुर टेलिफोन: ८६-१०-८५६९ ताइवान - सिन चु टेलिफोन: ६१-२-९८६८-६७३३ ताइवान - काओसिङ टेलिफोन: ६१-२-९८६८-६७३३ ताइवान - ताइपेई टेलिफोन: ६१-२-९८६८-६७३३ थाइल्याण्ड - बैंकक टेलिफोन: ६१-२-९८६८-६७३३ भियतनाम - हो ची मिन्ह टेलिफोन: ६१-२-९८६८-६७३३	अस्ट्रिया - वेल्स टेलिफोन: ६१-२-९८६८-६७३३ फ्याक्स: ४३-७२४२-२२४४-३९३ डेनमार्क - कोपेनहेगन टेलिफोन: ८६-१०-८५६९ फ्याक्स: ४५-४४८५-२८२९ फिनल्याण्ड - एस्पो टेलिफोन: ६१-२-९८६८-६७३३ फ्रान्स - पेरिस Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 जर्मनी - Garching टेलिफोन: ८६-१०-८५६९ जर्मनी - हान टेलिफोन: ८६-१०-८५६९ जर्मनी - Heilbronn टेलिफोन: ८६-१०-८५६९ जर्मनी - कार्ल्सरुहे टेलिफोन: ८६-१०-८५६९ जर्मनी - म्युनिख Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 जर्मनी - रोजेनहेम टेलिफोन: ६१-२-९८६८-६७३३ इजरायल - रानाना टेलिफोन: ६१-२-९८६८-६७३३ इटाली - मिलान टेलिफोन: ८६-१०-८५६९ फ्याक्स: ४५-४४८५-२८२९ इटाली - पाडोभा टेलिफोन: ८६-१०-८५६९ नेदरल्याण्ड्स - ड्रुनेन टेलिफोन: ८६-१०-८५६९ फ्याक्स: ४५-४४८५-२८२९ नर्वे - ट्रोन्डहेम टेलिफोन: ४७-७२८८४३८८ पोल्याण्ड - वार्सा टेलिफोन: ८६-१०-८५६९ रोमानिया - बुखारेस्ट Tel: 40-21-407-87-50 स्पेन - म्याड्रिड Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 स्वीडेन - गोटेनबर्ग Tel: 46-31-704-60-40 स्वीडेन - स्टकहोम टेलिफोन: ६१-२-९८६८-६७३३ UK - Wokingham टेलिफोन: ६१-२-९८६८-६७३३ फ्याक्स: ४३-७२४२-२२४४-३९३

© 2022 Microchip Technology Inc. र यसका सहायक कम्पनीहरू

कागजातहरू / स्रोतहरू

MICROCHIP RTG4 परिशिष्ट RTG4 FPGAs बोर्ड डिजाइन र लेआउट दिशानिर्देशहरू [pdf] प्रयोगकर्ता गाइड RTG4 परिशिष्ट RTG4 FPGAs बोर्ड डिजाइन र लेआउट दिशानिर्देशहरू, RTG4, परिशिष्ट RTG4 FPGAs बोर्ड डिजाइन र लेआउट दिशानिर्देशहरू, डिजाइन र लेआउट दिशानिर्देशहरू

सन्दर्भहरू

• प्रयोगकर्ता पुस्तिका