MICROCHIP RTG4 papildinājums RTG4 FPGA plates dizaina un izkārtojuma vadlīnijas

Ievads

Šis AC439 papildinājums: RTG4 FPGA lietojumprogrammas paneļa projektēšanas un izkārtojuma vadlīnijas sniedz papildu informāciju, lai uzsvērtu, ka DDR3 garuma atbilstības vadlīnijas, kas publicētas 9. pārskatā vai jaunākā versijā, ir prioritāras pār RTG4™ izstrādes komplektā izmantoto plates izkārtojumu. Sākotnēji RTG4 izstrādes komplekts bija pieejams tikai ar Engineering Silicon (ES). Pēc sākotnējās izlaišanas komplekts vēlāk tika papildināts ar standarta (STD) ātruma pakāpes un -1 ātruma pakāpes RTG4 ražošanas ierīcēm. Daļu numuri RTG4-DEV-KIT un RTG4-DEV-KIT-1 ir attiecīgi aprīkoti ar STD ātruma pakāpes un -1 ātruma pakāpes ierīcēm.
Turklāt šajā papildinājumā ir iekļauta informācija par ierīces I/O darbību dažādām ieslēgšanas un izslēgšanas sekvencēm, kā arī par DEVRST_N apgalvojumu normālas darbības laikā.

RTG4-DEV-KIT DDR3 plates izkārtojuma analīze

• RTG4 izstrādes komplekts ievieš 32 bitu datu un 4 bitu ECC DDR3 interfeisu katram no diviem iebūvētajiem RTG4 FDDR kontrolleriem un PHY blokiem (FDDR East un West). Saskarne ir fiziski organizēta kā piecas datu baitu joslas.
• Komplekts darbojas pēc maršrutēšanas shēmas, kā aprakstīts AC3 sadaļā DDR439 izkārtojuma vadlīnijas: RTG4 FPGA lietojumprogrammas piezīmes plates projektēšanas un izkārtojuma vadlīnijas. Tomēr, tā kā šis izstrādes komplekts tika izstrādāts pirms pieteikuma piezīmes publicēšanas, tas neatbilst atjauninātajām garuma atbilstības vadlīnijām, kas aprakstītas pieteikuma piezīmē. DDR3 specifikācijā rakstīšanas transakcijas (DSS) laikā katrā DDR750 atmiņas ierīcē ir noteikts +/- 3 ps ierobežojums novirzei starp datu strobe (DQS) un DDR3 pulksteni (CK).
• Ja tiek ievērotas garuma atbilstības vadlīnijas AC439 9. pārskatā vai jaunākās lietojumprogrammas piezīmes versijās, RTG4 paneļa izkārtojums atbildīs tDQSS ierobežojumam gan -1, gan STD ātruma pakāpes ierīcēm visā procesā.tage un temperatūras (PVT) darbības diapazons, ko atbalsta RTG4 ražošanas ierīces. Tas tiek panākts, ņemot vērā sliktākā gadījuma izejas novirzi starp DQS un CK pie RTG4 tapām. Konkrēti, lietojot
  iebūvētais RTG4 FDDR kontrolieris plus PHY, sliktākajos apstākļos DQS vada CK par maksimumu 370 ps -1 ātruma pakāpes ierīcei un DQS vada CK maksimāli par 447 ps STD ātruma pakāpes ierīcei.
• Pamatojoties uz analīzi, kas parādīta tabulā 1-1, RTG4-DEV-KIT-1 atbilst tDQSS ierobežojumiem katrā atmiņas ierīcē, sliktākajos RTG4 FDDR darbības apstākļos. Tomēr, kā parādīts 1-2. tabulā, RTG4-DEV-KIT izkārtojums, kas aizpildīts ar STD ātruma pakāpes RTG4 ierīcēm, sliktākajos darbības apstākļos neatbilst tDQSS ceturtajai un piektajai atmiņas ierīcei lidojuma topoloģijā. RTG4 FDDR. Parasti RTG4-DEV-KIT tiek izmantots tipiskos apstākļos, piemēram, istabas temperatūrā laboratorijas vidē. Tāpēc šī sliktākā gadījuma analīze nav piemērojama RTG4-DEV-KIT, ko izmanto tipiskos apstākļos. Analīze kalpo kā exampkāpēc ir svarīgi ievērot DDR3 garuma saskaņošanas vadlīnijas, kas norādītas AC439, lai lietotāja paneļa dizains atbilstu tDQSS lidojuma lietojumprogrammai.
• Lai sīkāk izstrādātu šo example, un parādīt, kā manuāli kompensēt RTG4 plates izkārtojumu, kas neatbilst AC439 DDR3 garuma atbilstības vadlīnijām, RTG4-DEV-KIT ar STD ātruma pakāpes ierīcēm joprojām var atbilst tDQSS katrā atmiņas ierīcē, sliktākajos apstākļos, jo iebūvētajam RTG4 FDDR kontrollerim plus PHY ir iespēja statiski aizkavēt DQS signālu katrā datu baitu joslā. Šo statisko nobīdi var izmantot, lai samazinātu novirzi starp DQS un CK atmiņas ierīcē, kuras tDQSS > 750 ps. Skatiet sadaļu DRAM apmācība, UG0573: RTG4 FPGA liela ātruma DDR interfeisu lietotāja rokasgrāmata, lai iegūtu papildinformāciju par statiskās aizkaves vadīklu izmantošanu (reģistrā REG_PHY_WR_DQS_SLAVE_RATIO) DQS rakstīšanas transakcijas laikā. Šo aizkaves vērtību var izmantot Libero® SoC, instantējot FDDR kontrolleri ar automātisku inicializāciju, modificējot automātiski ģenerēto CoreABC FDDR inicializācijas kodu. Līdzīgu procesu var piemērot lietotāja paneļa izkārtojumam, kas neatbilst tDQSS katrā atmiņas ierīcē.

Tabula 1-1. RTG4-DEV-KIT-1 tDQSS aprēķina novērtējums -1 daļām un FDDR1 interfeisam

Ceļš analizēts	Pulksteņa garums (jūdzes)	Pulksteņa izplatīšanās aizkave (ps)	Datu garums (jūdzes)	Datu izplatīšana n Aizkave (ps)	Atšķirība starp CLKDQS maršrutēšanas dēļ (milj.)	tDQSS katrā atmiņā, pēc plates šķībuma+FPGA DQSCLK šķībs (ps)
FPGA-1. atmiņa	2578	412.48	2196	351.36	61.12	431.12
FPGA-2. atmiņa	3107	497.12	1936	309.76	187.36	557.36
FPGA-3. atmiņa	3634	581.44	2231	356.96	224.48	594.48
FPGA-4. atmiņa	4163	666.08	2084	333.44	332.64	702.64
FPGA-5. atmiņa	4749	759.84	2848	455.68	304.16	674.16

Piezīme: Sliktākajā gadījumā RTG4 FDDR DDR3 DQS-CLK šķībs -1 ierīcēm ir maksimālā 370 ps un minimālā 242 ps.

1-2 tabula. RTG4-DEV-KIT tDQSS aprēķina novērtējums STD daļām un FDDR1 interfeisam

Ceļš analizēts	Pulksteņa garums (jūdzes)	Pulksteņa izplatīšanās aizkave (ps)	Datu garums (jūdzes)	Datu izplatīšanas aizkave (ps)	Atšķirība starp CLKDQS maršrutēšanas dēļ (milj.)	tDQSS katrā atmiņā, pēc plates šķībuma+FPGA DQSCLK šķībs (ps)
FPGA-1. atmiņa	2578	412.48	2196	351.36	61.12	508.12
FPGA-2. atmiņa	3107	497.12	1936	309.76	187.36	634.36
FPGA-3. atmiņa	3634	581.44	2231	356.96	224.48	671.48
FPGA-4. atmiņa	4163	666.08	2084	333.44	332.64	779.64
FPGA-5. atmiņa	4749	759.84	2848	455.68	304.16	751.16

Piezīme:  Sliktākajā gadījumā RTG4 FDDR DDR3 DQS-CLK novirze STD ierīcēm ir maksimālā 447 ps un minimālā 302 ps.
Piezīme: Šajā analīzē tika izmantots paneļa izplatīšanās aizkaves novērtējums 160 ps/collā, piemample uzziņai. Faktiskā plates izplatīšanās aizkave lietotāja platei ir atkarīga no konkrētās analizējamās plates.

Jaudas secība

Šis AC439 papildinājums: RTG4 FPGA lietojumprogrammas piezīmes dēļu projektēšanas un izkārtojuma vadlīnijas sniedz papildu informāciju, lai uzsvērtu, cik svarīgi ir ievērot plāksnes projektēšanas vadlīnijas. Pārliecinieties, ka tiek ievērotas ieslēgšanas un izslēgšanas vadlīnijas.

Jaudas palielināšana
Nākamajā tabulā ir norādīti ieteicamie ieslēgšanas lietošanas gadījumi un tiem atbilstošās ieslēgšanas vadlīnijas.

2-1 tabula. Ieslēgšanas vadlīnijas

Lietošanas gadījums	Prasība pēc secības	Uzvedība	Piezīmes
DEVRST_N Apstiprināts ieslēgšanas laikā, līdz visi RTG4 barošanas avoti ir sasnieguši ieteicamos darbības apstākļus	Nav konkrēta ramp- nepieciešams pasūtījums. Piegādes ramp-uz augšu jāceļas monotoni.	Kad VDD un VPP sasniedz aktivizācijas slieksni (VDD ~= 0.55 V, VPP ~ = 2.2 V) un DEVRST_N ir izlaists, POR aizkaves skaitītājs darbosies Tipiski ~40 ms (maksimāli 50 ms), pēc tam ierīces ieslēgšana, lai tā funkcionētu, atbilst 11. un 12 (DEVRST_N PUFT) no Sistēmas kontrollera lietotāja rokasgrāmata (UG0576). Citiem vārdiem sakot, šī secība aizņem 40 ms + 1.72036 ms (parasti) no punkta DEVRST_N izlaišanas. Ņemiet vērā, ka turpmāka DEVRST_N izmantošana negaida POR skaitītājs, lai veiktu funkcionālus uzdevumus, un tādējādi šī secība aizņem tikai 1.72036 ms (parasti).	Pēc konstrukcijas ieslēgšanas laikā izejas tiks atspējotas (ti, peldošas). Vienreiz POR skaitītājs ir pabeigts, DEVRST_N ir atbrīvots, un visi VDDI I/O materiāli ir sasnieguši savu ~0.6V slieksnis, tad I/O tiks trīsstāvēti ar aktivizētu vāju vilkšanu, līdz izejas pāriet uz lietotāja vadību, kā norādīts UG11 12. un 0576. attēlā. Kritiskajiem izvadiem, kuriem ieslēgšanas laikā jāpaliek zemam, ir nepieciešams ārējs 1K-omu nolaižamais rezistors.
DEVRST_N uzvilkts uz VPP un visas piegādes ramp augšā aptuveni tajā pašā laikā	VDDPLL nedrīkst būt pēdējā strāvas padeve uz ramp uz augšu un jāsasniedz minimālais ieteicamais darbības tilpumstage pirms pēdējās piegādes (VDD vai VDDI) sāk ramplai novērstu PLL bloķēšanas izvadi kļūmes. Skatiet RTG4 pulksteņa resursu lietotāja rokasgrāmatu (UG0586), lai uzzinātu, kā izmantot CCC/PLL READY_VDDPLL. ievade, lai noņemtu secības prasības VDDPLL barošanas avotam. Piesaistiet SERDES_x_Lyz_VDDAIO pie tā paša barošanas avota ar VDD, vai arī nodrošiniet, lai tie tiktu ieslēgti vienlaikus.	Kad VDD un VPP sasniedz aktivizācijas slieksni (VDD ~= 0.55 V, VPP ~ = 2.2 V), Darbosies 50 ms POR aizkaves skaitītājs. Ierīces ieslēgšanas funkcija atbilst funkcionālajam laikam Sistēmas kontrollera lietotāja rokasgrāmatas (UG9) 10. un 0576. attēls (VDD PUFT). Citiem vārdiem sakot, kopējais laiks ir 57.95636 ms.	Pēc konstrukcijas ieslēgšanas laikā izejas tiks atspējotas (ti, peldošas). Vienreiz POR skaitītājs ir pabeigts, DEVRST_N tiek izlaists un visi VDDI IO izejmateriāli ir sasnieguši savu ~0.6V slieksnis, tad I/O tiks trīsstāvēti ar aktivizētu vāju vilkšanu, līdz izejas pāriet uz lietotāja vadību, kā norādīts UG9 10. un 0576. attēlā. Kritiskajiem izvadiem, kuriem ieslēgšanas laikā jāpaliek zemam, ir nepieciešams ārējs 1K-omu nolaižamais rezistors.

Lietošanas gadījums	Prasība pēc secības	Uzvedība	Piezīmes
VDD/ SERDES_VD DAIO -> VPP/VDDPLL ->	Scenārija slejā norādītā secība. DEVRST_N ir uzvilkts uz VPP.	Kad VDD un VPP sasniegs aktivizācijas slieksni (VDD ~ = 0.55 V, VPP ~ = 2.2 V), 50 ms Sāksies POR aizkaves skaitītājs. Ierīces ieslēgšana līdz funkcionālajam laikam atbilst skaitļiem 9 un 10 (VDD PUFT) no Sistēmas kontrollera lietotāja rokasgrāmata (UG0576). Ierīces ieslēgšanas secības pabeigšana un ieslēgšana līdz funkcionālajam laikam ir balstīta uz pēdējo ieslēgto VDDI padevi.	Pēc konstrukcijas ieslēgšanas laikā izejas tiks atspējotas (ti, peldošas). Vienreiz POR skaitītājs ir pabeigts, DEVRST_N ir atbrīvots, un visi VDDI I/O materiāli ir sasnieguši savu ~0.6V slieksnis, tad IO tiks trīsstāvokļi ar aktivizētu vāju vilkšanu, līdz izejas pāriet uz lietotāja vadību, kā norādīts UG9 10. un 0576. attēlā. Nav vājas pievilkšanas aktivizācijas ieslēgšanas laikā, līdz visi VDDI barošanas avoti sasniedz ~0.6 V. Galvenais ieguvums no šīs secības ir pēdējais VDDI padeve, kas sasniedz šim aktivizācijas slieksnim nebūs aktivizēta vājā pievilkšanās, un tā vietā tiks tieši pāriets no atspējotā režīma uz lietotāja definētu režīmu. Tas var palīdzēt samazināt ārējo 1K nolaižamo rezistoru skaitu, kas nepieciešams konstrukcijām, kurās lielākajai daļai I/O banku tiek darbināts pēdējais VDDI. Lai palielinātu visas pārējās I/O bankas, kuras darbina jebkurš VDDI padeves avots, izņemot pēdējo VDDI barošanu, kritiskajām izejām, kurām ieslēgšanas laikā jāpaliek zemām, ir nepieciešams ārējs 1K omu nolaižamais rezistors.
Uzgaidiet vismaz 51 ms ->
VDDI (visi IO bankas)
OR
VDD/ SERDES_VD DAIO ->
VPP/ VDDPLL/ 3.3V_VDDI ->
Uzgaidiet vismaz 51 ms ->
VDDI (kas nav 3.3 V_VD DI)

 Apsvērumi DEVRST_N apstiprinājuma un izslēgšanas laikā

Ja netiek ievērotas AC439: RTG4 FPGA lietojumprogrammas paneļa dizaina un izkārtojuma vadlīnijas, lūdzu, atkārtotiview šādu informāciju:

1. Tabulā 2-2 norādītajām izslēgšanas sekvencēm lietotājs var redzēt I/O traucējumus vai iedarbināšanu un pārejošus strāvas notikumus.
2. Kā norādīts klientu konsultatīvajā paziņojumā (CAN) 19002.5, novirze no izslēgšanas secības, kas ieteikta RTG4 datu lapā, var izraisīt pārejošu strāvu 1.2 V VDD padevē. Ja 3.3V VPP padeve ir rampSamazinoties pirms 1.2 V VDD padeves, VDD tiks novērota pārejoša strāva, kad VPP un DEVRST_N (baro VPP) sasniegs aptuveni 1.0 V. Šī pārejošā strāva nerodas, ja VPP tiek izslēgta pēdējā saskaņā ar datu lapas ieteikumu.
   1. Pārejas strāvas lielums un ilgums ir atkarīgs no FPGA ieprogrammētā dizaina, īpašās plates atsaistes kapacitātes un 1.2 V sprieguma pārejas reakcijas.tage regulators. Retos gadījumos ir novērota pārejoša strāva līdz 25A (vai 30 vati ar nominālo 1.2 V VDD barošanu). Tā kā šī VDD pārejas strāva ir sadalīta pa visu FPGA audumu (nav lokalizēta noteiktā apgabalā) un tās īsais ilgums, nav nekādu problēmu par uzticamību, ja izslēgšanas pāreja ir 25 A vai mazāka.
   2. Lai izvairītos no pārejošas strāvas, vislabāk ir ievērot datu lapas ieteikumus.
3. I/O kļūmes var būt aptuveni 1.7 V 1.2 ms.
   1. Var tikt novērota liela kļūme izvados, kas vada Low vai Tristate.
   2. Var novērot zemu traucējumu izvadēs, kas vada augstu līmeni (zemo traucējumu nevar mazināt, pievienojot 1 KΩ nolaižamo).
4. Izslēdzot VDDIx, vispirms tiek nodrošināta monotoniska pāreja no augsta uz zemu, bet izvade īslaicīgi pazeminās, kas ietekmētu lietotāja plati, kas mēģina ārēji palielināt izvadi, kad RTG4 VDDIx tiek izslēgts. RTG4 pieprasa, lai ievades/izvades paliktņi nebūtu ārēji darbināmi virs VDDIx bankas padeves tilpumatagTādējādi, ja ārējais rezistors tiek pievienots citam barošanas sliedei, tam ir jāizslēdzas vienlaikus ar VDDIx barošanu.
   2-2 tabula. I/O traucējumu scenāriji, ja netiek ievērota ieteicamā izslēgšanas secība AC439

   Noklusējuma izvades stāvoklis	VDD (1.2 V)	VDDIx (<3.3 V) VDDIx (3.3 V)	VPP (3.3 V)	DEVRST_N	Izslēgšanas uzvedība
   					I/O kļūme	Pašreizējais In- Rush
   I/O brauc zema vai trīsstāvu	Ramp uz leju pēc VPP jebkurā secībā		Ramp vispirms lejā	Saistīts ar VPP	Jā1	Jā
   	Ramp uz leju jebkurā secībā pēc DEVRST_N apgalvojuma			Apgalvots pirms jebkādas piegādes ramp uz leju	Jā1	Nē
   I/O Braukšana augstu	Ramp uz leju pēc VPP jebkurā secībā		Ramp vispirms lejā	Saistīts ar VPP	Jā	Jā
   	Ramp jebkurā secībā pirms VPP		Ramp lejā pēdējais	Saistīts ar VPP	Nr2	Nē
   	Ramp uz leju jebkurā secībā pēc DEVRST_N apgalvojuma			Apgalvots pirms jebkādas piegādes ramp uz leju	Jā	Nē

   1. Ieteicams izmantot ārēju 1 KΩ nolaižamo rezistoru, lai mazinātu lielo kļūmi kritiskajos ieejas/izvados, kuriem strāvas padeves pārtraukuma laikā jāpaliek zemam.
   2. Zema kļūme tiek novērota tikai I/O, kas ir ārēji pievilkts līdz barošanas avotam, kas paliek darbināts kā VPP ramps lejā. Tomēr tas ir ierīces ieteicamo darbības apstākļu pārkāpums, jo PAD nedrīkst būt augsts pēc atbilstošā VDDIx ramps lejā.
5. Ja tiek apgalvots DEVRST_N, lietotājs var redzēt zemu kļūmi jebkurā izejas I/O, kas darbojas augstu un arī ārēji uzvilkta, izmantojot rezistoru uz VDDI. Piemēram,ample, ar 1KΩ uzvilkšanas rezistoru, zema kļūme sasniedz minimālo tilpumutagPirms izejas apstrādes var rasties e no 0.4 V ar ilgumu 200 ns.

Piezīme: DEVRST_N nedrīkst vilkt virs VPP tilptage. Lai izvairītos no iepriekšminētā, ļoti ieteicams ievērot ieslēgšanas un izslēgšanas secības, kas aprakstītas AC439: RTG4 FPGA lietojumprogrammas plates projektēšanas un izkārtojuma vadlīnijas.

Pārskatīšanas vēsture

Pārskatīšanas vēsturē ir aprakstītas izmaiņas, kas tika ieviestas dokumentā. Izmaiņas ir uzskaitītas pēc pārskatīšanas, sākot ar pašreizējo publikāciju.

Tabula 3-1. Pārskatīšanas vēsture

Pārskatīšana	Datums	Apraksts
A	04/2022	• DEVRST_N apstiprinājuma laikā visas RTG4 I/Os tiks trīsstāvētas. Izvades, kuras augstu virza FPGA audums un ārēji uzvelk augstu uz plates, var saskarties ar zemu kļūmi pirms pāriešanas trīsstāvu stāvoklī. Plātnes dizains ar šādu izvades scenāriju ir jāanalizē, lai izprastu starpsavienojumu ietekmi uz FPGA izejām, kas var traucēt, kad tiek apgalvots DEVRST_N. Papildinformāciju skatiet sadaļā 5. darbība 2.2. Apsvērumi DEVRST_N apstiprinājuma un izslēgšanas laikā. • Pārdēvēts Izslēgt uz sadaļu 2.2. Apsvērumi DEVRST_N apstiprinājuma un izslēgšanas laikā. • Pārveidots par Microchip veidni.
2	02/2022	• Pievienota sadaļa Power-Up. • Pievienota sadaļa Power Sequencing.
1	07/2019	Šī dokumenta pirmā publikācija.

Mikročipu FPGA atbalsts

Microchip FPGA produktu grupa nodrošina savus produktus ar dažādiem atbalsta pakalpojumiem, tostarp klientu apkalpošanu, klientu tehniskā atbalsta centru, a webvietne un tirdzniecības biroji visā pasaulē. Klientiem ieteicams apmeklēt Microchip tiešsaistes resursus pirms sazināšanās ar atbalsta dienestu, jo ļoti iespējams, ka uz viņu jautājumiem jau ir atbildēts.
Sazinieties ar Tehniskā atbalsta centru, izmantojot webvietni www.microchip.com/support. Norādiet FPGA ierīces daļas numuru, atlasiet atbilstošo korpusa kategoriju un augšupielādējiet dizainu files, veidojot tehniskā atbalsta lietu.
Sazinieties ar klientu apkalpošanas dienestu, lai saņemtu netehnisku produktu atbalstu, piemēram, produktu cenas, produktu jauninājumus, atjauninājumu informāciju, pasūtījuma statusu un autorizāciju.

• No Ziemeļamerikas zvaniet 800.262.1060
• pārējā pasaule, zvaniet 650.318.4460
• Fakss no jebkuras vietas pasaulē, 650.318.8044 XNUMX XNUMX

Mikroshēma Webvietne

Microchip nodrošina tiešsaistes atbalstu, izmantojot mūsu webvietne plkst www.microchip.com/. Šis webvietne tiek izmantota, lai izveidotu files un informācija ir viegli pieejama klientiem. Daļa pieejamā satura ietver:

• Produktu atbalsts – Datu lapas un kļūdas, pieteikuma piezīmes un sample programmas, dizaina resursi, lietotāja rokasgrāmatas un aparatūras atbalsta dokumenti, jaunākie programmatūras laidieni un arhivētā programmatūra
• Vispārējais tehniskais atbalsts - Bieži uzdotie jautājumi (BUJ), tehniskā atbalsta pieprasījumi, tiešsaistes diskusiju grupas, Microchip dizaina partneru programmas dalībnieku saraksts
• Microchip bizness – Produktu atlases un pasūtīšanas ceļveži, jaunākie Microchip preses relīzes, semināru un pasākumu saraksts, Microchip tirdzniecības biroju, izplatītāju un rūpnīcu pārstāvju saraksti

Produkta izmaiņu paziņošanas pakalpojums

Microchip produktu izmaiņu paziņošanas pakalpojums palīdz klientiem nodrošināt jaunāko informāciju par Microchip produktiem. Abonenti saņems e-pasta paziņojumus ikreiz, kad tiks veiktas izmaiņas, atjauninājumi, labojumi vai kļūdas saistībā ar noteiktu produktu saimi vai interesējošo izstrādes rīku.
Lai reģistrētos, dodieties uz www.microchip.com/pcn un izpildiet reģistrācijas norādījumus.

Klientu atbalsts

Microchip produktu lietotāji var saņemt palīdzību vairākos kanālos:

• Izplatītājs vai pārstāvis
• Vietējais tirdzniecības birojs
• Iegulto risinājumu inženieris (ESE)
• Tehniskais atbalsts

Lai saņemtu atbalstu, klientiem jāsazinās ar savu izplatītāju, pārstāvi vai ESE. Vietējie tirdzniecības biroji ir arī pieejami, lai palīdzētu klientiem. Šajā dokumentā ir iekļauts pārdošanas biroju un atrašanās vietu saraksts.
Tehniskais atbalsts ir pieejams, izmantojot webvietne: www.microchip.com/support

Mikroshēmu ierīču koda aizsardzības līdzeklis

Ņemiet vērā šādu informāciju par koda aizsardzības līdzekli Microchip produktiem:

• Mikročipu izstrādājumi atbilst specifikācijām, kas ietvertas to konkrētajā mikroshēmas datu lapā.
• Microchip uzskata, ka tā produktu saime ir droša, ja to izmanto paredzētajā veidā, saskaņā ar darbības specifikācijām un normālos apstākļos.
• Mikroshēma novērtē un agresīvi aizsargā savas intelektuālā īpašuma tiesības. Mēģinājumi pārkāpt Microchip produkta koda aizsardzības funkcijas ir stingri aizliegti, un tie var pārkāpt Digitālās tūkstošgades autortiesību likumu.
• Ne Microchip, ne kāds cits pusvadītāju ražotājs nevar garantēt sava koda drošību. Koda aizsardzība nenozīmē, ka mēs garantējam, ka produkts ir “nesalaužams”. Koda aizsardzība pastāvīgi attīstās. Microchip ir apņēmies nepārtraukti uzlabot mūsu produktu koda aizsardzības funkcijas.

Juridisks paziņojums

• Šo publikāciju un tajā esošo informāciju var izmantot tikai ar Microchip produktiem, tostarp, lai izstrādātu, pārbaudītu un integrētu Microchip produktus ar jūsu lietojumprogrammu. Šīs informācijas izmantošana jebkādā citā veidā pārkāpj šos noteikumus. Informācija par ierīces lietojumprogrammām tiek sniegta tikai jūsu ērtībām un var tikt aizstāta
  pēc atjauninājumiem. Jūs esat atbildīgs par to, lai jūsu pieteikums atbilstu jūsu specifikācijām. Sazinieties ar vietējo Microchip pārdošanas biroju, lai saņemtu papildu atbalstu, vai saņemiet papildu atbalstu vietnē www.microchip.com/en-us/support/design-help/client-support-services.
• ŠO INFORMĀCIJA TIEK SNIEGTA MICROCHIP “KĀDA IR”. MICROCHIP NESNIEDZ NEKĀDĀ VEIDA TIEŠA VAI NETIEŠA, RAKSTISKA VAI MUTISKI AR STRUKTŪRU NOTEIKTAS GARANTIJAS.
  VAI CITĀDI, ATTIECĪBĀ AR INFORMĀCIJU, IESKAITOT, BET NEAPROBEŽOTĀS, NETIEŠĀS GARANTIJĀS PAR PĀRKĀPJUMU, TIRDZNIECĪBAS UN PIEMĒROTĪBU KONKRĒTAM MĒRĶIEM, VAI GARANTIJĀM, KAS SAISTĪTAS AR TĀ DARBĪBAS NOSACĪJUMU, VAI KVALITĀTU.
• NEKĀDĀ GADĪJUMĀ MICROCHIP NEBŪS ATBILDĪGS PAR JEBKĀDIEM NETIEŠIEM, ĪPAŠIEM, SODĪGIEM, NEJAUŠIEM VAI IZSEKOTIEM ZAUDĒJUMIEM, BOJĀJUMIEM, IZMAKSĀM VAI JEBKĀDA VEIDA IZDEVUMIEM, KAS SAISTĪTI AR INFORMĀCIJU VAI TĀS IZMANTOJUMU TIEK INFORMĒTS PAR IESPĒJU VAI BOJĀJUMI IR PAREDZĀMI. CIKLĀ LIKUMĀ ATĻAUTAJĀ MĪRĀ MICROCHIP KOPĒJĀS ATBILDĪBAS PAR VISĀM PRASĪBĀM, KAS NEKādā VEIDA SAISTĪTAS AR INFORMĀCIJU VAI TĀS IZMANTOŠANU, NEPĀRSNIEDZ MAKSU SUMMU, JA TĀDAS, KAS JŪS JŪS ESAT SAMAKSĀJAT PAR MICROCHIP.
  Microchip ierīču izmantošana dzīvības uzturēšanas un/vai drošības lietojumos ir pilnībā pakļauta pircēja riskam, un pircējs piekrīt aizsargāt, atlīdzināt un turēt nekaitīgu Microchip no jebkādiem un visiem zaudējumiem, prasībām, prasībām vai izdevumiem, kas izriet no šādas lietošanas. Saskaņā ar Microchip intelektuālā īpašuma tiesībām licences netiek nodotas, netieši vai citādi, ja vien nav norādīts citādi.

Preču zīmes

• Mikročipa nosaukums un logotips, Microchip logotips, Adaptec, AnyRate, AVR, AVR logotips, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, Linklus, maXTouch, MediaLB, megaAVR, Microsemi, Microsemi logotips, MOST, MOST logotips, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logotips, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST logotips, SuperFlash , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron un XMEGA ir Microchip Technology Incorporated reģistrētas preču zīmes ASV un citās valstīs.
• AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logotips, Quiet-Wire, SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath un ZL ir Microchip Technology Incorporated ASV reģistrētas preču zīmes.
• Blakus esošu taustiņu slāpēšana, AKS, analogais digitālajam vecumam, jebkurš kondensators, AnyIn, AnyOut, paplašinātā komutācija, BlueSky, BodyCom, CodeGuard, kriptoautentifikācija, kriptogrāfijas automobiļi, kriptokompanjons, kriptovadītājs, dsPICDEM, dsPICDEM, d. , ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Paralleling, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB sertificēts logotips, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express, NVMe, Viszinošā koda ģenerēšana, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QA , Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, TSHARC, USBCheck VariSense, VectorBlox, VeriPHY, ViewSpan, WiperLock, XpressConnect un ZENA ir Microchip Technology preču zīmes, kas iekļautas
  ASV un citās valstīs.
• SQTP ir uzņēmuma Microchip Technology pakalpojumu zīme, kas iekļauta ASV. Adaptec logotips, Frequency on Demand, Silicon Storage Technology, Symmcom un Trusted Time ir Microchip Technology Inc. reģistrētas preču zīmes citās valstīs.
• GestIC ir Microchip Technology Germany II GmbH & Co. KG, Microchip Technology Inc. meitasuzņēmuma, reģistrēta preču zīme citās valstīs.
  Visas pārējās šeit minētās preču zīmes ir to attiecīgo uzņēmumu īpašums.
  © 2022, Microchip Technology Incorporated un tā meitasuzņēmumi. Visas tiesības aizsargātas.
  ISBN: 978-1-6683-0362-7

Kvalitātes vadības sistēma

Lai iegūtu informāciju par Microchip kvalitātes vadības sistēmām, lūdzu, apmeklējiet vietni www.microchip.com/quality.

Pārdošana un serviss visā pasaulē

AMERIKA	ĀZIJA/Klusā okeāna reģions	ĀZIJA/Klusā okeāna reģions	EIROPĀ
Korporatīvais birojs 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tālr.: 480-792-7200 Fakss: 480-792-7277 Tehniskais atbalsts: www.microchip.com/support Web Adrese: www.microchip.com Atlanta Duluta, GA Tālr.: 678-957-9614 Fakss: 678-957-1455 Ostina, Teksasa Tālr.: 512-257-3370 Bostona Vestboro, MA Tālr. 774-760-0087 Fakss: 774-760-0088 Čikāga Itaska, IL Tālr.: 630-285-0071 Fakss: 630-285-0075 Dalasa Addison, TX Tālr.: 972-818-7423 Fakss: 972-818-2924 Detroita Novi, MI Tālr.: 248-848-4000 Hjūstona, Teksasa Tālr.: 281-894-5983 Indianapolisa Noblesville, IN Tālr. 317-773-8323 Fakss: 317-773-5453 Tālr.: 317-536-2380 Losandželosa Misija Viejo, CA Tālr. 949-462-9523 Fakss: 949-462-9608 Tālr.: 951-273-7800 Raleigh, NC Tālr.: 919-844-7510 Ņujorka, NY Tālr.: 631-435-6000 Sanhosē, Kalifornijā Tālr.: 408-735-9110 Tālr.: 408-436-4270 Kanāda – Toronto Tālr.: 905-695-1980 Fakss: 905-695-2078	Austrālija - Sidneja Tālr.: 61-2-9868-6733 Ķīna – Pekina Tālr.: 86-10-8569-7000 Ķīna - Čendu Tālr.: 86-28-8665-5511 Ķīna - Čuncjina Tālr.: 86-23-8980-9588 Ķīna – Donguana Tālr.: 86-769-8702-9880 Ķīna - Guandžou Tālr.: 86-20-8755-8029 Ķīna - Hangdžou Tālr.: 86-571-8792-8115 Ķīna – Honkongas SAR Tālr.: 852-2943-5100 Ķīna - Nanjing Tālr.: 86-25-8473-2460 Ķīna - Qingdao Tālr.: 86-532-8502-7355 Ķīna – Šanhaja Tālr.: 86-21-3326-8000 Ķīna - Šeņjana Tālr.: 86-24-2334-2829 Ķīna - Šenžena Tālr.: 86-755-8864-2200 Ķīna - Sudžou Tālr.: 86-186-6233-1526 Ķīna - Uhaņa Tālr.: 86-27-5980-5300 Ķīna - Sjaņa Tālr.: 86-29-8833-7252 Ķīna - Sjameņa Tālr.: 86-592-2388138 Ķīna - Zhuhai Tālr.: 86-756-3210040	Indija - Bengalūra Tālr.: 91-80-3090-4444 Indija - Ņūdeli Tālr.: 91-11-4160-8631 Indija - Pune Tālr.: 91-20-4121-0141 Japāna - Osaka Tālr.: 81-6-6152-7160 Japāna - Tokija Tālr.: 81-3-6880-3770 Koreja – Tegu Tālr.: 82-53-744-4301 Koreja - Seula Tālr.: 82-2-554-7200 Malaizija - Kualalumpura Tālr.: 60-3-7651-7906 Malaizija - Penanga Tālr.: 60-4-227-8870 Filipīnas - Manila Tālr.: 63-2-634-9065 Singapūra Tālr.: 65-6334-8870 Taivāna – Hsin Ču Tālr.: 886-3-577-8366 Taivāna - Gaosjuna Tālr.: 886-7-213-7830 Taivāna - Taipeja Tālr.: 886-2-2508-8600 Taizeme - Bangkoka Tālr.: 66-2-694-1351 Vjetnama - Hošimina Tālr.: 84-28-5448-2100	Austrija – Velsa Tālr.: 43-7242-2244-39 Fakss: 43-7242-2244-393 Dānija – Kopenhāgena Tālr.: 45-4485-5910 Fakss: 45-4485-2829 Somija – Espo Tālr.: 358-9-4520-820 Francija – Parīze Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Vācija – Garčings Tālr.: 49-8931-9700 Vācija – Hāna Tālr.: 49-2129-3766400 Vācija - Heilbronna Tālr.: 49-7131-72400 Vācija – Karlsrūe Tālr.: 49-721-625370 Vācija – Minhene Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Vācija – Rozenheima Tālr.: 49-8031-354-560 Izraēla - Raanana Tālr.: 972-9-744-7705 Itālija – Milāna Tālr.: 39-0331-742611 Fakss: 39-0331-466781 Itālija – Padova Tālr.: 39-049-7625286 Nīderlande – Drunen Tālr.: 31-416-690399 Fakss: 31-416-690340 Norvēģija - Tronheima Tālr.: 47-72884388 Polija – Varšava Tālr.: 48-22-3325737 Rumānija – Bukareste Tel: 40-21-407-87-50 Spānija – Madride Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Zviedrija – Gētenberga Tel: 46-31-704-60-40 Zviedrija – Stokholma Tālr.: 46-8-5090-4654 Lielbritānija - Vokingema Tālr.: 44-118-921-5800 Fakss: 44-118-921-5820

© 2022 Microchip Technology Inc. un tā meitasuzņēmumi

Dokumenti / Resursi

MICROCHIP RTG4 papildinājums RTG4 FPGA plates dizaina un izkārtojuma vadlīnijas [pdfLietotāja rokasgrāmata RTG4 pielikums RTG4 FPGAs plates projektēšanas un izkārtojuma vadlīnijas, RTG4, pielikums RTG4 FPGAs plates projektēšanas un izkārtojuma vadlīnijas, dizaina un izkārtojuma vadlīnijas

Atsauces

• Lietotāja rokasgrāmata