راهنمای کاربر طراحی و چیدمان برد MICROCHIP RTG4 ضمیمه RTG4 FPGAs

مطالب پنهان کردن

1 ضمیمه MICROCHIP RTG4 RTG4 FPGAs رهنمودهای طراحی و چیدمان برد

2 مقدمه

3 تجزیه و تحلیل چیدمان برد RTG4-DEV-KIT DDR3

4 توالی قدرت

5 تاریخچه تجدید نظر

6 پشتیبانی از ریزتراشه FPGA

ضمیمه MICROCHIP RTG4 RTG4 FPGAs رهنمودهای طراحی و چیدمان برد

مقدمه

این ضمیمه به AC439: دستورالعمل‌های طراحی و چیدمان برد برای یادداشت کاربردی RTG4 FPGA، اطلاعات تکمیلی را ارائه می‌دهد تا تأکید کند که دستورالعمل‌های تطبیق طول DDR3 منتشر شده در ویرایش 9 یا جدیدتر بر طرح‌بندی برد مورد استفاده برای کیت توسعه RTG4 تقدم دارند. در ابتدا، کیت توسعه RTG4 فقط با سیلیکون مهندسی (ES) در دسترس بود. پس از انتشار اولیه، کیت بعداً با درجه سرعت استاندارد (STD) و دستگاه های تولید درجه سرعت -1 RTG4 پر شد. شماره قطعه، RTG4-DEV-KIT و RTG4-DEV-KIT-1 به ترتیب دارای درجه سرعت STD و درجه سرعت -1 هستند.
علاوه بر این، این ضمیمه شامل جزئیات رفتار ورودی/خروجی دستگاه برای توالی‌های مختلف روشن و خاموش کردن، و همچنین ادعای DEVRST_N در طول عملکرد عادی است.

تجزیه و تحلیل چیدمان برد RTG4-DEV-KIT DDR3

کیت توسعه RTG4 یک داده 32 بیتی و رابط 4 بیتی ECC DDR3 را برای هر یک از دو کنترلر داخلی RTG4 FDDR و بلوک های PHY (FDDR شرقی و غربی) پیاده سازی می کند. رابط از نظر فیزیکی به صورت پنج خط بایت داده سازماندهی شده است.

این کیت از طرح مسیریابی Fly by پیروی می‌کند که در بخش دستورالعمل‌های چیدمان DDR3 AC439 توضیح داده شده است: دستورالعمل‌های طراحی و چیدمان برد برای یادداشت کاربردی RTG4 FPGA. با این حال، از آنجایی که این کیت توسعه قبل از انتشار یادداشت برنامه طراحی شده است، با دستورالعمل های تطبیق طول به روز شده شرح داده شده در یادداشت برنامه مطابقت ندارد. در مشخصات DDR3، یک محدودیت +/- 750 ps در انحراف بین داده strobe (DQS) و ساعت DDR3 (CK) در هر دستگاه حافظه DDR3 در طول تراکنش نوشتن (DSS) وجود دارد.
هنگامی که دستورالعمل‌های تطبیق طول در نسخه‌های AC439 ویرایش 9 یا جدیدتر یادداشت برنامه رعایت شود، طرح‌بندی برد RTG4 محدودیت tDQSS را برای دستگاه‌های درجه سرعت -1 و STD در کل فرآیند برآورده می‌کند.tage و محدوده عملیاتی دما (PVT) که توسط دستگاه های تولید RTG4 پشتیبانی می شود. این با فاکتورگیری در بدترین حالت انحراف خروجی بین DQS و CK در پین‌های RTG4 انجام می‌شود. به طور خاص، هنگام استفاده از
کنترلر داخلی RTG4 FDDR به همراه PHY، DQS حداکثر 370 ps برای دستگاه درجه سرعت -1 و DQS لید CK با حداکثر 447 ثانیه برای دستگاه درجه سرعت STD، در بدترین شرایط.

بر اساس تجزیه و تحلیل نشان داده شده در جدول 1-1، RTG4-DEV-KIT-1 محدودیت های tDQSS را در هر دستگاه حافظه، در بدترین شرایط عملیاتی برای RTG4 FDDR برآورده می کند. با این حال، همانطور که در جدول 1-2 نشان داده شده است، طرح RTG4-DEV-KIT، پر از دستگاه های RTG4 درجه سرعت STD، در بدترین شرایط عملیاتی، tDQSS را برای دستگاه های حافظه چهارم و پنجم در توپولوژی fly-by برآورده نمی کند. برای RTG4 FDDR. به طور کلی، RTG4-DEV-KIT در شرایط معمولی مانند دمای اتاق در محیط آزمایشگاه استفاده می شود. بنابراین، این تحلیل بدترین حالت برای RTG4-DEV-KIT که در شرایط معمولی استفاده می‌شود، قابل اجرا نیست. تجزیه و تحلیل به عنوان یک نمونه عمل می کندampدر مورد اینکه چرا پیروی از دستورالعمل های تطبیق طول DDR3 فهرست شده در AC439 مهم است، به طوری که طراحی برد کاربر با tDQSS برای یک برنامه پرواز مطابقت داشته باشد.
برای توضیح بیشتر در مورد این سابقampو نشان می دهد که چگونه می توان به صورت دستی طرح برد RTG4 را جبران کرد که نمی تواند با دستورالعمل های تطبیق طول AC439 DDR3 مطابقت داشته باشد، RTG4-DEV-KIT با دستگاه های درجه سرعت STD همچنان می تواند tDQSS را در هر دستگاه حافظه، در بدترین شرایط، برآورده کند، زیرا کنترلر داخلی RTG4 FDDR به علاوه PHY توانایی به تأخیر انداختن ایستا سیگنال DQS را در هر خط بایت داده دارد. این جابجایی استاتیک را می توان برای کاهش انحراف بین DQS و CK در یک دستگاه حافظه با tDQSS > 750 ps استفاده کرد. برای اطلاعات بیشتر در مورد استفاده از کنترل‌های تأخیر استاتیک (در رجیستر REG_PHY_WR_DQS_SLAVE_RATIO) برای DQS در طول تراکنش نوشتن، به بخش آموزش DRAM در UG0573 مراجعه کنید: راهنمای کاربر رابط‌های DDR با سرعت بالا RTG4 FPGA. این مقدار تاخیر را می توان در Libero® SoC هنگام نمونه سازی یک کنترل کننده FDDR با مقداردهی اولیه خودکار با تغییر کد اولیه CoreABC FDDR که به طور خودکار تولید می شود، استفاده کرد. یک فرآیند مشابه را می توان برای طرح بندی برد کاربر که با tDQSS در هر دستگاه حافظه مطابقت ندارد اعمال شود.

جدول 1-1. ارزیابی RTG4-DEV-KIT-1 محاسبه tDQSS برای قطعات -1 و رابط FDDR1

مسیر تجزیه و تحلیل شد	طول ساعت (میل)	تأخیر انتشار ساعت (ps)	طول داده (میل)	انتشار داده n تاخیر (ps)	تفاوت بین CLKDQS به دلیل مسیریابی (میل)	tDQSS در هر حافظه، بعد از صفحه skew+FPGA DQSCLK کج شدن (ps)
FPGA-1st Memory	2578	412.48	2196	351.36	61.12	431.12
حافظه FPGA-2nd	3107	497.12	1936	309.76	187.36	557.36
FPGA-3rd Memory	3634	581.44	2231	356.96	224.48	594.48
حافظه FPGA-4th	4163	666.08	2084	333.44	332.64	702.64
حافظه FPGA-5th	4749	759.84	2848	455.68	304.16	674.16

توجه داشته باشید: در بدترین شرایط، چولگی RTG4 FDDR DDR3 DQS-CLK برای دستگاه های -1 حداکثر 370ps و حداقل 242ps است.

جدول 1-2. ارزیابی محاسبه tDQSS RTG4-DEV-KIT برای قطعات STD و رابط FDDR1

مسیر تجزیه و تحلیل شد	طول ساعت (میل)	تاخیر انتشار ساعت (ps)	طول داده (میل)	تأخیر انتشار داده (ps)	تفاوت بین CLKDQS به دلیل مسیریابی (میل)	tDQSS در هر حافظه، بعد از صفحه skew+FPGA DQSCLK کج شدن (ps)
FPGA-1st Memory	2578	412.48	2196	351.36	61.12	508.12
حافظه FPGA-2nd	3107	497.12	1936	309.76	187.36	634.36
FPGA-3rd Memory	3634	581.44	2231	356.96	224.48	671.48
حافظه FPGA-4th	4163	666.08	2084	333.44	332.64	779.64
حافظه FPGA-5th	4749	759.84	2848	455.68	304.16	751.16

توجه: در بدترین شرایط، چولگی RTG4 FDDR DDR3 DQS-CLK برای دستگاه های STD حداکثر 447 ps و حداقل 302 ps است.
توجه داشته باشید: تخمین تاخیر انتشار برد 160 ps/inch در این تحلیل استفاده شده استampبرای مرجع. تأخیر انتشار واقعی برد برای برد کاربر به برد خاصی که در حال تجزیه و تحلیل است بستگی دارد.

توالی قدرت

این ضمیمه به AC439: دستورالعمل‌های طراحی و چیدمان برد برای یادداشت کاربردی RTG4 FPGA، اطلاعات تکمیلی را برای تأکید بر اهمیت پیروی از دستورالعمل‌های طراحی برد ارائه می‌کند. اطمینان حاصل کنید که دستورالعمل ها در رابطه با Power-Up و Power-Down دنبال می شوند.

قدرت بالا
جدول زیر موارد استفاده توصیه شده از پاور و دستورالعمل های مربوط به برق را فهرست می کند.

جدول 2-1. رهنمودهای Power-Up

استفاده از مورد

توالی مورد نیاز

رفتار

یادداشت ها

DEVRST_N

تا زمانی که همه منابع تغذیه RTG4 به شرایط عملیاتی توصیه شده نرسند، در هنگام روشن شدن برق، تأیید می شود

هیچ r خاصamp- سفارش لازم است تامین ramp-up باید یکنواخت بالا رود.

هنگامی که VDD و VPP به آستانه فعال سازی رسیدند (VDD ~= 0.55V، VPP ~= 2.2V) و

DEVRST_N منتشر شد، شمارشگر تاخیر POR برای آن اجرا خواهد شد

~40 میلی‌ثانیه معمولی (حداکثر 50 میلی‌ثانیه)، سپس روشن‌کردن دستگاه برای عملکرد مطابق با شکل‌های 11 و

12 (DEVRST_N PUFT) از

راهنمای کاربر کنترل کننده سیستم (UG0576). به عبارت دیگر این دنباله 40 ms + 1.72036 ms (معمولی) از نقطه ای که DEVRST_N آزاد شده است طول می کشد. توجه داشته باشید که استفاده بعدی از DEVRST_N منتظر نمی ماند

شمارنده POR برای انجام کارهای عملکردی روشن می شود و بنابراین این توالی تنها 1.72036 میلی ثانیه طول می کشد (معمولی).

با طراحی، خروجی ها در حین روشن شدن غیرفعال می شوند (یعنی شناور). یک بار شمارنده POR

تکمیل شد، DEVRST_N منتشر شد و تمام منابع ورودی/خروجی VDDI به آنها رسیده است

آستانه ~0.6 ولت، سپس I/Oها با فعال شدن کشش ضعیف، تا زمانی که خروجی ها به کنترل کاربر منتقل شوند، مطابق شکل های 11 و 12 UG0576، تری استیته می شوند. خروجی های بحرانی که باید در هنگام روشن شدن کم باقی بمانند به یک مقاومت کششی خارجی 1K اهمی نیاز دارند.

DEVRST_N

به VPP و تمام منابع کشیده شده استamp تقریبا در همان زمان

VDDPLL نباید باشد

آخرین منبع تغذیه به ramp بالا، و باید به حداقل حجم عملیاتی توصیه شده برسدtage قبل از آخرین عرضه (VDD

یا VDDI) r را شروع می کندampبرای جلوگیری از خروجی قفل PLL

اشکالات برای توضیح نحوه استفاده از CCC/PLL READY_VDDPLL به راهنمای کاربر منابع ساعت RTG4 (UG0586) مراجعه کنید.

ورودی برای حذف الزامات توالی برای منبع تغذیه VDDPLL. یا SERDES_x_Lyz_VDDAIO را به همان منبع VDD متصل کنید، یا مطمئن شوید که به طور همزمان روشن می شوند.

هنگامی که VDD و VPP به آستانه فعال سازی رسیدند (VDD ~= 0.55V، VPP ~= 2.2V)

شمارشگر تاخیر POR 50 میلی‌ثانیه اجرا خواهد شد. روشن شدن دستگاه به زمان بندی عملکردی مطابقت دارد

شکل 9 و 10 (VDD PUFT) راهنمای کاربر کنترلر سیستم (UG0576). به عبارت دیگر، کل زمان 57.95636 میلی ثانیه است.

با طراحی، خروجی ها در حین روشن شدن غیرفعال می شوند (یعنی شناور). یک بار شمارنده POR

تکمیل شد، DEVRST_N منتشر شد و تمام منابع VDDI IO به آنها رسیده است

آستانه ~0.6 ولت، سپس I/Oها با فعال شدن کشش ضعیف، تا زمانی که خروجی ها به کنترل کاربر منتقل شوند، مطابق شکل های 9 و 10 UG0576، تری استیته می شوند. خروجی های بحرانی که باید در هنگام روشن شدن کم باقی بمانند به یک مقاومت کششی خارجی 1K اهمی نیاز دارند.

استفاده از مورد	توالی مورد نیاز	رفتار	یادداشت ها
VDD/ SERDES_VD DAIO -> VPP/VDDPLL ->	دنباله فهرست شده در ستون سناریو. DEVRST_N به VPP کشیده شده است.	هنگامی که VDD و VPP به آستانه فعال سازی رسیدند (VDD ~= 0.55V، VPP ~=2.2V) 50ms شمارشگر تاخیر POR اجرا خواهد شد. روشن شدن دستگاه تا زمان بندی عملکردی مطابق با ارقام است 9 و 10 (VDD PUFT) از راهنمای کاربر کنترل کننده سیستم (UG0576). تکمیل توالی روشن شدن دستگاه و زمان‌بندی روشن شدن تا عملکرد بر اساس آخرین منبع VDDI است که روشن شده است.	با طراحی، خروجی ها در حین روشن شدن غیرفعال می شوند (یعنی شناور). یک بار شمارنده POR تکمیل شد، DEVRST_N منتشر شد و تمام منابع ورودی/خروجی VDDI به آنها رسیده است آستانه ~ 0.6 ولت، سپس IO ها با pull-up ضعیف فعال می شوند تا زمانی که خروجی ها به کنترل کاربر منتقل شوند، مطابق شکل 9 و 10 UG0576. تا زمانی که تمام منابع VDDI به ~ 0.6 ولت برسند، هیچ فعال سازی ضعیفی در حین روشن شدن برق وجود ندارد. فایده کلیدی از این دنباله این است که آخرین منبع VDDI که می رسد این آستانه فعال‌سازی pull-up ضعیف را فعال نمی‌کند و در عوض مستقیماً از حالت غیرفعال به حالت تعریف شده توسط کاربر منتقل می‌شود. این می‌تواند به به حداقل رساندن تعداد مقاومت‌های کششی خارجی 1K مورد نیاز برای طرح‌هایی که اکثر بانک‌های ورودی/خروجی با آخرین VDDI افزایش یافته انرژی می‌دهند، کمک کند. برای تمام بانک‌های ورودی/خروجی دیگر که از هر منبع VDDI به غیر از آخرین منبع VDDI که افزایش می‌یابد، تغذیه می‌شوند، خروجی‌های بحرانی که باید در هنگام روشن شدن کم باقی بمانند، به یک مقاومت کششی خارجی 1 کیلو اهم نیاز دارند.
حداقل 51 میلی ثانیه صبر کنید ->
VDDI (همه IO بانک ها)
OR
VDD/ SERDES_VD DAIO ->
VPP/ VDDPLL/ 3.3V_VDDI ->
حداقل 51 میلی ثانیه صبر کنید ->
VDDI (غیر 3.3V_VD DI)

ملاحظات در طول DEVRST_N ادعا و خاموش کردن

اگر AC439: دستورالعمل‌های طراحی و چیدمان برد برای RTG4 FPGA دستورالعمل‌های یادداشت کاربردی رعایت نشده است، لطفاً دوبارهview جزئیات زیر:

برای توالی‌های خاموش کردن داده‌شده در جدول 2-2، کاربر ممکن است اشکالات ورودی/خروجی یا رویدادهای جاری هجومی و گذرا را ببیند.

همانطور که در اعلان مشاوره مشتری (CAN) 19002.5 بیان شده است، انحراف از دنباله خاموشی توصیه شده در برگه داده RTG4 می تواند یک جریان گذرا را در منبع 1.2 ولت VDD ایجاد کند. اگر منبع VPP 3.3 ولت r باشدampقبل از منبع تغذیه 1.2 ولت VDD، یک جریان گذرا در VDD مشاهده می شود، زیرا VPP و DEVRST_N (که توسط VPP تغذیه می شود) تقریباً 1.0 ولت می شوند. اگر VPP آخرین بار، طبق توصیه برگه داده، خاموش شود، این جریان گذرا رخ نمی دهد.
1. مقدار و مدت جریان گذرا به طراحی برنامه ریزی شده در FPGA، ظرفیت جداسازی برد خاص و پاسخ گذرا ولتاژ 1.2 بستگی دارد.tagتنظیم کننده الکترونیکی در موارد نادر، یک جریان گذرا تا 25 آمپر (یا 30 وات در منبع نامی 1.2 ولت VDD) مشاهده شده است. با توجه به ماهیت توزیع شده این جریان گذرا VDD در کل بافت FPGA (که در یک منطقه خاص موضعی نیست)، و مدت زمان کوتاه آن، اگر جریان گذرا 25A یا کمتر باشد، هیچ نگرانی قابل اعتمادی وجود ندارد.
2. به عنوان بهترین روش طراحی، توصیه های برگه داده را دنبال کنید تا از جریان گذرا جلوگیری کنید.
اشکالات ورودی/خروجی ممکن است تقریباً 1.7 ولت برای 1.2 میلی ثانیه باشد.
1. ممکن است اشکال زیاد در خروجی های رانندگی Low یا Tristate مشاهده شود.
2. ممکن است اشکال کم در خروجی‌های رانندگی زیاد مشاهده شود (شکلی کم را نمی‌توان با افزودن یک کشویی 1 KΩ کاهش داد).

خاموش کردن VDDIx ابتدا امکان انتقال یکنواخت از High به Low را فراهم می‌کند، اما خروجی به طور خلاصه پایین می‌آید که بر روی برد کاربری تأثیر می‌گذارد که وقتی RTG4 VDDIx خاموش می‌شود، سعی می‌کند خروجی را بالا بکشد. RTG4 ایجاب می‌کند که پدهای ورودی/خروجی به‌طور خارجی در بالای حجم عرضه بانک VDDIx هدایت نشوند.tagبنابراین اگر یک مقاومت خارجی به ریل برق دیگری اضافه شود، باید همزمان با منبع تغذیه VDDIx خاموش شود.
جدول 2-2. سناریوهای نقص ورودی/خروجی در صورت عدم پیروی از توالی خاموش کردن توصیه شده در AC439

حالت خروجی پیش فرض	VDD (1.2 ولت)	VDDIx (<3.3V) VDDIx (3.3V)	VPP (3.3 ولت)	DEVRST_N	رفتار کاهش قدرت
					اشکال I/O	جاری در راش
I/O رانندگی کم یا Tristated	Ramp بعد از VPP به هر ترتیبی پایین بیاید		Ramp ابتدا پایین	به VPP گره خورده است	بله 1	بله
	Ramp پس از ادعای DEVRST_N به هر ترتیبی پایین آمد			ادعا شده قبل از هر گونه منابع Ramp پایین	بله 1	خیر
I/O Driving High	Ramp بعد از VPP به هر ترتیبی پایین بیاید		Ramp ابتدا پایین	به VPP گره خورده است	بله	بله
	Ramp به هر ترتیبی قبل از VPP پایین بیاید		Ramp پایین آخرین	به VPP گره خورده است	شماره 2	خیر
	Ramp پس از ادعای DEVRST_N به هر ترتیبی پایین آمد			ادعا شده قبل از هر گونه منابع Ramp پایین	بله	خیر

یک مقاومت کششی خارجی 1 KΩ برای کاهش ایراد زیاد در ورودی/خروجی‌های حیاتی توصیه می‌شود، که باید در هنگام خاموش شدن کم باقی بماند.
یک اشکال کم فقط برای یک I/O مشاهده می شود که از خارج به منبع تغذیه ای که به عنوان VPP r تغذیه می شود، کشیده می شود.ampپایین است. با این حال، این نقض شرایط عملکرد توصیه شده دستگاه است زیرا PAD نباید بعد از VDDIx r مربوطه بالا باشد.ampپایین است.

اگر DEVRST_N اعلام شده باشد، کاربر ممکن است در هر ورودی/خروجی که در حال بالا رفتن است و همچنین از طریق یک مقاومت به VDDI از بیرون کشیده می‌شود، یک اشکال کم مشاهده کند. برای مثالample، با یک مقاومت کششی 1KΩ، یک اشکال کم به حداقل حجم می رسدtage از 0.4V با مدت زمان 200 ns ممکن است قبل از درمان خروجی رخ دهد.

توجه داشته باشید: DEVRST_N نباید بالای VPP vol کشیده شودtagه. برای اجتناب از موارد فوق، به شدت توصیه می‌شود که دنباله‌های روشن و خاموش کردن توضیح داده شده در AC439 را دنبال کنید: دستورالعمل‌های طراحی و چیدمان برد برای یادداشت برنامه RTG4 FPGA.

تاریخچه تجدید نظر

تاریخچه بازنگری تغییراتی را که در سند اجرا شده است را توصیف می کند. تغییرات با بازبینی فهرست شده اند و از انتشار فعلی شروع می شود.

جدول 3-1. تاریخچه ویرایشهای

تجدید نظر	تاریخ	توضیحات
A	04/2022	• در طول ادعای DEVRST_N، همه ورودی/خروجی های RTG4 تری استاته می شوند. خروجی هایی که توسط پارچه FPGA به سمت بالا هدایت می شوند و از بیرون روی برد بالا کشیده می شوند، ممکن است قبل از وارد شدن به شرایط تری استات، دچار اشکال کم شوند. یک طراحی برد با چنین سناریوی خروجی باید برای درک تأثیر اتصالات داخلی به خروجی های FPGA که ممکن است در هنگام اعلام DEVRST_N دچار اشکال شود، تجزیه و تحلیل شود. برای اطلاعات بیشتر، مرحله 5 را در بخش ببینید 2.2. ملاحظات در طول DEVRST_N ادعا و خاموش کردن. • تغییر نام داد پاور پایین به بخش 2.2. ملاحظات در طول DEVRST_N ادعا و خاموش کردن. • تبدیل به قالب میکروچیپ.
2	02/2022	• اضافه شدن بخش Power-Up. • اضافه شدن بخش Power Sequencing.
1	07/2019	اولین انتشار این سند.

پشتیبانی از ریزتراشه FPGA

گروه محصولات Microchip FPGA از محصولات خود با خدمات پشتیبانی مختلف، از جمله خدمات مشتری، مرکز پشتیبانی فنی مشتری، پشتیبانی می کند. webسایت و دفاتر فروش در سراسر جهان. به مشتریان پیشنهاد می شود قبل از تماس با پشتیبانی از منابع آنلاین میکروچیپ دیدن کنند زیرا به احتمال زیاد به سؤالات آنها قبلاً پاسخ داده شده است.
تماس با مرکز پشتیبانی فنی از طریق webسایت در www.microchip.com/support. شماره قطعه دستگاه FPGA را ذکر کنید، دسته مورد مناسب را انتخاب کنید و طرح آپلود کنید fileهنگام ایجاد یک مورد پشتیبانی فنی.
برای پشتیبانی غیر فنی محصول، مانند قیمت گذاری محصول، ارتقاء محصول، اطلاعات به روز رسانی، وضعیت سفارش و مجوز، با خدمات مشتری تماس بگیرید.

از آمریکای شمالی، با 800.262.1060 تماس بگیرید
سایر نقاط جهان، با شماره 650.318.4460 تماس بگیرید
فکس، از هر کجای دنیا، 650.318.8044

ریزتراشه Webسایت

Microchip پشتیبانی آنلاین را از طریق ما ارائه می دهد webسایت در www.microchip.com/. این webسایت برای ساخت استفاده می شود files و اطلاعات به راحتی در دسترس مشتریان است. برخی از مطالب موجود عبارتند از:

پشتیبانی محصول - برگه های داده و خطاها، یادداشت های برنامه و sampبرنامه ها، منابع طراحی، راهنماهای کاربر و اسناد پشتیبانی سخت افزاری، آخرین نسخه های نرم افزاری و نرم افزارهای آرشیو شده
پشتیبانی فنی عمومی – سوالات متداول (سؤالات متداول)، درخواست‌های پشتیبانی فنی، گروه‌های بحث آنلاین، فهرست اعضای برنامه شریک طراحی ریزتراشه
تجارت ریزتراشه - راهنمای انتخاب محصول و سفارش، آخرین بیانیه های مطبوعاتی ریزتراشه، فهرست سمینارها و رویدادها، فهرست دفاتر فروش ریزتراشه، توزیع کنندگان و نمایندگان کارخانه

سرویس اطلاع رسانی تغییر محصول

سرویس اطلاع رسانی تغییر محصول Microchip به مشتریان کمک می کند تا در مورد محصولات Microchip در جریان باشند. مشترکین هر زمان که تغییرات، به‌روزرسانی‌ها، بازبینی‌ها یا اشتباهات مربوط به یک خانواده محصول مشخص یا ابزار توسعه مورد علاقه وجود داشته باشد، اعلان ایمیلی دریافت خواهند کرد.
برای ثبت نام به www.microchip.com/pcn و دستورالعمل ثبت نام را دنبال کنید.

پشتیبانی مشتری

کاربران محصولات میکروچیپ می توانند از طریق چندین کانال کمک دریافت کنند:

توزیع کننده یا نماینده
دفتر فروش محلی
مهندس راه حل های جاسازی شده (ESE)
پشتیبانی فنی

مشتریان برای پشتیبانی باید با توزیع کننده، نماینده یا ESE خود تماس بگیرند. دفاتر فروش محلی نیز برای کمک به مشتریان در دسترس هستند. فهرستی از دفاتر فروش و مکان ها در این سند گنجانده شده است.
پشتیبانی فنی از طریق در دسترس است webسایت در: www.microchip.com/support

ویژگی حفاظت از کد دستگاه های ریزتراشه

به جزئیات زیر از ویژگی حفاظت از کد در محصولات میکروچیپ توجه کنید:

محصولات ریزتراشه دارای مشخصات مندرج در برگه داده ریزتراشه خاص خود هستند.
Microchip معتقد است که خانواده محصولات آن زمانی که به روش مورد نظر، در مشخصات عملیاتی و در شرایط عادی استفاده می شود، ایمن هستند.
ریزتراشه برای حقوق مالکیت معنوی خود ارزش قائل است و به شدت از آن محافظت می کند. تلاش برای نقض ویژگی‌های حفاظت از کد محصول میکروچیپ کاملاً ممنوع است و ممکن است قانون حق نسخه‌برداری هزاره دیجیتال را نقض کند.

نه Microchip و نه هیچ سازنده نیمه هادی دیگری نمی توانند امنیت کد آن را تضمین کنند. حفاظت از کد به این معنی نیست که ما تضمین می کنیم محصول "نشکن" است. حفاظت از کد به طور مداوم در حال تغییر است. میکروچیپ متعهد به بهبود مستمر ویژگی‌های حفاظت از کد محصولات خود است.

اطلاعیه حقوقی

این نشریه و اطلاعات موجود در اینجا ممکن است فقط برای محصولات Microchip، از جمله برای طراحی، آزمایش و ادغام محصولات Microchip با برنامه شما استفاده شود. استفاده از این اطلاعات به هر شکل دیگری این شرایط را نقض می کند. اطلاعات مربوط به برنامه های دستگاه فقط برای راحتی شما ارائه می شود و ممکن است جایگزین شود
توسط به روز رسانی این مسئولیت شماست که اطمینان حاصل کنید که برنامه شما با مشخصات شما مطابقت دارد. برای پشتیبانی بیشتر با دفتر فروش ریزتراشه محلی خود تماس بگیرید یا از این آدرس پشتیبانی بیشتری دریافت کنید www.microchip.com/en-us/support/design-help/client-support-services.
این اطلاعات توسط میکروچیپ "همانطور که هست" ارائه شده است. میکروچیپ هیچ گونه نمایندگی یا ضمانت نامه ای ندارد، اعم از صریح یا ضمنی، کتبی یا شفاهی، قانونی
یا در غیر این صورت، مربوط به اطلاعات از جمله، اما نه محدود به هر گونه ضمانت ضمنی عدم نقض، قابلیت خرید و فروش، و تناسب برای یک هدف خاص، یا ضمانت نامه، ضمانتنامه مربوطه.

ریزتراشه در هیچ موردی مسئول هیچ گونه ضرر، خسارت، هزینه یا هزینه غیرمستقیم، خاص، تنبیهی، اتفاقی یا تبعی از هر نوع هر نوع ارتباطی که با ایالات متحده و آمریکا مرتبط باشد نخواهد داشت. حتی اگر میکروچیپ در مورد احتمال یا آسیب‌های آن قابل پیش‌بینی باشد، توصیه شده باشد. تا حدی که قانون اجازه می دهد، کل مسئولیت میکروچیپ در قبال همه ادعاها به هر نحوی که به اطلاعات یا استفاده از آن مربوط می شود، از مقدار هزینه ها، در صورت وجود، تجاوز نمی کند. اطلاعات.
استفاده از دستگاه‌های ریزتراشه در برنامه‌های پشتیبانی حیاتی و/یا ایمنی کاملاً در معرض خطر خریدار است، و خریدار موافقت می‌کند که از ریزتراشه‌های بی‌ضرر از هرگونه آسیب، ادعا، شکایت یا هزینه‌های ناشی از چنین استفاده‌ای دفاع، غرامت و نگه‌داری کند. هیچ مجوزی، به طور ضمنی یا غیر از این، تحت هیچ گونه حقوق مالکیت معنوی ریزتراشه منتقل نمی شود، مگر اینکه خلاف آن ذکر شده باشد.

علائم تجاری

نام و لوگوی ریزتراشه، لوگوی ریزتراشه، Adaptec، AnyRate، AVR، آرم AVR، AVR Freaks، BesTime، BitCloud، CryptoMemory، CryptoRF، dsPIC، flexPWR، HELDO، IGLOO، JukeBlox، KeeLoq،LinkMDChe، KL maXTouch، MediaLB، megaAVR، Microsemi، Microsemi logo، MOST، MOST، MPLAB، OptoLyzer، PIC، picoPower، PICSTART، آرم PIC32، PolarFire، Prochip Designer، QTouch، SAM-BA، SenGenuity، SpyNIC، لوگو، SST، SuperFST، ، Symmetricom، SyncServer، Tachyon، TimeSource، tinyAVR، UNI/O، Vectron، و XMEGA علائم تجاری ثبت شده Microchip Technology Incorporated در ایالات متحده آمریکا و سایر کشورها هستند.

AgileSwitch، APT، ClockWorks، The Embedded Control Solutions Company، EtherSynch، Flashtec، Hyper Speed Control، HyperLight Load، IntelliMOS، Libero، motorBench، mTouch، Powermite 3، Precision Edge، ProASIC، ProASIC Plus، ProASIC- Plus Wire، Quiet SmartFusion، SyncWorld، Temux، TimeCesium، TimeHub، TimePictra، TimeProvider، TrueTime، WinPath و ZL علائم تجاری ثبت شده Microchip Technology Incorporated در ایالات متحده هستند.
سرکوب کلید مجاور، AKS، آنالوگ برای عصر دیجیتال، هر خازن، AnyIn، AnyOut، سوئیچینگ تقویت شده، BlueSky، BodyCom، CodeGuard، CryptoAuthentication، CryptoAutomotive، CryptoCompanion، CryptoPICAMDNet، CryptoPICController. , ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Paralleling, Inter-Chip Connection, JitterBlocker, Knob-on-Display, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified logo, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express, NVMe, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QREALMatri , Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, USBCheck, VariSense، VectorBlox، VeriPHY، ViewSpan، WiperLock، XpressConnect، و ZENA علائم تجاری Microchip Technology هستند که در
ایالات متحده آمریکا و سایر کشورها.
SQTP یک نشان خدمات فناوری میکروچیپ است که در ایالات متحده آمریکا گنجانده شده است. آرم Adaptec، فرکانس بر حسب تقاضا، فناوری ذخیره سازی سیلیکون، Symmcom و Trusted Time علائم تجاری ثبت شده Microchip Technology Inc. در کشورهای دیگر هستند.

GestIC یک علامت تجاری ثبت شده Microchip Technology Germany II GmbH & Co. KG، یکی از شرکت های تابعه Microchip Technology Inc. در کشورهای دیگر است.
سایر علائم تجاری ذکر شده در اینجا متعلق به شرکت های مربوطه می باشد.
© 2022، Microchip Technology Incorporated و شرکت های تابعه آن. تمامی حقوق محفوظ است.
شابک: 978-1-6683-0362-7

سیستم مدیریت کیفیت

برای کسب اطلاعات در مورد سیستم های مدیریت کیفیت میکروچیپ، لطفاً مراجعه کنید www.microchip.com/quality.

فروش و خدمات در سراسر جهان

آمریکا

آسیا/اقیانوسیه

اروپا

دفتر شرکت

بلوار چندلر غربی 2355 چندلر، AZ 85224-6199

تلفن: 480-792-7200

فکس: 480-792-7277

پشتیبانی فنی: www.microchip.com/support Web آدرس: www.microchip.com

آتلانتا

دولوث، GA

تلفن: 678-957-9614

فکس: 678-957-1455

آستین، تگزاس

تلفن: 512-257-3370

بوستون Westborough, MA تلفن: 774-760-0087

فکس: 774-760-0088

شیکاگو

Itasca، IL

تلفن: 630-285-0071

فکس: 630-285-0075

دالاس

Addison، TX

تلفن: 972-818-7423

فکس: 972-818-2924

دیترویت

نووی، MI

تلفن: 248-848-4000

هیوستون، تگزاس

تلفن: 281-894-5983

ایندیاناپولیس Noblesville، IN تلفن: 317-773-8323

فکس: 317-773-5453

تلفن: 317-536-2380

لس آنجلس Mision Viejo، CA تلفن: 949-462-9523

فکس: 949-462-9608

تلفن: 951-273-7800

رالی، NC

تلفن: 919-844-7510

نیویورک، نیویورک

تلفن: 631-435-6000

سن خوزه، کالیفرنیا

تلفن: 408-735-9110

تلفن: 408-436-4270

کانادا – تورنتو

تلفن: 905-695-1980

فکس: 905-695-2078

استرالیا – سیدنی

تلفن: 61-2-9868-6733

چین – پکن

تلفن: 86-10-8569-7000

چین – چنگدو

تلفن: 86-28-8665-5511

چین - چونگ کینگ

تلفن: 86-23-8980-9588

چین – دونگوان

تلفن: 86-769-8702-9880

چین – گوانگژو

تلفن: 86-20-8755-8029

چین – هانگژو

تلفن: 86-571-8792-8115

چین – SAR هنگ کنگ

تلفن: 852-2943-5100

چین – نانجینگ

تلفن: 86-25-8473-2460

چین – چینگدائو

تلفن: 86-532-8502-7355

چین – شانگهای

تلفن: 86-21-3326-8000

چین – شن یانگ

تلفن: 86-24-2334-2829

چین – شنژن

تلفن: 86-755-8864-2200

چین – سوژو

تلفن: 86-186-6233-1526

چین – ووهان

تلفن: 86-27-5980-5300

چین - شیان

تلفن: 86-29-8833-7252

چین – شیامن

تلفن: 86-592-2388138

چین – ژوهای

تلفن: 86-756-3210040

هند – بنگلور

تلفن: 91-80-3090-4444

هند – دهلی نو

تلفن: 91-11-4160-8631

هند - پونا

تلفن: 91-20-4121-0141

ژاپن – اوزاکا

تلفن: 81-6-6152-7160

ژاپن – توکیو

تلفن: 81-3-6880- 3770

کره - دایگو

تلفن: 82-53-744-4301

کره – سئول

تلفن: 82-2-554-7200

مالزی – کوالالامپور

تلفن: 60-3-7651-7906

مالزی – پنانگ

تلفن: 60-4-227-8870

فیلیپین – مانیل

تلفن: 63-2-634-9065

سنگاپور

تلفن: 65-6334-8870

تایوان – هسین چو

تلفن: 886-3-577-8366

تایوان – کائوسیونگ

تلفن: 886-7-213-7830

تایوان – تایپه

تلفن: 886-2-2508-8600

تایلند – بانکوک

تلفن: 66-2-694-1351

ویتنام – هوشی مین

تلفن: 84-28-5448-2100

اتریش – ولز

تلفن: 43-7242-2244-39

فکس: 43-7242-2244-393

دانمارک – کپنهاگ

تلفن: 45-4485-5910

فکس: 45-4485-2829

فنلاند – اسپو

تلفن: 358-9-4520-820

فرانسه – پاریس

Tel: 33-1-69-53-63-20

Fax: 33-1-69-30-90-79

آلمان – گارچینگ

تلفن: 49-8931-9700

آلمان – هان

تلفن: 49-2129-3766400

آلمان – هایلبرون

تلفن: 49-7131-72400

آلمان – کارلسروهه

تلفن: 49-721-625370

آلمان – مونیخ

Tel: 49-89-627-144-0

Fax: 49-89-627-144-44

آلمان – روزنهایم

تلفن: 49-8031-354-560

اسرائیل – راآنانا

تلفن: 972-9-744-7705

ایتالیا – میلان

تلفن: 39-0331-742611

فکس: 39-0331-466781

ایتالیا – پادووا

تلفن: 39-049-7625286

هلند – درونن

تلفن: 31-416-690399

فکس: 31-416-690340

نروژ – تروندهایم

تلفن: 47-72884388

لهستان – ورشو

تلفن: 48-22-3325737

رومانی – بخارست

Tel: 40-21-407-87-50

اسپانیا - مادرید

Tel: 34-91-708-08-90

Fax: 34-91-708-08-91

سوئد - گوتنبرگ

Tel: 46-31-704-60-40

سوئد – استکهلم

تلفن: 46-8-5090-4654

انگلستان – ووکینگهام

تلفن: 44-118-921-5800

فکس: 44-118-921-5820

اسناد / منابع

ضمیمه MICROCHIP RTG4 RTG4 FPGAs رهنمودهای طراحی و چیدمان برد [pdfراهنمای کاربر
RTG4 ضمیمه RTG4 FPGAs رهنمودهای طراحی و چیدمان برد، RTG4، الحاقیه RTG4 FPGAs طراحی و طرح بندی دستورالعمل ها، طراحی و طرح بندی دستورالعمل ها

مراجع

راهنمای کاربر