MICROCHIP RTG4 Addendum RTG4 FPGAs Board Design and Layout Guidelines

Panimula

Ang addendum na ito sa AC439: Board Design and Layout Guidelines para sa RTG4 FPGA Application Note, ay nagbibigay ng karagdagang impormasyon, upang bigyang-diin na ang DDR3 length matching guidelines na inilathala sa rebisyon 9 o mas bago ay nangunguna kaysa sa board layout na ginamit para sa RTG4™ development kit. Sa una, ang RTG4 development kit ay magagamit lamang sa Engineering Silicon (ES). Pagkatapos ng unang paglabas, ang kit ay na-populate sa ibang pagkakataon ng standard (STD) speed grade at -1 speed grade RTG4 production device. Ang mga numero ng bahagi, RTG4-DEV-KIT at RTG4-DEV-KIT-1 ay may kasamang STD speed grade at -1 speed grade device ayon sa pagkakabanggit.
Higit pa rito, kasama sa addendum na ito ang mga detalye sa pag-uugali ng I/O ng device para sa iba't ibang pagkakasunod-sunod ng power-up at power-down, pati na rin, DEVRST_N assertion sa panahon ng normal na operasyon.

Pagsusuri ng RTG4-DEV-KIT DDR3 Board Layout

• Ang RTG4 development kit ay nagpapatupad ng 32-bit data at 4-bit ECC DDR3 interface para sa bawat isa sa dalawang built-in na RTG4 FDDR controllers at PHY blocks (FDDR East at West). Ang interface ay pisikal na nakaayos bilang limang data byte lane.
• Ang kit ay sumusunod sa fly by routing scheme gaya ng inilarawan sa DDR3 Layout Guidelines section ng AC439: Board Design and Layout Guidelines para sa RTG4 FPGA Application Note. Gayunpaman, dahil ang development kit na ito ay idinisenyo bago i-publish ang application note, hindi ito sumusunod sa na-update na mga alituntunin sa pagtutugma ng haba na inilarawan sa application note. Sa detalye ng DDR3, mayroong +/- 750 ps na limitasyon sa skew sa pagitan ng data strobe (DQS) at DDR3 clock (CK) sa bawat DDR3 memory device sa panahon ng write transaction (DSS).
• Kapag sinusunod ang mga alituntunin sa pagtutugma ng haba sa AC439 revision 9 o mas bagong bersyon ng application note, matutugunan ng layout ng RTG4 board ang limitasyon ng tDQSS para sa parehong -1 at STD speed grade device sa buong proseso, voltage, at temperatura (PVT) operating range na sinusuportahan ng mga RTG4 production device. Nagagawa ito sa pamamagitan ng pag-factor sa pinakamasamang kaso na skew ng output sa pagitan ng DQS at CK sa mga RTG4 pin. Sa partikular, kapag ginagamit ang
  built-RTG4 FDDR controller plus PHY, ang DQS ay humahantong sa CK ng 370 ps na maximum para sa isang -1 speed grade device at DQS Leads CK ng 447 ps maximum para sa isang STD speed grade device, sa pinakamasamang sitwasyon.
• Batay sa pagsusuri na ipinapakita sa Talahanayan 1-1, ang RTG4-DEV-KIT-1 ay nakakatugon sa mga limitasyon ng tDQSS sa bawat memory device, sa pinakamasamang kondisyon sa pagpapatakbo para sa RTG4 FDDR. Gayunpaman, tulad ng ipinapakita sa Talahanayan 1-2, ang layout ng RTG4-DEV-KIT, na na-populate ng mga STD speed grade RTG4 device, ay hindi nakakatugon sa tDQSS para sa ikaapat at ikalimang memory device sa fly-by topology, sa pinakamasamang kondisyon ng operating. para sa RTG4 FDDR. Sa pangkalahatan, ang RTG4-DEV-KIT ay ginagamit sa mga tipikal na kundisyon, gaya ng temperatura ng kwarto sa isang lab environment. Samakatuwid, ang pagsusuring ito sa pinakamasamang kaso ay hindi naaangkop sa RTG4-DEV-KIT na ginagamit sa mga karaniwang kundisyon. Ang pagsusuri ay nagsisilbing isang exampkung bakit mahalagang sundin ang mga alituntunin sa pagtutugma ng haba ng DDR3 na nakalista sa AC439, upang ang disenyo ng user board ay nakakatugon sa tDQSS para sa isang flight application.
• Para mas ipaliwanag pa ang ex na itoample, at ipakita kung paano manu-manong magbayad para sa isang layout ng RTG4 board na hindi nakakatugon sa mga alituntunin sa pagtutugma ng haba ng AC439 DDR3, ang RTG4-DEV-KIT na may STD speed grade device ay maaari pa ring matugunan ang tDQSS sa bawat memory device, sa pinakamasamang sitwasyon, dahil ang built-in na RTG4 FDDR controller plus PHY ay may kakayahan na statically delay ang DQS signal sa bawat data byte lane. Ang static shift na ito ay maaaring gamitin upang bawasan ang skew sa pagitan ng DQS at CK sa isang memory device na may tDQSS > 750 ps. Tingnan ang seksyong Pagsasanay ng DRAM, sa UG0573: RTG4 FPGA High Speed ​​DDR Interfaces User Guide para sa higit pang impormasyon tungkol sa paggamit ng static na mga kontrol sa pagkaantala (sa register REG_PHY_WR_DQS_SLAVE_RATIO) para sa DQS sa panahon ng write transaction. Maaaring gamitin ang halaga ng pagkaantala na ito sa Libero® SoC kapag gumagawa ng isang FDDR controller na may awtomatikong pagsisimula sa pamamagitan ng pagbabago sa awtomatikong nabuong CoreABC FDDR initialization code. Maaaring ilapat ang isang katulad na proseso sa layout ng user board na hindi nakakatugon sa tDQSS sa bawat memory device.

Talahanayan 1-1. Pagsusuri ng RTG4-DEV-KIT-1 tDQSS Calculation Para sa -1 Parts at FDDR1 Interface

Nasuri ang Landas	Haba ng Orasan (mils)	Pagkaantala sa Pagpapalaganap ng Orasan (ps)	Haba ng Data (mils)	Pagpapalaganap ng Datos n Pagkaantala (ps)	Pagkakaiba sa pagitan ng CLKDQS dahil sa Routing (mils)	tDQSS sa bawat memorya, pagkatapos ng board skew+FPGA DQSCLK hilig (ps)
FPGA-1st Memory	2578	412.48	2196	351.36	61.12	431.12
FPGA-2nd Memory	3107	497.12	1936	309.76	187.36	557.36
FPGA-3rd Memory	3634	581.44	2231	356.96	224.48	594.48
FPGA-4th Memory	4163	666.08	2084	333.44	332.64	702.64
FPGA-5th Memory	4749	759.84	2848	455.68	304.16	674.16

Tandaan: Sa pinakamasamang sitwasyon, ang RTG4 FDDR DDR3 DQS-CLK skew para sa -1 na mga device ay 370 ps maximum at 242 ps minimum.

Talahanayan 1-2. Pagsusuri ng RTG4-DEV-KIT tDQSS Calculation para sa STD Parts at FDDR1 Interface

Nasuri ang Landas	Haba ng Orasan (mils)	Pagkaantala ng Pagpapalaganap ng Orasan (ps)	Haba ng Data (mils)	Pagpapalaganap ng Data n Pagkaantala (ps)	Pagkakaiba sa pagitan ng CLKDQS dahil sa Routing (mils)	tDQSS sa bawat memorya, pagkatapos ng board skew+FPGA DQSCLK hilig (ps)
FPGA-1st Memory	2578	412.48	2196	351.36	61.12	508.12
FPGA-2nd Memory	3107	497.12	1936	309.76	187.36	634.36
FPGA-3rd Memory	3634	581.44	2231	356.96	224.48	671.48
FPGA-4th Memory	4163	666.08	2084	333.44	332.64	779.64
FPGA-5th Memory	4749	759.84	2848	455.68	304.16	751.16

Tandaan:  Sa pinakamasamang sitwasyon, ang RTG4 FDDR DDR3 DQS-CLK skew para sa mga STD device ay 447 ps maximum at 302 ps minimum.
Tandaan: Ang pagtatantya ng pagkaantala ng pagpapalaganap ng board na 160 ps/inch ay ginamit sa pagsusuring ito halample para sa sanggunian. Ang aktwal na pagkaantala ng pagpapalaganap ng board para sa isang board ng gumagamit ay nakasalalay sa partikular na board na sinusuri.

Power Sequencing

Ang addendum na ito sa AC439: Board Design and Layout Guidelines para sa RTG4 FPGA Application Note, ay nagbibigay ng karagdagang impormasyon, upang bigyang-diin ang pagiging kritikal na sundin ang Board Design Guidelines. Tiyaking sinusunod ang mga alituntunin patungkol sa Power-Up at Power-Down.

Power-Up
Inililista ng sumusunod na talahanayan ang mga inirerekumendang kaso ng paggamit ng power-up at ang kanilang mga kaukulang alituntunin sa power-up.

Talahanayan 2-1. Mga Alituntunin sa Power-Up

Use Case	Kinakailangan ng Pagkakasunud-sunod	Pag-uugali	Mga Tala
DEVRST_N Iginiit sa panahon ng power-up, hanggang sa maabot ng lahat ng RTG4 power supply ang inirerekomendang kundisyon sa pagpapatakbo	Walang tiyak na ramp-kailangan ng up order. Supply ramp-pataas ay dapat tumaas monotonically.	Kapag naabot na ng VDD at VPP ang mga activation threshold (VDD ~= 0.55V, VPP ~= 2.2V) at Inilabas ang DEVRST_N, tatakbo ang POR Delay Counter ~40ms typical (50ms max), pagkatapos ay ang power-up ng device sa functional ay sumusunod sa Figures 11 at 12 (DEVRST_N PUFT) ng Gabay sa Gumagamit ng System Controller (UG0576). Sa madaling salita, ang sequence na ito ay tumatagal ng 40 ms + 1.72036 ms (typical) mula sa puntong inilabas ang DEVRST_N. Tandaan na ang kasunod na paggamit ng DEVRST_N ay hindi naghihintay ang POR counter upang magsagawa ng power-up sa mga functional na gawain at sa gayon ang sequence na ito ay tumatagal lamang ng 1.72036 ms (typical).	Sa pamamagitan ng disenyo, ang mga output ay hindi papaganahin (ibig sabihin, float) sa panahon ng power-up. Kapag ang POR counter ay nakumpleto, ang DEVRST_N ay inilabas at lahat ng VDDI I/O na mga supply ay nakarating na sa kanila ~0.6V threshold, pagkatapos ay ang I/Os ay tristated na may mahinang pull-up activated, hanggang ang mga output ay lumipat sa user control, ayon sa Figures 11 at 12 ng UG0576. Ang mga kritikal na output na dapat manatiling mababa sa panahon ng power-up ay nangangailangan ng panlabas na 1K-ohm pull-down resistor.
DEVRST_N pulled-up sa VPP at lahat ng supply ramp pataas nang humigit-kumulang sa parehong oras	Ang VDDPLL ay hindi dapat ang huling power-supply sa ramp pataas, at dapat maabot ang minimum na inirerekomendang voltage bago ang huling supply (VDD o VDDI) ay nagsisimula sa rampupang maiwasan ang PLL lock output mga aberya. Tingnan ang RTG4 Clocking Resources User Guide (UG0586) para sa paliwanag kung paano gamitin ang CCC/PLL READY_VDDPLL input upang alisin ang mga kinakailangan sa pagkakasunud-sunod para sa VDDPLL power supply. Alinman sa itali ang SERDES_x_Lyz_VDDAIO sa kaparehong supply ng VDD, o tiyaking sabay-sabay silang nagpapagana.	Kapag naabot na ng VDD at VPP ang mga activation threshold (VDD ~= 0.55V, VPP ~= 2.2V) ang Tatakbo ang 50 ms POR delay counter. Sumusunod ang power-up ng device sa functional timing Mga Figures 9 at 10 (VDD PUFT) ng System Controller User's Guide (UG0576). Sa madaling salita, ang kabuuang oras ay 57.95636 ms.	Sa pamamagitan ng disenyo, ang mga output ay hindi papaganahin (ibig sabihin, float) sa panahon ng power-up. Kapag ang POR counter ay nakumpleto, ang DEVRST_N ay inilabas at ang lahat ng VDDI IO na mga supply ay nakarating na sa kanila ~0.6V threshold, pagkatapos ay ang I/Os ay tristated na may mahinang pull-up activated, hanggang ang mga output ay lumipat sa user control, ayon sa Figures 9 at 10 ng UG0576. Ang mga kritikal na output na dapat manatiling mababa sa panahon ng power-up ay nangangailangan ng panlabas na 1K-ohm pull-down resistor.

Use Case	Kinakailangan ng Pagkakasunud-sunod	Pag-uugali	Mga Tala
VDD/ SERDES_VD DAIO -> VPP/VDDPLL ->	Sequence na nakalista sa Scenario Column. Ang DEVRST_N ay na-pull-up sa VPP.	Kapag naabot na ng VDD at VPP ang mga activation threshold (VDD ~= 0.55V, VPP ~= 2.2V) ang 50ms Tatakbo ang POR delay counter. Ang power-up ng device sa functional timing ay sumusunod sa Mga Figure 9 at 10 (VDD PUFT) ng Gabay sa Gumagamit ng System Controller (UG0576). Ang pagkumpleto ng pagkakasunud-sunod ng power-up ng device at power-up sa functional timing ay batay sa huling supply ng VDDI na naka-on.	Sa pamamagitan ng disenyo, ang mga output ay hindi papaganahin (ibig sabihin, float) sa panahon ng power-up. Kapag ang POR counter ay nakumpleto, ang DEVRST_N ay inilabas at lahat ng VDDI I/O na mga supply ay nakarating na sa kanila ~0.6V threshold, pagkatapos ay ang mga IO ay tristated na may mahinang pull-up na na-activate, hanggang sa ang mga output ay lumipat sa kontrol ng gumagamit, sa bawat Figures 9 at 10 ng UG0576. Walang mahinang pull-up activation sa panahon ng power-up hanggang sa umabot sa ~0.6V ang lahat ng supply ng VDDI. Ang pangunahing benepisyo ng sequence na ito ay ang huling supply ng VDDI na umabot hindi maa-activate ng activation threshold na ito ang mahinang pull-up at sa halip ay direktang lilipat mula sa disabled mode patungo sa user na tinukoy na mode. Makakatulong ito na mabawasan ang bilang ng mga panlabas na 1K pull-down resistor na kinakailangan para sa mga disenyo na may karamihan sa mga I/O na bangko na pinapagana ng huling VDDI na tumaas. Para sa lahat ng iba pang mga bangko ng I/O na pinapagana ng anumang supply ng VDDI maliban sa huling pagtaas ng supply ng VDDI, ang mga kritikal na output na dapat manatiling mababa sa panahon ng power-up ay nangangailangan ng panlabas na 1K-ohm pull-down resistor.
Maghintay ng hindi bababa sa 51ms ->
VDDI (Lahat ng IO mga bangko)
OR
VDD/ SERDES_VD DAIO ->
VPP/ VDDPLL/ 3.3V_VDDI ->
Maghintay ng hindi bababa sa 51ms ->
VDDI (hindi-3.3V_VD DI)

 Mga pagsasaalang-alang sa panahon ng DEVRST_N Assertion at Power-Down

Kung ang AC439: Mga Alituntunin sa Disenyo at Layout ng Lupon para sa RTG4 FPGA Application Note ay hindi sinusunod, mangyaring mulingview ang mga sumusunod na detalye:

1. Para sa ibinigay na power-down na mga sequence sa Talahanayan 2-2, maaaring makakita ang user ng mga I/O glitches o inrush at lumilipas na kasalukuyang mga kaganapan.
2. Gaya ng nakasaad sa Customer Advisory Notification (CAN) 19002.5, ang paglihis mula sa power-down na sequence na inirerekomenda sa RTG4 datasheet ay maaaring mag-trigger ng transient current sa 1.2V VDD supply. Kung ang 3.3V VPP supply ay ramped pababa bago ang 1.2V VDD supply, ang isang lumilipas na kasalukuyang sa VDD ay mapapansin habang ang VPP at DEVRST_N (pinapatakbo ng VPP) ay umabot sa humigit-kumulang 1.0V. Ang lumilipas na kasalukuyang ito ay hindi mangyayari kung huling pinaandar ang VPP, ayon sa rekomendasyon sa datasheet.
   1. Ang magnitude at tagal ng transient current ay nakasalalay sa disenyong naka-program sa FPGA, partikular na board decoupling capacitance, at ang lumilipas na tugon ng 1.2V voltage regulator. Sa mga bihirang kaso, ang isang lumilipas na kasalukuyang hanggang 25A (o 30 Watts sa isang nominal na 1.2V VDD na supply) ay naobserbahan. Dahil sa ipinamamahaging katangian ng VDD transient current na ito sa buong tela ng FPGA (hindi naka-localize sa isang partikular na lugar), at ang maikling tagal nito, walang pag-aalala sa pagiging maaasahan kung ang power-down transient ay 25A o mas mababa.
   2. Bilang pinakamahusay na kasanayan sa disenyo, sundin ang rekomendasyon ng datasheet upang maiwasan ang lumilipas na kasalukuyang.
3. Ang I/O glitches ay maaaring humigit-kumulang 1.7V para sa 1.2 ms.
   1. Maaaring maobserbahan ang mataas na glitch sa mga output na nagmamaneho ng Low o Tristate.
   2. Mababang glitch sa mga output na nagmamaneho ng High ay maaaring obserbahan (ang mababang glitch ay hindi maaaring mabawasan sa pamamagitan ng pagdaragdag ng 1 KΩ pull-down).
4. Ang pagpapababa sa VDDIx muna ay nagbibigay-daan sa monotonic na paglipat mula sa Mataas patungo sa Mababa, ngunit saglit na humihina ang output na makakaapekto sa isang user board na sumusubok na panlabas na hilahin ang output nang mataas kapag ang RTG4 VDDIx ay pinaandar pababa. Kinakailangan ng RTG4 na ang mga I/O Pad ay hindi panlabas na hinihimok sa itaas ng VDDix bank supply voltage kaya kung ang isang panlabas na risistor ay idinagdag sa isa pang power rail, dapat itong patayin nang sabay-sabay sa supply ng VDDix.
   Talahanayan 2-2. Mga Sitwasyon ng I/O Glitch Kapag Hindi Sinusunod ang Inirerekomendang Power-Down Sequence sa AC439

   Default na Output State	VDD (1.2V)	VDDIx (<3.3V) VDDIx (3.3V)	VPP (3.3V)	DEVRST_N	Power Down Gawi
   					I/O Glitch	Kasalukuyang In-Rush
   Mababa ang I/O sa Pagmamaneho o Tristated	Ramp pababa pagkatapos ng VPP sa anumang pagkakasunud-sunod		Ramp pababa muna	Nakatali sa VPP	Oo1	Oo
   	Ramp pababa sa anumang pagkakasunud-sunod pagkatapos ng DEVRST_N assertion			Iginiit bago ang anumang mga panustos ramp pababa	Oo1	Hindi
   I/O Driving High	Ramp pababa pagkatapos ng VPP sa anumang pagkakasunud-sunod		Ramp pababa muna	Nakatali sa VPP	Oo	Oo
   	Ramp pababa sa anumang pagkakasunud-sunod bago ang VPP		Ramp huling pababa	Nakatali sa VPP	No2	Hindi
   	Ramp pababa sa anumang pagkakasunud-sunod pagkatapos ng DEVRST_N assertion			Iginiit bago ang anumang mga panustos ramp pababa	Oo	Hindi

   1. Inirerekomenda ang panlabas na 1 KΩ pull-down na resistor upang mabawasan ang mataas na glitch sa mga kritikal na I/Os, na dapat manatiling Mababa sa panahon ng power-down.
   2. Ang isang mababang glitch ay sinusunod lamang para sa isang I/O na externally pulled up sa isang power supply na nananatiling pinapagana bilang VPP ramps pababa. Gayunpaman, ito ay isang paglabag sa inirerekomendang kondisyon ng pagpapatakbo ng device dahil hindi dapat mataas ang PAD pagkatapos ng kaukulang VDDIx ramps pababa.
5. Kung igiit ang DEVRST_N, ang user ay maaaring makakita ng mababang glitch sa anumang output I/O na mataas ang pagmamaneho at panlabas ding pull-up sa pamamagitan ng isang risistor sa VDDI. Para kay example, na may 1KΩ pull-up resistor, isang mababang glitch na umaabot sa minimum voltage ng 0.4V na may tagal na 200 ns ay maaaring mangyari bago ang output na ginagamot.

Tandaan: Ang DEVRST_N ay hindi dapat hilahin sa itaas ng VPP voltage. Upang maiwasan ang nasa itaas, lubos na inirerekomendang sundin ang mga pagkakasunud-sunod ng power-up at power-down na inilarawan sa AC439: Mga Alituntunin sa Disenyo at Layout ng Lupon para sa RTG4 FPGA Application Note.

Kasaysayan ng Pagbabago

Inilalarawan ng kasaysayan ng rebisyon ang mga pagbabagong ipinatupad sa dokumento. Ang mga pagbabago ay nakalista ayon sa rebisyon, simula sa kasalukuyang publikasyon.

Talahanayan 3-1. Kasaysayan ng Pagbabago

Rebisyon	Petsa	Paglalarawan
A	04/2022	• Sa panahon ng DEVRST_N assertion, lahat ng RTG4 I/Os ay tristated. Ang mga output na hinihimok nang mataas ng tela ng FPGA at panlabas na hinila nang mataas sa board ay maaaring makaranas ng mababang glitch bago pumasok sa kundisyong tristate. Dapat suriin ang isang disenyo ng board na may ganoong output scenario upang maunawaan ang epekto ng mga interconnection sa mga output ng FPGA na maaaring magkamali kapag iginiit ang DEVRST_N. Para sa higit pang impormasyon, tingnan ang Hakbang 5 sa seksyon 2.2. Mga pagsasaalang-alang sa panahon ng DEVRST_N Assertion at Power-Down. • Pinalitan ng pangalan Power-Down sa seksyon 2.2. Mga pagsasaalang-alang sa panahon ng DEVRST_N Assertion at Power-Down. • Na-convert sa template ng Microchip.
2	02/2022	• Idinagdag ang seksyong Power-Up. • Idinagdag ang seksyong Power Sequencing.
1	07/2019	Ang unang publikasyon ng dokumentong ito.

Suporta sa Microchip FPGA

Ang grupo ng mga produkto ng Microchip FPGA ay sumusuporta sa mga produkto nito sa iba't ibang serbisyo ng suporta, kabilang ang Customer Service, Customer Technical Support Center, a website, at mga opisina sa pagbebenta sa buong mundo. Iminumungkahi ang mga customer na bisitahin ang mga online na mapagkukunan ng Microchip bago makipag-ugnayan sa suporta dahil malamang na nasagot na ang kanilang mga tanong.
Makipag-ugnayan sa Technical Support Center sa pamamagitan ng website sa www.microchip.com/support. Banggitin ang FPGA Device Part number, piliin ang naaangkop na kategorya ng case, at i-upload ang disenyo files habang gumagawa ng kaso ng teknikal na suporta.
Makipag-ugnayan sa Customer Service para sa hindi teknikal na suporta sa produkto, gaya ng pagpepresyo ng produkto, pag-upgrade ng produkto, impormasyon sa pag-update, status ng order, at awtorisasyon.

• Mula sa North America, tumawag sa 800.262.1060
• sa ibang bahagi ng mundo, tumawag sa 650.318.4460
• Fax, mula saanman sa mundo, 650.318.8044

Ang Microchip Website

Nagbibigay ang Microchip ng online na suporta sa pamamagitan ng aming website sa www.microchip.com/. Ito website ay ginagamit upang gumawa files at impormasyong madaling makuha ng mga customer. Ang ilan sa mga magagamit na nilalaman ay kinabibilangan ng:

• Suporta sa Produkto – Data sheet at errata, mga tala ng aplikasyon at sampmga programa, mapagkukunan ng disenyo, mga gabay sa gumagamit at mga dokumento ng suporta sa hardware, pinakabagong paglabas ng software at naka-archive na software
• Pangkalahatang Teknikal na Suporta – Mga Madalas Itanong (FAQ), mga kahilingan sa teknikal na suporta, mga online na grupo ng talakayan, listahan ng miyembro ng Microchip design partner program
• Negosyo ng Microchip – Tagapili ng produkto at mga gabay sa pag-order, pinakabagong mga press release ng Microchip, listahan ng mga seminar at kaganapan, mga listahan ng mga opisina ng pagbebenta ng Microchip, mga distributor at mga kinatawan ng pabrika

Serbisyong Abiso sa Pagbabago ng Produkto

Nakakatulong ang serbisyo ng abiso sa pagbabago ng produkto ng Microchip na panatilihing napapanahon ang mga customer sa mga produkto ng Microchip. Makakatanggap ang mga subscriber ng abiso sa email sa tuwing may mga pagbabago, update, rebisyon o pagkakamali na nauugnay sa isang partikular na pamilya ng produkto o tool sa pag-develop ng interes.
Upang magparehistro, pumunta sa www.microchip.com/pcn at sundin ang mga tagubilin sa pagpaparehistro.

Suporta sa Customer

Ang mga gumagamit ng mga produkto ng Microchip ay maaaring makatanggap ng tulong sa pamamagitan ng ilang mga channel:

• Distributor o Kinatawan
• Lokal na Sales Office
• Naka-embed na Solutions Engineer (ESE)
• Teknikal na Suporta

Dapat makipag-ugnayan ang mga customer sa kanilang distributor, kinatawan o ESE para sa suporta. Available din ang mga lokal na opisina ng pagbebenta upang tulungan ang mga customer. Ang isang listahan ng mga opisina ng pagbebenta at mga lokasyon ay kasama sa dokumentong ito.
Ang teknikal na suporta ay makukuha sa pamamagitan ng website sa: www.microchip.com/support

Tampok na Proteksyon ng Code ng Mga Microchip Device

Tandaan ang mga sumusunod na detalye ng tampok na proteksyon ng code sa mga produkto ng Microchip:

• Ang mga produktong Microchip ay nakakatugon sa mga pagtutukoy na nakapaloob sa kanilang partikular na Microchip Data Sheet.
• Naniniwala ang Microchip na ang pamilya ng mga produkto nito ay ligtas kapag ginamit sa inilaan na paraan, sa loob ng mga pagtutukoy sa pagpapatakbo, at sa ilalim ng normal na mga kondisyon.
• Pinahahalagahan ng Microchip at agresibong pinoprotektahan ang mga karapatan sa intelektwal na pag-aari nito. Mahigpit na ipinagbabawal ang mga pagtatangkang labagin ang mga tampok na proteksyon ng code ng produkto ng Microchip at maaaring lumabag sa Digital Millennium Copyright Act.
• Ni ang Microchip o anumang iba pang tagagawa ng semiconductor ay hindi magagarantiyahan ang seguridad ng code nito. Ang proteksyon ng code ay hindi nangangahulugan na ginagarantiya namin na ang produkto ay "hindi nababasag". Ang proteksyon ng code ay patuloy na umuunlad. Ang Microchip ay nakatuon sa patuloy na pagpapabuti ng mga tampok sa proteksyon ng code ng aming mga produkto.

Legal na Paunawa

• Ang publikasyong ito at ang impormasyon dito ay maaari lamang gamitin sa mga produkto ng Microchip, kabilang ang pagdidisenyo, pagsubok, at pagsasama ng mga produktong Microchip sa iyong aplikasyon. Ang paggamit ng impormasyong ito sa anumang iba pang paraan ay lumalabag sa mga tuntuning ito. Ang impormasyon tungkol sa mga application ng device ay ibinibigay lamang para sa iyong kaginhawahan at maaaring mapalitan
  sa pamamagitan ng mga update. Responsibilidad mong tiyakin na ang iyong aplikasyon ay nakakatugon sa iyong mga detalye. Makipag-ugnayan sa iyong lokal na opisina ng pagbebenta ng Microchip para sa karagdagang suporta o, kumuha ng karagdagang suporta sa www.microchip.com/en-us/support/design-help/client-support-services.
• ANG IMPORMASYON NA ITO AY IBINIGAY NG MICROCHIP "AS IS". ANG MICROCHIP AY WALANG GUMAWA NG REPRESENTASYON O WARRANTY NG ANUMANG URI PALIWANAG MAN O IPINAHIWATIG, NAKASULAT O BALIG, ANUMANG URI.
  O KUNG IBA, KAUGNAY SA IMPORMASYON KASAMA NGUNIT HINDI LIMITADO SA ANUMANG IPINAHIWATIG NA WARRANTY NG HINDI PAGLABAG, KAKAKALKAL, AT KAANGKUPAN PARA SA ISANG PARTIKULAR NA LAYUNIN, O MGA WARRANTY NA KAUGNAY SA KUNDISYON, KALIDAD, O PAGGANAP NITO.
• HINDI MANANAGOT ANG MICROCHIP SA ANUMANG INDIRECT, SPECIAL, PUNITIVE, INCIDENTAL, O CONSEQUENTIAL LOSS, PANCER, COST, O EXPENS OF ANUMANG URI NA KAUGNAY SA IMPORMASYON O SA PAGGAMIT NITO, GAANO MAN ANG SANHI, KAHIT NA MAY NAMIN POSIBILIDAD O ANG MGA PINSALA AY MAKIKITA. HANGGANG SA BUONG SAKOT NA PINAHAYAGAN NG BATAS, ANG KABUUANG PANANAGUTAN NG MICROCHIP SA LAHAT NG MGA CLAIMS SA ANUMANG PARAAN NA KAUGNAY SA IMPORMASYON O ANG PAGGAMIT NITO AY HINDI HIGIT SA HALAGA NG MGA BAYAD, KUNG MERON, NA DIREKTA NINYONG BINAYARAN SA MICROCHIP PARA SA IMPORMASYON.
  Ang paggamit ng mga aparatong Microchip sa suporta sa buhay at/o mga aplikasyong pangkaligtasan ay ganap na nasa panganib ng mamimili, at sumasang-ayon ang bumibili na ipagtanggol, bayaran at hawakan ang Microchip na hindi nakakapinsala sa anuman at lahat ng pinsala, paghahabol, paghahabla, o gastos na nagreresulta mula sa naturang paggamit. Walang mga lisensya ang ipinadala, nang tahasan o kung hindi man, sa ilalim ng anumang mga karapatan sa intelektwal na ari-arian ng Microchip maliban kung iba ang nakasaad.

Mga trademark

• Ang pangalan at logo ng Microchip, logo ng Microchip, Adaptec, AnyRate, AVR, logo ng AVR, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, Kleer, LANCheck, LinkMD, maXStylus, maXTouch, MediaLB, megaAVR, Microsemi, Microsemi logo, MOST, MOST logo, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 logo, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST Logo, SuperFlash , Symmetricom, SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, at XMEGA ay mga rehistradong trademark ng Microchip Technology Incorporated sa USA at iba pang mga bansa.
• AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed ​​Control, HyperLight Load, IntelliMOS, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus logo, Quiet- Wire, Ang SmartFusion, SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, WinPath, at ZL ay mga rehistradong trademark ng Microchip Technology Incorporated sa USA
• Katabing Key Suppression, AKS, Analog-for-the-Digital Age, Any Capacitor, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoCompanion, CryptoController, dsPICDEM, dsPICDEM.net, Dynamic Average Matching, DEM Average Matching , ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Paralleling, Inter-Chip Connectivity, JitterBlocker, Knob-on-Display, maxCrypto, maxView, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB Certified na logo, MPLIB, MPLINK, MultiTRAK, NetDetach, NVM Express, NVMe, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, REAL ICE , Ripple Blocker, RTAX, RTG4, SAM-ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, TSHARC, USBCheck, VariSense, VectorBlox, VeriPHY, ViewAng Span, WiperLock, XpressConnect, at ZENA ay mga trademark ng Microchip Technology Incorporated sa
  USA at iba pang bansa.
• Ang SQTP ay isang marka ng serbisyo ng Microchip Technology Incorporated sa USA Ang logo ng Adaptec, Frequency on Demand, Silicon Storage Technology, Symmcom, at Trusted Time ay mga rehistradong trademark ng Microchip Technology Inc. sa ibang mga bansa.
• Ang GestIC ay isang rehistradong trademark ng Microchip Technology Germany II GmbH & Co. KG, isang subsidiary ng Microchip Technology Inc., sa ibang mga bansa.
  Ang lahat ng iba pang trademark na binanggit dito ay pag-aari ng kani-kanilang kumpanya.
  © 2022, Microchip Technology Incorporated at mga subsidiary nito. Lahat ng Karapatan ay Nakalaan.
  ISBN: 978-1-6683-0362-7

Sistema ng Pamamahala ng Kalidad

Para sa impormasyon tungkol sa Quality Management System ng Microchip, pakibisita www.microchip.com/quality.

Pandaigdigang Benta at Serbisyo

AMERIKA	ASIA/PACIFIC	ASIA/PACIFIC	EUROPE
Tanggapan ng Kumpanya 2355 West Chandler Blvd. Chandler, AZ 85224-6199 Tel: 480-792-7200 Fax: 480-792-7277 Teknikal na Suporta: www.microchip.com/support Web Address: www.microchip.com Atlanta Duluth, GA Tel: 678-957-9614 Fax: 678-957-1455 Austin, TX Tel: 512-257-3370 Boston Westborough, MA Tel: 774-760-0087 Fax: 774-760-0088 Chicago Itasca, IL Tel: 630-285-0071 Fax: 630-285-0075 Dallas Addison, TX Tel: 972-818-7423 Fax: 972-818-2924 Detroit Novi, MI Tel: 248-848-4000 Houston, TX Tel: 281-894-5983 Indianapolis Noblesville, IN Tel: 317-773-8323 Fax: 317-773-5453 Tel: 317-536-2380 Los Angeles Mission Viejo, CA Tel: 949-462-9523 Fax: 949-462-9608 Tel: 951-273-7800 Raleigh, NC Tel: 919-844-7510 New York, NY Tel: 631-435-6000 San Jose, CA Tel: 408-735-9110 Tel: 408-436-4270 Canada - Toronto Tel: 905-695-1980 Fax: 905-695-2078	Australia – Sydney Tel: 61-2-9868-6733 Tsina - Beijing Tel: 86-10-8569-7000 Tsina – Chengdu Tel: 86-28-8665-5511 Tsina – Chongqing Tel: 86-23-8980-9588 Tsina – Dongguan Tel: 86-769-8702-9880 Tsina - Guangzhou Tel: 86-20-8755-8029 Tsina - Hangzhou Tel: 86-571-8792-8115 China – Hong Kong SAR Tel: 852-2943-5100 Tsina – Nanjing Tel: 86-25-8473-2460 Tsina – Qingdao Tel: 86-532-8502-7355 Tsina - Shanghai Tel: 86-21-3326-8000 Tsina – Shenyang Tel: 86-24-2334-2829 Tsina - Shenzhen Tel: 86-755-8864-2200 Tsina - Suzhou Tel: 86-186-6233-1526 Tsina - Wuhan Tel: 86-27-5980-5300 Tsina – Xian Tel: 86-29-8833-7252 Tsina – Xiamen Tel: 86-592-2388138 Tsina – Zhuhai Tel: 86-756-3210040	India – Bangalore Tel: 91-80-3090-4444 India – New Delhi Tel: 91-11-4160-8631 India - Pune Tel: 91-20-4121-0141 Japan – Osaka Tel: 81-6-6152-7160 Japan – Tokyo Tel: 81-3-6880-3770 Korea – Daegu Tel: 82-53-744-4301 Korea – Seoul Tel: 82-2-554-7200 Malaysia - Kuala Lumpur Tel: 60-3-7651-7906 Malaysia – Penang Tel: 60-4-227-8870 Pilipinas – Maynila Tel: 63-2-634-9065 Singapore Tel: 65-6334-8870 Taiwan – Hsin Chu Tel: 886-3-577-8366 Taiwan – Kaohsiung Tel: 886-7-213-7830 Taiwan - Taipei Tel: 886-2-2508-8600 Thailand – Bangkok Tel: 66-2-694-1351 Vietnam – Ho Chi Minh Tel: 84-28-5448-2100	Austria – Wels Tel: 43-7242-2244-39 Fax: 43-7242-2244-393 Denmark – Copenhagen Tel: 45-4485-5910 Fax: 45-4485-2829 Finland – Espoo Tel: 358-9-4520-820 France - Paris Tel: 33-1-69-53-63-20 Fax: 33-1-69-30-90-79 Alemanya – Garching Tel: 49-8931-9700 Alemanya – Haan Tel: 49-2129-3766400 Alemanya - Heilbronn Tel: 49-7131-72400 Alemanya - Karlsruhe Tel: 49-721-625370 Alemanya - Munich Tel: 49-89-627-144-0 Fax: 49-89-627-144-44 Alemanya - Rosenheim Tel: 49-8031-354-560 Israel – Ra'anana Tel: 972-9-744-7705 Italya - Milan Tel: 39-0331-742611 Fax: 39-0331-466781 Italya - Padova Tel: 39-049-7625286 Netherlands – Drunen Tel: 31-416-690399 Fax: 31-416-690340 Norway - Trondheim Tel: 47-72884388 Poland - Warsaw Tel: 48-22-3325737 Romania – Bucharest Tel: 40-21-407-87-50 Espanya - Madrid Tel: 34-91-708-08-90 Fax: 34-91-708-08-91 Sweden - Gothenberg Tel: 46-31-704-60-40 Sweden - Stockholm Tel: 46-8-5090-4654 UK – Wokingham Tel: 44-118-921-5800 Fax: 44-118-921-5820

© 2022 Microchip Technology Inc. at mga subsidiary nito

Mga Dokumento / Mga Mapagkukunan

MICROCHIP RTG4 Addendum RTG4 FPGAs Board Design and Layout Guidelines [pdf] Gabay sa Gumagamit RTG4 Addendum RTG4 FPGAs Board Design and Layout Guidelines, RTG4, Addendum RTG4 FPGAs Board Design and Layout Guidelines, Design and Layout Guidelines

Mga sanggunian

• User Manual