F-Tile DisplayPort FPGA IP dizayni Example
Foydalanuvchi uchun qoʻllanma

F-Tile DisplayPort FPGA IP dizayni Example

Intel® Quartus® Prime Design Suite uchun yangilangan: 22.2 IP-versiyasi: 21.0.1

DisplayPort Intel FPGA IP Design ExampTez boshlash qo'llanmasi

DisplayPort Intel® F-plitka qurilmalari simulyatsiya test stoli va kompilyatsiya va apparat sinovini FPGA IP dizaynini qo'llab-quvvatlaydigan apparat dizayniga ega.ampIntel Agilex™ uchun les
DisplayPort Intel FPGA IP quyidagi dizaynni taqdim etadi examples:

• Pixel Clock Recovery (PCR) modulisiz DisplayPort SST parallel aylanish
• AXIS video interfeysi bilan DisplayPort SST parallel aylanish

Dizaynni yaratishda sobiqample, parametr muharriri avtomatik ravishda yaratadi files dizaynni simulyatsiya qilish, kompilyatsiya qilish va apparatda sinab ko'rish uchun zarur.
Shakl 1. Rivojlanish StagesTegishli ma'lumotlar

• DisplayPort Intel FPGA IP foydalanuvchi qo'llanmasi
• Intel Quartus Prime Pro nashriga o'tish

Intel korporatsiyasi. Barcha huquqlar himoyalangan. Intel, Intel logotipi va boshqa Intel belgilari Intel korporatsiyasi yoki uning sho'ba korxonalarining savdo belgilaridir. Intel o'zining FPGA va yarimo'tkazgich mahsulotlarining Intel standart kafolatiga muvofiq joriy spetsifikatsiyalarga muvofiq ishlashiga kafolat beradi, lekin istalgan vaqtda ogohlantirmasdan istalgan mahsulot va xizmatlarga o'zgartirish kiritish huquqini o'zida saqlab qoladi. Intel tomonidan yozma ravishda kelishilgan hollar bundan mustasno, bu erda tasvirlangan har qanday ma'lumot, mahsulot yoki xizmatdan foydalanish yoki qo'llash natijasida kelib chiqadigan hech qanday javobgarlik yoki javobgarlikni o'z zimmasiga olmaydi. Intel mijozlariga har qanday nashr etilgan ma'lumotlarga tayanishdan va mahsulot yoki xizmatlarga buyurtma berishdan oldin qurilma texnik xususiyatlarining so'nggi versiyasini olish tavsiya etiladi.
*Boshqa nomlar va brendlar boshqalarning mulki sifatida da'vo qilinishi mumkin.
ISO 9001: 2015 Ro'yxatdan o'tgan
1.1. Katalog tuzilmasi
Rasm 2. Katalog tuzilmasi

Jadval 1. Dizayn Example Komponentlar

Jildlar	Files
rtl/yadro	dp_core.ip
	dp_rx. ip
	dp_tx. ip
rtl/rx_phy	dp_gxb_rx/ ((DP PMA UX qurilish bloki)
	dp_rx_data_fifo. ip
	rx_top_phy. sv
rtl/tx_phy	dp_gxb_rx/ ((DP PMA UX qurilish bloki)
	dp_tx_data_fifo.ip
	dp_tx_data_fifo.ip

1.2. Uskuna va dasturiy ta'minotga qo'yiladigan talablar
Intel dizaynni sinab ko'rish uchun quyidagi apparat va dasturiy ta'minotdan foydalanadiampga:
Uskuna

• Intel Agilex I-Series Development Kit
• DisplayPort manba GPU
• DisplayPort sink (Monitor)
• Bitec DisplayPort FMC qiz kartasi Revision 8C
• DisplayPort kabellari

Dasturiy ta'minot

• Intel Quartus® Prime
• Synopsys* VCS simulyatori

1.3. Dizayn yaratish
Dizaynni yaratish uchun Intel Quartus Prime dasturidagi DisplayPort Intel FPGA IP parametr muharriridan foydalaningample.
Shakl 3. Dizayn oqimini yaratish

1.  Asboblar ➤ IP katalogini tanlang va maqsadli qurilmalar oilasi sifatida Intel Agilex F-tile-ni tanlang.
   Eslatma: Dizayn sobiqample faqat Intel Agilex F-plitka qurilmalarini qo'llab-quvvatlaydi.
2. IP katalogida DisplayPort Intel FPGA IP manzilini toping va ikki marta bosing. Yangi IP o'zgarishi oynasi paydo bo'ladi.
3. Shaxsiy IP-variantingiz uchun yuqori darajali nomni belgilang. Parametr muharriri IP o'zgarishi sozlamalarini a ichida saqlaydi file nomli .ip.
4. Qurilma maydonida Intel Agilex F-tile qurilmasini tanlang yoki standart Intel Quartus Prime dasturiy qurilmasi tanlovini saqlang.
5. OK tugmasini bosing. Parametr muharriri paydo bo'ladi.
6. TX va RX uchun kerakli parametrlarni sozlang.
7. Dizayn ostida Example yorlig'ida, DisplayPort SST PCR holda Parallel Loopback ni tanlang.
8. Sinov stolini yaratish uchun Simulyatsiya-ni tanlang va apparat dizaynini yaratish uchun Sintez-ni tanlangample. Eski dizaynni yaratish uchun ushbu variantlardan kamida bittasini tanlashingiz kerakample files. Agar ikkalasini ham tanlasangiz, yaratish vaqti uzoqroq bo'ladi.
9. Target Development Kit uchun Intel Agilex I-Series SOC Development Kit-ni tanlang. Bu 4-bosqichda tanlangan maqsadli qurilmani ishlab chiqish to'plamidagi qurilmaga mos kelishiga olib keladi. Intel Agilex I-Series SOC Development Kit uchun standart qurilma AGIB027R31B1E2VR0 hisoblanadi.
10. Ex Generate tugmasini bosingample Dizayn.

1.4. Dizaynni simulyatsiya qilish
DisplayPort Intel FPGA IP dizayni, example testbench TX nusxasidan RX misoliga ketma-ket orqaga qaytish dizaynini simulyatsiya qiladi. Ichki video naqsh generator moduli DisplayPort TX nusxasini boshqaradi va RX namunasi video chiqishi test stolidagi CRC tekshirgichlariga ulanadi.
Shakl 4. Dizayn simulyatsiya oqimi

1. Synopsys simulator papkasiga o'ting va VCS ni tanlang.
2. Simulyatsiya skriptini ishga tushiring.
   Manba vcs_sim.sh
3. Skript Quartus TLG ni bajaradi, simulyatorda testbenchni kompilyatsiya qiladi va ishga tushiradi.
4. Natijani tahlil qiling.
   Muvaffaqiyatli simulyatsiya Manba va Sink SRC taqqoslash bilan yakunlanadi.

1.5. Dizaynni tuzish va sinovdan o'tkazish
Shakl 5. Dizaynni kompilyatsiya qilish va simulyatsiya qilishUskunada ko'rgazma testini kompilyatsiya qilish va ishga tushirish uchunampdizayn uchun quyidagi amallarni bajaring:

1. Uskunaning mavjudligiga ishonch hosil qilingampdizayn yaratish tugallandi.
2. Intel Quartus Prime Pro Edition dasturini ishga tushiring va oching / quartus/agi_dp_demo.qpf.
3. Processing ➤ Start Compilation-ni bosing.
4. Muvaffaqiyatli kompilyatsiyadan so'ng, Intel Quartus Prime Pro Edition dasturi .sof hosil qiladi file belgilangan katalogingizda.
5. Bitec qo‘shma kartasidagi DisplayPort RX ulagichini kompyuterdagi grafik karta kabi tashqi DisplayPort manbasiga ulang.
6. Bitec qo‘shma kartasidagi DisplayPort TX ulagichini video analizator yoki kompyuter monitori kabi DisplayPort lavabo qurilmasiga ulang.
7.  Rivojlanish panelidagi barcha kalitlar sukut bo'yicha holatda ekanligiga ishonch hosil qiling.
8. Tanlangan Intel Agilex F-Tile qurilmasini ishlab chiqish platasida yaratilgan .sof yordamida sozlang file (Asboblar ➤ Dasturchi).
9. DisplayPort sink qurilmasi video manbasidan yaratilgan videoni ko'rsatadi.

Tegishli ma'lumotlar
Intel Agilex I-Series FPGA Development Kit foydalanuvchi uchun qo'llanma/
1.5.1. ELFni qayta tiklash File
Odatiy bo'lib, ELF file dinamik dizaynni yaratganingizda hosil bo'ladi example.
Biroq, ba'zi hollarda, siz ELFni qayta tiklashingiz kerak file dasturiy ta'minotni o'zgartirsangiz file yoki dp_core.qsys faylini qayta tiklang file. dp_core.qsys faylini qayta tiklash file .sopcinfo yangilanadi file, bu ELFni qayta tiklashni talab qiladi file.

1. ga boring / dasturiy ta'minot va agar kerak bo'lsa kodni tahrirlang.
2. ga boring /skript va quyidagi qurish skriptini bajaring: source build_sw.sh
   • Windows tizimida Nios II Command Shell ni qidiring va oching. Nios II Command Shell-da quyidagi manzilga o'ting /skript va build_sw.sh manbasini ishga tushiring.
   Eslatma: Windows 10 da qurish skriptini bajarish uchun tizimingiz Linux uchun Windows quyi tizimlarini (WSL) talab qiladi. WSL o'rnatish bosqichlari haqida ko'proq ma'lumot olish uchun Nios II dasturiy ta'minotni ishlab chiquvchi qo'llanmasiga qarang.
   • Linuxda Platforma dizaynerini ishga tushiring va Tools ➤ Nios II Command Shell ni oching. Nios II Command Shell-da quyidagi manzilga o'ting /skript va build_sw.sh manbasini ishga tushiring.
3. .elf ekanligiga ishonch hosil qiling file da ishlab chiqariladi /dasturiy ta'minot/ dp_demo.
4. Yaratilgan .elfni yuklab oling file .sof-ni qayta kompilyatsiya qilmasdan FPGA-ga file quyidagi skriptni ishga tushirish orqali: nios2-download /software/dp_demo/*.elf
5. Yangi dasturiy ta'minot kuchga kirishi uchun FPGA platasidagi reset tugmasini bosing.

1.6. DisplayPort Intel FPGA IP Design Example Parametrlar
Jadval 2. DisplayPort Intel FPGA IP Design ExampIntel Agilex Ftile qurilmasi uchun QSF cheklovi

QSF cheklovi	Tavsif
set_global_assignment -nomi VERILOG_MACRO “__DISPLAYPORT_support__=1”	Quartus 22.2 dan boshlab, ushbu QSF cheklovi DisplayPort maxsus SRC (Soft Reset Controller) oqimini yoqish uchun kerak.

Jadval 3. DisplayPort Intel FPGA IP Design Example Intel Agilex F-tile Device parametrlari

Parametr	Qiymat	Tavsif
Mavjud dizayn Example
Dizayn-ni tanlang	•Yo'q •DisplayPort SST PCRsiz Parallel Loopback •AXIS video interfeysi bilan DisplayPort SST Parallel Loopback	Eski dizaynni tanlangampyaratilishi kerak. •Yo'q: Dizayn yo'q, masalanample joriy parametr tanlash uchun mavjud. •DisplayPort SST PCRsiz Parallel Loopback: Ushbu dizayn oldingiampVideo kiritish tasvir portini yoqish parametrini yoqsangiz, piksel soatini qayta tiklash (PCR) modulisiz DisplayPort qurilmasidan DisplayPort manbasiga parallel aylanishni namoyish etadi. • AXIS video interfeysi bilan DisplayPort SST Parallel Loopback: Ushbu dizayn sobiqample faol video ma'lumotlar protokollarini yoqish AXIS-VVP to'liq qilib o'rnatilganda AXIS Video interfeysi bilan DisplayPort qurilmasidan DisplayPort manbasiga parallel aylanishni namoyish etadi.
Dizayn Example Files
Simulyatsiya	Yoqish, o'chirish	Keraklini yaratish uchun ushbu parametrni yoqing files simulyatsiya test dastgohi uchun.
Sintez	Yoqish, o'chirish	Keraklini yaratish uchun ushbu parametrni yoqing files Intel Quartus Prime kompilyatsiyasi va apparat dizayni uchun.
Yaratilgan HDL formati
Yaratish File Format	Verilog, VHDL	Yaratilgan dizayn uchun o'zingiz yoqtirgan HDL formatini tanlang, masalanample fileo'rnatish. Eslatma: Bu parametr faqat yaratilgan yuqori darajadagi IP formatini belgilaydi files. Boshqa hammasi files (masalan, masalanample testbenches va yuqori daraja files apparat namoyishi uchun) Verilog HDL formatida.
Maqsadli rivojlanish to'plami
Kengash-ni tanlang	• Rivojlanish to'plami yo'q •Intel Agilex I-Series Rivojlanish to'plami	Maqsadli dizayn uchun taxtani tanlang, masalanample.

Parametr	Qiymat	Tavsif
		•No Rivojlanish to'plami: Bu parametr, oldingi dizayn uchun barcha apparat jihatlarini o'z ichiga olmaydiample. P yadrosi barcha pin tayinlarini virtual pinlarga o'rnatadi. •Intel Agilex I-Series FPGA Development Kit: Ushbu parametr avtomatik ravishda loyihaning maqsadli qurilmasini ushbu ishlab chiqish to'plamidagi qurilmaga moslash uchun tanlaydi. Maqsadli qurilmani o'zgartirishingiz mumkin bo'lsa, "Maqsadli qurilmani o'zgartirish" parametridan foydalanib, agar platangizda boshqa qurilma varianti mavjud bo'lsa. IP yadrosi ishlab chiqish to'plamiga muvofiq barcha pin tayinlarini o'rnatadi. Eslatma: Dastlabki dizayn Example ushbu Quartus versiyasidagi apparatda funktsional jihatdan tekshirilmagan. •Maxsus ishlab chiqish to'plami: Bu opsiya eski dizaynga ruxsat beradiampIntel FPGA bilan uchinchi tomon ishlab chiqish to'plamida sinovdan o'tkaziladi. PIN-kodlarni o'zingiz belgilashingiz kerak bo'lishi mumkin.
Maqsadli qurilma
Maqsadli qurilmani o'zgartirish	Yoqish, o'chirish	Ushbu parametrni yoqing va ishlab chiqish to'plami uchun afzal qilingan qurilma variantini tanlang.

Parallel Loopback Design Examples

DisplayPort Intel FPGA IP dizayni, examples DisplayPort RX misolidan DisplayPort TX misoliga Pixel Clock Recovery (PCR) modulisiz parallel aylanishni namoyish etadi.
Jadval 4. DisplayPort Intel FPGA IP Design ExampIntel Agilex F-plitka qurilmasi uchun

Dizayn Example	Belgilash	Ma'lumot tezligi	Kanal rejimi	Orqaga aylanish turi
PCRsiz DisplayPort SST parallel aylanish	DisplayPort SST	RBR, HRB, HRB2, HBR3	Simpleks	PCRsiz parallel
AXIS video interfeysi bilan DisplayPort SST parallel aylanish	DisplayPort SST	RBR, HRB, HRB2, HBR3	Simpleks	AXIS video interfeysi bilan parallel

2.1. Intel Agilex F-plitka DisplayPort SST Parallel Loopback dizayni Xususiyatlari
SST parallel loopback dizayni, masalanamples DisplayPort lavabodan DisplayPort manbasiga bitta video oqimining uzatilishini namoyish etadi.
Intel korporatsiyasi. Barcha huquqlar himoyalangan. Intel, Intel logotipi va boshqa Intel belgilari Intel korporatsiyasi yoki uning sho'ba korxonalarining savdo belgilaridir. Intel o'zining FPGA va yarimo'tkazgich mahsulotlarining Intel standart kafolatiga muvofiq joriy spetsifikatsiyalarga muvofiq ishlashini kafolatlaydi, lekin istalgan vaqtda ogohlantirmasdan istalgan mahsulot va xizmatlarga o'zgartirish kiritish huquqini o'zida saqlab qoladi. Intel tomonidan yozma ravishda kelishilgan hollar bundan mustasno, bu erda tasvirlangan har qanday ma'lumot, mahsulot yoki xizmatdan foydalanish yoki qo'llash natijasida kelib chiqadigan hech qanday javobgarlik yoki javobgarlikni o'z zimmasiga olmaydi. Intel mijozlariga har qanday nashr etilgan ma'lumotlarga tayanishdan va mahsulot yoki xizmatlarga buyurtma berishdan oldin qurilma texnik xususiyatlarining so'nggi versiyasini olish tavsiya etiladi. *Boshqa nomlar va brendlar boshqalarning mulki sifatida da'vo qilinishi mumkin.
ISO 9001: 2015 Ro'yxatdan o'tgan
Shakl 6. Intel Agilex F-tile DisplayPort SST PCRsiz Parallel Loopback

• Ushbu variantda DisplayPort manbasining TX_SUPPORT_IM_ENABLE parametri yoqilgan va video tasvir interfeysi ishlatiladi.
• DisplayPort lavabo GPU kabi tashqi video manbadan video va yoki audio oqimini oladi va uni parallel video interfeysiga dekodlaydi.
• DisplayPort lavabo video chiqishi bevosita DisplayPort manba video interfeysini boshqaradi va monitorga uzatishdan oldin asosiy DisplayPort havolasini kodlaydi.
• IOPLL ham DisplayPort lavabosini, ham manba video soatlarini belgilangan chastotada boshqaradi.
• Agar DisplayPort moslamasi va manbaning MAX_LINK_RATE parametri HBR3 va PIXELS_PER_CLOCK Quadga sozlangan bo‘lsa, video soat 300Kp8 piksel tezligini (30/1188 = 4 MGts) qo‘llab-quvvatlash uchun 297 MGts chastotada ishlaydi.

7-rasm. Intel Agilex F-tile DisplayPort SST AXIS video bilan parallel aylanish Interfeys

• Ushbu variantda, DisplayPort manbasi va sink parametri, Axis Video Data Interface-ni yoqish uchun FAOL VIDEO MA'LUMOT PROTOKOLLARINI YOQISHda AXIS-VVP FULL ni tanlang.
• DisplayPort lavabo GPU kabi tashqi video manbadan video va yoki audio oqimini oladi va uni parallel video interfeysiga dekodlaydi.
• DisplayPort Sink video ma'lumotlar oqimini eksa video ma'lumotlariga aylantiradi va VVP Video Frame Bufer orqali DisplayPort manba o'qi video ma'lumotlar interfeysini boshqaradi. DisplayPort Source o'qi video ma'lumotlarini monitorga uzatishdan oldin asosiy DisplayPort havolasiga o'zgartiradi.
• Ushbu dizayn variantida uchta asosiy video soatlar mavjud, ya'ni rx/tx_axi4s_clk, rx_vid_clk va tx_vid_clk. axi4s_clk Source va Sink-dagi ikkala AXIS moduli uchun 300 MGts da ishlaydi. rx_vid_clk DP Sink Video quvur liniyasini 300 MGts chastotada ishlaydi (8Kp30 4PIPgacha bo'lgan har qanday ruxsatni qo'llab-quvvatlash uchun), tx_vid_clk esa DP Source Video quvur liniyasini haqiqiy Pixel Clock chastotasida (PIPsga bo'lingan) boshqaradi.
• Ushbu dizayn varianti dizayn o'lchamlaridagi kalitni aniqlaganda, tx_vid_clk chastotasini I2C dasturlash orqali bortdagi SI5391B OSC ga avtomatik ravishda sozlaydi.
• Ushbu dizayn varianti faqat DisplayPort dasturida oldindan belgilangan ruxsatnomalar sonini namoyish etadi, xususan:
  - 720p60, RGB
  - 1080p60, RGB
  - 4K30, RGB
  - 4K60, RGB

2.2. Soat sxemasi
Soat sxemasi DisplayPort Intel FPGA IP dizaynidagi soat domenlarini tasvirlaydi.ample.
Shakl 8. Intel Agilex F-tile DisplayPort Transceiverning soat sxemasiJadval 5. Soat sxemasi signallari

Diagrammadagi soat	Tavsif
SysPLL refclk	F-tile System PLL mos yozuvlar soati, bu chiqish chastotasi uchun System PLL tomonidan bo'linadigan har qanday takt chastotasi bo'lishi mumkin. Ushbu dizaynda sobiqample, system_pll_clk_link va rx/tx refclk_link bir xil 150 MGts SysPLL refclkni baham ko'radi.

Diagrammadagi soat	Tavsif
	Tegishli chiqish portini DisplayPort Phy Top-ga ulashdan oldin, bu maxsus qabul qiluvchi mos yozuvlar soat pinidan Reference va System PLL Clocks IP-ning kirish soat portiga ulangan bepul ishlaydigan soat bo'lishi kerak. Eslatma: Ushbu dizayn uchun, masalanample, Clock Controller GUI Si5391A OUT6 ni 150 MGts ga sozlang.
system pll clk havolasi	Barcha DisplayPort tezligini qo'llab-quvvatlash uchun minimal System PLL chiqish chastotasi 320 MGts. Ushbu dizayn sobiqample 900 MGts (eng yuqori) chiqish chastotasidan foydalanadi, shuning uchun SysPLL refclk 150 MGts bo'lgan rx/tx refclk_link bilan baham ko'rilishi mumkin.
rx_cdr_refclk_link / tx_pll_refclk_link	Barcha DisplayPort ma'lumotlar tezligini qo'llab-quvvatlash uchun 150 MGts ga o'rnatilgan Rx CDR va Tx PLL Link refclk.
rx_ls_clkout / tx_ls_clkout	DisplayPort ulanish tezligi soati DisplayPort IP yadrosi. Ma'lumotlar tezligiga ekvivalent chastotani parallel ma'lumotlar kengligiga bo'lish. Exampga: Chastota = ma'lumotlar tezligi / ma'lumotlar kengligi = 8.1G (HBR3) / 40 bit = 202.5 ​​MGts

2.3. Simulyatsiya test stoli
Simulyatsiya test stoli DisplayPort TX seriyali orqa aylanishini RX ga taqlid qiladi.
Shakl 9. DisplayPort Intel FPGA IP Simplex Mode Simulation Testbench blok diagrammasiJadval 6. Testbench komponentlari

Komponent	Tavsif
Video naqsh generator	Ushbu generator siz sozlashingiz mumkin bo'lgan rangli chiziq naqshlarini ishlab chiqaradi. Video formati vaqtini parametrlash mumkin.
Testbench nazorati	Ushbu blok simulyatsiyaning sinov ketma-ketligini nazorat qiladi va TX yadrosiga kerakli ogohlantiruvchi signallarni ishlab chiqaradi. Testbench boshqaruv bloki, shuningdek, taqqoslash uchun manba va lavabodan CRC qiymatini o'qiydi.
RX Link tezligi soat chastotasi tekshiruvi	Ushbu tekshirgich RX qabul qiluvchi-qabul qiluvchining tiklangan soat chastotasi kerakli ma'lumot tezligiga mos kelishini tekshiradi.
TX Link tezligi soat chastotasi tekshiruvi	Ushbu tekshirgich TX qabul qiluvchi-qabul qiluvchining tiklangan soat chastotasi kerakli ma'lumot tezligiga mos kelishini tekshiradi.

Simulyatsiya test dastgohi quyidagi tekshirishlarni amalga oshiradi:
7-jadval. Testbench tekshiruvlari

Test mezonlari	Tekshirish
• HBR3 ma'lumot tezligida bog'lanish treningi • DP Status TX va RX Link Tezlik chastotasini o'rnatganligini va o'lchaganligini tekshirish uchun DPCD registrlarini o'qing.	Ulanish tezligini o'lchash uchun chastota tekshiruvini birlashtiradi TX va RX qabul qiluvchidan soat chastotasi chiqishi.
• TX dan RX ga video naqshni ishga tushirish. • Ularning mos kelishini tekshirish uchun manba va lavabo uchun CRCni tasdiqlang	• Video namunasini yaratish uchun video naqsh generatorini DisplayPort manbasiga ulaydi. • Testbench boshqaruvi keyin DPTX va DPRX registrlaridan Manba va Sink CRC ni o'qiydi va ikkala CRC qiymati bir xil bo'lishini ta'minlash uchun solishtiradi. Eslatma: CRC hisoblanganligiga ishonch hosil qilish uchun CTSni qo'llab-quvvatlash testini avtomatlashtirish parametrini yoqishingiz kerak.

F-Tile DisplayPort Intel FPGA IP Design uchun hujjatlarni qayta ko'rib chiqish tarixi ExampFoydalanuvchi uchun qo'llanma

Hujjat versiyasi	Intel Quartus Prime versiyasi	IP versiyasi	O'zgarishlar
2022.09.02	22.	20.0.1	•DisplayPort Intel Agilex F-Tile FPGA IP Design Ex.dan hujjat nomi o‘zgartirildiample F-Tile DisplayPort Intel FPGA IP Design uchun foydalanuvchi qo'llanmasi ExampFoydalanuvchi uchun qo'llanma. •Yoqilgan AXIS Video Design Example variant. •Statik Rate dizayni olib tashlandi va uning o‘rniga Multi Rate Design Example. •DisplayPort Intel FPGA IP Design Ex-dagi eslatma olib tashlandiampIntel Quartus Prime 21.4 dasturiy ta'minot versiyasi faqat Preliminary Design Ex-ni qo'llab-quvvatlaydi, deyilgan Tez boshlash qo'llanmasiamples. •Katalog tuzilmasi rasmi toʻgʻri raqam bilan almashtirildi. •Regenerating ELF bo'limi qo'shildi File Dizaynni kompilyatsiya qilish va sinovdan o'tkazish bo'limida. •Uskuna va dasturiy ta'minotga bo'lgan talablar bo'limi qo'shimcha uskunani kiritish uchun yangilandi talablar.
2021.12.13	21.	20.0.0	Dastlabki nashr.

Intel korporatsiyasi. Barcha huquqlar himoyalangan. Intel, Intel logotipi va boshqa Intel belgilari Intel korporatsiyasi yoki uning sho'ba korxonalarining savdo belgilaridir. Intel o'zining FPGA va yarimo'tkazgich mahsulotlarining Intel standart kafolatiga muvofiq joriy spetsifikatsiyalarga muvofiq ishlashiga kafolat beradi, lekin istalgan vaqtda ogohlantirmasdan istalgan mahsulot va xizmatlarga o'zgartirish kiritish huquqini o'zida saqlab qoladi. Intel tomonidan yozma ravishda kelishilgan hollar bundan mustasno, bu erda tasvirlangan har qanday ma'lumot, mahsulot yoki xizmatdan foydalanish yoki qo'llash natijasida kelib chiqadigan hech qanday javobgarlik yoki javobgarlikni o'z zimmasiga olmaydi. Intel mijozlariga har qanday nashr etilgan ma'lumotlarga tayanishdan va mahsulot yoki xizmatlarga buyurtma berishdan oldin qurilma texnik xususiyatlarining so'nggi versiyasini olish tavsiya etiladi.
*Boshqa nomlar va brendlar boshqalarning mulki sifatida da'vo qilinishi mumkin.
ISO 9001: 2015 Ro'yxatdan o'tgan

Onlayn versiya
Fikr-mulohaza yuborish
UG-20347
ID: 709308
Versiya: 2022.09.02

Hujjatlar / manbalar

intel F-Tile DisplayPort FPGA IP Design Example [pdf] Foydalanuvchi uchun qoʻllanma F-Tile DisplayPort FPGA IP dizayni Example, F-Tile DisplayPort, DisplayPort, FPGA IP Design Example, IP Design Example, UG-20347, 709308

Ma'lumotnomalar

• Foydalanuvchi uchun qo'llanma