F-Tile DisplayPort FPGA IP Design Example
Дастури корбар
F-Tile DisplayPort FPGA IP Design Example
Навсозӣ барои Intel® Quartus® Prime Design Suite: 22.2 IP Version: 21.0.1
DisplayPort Intel FPGA IP Design Example Дастури оғози зуд
Дастгоҳҳои DisplayPort Intel® F-плиткаҳои санҷиши симулятсия ва тарҳи сахтафзор доранд, ки компиляция ва озмоиши сахтафзори FPGA тарҳи IP-ро дастгирӣ мекунанд.amples барои Intel Agilex™
DisplayPort Intel FPGA IP тарҳи зеринро пешниҳод мекунадamples:
- Бозгашти мувозӣ DisplayPort SST бе модули барқарорсозии Pixel Clock (PCR).
- Бозгашти мувозии DisplayPort SST бо интерфейси AXIS Video
Вақте ки шумо тарроҳии собиқро тавлид мекунедample, муҳаррири параметр ба таври худкор эҷод fileбарои тақлид, тартиб додан ва озмоиши тарҳ дар сахтафзор зарур аст.
Расми 1. Инкишофи Сtages
Маълумоти марбут
- Дастури корбари DisplayPort Intel FPGA IP
- Муҳоҷират ба Intel Quartus Prime Pro Edition
Корпоратсияи Intel. Ҳамаи ҳуқуқ маҳфуз аст. Intel, логотипи Intel ва дигар тамғаҳои Intel тамғаҳои тиҷоратии Intel Corporation ё филиалҳои он мебошанд. Intel иҷрои маҳсулоти FPGA ва нимноқилҳои худро мувофиқи мушаххасоти ҷорӣ мутобиқи кафолати стандартии Intel кафолат медиҳад, аммо ҳуқуқ дорад, ки дар вақти дилхоҳ бидуни огоҳӣ ба ҳама гуна маҳсулот ва хидматҳо тағйирот ворид кунад. Intel ҳеҷ гуна масъулият ё масъулиятеро, ки аз барнома ё истифодаи ҳама гуна маълумот, маҳсулот ё хидмати дар ин ҷо тавсифшуда бармеояд, ба дӯш намегирад, ба истиснои ҳолатҳое, ки Intel дар шакли хаттӣ розӣ шудааст. Ба муштариёни Intel тавсия дода мешавад, ки пеш аз такя ба ягон маълумоти нашршуда ва пеш аз фармоиш додани маҳсулот ё хидматҳо версияи охирини мушаххасоти дастгоҳро дастрас кунанд.
* Дигар номҳо ва брендҳо метавонанд ҳамчун моликияти дигарон даъво карда шаванд.
ISO 9001: 2015 ба қайд гирифта шудааст
1.1. Сохтори директория
Расми 2. Сохтори директория
Ҷадвали 1. Тарҳрезӣ Example Компонентҳо
| Папкаҳо | Files |
| rtl/core | dp_core.ip |
| dp_rx. ip | |
| dp_tx. ip | |
| rtl/rx_phy | dp_gxb_rx/ ((блоки сохтмонии DP PMA UX) |
| dp_rx_data_fifo. ip | |
| rx_top_phy. sv | |
| rtl/tx_phy | dp_gxb_rx/ ((блоки сохтмонии DP PMA UX) |
| dp_tx_data_fifo.ip | |
| dp_tx_data_fifo.ip |
1.2. Талаботи сахтафзор ва нармафзор
Intel барои санҷиши тарҳи собиқ сахтафзор ва нармафзори зеринро истифода мебарадampле:
Таҷҳизот
- Маҷмӯаи рушди Intel Agilex I-Series
- GPU Source DisplayPort
- Равғани DisplayPort (монитор)
- Корти духтари Bitec DisplayPort FMC Revision 8C
- Кабелҳои DisplayPort
Нармафзор
- Intel Quartus® Prime
- Synopsys * Simulator VCS
1.3. Эҷоди Дизайн
Муҳаррири параметрҳои DisplayPort Intel FPGA IP-ро дар нармафзори Intel Quartus Prime барои тавлиди тарҳи собиқ истифода баредampле.
Расми 3. Таҳияи ҷараёни тарҳрезӣ
- Асбобҳо ➤ Каталоги IP-ро интихоб кунед ва Intel Agilex F-tile -ро ҳамчун оилаи дастгоҳи мавриди ҳадаф интихоб кунед.
Шарҳ: Дизайн собиқample танҳо дастгоҳҳои Intel Agilex F-плитро дастгирӣ мекунад. - Дар Каталоги IP, ҷойгир кунед ва ду маротиба клик кунед DisplayPort Intel FPGA IP. Равзанаи New Variation IP пайдо мешавад.
- Барои варианти фармоишии IP-и худ номи сатҳи болоро муайян кунед. Муҳаррири параметр танзимоти варианти IP-ро дар a file ном .ip.
- Дар майдони Дастгоҳ як дастгоҳи Intel Agilex F-плитро интихоб кунед ё интихоби дастгоҳи нармафзори Intel Quartus Prime-ро нигоҳ доред.
- OK-ро пахш кунед. Муҳаррири параметр пайдо мешавад.
- Параметрҳои дилхоҳро ҳам барои TX ва RX танзим кунед.
- Дар доираи Design ExampДар ҷадвал, DisplayPort SST Loopback Parallel Be PCR -ро интихоб кунед.
- Барои тавлиди панели тестӣ Simulation-ро интихоб кунед ва Синтезро барои тавлиди тарҳи сахтафзор собиқ интихоб кунедampле. Шумо бояд ақаллан яке аз ин интихобҳоро барои тавлиди тарҳи собиқ интихоб кунедample fileс. Агар шумо ҳардуро интихоб кунед, вақти тавлид дарозтар мешавад.
- Барои маҷмӯаи рушди ҳадаф, маҷмӯаи рушди Intel Agilex I-Series SOC-ро интихоб кунед. Ин боиси он мегардад, ки дастгоҳи мавриди ҳадаф дар қадами 4 интихобшуда барои мувофиқ кардани дастгоҳ дар маҷмӯаи рушд тағир ёбад. Барои Intel Agilex I-Series SOC Development Kit, дастгоҳи пешфарз AGIB027R31B1E2VR0 мебошад.
- Эҷоди Ex-ро клик кунедample Design.
1.4. Моделсозии тарҳрезӣ
Тарҳрезии DisplayPort Intel FPGA IP собиқample testbench тарроҳии силсилавии бозгаштро аз як мисоли TX ба намунаи RX тақлид мекунад. Модули тавлидкунандаи намунаи видеоии дохилӣ намунаи DisplayPort TX-ро меронад ва баромади видеоии RX ба чекҳои CRC дар testbench пайваст мешавад.
Расми 4. Ҷараёни моделсозии тарҳрезӣ
- Ба папкаи симулятори Synopsys равед ва VCS-ро интихоб кунед.
- Скрипти симулятсияро иҷро кунед.
Манбаъ vcs_sim.sh - Скрипт Quartus TLG-ро иҷро мекунад, санҷишро дар симулятор тартиб медиҳад ва идора мекунад.
- Натиҷаро таҳлил кунед.
Моделсозии бомуваффақият бо муқоисаи Source and Sink SRC ба анҷом мерасад.
1.5. Тартиб додан ва санҷиши тарҳрезӣ
Расми 5. Тартиб додан ва тақлид кардани тарҳ
Барои тартиб додан ва иҷро кардани санҷиши намоишӣ дар сахтафзор собиқampтарҳрезӣ кунед, ин қадамҳоро иҷро кунед:
- Боварӣ ҳосил кунед, ки сахтафзор собиқampнасли тарроҳии le анҷом ёфт.
- Нармафзори Intel Quartus Prime Pro Edition -ро оғоз кунед ва кушоед / quartus/agi_dp_demo.qpf.
- Коркард ➤ Ҷамъовариро оғоз кунед.
- Пас аз мураттабсозии бомуваффақият, нармафзори Intel Quartus Prime Pro Edition як .sof тавлид мекунад file дар феҳристи муайянкардаи шумо.
- Пайвасткунаки DisplayPort RX-ро дар корти духтари Bitec ба манбаи берунаи DisplayPort, ба монанди корти графикӣ дар компютер пайваст кунед.
- Пайвасткунаки DisplayPort TX-ро дар корти духтари Bitec ба дастгоҳи танӯркунандаи DisplayPort, ба монанди таҳлилгари видео ё монитори компютер пайваст кунед.
- Боварӣ ҳосил кунед, ки ҳамаи коммутаторҳо дар тахтаи таҳия дар ҳолати пешфарз ҳастанд.
- Дастгоҳи интихобшудаи Intel Agilex F-Tile-ро дар тахтаи рушд бо истифода аз .sof тавлидшуда танзим кунед file (Асбобҳо ➤ Барномасоз).
- Дастгоҳи танӯраи DisplayPort видеоеро, ки аз манбаи видео тавлид шудааст, намоиш медиҳад.
Маълумоти марбут
Дастури корбар Intel Agilex I-Series FPGA таҳиякунанда /
1.5.1. Бозсозии ELF File
Бо нобаёнӣ, ELF file ҳангоми тавлиди тарҳи динамикӣ тавлид мешавадampле.
Аммо, дар баъзе ҳолатҳо, шумо бояд ELF-ро барқарор кунед file агар шумо нармафзорро тағир диҳед file ё барқарор кардани dp_core.qsys file. Барқарорсозии dp_core.qsys file .sopcinfo -ро навсозӣ мекунад file, ки аз шумо барқарор кардани ELF-ро талаб мекунад file.
- Ба / нармафзор ва агар лозим бошад, кодро таҳрир кунед.
- Ба /скрипт ва скрипти сохтани зеринро иҷро кунед: source build_sw.sh
• Дар Windows, Nios II Command Shell -ро ҷустуҷӯ кунед ва кушоед. Дар Shell фармони Nios II, ба он равед /скрипт ва иҷро кардани сарчашма build_sw.sh.
Шарҳ: Барои иҷро кардани скрипти сохтмонӣ дар Windows 10, системаи шумо зерсистемаҳои Windows барои Linux (WSL) -ро талаб мекунад. Барои маълумоти бештар дар бораи қадамҳои насби WSL, ба дастури таҳиягари нармафзори Nios II муроҷиат кунед.
• Дар Linux, тарроҳии платформаро оғоз кунед ва Tools ➤ Nios II Command Shell -ро кушоед. Дар Shell фармони Nios II, ба он равед /скрипт ва иҷро кардани сарчашма build_sw.sh. - Боварӣ ҳосил кунед, ки .elf file дар тавлид мешавад /нармафзор/ dp_demo.
- Зеркашӣ кардани .elf тавлидшуда file ба FPGA бе аз нав тартиб додани .sof file бо иҷро кардани скрипти зерин: nios2-download /software/dp_demo/*.elf
- Тугмаи барқароркуниро дар тахтаи FPGA пахш кунед, то нармафзори нав эътибор пайдо кунад.
1.6. DisplayPort Intel FPGA IP Design Example Параметрҳо
Љадвали 2. DisplayPort Intel FPGA IP Design Example маҳдудияти QSF барои дастгоҳи Intel Agilex Ftile
| Маҳдудияти QSF |
Тавсифи |
| set_global_assignment -ном VERILOG_MACRO "__DISPLAYPORT_support__=1" |
Аз Quartus 22.2 сар карда, ин маҳдудияти QSF барои фаъол кардани ҷараёни DisplayPort SRC (Soft Reset Controller) лозим аст. |
Љадвали 3. DisplayPort Intel FPGA IP Design Example Параметрҳо барои Intel Agilex F-дастгоҳ
| Параметр | Арзиш | Тавсифи |
| Тарҳрезии дастрас Example | ||
| Дизайнро интихоб кунед | •Не •DisplayPort SST Бозгашти мувозӣ бе PCR •DisplayPort SST Бозгашти мувозӣ бо интерфейси AXIS Видео |
Дизайнро интихоб кунедampтавлид карда шавад. •Ҳеҷ: Не тарҳрезӣ собиқample барои интихоби параметри ҷорӣ дастрас аст. •DisplayPort SST Бозгашти мувозӣ бидуни PCR: Ин тарҳи собиқample гардиши мувозиро аз танӯраи DisplayPort ба манбаи DisplayPort бидуни модули барқарорсозии Pixel Clock (PCR) нишон медиҳад, вақте ки шумо параметри Фаъолсозии порти тасвири видеоро фаъол мекунед. •DisplayPort SST Бозгашти мувозӣ бо интерфейси AXIS Видео: Ин тарҳи собиқample гардиши мувозиро аз танӯраи DisplayPort ба манбаи DisplayPort бо интерфейси AXIS Video нишон медиҳад, вақте ки Фаъолсозии Protocols Active Video Data ба AXIS-VVP Full муқаррар карда шудааст. |
| Дизайн Example Files | ||
| Симуляция | Фурӯзон, Хомӯш | Барои тавлиди зарурӣ ин хосиятро фаъол созед files барои санҷиши симулятсия. |
| Синтез | Фурӯзон, Хомӯш | Барои тавлиди зарурӣ ин хосиятро фаъол созед fileс барои тартиб додани Intel Quartus Prime ва тарроҳии сахтафзор. |
| Формати HDL тавлидшуда | ||
| тавлид File Формат | Verilog, VHDL | Формати HDL-и дӯстдоштаи худро барои тарҳи тавлидшуда интихоб кунедample fileгузошта. Эзоҳ: Ин хосият танҳо формати IP-и сатҳи болоии тавлидшударо муайян мекунад fileс. Хамаи дигар fileс (масаланample testbenches ва сатҳи боло files барои намоиши сахтафзор) дар формати Verilog HDL мебошанд. |
| Маҷмӯаи рушди ҳадаф | ||
| Раёсатро интихоб кунед | •Маҷмӯаи рушд нест • Intel Agilex I-Series Маҷмӯаи рушд |
Тахтаро барои тарҳи мавриди ҳадаф интихоб кунедampле. |
| Параметр | Арзиш | Тавсифи |
| •Маҷмӯаи рушд нест: Ин хосият тамоми ҷанбаҳои сахтафзорро барои тарҳрезии собиқ истисно мекунадampле. Ядрои P ҳама таъиноти пинҳоро ба пинҳои виртуалӣ муқаррар мекунад. •Маҷмӯаи таҳияи Intel Agilex I-Series FPGA: Ин хосият ба таври худкор дастгоҳи мавриди ҳадафи лоиҳаро интихоб мекунад, то ба дастгоҳи ин маҷмӯаи таҳия мувофиқат кунад. Шумо метавонед дастгоҳи мавриди ҳадафро бо истифода аз параметри Тағйир додани дастгоҳи ҳадаф иваз кунед, агар таҷдиди шӯрои шумо варианти дигари дастгоҳ дошта бошад. Асоси IP ҳама таъиноти пинҳоро мувофиқи маҷмӯаи рушд муқаррар мекунад. Эзоҳ: Тарҳрезии пешакӣ Example дар сахтафзор дар ин версияи Quartus ба таври функсионалӣ санҷида нашудааст. •Маҷмӯаи таҳияи фармоишӣ: Ин хосият ба тарҳрезии собиқ имкон медиҳадample бояд дар маҷмӯаи таҳияи тарафи сеюм бо FPGA Intel санҷида шавад. Шояд ба шумо лозим ояд, ки таъиноти пинҳоро худатон таъин кунед. |
||
| Дастгоҳи мақсаднок | ||
| Тағир додани дастгоҳи мақсаднок | Фурӯзон, Хомӯш | Ин хосиятро фаъол кунед ва варианти мувофиқи дастгоҳро барои маҷмӯаи таҳия интихоб кунед. |
Тарҳрезии мувозӣ, собиқamples
Тарҳрезии DisplayPort Intel FPGA IP собиқamples гардиши мувозиро аз мисоли DisplayPort RX ба мисоли DisplayPort TX бидуни модули барқарорсозии Pixel Clock (PCR) намоиш медиҳад.
Љадвали 4. DisplayPort Intel FPGA IP Design Example барои Intel Agilex F-дастгоҳ
| Дизайн Example | Нишон | Меъёри маълумот | Усули канал | Навъи бозгашт |
| Бозгашти мувозии DisplayPort SST бе PCR | DisplayPort SST | RBR, HRB, HRB2, HBR3 | Содда | Параллел бидуни PCR |
| Бозгашти мувозии DisplayPort SST бо интерфейси AXIS Video | DisplayPort SST | RBR, HRB, HRB2, HBR3 | Содда | Мувозӣ бо интерфейси видеоии AXIS |
2.1. Intel Agilex F-плиткаи DisplayPort SST Тарҳрезии мувозӣ Вижагиҳо
Тарҳрезии гардиши мувозии SST собиқampЛес интиқоли як ҷараёни видеоро аз танӯраи DisplayPort ба манбаи DisplayPort нишон медиҳад.
Корпоратсияи Intel. Ҳамаи ҳуқуқ маҳфуз аст. Intel, логотипи Intel ва дигар тамғаҳои Intel тамғаҳои тиҷоратии Intel Corporation ё филиалҳои он мебошанд. Intel иҷрои маҳсулоти FPGA ва нимноқилҳои худро мувофиқи мушаххасоти ҷорӣ мутобиқи кафолати стандартии Intel кафолат медиҳад, аммо ҳуқуқ дорад, ки дар вақти дилхоҳ бидуни огоҳӣ ба ҳама гуна маҳсулот ва хидматҳо тағйирот ворид кунад. Intel ҳеҷ гуна масъулият ё масъулиятеро, ки аз барнома ё истифодаи ҳама гуна маълумот, маҳсулот ё хидмати дар ин ҷо тавсифшуда бармеояд, ба дӯш намегирад, ба истиснои ҳолатҳое, ки Intel дар шакли хаттӣ розӣ шудааст. Ба муштариёни Intel тавсия дода мешавад, ки пеш аз такя ба ягон маълумоти нашршуда ва пеш аз фармоиш додани маҳсулот ё хидматҳо версияи охирини мушаххасоти дастгоҳро дастрас кунанд. * Дигар номҳо ва брендҳо метавонанд ҳамчун моликияти дигарон даъво карда шаванд.
ISO 9001: 2015 ба қайд гирифта шудааст
Тасвири 6. Intel Agilex F-плиткаи DisplayPort SST Loopback параллелӣ бе PCR
- Дар ин вариант параметри манбаи DisplayPort, TX_SUPPORT_IM_ENABLE фаъол аст ва интерфейси тасвири видео истифода мешавад.
- Танӯраи DisplayPort ҷараёнҳои видео ва ё аудиоро аз манбаи видеоии беруна ба монанди GPU қабул мекунад ва онро ба интерфейси параллелии видео рамзкушо мекунад.
- Натиҷаи видеои танӯраи DisplayPort мустақиман интерфейси видеоии манбаи DisplayPort-ро меронад ва пеш аз интиқол ба монитор ба истиноди асосии DisplayPort рамзгузорӣ мекунад.
- IOPLL ҳам танӯраи DisplayPort ва ҳам соатҳои видеоии сарчашмаро бо басомади муқарраршуда меронад.
- Агар танӯраи DisplayPort ва параметри MAX_LINK_RATE манбаъ ба HBR3 ва PIXELS_PER_CLOCK ба чаҳоргона танзим шуда бошад, соати видео дар 300 МГс кор мекунад, то суръати 8Kp30 пикселро дастгирӣ кунад (1188/4 = 297 МГс).
Тасвири 7. Intel Agilex F-плиткаи DisplayPort SST Бозгашти мувозӣ бо AXIS Видео Интерфейс
- Дар ин вариант, параметри манбаи DisplayPort ва танӯр, AXIS-VVP FULL -ро дар ФАЪОЛ КУНЕД ПРОТОКОЛҲОИ ACTIVE DATA VIDEO-ро интихоб кунед, то интерфейси маълумотҳои Axis Video-ро фаъол созед.
- Танӯраи DisplayPort ҷараёнҳои видео ва ё аудиоро аз манбаи видеоии беруна ба монанди GPU қабул мекунад ва онро ба интерфейси параллелии видео рамзкушо мекунад.
- DisplayPort Sink ҷараёни додаҳои видеоиро ба маълумоти меҳвари видео табдил медиҳад ва интерфейси манбаи меҳвари DisplayPort-ро тавассути VVP Video Frame Buffer меронад. DisplayPort Source маълумоти меҳвари видеоро ба истиноди асосии DisplayPort пеш аз интиқол ба монитор табдил медиҳад.
- Дар ин варианти тарроҳӣ се соати видеоии асосӣ мавҷуданд, яъне rx/tx_axi4s_clk, rx_vid_clk ва tx_vid_clk. axi4s_clk дар 300 МГс барои ҳам модулҳои AXIS дар Source ва Sink кор мекунад. rx_vid_clk лӯлаи DP Sink Video-ро дар 300 МГс иҷро мекунад (барои дастгирии ҳама гуна ҳалли то 8Kp30 4PIPs), дар ҳоле ки tx_vid_clk лӯлаи DP Source Video-ро бо басомади воқеии Соати пиксел (ба PIP тақсим карда мешавад) иҷро мекунад.
- Ин варианти тарроҳӣ ба таври худкор басомади tx_vid_clk-ро тавассути барномасозии I2C ба SI5391B OSC дар борти SIXNUMXB, вақте ки тарроҳӣ гузаришро дар қарор муайян мекунад, танзим мекунад.
- Ин варианти тарроҳӣ танҳо шумораи муайяни қарорҳоро, ки дар нармафзори DisplayPort пешакӣ муайян шудааст, нишон медиҳад, аз ҷумла:
— 720p60, RGB
— 1080p60, RGB
— 4K30, RGB
— 4K60, RGB
2.2. Схемаи соат
Схемаи соат доменҳои соатро дар DisplayPort Intel FPGA IP тарҳрезӣ нишон медиҳад.ampле.
Тасвири 8. Нақшаи соаткунии Intel Agilex F-плитаи DisplayPort Transceiver
Љадвали 5. Сигналњои схемаи соат
| Соат дар диаграмма |
Тавсифи |
| refclk SysPLL | Соатҳои истинод ба F-tile System PLL, ки метавонад ҳар басомади соат бошад, ки аз ҷониби System PLL барои ин басомади баромад тақсим карда мешавад. Дар ин тарҳ, собиқample, system_pll_clk_link ва rx/tx refclk_link ҳамон 150 MHz SysPLL refclk-ро мубодила мекунанд. |
| Соат дар диаграмма | Тавсифи |
| Он бояд як соати ройгони коркунанда бошад, ки аз як пин-си соати истинодкунандаи интиқолдиҳанда ба порти соати вуруди Reference ва System PLL Clocks IP пеш аз пайваст кардани порти баромади мувофиқ ба DisplayPort Phy Top пайваст карда мешавад. Эзоҳ: Барои ин тарҳ, собиқampле, танзимкунии Соат Нозири GUI Si5391A OUT6 ба 150 МГс. |
|
| системаи pll clk пайванд | Басомади ҳадди ақали баромади System PLL барои дастгирии ҳама суръати DisplayPort 320 МГс аст. Ин тарҳ, собиқample басомади баромади 900 МГс (баландтарин) -ро истифода мебарад, то SysPLL refclk бо rx/tx refclk_link, ки 150 МГс аст, мубодила шавад. |
| rx_cdr_refclk_link / tx_pll_refclk_link | Rx CDR ва Tx PLL Link refclk, ки ба 150 МГс собит шудааст, то ҳама суръати додаҳои DisplayPort-ро дастгирӣ кунад. |
| rx_ls_clkout / tx_ls_clkout | DisplayPort Link Speed Clock ба соати асосии DisplayPort IP. Басомади баробар ба Меъёри маълумот ба паҳнои параллелӣ тақсим карда мешавад. Exampле: Фосила = суръати маълумот / паҳнои маълумот = 8.1G (HBR3) / 40 Лаҷом = 202.5 МГс |
2.3. Simulation Testbench
Санҷиши симулятсия як гардиши силсилавии DisplayPort TX-ро ба RX тақлид мекунад.
Тасвири 9. Диаграммаи блоки DisplayPort Intel FPGA IP Simplex Mode Simulation Testbench
Љадвали 6. Унсурњои Testbench
| Компонент | Тавсифи |
| Генератори намунаи видео | Ин генератор намунаҳои сатри рангҳоро истеҳсол мекунад, ки шумо онҳоро танзим карда метавонед. Шумо метавонед вақти формати видеоро танзим кунед. |
| Назорати санҷишӣ | Ин блок пайдарпайии санҷиши симулятсияро назорат мекунад ва сигналҳои зарурии ҳавасмандкуниро ба ядрои TX тавлид мекунад. Блоки назоратии testbench инчунин арзиши CRC-ро ҳам аз манбаъ ва ҳам танӯр мехонад, то муқоиса кунад. |
| Санҷиши басомади соати RX Link суръати | Ин тафтишкунанда тафтиш мекунад, ки оё интиқоли интиқоли RX ба басомади соати барқароршуда ба суръати дилхоҳ мувофиқат мекунад. |
| Санҷиши басомади суръати соати TX Link | Ин тафтишкунанда тафтиш мекунад, ки оё интиқоли интиқоли TX ба басомади соати барқароршуда ба суръати дилхоҳ мувофиқат мекунад. |
Санҷиши симулятсия санҷишҳои зеринро иҷро мекунад:
Ҷадвали 7. Санҷишҳои Testbench
| Меъёрҳои санҷиш |
Тафтиш |
| • Омӯзиши пайванд бо суръати маълумот HBR3 • Реестрҳои DPCD-ро хонед, то тафтиш кунед, ки оё Status DP ҳам басомади суръати TX ва RX Link-ро муқаррар ва чен мекунад. |
Санҷиши басомадро барои чен кардани суръати пайванд муттаҳид мекунад баромади басомади соат аз интиқолдиҳандаи TX ва RX. |
| • Намунаи видеоиро аз TX ба RX иҷро кунед. • CRC-ро ҳам барои манбаъ ва ҳам барои обхезӣ тафтиш кунед, то мувофиқат кунанд ё не |
• Барои тавлиди намунаи видео генератори намунаи видеоиро ба манбаи DisplayPort пайваст мекунад. • Назорати Testbench навбатӣ ҳам CRC-ро аз регистрҳои DPTX ва DPRX мехонад Source ва Sink CRC ва муқоиса мекунад, то якхела будани ҳарду арзиши CRC. Эзоҳ: Барои боварӣ ҳосил кардани CRC, шумо бояд параметри автоматикунонии санҷиши Дастгирии CTS-ро фаъол созед. |
Таърихи бознигарии ҳуҷҷат барои F-Tile DisplayPort Intel FPGA IP Design ExampДастури корбар
| Версияи ҳуҷҷат | Версияи Intel Quartus Prime | IPVersion | Тағйирот |
| 2022.09.02 | 22. | 20.0.1 | •Тағйир додани унвони ҳуҷҷат аз DisplayPort Intel Agilex F-Tile FPGA IP Design Example Дастури корбар барои F-Tile DisplayPort Intel FPGA IP Design ExampДастури корбар. • Фаъолсозии AXIS Video Design Exampвариант. •Тарҳрезии Меъёри статикӣ хориҷ карда шуд ва онро бо Дизайн Multi Rate Exampле. • Қайд дар DisplayPort Intel FPGA IP Design Ex хориҷ карда шудample Дастури оғози зуд, ки мегӯяд, версияи нармафзори Intel Quartus Prime 21.4 танҳо тарҳи пешакиро дастгирӣ мекунадamples. •Рақами сохтори директория бо рақами дуруст иваз карда шуд. •Ба қисмати барқарорсозии ELF илова карда шуд File дар зери Тартиб ва санҷиши тарҳ. • Бахши Талаботи сахтафзор ва нармафзор барои дохил кардани сахтафзори иловагӣ нав карда шуд талабот. |
| 2021.12.13 | 21. | 20.0.0 | Нашри аввал. |
Корпоратсияи Intel. Ҳамаи ҳуқуқ маҳфуз аст. Intel, логотипи Intel ва дигар тамғаҳои Intel тамғаҳои тиҷоратии Intel Corporation ё филиалҳои он мебошанд. Intel иҷрои маҳсулоти FPGA ва нимноқилҳои худро мувофиқи мушаххасоти ҷорӣ мутобиқи кафолати стандартии Intel кафолат медиҳад, аммо ҳуқуқ дорад, ки дар вақти дилхоҳ бидуни огоҳӣ ба ҳама гуна маҳсулот ва хидматҳо тағйирот ворид кунад. Intel ҳеҷ гуна масъулият ё масъулиятеро, ки аз барнома ё истифодаи ҳама гуна маълумот, маҳсулот ё хидмати дар ин ҷо тавсифшуда бармеояд, ба дӯш намегирад, ба истиснои ҳолатҳое, ки Intel дар шакли хаттӣ розӣ шудааст. Ба муштариёни Intel тавсия дода мешавад, ки пеш аз такя ба ягон маълумоти нашршуда ва пеш аз фармоиш додани маҳсулот ё хидматҳо версияи охирини мушаххасоти дастгоҳро дастрас кунанд.
* Дигар номҳо ва брендҳо метавонанд ҳамчун моликияти дигарон даъво карда шаванд.
ISO 9001: 2015 ба қайд гирифта шудааст
Онлайн
Фиристодани фикру ақида
УГ-20347
Рақам: 709308
Версия: 2022.09.02
Ҳуҷҷатҳо / Сарчашмаҳо
 |
Intel F-Tile DisplayPort FPGA IP Design Example [pdf] Дастури корбар F-Tile DisplayPort FPGA IP Design Example, F-Tile DisplayPort, DisplayPort, FPGA IP Design Example, IP Design Exampле, УГ-20347, 709308 |
