УГ-20219 Интерфејси екстерне меморије Интел Агилек ФПГА ИП Десигн Екample
О интерфејсима екстерне меморије Интел® Агилек™ ФПГА ИП
Информације о издању
ИП верзије су исте као верзије софтвера Интел® Куартус® Приме Десигн Суите до в19.1. Од верзије софтвера Интел Куартус Приме Десигн Суите 19.2 или новије, ИП језгра имају нову шему ИП верзија. Број шеме ИП верзија (КСИЗ) се мења од једне верзије софтвера до друге. Промена у:
- Кс указује на велику ревизију ИП-а. Ако ажурирате свој Интел Куартус Приме софтвер, морате поново да генеришете ИП.
- И означава да ИП садржи нове функције. Поново генеришите свој ИП да бисте укључили ове нове функције.
- З означава да ИП укључује мање промене. Поново генеришите свој ИП да бисте укључили ове промене.
Ставка Опис ИП верзија 2.4.2 Интел Куартус Приме 21.2 Датум изласка 2021.06.21
Десигн Екampле Водич за брзи почетак за интерфејсе екстерне меморије Интел Агилек™ ФПГА ИП
Аутоматизовани дизајн нпрampле флов је доступан за Интел Агилек™ спољне меморијске интерфејсе. Тхе Генерате Екampле Десигнс дугме на Екampле Дизајни вам омогућавају да одредите и генеришете синтезни и симулациони дизајн нпрample file скупове које можете користити да потврдите свој ЕМИФ ИП. Можете генерисати дизајн прampфајл који одговара Интеловом ФПГА развојном комплету или за било који ЕМИФ ИП који генеришете. Можете користити дизајн прampда вам помогнемо у процени, или као полазну тачку за ваш сопствени систем.
Генерал Десигн Екampле Воркфловс
Креирање ЕМИФ пројекта
За верзију софтвера Интел Куартус Приме 17.1 и новију, морате креирати Интел Куартус Приме пројекат пре генерисања ЕМИФ ИП и дизајна нпр.ampле.
- Покрените софтвер Интел Куартус Приме и изаберите File ➤ Чаробњак за нови пројекат. Кликните на Нект. Десигн Екampле Водич за брзи почетак за интерфејсе екстерне меморије Интел Агилек™ ФПГА ИП
- Одредите директоријум ( ), назив за пројекат Интел Куартус Приме ( ), и назив ентитета дизајна највишег нивоа ( ) које желите да креирате. Кликните на Нект.
- Проверите да ли је изабран Емпти Пројецт. Кликните на Нект два пута.
- У оквиру Породица изаберите Интел Агилек.
- У оквиру Филтер имена откуцајте број дела уређаја.
- У оквиру Доступни уређаји изаберите одговарајући уређај.
- Кликните на Заврши.
Генерисање и конфигурисање ЕМИФ ИП-а
Следећи кораци илуструју како да генеришете и конфигуришете ЕМИФ ИП. Ово упутство креира ДДР4 интерфејс, али кораци су слични за друге протоколе. (Ови кораци прате ток ИП каталога (самостални); ако уместо тога одлучите да користите ток Платформ Десигнер (система), кораци су слични.)
- У прозору ИП Цаталог изаберите Ектернал Мемори Интерфацес Интел Агилек ФПГА ИП. (Ако прозор ИП каталога није видљив, изаберите View ➤ ИП каталог.)
- У уређивачу ИП параметара наведите име ентитета за ЕМИФ ИП (име које наведете овде постаје file име за ИП) и наведите директоријум. Кликните на Креирај.
- Уређивач параметара има више картица на којима морате да конфигуришете параметре да одражавају вашу ЕМИФ имплементацију.
Смернице за уређивач параметара Интел Агилек ЕМИФ
Ова тема пружа упутства високог нивоа за параметрирање картица у уређивачу параметара Интел Агилек ЕМИФ ИП.
Табела 1. Смернице за уређивач параметара ЕМИФ
| Картица за уређивање параметара | Смернице |
| генерал | Уверите се да су следећи параметри исправно унети:
• Оцена брзине за уређај. • Фреквенција меморијског сата. • Фреквенција ПЛЛ референтног такта. |
| Меморија | • Погледајте листу са подацима за ваш меморијски уређај да бисте унели параметре на Меморија таб.
• Такође би требало да унесете одређену локацију за пин АЛЕРТ#. (Односи се само на ДДР4 меморијски протокол.) |
| Мем И/О | • За почетна истраживања пројекта, можете користити подразумевана подешавања на
Мем И/О таб. • За напредну валидацију дизајна, требало би да извршите симулацију плоче да бисте добили оптималне поставке завршетка. |
| ФПГА И/О | • За почетна истраживања пројекта, можете користити подразумевана подешавања на
ФПГА И/О таб. • За напредну валидацију дизајна, требало би да извршите симулацију плоче са повезаним ИБИС моделима да бисте изабрали одговарајуће И/О стандарде. |
| Мем Тиминг | • За почетна истраживања пројекта, можете користити подразумевана подешавања на
Мем Тиминг таб. • За напредну валидацију дизајна, требало би да унесете параметре у складу са подацима вашег меморијског уређаја. |
| Контролор | Подесите параметре контролера у складу са жељеном конфигурацијом и понашањем вашег меморијског контролера. |
| Дијагностика | Можете користити параметре на Дијагностика картицу за помоћ у тестирању и отклањању грешака у меморијском интерфејсу. |
| Exampле Десигнс | Тхе Exampле Десигнс картица вам омогућава да генеришете дизајн нпрampлес за синтезу и за симулацију. Генерисани дизајн прampле је комплетан ЕМИФ систем који се састоји од ЕМИФ ИП-а и драјвера који генерише насумични саобраћај за валидацију меморијског интерфејса. |
За детаљне информације о појединачним параметрима, погледајте одговарајуће поглавље за ваш меморијски протокол у корисничком водичу Интел Агилек ФПГА ИП интерфејса екстерне меморије.
Генерисање Синтхесизабле ЕМИФ Десигн Екample
За Интел Агилек развојни комплет, довољно је оставити већину Интел Агилек ЕМИФ ИП подешавања на подразумеваним вредностима. Да бисте генерисали дизајн који се може синтетизовати, нпрampле, следите ове кораке:
- На Екampна картици Дизајни, проверите да ли је поље Синтеза означено.
- Ако имплементирате један интерфејс нпрampле десигн, конфигуришите ЕМИФ ИП и кликните File➤ Сачувај да бисте сачували тренутну поставку у варијанти ИП адресе корисника file ( .ип).
- Ако имплементирате екampле дизајн са више интерфејса, наведите број ИП-ова на жељени број интерфејса. Можете видети укупан број ЕМИФ ИД-а као и изабрани број ИП-ова. Пратите ове кораке да бисте конфигурисали сваки интерфејс:
- Изаберите Цал-ИП да бисте одредили везу интерфејса са ИП-ом за калибрацију.
- Конфигуришите ЕМИФ ИП у складу са тим у свим картицама за уређивање параметара.
- Вратите се на Екampле Дизајн и кликните на Цаптуре на жељени ЕМИФ ИД.
- Поновите корак од а до ц за све ЕМИФ ИД.
- Можете да кликнете на дугме Обриши да бисте уклонили снимљене параметре и поновите кораке од а до ц да бисте променили ЕМИФ ИП.
- Кликните File➤ Сачувај да бисте сачували тренутну поставку у варијанти ИП адресе корисника file ( .ип).
- Ако имплементирате један интерфејс нпрampле десигн, конфигуришите ЕМИФ ИП и кликните File➤ Сачувај да бисте сачували тренутну поставку у варијанти ИП адресе корисника file ( .ип).
- Кликните на Генериши прampле Дизајн у горњем десном углу прозора.
- Одредите директоријум за ЕМИФ дизајн нпрampле и кликните на ОК. Успешна генерација ЕМИФ дизајна екampле ствара следеће fileпостављен у кии директоријум.
- Кликните File ➤ Изађи да изађете из прозора ИП Параметер Едитор Про. Систем пита, Недавне промене нису генерисане. Генерисати сада? Кликните на Не да бисте наставили са следећим током.
- Да бисте отворили екampле дизајн, кликните File ➤ Отворите пројекат и идите на /ampле_наме>/кии/ед_синтх.кпф и кликните на Отвори.
Напомена: За информације о компајлирању и програмирању дизајна нпрampле, односи се на
Компајлирање и програмирање Интел Агилек ЕМИФ Десигн Екampле.
Слика 4. Генерисани синтетизирајући дизајн прample File Структура
За информације о конструисању система са два или више спољних меморијских интерфејса, погледајте Креирање дизајна прampле са вишеструким ЕМИФ интерфејсима, у корисничком водичу Интел Агилек ФПГА ИП интерфејса екстерне меморије. За информације о отклањању грешака на више интерфејса, погледајте Омогућавање комплета алата ЕМИФ у постојећем дизајну, у корисничком водичу Интел Агилек ФПГА ИП интерфејса екстерне меморије.
Напомена: Ако не изаберете поље за потврду Симулација или Синтеза, одредишни директоријум садржи само дизајн Платформ Десигнер-а fileс, које софтвер Интел Куартус Приме не може компајлирати директно, али које можете view или уредите у Дизајнеру платформе. У овој ситуацији можете покренути следеће команде за генерисање синтезе и симулације file сетови.
- Да бисте креирали пројекат који се може компајлирати, морате покренути куартус_сх -т маке_кии_десигн.тцлсцрипт у одредишном директоријуму.
- Да бисте креирали пројекат симулације, морате покренути скрипту куартус_сх -т маке_сим_десигн.тцл у одредишном директоријуму.
Напомена: Ако сте креирали дизајн прampле а затим извршите измене у уређивачу параметара, морате регенерисати дизајн прampда видите примењене ваше промене. Новогенерисани дизајн прampле не замењује постојећи дизајн нпрample files.
Генерисање ЕМИФ Десигн Екampле за симулацију
За Интел Агилек развојни комплет, довољно је оставити већину Интел Агилек ЕМИФ ИП подешавања на подразумеваним вредностима. За генерисање дизајна нпрampза симулацију, следите ове кораке:
- На Екampна картици Дизајни, проверите да ли је поље Симулација означено. Такође изаберите потребан Симулатион ХДЛ формат, било Верилог или ВХДЛ.
- Конфигуришите ЕМИФ ИП и кликните File ➤ Сачувај да бисте сачували тренутну поставку у варијанти ИП адресе корисника file ( .ип).
- Кликните на Генериши прampле Дизајн у горњем десном углу прозора.
- Одредите директоријум за ЕМИФ дизајн нпрampле и кликните на ОК. Успешна генерација ЕМИФ дизајна екampле ствара вишеструко file сетови за различите подржане симулаторе, у директоријуму сим/ед_сим.
- Кликните File ➤ Изађи да изађете из прозора ИП Параметер Едитор Про. Систем пита, Недавне промене нису генерисане. Генерисати сада? Кликните на Не да бисте наставили са следећим током.
Генератед Симулатион Десигн Екample File Структура
Напомена: Интерфејси екстерне меморије Интел Агилек ФПГА ИП тренутно подржавају само ВЦС, МоделСим/КуестаСим и Ксцелиум симулаторе. Додатна подршка за симулаторе је планирана у будућим издањима.
Напомена: Ако не изаберете поље за потврду Симулација или Синтеза, одредишни директоријум садржи само дизајн Платформ Десигнер-а fileс, које софтвер Интел Куартус Приме не може компајлирати директно, али које можете view или уредите у Дизајнеру платформе. У овој ситуацији можете покренути следеће команде за генерисање синтезе и симулације file сетови.
- Да бисте креирали пројекат који се може компајлирати, морате покренути скрипту куартус_сх -т маке_кии_десигн.тцл у одредишном директоријуму.
- Да бисте креирали пројекат симулације, морате покренути скрипту куартус_сх -т маке_сим_десигн.тцл у одредишном директоријуму.
Напомена: Ако сте креирали дизајн прampле а затим извршите измене у уређивачу параметара, морате регенерисати дизајн прampда видите примењене ваше промене. Новогенерисани дизајн прampле не замењује постојећи дизајн нпрample files.
Симулација у односу на имплементацију хардвера
За симулацију интерфејса екстерне меморије, можете изабрати или прескочити калибрацију или потпуну калибрацију на картици Дијагностика током генерисања ИП-а.
ЕМИФ симулациони модели
Ова табела упоређује карактеристике модела калибрације са прескакањем и модела пуне калибрације.
Табела 2. ЕМИФ симулациони модели: прескакање калибрације у односу на пуну калибрацију
| Прескочи калибрацију | Пуна калибрација |
| Симулација на нивоу система са фокусом на корисничку логику. | Симулација меморијског интерфејса са фокусом на калибрацију. |
| Детаљи калибрације се не бележе. | Снима све сtagе калибрације. |
| Има способност складиштења и преузимања података. | Укључује нивелисање, исправљање по биту итд. |
| Представља тачну ефикасност. | |
| Не узима у обзир искривљење плоче. | |
РТЛ симулација наспрам имплементације хардвера
Ова табела наглашава кључне разлике између ЕМИФ симулације и имплементације хардвера.
Табела 3. ЕМИФ РТЛ симулација у односу на имплементацију хардвера
| РТЛ Симулатион | Имплементација хардвера |
| Ниос® код за иницијализацију и калибрацију се извршавају паралелно. | Ниос иницијализација и калибрациони код се извршавају узастопно. |
| Интерфејси потврђују цал_доне сигнал истовремено у симулацији. | Операције монтера одређују редослед калибрације, а интерфејси не потврђују цал_доне истовремено. |
Требало би да покренете РТЛ симулације засноване на обрасцима саобраћаја за апликацију вашег дизајна. Имајте на уму да РТЛ симулација не моделира кашњења у траговима ПЦБ-а што може узроковати неслагање у кашњењу између РТЛ симулације и имплементације хардвера.
Симулација ИП интерфејса спољне меморије са МоделСим-ом
Ова процедура показује како се симулира ЕМИФ дизајн нпрampле.
- Покрените софтвер Ментор Грапхицс* МоделСим и изаберите File ➤ Промени директоријум. Идите до директоријума сим/ед_сим/ментор у оквиру генерисаног дизајна нпрampле фолдер.
- Проверите да ли је прозор Транскрипт приказан на дну екрана. Ако прозор Транскрипт није видљив, прикажите га кликом View ➤ Транскрипт.
- У прозору Транскрипт покрените изворни мсим_сетуп.тцл.
- Након што изворни мсим_сетуп.тцл заврши са радом, покрените лд_дебуг у прозору Транскрипт.
- Након што лд_дебуг заврши са радом, проверите да ли је приказан прозор Објецтс. Ако прозор Објецтс није видљив, прикажите га кликом View ➤ Објекти.
- У прозору Објецтс изаберите сигнале које желите да симулирате тако што ћете кликнути десним тастером миша и изабрати Адд Ваве.
- Након што завршите са избором сигнала за симулацију, извршите рун -алл у прозору Транскрипт. Симулација траје док се не заврши.
- Ако симулација није видљива, кликните View ➤ Ваве.
Постављање пинова за Интел Агилек ЕМИФ ИП
Ова тема пружа смернице за постављање пинова.
Готовоview
Интел Агилек ФПГА имају следећу структуру:
- Сваки уређај садржи до 8 И/О банака.
- Свака И/О банка садржи 2 под-И/О банке.
- Свака под-И/О банка садржи 4 траке.
- Свака трака садржи 12 И/О (ГПИО) пинова опште намене.
Опште смернице за пин
Следе опште смернице за пин.
Напомена: За детаљније информације о пиновима, погледајте одељак Интел Агилек ФПГА ЕМИФ ИП Пин и планирање ресурса у поглављу специфичном за протокол за ваш протокол екстерне меморије, у корисничком водичу Интел Агилек ФПГА ИП за интерфејсе екстерне меморије.
- Уверите се да се пинови за дати интерфејс екстерне меморије налазе у истом И/О реду.
- Интерфејси који обухватају више банака морају испуњавати следеће захтеве:
- Банке морају бити једна уз другу. За информације о суседним банкама, погледајте тему ЕМИФ Архитектура: И/О банка у корисничком водичу за интерфејсе екстерне меморије Интел Агилек ФПГА ИП.
- Све адресе и команде и придружени пинови морају се налазити унутар једне подбанке.
- Пинови за адресу и команде и податке могу да деле подбанку под следећим условима:
- Пинови адресе и команди и података не могу да деле И/О траку.
- Само неискоришћена И/О трака у адреси и командној банци може да садржи пинове података.
Табела 4. Општа ограничења пинова
| Тип сигнала | Ограничење |
| Дата Стробе | Сви сигнали који припадају ДК групи морају бити у истој И/О траци. |
| Подаци | Повезани ДК пинови морају бити у истој И/О траци. За протоколе који не подржавају двосмерне линије података, сигнале за читање треба груписати одвојено од сигнала за писање. |
| Адреса и команда | Адресни и командни пинови морају се налазити на унапред дефинисаним локацијама унутар И/О подбанке. |
Напомена: За детаљније информације о пиновима, погледајте одељак Интел Агилек ФПГА ЕМИФ ИП Пин и планирање ресурса у поглављу специфичном за протокол за ваш протокол екстерне меморије, у корисничком водичу Интел Агилек ФПГА ИП за интерфејсе екстерне меморије.
- Уверите се да се пинови за дати интерфејс екстерне меморије налазе у истом И/О реду.
- Интерфејси који обухватају више банака морају испуњавати следеће захтеве:
- Банке морају бити једна уз другу. За информације о суседним банкама, погледајте тему ЕМИФ Архитектура: И/О банка у корисничком водичу за интерфејсе екстерне меморије Интел Агилек ФПГА ИП.
- Све адресе и команде и придружени пинови морају се налазити унутар једне подбанке.
- Пинови за адресу и команде и податке могу да деле подбанку под следећим условима:
- Пинови адресе и команди и података не могу да деле И/О траку.
- Само неискоришћена И/О трака у адреси и командној банци може да садржи пинове података.
Генерисање дизајна прampле са опцијом ТГ конфигурације
Генерисани ЕМИФ дизајн прampле укључује блок генератора саобраћаја (ТГ). Подразумевано, дизајн прampле користи једноставан ТГ блок (алтера_тг_авл) који се може ресетовати само да би се поново покренуо чврсто кодирани образац саобраћаја. Ако је потребно, можете изабрати да омогућите конфигурабилни генератор саобраћаја (ТГ2). У конфигурабилном генератору саобраћаја (ТГ2) (алтера_тг_авл_2), можете да конфигуришете образац саобраћаја у реалном времену преко контролних регистара — што значи да не морате поново да компајлирате дизајн да бисте променили или поново покренули образац саобраћаја. Овај генератор саобраћаја пружа фину контролу над типом саобраћаја који шаље на ЕМИФ контролном интерфејсу. Поред тога, обезбеђује статусне регистре који садрже детаљне информације о грешкама.
Омогућавање генератора саобраћаја у дизајну прample
Можете омогућити конфигурабилни генератор саобраћаја са картице Дијагностика у уређивачу параметара ЕМИФ. Да бисте омогућили конфигурабилни генератор саобраћаја, укључите Користи конфигурабилни генератор саобраћаја Авалон 2.0 на картици Дијагностика.
Слика 6.
- Можете изабрати да онемогућите подразумевани образац саобраћаја сtagе или кориснички конфигурисани саобраћај сtagе, али морате имати најмање један сtagе омогућено. За информације о овим сtagес, погледајте Подразумевани образац саобраћаја и образац саобраћаја који је конфигурисао корисник у корисничком водичу Интел Агилек ФПГА ИП интерфејса екстерне меморије.
- Параметар трајања ТГ2 теста се примењује само на подразумевани образац саобраћаја. Можете одабрати кратко, средње или бесконачно трајање теста.
- можете изабрати било коју од две вредности за параметар ТГ2 Цонфигуратион Интерфаце Моде:
- JTAG: Омогућава коришћење ГУИ у системској конзоли. За више информација, погледајте Интерфејс за конфигурацију генератора саобраћаја у Интерфејси екстерне меморије Интел Агилек ФПГА ИП Упутство за кориснике.
- Извоз: Омогућава коришћење прилагођене РТЛ логике за контролу обрасца саобраћаја.
Коришћењем Десигн Екampле са ЕМИФ комплетом алата за отклањање грешака
Пре него што покренете ЕМИФ Дебуг Тоолкит, уверите се да сте конфигурисали свој уређај помоћу програмирања file који има омогућен ЕМИФ Дебуг Тоолкит. Да бисте покренули ЕМИФ комплет алата за отклањање грешака, следите ове кораке:
- У софтверу Интел Куартус Приме, отворите системску конзолу тако што ћете изабрати Тоолс ➤ Систем Дебуггинг Тоолс ➤ Систем Цонсоле.
- [Прескочите овај корак ако је ваш пројекат већ отворен у софтверу Интел Куартус Приме.] У системској конзоли учитајте СРАМ објекат file (.соф) са којим сте програмирали плочу (као што је описано у Предуслови за коришћење ЕМИФ комплета алата за отклањање грешака, у корисничком водичу Интел Агилек ФПГА ИП интерфејса екстерне меморије).
- Изаберите инстанце за отклањање грешака.
- Изаберите комплет алата за отклањање грешака за ЕМИФ калибрацију за отклањање грешака ЕМИФ калибрације, као што је описано у Генерисање примера дизајнаampле са опцијом за отклањање грешака калибрације. Алтернативно, изаберите ЕМИФ ТГ Цонфигуратион Тоолкит за отклањање грешака генератора саобраћаја, као што је описано у Генерисање дизајна Екampле са опцијом ТГ конфигурације.
- Кликните на Опен Тоолкит да отворите главни view ЕМИФ комплета алата за отклањање грешака.
- Ако у програмираном дизајну постоји више ЕМИФ инстанци, изаберите колону (пут до ЈTAG мастер) и ИД меморијског интерфејса ЕМИФ инстанце за коју треба активирати комплет алата.
- Кликните на Активирај интерфејс да бисте омогућили комплету алата да прочита параметре интерфејса и статус калибрације.
- Морате отклањати грешке један по један интерфејс; стога, да бисте се повезали са другим интерфејсом у дизајну, прво морате деактивирати тренутни интерфејс.
Следеће су прampлесови извештаја из ЕМИФ комплета алата за отклањање грешака за калибрацију и комплета алата за конфигурацију ЕМИФ ТГ:, респективно.
Напомена: За детаље о отклањању грешака калибрацијом, погледајте Отклањање грешака помоћу комплета алата за отклањање грешака интерфејса спољне меморије, у корисничком водичу Интел Агилек ФПГА ИП интерфејса спољне меморије.
Напомена: За детаље о отклањању грешака генератора саобраћаја, погледајте Кориснички интерфејс за конфигурацију генератора саобраћаја, у корисничком водичу Интел Агилек ФПГА ИП интерфејса екстерне меморије.
Десигн Екampле Опис за спољне меморијске интерфејсе Интел Агилек ФПГА ИП
Када параметаришете и генеришете свој ЕМИФ ИП, можете одредити да систем креира директоријуме за симулацију и синтезу file скупова и генеришу file поставља аутоматски. Ако изаберете Симулација или Синтеза под Екampле Десигн Fileс на Екampна картици Дизајни, систем креира комплетну симулацију file скуп или потпуна синтеза file поставите, у складу са вашим избором.
Синтхесис Десигн Екample
Дизајн синтезе прampле садржи главне блокове приказане на слици испод.
- Генератор саобраћаја, који је Авалон®-ММ екampле драјвер који имплементира псеудо-случајни образац читања и писања на параметризовани број адреса. Генератор саобраћаја такође надгледа податке прочитане из меморије како би се уверио да се поклапају са уписаним подацима и у супротном потврђује грешку.
- Пример меморијског интерфејса, који укључује:
- Меморијски контролер који модерира између Авалон-ММ интерфејса и АФИ интерфејса.
- ПХИ, који служи као интерфејс између меморијског контролера и екстерних меморијских уређаја за обављање операција читања и писања.
Слика 7. Синтхесис Десигн Екample
Напомена: Ако је један или више параметара ПЛЛ Схаринг Моде, ДЛЛ Схаринг Моде или ОЦТ Схаринг Моде подешени на било коју вредност осим Без дељења, дизајн синтезе нпр.ampле ће садржати две инстанце генератора саобраћаја/меморијског интерфејса. Две инстанце генератора саобраћаја/меморијског интерфејса су повезане само заједничким ПЛЛ/ДЛЛ/ОЦТ везама како је дефинисано поставкама параметара. Инстанце генератора саобраћаја/меморијског интерфејса показују како можете направити такве везе у сопственим дизајнима.
Симулатион Десигн Екample
Дизајн симулације прampле садржи главне блокове приказане на следећој слици.
- Пример дизајна синтезе нпрampле. Као што је описано у претходном одељку, дизајн синтезе нпрampле садржи генератор саобраћаја, компоненту за калибрацију и инстанцу меморијског интерфејса. Ови блокови подразумевано користе апстрактне симулационе моделе где је прикладно за брзу симулацију.
- Меморијски модел, који делује као генерички модел који се придржава спецификација меморијског протокола. Продавци меморије често обезбеђују симулационе моделе за своје специфичне меморијске компоненте које можете преузети са њих webсајтовима.
- Провера статуса, која надгледа статусне сигнале са ИП интерфејса екстерне меморије и генератора саобраћаја, да би сигнализирао стање укупног пролаза или неуспеха.
Слика 10. Дизајн симулације прample
Exampле Десигнс Интерфаце Таб
Уређивач параметара укључује Екampле Дизајни картица која вам омогућава да параметризујете и генеришете свој дизајн нпрampлес.
Интерфејси екстерне меморије Интел Агилек ФПГА ИП Десигн Екampле Кориснички водич Архива
ИП верзије су исте као верзије софтвера Интел Куартус Приме Десигн Суите до в19.1. Од верзије софтвера Интел Куартус Приме Десигн Суите 19.2 или новије, ИП адресе имају нову шему ИП верзија. Ако верзија ИП језгра није наведена, примењује се кориснички водич за претходну верзију ИП језгра.
Историја ревизија документа за интерфејсе екстерне меморије Интел Агилек ФПГА ИП Десигн Екampле Корисничко упутство
| Верзија документа | Интел Куартус Приме верзија | ИП верзија | Промене |
| 2021.06.21 | 21.2 | 2.4.2 | У Десигн Екampле Брзи почетак поглавље:
• Додата напомена у Компајлирање и програмирање Интел Агилек ЕМИФ Десигн Екample тема. • Изменио наслов Генерисање дизајна прampле са опцијом за отклањање грешака калибрације тема. • Додата је Генерисање дизајна прampле са опцијом ТГ конфигурације и Омогућавање генератора саобраћаја у дизајну прample теме. • Модификовани кораци 2, 3 и 4, ажурирано неколико слика и додата напомена у Коришћењем Десигн Екampле са ЕМИФ комплетом алата за отклањање грешака тема. |
| 2021.03.29 | 21.1 | 2.4.0 | У Десигн Екampле Брзи почетак поглавље:
• Додата напомена у Генерисање Синтхесизабле ЕМИФ Десигн Екample и Генерисање ЕМИФ Десигн Екampле за симулацију теме. • Ажурирано File Структурни дијаграм у Генерисање ЕМИФ Десигн Екampле за симулацију тема. |
| 2020.12.14 | 20.4 | 2.3.0 | У Десигн Екampле Брзи почетак поглавље, извршио следеће измене:
• Ажурирано Генерисање Синтхесизабле ЕМИФ Десигн Екample тема да укључи мулти-ЕМИФ дизајне. • Ажурирана слика за корак 3, у Генерисање ЕМИФ Десигн Екampле за симулацију тема. |
| 2020.10.05 | 20.3 | 2.3.0 | У Десигн Екampле Водич за брзи почетак поглавље, извршио следеће измене:
• У Креирање ЕМИФ пројекта, ажурирао је слику у кораку 6. • У Генерисање Синтхесизабле ЕМИФ Десигн Екample, ажурирали су слику у кораку 3. • У Генерисање ЕМИФ Десигн Екampле за симулацију, ажурирали су слику у кораку 3. • У Симулација у односу на имплементацију хардвера, исправљена мања грешка у куцању у другој табели. • У Коришћењем Десигн Екampле са ЕМИФ комплетом алата за отклањање грешака, измењен корак 6, додати кораци 7 и 8. |
| наставио… | |||
| Верзија документа | Интел Куартус Приме верзија | ИП верзија | Промене |
| 2020.04.13 | 20.1 | 2.1.0 | • У Абоут поглављу, изменила табелу у
Информације о издању тема. • У Десигн Екampле Водич за брзи почетак поглавље: — Модификовани корак 7 и повезана слика, у Генерисање Синтхесизабле ЕМИФ Десигн Екample тема. — Модификовано Генерисање Десигн Екampле са опцијом за отклањање грешака тема. — Модификовано Коришћењем Десигн Екampле са ЕМИФ комплетом алата за отклањање грешака тема. |
| 2019.12.16 | 19.4 | 2.0.0 | • У Десигн Екampле Брзи почетак поглавље:
— Ажурирана је илустрација у кораку 6 Креирање ЕМИФ пројекта тема. — Ажурирана је илустрација у кораку 4 Генерисање Синтхесизабле ЕМИФ Десигн Екample тема. — Ажурирана је илустрација у кораку 4 Генерисање ЕМИФ Десигн Екampле за симулацију тема. — Измењен корак 5 у Генерисање ЕМИФ Десигн Екampле за симулацију тема. — Модификовано Опште смернице за пин и Суседне банке одељци Постављање пинова за Интел Агилек ЕМИФ ИП тема. |
| 2019.10.18 | 19.3 | • У Креирање ЕМИФ пројекта тему, ажурирао слику са тачком 6.
• У Генерисање и конфигурисање ЕМИФ ИП-а тему, ажурирао слику кораком 1. • У табели у Смернице за уређивач параметара Интел Агилек ЕМИФ тему, променио је опис за одбора таб. • У Генерисање Синтхесизабле ЕМИФ Десигн Екample и Генерисање ЕМИФ Десигн Екampле за симулацију теме, ажурирали су слику у кораку 3 сваке теме. • У Генерисање ЕМИФ Десигн Екampле за симулацију тема, ажурирана Генератед Симулатион Десигн Екample File Структура слику и модификовао белешку која следи слику. • У Генерисање Синтхесизабле ЕМИФ Десигн Екample тему, додао је корак и фигуру за више интерфејса. |
|
| 2019.07.31 | 19.2 | 1.2.0 | • Додато О интерфејсима екстерне меморије Интел Агилек ФПГА ИП поглавље и информације о издању.
• Ажурирани датуми и бројеви верзија. • Мања побољшања Синтхесис Десигн Екample фигура у Синтхесис Десигн Екample тема. |
| 2019.04.02 | 19.1 | • Прво издање. |
Историја ревизија документа за интерфејсе екстерне меморије Интел Агилек ФПГА ИП Десигн Екampле Корисничко упутство
Документи / Ресурси
 |
интел УГ-20219 спољни меморијски интерфејси Интел Агилек ФПГА ИП Десигн Екample [пдф] Упутство за кориснике УГ-20219 Интерфејси екстерне меморије Интел Агилек ФПГА ИП Десигн Екampле, УГ-20219, Интерфејси екстерне меморије Интел Агилек ФПГА ИП Десигн Екampле, Интерфејси Интел Агилек ФПГА ИП Десигн Екampле, Агилек ФПГА ИП Десигн Екample |
