UG-20219 బాహ్య మెమరీ ఇంటర్‌ఫేస్‌లు ఇంటెల్ అజిలెక్స్ FPGA IP డిజైన్ ఎక్స్ample

బాహ్య మెమరీ ఇంటర్‌ఫేస్‌ల గురించి Intel® Agilexâ„¢ FPGA IP

విడుదల సమాచారం

IP సంస్కరణలు v19.1 వరకు Intel® Quartus® Prime Design Suite సాఫ్ట్‌వేర్ వెర్షన్‌ల వలెనే ఉంటాయి. ఇంటెల్ క్వార్టస్ ప్రైమ్ డిజైన్ సూట్ సాఫ్ట్‌వేర్ వెర్షన్ 19.2 లేదా తర్వాత, IP కోర్లు కొత్త IP వెర్షన్ స్కీమ్‌ను కలిగి ఉన్నాయి. IP సంస్కరణ పథకం (XYZ) సంఖ్య ఒక సాఫ్ట్‌వేర్ వెర్షన్ నుండి మరొకదానికి మారుతుంది. దీనిలో మార్పు:

• X అనేది IP యొక్క ప్రధాన పునర్విమర్శను సూచిస్తుంది. మీరు మీ ఇంటెల్ క్వార్టస్ ప్రైమ్ సాఫ్ట్‌వేర్‌ను అప్‌డేట్ చేస్తే, మీరు తప్పనిసరిగా IPని పునరుత్పత్తి చేయాలి.
• IPలో కొత్త ఫీచర్లు ఉన్నాయని Y సూచిస్తుంది. ఈ కొత్త ఫీచర్‌లను చేర్చడానికి మీ IPని రీజెనరేట్ చేయండి.
• IPలో చిన్న మార్పులు ఉన్నాయని Z సూచిస్తుంది. ఈ మార్పులను చేర్చడానికి మీ IPని మళ్లీ రూపొందించండి.
  

  అంశం	వివరణ
  IP వెర్షన్	2.4.2
  ఇంటెల్ క్వార్టస్ ప్రైమ్	21.2
  విడుదల తేదీ	2021.06.21

డిజైన్ ఎక్స్ample బాహ్య మెమరీ ఇంటర్‌ఫేస్‌ల కోసం శీఘ్ర ప్రారంభ మార్గదర్శిని Intel Agilex™ FPGA IP

స్వయంచాలక డిజైన్ మాజీampIntel Agilex™ బాహ్య మెమరీ ఇంటర్‌ఫేస్‌ల కోసం le ఫ్లో అందుబాటులో ఉంది. ది జనరేట్ ఎక్స్ampEx లో le డిజైన్స్ బటన్ample డిజైన్స్ ట్యాబ్ సంశ్లేషణ మరియు అనుకరణ రూపకల్పనను పేర్కొనడానికి మరియు రూపొందించడానికి మిమ్మల్ని అనుమతిస్తుందిample file మీ EMIF IPని ధృవీకరించడానికి మీరు ఉపయోగించగల సెట్‌లు. మీరు డిజైన్ మాజీని రూపొందించవచ్చుample ఇది Intel FPGA డెవలప్‌మెంట్ కిట్‌తో లేదా మీరు రూపొందించే ఏదైనా EMIF IPకి సరిపోలుతుంది. మీరు డిజైన్ మాజీని ఉపయోగించవచ్చుampమీ మూల్యాంకనానికి సహాయం చేయడానికి లేదా మీ స్వంత సిస్టమ్‌కు ప్రారంభ బిందువుగా.

జనరల్ డిజైన్ ఎక్స్ample వర్క్‌ఫ్లోస్

EMIF ప్రాజెక్ట్‌ను సృష్టిస్తోంది

అతను ఇంటెల్ క్వార్టస్ ప్రైమ్ సాఫ్ట్‌వేర్ వెర్షన్ 17.1 మరియు తర్వాత, మీరు EMIF IP మరియు డిజైన్ ఎక్స్‌ని రూపొందించే ముందు తప్పనిసరిగా ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రాజెక్ట్‌ను సృష్టించాలిample.

1. ఇంటెల్ క్వార్టస్ ప్రైమ్ సాఫ్ట్‌వేర్‌ను ప్రారంభించి, ఎంచుకోండి File ➤ కొత్త ప్రాజెక్ట్ విజార్డ్. తదుపరి క్లిక్ చేయండి. డిజైన్ ఎక్స్ample బాహ్య మెమరీ ఇంటర్‌ఫేస్‌ల కోసం శీఘ్ర ప్రారంభ మార్గదర్శిని Intel Agilex™ FPGA IP
2. డైరెక్టరీని పేర్కొనండి ( ), ఇంటెల్ క్వార్టస్ ప్రైమ్ ప్రాజెక్ట్ పేరు ( ), మరియు ఒక ఉన్నత-స్థాయి డిజైన్ ఎంటిటీ పేరు ( ) మీరు సృష్టించాలనుకుంటున్నారు. తదుపరి క్లిక్ చేయండి.
3. ఖాళీ ప్రాజెక్ట్ ఎంచుకోబడిందని ధృవీకరించండి. రెండు సార్లు తదుపరి క్లిక్ చేయండి.
4. ఫ్యామిలీ కింద, Intel Agilexని ఎంచుకోండి.
5. పేరు ఫిల్టర్ కింద, పరికరం పార్ట్ నంబర్‌ను టైప్ చేయండి.
6. అందుబాటులో ఉన్న పరికరాల క్రింద, తగిన పరికరాన్ని ఎంచుకోండి.
7. ముగించు క్లిక్ చేయండి.

EMIF IPని రూపొందించడం మరియు కాన్ఫిగర్ చేయడం

EMIF IPని ఎలా రూపొందించాలో మరియు కాన్ఫిగర్ చేయాలో క్రింది దశలు వివరిస్తాయి. ఈ వాక్‌త్రూ DDR4 ఇంటర్‌ఫేస్‌ను సృష్టిస్తుంది, అయితే ఇతర ప్రోటోకాల్‌ల కోసం దశలు సమానంగా ఉంటాయి. (ఈ దశలు IP కేటలాగ్ (స్వతంత్ర) ప్రవాహాన్ని అనుసరిస్తాయి; బదులుగా మీరు ప్లాట్‌ఫారమ్ డిజైనర్ (సిస్టమ్) ప్రవాహాన్ని ఉపయోగించాలని ఎంచుకుంటే, దశలు సమానంగా ఉంటాయి.)

1. IP కేటలాగ్ విండోలో, బాహ్య మెమరీ ఇంటర్‌ఫేస్‌లు Intel Agilex FPGA IPని ఎంచుకోండి. (IP కేటలాగ్ విండో కనిపించకపోతే, ఎంచుకోండి View ➤ IP కేటలాగ్.)
2. IP పారామీటర్ ఎడిటర్‌లో, EMIF IP కోసం ఎంటిటీ పేరును అందించండి (మీరు ఇక్కడ అందించే పేరు file IP కోసం పేరు) మరియు డైరెక్టరీని పేర్కొనండి. సృష్టించు క్లిక్ చేయండి.
3. పారామీటర్ ఎడిటర్‌లో బహుళ ట్యాబ్‌లు ఉన్నాయి, ఇక్కడ మీరు మీ EMIF అమలును ప్రతిబింబించేలా పారామితులను కాన్ఫిగర్ చేయాలి.

Intel Agilex EMIF పారామీటర్ ఎడిటర్ మార్గదర్శకాలు
ఈ అంశం Intel Agilex EMIF IP పారామీటర్ ఎడిటర్‌లోని ట్యాబ్‌లను పారామితి చేయడం కోసం ఉన్నత-స్థాయి మార్గదర్శకత్వాన్ని అందిస్తుంది.

పట్టిక 1. EMIF పారామీటర్ ఎడిటర్ మార్గదర్శకాలు

పారామీటర్ ఎడిటర్ ట్యాబ్	మార్గదర్శకాలు
జనరల్	కింది పారామితులు సరిగ్గా నమోదు చేయబడిందని నిర్ధారించుకోండి: • పరికరం కోసం స్పీడ్ గ్రేడ్. • మెమరీ క్లాక్ ఫ్రీక్వెన్సీ. • PLL రిఫరెన్స్ క్లాక్ ఫ్రీక్వెన్సీ.
జ్ఞాపకశక్తి	• పారామితులను నమోదు చేయడానికి మీ మెమరీ పరికరం కోసం డేటా షీట్‌ను చూడండి జ్ఞాపకశక్తి ట్యాబ్. • మీరు ALERT# పిన్ కోసం నిర్దిష్ట స్థానాన్ని కూడా నమోదు చేయాలి. (DDR4 మెమరీ ప్రోటోకాల్‌కు మాత్రమే వర్తిస్తుంది.)
మెమ్ I/O	• ప్రారంభ ప్రాజెక్ట్ పరిశోధనల కోసం, మీరు డిఫాల్ట్ సెట్టింగ్‌లను ఉపయోగించవచ్చు మెమ్ I/O ట్యాబ్. • అధునాతన డిజైన్ ధ్రువీకరణ కోసం, మీరు సరైన ముగింపు సెట్టింగ్‌లను పొందేందుకు బోర్డు అనుకరణను నిర్వహించాలి.
FPGA I/O	• ప్రారంభ ప్రాజెక్ట్ పరిశోధనల కోసం, మీరు డిఫాల్ట్ సెట్టింగ్‌లను ఉపయోగించవచ్చు FPGA I/O ట్యాబ్. • అధునాతన డిజైన్ ధ్రువీకరణ కోసం, మీరు తగిన I/O ప్రమాణాలను ఎంచుకోవడానికి అనుబంధిత IBIS మోడల్‌లతో బోర్డు అనుకరణను నిర్వహించాలి.
మేమ్ టైమింగ్	• ప్రారంభ ప్రాజెక్ట్ పరిశోధనల కోసం, మీరు డిఫాల్ట్ సెట్టింగ్‌లను ఉపయోగించవచ్చు మేమ్ టైమింగ్ ట్యాబ్. • అధునాతన డిజైన్ ధ్రువీకరణ కోసం, మీరు మీ మెమరీ పరికరం యొక్క డేటా షీట్ ప్రకారం పారామితులను నమోదు చేయాలి.
కంట్రోలర్	మీ మెమరీ కంట్రోలర్ కోసం కావలసిన కాన్ఫిగరేషన్ మరియు ప్రవర్తన ప్రకారం కంట్రోలర్ పారామితులను సెట్ చేయండి.
డయాగ్నోస్టిక్స్	మీరు పారామితులను ఉపయోగించవచ్చు డయాగ్నోస్టిక్స్ మీ మెమరీ ఇంటర్‌ఫేస్‌ని పరీక్షించడంలో మరియు డీబగ్గింగ్ చేయడంలో సహాయపడే ట్యాబ్.
Exampలే డిజైన్స్	ది Exampలే డిజైన్స్ టాబ్ మీరు డిజైన్ ex రూపొందించడానికి అనుమతిస్తుందిampసంశ్లేషణ మరియు అనుకరణ కోసం les. రూపొందించిన డిజైన్ మాజీample అనేది EMIF IP మరియు మెమరీ ఇంటర్‌ఫేస్‌ను ధృవీకరించడానికి యాదృచ్ఛిక ట్రాఫిక్‌ను రూపొందించే డ్రైవర్‌తో కూడిన పూర్తి EMIF సిస్టమ్.

వ్యక్తిగత పారామితులపై వివరణాత్మక సమాచారం కోసం, బాహ్య మెమరీ ఇంటర్‌ఫేస్‌లు Intel Agilex FPGA IP యూజర్ గైడ్‌లో మీ మెమరీ ప్రోటోకాల్ కోసం తగిన అధ్యాయాన్ని చూడండి.

సింథసైజ్ చేయదగిన EMIF డిజైన్‌ను రూపొందించడం Example

Intel Agilex డెవలప్‌మెంట్ కిట్ కోసం, చాలా వరకు Intel Agilex EMIF IP సెట్టింగ్‌లను వాటి డిఫాల్ట్ విలువల్లో ఉంచడం సరిపోతుంది. సంశ్లేషణ చేయదగిన డిజైన్‌ను రూపొందించడానికి మాజీample, ఈ దశలను అనుసరించండి:

1. మాజీలోample డిజైన్స్ ట్యాబ్, సింథసిస్ బాక్స్ తనిఖీ చేయబడిందని నిర్ధారించుకోండి.
   • మీరు సింగిల్ ఇంటర్‌ఫేస్‌ని అమలు చేస్తున్నట్లయితే, మాజీample డిజైన్, EMIF IPని కాన్ఫిగర్ చేసి క్లిక్ చేయండి File➤ ప్రస్తుత సెట్టింగ్‌ను వినియోగదారు IP వేరియేషన్‌లో సేవ్ చేయడానికి సేవ్ చేయండి file ( .ip).
     • మీరు మాజీని అమలు చేస్తున్నట్లయితేample బహుళ ఇంటర్‌ఫేస్‌లతో డిజైన్, కావలసిన ఇంటర్‌ఫేస్‌ల సంఖ్యకు IPల సంఖ్యను పేర్కొనండి. మీరు ఎంచుకున్న IPల సంఖ్య వలె మొత్తం EMIF ID సంఖ్యను చూడవచ్చు. ప్రతి ఇంటర్‌ఫేస్‌ను కాన్ఫిగర్ చేయడానికి ఈ దశలను అనుసరించండి:
   •  కాలిబ్రేషన్ IPకి ఇంటర్‌ఫేస్ కనెక్షన్‌ని పేర్కొనడానికి Cal-IPని ఎంచుకోండి.
   • అన్ని పారామీటర్ ఎడిటర్ ట్యాబ్‌లో తదనుగుణంగా EMIF IPని కాన్ఫిగర్ చేయండి.
   • Exకి తిరిగి వెళ్ళుample డిజైన్ ట్యాబ్ మరియు కావలసిన EMIF ID పై క్యాప్చర్ క్లిక్ చేయండి.
   • అన్ని EMIF ID కోసం దశ a నుండి c వరకు పునరావృతం చేయండి.
   • మీరు క్యాప్చర్ చేసిన పారామితులను తీసివేయడానికి క్లియర్ బటన్‌ను క్లిక్ చేసి, EMIF IPకి మార్పులు చేయడానికి a నుండి c వరకు దశను పునరావృతం చేయవచ్చు.
   • క్లిక్ చేయండి File➤ ప్రస్తుత సెట్టింగ్‌ను వినియోగదారు IP వేరియేషన్‌లో సేవ్ చేయడానికి సేవ్ చేయండి file ( .ip).
2. Ex Generate క్లిక్ చేయండిample విండో ఎగువ-కుడి మూలలో డిజైన్.
3. EMIF డిజైన్ కోసం డైరెక్టరీని పేర్కొనండి example మరియు సరి క్లిక్ చేయండి. EMIF డిజైన్ యొక్క విజయవంతమైన తరం మాజీample కింది వాటిని సృష్టిస్తుంది fileqii డైరెక్టరీ క్రింద సెట్ చేయబడింది.
4. క్లిక్ చేయండి File ➤ IP పారామీటర్ ఎడిటర్ ప్రో విండో నుండి నిష్క్రమించడానికి నిష్క్రమించండి. సిస్టమ్ ప్రాంప్ట్ చేస్తుంది, ఇటీవలి మార్పులు రూపొందించబడలేదు. ఇప్పుడు రూపొందించాలా? తదుపరి ఫ్లోతో కొనసాగించడానికి కాదు క్లిక్ చేయండి.
5. మాజీని తెరవడానికిample డిజైన్, క్లిక్ చేయండి File ➤ ప్రాజెక్ట్‌ని తెరిచి, దీనికి నావిగేట్ చేయండి /ample_name>/qii/ed_synth.qpf మరియు ఓపెన్ క్లిక్ చేయండి.
   గమనిక: కంపైలింగ్ మరియు ప్రోగ్రామింగ్ గురించి సమాచారం కోసం డిజైన్ మాజీample, సూచించండి
   ఇంటెల్ అజిలెక్స్ EMIF డిజైన్ ఎక్స్‌ని కంపైల్ చేయడం మరియు ప్రోగ్రామింగ్ చేయడంample.

మూర్తి 4. రూపొందించబడిన సింథసైజబుల్ డిజైన్ Example File నిర్మాణం

రెండు లేదా అంతకంటే ఎక్కువ బాహ్య మెమరీ ఇంటర్‌ఫేస్‌లతో సిస్టమ్‌ను నిర్మించడం గురించిన సమాచారం కోసం, డిజైన్ ఎక్స్‌ని సృష్టించడం చూడండిample బహుళ EMIF ఇంటర్‌ఫేస్‌లతో, బాహ్య మెమరీ ఇంటర్‌ఫేస్‌లలో Intel Agilex FPGA IP యూజర్ గైడ్. బహుళ ఇంటర్‌ఫేస్‌లను డీబగ్గింగ్ చేయడంపై సమాచారం కోసం, ఎక్స్‌టర్నల్ మెమరీ ఇంటర్‌ఫేస్‌లలో ఇంటెల్ అజిలెక్స్ FPGA IP యూజర్ గైడ్‌లో ఉన్న డిజైన్‌లో EMIF టూల్‌కిట్‌ను ప్రారంభించడం చూడండి.

గమనిక: మీరు సిమ్యులేషన్ లేదా సింథసిస్ చెక్‌బాక్స్‌ని ఎంచుకోకుంటే, డెస్టినేషన్ డైరెక్టరీ ప్లాట్‌ఫారమ్ డిజైనర్ డిజైన్‌ను మాత్రమే కలిగి ఉంటుంది files, ఇవి Intel Quartus Prime సాఫ్ట్‌వేర్ ద్వారా నేరుగా సంకలనం చేయబడవు, కానీ మీరు చేయగలరు view లేదా ప్లాట్‌ఫారమ్ డిజైనర్‌లో సవరించండి. ఈ పరిస్థితిలో మీరు సంశ్లేషణ మరియు అనుకరణను రూపొందించడానికి క్రింది ఆదేశాలను అమలు చేయవచ్చు file సెట్లు.

• కంపైల్ చేయదగిన ప్రాజెక్ట్‌ను సృష్టించడానికి, మీరు తప్పనిసరిగా గమ్యస్థాన డైరెక్టరీలో quartus_sh -t make_qii_design.tclscriptని అమలు చేయాలి.
• అనుకరణ ప్రాజెక్ట్‌ను రూపొందించడానికి, మీరు తప్పనిసరిగా గమ్యస్థాన డైరెక్టరీలో quartus_sh -t make_sim_design.tcl స్క్రిప్ట్‌ని అమలు చేయాలి.

గమనిక: మీరు మాజీ డిజైన్‌ని రూపొందించినట్లయితేample ఆపై పారామీటర్ ఎడిటర్‌లో దానికి మార్పులు చేయండి, మీరు డిజైన్ ఎక్స్‌ని రీజెనరేట్ చేయాలిampమీ మార్పులు అమలు చేయబడతాయో లేదో చూడండి. కొత్తగా రూపొందించబడిన డిజైన్ మాజీample ఇప్పటికే ఉన్న డిజైన్ మాజీని ఓవర్‌రైట్ చేయదుample files.

EMIF డిజైన్ ఎక్స్‌ని రూపొందిస్తోందిampఅనుకరణ కోసం le

Intel Agilex డెవలప్‌మెంట్ కిట్ కోసం, చాలా వరకు Intel Agilex EMIF IP సెట్టింగ్‌లను వాటి డిఫాల్ట్ విలువల్లో ఉంచడం సరిపోతుంది. డిజైన్‌ను రూపొందించడానికి మాజీampఅనుకరణ కోసం, ఈ దశలను అనుసరించండి:

1. మాజీలోample డిజైన్స్ ట్యాబ్, సిమ్యులేషన్ బాక్స్ తనిఖీ చేయబడిందని నిర్ధారించుకోండి. అవసరమైన సిమ్యులేషన్ HDL ఆకృతిని కూడా ఎంచుకోండి, వెరిలాగ్ లేదా VHDL.
2. EMIF IPని కాన్ఫిగర్ చేసి, క్లిక్ చేయండి File ➤ ప్రస్తుత సెట్టింగ్‌ను వినియోగదారు IP వేరియేషన్‌లో సేవ్ చేయడానికి సేవ్ చేయండి file ( .ip).
3. Ex Generate క్లిక్ చేయండిample విండో ఎగువ-కుడి మూలలో డిజైన్.
4. EMIF డిజైన్ కోసం డైరెక్టరీని పేర్కొనండి example మరియు సరి క్లిక్ చేయండి. EMIF డిజైన్ యొక్క విజయవంతమైన తరం మాజీample బహుళ సృష్టిస్తుంది file sim/ed_sim డైరెక్టరీ క్రింద వివిధ మద్దతు ఉన్న సిమ్యులేటర్‌ల కోసం సెట్ చేస్తుంది.
5. క్లిక్ చేయండి File ➤ IP పారామీటర్ ఎడిటర్ ప్రో విండో నుండి నిష్క్రమించడానికి నిష్క్రమించండి. సిస్టమ్ ప్రాంప్ట్ చేస్తుంది, ఇటీవలి మార్పులు రూపొందించబడలేదు. ఇప్పుడు రూపొందించాలా? తదుపరి ఫ్లోతో కొనసాగించడానికి కాదు క్లిక్ చేయండి.

జనరేటెడ్ సిమ్యులేషన్ డిజైన్ Example File నిర్మాణం

గమనిక: బాహ్య మెమరీ ఇంటర్‌ఫేస్‌లు Intel Agilex FPGA IP ప్రస్తుతం VCS, ModelSim/QuestaSim మరియు Xcelium సిమ్యులేటర్‌లకు మాత్రమే మద్దతు ఇస్తుంది. భవిష్యత్ విడుదలలలో అదనపు సిమ్యులేటర్ మద్దతు ప్రణాళిక చేయబడింది.

గమనిక: మీరు సిమ్యులేషన్ లేదా సింథసిస్ చెక్‌బాక్స్‌ని ఎంచుకోకుంటే, డెస్టినేషన్ డైరెక్టరీ ప్లాట్‌ఫారమ్ డిజైనర్ డిజైన్‌ను మాత్రమే కలిగి ఉంటుంది files, ఇవి Intel Quartus Prime సాఫ్ట్‌వేర్ ద్వారా నేరుగా సంకలనం చేయబడవు, కానీ మీరు చేయగలరు view లేదా ప్లాట్‌ఫారమ్ డిజైనర్‌లో సవరించండి. ఈ పరిస్థితిలో మీరు సంశ్లేషణ మరియు అనుకరణను రూపొందించడానికి క్రింది ఆదేశాలను అమలు చేయవచ్చు file సెట్లు.

• కంపైల్ చేయదగిన ప్రాజెక్ట్‌ను సృష్టించడానికి, మీరు తప్పనిసరిగా గమ్యస్థాన డైరెక్టరీలో quartus_sh -t make_qii_design.tcl స్క్రిప్ట్‌ని అమలు చేయాలి.
• అనుకరణ ప్రాజెక్ట్‌ను రూపొందించడానికి, మీరు తప్పనిసరిగా గమ్యస్థాన డైరెక్టరీలో quartus_sh -t make_sim_design.tcl స్క్రిప్ట్‌ని అమలు చేయాలి.

గమనిక: మీరు మాజీ డిజైన్‌ని రూపొందించినట్లయితేample ఆపై పారామీటర్ ఎడిటర్‌లో దానికి మార్పులు చేయండి, మీరు డిజైన్ ఎక్స్‌ని రీజెనరేట్ చేయాలిampమీ మార్పులు అమలు చేయబడతాయో లేదో చూడండి. కొత్తగా రూపొందించబడిన డిజైన్ మాజీample ఇప్పటికే ఉన్న డిజైన్ మాజీని ఓవర్‌రైట్ చేయదుample files.

అనుకరణ వర్సెస్ హార్డ్‌వేర్ ఇంప్లిమెంటేషన్
బాహ్య మెమరీ ఇంటర్‌ఫేస్ అనుకరణ కోసం, మీరు IP జనరేషన్ సమయంలో డయాగ్నోస్టిక్స్ ట్యాబ్‌లో స్కిప్ క్యాలిబ్రేషన్ లేదా పూర్తి క్రమాంకనం ఎంచుకోవచ్చు.

EMIF అనుకరణ నమూనాలు
ఈ పట్టిక స్కిప్ క్రమాంకనం మరియు పూర్తి అమరిక నమూనాల లక్షణాలను పోల్చింది.

పట్టిక 2. EMIF అనుకరణ నమూనాలు: స్కిప్ కాలిబ్రేషన్ వర్సెస్ పూర్తి క్రమాంకనం

క్రమాంకనం దాటవేయి	పూర్తి క్రమాంకనం
వినియోగదారు లాజిక్‌పై దృష్టి సారించే సిస్టమ్-స్థాయి అనుకరణ.	క్రమాంకనంపై దృష్టి సారించే మెమరీ ఇంటర్‌ఫేస్ అనుకరణ.
క్రమాంకనం యొక్క వివరాలు సంగ్రహించబడలేదు.	అందరినీ సంగ్రహిస్తుందిtagక్రమాంకనం యొక్క es.
డేటాను నిల్వ చేయడానికి మరియు తిరిగి పొందగల సామర్థ్యాన్ని కలిగి ఉంటుంది.	లెవలింగ్, పర్-బిట్ డెస్క్యూ మొదలైనవాటిని కలిగి ఉంటుంది.
ఖచ్చితమైన సామర్థ్యాన్ని సూచిస్తుంది.
బోర్డు వక్రీకరణను పరిగణించదు.

RTL సిమ్యులేషన్ వర్సెస్ హార్డ్‌వేర్ ఇంప్లిమెంటేషన్
ఈ పట్టిక EMIF అనుకరణ మరియు హార్డ్‌వేర్ అమలు మధ్య కీలక వ్యత్యాసాలను హైలైట్ చేస్తుంది.

టేబుల్ 3. EMIF RTL సిమ్యులేషన్ వర్సెస్ హార్డ్‌వేర్ ఇంప్లిమెంటేషన్

RTL అనుకరణ	హార్డ్‌వేర్ అమలు
Nios® ప్రారంభించడం మరియు అమరిక కోడ్ సమాంతరంగా అమలు చేయబడతాయి.	Nios ప్రారంభించడం మరియు క్రమాంకనం కోడ్ వరుసగా అమలు.
ఇంటర్‌ఫేస్‌లు సిమ్యులేషన్‌లో ఏకకాలంలో cal_done సిగ్నల్‌ను నిర్ధారిస్తాయి.	ఫిట్టర్ కార్యకలాపాలు క్రమాంకనం యొక్క క్రమాన్ని నిర్ణయిస్తాయి మరియు ఇంటర్‌ఫేస్‌లు ఏకకాలంలో cal_doneని నిర్ధారించవు.

మీరు మీ డిజైన్ అప్లికేషన్ కోసం ట్రాఫిక్ నమూనాల ఆధారంగా RTL అనుకరణలను అమలు చేయాలి. RTL అనుకరణ PCB ట్రేస్ జాప్యాలను మోడల్ చేయదని గమనించండి, ఇది RTL అనుకరణ మరియు హార్డ్‌వేర్ అమలు మధ్య జాప్యంలో వ్యత్యాసాన్ని కలిగిస్తుంది.

 మోడల్‌సిమ్‌తో బాహ్య మెమరీ ఇంటర్‌ఫేస్ IPని అనుకరించడం
ఈ విధానం EMIF డిజైన్ మాజీని ఎలా అనుకరించాలో చూపిస్తుందిample.

1. మెంటర్ గ్రాఫిక్స్* మోడల్‌సిమ్ సాఫ్ట్‌వేర్‌ను ప్రారంభించి, ఎంచుకోండి File ➤ డైరెక్టరీని మార్చండి. రూపొందించబడిన డిజైన్ ఎక్స్‌లోని sim/ed_sim/మెంటర్ డైరెక్టరీకి నావిగేట్ చేయండిample ఫోల్డర్.
2. ట్రాన్స్క్రిప్ట్ విండో స్క్రీన్ దిగువన ప్రదర్శించబడిందని ధృవీకరించండి. ట్రాన్స్క్రిప్ట్ విండో కనిపించకపోతే, క్లిక్ చేయడం ద్వారా దాన్ని ప్రదర్శించండి View ➤ ట్రాన్స్క్రిప్ట్.
3. ట్రాన్స్క్రిప్ట్ విండోలో, source msim_setup.tclని అమలు చేయండి.
4. సోర్స్ msim_setup.tcl రన్ అయిన తర్వాత, ట్రాన్స్‌క్రిప్ట్ విండోలో ld_debugని రన్ చేయండి.
5. ld_debug అమలు పూర్తయిన తర్వాత, Objects విండో ప్రదర్శించబడిందని ధృవీకరించండి. ఆబ్జెక్ట్స్ విండో కనిపించకపోతే, దాన్ని క్లిక్ చేయడం ద్వారా ప్రదర్శించండి View ➤ వస్తువులు.
6. ఆబ్జెక్ట్స్ విండోలో, రైట్-క్లిక్ చేసి, యాడ్ వేవ్ ఎంచుకోవడం ద్వారా మీరు అనుకరించాలనుకుంటున్న సిగ్నల్‌లను ఎంచుకోండి.
7. మీరు అనుకరణ కోసం సిగ్నల్‌లను ఎంచుకోవడం పూర్తి చేసిన తర్వాత, ట్రాన్స్‌క్రిప్ట్ విండోలో రన్-ఆల్‌ని అమలు చేయండి. ఇది పూర్తయ్యే వరకు అనుకరణ నడుస్తుంది.
8. అనుకరణ కనిపించకపోతే, క్లిక్ చేయండి View ➤ వేవ్.

Intel Agilex EMIF IP కోసం పిన్ ప్లేస్‌మెంట్
ఈ అంశం పిన్ ప్లేస్‌మెంట్ కోసం మార్గదర్శకాలను అందిస్తుంది.

పైగాview
Intel Agilex FPGAలు క్రింది నిర్మాణాన్ని కలిగి ఉన్నాయి:

• ప్రతి పరికరం గరిష్టంగా 8 I/O బ్యాంకులను కలిగి ఉంటుంది.
• ప్రతి I/O బ్యాంక్‌లో 2 సబ్-I/O బ్యాంక్‌లు ఉంటాయి.
• ప్రతి సబ్-I/O బ్యాంక్ 4 లేన్‌లను కలిగి ఉంటుంది.
• ప్రతి లేన్‌లో 12 సాధారణ ప్రయోజన I/O (GPIO) పిన్‌లు ఉంటాయి.

సాధారణ పిన్ మార్గదర్శకాలు
కిందివి సాధారణ పిన్ మార్గదర్శకాలు.

గమనిక: మరింత వివరణాత్మక పిన్ సమాచారం కోసం, ఎక్స్‌టర్నల్ మెమరీ ఇంటర్‌ఫేస్‌లు Intel Agilex FPGA IP యూజర్ గైడ్‌లో మీ బాహ్య మెమరీ ప్రోటోకాల్ కోసం ప్రోటోకాల్-నిర్దిష్ట అధ్యాయంలో Intel Agilex FPGA EMIF IP పిన్ మరియు రిసోర్స్ ప్లానింగ్ విభాగాన్ని చూడండి.

• ఇచ్చిన బాహ్య మెమరీ ఇంటర్‌ఫేస్ కోసం పిన్‌లు అదే I/O వరుసలోనే ఉన్నాయని నిర్ధారించుకోండి.
• బహుళ బ్యాంకులను విస్తరించే ఇంటర్‌ఫేస్‌లు తప్పనిసరిగా కింది అవసరాలను తీర్చాలి:
  •  బ్యాంకులు ఒకదానికొకటి ప్రక్కనే ఉండాలి. ప్రక్కనే ఉన్న బ్యాంకుల గురించిన సమాచారం కోసం, బాహ్య మెమరీ ఇంటర్‌ఫేస్‌లలో ఇంటెల్ అజిలెక్స్ FPGA IP వినియోగదారు గైడ్‌లోని EMIF ఆర్కిటెక్చర్: I/O బ్యాంక్ అంశాన్ని చూడండి.
•  అన్ని చిరునామా మరియు ఆదేశం మరియు అనుబంధిత పిన్‌లు తప్పనిసరిగా ఒకే సబ్‌బ్యాంక్‌లో ఉండాలి.
• చిరునామా మరియు కమాండ్ మరియు డేటా పిన్‌లు క్రింది షరతులలో ఉప-బ్యాంక్‌ను పంచుకోవచ్చు:
  • చిరునామా మరియు కమాండ్ మరియు డేటా పిన్‌లు I/O లేన్‌ను పంచుకోలేవు.
  • చిరునామా మరియు కమాండ్ బ్యాంక్‌లో ఉపయోగించని I/O లేన్ మాత్రమే డేటా పిన్‌లను కలిగి ఉంటుంది.

టేబుల్ 4. సాధారణ పిన్ పరిమితులు

సిగ్నల్ రకం	నిర్బంధం
డేటా స్ట్రోబ్	DQ సమూహానికి చెందిన అన్ని సిగ్నల్‌లు తప్పనిసరిగా ఒకే I/O లేన్‌లో ఉండాలి.
డేటా	సంబంధిత DQ పిన్‌లు తప్పనిసరిగా అదే I/O లేన్‌లో ఉండాలి. ద్విదిశాత్మక డేటా లైన్‌లకు మద్దతు ఇవ్వని ప్రోటోకాల్‌ల కోసం, రీడ్ సిగ్నల్‌లను రైట్ సిగ్నల్‌ల నుండి విడిగా సమూహం చేయాలి.
చిరునామా మరియు ఆదేశం	చిరునామా మరియు కమాండ్ పిన్‌లు తప్పనిసరిగా I/O సబ్-బ్యాంక్‌లోని ముందే నిర్వచించబడిన ప్రదేశాలలో ఉండాలి.

గమనిక: మరింత వివరణాత్మక పిన్ సమాచారం కోసం, ఎక్స్‌టర్నల్ మెమరీ ఇంటర్‌ఫేస్‌లు Intel Agilex FPGA IP యూజర్ గైడ్‌లో మీ బాహ్య మెమరీ ప్రోటోకాల్ కోసం ప్రోటోకాల్-నిర్దిష్ట అధ్యాయంలో Intel Agilex FPGA EMIF IP పిన్ మరియు రిసోర్స్ ప్లానింగ్ విభాగాన్ని చూడండి.

• ఇచ్చిన బాహ్య మెమరీ ఇంటర్‌ఫేస్ కోసం పిన్‌లు అదే I/O వరుసలోనే ఉన్నాయని నిర్ధారించుకోండి.
• బహుళ బ్యాంకులను విస్తరించే ఇంటర్‌ఫేస్‌లు తప్పనిసరిగా కింది అవసరాలను తీర్చాలి:
  • బ్యాంకులు ఒకదానికొకటి ప్రక్కనే ఉండాలి. ప్రక్కనే ఉన్న బ్యాంకుల గురించిన సమాచారం కోసం, బాహ్య మెమరీ ఇంటర్‌ఫేస్‌లలో ఇంటెల్ అజిలెక్స్ FPGA IP వినియోగదారు గైడ్‌లోని EMIF ఆర్కిటెక్చర్: I/O బ్యాంక్ అంశాన్ని చూడండి.
• అన్ని చిరునామా మరియు ఆదేశం మరియు అనుబంధిత పిన్‌లు తప్పనిసరిగా ఒకే సబ్‌బ్యాంక్‌లో ఉండాలి.
• చిరునామా మరియు కమాండ్ మరియు డేటా పిన్‌లు క్రింది షరతులలో ఉప-బ్యాంక్‌ను పంచుకోవచ్చు:
  • చిరునామా మరియు కమాండ్ మరియు డేటా పిన్‌లు I/O లేన్‌ను పంచుకోలేవు.
  • చిరునామా మరియు కమాండ్ బ్యాంక్‌లో ఉపయోగించని I/O లేన్ మాత్రమే డేటా పిన్‌లను కలిగి ఉంటుంది.

డిజైన్ ఎక్స్‌ని రూపొందిస్తోందిampTG కాన్ఫిగరేషన్ ఎంపికతో le

రూపొందించబడిన EMIF డిజైన్ ఉదాample ట్రాఫిక్ జనరేటర్ బ్లాక్ (TG)ని కలిగి ఉంటుంది. డిఫాల్ట్‌గా, డిజైన్ ఎక్స్ample ఒక సాధారణ TG బ్లాక్ (altera_tg_avl)ని ఉపయోగిస్తుంది, ఇది హార్డ్-కోడెడ్ ట్రాఫిక్ ప్యాటర్న్‌ని రీలాంచ్ చేయడానికి మాత్రమే రీసెట్ చేయబడుతుంది. అవసరమైతే, మీరు బదులుగా కాన్ఫిగర్ చేయదగిన ట్రాఫిక్ జనరేటర్ (TG2)ని ప్రారంభించడాన్ని ఎంచుకోవచ్చు. కాన్ఫిగర్ చేయగల ట్రాఫిక్ జనరేటర్ (TG2) (altera_tg_avl_2)లో, మీరు కంట్రోల్ రిజిస్టర్‌ల ద్వారా నిజ సమయంలో ట్రాఫిక్ నమూనాను కాన్ఫిగర్ చేయవచ్చు-అంటే మీరు ట్రాఫిక్ నమూనాను మార్చడానికి లేదా పునఃప్రారంభించడానికి డిజైన్‌ను మళ్లీ కంపైల్ చేయాల్సిన అవసరం లేదు. ఈ ట్రాఫిక్ జనరేటర్ EMIF నియంత్రణ ఇంటర్‌ఫేస్‌పై పంపే ట్రాఫిక్ రకంపై చక్కటి నియంత్రణను అందిస్తుంది. అదనంగా, ఇది వివరణాత్మక వైఫల్య సమాచారాన్ని కలిగి ఉన్న స్థితి రిజిస్టర్‌లను అందిస్తుంది.

డిజైన్ ఎక్స్‌లో ట్రాఫిక్ జనరేటర్‌ను ప్రారంభించడంample

మీరు EMIF పారామీటర్ ఎడిటర్‌లోని డయాగ్నోస్టిక్స్ ట్యాబ్ నుండి కాన్ఫిగర్ చేయగల ట్రాఫిక్ జనరేటర్‌ను ప్రారంభించవచ్చు. కాన్ఫిగర్ చేయదగిన ట్రాఫిక్ జనరేటర్‌ని ప్రారంభించడానికి, డయాగ్నోస్టిక్స్ ట్యాబ్‌లో కాన్ఫిగర్ చేయదగిన Avalon ట్రాఫిక్ జనరేటర్ 2.0ని ఉపయోగించండి.

చిత్రం 6.

• మీరు డిఫాల్ట్ ట్రాఫిక్ నమూనాను నిలిపివేయడానికి ఎంచుకోవచ్చు stagఇ లేదా వినియోగదారు కాన్ఫిగర్ చేసిన ట్రాఫిక్ stagఇ, కానీ మీరు తప్పనిసరిగా కనీసం ఒక సెtagఇ ఎనేబుల్ చేయబడింది. వీటికి సంబంధించిన సమాచారం కోసం రుtages, బాహ్య మెమరీ ఇంటర్‌ఫేస్‌లలో Intel Agilex FPGA IP వినియోగదారు గైడ్‌లో డిఫాల్ట్ ట్రాఫిక్ నమూనా మరియు వినియోగదారు-కాన్ఫిగర్ చేసిన ట్రాఫిక్ నమూనాను చూడండి.
• TG2 పరీక్ష వ్యవధి పరామితి డిఫాల్ట్ ట్రాఫిక్ నమూనాకు మాత్రమే వర్తిస్తుంది. మీరు చిన్న, మధ్యస్థ లేదా అనంతమైన పరీక్ష వ్యవధిని ఎంచుకోవచ్చు.
• మీరు TG2 కాన్ఫిగరేషన్ ఇంటర్‌ఫేస్ మోడ్ పరామితి కోసం రెండు విలువలలో దేనినైనా ఎంచుకోవచ్చు:
  • JTAG: సిస్టమ్ కన్సోల్‌లో GUIని ఉపయోగించడానికి అనుమతిస్తుంది. మరింత సమాచారం కోసం, బాహ్య మెమరీ ఇంటర్‌ఫేస్‌లు Intel Agilex FPGA IP యూజర్ గైడ్‌లోని ట్రాఫిక్ జనరేటర్ కాన్ఫిగరేషన్ ఇంటర్‌ఫేస్‌ని చూడండి.
  • ఎగుమతి: ట్రాఫిక్ నమూనాను నియంత్రించడానికి అనుకూల RTL లాజిక్‌ని ఉపయోగించడానికి అనుమతిస్తుంది.

డిజైన్ ఎక్స్‌ని ఉపయోగించడంampEMIF డీబగ్ టూల్‌కిట్‌తో

EMIF డీబగ్ టూల్‌కిట్‌ను ప్రారంభించే ముందు, మీరు మీ పరికరాన్ని ప్రోగ్రామింగ్‌తో కాన్ఫిగర్ చేశారని నిర్ధారించుకోండి file అది EMIF డీబగ్ టూల్‌కిట్ ప్రారంభించబడింది. EMIF డీబగ్ టూల్‌కిట్‌ని ప్రారంభించడానికి, ఈ దశలను అనుసరించండి:

1. ఇంటెల్ క్వార్టస్ ప్రైమ్ సాఫ్ట్‌వేర్‌లో, టూల్స్ ➤ సిస్టమ్ డీబగ్గింగ్ టూల్స్ ➤ సిస్టమ్ కన్సోల్ ఎంచుకోవడం ద్వారా సిస్టమ్ కన్సోల్‌ను తెరవండి.
2. [ఇంటెల్ క్వార్టస్ ప్రైమ్ సాఫ్ట్‌వేర్‌లో మీ ప్రాజెక్ట్ ఇప్పటికే తెరిచి ఉంటే ఈ దశను దాటవేయండి.] సిస్టమ్ కన్సోల్‌లో, SRAM ఆబ్జెక్ట్‌ను లోడ్ చేయండి file (.sof)తో మీరు బోర్డ్‌ను ప్రోగ్రామ్ చేసారు (EmIF డీబగ్ టూల్‌కిట్‌ను ఉపయోగించడం కోసం ముందస్తు అవసరాలలో, బాహ్య మెమరీ ఇంటర్‌ఫేస్‌లలో Intel Agilex FPGA IP యూజర్ గైడ్‌లో వివరించినట్లు).
3. డీబగ్ చేయడానికి ఉదాహరణలను ఎంచుకోండి.
4. EMIF కాలిబ్రేషన్ డీబగ్గింగ్ కోసం EMIF కాలిబ్రేషన్ డీబగ్ టూల్‌కిట్‌ను ఎంచుకోండి, డిజైన్ ఎక్స్‌ని రూపొందించడంలో వివరించిన విధంగాampకాలిబ్రేషన్ డీబగ్ ఎంపికతో le. ప్రత్యామ్నాయంగా, డిజైన్ ఎక్స్‌ని రూపొందించడంలో వివరించిన విధంగా ట్రాఫిక్ జనరేటర్ డీబగ్గింగ్ కోసం EMIF TG కాన్ఫిగరేషన్ టూల్‌కిట్‌ని ఎంచుకోండిampTG కాన్ఫిగరేషన్ ఎంపికతో le.
5. మెయిన్‌ని తెరవడానికి ఓపెన్ టూల్‌కిట్ క్లిక్ చేయండి view EMIF డీబగ్ టూల్‌కిట్.
6. ప్రోగ్రామ్ చేయబడిన డిజైన్‌లో బహుళ EMIF ఉదంతాలు ఉన్నట్లయితే, నిలువు వరుసను ఎంచుకోండి (J కి మార్గంTAG మాస్టర్) మరియు టూల్‌కిట్‌ను సక్రియం చేయడానికి EMIF ఉదాహరణ యొక్క మెమరీ ఇంటర్‌ఫేస్ ID.
7. ఇంటర్‌ఫేస్ పారామితులు మరియు అమరిక స్థితిని చదవడానికి టూల్‌కిట్‌ను అనుమతించడానికి ఇంటర్‌ఫేస్‌ని సక్రియం చేయి క్లిక్ చేయండి.
8. మీరు ఒక సమయంలో ఒక ఇంటర్‌ఫేస్‌ని డీబగ్ చేయాలి; అందువల్ల, డిజైన్‌లోని మరొక ఇంటర్‌ఫేస్‌కు కనెక్ట్ చేయడానికి, మీరు ముందుగా ప్రస్తుత ఇంటర్‌ఫేస్‌ను నిష్క్రియం చేయాలి.

కిందివి మాజీampEMIF కాలిబ్రేషన్ డీబగ్ టూల్‌కిట్ మరియు EMIF TG కాన్ఫిగరేషన్ టూల్‌కిట్ నుండి వరుసగా నివేదికలు:,.

గమనిక: కాలిబ్రేషన్ డీబగ్గింగ్ వివరాల కోసం, ఎక్స్‌టర్నల్ మెమరీ ఇంటర్‌ఫేస్ ఇంటెల్ అజిలెక్స్ FPGA IP యూజర్ గైడ్‌లో ఎక్స్‌టర్నల్ మెమరీ ఇంటర్‌ఫేస్ డీబగ్ టూల్‌కిట్‌తో డీబగ్గింగ్‌ని చూడండి.

గమనిక: ట్రాఫిక్ జనరేటర్ డీబగ్గింగ్ వివరాల కోసం, బాహ్య మెమరీ ఇంటర్‌ఫేస్‌లలో Intel Agilex FPGA IP యూజర్ గైడ్‌లో ట్రాఫిక్ జనరేటర్ కాన్ఫిగరేషన్ యూజర్ ఇంటర్‌ఫేస్‌ని చూడండి.

డిజైన్ ఎక్స్ample బాహ్య మెమరీ ఇంటర్‌ఫేస్‌ల కోసం వివరణ Intel Agilex FPGA IP

మీరు మీ EMIF IPని పారామితి చేసి మరియు రూపొందించినప్పుడు, సిస్టమ్ అనుకరణ మరియు సంశ్లేషణ కోసం డైరెక్టరీలను సృష్టిస్తుందని మీరు పేర్కొనవచ్చు file సెట్లు, మరియు ఉత్పత్తి file స్వయంచాలకంగా సెట్ చేస్తుంది. మీరు Ex కింద సిమ్యులేషన్ లేదా సింథసిస్ ఎంచుకుంటేampలే డిజైన్ FileEx లో లుample డిజైన్స్ ట్యాబ్, సిస్టమ్ పూర్తి అనుకరణను సృష్టిస్తుంది file సెట్ లేదా పూర్తి సంశ్లేషణ file మీ ఎంపికకు అనుగుణంగా సెట్ చేయండి.

సింథసిస్ డిజైన్ Example
సంశ్లేషణ రూపకల్పన ఉదాampదిగువ చిత్రంలో చూపిన ప్రధాన బ్లాక్‌లను le కలిగి ఉంది.

• ట్రాఫిక్ జనరేటర్, ఇది సింథసైజ్ చేయగల Avalon®-MM మాజీample డ్రైవర్, ఇది పారామితి చేయబడిన చిరునామాల సంఖ్యకు చదవడం మరియు వ్రాయడం యొక్క నకిలీ-యాదృచ్ఛిక నమూనాను అమలు చేస్తుంది. ట్రాఫిక్ జనరేటర్ మెమరీ నుండి చదివిన డేటాను కూడా పర్యవేక్షిస్తుంది, అది వ్రాసిన డేటాతో సరిపోలుతుందని మరియు లేకపోతే వైఫల్యాన్ని నిర్ధారిస్తుంది.
• మెమరీ ఇంటర్‌ఫేస్ యొక్క ఉదాహరణ, ఇందులో ఇవి ఉన్నాయి:
  • Avalon-MM ఇంటర్‌ఫేస్ మరియు AFI ఇంటర్‌ఫేస్ మధ్య మోడరేట్ చేసే మెమరీ కంట్రోలర్.
  • PHY, ఇది రీడ్ మరియు రైట్ ఆపరేషన్‌లను నిర్వహించడానికి మెమరీ కంట్రోలర్ మరియు బాహ్య మెమరీ పరికరాల మధ్య ఇంటర్‌ఫేస్‌గా పనిచేస్తుంది.

మూర్తి 7. సింథసిస్ డిజైన్ Example

గమనిక: ఒకటి లేదా అంతకంటే ఎక్కువ PLL షేరింగ్ మోడ్, DLL షేరింగ్ మోడ్, లేదా OCT షేరింగ్ మోడ్ పారామీటర్‌లు నో షేరింగ్ కాకుండా వేరే ఏదైనా విలువకు సెట్ చేయబడితే, సింథసిస్ డిజైన్ ఎక్స్ample రెండు ట్రాఫిక్ జనరేటర్/మెమరీ ఇంటర్‌ఫేస్ ఉదంతాలను కలిగి ఉంటుంది. రెండు ట్రాఫిక్ జనరేటర్/మెమరీ ఇంటర్‌ఫేస్ ఉదంతాలు పారామీటర్ సెట్టింగ్‌ల ద్వారా నిర్వచించబడిన భాగస్వామ్య PLL/DLL/OCTకనెక్షన్‌ల ద్వారా మాత్రమే సంబంధం కలిగి ఉంటాయి. ట్రాఫిక్ జనరేటర్/మెమరీ ఇంటర్‌ఫేస్ ఉదంతాలు మీరు మీ స్వంత డిజైన్‌లలో అలాంటి కనెక్షన్‌లను ఎలా చేయగలరో చూపుతాయి.

అనుకరణ డిజైన్ Example
అనుకరణ డిజైన్ ఉదాample కింది చిత్రంలో చూపిన ప్రధాన బ్లాక్‌లను కలిగి ఉంది.

• సంశ్లేషణ రూపకల్పనకు ఉదాహరణample. మునుపటి విభాగంలో వివరించిన విధంగా, సంశ్లేషణ రూపకల్పన example ట్రాఫిక్ జనరేటర్, క్రమాంకనం భాగం మరియు మెమరీ ఇంటర్‌ఫేస్ యొక్క ఉదాహరణను కలిగి ఉంది. వేగవంతమైన అనుకరణకు తగిన చోట ఈ బ్లాక్‌లు వియుక్త అనుకరణ నమూనాలకు డిఫాల్ట్‌గా ఉంటాయి.
• మెమరీ మోడల్, ఇది మెమరీ ప్రోటోకాల్ స్పెసిఫికేషన్‌లకు కట్టుబడి ఉండే సాధారణ నమూనాగా పనిచేస్తుంది. తరచుగా, మెమరీ విక్రేతలు వారి నిర్దిష్ట మెమరీ భాగాల కోసం అనుకరణ నమూనాలను అందిస్తారు, వాటిని మీరు వారి నుండి డౌన్‌లోడ్ చేసుకోవచ్చు. webసైట్లు.
• స్టేటస్ చెకర్, ఇది మొత్తం పాస్ లేదా ఫెయిల్ కండిషన్‌ను సూచించడానికి, బాహ్య మెమరీ ఇంటర్‌ఫేస్ IP మరియు ట్రాఫిక్ జనరేటర్ నుండి స్టేటస్ సిగ్నల్‌లను పర్యవేక్షిస్తుంది.

మూర్తి 10. సిమ్యులేషన్ డిజైన్ Example

Example డిజైన్స్ ఇంటర్ఫేస్ టాబ్
పారామీటర్ ఎడిటర్‌లో Example డిజైన్‌ల ట్యాబ్, ఇది మీ డిజైన్‌ను పారామితి చేయడానికి మరియు రూపొందించడానికి మిమ్మల్ని అనుమతిస్తుందిampలెస్.

బాహ్య మెమరీ ఇంటర్‌ఫేస్‌లు Intel Agilex FPGA IP డిజైన్ Example యూజర్ గైడ్ ఆర్కైవ్స్

IP సంస్కరణలు v19.1 వరకు ఇంటెల్ క్వార్టస్ ప్రైమ్ డిజైన్ సూట్ సాఫ్ట్‌వేర్ వెర్షన్‌ల వలెనే ఉంటాయి. ఇంటెల్ క్వార్టస్ ప్రైమ్ డిజైన్ సూట్ సాఫ్ట్‌వేర్ వెర్షన్ 19.2 లేదా తర్వాత, IPలు కొత్త IP వెర్షన్ స్కీమ్‌ను కలిగి ఉన్నాయి. IP కోర్ వెర్షన్ జాబితా చేయబడకపోతే, మునుపటి IP కోర్ వెర్షన్ కోసం యూజర్ గైడ్ వర్తిస్తుంది.

IP కోర్ వెర్షన్	వినియోగదారు గైడ్
2.4.0	బాహ్య మెమరీ ఇంటర్‌ఫేస్‌లు Intel Agilex FPGA IP డిజైన్ Example యూజర్ గైడ్ ఆర్కైవ్స్
2.3.0	బాహ్య మెమరీ ఇంటర్‌ఫేస్‌లు Intel Agilex FPGA IP డిజైన్ Example యూజర్ గైడ్ ఆర్కైవ్స్
2.3.0	బాహ్య మెమరీ ఇంటర్‌ఫేస్‌లు Intel Agilex FPGA IP డిజైన్ Example యూజర్ గైడ్ ఆర్కైవ్స్
2.1.0	బాహ్య మెమరీ ఇంటర్‌ఫేస్‌లు Intel Agilex FPGA IP డిజైన్ Example యూజర్ గైడ్ ఆర్కైవ్స్
19.3	బాహ్య మెమరీ ఇంటర్‌ఫేస్‌లు Intel Agilex FPGA IP డిజైన్ Example యూజర్ గైడ్ ఆర్కైవ్స్

బాహ్య మెమరీ ఇంటర్‌ఫేస్‌ల కోసం డాక్యుమెంట్ రివిజన్ చరిత్ర Intel Agilex FPGA IP డిజైన్ ఎక్స్ample యూజర్ గైడ్

డాక్యుమెంట్ వెర్షన్	ఇంటెల్ క్వార్టస్ ప్రైమ్ వెర్షన్	IP వెర్షన్	మార్పులు
2021.06.21	21.2	2.4.2	లో డిజైన్ ఎక్స్ample త్వరిత ప్రారంభం అధ్యాయం: • దీనికి గమనిక జోడించబడింది ఇంటెల్ అజిలెక్స్ EMIF డిజైన్ ఎక్స్‌ని కంపైల్ చేయడం మరియు ప్రోగ్రామింగ్ చేయడంample అంశం. • యొక్క శీర్షిక సవరించబడింది డిజైన్ ఎక్స్‌ని రూపొందిస్తోందిampకాలిబ్రేషన్ డీబగ్ ఎంపికతో le అంశం. • జోడించబడింది డిజైన్ ఎక్స్‌ని రూపొందిస్తోందిampTG కాన్ఫిగరేషన్ ఎంపికతో le మరియు డిజైన్ ఎక్స్‌లో ట్రాఫిక్ జనరేటర్‌ను ప్రారంభించడంample విషయాలు. • 2, 3 మరియు 4 దశలను సవరించారు, అనేక బొమ్మలను నవీకరించారు మరియు గమనికను జోడించారు డిజైన్ ఎక్స్‌ని ఉపయోగించడంampEMIF డీబగ్ టూల్‌కిట్‌తో అంశం.
2021.03.29	21.1	2.4.0	లో డిజైన్ ఎక్స్ample త్వరిత ప్రారంభం అధ్యాయం: • దీనికి గమనిక జోడించబడింది సింథసైజ్ చేయదగిన EMIF డిజైన్‌ను రూపొందించడం Example మరియు EMIF డిజైన్ ఎక్స్‌ని రూపొందిస్తోందిampఅనుకరణ కోసం le విషయాలు. • నవీకరించబడింది File లో నిర్మాణ రేఖాచిత్రం EMIF డిజైన్ ఎక్స్‌ని రూపొందిస్తోందిampఅనుకరణ కోసం le అంశం.
2020.12.14	20.4	2.3.0	లో డిజైన్ ఎక్స్ample త్వరిత ప్రారంభం అధ్యాయం, ఈ క్రింది మార్పులను చేసింది: • నవీకరించబడింది సింథసైజ్ చేయదగిన EMIF డిజైన్‌ను రూపొందించడం Example బహుళ-EMIF డిజైన్‌లను చేర్చడానికి అంశం. • స్టెప్ 3 కోసం ఫిగర్ అప్‌డేట్ చేయబడింది EMIF డిజైన్ ఎక్స్‌ని రూపొందిస్తోందిampఅనుకరణ కోసం le అంశం.
2020.10.05	20.3	2.3.0	లో డిజైన్ ఎక్స్ample త్వరిత ప్రారంభ గైడ్ అధ్యాయం, ఈ క్రింది మార్పులను చేసింది: • లో EMIF ప్రాజెక్ట్‌ను సృష్టిస్తోంది, 6వ దశలో చిత్రాన్ని నవీకరించారు. • లో సింథసైజ్ చేయదగిన EMIF డిజైన్‌ను రూపొందించడం Example, స్టెప్ 3లో ఫిగర్ అప్‌డేట్ చేయబడింది. • లో EMIF డిజైన్ ఎక్స్‌ని రూపొందిస్తోందిampఅనుకరణ కోసం le, స్టెప్ 3లో ఫిగర్ అప్‌డేట్ చేయబడింది. • లో అనుకరణ వర్సెస్ హార్డ్‌వేర్ ఇంప్లిమెంటేషన్, రెండవ పట్టికలో చిన్న అక్షర దోషాన్ని సరిదిద్దారు. • లో డిజైన్ ఎక్స్‌ని ఉపయోగించడంampEMIF డీబగ్ టూల్‌కిట్‌తో, సవరించిన దశ 6, 7 మరియు 8 దశలను జోడించారు.
కొనసాగింది…

డాక్యుమెంట్ వెర్షన్	ఇంటెల్ క్వార్టస్ ప్రైమ్ వెర్షన్	IP వెర్షన్	మార్పులు
2020.04.13	20.1	2.1.0	• లో గురించి అధ్యాయం, లో పట్టిక సవరించబడింది విడుదల సమాచారం అంశం. • లో డిజైన్ ఎక్స్ample త్వరిత ప్రారంభ గైడ్ అధ్యాయం: — సవరించిన దశ 7 మరియు అనుబంధిత చిత్రం సింథసైజ్ చేయదగిన EMIF డిజైన్‌ను రూపొందించడం Example అంశం. - సవరించబడింది డిజైన్ ఎక్స్‌ని రూపొందిస్తోందిampడీబగ్ ఎంపికతో le అంశం. - సవరించబడింది డిజైన్ ఎక్స్‌ని ఉపయోగించడంampEMIF డీబగ్ టూల్‌కిట్‌తో అంశం.
2019.12.16	19.4	2.0.0	• లో డిజైన్ ఎక్స్ample త్వరిత ప్రారంభం అధ్యాయం: - యొక్క 6వ దశలో దృష్టాంతం నవీకరించబడింది EMIF ప్రాజెక్ట్‌ను సృష్టిస్తోంది అంశం. - యొక్క 4వ దశలో దృష్టాంతం నవీకరించబడింది సింథసైజ్ చేయదగిన EMIF డిజైన్‌ను రూపొందించడం Example అంశం. - యొక్క 4వ దశలో దృష్టాంతం నవీకరించబడింది EMIF డిజైన్ ఎక్స్‌ని రూపొందిస్తోందిampఅనుకరణ కోసం le అంశం. —లో 5వ దశ సవరించబడింది EMIF డిజైన్ ఎక్స్‌ని రూపొందిస్తోందిampఅనుకరణ కోసం le అంశం. - సవరించబడింది సాధారణ పిన్ మార్గదర్శకాలు మరియు ప్రక్కనే ఉన్న బ్యాంకులు యొక్క విభాగాలు Intel Agilex EMIF IP కోసం పిన్ ప్లేస్‌మెంట్ అంశం.
2019.10.18	19.3		• లో EMIF ప్రాజెక్ట్‌ను సృష్టిస్తోంది అంశం, పాయింట్ 6తో చిత్రాన్ని నవీకరించారు. • లో EMIF IPని రూపొందించడం మరియు కాన్ఫిగర్ చేయడం టాపిక్, స్టెప్ 1తో ఫిగర్ అప్‌డేట్ చేయబడింది. • పట్టికలో Intel Agilex EMIF పారామీటర్ ఎడిటర్ మార్గదర్శకాలు టాపిక్, కోసం వివరణ మార్చబడింది బోర్డు ట్యాబ్. • లో సింథసైజ్ చేయదగిన EMIF డిజైన్‌ను రూపొందించడం Example మరియు EMIF డిజైన్ ఎక్స్‌ని రూపొందిస్తోందిampఅనుకరణ కోసం le టాపిక్‌లు, ప్రతి టాపిక్‌లోని 3వ దశలో చిత్రాన్ని నవీకరించారు. • లో EMIF డిజైన్ ఎక్స్‌ని రూపొందిస్తోందిampఅనుకరణ కోసం le అంశం, నవీకరించబడింది జనరేటెడ్ సిమ్యులేషన్ డిజైన్ Example File నిర్మాణం ఫిగర్ మరియు బొమ్మను అనుసరించి గమనికను సవరించింది. • లో సింథసైజ్ చేయదగిన EMIF డిజైన్‌ను రూపొందించడం Example అంశం, బహుళ ఇంటర్‌ఫేస్‌ల కోసం ఒక స్టెప్ మరియు ఫిగర్ జోడించబడింది.
2019.07.31	19.2	1.2.0	• చేర్చబడింది బాహ్య మెమరీ ఇంటర్‌ఫేస్‌ల గురించి Intel Agilex FPGA IP అధ్యాయం మరియు విడుదల సమాచారం. • నవీకరించబడిన తేదీలు మరియు సంస్కరణ సంఖ్యలు. • చిన్న మెరుగుదల సింథసిస్ డిజైన్ Example లో ఉన్న వ్యక్తి సింథసిస్ డిజైన్ Example అంశం.
2019.04.02	19.1		• ప్రారంభ విడుదల.

బాహ్య మెమరీ ఇంటర్‌ఫేస్‌ల కోసం డాక్యుమెంట్ రివిజన్ చరిత్ర Intel Agilex FPGA IP డిజైన్ ఎక్స్ample యూజర్ గైడ్

పత్రాలు / వనరులు

intel UG-20219 బాహ్య మెమరీ ఇంటర్‌ఫేస్‌లు Intel Agilex FPGA IP డిజైన్ ఎక్స్ample [pdf] యూజర్ గైడ్ UG-20219 బాహ్య మెమరీ ఇంటర్‌ఫేస్‌లు ఇంటెల్ అజిలెక్స్ FPGA IP డిజైన్ ఎక్స్ample, UG-20219, బాహ్య మెమరీ ఇంటర్‌ఫేస్‌లు ఇంటెల్ అజిలెక్స్ FPGA IP డిజైన్ ఎక్స్ample, ఇంటర్‌ఫేస్‌లు Intel Agilex FPGA IP డిజైన్ Example, Agilex FPGA IP డిజైన్ Example

సూచనలు

• వినియోగదారు మాన్యువల్