UG-20219 tashqi xotira interfeyslari Intel Agilex FPGA IP dizayni Example
Tashqi xotira interfeyslari haqida Intel® Agilex™ FPGA IP
Chiqarish ma'lumotlari
IP versiyalari Intel® Quartus® Prime Design Suite dasturiy ta'minotining v19.1 gacha bo'lgan versiyalari bilan bir xil. Intel Quartus Prime Design Suite dasturiy ta'minotining 19.2 yoki undan keyingi versiyalaridan boshlab, IP yadrolari yangi IP-versiyalash sxemasiga ega. IP-versiyalash sxemasi (XYZ) raqami bir dastur versiyasidan boshqasiga o'zgaradi. O'zgarish:
- X IP-ning katta qayta ko'rib chiqilishini bildiradi. Agar siz Intel Quartus Prime dasturini yangilasangiz, IP-ni qayta tiklashingiz kerak.
- Y IP yangi xususiyatlarni o'z ichiga oladi. Ushbu yangi xususiyatlarni kiritish uchun IP-ni qayta yarating.
- Z IP kichik o'zgarishlarni o'z ichiga oladi. Ushbu o'zgarishlarni kiritish uchun IP-ni qayta yarating.
Element Tavsif IP versiyasi 2.4.2 Intel Quartus Prime 21.2 Ishlab chiqarilish sanasi 2021.06.21
Dizayn Example Tashqi xotira interfeyslari Intel Agilex™ FPGA IP uchun tezkor boshlash qo'llanmasi
Avtomatlashtirilgan dizayn, masalanample flow Intel Agilex™ tashqi xotira interfeyslari uchun mavjud. Generate Example Designs tugmasi Example Dizaynlar yorlig'i sizga sintez va simulyatsiya dizaynini belgilash va yaratish imkonini beradi, example file EMIF IP-ni tasdiqlash uchun foydalanishingiz mumkin bo'lgan to'plamlar. Siz eski dizaynni yaratishingiz mumkinampIntel FPGA ishlab chiqish to'plamiga mos keladigan yoki siz yaratgan har qanday EMIF IP uchun. Siz eski dizayndan foydalanishingiz mumkinample sizning baholashingizga yordam berish uchun yoki o'z tizimingiz uchun boshlang'ich nuqta sifatida.
Umumiy dizayn Example Ish oqimlari
EMIF loyihasini yaratish
Intel Quartus Prime dasturiy ta'minotining 17.1 va undan keyingi versiyalari uchun EMIF IP va dizayn eskisini yaratishdan oldin Intel Quartus Prime loyihasini yaratishingiz kerak.ample.
- Intel Quartus Prime dasturini ishga tushiring va tanlang File ➤ Yangi loyiha ustasi. Keyingiga bosing. Dizayn Example Tashqi xotira interfeyslari Intel Agilex™ FPGA IP uchun tezkor boshlash qo'llanmasi
- Katalogni belgilang ( ), Intel Quartus Prime loyihasining nomi ( ) va yuqori darajadagi dizayn ob'ekti nomi ( ) siz yaratmoqchi bo'lgan. Keyingiga bosing.
- Bo'sh loyiha tanlanganligini tekshiring. Keyingiga ikki marta bosing.
- Oila bo'limida Intel Agilex-ni tanlang.
- Nom filtri ostida qurilma qism raqamini kiriting.
- Mavjud qurilmalar ostida tegishli qurilmani tanlang.
- Finish tugmasini bosing.
EMIF IP-ni yaratish va sozlash
Quyidagi qadamlar EMIF IP-ni qanday yaratish va sozlashni ko'rsatadi. Ushbu qadam DDR4 interfeysini yaratadi, ammo qadamlar boshqa protokollar uchun o'xshash. (Ushbu qadamlar IP-katalog (mustaqil) oqimiga amal qiladi; agar siz uning oʻrniga Platforma dizayneri (tizim) oqimidan foydalanishni tanlasangiz, qadamlar oʻxshash boʻladi.)
- IP-katalog oynasida External Memory Interfaces Intel Agilex FPGA IP-ni tanlang. (Agar IP-katalog oynasi ko'rinmasa, tanlang View ➤ IP-katalog.)
- IP parametr muharririda EMIF IP uchun ob'ekt nomini kiriting (bu erda siz ko'rsatgan nom file IP nomi) va katalogni belgilang. Yaratish-ni bosing.
- Parametrlar muharririda bir nechta yorliqlar mavjud bo'lib, unda siz EMIF dasturini aks ettirish uchun parametrlarni sozlashingiz kerak.
Intel Agilex EMIF parametr muharriri bo'yicha ko'rsatmalar
Ushbu mavzu Intel Agilex EMIF IP parametr muharriridagi yorliqlarni parametrlash bo'yicha yuqori darajadagi ko'rsatmalarni taqdim etadi.
Jadval 1. EMIF parametrlarini tahrirlash bo'yicha ko'rsatmalar
| Parametr muharriri yorlig'i | Ko'rsatmalar |
| General | Quyidagi parametrlar toʻgʻri kiritilganligiga ishonch hosil qiling:
• Qurilma uchun tezlik darajasi. • Xotiraning soat chastotasi. • PLL mos yozuvlar soat chastotasi. |
| Xotira | • Parametrlarni kiritish uchun xotira qurilmangizning ma'lumotlar varag'iga qarang Xotira tab.
• ALERT# pin uchun ma'lum joyni ham kiritishingiz kerak. (Faqat DDR4 xotira protokoli uchun amal qiladi.) |
| Mem I/O | • Dastlabki loyiha tekshiruvlari uchun siz qurilmadagi standart sozlamalardan foydalanishingiz mumkin
Mem I/O tab. • Kengaytirilgan dizayn tekshiruvi uchun optimal tugatish sozlamalarini olish uchun taxta simulyatsiyasini amalga oshirishingiz kerak. |
| FPGA kiritish/chiqarish | • Dastlabki loyiha tekshiruvlari uchun siz qurilmadagi standart sozlamalardan foydalanishingiz mumkin
FPGA kiritish/chiqarish tab. • Kengaytirilgan dizaynni tekshirish uchun tegishli I/U standartlarini tanlash uchun tegishli IBIS modellari bilan taxta simulyatsiyasini amalga oshirishingiz kerak. |
| Xotira vaqti | • Dastlabki loyiha tekshiruvlari uchun siz qurilmadagi standart sozlamalardan foydalanishingiz mumkin
Xotira vaqti tab. • Kengaytirilgan dizaynni tekshirish uchun siz xotira qurilmangizning ma'lumotlar varag'iga muvofiq parametrlarni kiritishingiz kerak. |
| Nazoratchi | Xotira kontrolleringiz uchun kerakli konfiguratsiya va xatti-harakatga muvofiq kontroller parametrlarini o'rnating. |
| Diagnostika | dagi parametrlardan foydalanishingiz mumkin Diagnostika xotira interfeysini sinash va disk raskadrovka qilishda yordam berish uchun yorliq. |
| Example Dizaynlar | The Example Dizaynlar yorlig'i sizga dizaynni yaratish imkonini beradi exampsintez va simulyatsiya uchun. Yaratilgan dizayn example EMIF IP va xotira interfeysini tekshirish uchun tasodifiy trafikni yaratuvchi drayverdan tashkil topgan to'liq EMIF tizimidir. |
Shaxsiy parametrlar haqida batafsil ma'lumot olish uchun Intel Agilex FPGA IP foydalanuvchi qo'llanmasining Tashqi xotira interfeyslaridagi xotira protokoli uchun tegishli bo'limga qarang.
Sintezlanadigan EMIF dizaynini yaratish Example
Intel Agilex ishlab chiqish to'plami uchun Intel Agilex EMIF IP sozlamalarining ko'pchiligini standart qiymatlarida qoldirish kifoya. Sintezlanadigan dizaynni yaratish uchun, masalanample, quyidagi amallarni bajaring:
- Ex bo'yichaample Dizaynlar yorlig'ida Sintez qutisi belgilanganligiga ishonch hosil qiling.
- Agar siz bitta interfeysni amalga oshirayotgan bo'lsangiz, example dizayn, EMIF IP-ni sozlang va bosing File➤ Joriy sozlamani foydalanuvchi IP variatsiyasiga saqlash uchun Saqlash file ( .ip).
- Agar siz sobiqni amalga oshirayotgan bo'lsangizample dizayn bir nechta interfeyslar bilan, kerakli interfeyslar soniga IP sonini belgilang. EMIF identifikatorining umumiy sonini tanlangan IP soni bilan bir xil ko'rishingiz mumkin. Har bir interfeysni sozlash uchun quyidagi amallarni bajaring:
- Interfeysning kalibrlash IP ga ulanishini belgilash uchun Cal-IP ni tanlang.
- Barcha Parametrlar muharriri yorlig'ida EMIF IP-ni mos ravishda sozlang.
- Ex sahifasiga qaytishample Dizayn yorlig'iga o'ting va kerakli EMIF identifikatorida Capture tugmasini bosing.
- Barcha EMIF identifikatorlari uchun a dan c gacha qadamlarni takrorlang.
- Qo'lga kiritilgan parametrlarni o'chirish uchun "O'chirish" tugmasini bosishingiz va EMIF IP-ga o'zgartirish kiritish uchun a dan c gacha qadamlarni takrorlashingiz mumkin.
- bosing File➤ Joriy sozlamani foydalanuvchi IP variatsiyasiga saqlash uchun Saqlash file ( .ip).
- Agar siz bitta interfeysni amalga oshirayotgan bo'lsangiz, example dizayn, EMIF IP-ni sozlang va bosing File➤ Joriy sozlamani foydalanuvchi IP variatsiyasiga saqlash uchun Saqlash file ( .ip).
- Ex Generate tugmasini bosingample Dizayn oynaning yuqori o'ng burchagida.
- EMIF dizayni uchun katalogni belgilang example va OK ni bosing. EMIF dizaynining muvaffaqiyatli ishlab chiqarilishi example quyidagini yaratadi fileqii katalogi ostida o'rnatiladi.
- bosing File ➤ IP Parameter Editor Pro oynasidan chiqish uchun chiqish. Tizim so'raydi, Oxirgi o'zgarishlar yaratilmagan. Hozir yaratilsinmi? Keyingi oqimni davom ettirish uchun Yo'q tugmasini bosing.
- Sobiq ochish uchunample dizayn, bosing File ➤ Loyihani oching va sahifaga o'ting /ample_name>/qii/ed_synth.qpf va Ochish tugmasini bosing.
Eslatma: Dizaynni kompilyatsiya qilish va dasturlash haqida ma'lumot olish uchun example, murojaat qiling
Intel Agilex EMIF Design Ex. kompilyatsiya va dasturlashample.
Shakl 4. Yaratilgan sintezlanadigan dizayn Example File Tuzilishi
Ikki yoki undan ortiq tashqi xotira interfeyslari bilan tizimni qurish haqida ma'lumot olish uchun "Dizaynni yaratish" bo'limiga qarangampBir nechta EMIF interfeyslari bilan, tashqi xotira interfeyslari Intel Agilex FPGA IP foydalanuvchi qo'llanmasida. Bir nechta interfeyslarni disk raskadrovka qilish bo'yicha ma'lumot olish uchun Intel Agilex FPGA IP foydalanuvchi qo'llanmasining Tashqi xotira interfeyslaridagi Mavjud dizaynda EMIF asboblar to'plamini yoqish bo'limiga qarang.
Eslatma: Agar Simulyatsiya yoki Sintez katagiga belgi qo'ymasangiz, maqsad katalogda faqat Platforma Dizayner dizayni mavjud files, ular to'g'ridan-to'g'ri Intel Quartus Prime dasturi tomonidan kompilyatsiya qilinmaydi, lekin siz buni qila olasiz view yoki Platforma dizaynerida tahrirlang. Bunday holatda sintez va simulyatsiya yaratish uchun quyidagi buyruqlarni bajarishingiz mumkin file to'plamlar.
- Kompilyatsiya qilinadigan loyihani yaratish uchun siz belgilangan katalogda quartus_sh -t make_qii_design.tclscript ni ishga tushirishingiz kerak.
- Simulyatsiya loyihasini yaratish uchun siz belgilangan katalogda quartus_sh -t make_sim_design.tcl skriptini ishga tushirishingiz kerak.
Eslatma: Agar siz dizaynni yaratgan bo'lsangiz, sobiqample va keyin parametr muharririda unga o'zgartirishlar kiriting, siz eski dizaynni qayta tiklashingiz kerakampoʻzgartirishlaringiz amalga oshirilganligini koʻrish uchun. Yangi yaratilgan dizayn sobiqample mavjud dizaynning ustiga yozmaydi example files.
EMIF dizaynini yaratish ExampSimulyatsiya uchun
Intel Agilex ishlab chiqish to'plami uchun Intel Agilex EMIF IP sozlamalarining ko'pchiligini standart qiymatlarida qoldirish kifoya. Dizaynni yaratish uchun exampSimulyatsiya uchun quyidagi amallarni bajaring:
- Ex bo'yichaample Dizaynlar yorlig'ida Simulyatsiya qutisi belgilanganligiga ishonch hosil qiling. Shuningdek, kerakli Simulyatsiya HDL formatini tanlang, Verilog yoki VHDL.
- EMIF IP-ni sozlang va bosing File ➤ Joriy sozlamani foydalanuvchi IP variatsiyasiga saqlash uchun Saqlash file ( .ip).
- Ex Generate tugmasini bosingample Dizayn oynaning yuqori o'ng burchagida.
- EMIF dizayni uchun katalogni belgilang example va OK ni bosing. EMIF dizaynining muvaffaqiyatli ishlab chiqarilishi example bir nechta hosil qiladi file sim/ed_sim katalogi ostida turli xil qo'llab-quvvatlanadigan simulyatorlar uchun to'plamlar.
- bosing File ➤ IP Parameter Editor Pro oynasidan chiqish uchun chiqish. Tizim so'raydi, Oxirgi o'zgarishlar yaratilmagan. Hozir yaratilsinmi? Keyingi oqimni davom ettirish uchun Yo'q tugmasini bosing.
Yaratilgan simulyatsiya dizayni Example File Tuzilishi
Eslatma: Tashqi xotira interfeyslari Intel Agilex FPGA IP hozirda faqat VCS, ModelSim/QuestaSim va Xcelium simulyatorlarini qo'llab-quvvatlaydi. Kelgusi versiyalarda simulyatorni qo'shimcha qo'llab-quvvatlash rejalashtirilgan.
Eslatma: Agar Simulyatsiya yoki Sintez katagiga belgi qo'ymasangiz, maqsad katalogda faqat Platforma Dizayner dizayni mavjud files, ular to'g'ridan-to'g'ri Intel Quartus Prime dasturi tomonidan kompilyatsiya qilinmaydi, lekin siz buni qila olasiz view yoki Platforma dizaynerida tahrirlang. Bunday holatda sintez va simulyatsiya yaratish uchun quyidagi buyruqlarni bajarishingiz mumkin file to'plamlar.
- Kompilyatsiya qilinadigan loyihani yaratish uchun siz belgilangan katalogda quartus_sh -t make_qii_design.tcl skriptini ishga tushirishingiz kerak.
- Simulyatsiya loyihasini yaratish uchun siz belgilangan katalogda quartus_sh -t make_sim_design.tcl skriptini ishga tushirishingiz kerak.
Eslatma: Agar siz dizaynni yaratgan bo'lsangiz, sobiqample va keyin parametr muharririda unga o'zgartirishlar kiriting, siz eski dizaynni qayta tiklashingiz kerakampoʻzgartirishlaringiz amalga oshirilganligini koʻrish uchun. Yangi yaratilgan dizayn sobiqample mavjud dizaynning ustiga yozmaydi example files.
Simulyatsiya va apparatni amalga oshirish
Tashqi xotira interfeysi simulyatsiyasi uchun IP yaratish vaqtida Diagnostics yorlig'ida kalibrlashni o'tkazib yuborish yoki to'liq kalibrlashni tanlashingiz mumkin.
EMIF simulyatsiya modellari
Ushbu jadval skip kalibrlash va to'liq kalibrlash modellarining xususiyatlarini taqqoslaydi.
Jadval 2. EMIF simulyatsiya modellari: Kalibrlashni o'tkazib yuborish va to'liq kalibrlash
| Kalibrlashni o'tkazib yuborish | To'liq kalibrlash |
| Foydalanuvchi mantig'iga qaratilgan tizim darajasidagi simulyatsiya. | Kalibrlashga qaratilgan xotira interfeysi simulyatsiyasi. |
| Kalibrlash tafsilotlari qo'lga kiritilmagan. | Barcha s ni oladitagkalibrlash es. |
| Ma'lumotlarni saqlash va olish qobiliyatiga ega. | Nivelirlash, har bir bit uchun deskew va hokazolarni o'z ichiga oladi. |
| Aniq samaradorlikni ifodalaydi. | |
| Kengash egilishini hisobga olmaydi. | |
Uskunani amalga oshirishga qarshi RTL simulyatsiyasi
Ushbu jadval EMIF simulyatsiyasi va apparatni amalga oshirish o'rtasidagi asosiy farqlarni ta'kidlaydi.
Jadval 3. EMIF RTL simulyatsiyasi va apparat ta'minoti
| RTL simulyatsiyasi | Uskunani amalga oshirish |
| Nios® ishga tushirish va kalibrlash kodi parallel ravishda amalga oshiriladi. | Nios ishga tushirish va kalibrlash kodi ketma-ket bajariladi. |
| Interfeyslar simulyatsiyada bir vaqtning o'zida cal_done signalini tasdiqlaydi. | Fitter operatsiyalari kalibrlash tartibini belgilaydi va interfeyslar bir vaqtning o'zida cal_done ni tasdiqlamaydi. |
Dizayningiz ilovasi uchun trafik naqshlari asosida RTL simulyatsiyalarini ishga tushirishingiz kerak. E'tibor bering, RTL simulyatsiyasi PCB kuzatuvidagi kechikishlarni modellashtirmaydi, bu RTL simulyatsiyasi va apparatni amalga oshirish o'rtasidagi kechikishning tafovutiga olib kelishi mumkin.
ModelSim yordamida tashqi xotira interfeysi IP-ni simulyatsiya qilish
Ushbu protsedura EMIF dizaynini qanday simulyatsiya qilishni ko'rsatadi example.
- Mentor Graphics* ModelSim dasturini ishga tushiring va tanlang File ➤ Katalogni o'zgartirish. Yaratilgan dizayndagi sim/ed_sim/mentor katalogiga o'ting, masalanample papka.
- Transkripsiya oynasi ekranning pastki qismida ko'rsatilganligini tekshiring. Transkript oynasi ko'rinmasa, uni bosish orqali ko'rsating View ➤ Transkript.
- Transkripsiya oynasida msim_setup.tcl manbasini ishga tushiring.
- Msim_setup.tcl manbasi ishga tushirilgandan so'ng, Transkripsiya oynasida ld_debug dasturini ishga tushiring.
- Ld_debug ishlashni tugatgandan so'ng, Ob'ektlar oynasi ko'rsatilganligini tekshiring. Ob'ektlar oynasi ko'rinmasa, uni bosish orqali ko'rsating View ➤ Ob'ektlar.
- Ob'ektlar oynasida sichqonchaning o'ng tugmachasini bosib, "To'lqin qo'shish" ni tanlab, simulyatsiya qilmoqchi bo'lgan signallarni tanlang.
- Simulyatsiya uchun signallarni tanlashni tugatgandan so'ng, Transkript oynasida run -all-ni bajaring. Simulyatsiya tugallanmaguncha ishlaydi.
- Agar simulyatsiya ko'rinmasa, bosing View ➤ To'lqin.
Intel Agilex EMIF IP uchun PIN joylashtirish
Ushbu mavzu pinni joylashtirish bo'yicha ko'rsatmalar beradi.
tugadiview
Intel Agilex FPGA quyidagi tuzilishga ega:
- Har bir qurilmada 8 tagacha kirish/chiqarish banklari mavjud.
- Har bir kiritish-chiqarish banki 2 ta sub-I/O bankni o'z ichiga oladi.
- Har bir sub-I/O banki 4 ta chiziqdan iborat.
- Har bir qatorda 12 ta umumiy maqsadli I/U (GPIO) pinlari mavjud.
Umumiy pin ko'rsatmalari
Quyida umumiy pin ko'rsatmalari keltirilgan.
Eslatma: PIN-kod haqida batafsil ma'lumot olish uchun Intel Agilex FPGA IP foydalanuvchi qo'llanmasining tashqi xotira protokoli uchun maxsus protokol bo'limidagi Intel Agilex FPGA EMIF IP PIN va resurslarni rejalashtirish bo'limiga qarang.
- Berilgan tashqi xotira interfeysi uchun pinlar bir xil kiritish/chiqarish qatorida joylashganligiga ishonch hosil qiling.
- Bir nechta banklarni qamrab oladigan interfeyslar quyidagi talablarga javob berishi kerak:
- Banklar bir-biriga ulashgan bo'lishi kerak. Qo'shni banklar haqida ma'lumot olish uchun Tashqi xotira interfeyslari Intel Agilex FPGA IP foydalanuvchi qo'llanmasidagi EMIF arxitekturasi: I/O Bank mavzusiga qarang.
- Barcha manzillar, buyruqlar va tegishli pinlar bitta subbankda bo'lishi kerak.
- Manzil, buyruq va ma'lumotlar pinlari quyi bankni quyidagi shartlarda baham ko'rishi mumkin:
- Manzil, buyruq va ma'lumotlar pinlari kirish/chiqarish chizig'ini baham ko'ra olmaydi.
- Manzil va buyruqlar bankidagi faqat foydalanilmagan I/U qatorida ma'lumotlar pinlari bo'lishi mumkin.
Jadval 4. Umumiy Pin cheklovlari
| Signal turi | Cheklov |
| Data Strobe | DQ guruhiga tegishli barcha signallar bir xil kiritish/chiqarish chizig'ida joylashishi kerak. |
| Ma'lumotlar | Tegishli DQ pinlari bir xil kiritish/chiqarish chizig'ida joylashgan bo'lishi kerak. Ikki tomonlama ma'lumotlar liniyalarini qo'llab-quvvatlamaydigan protokollar uchun o'qish signallari yozish signallaridan alohida guruhlanishi kerak. |
| Manzil va buyruq | Manzil va buyruq pinlari kiritish/chiqarish sub-bankida oldindan belgilangan joylarda joylashishi kerak. |
Eslatma: PIN-kod haqida batafsil ma'lumot olish uchun Intel Agilex FPGA IP foydalanuvchi qo'llanmasining tashqi xotira protokoli uchun maxsus protokol bo'limidagi Intel Agilex FPGA EMIF IP PIN va resurslarni rejalashtirish bo'limiga qarang.
- Berilgan tashqi xotira interfeysi uchun pinlar bir xil kiritish/chiqarish qatorida joylashganligiga ishonch hosil qiling.
- Bir nechta banklarni qamrab oladigan interfeyslar quyidagi talablarga javob berishi kerak:
- Banklar bir-biriga ulashgan bo'lishi kerak. Qo'shni banklar haqida ma'lumot olish uchun Tashqi xotira interfeyslari Intel Agilex FPGA IP foydalanuvchi qo'llanmasidagi EMIF arxitekturasi: I/O Bank mavzusiga qarang.
- Barcha manzillar, buyruqlar va tegishli pinlar bitta subbankda bo'lishi kerak.
- Manzil, buyruq va ma'lumotlar pinlari quyi bankni quyidagi shartlarda baham ko'rishi mumkin:
- Manzil, buyruq va ma'lumotlar pinlari kirish/chiqarish chizig'ini baham ko'ra olmaydi.
- Manzil va buyruqlar bankidagi faqat foydalanilmagan I/U qatorida ma'lumotlar pinlari bo'lishi mumkin.
Dizayn yaratish ExampTG konfiguratsiya opsiyasi bilan
Yaratilgan EMIF dizayni, masalanample trafik generator blokini (TG) o'z ichiga oladi. Odatiy bo'lib, dizayn example oddiy TG blokidan (altera_tg_avl) foydalanadi, uni faqat qattiq kodlangan trafik sxemasini qayta ishga tushirish uchun tiklash mumkin. Agar kerak bo'lsa, o'rniga konfiguratsiya qilinadigan trafik generatorini (TG2) yoqishni tanlashingiz mumkin. Sozlanishi mumkin bo'lgan trafik generatorida (TG2) (altera_tg_avl_2) siz nazorat registrlari orqali real vaqt rejimida trafik sxemasini sozlashingiz mumkin, ya'ni trafik sxemasini o'zgartirish yoki qayta ishga tushirish uchun dizaynni qayta kompilyatsiya qilishingiz shart emas. Ushbu trafik generatori EMIF boshqaruv interfeysida yuboradigan trafik turini yaxshi nazorat qiladi. Bundan tashqari, u buzilish haqida batafsil ma'lumotni o'z ichiga olgan holat registrlarini taqdim etadi.
Dizaynda trafik generatorini yoqish Example
Sozlanishi mumkin bo'lgan trafik generatorini EMIF parametr muharriridagi Diagnostics yorlig'idan yoqishingiz mumkin. Sozlanishi mumkin bo'lgan trafik generatorini yoqish uchun Diagnostics yorlig'ida Configurable Avalon trafik generator 2.0 dan foydalanishni yoqing.
6-rasm.
- Siz standart trafik naqshini o'chirib qo'yishingiz mumkintage yoki foydalanuvchi tomonidan sozlangan trafik stage, lekin sizda kamida bitta s bo'lishi keraktage yoqilgan. Ushbu s haqida ma'lumot olish uchuntages, Tashqi xotira interfeyslari Intel Agilex FPGA IP foydalanuvchi qoʻllanmasidagi Standart trafik namunasi va foydalanuvchi tomonidan sozlangan trafik naqshiga qarang.
- TG2 sinov muddati parametri faqat standart trafik sxemasiga tegishli. Siz qisqa, o'rta yoki cheksiz sinov muddatini tanlashingiz mumkin.
- TG2 konfiguratsiya interfeysi rejimi parametri uchun ikkita qiymatdan birini tanlashingiz mumkin:
- JTAG: Tizim konsolida GUI-dan foydalanishga ruxsat beradi. Qo'shimcha ma'lumot olish uchun tashqi xotira interfeyslari Intel Agilex FPGA IP foydalanuvchi qo'llanmasida Traffic Generator konfiguratsiya interfeysiga qarang.
- Eksport: Trafik naqshini boshqarish uchun maxsus RTL mantig'idan foydalanishga ruxsat beradi.
Dizayndan foydalanish ExampEMIF Debug Toolkit bilan
EMIF disk raskadrovka asboblar to'plamini ishga tushirishdan oldin, qurilmangizni dasturlash bilan sozlaganingizga ishonch hosil qiling file EMIF Debug Toolkit yoqilgan. EMIF Debug Toolkit dasturini ishga tushirish uchun quyidagi amallarni bajaring:
- Intel Quartus Prime dasturida Tools ➤ System Debugging Tools ➤ System Console ni tanlab, tizim konsolini oching.
- [Agar loyihangiz Intel Quartus Prime dasturida allaqachon ochiq boʻlsa, ushbu bosqichni oʻtkazib yuboring.] Tizim konsolida SRAM obyektini yuklang. file (.sof) yordamida platani dasturlashtirasiz (Tashqi xotira interfeyslari Intel Agilex FPGA IP foydalanuvchi qoʻllanmasida EMIF disk raskadrovka asboblar toʻplamidan foydalanish uchun zarur shartlar boʻlimida tasvirlanganidek).
- Nosozliklarni tuzatish uchun misollarni tanlang.
- EMIF kalibrlash nosozliklarini tuzatish uchun “Dizaynni yaratish” bo‘limida tavsiflanganidek EMIF kalibrlash nosozliklarini tuzatish asboblar to‘plamini tanlang.ampKalibrlash nosozliklarini tuzatish opsiyasi bilan. Shu bilan bir qatorda, Trafik generatorini tuzatish uchun EMIF TG Configuration Toolkit ni tanlang.ampTG konfiguratsiya opsiyasi bilan.
- Asosiyni ochish uchun Ochish asboblar to'plamini bosing view EMIF disk raskadrovka asboblar to'plamidan.
- Agar dasturlashtirilgan dizaynda bir nechta EMIF namunalari mavjud bo'lsa, ustunni tanlang (JTAG master) va asboblar to'plamini faollashtirish uchun EMIF misolining xotira interfeysi identifikatori.
- Asboblar to'plamiga interfeys parametrlari va kalibrlash holatini o'qishga ruxsat berish uchun "Interfeysni faollashtirish" tugmasini bosing.
- Bir vaqtning o'zida bitta interfeysni disk raskadrovka qilishingiz kerak; shuning uchun dizayndagi boshqa interfeysga ulanish uchun avval joriy interfeysni o'chirib qo'yishingiz kerak.
Quyidagilar sobiqampmos ravishda EMIF Calibration Debug Toolkit va EMIF TG Configuration Toolkit: hisobotlari.
Eslatma: Kalibrlashda nosozliklarni tuzatish bo'yicha batafsil ma'lumot olish uchun Intel Agilex FPGA IP foydalanuvchi qo'llanmasidagi Tashqi xotira interfeysi disk raskadrovka asboblar to'plami bilan nosozliklarni tuzatish bo'limiga qarang.
Eslatma: Trafik generatorini nosozliklarni tuzatish bo'yicha batafsil ma'lumot uchun Tashqi xotira interfeyslari Intel Agilex FPGA IP foydalanuvchi qo'llanmasida Traffic Generator konfiguratsiyasi foydalanuvchi interfeysiga qarang.
Dizayn Example Tashqi xotira interfeyslari uchun tavsif Intel Agilex FPGA IP
EMIF IP-ni parametrlashtirganda va yaratganingizda, tizim simulyatsiya va sintez uchun katalog yaratishini belgilashingiz mumkin. file to'plamlarni o'rnating va hosil qiling file avtomatik ravishda o'rnatiladi. Ex ostida Simulyatsiya yoki Sintez ni tanlasangizampdizayn Files haqida Example Dizaynlar yorlig'ida tizim to'liq simulyatsiya yaratadi file to'plam yoki to'liq sintez file sizning tanlovingizga mos ravishda o'rnating.
Sintez dizayni Example
Sintez dizayni, masalanample quyidagi rasmda ko'rsatilgan asosiy bloklarni o'z ichiga oladi.
- Sintezlanadigan Avalon®-MM bo'lgan trafik generatoriampparametrlangan manzillar soniga o'qish va yozishning psevdo-tasodifiy naqshini amalga oshiradigan drayver. Trafik generatori shuningdek, xotiradan o'qilgan ma'lumotlarning yozma ma'lumotlarga mos kelishini ta'minlash uchun nazorat qiladi va aks holda nosozlikni tasdiqlaydi.
- Xotira interfeysining namunasi, unga quyidagilar kiradi:
- Avalon-MM interfeysi va AFI interfeysi o'rtasida moderatsiya qiluvchi xotira tekshiruvi.
- Xotira boshqaruvchisi va tashqi xotira qurilmalari o'rtasida o'qish va yozish operatsiyalarini bajarish uchun interfeys bo'lib xizmat qiluvchi PHY.
Shakl 7. Sintez dizayni Example
Eslatma: Agar PLL almashish rejimi, DLL almashish rejimi yoki OCT almashish rejimi parametrlaridan biri yoki bir nechtasi almashish yo'qligidan boshqa har qanday qiymatga o'rnatilgan bo'lsa, sintez dizayni oldingiample ikkita trafik generatori/xotira interfeysi misollarini o'z ichiga oladi. Ikki trafik generatori/xotira interfeysi misollari faqat parametr sozlamalari bilan belgilangan umumiy PLL/DLL/OCT ulanishlari bilan bog'langan. Trafik generatori/xotira interfeysi misollari sizning dizayningizda bunday ulanishlarni qanday amalga oshirishingiz mumkinligini ko'rsatadi.
Simulyatsiya dizayni Example
Simulyatsiya dizayni, masalanample quyidagi rasmda ko'rsatilgan asosiy bloklarni o'z ichiga oladi.
- Sintez dizaynining namunasi, masalanample. Oldingi bo'limda tasvirlanganidek, sintez dizayni example trafik generatorini, kalibrlash komponentini va xotira interfeysining namunasini o'z ichiga oladi. Tez simulyatsiya uchun mos bo'lsa, bu bloklar mavhum simulyatsiya modellari uchun sukut bo'yicha.
- Xotira protokoli spetsifikatsiyalariga mos keladigan umumiy model sifatida ishlaydigan xotira modeli. Ko'pincha xotira sotuvchilari o'zlarining maxsus xotira komponentlari uchun simulyatsiya modellarini taqdim etadilar, ularni siz ulardan yuklab olishingiz mumkin websaytlar.
- Umumiy o'tish yoki muvaffaqiyatsizlik holatini bildirish uchun tashqi xotira interfeysi IP va trafik generatoridan holat signallarini kuzatuvchi holat tekshiruvi.
Shakl 10. Simulyatsiya dizayni Example
Example Dizaynlar interfeysi yorlig'i
Parametr muharriri Example Dizaynlar yorlig'i, bu sizning dizayningizni parametrlash va yaratishga imkon beradiamples.
Tashqi xotira interfeyslari Intel Agilex FPGA IP Design ExampFoydalanuvchi uchun qo'llanma arxivlari
IP versiyalari Intel Quartus Prime Design Suite dasturiy ta'minotining v19.1 gacha bo'lgan versiyalari bilan bir xil. Intel Quartus Prime Design Suite dasturiy ta'minotining 19.2 yoki undan keyingi versiyasidan IP-lar yangi IP-versiyalash sxemasiga ega. Agar IP-yadro versiyasi ro'yxatda bo'lmasa, oldingi IP-yadro versiyasi uchun foydalanuvchi qo'llanmasi amal qiladi.
Tashqi xotira interfeyslari uchun hujjatlarni qayta ko'rib chiqish tarixi Intel Agilex FPGA IP Design ExampFoydalanuvchi uchun qo'llanma
| Hujjat versiyasi | Intel Quartus Prime versiyasi | IP versiyasi | O'zgarishlar |
| 2021.06.21 | 21.2 | 2.4.2 | In Dizayn ExampTez boshlash bob:
• ga eslatma qo'shildi Intel Agilex EMIF Design Ex. kompilyatsiya va dasturlashample mavzu. • Sarlavha o'zgartirildi Dizayn yaratish ExampKalibrlash nosozliklarini tuzatish opsiyasi bilan mavzu. • qo'shildi Dizayn yaratish ExampTG konfiguratsiya opsiyasi bilan va Dizaynda trafik generatorini yoqish Example mavzular. • 2, 3 va 4-bosqichlar o'zgartirildi, bir nechta raqamlar yangilandi va eslatma qo'shildi Dizayndan foydalanish ExampEMIF Debug Toolkit bilan mavzu. |
| 2021.03.29 | 21.1 | 2.4.0 | In Dizayn ExampTez boshlash bob:
• ga eslatma qo'shildi Sintezlanadigan EMIF dizaynini yaratish Example va EMIF dizaynini yaratish ExampSimulyatsiya uchun mavzular. • Yangilangan File In struktura diagrammasi EMIF dizaynini yaratish ExampSimulyatsiya uchun mavzu. |
| 2020.12.14 | 20.4 | 2.3.0 | In Dizayn ExampTez boshlash bobiga quyidagi o‘zgartirishlar kiritildi:
• Yangilangan Sintezlanadigan EMIF dizaynini yaratish Example mavzu ko'p EMIF dizaynlarni o'z ichiga oladi. • 3-bosqichdagi raqam yangilandi EMIF dizaynini yaratish ExampSimulyatsiya uchun mavzu. |
| 2020.10.05 | 20.3 | 2.3.0 | In Dizayn ExampTez boshlash qo'llanmasi bobiga quyidagi o‘zgartirishlar kiritildi:
• In EMIF loyihasini yaratish, 6-bosqichda tasvirni yangiladi. • In Sintezlanadigan EMIF dizaynini yaratish Example, 3-bosqichdagi raqamni yangiladi. • In EMIF dizaynini yaratish ExampSimulyatsiya uchun, 3-bosqichdagi raqamni yangiladi. • In Simulyatsiya va apparatni amalga oshirish, ikkinchi jadvaldagi kichik xatolikni tuzatdi. • In Dizayndan foydalanish ExampEMIF Debug Toolkit bilan, o'zgartirilgan 6-bosqich, 7 va 8-bosqichlar qo'shildi. |
| davom etdi… | |||
| Hujjat versiyasi | Intel Quartus Prime versiyasi | IP versiyasi | O'zgarishlar |
| 2020.04.13 | 20.1 | 2.1.0 | • ichida Haqida bobda jadvalga o'zgartirish kiritildi
Chiqarish ma'lumotlari mavzu. • ichida Dizayn ExampTez boshlash qo'llanmasi bob: — Oʻzgartirilgan 7-bosqich va tegishli rasm, ichida Sintezlanadigan EMIF dizaynini yaratish Example mavzu. - O'zgartirilgan Dizaynni yaratish ExampNosozliklarni tuzatish opsiyasi bilan mavzu. - O'zgartirilgan Dizayndan foydalanish ExampEMIF Debug Toolkit bilan mavzu. |
| 2019.12.16 | 19.4 | 2.0.0 | • ichida Dizayn ExampTez boshlash bob:
— 6-bosqichdagi rasm yangilandi EMIF loyihasini yaratish mavzu. — 4-bosqichdagi rasm yangilandi Sintezlanadigan EMIF dizaynini yaratish Example mavzu. — 4-bosqichdagi rasm yangilandi EMIF dizaynini yaratish ExampSimulyatsiya uchun mavzu. — Oʻzgartirilgan 5-bosqich EMIF dizaynini yaratish ExampSimulyatsiya uchun mavzu. - O'zgartirilgan Umumiy pin ko'rsatmalari va Qo'shni banklar bo'limlari Intel Agilex EMIF IP uchun PIN joylashtirish mavzu. |
| 2019.10.18 | 19.3 | • ichida EMIF loyihasini yaratish mavzu, rasm 6-band bilan yangilandi.
• ichida EMIF IP-ni yaratish va sozlash mavzu, raqam 1-bosqich bilan yangilandi. • dagi jadvalda Intel Agilex EMIF parametr muharriri bo'yicha ko'rsatmalar mavzu, tavsifini o'zgartirdi Kengash tab. • ichida Sintezlanadigan EMIF dizaynini yaratish Example va EMIF dizaynini yaratish ExampSimulyatsiya uchun mavzular, har bir mavzuning 3-bosqichidagi rasmni yangiladi. • ichida EMIF dizaynini yaratish ExampSimulyatsiya uchun mavzu, yangilangan Yaratilgan simulyatsiya dizayni Example File Tuzilishi rasm va rasmdan keyin eslatmani o'zgartirdi. • ichida Sintezlanadigan EMIF dizaynini yaratish Example mavzu, bir nechta interfeyslar uchun qadam va raqam qo'shildi. |
|
| 2019.07.31 | 19.2 | 1.2.0 | • Qo'shilgan Tashqi xotira interfeyslari haqida Intel Agilex FPGA IP bo'lim va nashr ma'lumotlari.
• Yangilangan sanalar va versiya raqamlari. • Kichkina yaxshilanish Sintez dizayni Example dagi raqam Sintez dizayni Example mavzu. |
| 2019.04.02 | 19.1 | • Dastlabki nashr. |
Tashqi xotira interfeyslari uchun hujjatlarni qayta ko'rib chiqish tarixi Intel Agilex FPGA IP Design ExampFoydalanuvchi uchun qo'llanma
Hujjatlar / manbalar
 |
intel UG-20219 tashqi xotira interfeyslari Intel Agilex FPGA IP dizayni Example [pdf] Foydalanuvchi uchun qoʻllanma UG-20219 tashqi xotira interfeyslari Intel Agilex FPGA IP dizayni Example, UG-20219, Tashqi xotira interfeyslari Intel Agilex FPGA IP Design Example, Interfeyslar Intel Agilex FPGA IP Design Example, Agilex FPGA IP Design Example |
