UG-20219 வெளிப்புற நினைவக இடைமுகங்கள் Intel Agilex FPGA IP வடிவமைப்பு Example
வெளிப்புற நினைவக இடைமுகங்கள் பற்றி Intel® Agilexâ„¢ FPGA IP
தகவல் வெளியீடு
IP பதிப்புகள் v19.1 வரை உள்ள Intel® Quartus® Prime Design Suite மென்பொருள் பதிப்புகளைப் போலவே இருக்கும். Intel Quartus Prime Design Suite மென்பொருள் பதிப்பு 19.2 அல்லது அதற்குப் பிறகு, IP கோர்கள் புதிய IP பதிப்புத் திட்டத்தைக் கொண்டுள்ளன. IP பதிப்பு திட்டம் (XYZ) எண் ஒரு மென்பொருள் பதிப்பில் இருந்து மற்றொன்றுக்கு மாறுகிறது. இதில் ஒரு மாற்றம்:
- எக்ஸ் என்பது ஐபியின் முக்கிய திருத்தத்தைக் குறிக்கிறது. உங்கள் Intel Quartus Prime மென்பொருளைப் புதுப்பித்தால், நீங்கள் ஐபியை மீண்டும் உருவாக்க வேண்டும்.
- IP புதிய அம்சங்களை உள்ளடக்கியதாக Y குறிக்கிறது. இந்தப் புதிய அம்சங்களைச் சேர்க்க உங்கள் ஐபியை மீண்டும் உருவாக்கவும்.
- ஐபி சிறிய மாற்றங்களை உள்ளடக்கியது என்பதை Z குறிக்கிறது. இந்த மாற்றங்களைச் சேர்க்க உங்கள் ஐபியை மீண்டும் உருவாக்கவும்.
பொருள் விளக்கம் ஐபி பதிப்பு 2.4.2 இன்டெல் குவார்டஸ் பிரைம் 21.2 வெளியீட்டு தேதி 2021.06.21
வடிவமைப்பு முன்னாள்ample வெளிப்புற நினைவக இடைமுகங்களுக்கான விரைவு தொடக்க வழிகாட்டி Intel Agilex™ FPGA IP
ஒரு தானியங்கி வடிவமைப்பு முன்னாள்ampIntel Agilex™ வெளிப்புற நினைவக இடைமுகங்களுக்கு le ஓட்டம் கிடைக்கிறது. ஜெனரேட் எக்ஸ்ampEx இல் le வடிவமைப்புகள் பொத்தான்ample வடிவமைப்புகள் தாவல் தொகுப்பு மற்றும் உருவகப்படுத்துதல் வடிவமைப்பைக் குறிப்பிடவும் மற்றும் உருவாக்கவும் உங்களை அனுமதிக்கிறதுample file உங்கள் EMIF ஐபியை சரிபார்க்க நீங்கள் பயன்படுத்தக்கூடிய தொகுப்புகள். நீங்கள் முன்னாள் வடிவமைப்பை உருவாக்கலாம்ampIntel FPGA டெவலப்மெண்ட் கிட் அல்லது நீங்கள் உருவாக்கும் எந்த EMIF ஐபிக்கும் பொருந்தும். நீங்கள் முன்னாள் வடிவமைப்பைப் பயன்படுத்தலாம்ampஉங்கள் மதிப்பீட்டிற்கு உதவ, அல்லது உங்கள் சொந்த அமைப்பின் தொடக்க புள்ளியாக.
பொது வடிவமைப்பு Example பணிப்பாய்வுகள்
EMIF திட்டத்தை உருவாக்குதல்
இன்டெல் குவார்டஸ் பிரைம் மென்பொருள் பதிப்பு 17.1 மற்றும் அதற்குப் பிறகு, EMIF ஐபி மற்றும் வடிவமைப்பை உருவாக்கும் முன் நீங்கள் இன்டெல் குவார்டஸ் பிரைம் திட்டத்தை உருவாக்க வேண்டும்.ampலெ.
- இன்டெல் குவார்டஸ் பிரைம் மென்பொருளைத் துவக்கி, தேர்ந்தெடுக்கவும் File ➤ புதிய திட்ட வழிகாட்டி. அடுத்து என்பதைக் கிளிக் செய்யவும். வடிவமைப்பு முன்னாள்ample வெளிப்புற நினைவக இடைமுகங்களுக்கான விரைவு தொடக்க வழிகாட்டி Intel Agilex™ FPGA IP
- ஒரு கோப்பகத்தைக் குறிப்பிடவும் ( ), இன்டெல் குவார்டஸ் பிரைம் திட்டத்திற்கான பெயர் ( ), மற்றும் ஒரு உயர்மட்ட வடிவமைப்பு நிறுவனத்தின் பெயர் ( ) நீங்கள் உருவாக்க விரும்புகிறீர்கள். அடுத்து என்பதைக் கிளிக் செய்யவும்.
- வெற்று திட்டம் தேர்ந்தெடுக்கப்பட்டுள்ளதா என்பதை சரிபார்க்கவும். அடுத்ததை இரண்டு முறை கிளிக் செய்யவும்.
- குடும்பத்தின் கீழ், Intel Agilex என்பதைத் தேர்ந்தெடுக்கவும்.
- பெயர் வடிப்பானின் கீழ், சாதனத்தின் பகுதி எண்ணை உள்ளிடவும்.
- கிடைக்கும் சாதனங்களின் கீழ், பொருத்தமான சாதனத்தைத் தேர்ந்தெடுக்கவும்.
- முடி என்பதைக் கிளிக் செய்யவும்.
EMIF ஐபியை உருவாக்குதல் மற்றும் கட்டமைத்தல்
EMIF ஐபியை எவ்வாறு உருவாக்குவது மற்றும் கட்டமைப்பது என்பதை பின்வரும் படிகள் விளக்குகின்றன. இந்த ஒத்திகை ஒரு DDR4 இடைமுகத்தை உருவாக்குகிறது, ஆனால் படிகள் மற்ற நெறிமுறைகளுக்கு ஒத்ததாக இருக்கும். (இந்தப் படிகள் ஐபி கேடலாக் (தனிப்பட்ட) ஓட்டத்தைப் பின்பற்றுகின்றன; அதற்குப் பதிலாக பிளாட்ஃபார்ம் டிசைனர் (சிஸ்டம்) ஓட்டத்தைப் பயன்படுத்த நீங்கள் தேர்வுசெய்தால், படிகள் ஒரே மாதிரியாக இருக்கும்.)
- IP பட்டியல் சாளரத்தில், வெளிப்புற நினைவக இடைமுகங்கள் Intel Agilex FPGA IP ஐ தேர்ந்தெடுக்கவும். (IP பட்டியல் சாளரம் தெரியவில்லை என்றால், தேர்ந்தெடுக்கவும் View ➤ ஐபி பட்டியல்.)
- IP அளவுரு எடிட்டரில், EMIF IPக்கு ஒரு நிறுவனத்தின் பெயரை வழங்கவும் (நீங்கள் இங்கு வழங்கும் பெயர் file ஐபிக்கு பெயர்) மற்றும் ஒரு கோப்பகத்தைக் குறிப்பிடவும். உருவாக்கு என்பதைக் கிளிக் செய்யவும்.
- அளவுரு எடிட்டரில் பல தாவல்கள் உள்ளன, அங்கு உங்கள் EMIF செயல்படுத்தலைப் பிரதிபலிக்க அளவுருக்களை உள்ளமைக்க வேண்டும்.
Intel Agilex EMIF அளவுரு எடிட்டர் வழிகாட்டுதல்கள்
இந்த தலைப்பு Intel Agilex EMIF IP அளவுரு எடிட்டரில் உள்ள தாவல்களை அளவுருவாக்குவதற்கான உயர்-நிலை வழிகாட்டுதலை வழங்குகிறது.
அட்டவணை 1. EMIF அளவுரு எடிட்டர் வழிகாட்டுதல்கள்
| அளவுரு எடிட்டர் தாவல் | வழிகாட்டுதல்கள் |
| பொது | பின்வரும் அளவுருக்கள் சரியாக உள்ளிடப்பட்டுள்ளதா என்பதை உறுதிப்படுத்தவும்:
• சாதனத்திற்கான வேக தரம். • நினைவக கடிகார அதிர்வெண். • PLL குறிப்பு கடிகார அதிர்வெண். |
| நினைவகம் | • உங்கள் நினைவக சாதனத்தில் உள்ள அளவுருக்களை உள்ளிட தரவுத் தாளைப் பார்க்கவும் நினைவகம் தாவல்.
• ALERT# பின்னுக்கான குறிப்பிட்ட இடத்தையும் உள்ளிட வேண்டும். (DDR4 நினைவக நெறிமுறைக்கு மட்டுமே பொருந்தும்.) |
| மேம் I/O | • ஆரம்ப திட்ட விசாரணைகளுக்கு, நீங்கள் இயல்புநிலை அமைப்புகளைப் பயன்படுத்தலாம்
மேம் I/O தாவல். • மேம்பட்ட வடிவமைப்பு சரிபார்ப்புக்கு, உகந்த முடிவு அமைப்புகளைப் பெற நீங்கள் பலகை உருவகப்படுத்துதலைச் செய்ய வேண்டும். |
| FPGA I/O | • ஆரம்ப திட்ட விசாரணைகளுக்கு, நீங்கள் இயல்புநிலை அமைப்புகளைப் பயன்படுத்தலாம்
FPGA I/O தாவல். • மேம்பட்ட வடிவமைப்பு சரிபார்ப்புக்கு, பொருத்தமான I/O தரநிலைகளைத் தேர்ந்தெடுக்க, தொடர்புடைய IBIS மாதிரிகளுடன் பலகை உருவகப்படுத்துதலைச் செய்ய வேண்டும். |
| மேம் டைமிங் | • ஆரம்ப திட்ட விசாரணைகளுக்கு, நீங்கள் இயல்புநிலை அமைப்புகளைப் பயன்படுத்தலாம்
மேம் டைமிங் தாவல். • மேம்பட்ட வடிவமைப்பு சரிபார்ப்புக்கு, உங்கள் நினைவக சாதனத்தின் தரவுத் தாளின் படி அளவுருக்களை உள்ளிட வேண்டும். |
| கட்டுப்படுத்தி | உங்கள் நினைவக கட்டுப்படுத்திக்கு தேவையான கட்டமைப்பு மற்றும் நடத்தைக்கு ஏற்ப கட்டுப்படுத்தி அளவுருக்களை அமைக்கவும். |
| நோய் கண்டறிதல் | இல் உள்ள அளவுருக்களைப் பயன்படுத்தலாம் நோய் கண்டறிதல் உங்கள் நினைவக இடைமுகத்தை சோதனை செய்வதற்கும் பிழைத்திருத்தம் செய்வதற்கும் உதவும் tab. |
| Example வடிவமைப்புகள் | தி Example வடிவமைப்புகள் தாவல் வடிவமைப்பை உருவாக்க உங்களை அனுமதிக்கிறதுampதொகுப்பு மற்றும் உருவகப்படுத்துதலுக்கான les. உருவாக்கப்பட்ட வடிவமைப்பு முன்னாள்ample என்பது EMIF ஐபி மற்றும் நினைவக இடைமுகத்தை சரிபார்க்க சீரற்ற போக்குவரத்தை உருவாக்கும் இயக்கி ஆகியவற்றைக் கொண்ட ஒரு முழுமையான EMIF அமைப்பாகும். |
தனிப்பட்ட அளவுருக்கள் பற்றிய விரிவான தகவலுக்கு, வெளிப்புற நினைவக இடைமுகங்கள் Intel Agilex FPGA IP பயனர் வழிகாட்டியில் உங்கள் நினைவக நெறிமுறைக்கான பொருத்தமான அத்தியாயத்தைப் பார்க்கவும்.
ஒருங்கிணைக்கக்கூடிய EMIF வடிவமைப்பை உருவாக்குதல் Example
Intel Agilex டெவலப்மெண்ட் கிட்டுக்கு, பெரும்பாலான Intel Agilex EMIF IP அமைப்புகளை அவற்றின் இயல்புநிலை மதிப்புகளில் விட்டுவிடுவது போதுமானது. ஒருங்கிணைக்கக்கூடிய வடிவமைப்பை உருவாக்க, முன்னாள்ample, இந்த வழிமுறைகளைப் பின்பற்றவும்:
- முன்னாள் மீதுample வடிவமைப்புகள் தாவலில், தொகுப்பு பெட்டி சரிபார்க்கப்பட்டதா என்பதை உறுதிப்படுத்தவும்.
- நீங்கள் ஒற்றை இடைமுகத்தை செயல்படுத்தினால் example வடிவமைப்பு, EMIF IP ஐ கட்டமைத்து கிளிக் செய்யவும் File➤ தற்போதைய அமைப்பை பயனர் ஐபி மாறுபாட்டில் சேமிக்க சேமிக்கவும் file ( .ip).
- நீங்கள் ஒரு முன்னாள் செயல்படுத்தினால்ample பல இடைமுகங்களுடன் வடிவமைப்பு, விரும்பிய இடைமுகங்களின் எண்ணிக்கைக்கு IPகளின் எண்ணிக்கையைக் குறிப்பிடவும். தேர்ந்தெடுக்கப்பட்ட ஐபிகளின் எண்ணிக்கையைப் போலவே EMIF ஐடியின் மொத்த எண்ணிக்கையையும் நீங்கள் பார்க்கலாம். ஒவ்வொரு இடைமுகத்தையும் கட்டமைக்க இந்த படிகளைப் பின்பற்றவும்:
- அளவுத்திருத்த IP க்கு இடைமுகத்தின் இணைப்பைக் குறிப்பிட, Cal-IP ஐத் தேர்ந்தெடுக்கவும்.
- அனைத்து அளவுரு எடிட்டர் தாவலில் அதற்கேற்ப EMIF ஐபியை உள்ளமைக்கவும்.
- முன்னாள் பக்கத்துக்குத் திரும்புampவடிவமைப்பு தாவலைத் தேர்ந்தெடுத்து, விரும்பிய EMIF ஐடியில் கேப்சர் என்பதைக் கிளிக் செய்யவும்.
- அனைத்து EMIF ஐடிக்கும் படி a முதல் c வரை மீண்டும் செய்யவும்.
- கைப்பற்றப்பட்ட அளவுருக்களை அகற்ற, அழி பொத்தானைக் கிளிக் செய்து, EMIF ஐபியில் மாற்றங்களைச் செய்ய, a முதல் c வரை மீண்டும் செய்யவும்.
- கிளிக் செய்யவும் File➤ தற்போதைய அமைப்பை பயனர் ஐபி மாறுபாட்டில் சேமிக்க சேமிக்கவும் file ( .ip).
- நீங்கள் ஒற்றை இடைமுகத்தை செயல்படுத்தினால் example வடிவமைப்பு, EMIF IP ஐ கட்டமைத்து கிளிக் செய்யவும் File➤ தற்போதைய அமைப்பை பயனர் ஐபி மாறுபாட்டில் சேமிக்க சேமிக்கவும் file ( .ip).
- Ex ஐ உருவாக்கு என்பதைக் கிளிக் செய்யவும்ampசாளரத்தின் மேல் வலது மூலையில் வடிவமைப்பு.
- EMIF வடிவமைப்பிற்கான கோப்பகத்தைக் குறிப்பிடவும்ample மற்றும் சரி என்பதைக் கிளிக் செய்யவும். EMIF வடிவமைப்பின் வெற்றிகரமான தலைமுறை முன்னாள்ample பின்வருவனவற்றை உருவாக்குகிறது fileqii கோப்பகத்தின் கீழ் அமைக்கப்பட்டது.
- கிளிக் செய்யவும் File ➤ ஐபி அளவுரு எடிட்டர் புரோ சாளரத்திலிருந்து வெளியேற வெளியேறவும். கணினி கேட்கிறது, சமீபத்திய மாற்றங்கள் உருவாக்கப்படவில்லை. இப்போது உருவாக்கவா? அடுத்த ஓட்டத்தைத் தொடர வேண்டாம் என்பதைக் கிளிக் செய்யவும்.
- முன்னாள் திறக்கample வடிவமைப்பு, கிளிக் செய்யவும் File ➤ திட்டத்தைத் திறந்து, அதற்குச் செல்லவும் /ample_name>/qii/ed_synth.qpf மற்றும் திற என்பதைக் கிளிக் செய்யவும்.
குறிப்பு: வடிவமைப்பை தொகுத்தல் மற்றும் நிரலாக்கம் பற்றிய தகவலுக்கு முன்னாள்ample, பார்க்கவும்
Intel Agilex EMIF டிசைனை தொகுத்தல் மற்றும் நிரலாக்கம் Exampலெ.
படம் 4. உருவாக்கப்பட்ட ஒருங்கிணைக்கக்கூடிய வடிவமைப்பு Example File கட்டமைப்பு
இரண்டு அல்லது அதற்கு மேற்பட்ட வெளிப்புற நினைவக இடைமுகங்களைக் கொண்ட கணினியை உருவாக்குவது பற்றிய தகவலுக்கு, வடிவமைப்பு Ex ஐ உருவாக்குவதைப் பார்க்கவும்ample பல EMIF இடைமுகங்களுடன், வெளிப்புற நினைவக இடைமுகங்களில் Intel Agilex FPGA IP பயனர் வழிகாட்டி. பல இடைமுகங்களை பிழைத்திருத்துவது பற்றிய தகவலுக்கு, வெளிப்புற நினைவக இடைமுகங்கள் இன்டெல் அஜிலெக்ஸ் FPGA IP பயனர் கையேட்டில் இருக்கும் வடிவமைப்பில் EMIF கருவித்தொகுப்பை இயக்குவதைப் பார்க்கவும்.
குறிப்பு: நீங்கள் உருவகப்படுத்துதல் அல்லது தொகுப்பு தேர்வுப்பெட்டியைத் தேர்ந்தெடுக்கவில்லை என்றால், இலக்கு கோப்பகத்தில் பிளாட்ஃபார்ம் டிசைனர் வடிவமைப்பு மட்டுமே இருக்கும் fileஇன்டெல் குவார்டஸ் பிரைம் மென்பொருளால் நேரடியாக தொகுக்க முடியாதவை, ஆனால் உங்களால் முடியும் view அல்லது பிளாட்ஃபார்ம் டிசைனரில் திருத்தவும். இந்த சூழ்நிலையில் நீங்கள் தொகுப்பு மற்றும் உருவகப்படுத்துதலை உருவாக்க பின்வரும் கட்டளைகளை இயக்கலாம் file அமைக்கிறது.
- தொகுக்கக்கூடிய திட்டத்தை உருவாக்க, இலக்கு கோப்பகத்தில் quartus_sh -t make_qii_design.tclscript ஐ இயக்க வேண்டும்.
- உருவகப்படுத்துதல் திட்டத்தை உருவாக்க, நீங்கள் இலக்கு கோப்பகத்தில் quartus_sh -t make_sim_design.tcl ஸ்கிரிப்டை இயக்க வேண்டும்.
குறிப்பு: நீங்கள் முன்னாள் வடிவமைப்பை உருவாக்கியிருந்தால்ample பின்னர் அளவுரு எடிட்டரில் மாற்றங்களைச் செய்யுங்கள், நீங்கள் வடிவமைப்பை மீண்டும் உருவாக்க வேண்டும்ampஉங்கள் மாற்றங்கள் செயல்படுத்தப்படுவதைப் பார்க்க. புதிதாக உருவாக்கப்பட்ட வடிவமைப்பு முன்னாள்ample ஏற்கனவே இருக்கும் வடிவமைப்பை மேலெழுதவில்லைample files.
EMIF வடிவமைப்பை உருவாக்குதல் Exampஉருவகப்படுத்துதலுக்கான le
Intel Agilex டெவலப்மெண்ட் கிட்டுக்கு, பெரும்பாலான Intel Agilex EMIF IP அமைப்புகளை அவற்றின் இயல்புநிலை மதிப்புகளில் விட்டுவிடுவது போதுமானது. வடிவமைப்பை உருவாக்க முன்னாள்ampஉருவகப்படுத்துதலுக்கு, பின்வரும் படிகளைப் பின்பற்றவும்:
- முன்னாள் மீதுample வடிவமைப்புகள் தாவலில், உருவகப்படுத்துதல் பெட்டி சரிபார்க்கப்பட்டதா என்பதை உறுதிப்படுத்தவும். தேவையான சிமுலேஷன் HDL வடிவமைப்பையும் தேர்வு செய்யவும், Verilog அல்லது VHDL.
- EMIF ஐபியை உள்ளமைத்து கிளிக் செய்யவும் File ➤ தற்போதைய அமைப்பை பயனர் ஐபி மாறுபாட்டில் சேமிக்க சேமிக்கவும் file ( .ip).
- Ex ஐ உருவாக்கு என்பதைக் கிளிக் செய்யவும்ampசாளரத்தின் மேல் வலது மூலையில் வடிவமைப்பு.
- EMIF வடிவமைப்பிற்கான கோப்பகத்தைக் குறிப்பிடவும்ample மற்றும் சரி என்பதைக் கிளிக் செய்யவும். EMIF வடிவமைப்பின் வெற்றிகரமான தலைமுறை முன்னாள்ample பல உருவாக்குகிறது file ஒரு sim/ed_sim கோப்பகத்தின் கீழ், பல்வேறு ஆதரிக்கப்படும் சிமுலேட்டர்களை அமைக்கிறது.
- கிளிக் செய்யவும் File ➤ ஐபி அளவுரு எடிட்டர் புரோ சாளரத்திலிருந்து வெளியேற வெளியேறவும். கணினி கேட்கிறது, சமீபத்திய மாற்றங்கள் உருவாக்கப்படவில்லை. இப்போது உருவாக்கவா? அடுத்த ஓட்டத்தைத் தொடர வேண்டாம் என்பதைக் கிளிக் செய்யவும்.
உருவாக்கப்பட்ட உருவகப்படுத்துதல் வடிவமைப்பு Example File கட்டமைப்பு
குறிப்பு: External Memory Interfaces Intel Agilex FPGA IP ஆனது தற்போது VCS, ModelSim/QuestaSim மற்றும் Xcelium சிமுலேட்டர்களை மட்டுமே ஆதரிக்கிறது. எதிர்கால வெளியீடுகளில் கூடுதல் சிமுலேட்டர் ஆதரவு திட்டமிடப்பட்டுள்ளது.
குறிப்பு: நீங்கள் உருவகப்படுத்துதல் அல்லது தொகுப்பு தேர்வுப்பெட்டியைத் தேர்ந்தெடுக்கவில்லை என்றால், இலக்கு கோப்பகத்தில் பிளாட்ஃபார்ம் டிசைனர் வடிவமைப்பு மட்டுமே இருக்கும் fileஇன்டெல் குவார்டஸ் பிரைம் மென்பொருளால் நேரடியாக தொகுக்க முடியாதவை, ஆனால் உங்களால் முடியும் view அல்லது பிளாட்ஃபார்ம் டிசைனரில் திருத்தவும். இந்த சூழ்நிலையில் நீங்கள் தொகுப்பு மற்றும் உருவகப்படுத்துதலை உருவாக்க பின்வரும் கட்டளைகளை இயக்கலாம் file அமைக்கிறது.
- தொகுக்கக்கூடிய திட்டத்தை உருவாக்க, இலக்கு கோப்பகத்தில் quartus_sh -t make_qii_design.tcl ஸ்கிரிப்டை இயக்க வேண்டும்.
- உருவகப்படுத்துதல் திட்டத்தை உருவாக்க, நீங்கள் இலக்கு கோப்பகத்தில் quartus_sh -t make_sim_design.tcl ஸ்கிரிப்டை இயக்க வேண்டும்.
குறிப்பு: நீங்கள் முன்னாள் வடிவமைப்பை உருவாக்கியிருந்தால்ample பின்னர் அளவுரு எடிட்டரில் மாற்றங்களைச் செய்யுங்கள், நீங்கள் வடிவமைப்பை மீண்டும் உருவாக்க வேண்டும்ampஉங்கள் மாற்றங்கள் செயல்படுத்தப்படுவதைப் பார்க்க. புதிதாக உருவாக்கப்பட்ட வடிவமைப்பு முன்னாள்ample ஏற்கனவே இருக்கும் வடிவமைப்பை மேலெழுதவில்லைample files.
உருவகப்படுத்துதல் மற்றும் வன்பொருள் செயலாக்கம்
வெளிப்புற நினைவக இடைமுக உருவகப்படுத்துதலுக்கு, ஐபி உருவாக்கத்தின் போது கண்டறிதல் தாவலில் நீங்கள் அளவுத்திருத்தத்தைத் தவிர்க்கலாம் அல்லது முழு அளவுத்திருத்தத்தைத் தேர்ந்தெடுக்கலாம்.
EMIF உருவகப்படுத்துதல் மாதிரிகள்
இந்த அட்டவணை ஸ்கிப் அளவுத்திருத்தம் மற்றும் முழு அளவுத்திருத்த மாதிரிகளின் பண்புகளை ஒப்பிடுகிறது.
அட்டவணை 2. EMIF உருவகப்படுத்துதல் மாதிரிகள்: ஸ்கிப் அளவுத்திருத்தம் மற்றும் முழு அளவுத்திருத்தம்
| அளவுத்திருத்தத்தைத் தவிர்க்கவும் | முழு அளவுத்திருத்தம் |
| கணினி-நிலை உருவகப்படுத்துதல் பயனர் தர்க்கத்தில் கவனம் செலுத்துகிறது. | அளவுத்திருத்தத்தில் கவனம் செலுத்தும் நினைவக இடைமுக உருவகப்படுத்துதல். |
| அளவுத்திருத்தத்தின் விவரங்கள் கைப்பற்றப்படவில்லை. | அனைத்தையும் கைப்பற்றுகிறது கள்tagஅளவுத்திருத்தத்தின் es. |
| தரவைச் சேமித்து மீட்டெடுக்கும் திறன் கொண்டது. | லெவலிங், ஒரு பிட் டெஸ்க்யூ போன்றவை அடங்கும். |
| துல்லியமான செயல்திறனைக் குறிக்கிறது. | |
| பலகை வளைவைக் கருத்தில் கொள்ளவில்லை. | |
RTL உருவகப்படுத்துதல் மற்றும் வன்பொருள் செயலாக்கம்
இந்த அட்டவணை EMIF உருவகப்படுத்துதலுக்கும் வன்பொருள் செயலாக்கத்திற்கும் இடையே உள்ள முக்கிய வேறுபாடுகளை எடுத்துக்காட்டுகிறது.
அட்டவணை 3. EMIF RTL உருவகப்படுத்துதல் மற்றும் வன்பொருள் செயலாக்கம்
| RTL உருவகப்படுத்துதல் | வன்பொருள் செயல்படுத்தல் |
| Nios® துவக்கம் மற்றும் அளவுத்திருத்தக் குறியீடு இணையாகச் செயல்படும். | நியோஸ் துவக்கம் மற்றும் அளவுத்திருத்த குறியீடு வரிசையாக இயங்குகிறது. |
| இடைமுகங்கள் உருவகப்படுத்துதலில் ஒரே நேரத்தில் cal_done சமிக்ஞையை உறுதிப்படுத்துகின்றன. | ஃபிட்டர் செயல்பாடுகள் அளவுத்திருத்தத்தின் வரிசையைத் தீர்மானிக்கின்றன, மேலும் இடைமுகங்கள் ஒரே நேரத்தில் cal_done ஐ உறுதிப்படுத்தாது. |
உங்கள் வடிவமைப்பின் பயன்பாட்டிற்கான போக்குவரத்து வடிவங்களின் அடிப்படையில் RTL உருவகப்படுத்துதல்களை இயக்க வேண்டும். RTL உருவகப்படுத்துதல் PCB ட்ரேஸ் தாமதங்களை மாதிரியாகக் கொண்டிருக்கவில்லை என்பதை நினைவில் கொள்ளவும், இது RTL உருவகப்படுத்துதல் மற்றும் வன்பொருள் செயலாக்கத்திற்கு இடையே உள்ள தாமதத்தில் ஒரு முரண்பாட்டை ஏற்படுத்தக்கூடும்.
ModelSim உடன் வெளிப்புற நினைவக இடைமுகம் IP ஐ உருவகப்படுத்துதல்
EMIF வடிவமைப்பை எவ்வாறு உருவகப்படுத்துவது என்பதை இந்த செயல்முறை காட்டுகிறதுampலெ.
- மென்டர் கிராபிக்ஸ்* மாடல்சிம் மென்பொருளைத் தொடங்கி, தேர்ந்தெடுக்கவும் File ➤ கோப்பகத்தை மாற்றவும். உருவாக்கப்பட்ட வடிவமைப்பில் உள்ள sim/ed_sim/mentor கோப்பகத்திற்கு செல்லவும்ample கோப்புறை.
- டிரான்ஸ்கிரிப்ட் சாளரம் திரையின் அடிப்பகுதியில் காட்டப்பட்டுள்ளதா என்பதைச் சரிபார்க்கவும். டிரான்ஸ்கிரிப்ட் சாளரம் தெரியவில்லை என்றால், கிளிக் செய்வதன் மூலம் அதைக் காண்பிக்கவும் View ➤ டிரான்ஸ்கிரிப்ட்.
- டிரான்ஸ்கிரிப்ட் சாளரத்தில், source msim_setup.tcl ஐ இயக்கவும்.
- source msim_setup.tcl இயங்கி முடித்த பிறகு, டிரான்ஸ்கிரிப்ட் சாளரத்தில் ld_debug ஐ இயக்கவும்.
- ld_debug இயங்கி முடித்த பிறகு, Objects சாளரம் காட்டப்படுகிறதா என்பதைச் சரிபார்க்கவும். பொருள்கள் சாளரம் தெரியவில்லை என்றால், கிளிக் செய்வதன் மூலம் அதைக் காண்பிக்கவும் View ➤ பொருள்கள்.
- பொருள்கள் சாளரத்தில், வலது கிளிக் செய்து அலையைச் சேர் என்பதைத் தேர்ந்தெடுப்பதன் மூலம் நீங்கள் உருவகப்படுத்த விரும்பும் சிக்னல்களைத் தேர்ந்தெடுக்கவும்.
- உருவகப்படுத்துதலுக்கான சிக்னல்களைத் தேர்ந்தெடுத்து முடித்த பிறகு, டிரான்ஸ்கிரிப்ட் சாளரத்தில் ரன் -ஆல் இயக்கவும். உருவகப்படுத்துதல் முடியும் வரை இயங்கும்.
- உருவகப்படுத்துதல் தெரியவில்லை என்றால், கிளிக் செய்யவும் View ➤ அலை.
Intel Agilex EMIF IPக்கான பின் பிளேஸ்மென்ட்
இந்த தலைப்பு முள் வைப்பதற்கான வழிகாட்டுதல்களை வழங்குகிறது.
முடிந்துவிட்டதுview
Intel Agilex FPGAகள் பின்வரும் கட்டமைப்பைக் கொண்டுள்ளன:
- ஒவ்வொரு சாதனத்திலும் 8 I/O வங்கிகள் வரை இருக்கும்.
- ஒவ்வொரு I/O வங்கியும் 2 துணை I/O வங்கிகளைக் கொண்டுள்ளது.
- ஒவ்வொரு துணை I/O வங்கியும் 4 பாதைகளைக் கொண்டுள்ளது.
- ஒவ்வொரு பாதையும் 12 பொது நோக்கத்திற்கான I/O (GPIO) ஊசிகளைக் கொண்டுள்ளது.
பொது பின் வழிகாட்டுதல்கள்
பின்வருபவை பொதுவான பின் வழிகாட்டுதல்கள்.
குறிப்பு: மேலும் விரிவான பின் தகவலுக்கு, வெளிப்புற நினைவக இடைமுகங்கள் Intel Agilex FPGA IP பயனர் கையேட்டில், உங்கள் வெளிப்புற நினைவக நெறிமுறைக்கான நெறிமுறை-குறிப்பிட்ட அத்தியாயத்தில் உள்ள Intel Agilex FPGA EMIF IP பின் மற்றும் வள திட்டமிடல் பகுதியைப் பார்க்கவும்.
- கொடுக்கப்பட்ட வெளிப்புற நினைவக இடைமுகத்திற்கான பின்கள் அதே I/O வரிசையில் இருப்பதை உறுதிசெய்யவும்.
- பல வங்கிகளை உள்ளடக்கிய இடைமுகங்கள் பின்வரும் தேவைகளைப் பூர்த்தி செய்ய வேண்டும்:
- வங்கிகள் ஒன்றன் பின் ஒன்றாக இருக்க வேண்டும். அருகிலுள்ள வங்கிகள் பற்றிய தகவலுக்கு, வெளிப்புற நினைவக இடைமுகங்கள் Intel Agilex FPGA IP பயனர் கையேட்டில் உள்ள EMIF கட்டமைப்பு: I/O வங்கி தலைப்பைப் பார்க்கவும்.
- அனைத்து முகவரி மற்றும் கட்டளை மற்றும் தொடர்புடைய பின்கள் ஒரு துணை வங்கிக்குள் இருக்க வேண்டும்.
- பின்வரும் நிபந்தனைகளின் கீழ் முகவரி மற்றும் கட்டளை மற்றும் தரவு பின்கள் துணை வங்கியைப் பகிரலாம்:
- முகவரி மற்றும் கட்டளை மற்றும் தரவு பின்கள் I/O லேனைப் பகிர முடியாது.
- முகவரி மற்றும் கட்டளை வங்கியில் பயன்படுத்தப்படாத I/O லேன் மட்டுமே டேட்டா பின்களைக் கொண்டிருக்கும்.
அட்டவணை 4. பொது முள் கட்டுப்பாடுகள்
| சிக்னல் வகை | கட்டுப்பாடு |
| டேட்டா ஸ்ட்ரோப் | DQ குழுவைச் சேர்ந்த அனைத்து சமிக்ஞைகளும் ஒரே I/O பாதையில் இருக்க வேண்டும். |
| தரவு | தொடர்புடைய DQ பின்கள் அதே I/O பாதையில் இருக்க வேண்டும். இருதரப்பு தரவு வரிகளை ஆதரிக்காத நெறிமுறைகளுக்கு, வாசிப்பு சமிக்ஞைகள் எழுதும் சமிக்ஞைகளிலிருந்து தனித்தனியாக தொகுக்கப்பட வேண்டும். |
| முகவரி மற்றும் கட்டளை | முகவரி மற்றும் கட்டளை ஊசிகள் I/O துணை வங்கிக்குள் முன் வரையறுக்கப்பட்ட இடங்களில் இருக்க வேண்டும். |
குறிப்பு: மேலும் விரிவான பின் தகவலுக்கு, வெளிப்புற நினைவக இடைமுகங்கள் Intel Agilex FPGA IP பயனர் கையேட்டில், உங்கள் வெளிப்புற நினைவக நெறிமுறைக்கான நெறிமுறை-குறிப்பிட்ட அத்தியாயத்தில் உள்ள Intel Agilex FPGA EMIF IP பின் மற்றும் வள திட்டமிடல் பகுதியைப் பார்க்கவும்.
- கொடுக்கப்பட்ட வெளிப்புற நினைவக இடைமுகத்திற்கான பின்கள் அதே I/O வரிசையில் இருப்பதை உறுதிசெய்யவும்.
- பல வங்கிகளை உள்ளடக்கிய இடைமுகங்கள் பின்வரும் தேவைகளைப் பூர்த்தி செய்ய வேண்டும்:
- வங்கிகள் ஒன்றன் பின் ஒன்றாக இருக்க வேண்டும். அருகிலுள்ள வங்கிகள் பற்றிய தகவலுக்கு, வெளிப்புற நினைவக இடைமுகங்கள் Intel Agilex FPGA IP பயனர் கையேட்டில் உள்ள EMIF கட்டமைப்பு: I/O வங்கி தலைப்பைப் பார்க்கவும்.
- அனைத்து முகவரி மற்றும் கட்டளை மற்றும் தொடர்புடைய பின்கள் ஒரு துணை வங்கிக்குள் இருக்க வேண்டும்.
- பின்வரும் நிபந்தனைகளின் கீழ் முகவரி மற்றும் கட்டளை மற்றும் தரவு பின்கள் துணை வங்கியைப் பகிரலாம்:
- முகவரி மற்றும் கட்டளை மற்றும் தரவு பின்கள் I/O லேனைப் பகிர முடியாது.
- முகவரி மற்றும் கட்டளை வங்கியில் பயன்படுத்தப்படாத I/O லேன் மட்டுமே டேட்டா பின்களைக் கொண்டிருக்கும்.
வடிவமைப்பை உருவாக்குதல் ExampTG கட்டமைப்பு விருப்பத்துடன் le
உருவாக்கப்பட்ட EMIF வடிவமைப்பு முன்னாள்ample ஒரு போக்குவரத்து ஜெனரேட்டர் தொகுதி (TG) அடங்கும். இயல்பாக, வடிவமைப்பு முன்னாள்ample ஒரு எளிய TG தொகுதியை (altera_tg_avl) பயன்படுத்துகிறது, இது கடின குறியிடப்பட்ட ட்ராஃபிக் முறையை மீண்டும் தொடங்குவதற்கு மட்டுமே மீட்டமைக்க முடியும். தேவைப்பட்டால், அதற்குப் பதிலாக உள்ளமைக்கக்கூடிய ட்ராஃபிக் ஜெனரேட்டரை (TG2) இயக்க நீங்கள் தேர்வு செய்யலாம். கட்டமைக்கக்கூடிய ட்ராஃபிக் ஜெனரேட்டரில் (TG2) (altera_tg_avl_2), ட்ராஃபிக் பேட்டர்னை நிகழ்நேரத்தில் கட்டுப்பாட்டுப் பதிவேடுகள் மூலம் கட்டமைக்கலாம்—அதாவது, டிராஃபிக் முறையை மாற்ற அல்லது மீண்டும் தொடங்குவதற்கு வடிவமைப்பை மீண்டும் தொகுக்க வேண்டியதில்லை. இந்த ட்ராஃபிக் ஜெனரேட்டர் EMIF கட்டுப்பாட்டு இடைமுகத்தில் அனுப்பும் போக்குவரத்தின் மீது சிறந்த கட்டுப்பாட்டை வழங்குகிறது. கூடுதலாக, இது விரிவான தோல்வித் தகவலைக் கொண்ட நிலைப் பதிவேடுகளை வழங்குகிறது.
டிசைனில் ட்ராஃபிக் ஜெனரேட்டரை இயக்குதல் Example
EMIF அளவுரு எடிட்டரில் உள்ள கண்டறிதல் தாவலில் இருந்து கட்டமைக்கக்கூடிய ட்ராஃபிக் ஜெனரேட்டரை இயக்கலாம். உள்ளமைக்கக்கூடிய ட்ராஃபிக் ஜெனரேட்டரை இயக்க, கண்டறியும் தாவலில் உள்ளமைக்கக்கூடிய Avalon ட்ராஃபிக் ஜெனரேட்டர் 2.0ஐப் பயன்படுத்து என்பதை இயக்கவும்.
படம் 6.
- இயல்புநிலை ட்ராஃபிக் பேட்டர்ன்களை முடக்க நீங்கள் தேர்வு செய்யலாம்tage அல்லது பயனர் உள்ளமைக்கப்பட்ட போக்குவரத்து stage, ஆனால் உங்களிடம் குறைந்தது ஒரு s இருக்க வேண்டும்tagஇ இயக்கப்பட்டது. இவை பற்றிய தகவல்களுக்கு எஸ்tages, வெளிப்புற நினைவக இடைமுகங்கள் Intel Agilex FPGA IP பயனர் வழிகாட்டியில் இயல்புநிலை போக்குவரத்து முறை மற்றும் பயனர்-உள்ளமைக்கப்பட்ட ட்ராஃபிக் பேட்டர்னைப் பார்க்கவும்.
- TG2 சோதனை கால அளவுரு இயல்புநிலை போக்குவரத்து முறைக்கு மட்டுமே பொருந்தும். குறுகிய, நடுத்தர அல்லது எல்லையற்ற சோதனை காலத்தை நீங்கள் தேர்வு செய்யலாம்.
- TG2 உள்ளமைவு இடைமுகப் பயன்முறை அளவுருவுக்கான இரண்டு மதிப்புகளில் ஒன்றை நீங்கள் தேர்வு செய்யலாம்:
- JTAG: கணினி கன்சோலில் GUI ஐப் பயன்படுத்த அனுமதிக்கிறது. மேலும் தகவலுக்கு, வெளிப்புற நினைவக இடைமுகங்கள் Intel Agilex FPGA IP பயனர் கையேட்டில் உள்ள ட்ராஃபிக் ஜெனரேட்டர் உள்ளமைவு இடைமுகத்தைப் பார்க்கவும்.
- ஏற்றுமதி: போக்குவரத்து முறையைக் கட்டுப்படுத்த தனிப்பயன் RTL தர்க்கத்தைப் பயன்படுத்த அனுமதிக்கிறது.
வடிவமைப்பு Ex ஐப் பயன்படுத்துதல்ampEMIF பிழைத்திருத்த கருவித்தொகுப்புடன் le
EMIF பிழைத்திருத்த கருவித்தொகுப்பைத் தொடங்குவதற்கு முன், உங்கள் சாதனத்தை நிரலாக்கத்துடன் கட்டமைத்துள்ளீர்கள் என்பதை உறுதிப்படுத்தவும் file அதில் EMIF பிழைத்திருத்த கருவித்தொகுப்பு இயக்கப்பட்டுள்ளது. EMIF பிழைத்திருத்த கருவித்தொகுப்பைத் தொடங்க, இந்தப் படிகளைப் பின்பற்றவும்:
- Intel Quartus Prime மென்பொருளில், Tools ➤ System Debugging Tools ➤ System Console என்பதைத் தேர்ந்தெடுத்து சிஸ்டம் கன்சோலைத் திறக்கவும்.
- [உங்கள் திட்டம் ஏற்கனவே Intel Quartus Prime மென்பொருளில் திறந்திருந்தால் இந்தப் படிநிலையைத் தவிர்க்கவும்.] சிஸ்டம் கன்சோலில், SRAM பொருளை ஏற்றவும் file (.sof) மூலம் நீங்கள் பலகையை நிரல் செய்தீர்கள் (External Memory Interfaces Intel Agilex FPGA IP பயனர் கையேட்டில் EMIF பிழைத்திருத்த கருவித்தொகுதியைப் பயன்படுத்துவதற்கான முன்நிபந்தனைகளில் விவரிக்கப்பட்டுள்ளது).
- பிழைத்திருத்தத்திற்கான நிகழ்வுகளைத் தேர்ந்தெடுக்கவும்.
- EMIF அளவுத்திருத்த பிழைத்திருத்தத்திற்கான EMIF அளவுத்திருத்த பிழைத்திருத்த கருவித்தொகுப்பைத் தேர்ந்தெடுங்கள், வடிவமைப்பை உருவாக்குதல் Ex இல் விவரிக்கப்பட்டுள்ளதுampஅளவுத்திருத்த பிழைத்திருத்த விருப்பத்துடன் le. மாற்றாக, ட்ராஃபிக் ஜெனரேட்டர் பிழைத்திருத்தத்திற்கான EMIF TG உள்ளமைவு கருவித்தொகுப்பைத் தேர்ந்தெடுக்கவும், வடிவமைப்பை உருவாக்குதல் Ex இல் விவரிக்கப்பட்டுள்ளதுampTG கட்டமைப்பு விருப்பத்துடன் le.
- பிரதானத்தைத் திறக்க, கருவித்தொகுப்பைத் திற என்பதைக் கிளிக் செய்யவும் view EMIF பிழைத்திருத்த கருவித்தொகுதி.
- திட்டமிடப்பட்ட வடிவமைப்பில் பல EMIF நிகழ்வுகள் இருந்தால், நெடுவரிசையைத் தேர்ந்தெடுக்கவும் (ஜேTAG மாஸ்டர்) மற்றும் கருவித்தொகுப்பைச் செயல்படுத்துவதற்கான EMIF நிகழ்வின் நினைவக இடைமுக ஐடி.
- இடைமுக அளவுருக்கள் மற்றும் அளவுத்திருத்த நிலையைப் படிக்க கருவித்தொகுப்பை அனுமதிக்க இடைமுகத்தைச் செயல்படுத்து என்பதைக் கிளிக் செய்யவும்.
- நீங்கள் ஒரு நேரத்தில் ஒரு இடைமுகத்தை பிழைத்திருத்த வேண்டும்; எனவே, வடிவமைப்பில் உள்ள மற்றொரு இடைமுகத்துடன் இணைக்க, நீங்கள் முதலில் தற்போதைய இடைமுகத்தை செயலிழக்கச் செய்ய வேண்டும்.
பின்வருபவை முன்னாள்ampமுறையே EMIF அளவுத்திருத்த பிழைத்திருத்த கருவித்தொகுப்பு மற்றும் EMIF TG உள்ளமைவு கருவித்தொகுப்பில் இருந்து அறிக்கைகள்:,.
குறிப்பு: அளவுத்திருத்த பிழைத்திருத்தம் பற்றிய விவரங்களுக்கு, எக்ஸ்டெர்னல் மெமரி இன்டர்ஃபேஸ் டிபக் டூல்கிட் மூலம் பிழைத்திருத்தத்தைப் பார்க்கவும்.
குறிப்பு: போக்குவரத்து ஜெனரேட்டர் பிழைத்திருத்தம் பற்றிய விவரங்களுக்கு, வெளிப்புற நினைவக இடைமுகங்கள் Intel Agilex FPGA IP பயனர் கையேட்டில் உள்ள ட்ராஃபிக் ஜெனரேட்டர் உள்ளமைவு பயனர் இடைமுகத்தைப் பார்க்கவும்.
வடிவமைப்பு முன்னாள்ample எக்ஸ்டர்னல் மெமரி இன்டர்ஃபேஸ்களுக்கான விளக்கம் Intel Agilex FPGA IP
உங்கள் EMIF ஐபியை அளவுருவாக்கி உருவாக்கும்போது, சிமுலேஷன் மற்றும் தொகுப்புக்கான கோப்பகங்களை கணினி உருவாக்குகிறது என்பதை நீங்கள் குறிப்பிடலாம். file அமைக்கிறது மற்றும் உருவாக்குகிறது file தானாகவே அமைகிறது. Ex என்பதன் கீழ் சிமுலேஷன் அல்லது சின்தசிஸைத் தேர்ந்தெடுத்தால்ample வடிவமைப்பு Fileமுன்னாள் மீது கள்ample வடிவமைப்புகள் தாவலில், கணினி ஒரு முழுமையான உருவகப்படுத்துதலை உருவாக்குகிறது file தொகுப்பு அல்லது ஒரு முழுமையான தொகுப்பு file உங்கள் தேர்வுக்கு ஏற்ப அமைக்கவும்.
தொகுப்பு வடிவமைப்பு Example
தொகுப்பு வடிவமைப்பு முன்னாள்ampகீழே உள்ள படத்தில் காட்டப்பட்டுள்ள முக்கிய தொகுதிகளை le கொண்டுள்ளது.
- ஒரு ட்ராஃபிக் ஜெனரேட்டர், இது ஒருங்கிணைக்கக்கூடிய Avalon®-MM example இயக்கி என்பது ஒரு போலி-சீரற்ற வடிவத்தைப் படிக்கும் மற்றும் அளவுரு எண் முகவரிகளுக்கு எழுதும். ட்ராஃபிக் ஜெனரேட்டர் நினைவகத்திலிருந்து படிக்கப்படும் தரவைக் கண்காணிக்கிறது, அது எழுதப்பட்ட தரவுடன் பொருந்துகிறது என்பதை உறுதிப்படுத்துகிறது மற்றும் இல்லையெனில் தோல்வியை உறுதிப்படுத்துகிறது.
- நினைவக இடைமுகத்தின் ஒரு உதாரணம், இதில் பின்வருவன அடங்கும்:
- Avalon-MM இடைமுகம் மற்றும் AFI இடைமுகம் ஆகியவற்றுக்கு இடையே ஒரு நினைவகக் கட்டுப்படுத்தி.
- PHY, இது மெமரி கன்ட்ரோலர் மற்றும் வெளிப்புற நினைவக சாதனங்களுக்கு இடையில் படிக்க மற்றும் எழுதும் செயல்பாடுகளைச் செய்ய இடைமுகமாக செயல்படுகிறது.
படம் 7. தொகுப்பு வடிவமைப்பு Example
குறிப்பு: ஒன்று அல்லது அதற்கு மேற்பட்ட PLL பகிர்வு முறை, DLL பகிர்தல் முறை அல்லது OCT பகிர்வு முறை அளவுருக்கள் பகிர்வு இல்லை என்பதைத் தவிர வேறு எந்த மதிப்பிலும் அமைக்கப்பட்டால், தொகுப்பு வடிவமைப்பு முன்னாள்ample இரண்டு போக்குவரத்து ஜெனரேட்டர்/மெமரி இடைமுக நிகழ்வுகளைக் கொண்டிருக்கும். இரண்டு ட்ராஃபிக் ஜெனரேட்டர்/மெமரி இன்டர்ஃபேஸ் நிகழ்வுகள், அளவுரு அமைப்புகளால் வரையறுக்கப்பட்ட பகிரப்பட்ட PLL/DLL/OCT இணைப்புகளால் மட்டுமே தொடர்புடையவை. டிராஃபிக் ஜெனரேட்டர்/மெமரி இன்டர்ஃபேஸ் நிகழ்வுகள் உங்கள் சொந்த வடிவமைப்புகளில் அத்தகைய இணைப்புகளை எவ்வாறு உருவாக்கலாம் என்பதை நிரூபிக்கிறது.
உருவகப்படுத்துதல் வடிவமைப்பு Example
உருவகப்படுத்துதல் வடிவமைப்பு முன்னாள்ample பின்வரும் படத்தில் காட்டப்பட்டுள்ள முக்கிய தொகுதிகளைக் கொண்டுள்ளது.
- தொகுப்பு வடிவமைப்பின் ஒரு உதாரணம் exampலெ. முந்தைய பிரிவில் விவரிக்கப்பட்டுள்ளபடி, தொகுப்பு வடிவமைப்பு முன்னாள்ample ட்ராஃபிக் ஜெனரேட்டர், அளவுத்திருத்த கூறு மற்றும் நினைவக இடைமுகத்தின் உதாரணம் ஆகியவற்றைக் கொண்டுள்ளது. விரைவான உருவகப்படுத்துதலுக்குத் தகுந்தாற்போல் இந்த தொகுதிகள் சுருக்க உருவகப்படுத்துதல் மாதிரிகளுக்கு இயல்புநிலையாக இருக்கும்.
- ஒரு நினைவக மாதிரி, இது நினைவக நெறிமுறை விவரக்குறிப்புகளை கடைபிடிக்கும் பொதுவான மாதிரியாக செயல்படுகிறது. அடிக்கடி, நினைவக விற்பனையாளர்கள் அவர்களின் குறிப்பிட்ட நினைவக கூறுகளுக்கு உருவகப்படுத்துதல் மாதிரிகளை வழங்குகிறார்கள், அவற்றை நீங்கள் அவர்களிடமிருந்து பதிவிறக்கம் செய்யலாம். webதளங்கள்.
- ஒரு நிலை சரிபார்ப்பு, இது வெளிப்புற நினைவக இடைமுகம் IP மற்றும் ட்ராஃபிக் ஜெனரேட்டரிலிருந்து நிலை சிக்னல்களை கண்காணிக்கிறது, இது ஒட்டுமொத்த பாஸ் அல்லது தோல்வி நிலையைக் குறிக்கும்.
படம் 10. உருவகப்படுத்துதல் வடிவமைப்பு Example
Example வடிவமைப்புகள் இடைமுக தாவல்
அளவுரு எடிட்டரில் ஒரு Example டிசைன்ஸ் டேப், இது உங்கள் வடிவமைப்பை அளவுருவாக்கி உருவாக்க அனுமதிக்கிறதுampலெஸ்.
வெளிப்புற நினைவக இடைமுகங்கள் Intel Agilex FPGA IP வடிவமைப்பு Example பயனர் வழிகாட்டி காப்பகங்கள்
IP பதிப்புகள் v19.1 வரை உள்ள Intel Quartus Prime Design Suite மென்பொருள் பதிப்புகளைப் போலவே இருக்கும். Intel Quartus Prime Design Suite மென்பொருள் பதிப்பு 19.2 அல்லது அதற்குப் பிறகு, IPகள் புதிய IP பதிப்புத் திட்டத்தைக் கொண்டுள்ளன. ஐபி கோர் பதிப்பு பட்டியலிடப்படவில்லை என்றால், முந்தைய ஐபி கோர் பதிப்பிற்கான பயனர் வழிகாட்டி பொருந்தும்.
வெளிப்புற நினைவக இடைமுகங்களுக்கான ஆவண திருத்த வரலாறு Intel Agilex FPGA IP வடிவமைப்பு Example பயனர் வழிகாட்டி
| ஆவணப் பதிப்பு | இன்டெல் குவார்டஸ் பிரைம் பதிப்பு | ஐபி பதிப்பு | மாற்றங்கள் |
| 2021.06.21 | 21.2 | 2.4.2 | இல் வடிவமைப்பு முன்னாள்ample விரைவு தொடக்கம் அத்தியாயம்:
• ஒரு குறிப்பு சேர்க்கப்பட்டது Intel Agilex EMIF டிசைனை தொகுத்தல் மற்றும் நிரலாக்கம் Example தலைப்பு. • தலைப்பு மாற்றப்பட்டது வடிவமைப்பை உருவாக்குதல் Exampஅளவுத்திருத்த பிழைத்திருத்த விருப்பத்துடன் le தலைப்பு. • சேர்க்கப்பட்டது வடிவமைப்பை உருவாக்குதல் ExampTG கட்டமைப்பு விருப்பத்துடன் le மற்றும் டிசைனில் ட்ராஃபிக் ஜெனரேட்டரை இயக்குதல் Example தலைப்புகள். • 2, 3 மற்றும் 4 படிகளை மாற்றியமைத்து, பல புள்ளிவிவரங்கள் புதுப்பிக்கப்பட்டு, குறிப்பைச் சேர்த்தது வடிவமைப்பு Ex ஐப் பயன்படுத்துதல்ampEMIF பிழைத்திருத்த கருவித்தொகுப்புடன் le தலைப்பு. |
| 2021.03.29 | 21.1 | 2.4.0 | இல் வடிவமைப்பு முன்னாள்ample விரைவு தொடக்கம் அத்தியாயம்:
• ஒரு குறிப்பு சேர்க்கப்பட்டது ஒருங்கிணைக்கக்கூடிய EMIF வடிவமைப்பை உருவாக்குதல் Example மற்றும் EMIF வடிவமைப்பை உருவாக்குதல் Exampஉருவகப்படுத்துதலுக்கான le தலைப்புகள். • புதுப்பிக்கப்பட்டது File உள்ள கட்டமைப்பு வரைபடம் EMIF வடிவமைப்பை உருவாக்குதல் Exampஉருவகப்படுத்துதலுக்கான le தலைப்பு. |
| 2020.12.14 | 20.4 | 2.3.0 | இல் வடிவமைப்பு முன்னாள்ample விரைவு தொடக்கம் அத்தியாயம், பின்வரும் மாற்றங்களைச் செய்தது:
• புதுப்பிக்கப்பட்டது ஒருங்கிணைக்கக்கூடிய EMIF வடிவமைப்பை உருவாக்குதல் Example பல-EMIF வடிவமைப்புகளை உள்ளடக்கிய தலைப்பு. • படி 3 க்கான படம் புதுப்பிக்கப்பட்டது EMIF வடிவமைப்பை உருவாக்குதல் Exampஉருவகப்படுத்துதலுக்கான le தலைப்பு. |
| 2020.10.05 | 20.3 | 2.3.0 | இல் வடிவமைப்பு முன்னாள்ample விரைவு தொடக்க வழிகாட்டி அத்தியாயம், பின்வரும் மாற்றங்களைச் செய்தது:
• இல் EMIF திட்டத்தை உருவாக்குதல், படி 6 இல் படம் புதுப்பிக்கப்பட்டது. • இல் ஒருங்கிணைக்கக்கூடிய EMIF வடிவமைப்பை உருவாக்குதல் Example, படி 3 இல் படம் புதுப்பிக்கப்பட்டது. • இல் EMIF வடிவமைப்பை உருவாக்குதல் Exampஉருவகப்படுத்துதலுக்கான le, படி 3 இல் படம் புதுப்பிக்கப்பட்டது. • இல் உருவகப்படுத்துதல் மற்றும் வன்பொருள் செயலாக்கம், இரண்டாவது அட்டவணையில் ஒரு சிறிய எழுத்துப்பிழை சரி செய்யப்பட்டது. • இல் வடிவமைப்பு Ex ஐப் பயன்படுத்துதல்ampEMIF பிழைத்திருத்த கருவித்தொகுப்புடன் le, மாற்றியமைக்கப்பட்ட படி 6, படிகள் 7 மற்றும் 8 சேர்க்கப்பட்டது. |
| தொடர்ந்தது… | |||
| ஆவணப் பதிப்பு | இன்டெல் குவார்டஸ் பிரைம் பதிப்பு | ஐபி பதிப்பு | மாற்றங்கள் |
| 2020.04.13 | 20.1 | 2.1.0 | • இல் பற்றி அத்தியாயம், அட்டவணையில் மாற்றம் செய்யப்பட்டது
தகவல் வெளியீடு தலைப்பு. • இல் வடிவமைப்பு முன்னாள்ample விரைவு தொடக்க வழிகாட்டி அத்தியாயம்: — மாற்றியமைக்கப்பட்ட படி 7 மற்றும் தொடர்புடைய படம், இல் ஒருங்கிணைக்கக்கூடிய EMIF வடிவமைப்பை உருவாக்குதல் Example தலைப்பு. - மாற்றப்பட்டது வடிவமைப்பை உருவாக்குதல் Exampபிழைத்திருத்த விருப்பத்துடன் le தலைப்பு. - மாற்றப்பட்டது வடிவமைப்பு Ex ஐப் பயன்படுத்துதல்ampEMIF பிழைத்திருத்த கருவித்தொகுப்புடன் le தலைப்பு. |
| 2019.12.16 | 19.4 | 2.0.0 | • இல் வடிவமைப்பு முன்னாள்ample விரைவு தொடக்கம் அத்தியாயம்:
- படி 6 இல் விளக்கப்படம் புதுப்பிக்கப்பட்டது EMIF திட்டத்தை உருவாக்குதல் தலைப்பு. - படி 4 இல் விளக்கப்படம் புதுப்பிக்கப்பட்டது ஒருங்கிணைக்கக்கூடிய EMIF வடிவமைப்பை உருவாக்குதல் Example தலைப்பு. - படி 4 இல் விளக்கப்படம் புதுப்பிக்கப்பட்டது EMIF வடிவமைப்பை உருவாக்குதல் Exampஉருவகப்படுத்துதலுக்கான le தலைப்பு. - படி 5 இல் மாற்றப்பட்டது EMIF வடிவமைப்பை உருவாக்குதல் Exampஉருவகப்படுத்துதலுக்கான le தலைப்பு. - மாற்றப்பட்டது பொது பின் வழிகாட்டுதல்கள் மற்றும் அருகிலுள்ள வங்கிகள் பிரிவுகள் Intel Agilex EMIF IPக்கான பின் பிளேஸ்மென்ட் தலைப்பு. |
| 2019.10.18 | 19.3 | • இல் EMIF திட்டத்தை உருவாக்குதல் தலைப்பு, புள்ளி 6 உடன் படத்தைப் புதுப்பித்தது.
• இல் EMIF ஐபியை உருவாக்குதல் மற்றும் கட்டமைத்தல் தலைப்பு, படி 1 உடன் படம் புதுப்பிக்கப்பட்டது. • உள்ள அட்டவணையில் Intel Agilex EMIF அளவுரு எடிட்டர் வழிகாட்டுதல்கள் தலைப்பு, விளக்கத்தை மாற்றியது பலகை தாவல். • இல் ஒருங்கிணைக்கக்கூடிய EMIF வடிவமைப்பை உருவாக்குதல் Example மற்றும் EMIF வடிவமைப்பை உருவாக்குதல் Exampஉருவகப்படுத்துதலுக்கான le தலைப்புகள், ஒவ்வொரு தலைப்பின் படி 3 இல் படத்தைப் புதுப்பிக்கவும். • இல் EMIF வடிவமைப்பை உருவாக்குதல் Exampஉருவகப்படுத்துதலுக்கான le தலைப்பு, புதுப்பிக்கப்பட்டது உருவாக்கப்பட்ட உருவகப்படுத்துதல் வடிவமைப்பு Example File கட்டமைப்பு உருவம் மற்றும் உருவத்தை தொடர்ந்து குறிப்பை மாற்றியது. • இல் ஒருங்கிணைக்கக்கூடிய EMIF வடிவமைப்பை உருவாக்குதல் Example தலைப்பு, பல இடைமுகங்களுக்கு ஒரு படி மற்றும் ஒரு உருவத்தைச் சேர்த்தது. |
|
| 2019.07.31 | 19.2 | 1.2.0 | • சேர்க்கப்பட்டது வெளிப்புற நினைவக இடைமுகங்கள் பற்றி Intel Agilex FPGA IP அத்தியாயம் மற்றும் வெளியீட்டுத் தகவல்.
• புதுப்பிக்கப்பட்ட தேதிகள் மற்றும் பதிப்பு எண்கள். • சிறு விரிவாக்கம் தொகுப்பு வடிவமைப்பு Example உள்ள உருவம் தொகுப்பு வடிவமைப்பு Example தலைப்பு. |
| 2019.04.02 | 19.1 | • ஆரம்ப வெளியீடு. |
வெளிப்புற நினைவக இடைமுகங்களுக்கான ஆவண திருத்த வரலாறு Intel Agilex FPGA IP வடிவமைப்பு Example பயனர் வழிகாட்டி
ஆவணங்கள் / ஆதாரங்கள்
 |
intel UG-20219 வெளிப்புற நினைவக இடைமுகங்கள் Intel Agilex FPGA IP வடிவமைப்பு Example [pdf] பயனர் வழிகாட்டி UG-20219 வெளிப்புற நினைவக இடைமுகங்கள் Intel Agilex FPGA IP வடிவமைப்பு Example, UG-20219, வெளிப்புற நினைவக இடைமுகங்கள் Intel Agilex FPGA IP வடிவமைப்பு Example, இடைமுகங்கள் Intel Agilex FPGA IP வடிவமைப்பு Example, Agilex FPGA IP வடிவமைப்பு Example |
