UG-20219 බාහිර මතක අතුරුමුහුණත් Intel Agilex FPGA IP Design Example

බාහිර මතක අතුරුමුහුණත් Intel® Agilexâ„¢ FPGA IP ගැන

තොරතුරු නිකුත් කරන්න

IP අනුවාද v19.1 දක්වා Intel® Quartus® Prime Design Suite මෘදුකාංග අනුවාදවලට සමාන වේ. Intel Quartus Prime Design Suite මෘදුකාංග අනුවාදය 19.2 හෝ ඊට පසු, IP cores නව IP අනුවාද ක්‍රමයක් ඇත. IP අනුවාද යෝජනා ක්‍රමය (XYZ) අංකය එක් මෘදුකාංග අනුවාදයකින් තවත් එකකට වෙනස් වේ. වෙනසක්:

• X IP හි ප්රධාන සංශෝධනයක් දක්වයි. ඔබ ඔබේ Intel Quartus Prime මෘදුකාංගය යාවත්කාලීන කරන්නේ නම්, ඔබ IP නැවත උත්පාදනය කළ යුතුය.
• Y මඟින් IP නව විශේෂාංග ඇතුළත් වේ. මෙම නව විශේෂාංග ඇතුළත් කිරීමට ඔබේ IP නැවත උත්පාදනය කරන්න.
• Z පෙන්නුම් කරන්නේ IP හි සුළු වෙනස්කම් ඇතුළත් වේ. මෙම වෙනස්කම් ඇතුළත් කිරීමට ඔබගේ IP නැවත උත්පාදනය කරන්න.
  

  අයිතමය	විස්තරය
  IP අනුවාදය	2.4.2
  Intel Quartus Prime	21.2
  නිකුත් කරන දිනය	2021.06.21

නිර්මාණ Example බාහිර මතක අතුරුමුහුණත් සඳහා ඉක්මන් ආරම්භක මාර්ගෝපදේශය Intel Agilex™ FPGA IP

ස්වයංක්‍රීය නිර්මාණයක් exampIntel Agilex™ බාහිර මතක අතුරුමුහුණත් සඳහා le flow ඇත. උත්පාදනය ExampEx හි le Designs බොත්තමample Designs ටැබය මඟින් ඔබට සංස්ලේෂණය සහ සමාකරණ නිර්මාණය නියම කිරීමට සහ උත්පාදනය කිරීමට ඉඩ සලසයිample file ඔබගේ EMIF IP වලංගු කිරීමට ඔබට භාවිතා කළ හැකි කට්ටල. ඔබට නිර්මාණ හිටපු නිර්මාණය කළ හැකියampIntel FPGA සංවර්ධන කට්ටලයට ගැලපෙන le, හෝ ඔබ උත්පාදනය කරන ඕනෑම EMIF IP සඳහා. ඔබට හිටපු මෝස්තරය භාවිතා කළ හැකියampඔබේ ඇගයීමට සහාය වීමට හෝ ඔබේම පද්ධතිය සඳහා ආරම්භක ලක්ෂ්‍යයක් ලෙස.

සාමාන්‍ය නිර්මාණ Example කාර්ය ප්රවාහ

EMIF ව්‍යාපෘතියක් නිර්මාණය කිරීම

ඔහු සඳහා Intel Quartus Prime මෘදුකාංග අනුවාදය 17.1 සහ පසුව, ඔබ EMIF IP ජනනය කිරීමට පෙර Intel Quartus Prime ව්‍යාපෘතියක් නිර්මාණය කළ යුතුය සහ හිටපුample.

1. Intel Quartus Prime මෘදුකාංගය දියත් කර තෝරන්න File ➤ නව ව්‍යාපෘති විශාරද. Next ක්ලික් කරන්න. නිර්මාණ Example බාහිර මතක අතුරුමුහුණත් සඳහා ඉක්මන් ආරම්භක මාර්ගෝපදේශය Intel Agilex™ FPGA IP
2. නාමාවලියක් සඳහන් කරන්න ( ), Intel Quartus Prime ව්‍යාපෘතිය සඳහා නමක් ( ), සහ ඉහළ මට්ටමේ නිර්මාණ ආයතනයක් නම ( ) ඔබට නිර්මාණය කිරීමට අවශ්‍ය බව. Next ක්ලික් කරන්න.
3. හිස් ව්‍යාපෘතිය තෝරාගෙන ඇති බව තහවුරු කරන්න. ඊළඟට දෙවරක් ක්ලික් කරන්න.
4. Family යටතේ, Intel Agilex තෝරන්න.
5. නම පෙරහන යටතේ, උපාංගයේ කොටස් අංකය ටයිප් කරන්න.
6. පවතින උපාංග යටතේ, සුදුසු උපාංගය තෝරන්න.
7. Finish ක්ලික් කරන්න.

EMIF IP ජනනය කිරීම සහ වින්‍යාස කිරීම

පහත පියවර මගින් EMIF IP උත්පාදනය සහ වින්‍යාස කරන්නේ කෙසේද යන්න නිදර්ශනය කරයි. මෙම ඇවිදීම DDR4 අතුරු මුහුණතක් නිර්මාණය කරයි, නමුත් අනෙකුත් ප්‍රොටෝකෝල සඳහා පියවර සමාන වේ. (මෙම පියවරයන් IP නාමාවලිය (ස්වාධීන) ප්‍රවාහය අනුගමනය කරයි; ඒ වෙනුවට ඔබ Platform Designer (පද්ධතිය) ප්‍රවාහය භාවිතා කිරීමට තෝරා ගන්නේ නම්, පියවර සමාන වේ.)

1. IP නාමාවලි කවුළුව තුළ, බාහිර මතක අතුරුමුහුණත් Intel Agilex FPGA IP තෝරන්න. (IP කැටලොග් කවුළුව නොපෙනේ නම්, තෝරන්න View ➤ IP නාමාවලිය.)
2. IP පරාමිති සංස්කාරකයේ, EMIF IP සඳහා ආයතන නාමයක් සපයන්න (ඔබ මෙහි සපයන නම බවට පත් වේ file IP සඳහා නම) සහ නාමාවලියක් සඳහන් කරන්න. Create ක්ලික් කරන්න.
3. පරාමිති සංස්කාරකයේ ටැබ් කිහිපයක් ඇත, එහිදී ඔබ ඔබේ EMIF ක්‍රියාත්මක කිරීම පිළිබිඹු කිරීමට පරාමිති වින්‍යාස කළ යුතුය.

Intel Agilex EMIF පරාමිති සංස්කාරක මාර්ගෝපදේශ
මෙම මාතෘකාව Intel Agilex EMIF IP පරාමිති සංස්කාරකයේ ටැබ් පරාමිතිකරණය කිරීම සඳහා ඉහළ මට්ටමේ මග පෙන්වීමක් සපයයි.

වගුව 1. EMIF පරාමිති සංස්කාරක මාර්ගෝපදේශ

පරාමිති සංස්කාරක පටිත්ත	මාර්ගෝපදේශ
ජෙනරාල්	පහත පරාමිතීන් නිවැරදිව ඇතුළත් කර ඇති බවට සහතික වන්න: • උපාංගය සඳහා වේග ශ්‍රේණිය. • මතක ඔරලෝසු සංඛ්‍යාතය. • PLL යොමු ඔරලෝසු සංඛ්‍යාතය.
මතකය	• මත ඇති පරාමිති ඇතුලත් කිරීමට ඔබගේ මතක උපාංගය සඳහා දත්ත පත්‍රිකාව වෙත යොමු වන්න මතකය ටැබ්. • ඔබ ALERT# පින් සඳහා නිශ්චිත ස්ථානයක් ද ඇතුළත් කළ යුතුය. (DDR4 මතක ප්‍රොටෝකෝලය සඳහා පමණක් අදාළ වේ.)
මම I/O	• මූලික ව්‍යාපෘති විමර්ශන සඳහා, ඔබට පෙරනිමි සැකසුම් භාවිතා කළ හැක මම I/O ටැබ්. • උසස් නිර්මාණ වලංගු කිරීම සඳහා, ඔබ ප්‍රශස්ත අවසන් කිරීමේ සැකසුම් ව්‍යුත්පන්න කිරීමට පුවරු සමාකරණය සිදු කළ යුතුය.
FPGA I/O	• මූලික ව්‍යාපෘති විමර්ශන සඳහා, ඔබට පෙරනිමි සැකසුම් භාවිතා කළ හැක FPGA I/O ටැබ්. • උසස් නිර්මාණ වලංගු කිරීම සඳහා, ඔබ සුදුසු I/O ප්‍රමිතීන් තෝරාගැනීම සඳහා ආශ්‍රිත IBIS මාදිලි සමඟ පුවරු අනුකරණයක් සිදු කළ යුතුය.
මේම් ටයිමින්	• මූලික ව්‍යාපෘති විමර්ශන සඳහා, ඔබට පෙරනිමි සැකසුම් භාවිතා කළ හැක මේම් ටයිමින් ටැබ්. • උසස් නිර්මාණ වලංගු කිරීම සඳහා, ඔබ ඔබේ මතක උපාංගයේ දත්ත පත්‍රයට අනුව පරාමිති ඇතුළත් කළ යුතුය.
පාලකය	ඔබගේ මතක පාලකය සඳහා අවශ්‍ය වින්‍යාසය සහ හැසිරීම අනුව පාලක පරාමිතීන් සකසන්න.
රෝග විනිශ්චය	ඔබට පරාමිති භාවිතා කළ හැකිය රෝග විනිශ්චය ඔබගේ මතක අතුරුමුහුණත පරීක්ෂා කිරීමට සහ දෝෂහරණය කිරීමට සහය වීමට ටැබ්.
Example නිර්මාණ	ද Example නිර්මාණ ටැබ් ඔබට නිර්මාණය උත්පාදනය කරයි exampසංශ්ලේෂණය සහ අනුකරණය සඳහා les. ජනනය කරන ලද නිර්මාණය උදාample යනු EMIF IP සහ මතක අතුරුමුහුණත වලංගු කිරීම සඳහා අහඹු ගමනාගමනය උත්පාදනය කරන ධාවකයකින් සමන්විත සම්පූර්ණ EMIF පද්ධතියකි.

තනි පරාමිතීන් පිළිබඳ සවිස්තරාත්මක තොරතුරු සඳහා, බාහිර මතක අතුරුමුහුණත් Intel Agilex FPGA IP පරිශීලක මාර්ගෝපදේශය තුළ ඔබේ මතක ප්‍රොටෝකෝලය සඳහා සුදුසු පරිච්ඡේදය වෙත යොමු වන්න.

සංස්ලේෂණය කළ හැකි EMIF නිර්මාණය උත්පාදනය කිරීම Example

Intel Agilex සංවර්ධන කට්ටලය සඳහා, Intel Agilex EMIF IP සැකසුම් බොහෝමයක් ඒවායේ පෙරනිමි අගයන්හිදී තැබීම ප්‍රමාණවත් වේ. සංස්ලේෂණය කළ හැකි නිර්මාණය උත්පාදනය කිරීමට example, මෙම පියවර අනුගමනය කරන්න:

1. හිටපු මතample සැලසුම් ටැබය, සංශ්ලේෂණ කොටුව සලකුණු කර ඇති බවට සහතික වන්න.
   • ඔබ තනි අතුරු මුහුණතක් ක්‍රියාත්මක කරන්නේ නම්ample design, EMIF IP වින්‍යාස කර ක්ලික් කරන්න File➤ වත්මන් සැකසුම පරිශීලක IP විචලනය වෙත සුරැකීමට සුරකින්න file ( .ip).
     • ඔබ ex ක්රියාත්මක කරන්නේ නම්ampබහු අතුරුමුහුණත් සමඟින් නිර්මාණය කිරීම, අපේක්ෂිත අතුරුමුහුණත් ගණනට IP ගණන සඳහන් කරන්න. ඔබට තෝරාගත් IP ගණනට සමාන මුළු EMIF ID ගණන දැකිය හැක. එක් එක් අතුරු මුහුණත සැකසීමට මෙම පියවර අනුගමනය කරන්න:
   •  ක්‍රමාංකන IP වෙත අතුරු මුහුණත සම්බන්ධ කිරීම නියම කිරීමට Cal-IP තෝරන්න.
   • සියලුම පරාමිති සංස්කාරක පටිත්තෙහි ඒ අනුව EMIF IP වින්‍යාස කරන්න.
   • Ex වෙත නැවත යන්නample Design ටැබය වෙත ගොස් අවශ්‍ය EMIF ID මත Capture ක්ලික් කරන්න.
   • සියලුම EMIF ID සඳහා පියවර a සිට c දක්වා නැවත කරන්න.
   • ඔබට ග්‍රහණය කරගත් පරාමිති ඉවත් කිරීමට Clear බොත්තම ක්ලික් කර EMIF IP වෙත වෙනස්කම් කිරීමට පියවර a සිට c දක්වා නැවත නැවත කරන්න.
   • ක්ලික් කරන්න File➤ වත්මන් සැකසුම පරිශීලක IP විචලනය වෙත සුරැකීමට සුරකින්න file ( .ip).
2. උත්පාදනය Ex ක්ලික් කරන්නample නිර්මාණය කවුළුවේ ඉහළ දකුණු කෙළවරේ.
3. EMIF නිර්මාණය සඳහා නාමාවලියක් සඳහන් කරන්න example සහ OK ක්ලික් කරන්න. EMIF නිර්මාණයේ සාර්ථක උත්පාදනය example පහත දේ නිර්මාණය කරයි fileqii නාමාවලියක් යටතේ සකසා ඇත.
4. ක්ලික් කරන්න File ➤ IP Parameter Editor Pro කවුළුවෙන් පිටවීමට පිටවන්න. පද්ධතිය විමසයි, මෑත වෙනස්කම් ජනනය කර නොමැත. දැන් උත්පාදනය කරන්නද? ඊළඟ ප්‍රවාහය දිගටම කරගෙන යාමට No ක්ලික් කරන්න.
5. හිටපු විවෘත කිරීමටample නිර්මාණය, ක්ලික් කරන්න File ➤ ව්‍යාපෘතිය විවෘත කර, වෙත සංචාලනය කරන්න /ample_name>/qii/ed_synth.qpf සහ විවෘත ක්ලික් කරන්න.
   සටහන: නිර්මාණය සම්පාදනය කිරීම සහ වැඩසටහන්කරණය පිළිබඳ තොරතුරු සඳහා හිටපුample, යොමු කරන්න
   Intel Agilex EMIF නිර්මාණය සම්පාදනය කිරීම සහ ක්‍රමලේඛනය කිරීම Example.

රූපය 4. ජනනය කරන ලද සංස්ලේෂණය කළ හැකි නිර්මාණය Example File ව්යුහය

බාහිර මතක අතුරුමුහුණත් දෙකක් හෝ වැඩි ගණනක් සහිත පද්ධතියක් තැනීම පිළිබඳ තොරතුරු සඳහා, නිර්මාණ Ex නිර්මාණය කිරීම බලන්නampබහු EMIF අතුරුමුහුණත් සමඟින්, බාහිර මතක අතුරුමුහුණත් Intel Agilex FPGA IP පරිශීලක මාර්ගෝපදේශය තුළ. බහුවිධ අතුරුමුහුණත් නිදොස් කිරීම පිළිබඳ තොරතුරු සඳහා, බාහිර මතක අතුරුමුහුණත් Intel Agilex FPGA IP පරිශීලක මාර්ගෝපදේශය තුළ, පවතින සැලසුමක EMIF මෙවලම් කට්ටලය සක්‍රීය කිරීම වෙත යොමු වන්න.

සටහන: ඔබ Simulation හෝ Synthesis තේරීම් කොටුව තෝරා නොගන්නේ නම්, ගමනාන්ත නාමාවලියෙහි අඩංගු වන්නේ Platform Designer නිර්මාණය පමණි. files, Intel Quartus Prime මෘදුකාංගය මඟින් සෘජුවම සම්පාදනය කළ නොහැකි නමුත් ඔබට කළ හැකි ඒවා වේ view හෝ Platform Designer හි සංස්කරණය කරන්න. මෙම තත්වය තුළ ඔබට සංශ්ලේෂණය සහ අනුකරණය උත්පාදනය කිරීමට පහත විධානයන් ක්‍රියාත්මක කළ හැක file කට්ටල.

• සම්පාදනය කළ හැකි ව්‍යාපෘතියක් නිර්මාණය කිරීමට, ඔබ ගමනාන්ත නාමාවලියෙහි quartus_sh -t make_qii_design.tclscript ධාවනය කළ යුතුය.
• සමාකරණ ව්‍යාපෘතියක් සෑදීමට, ඔබ ගමනාන්ත නාමාවලියෙහි quartus_sh -t make_sim_design.tcl ස්ක්‍රිප්ට් ධාවනය කළ යුතුය.

සටහන: ඔබ නිර්මාණයක් නිර්මාණය කර ඇත්නම් example සහ පසුව පරාමිති සංස්කාරකයේ එය වෙනස් කරන්න, ඔබ නිර්මාණය ex නැවත උත්පාදනය කළ යුතුයampඔබගේ වෙනස්කම් ක්‍රියාවට නංවනු දැකීමට le. අලුතින් ජනනය කරන ලද නිර්මාණය example දැනට පවතින නිර්මාණය උඩින් ලියන්නේ නැත example files.

EMIF නිර්මාණය උත්පාදනය කිරීම Exampඅනුකරණය සඳහා le

Intel Agilex සංවර්ධන කට්ටලය සඳහා, Intel Agilex EMIF IP සැකසුම් බොහෝමයක් ඒවායේ පෙරනිමි අගයන්හිදී තැබීම ප්‍රමාණවත් වේ. නිර්මාණය උත්පාදනය කිරීමට exampඅනුකරණය සඳහා, මෙම පියවර අනුගමනය කරන්න:

1. හිටපු මතample Designs ටැබය, සමාකරණ කොටුව සලකුණු කර ඇති බවට සහතික වන්න. අවශ්‍ය සමාකරණ HDL ආකෘතියද තෝරන්න, Verilog හෝ VHDL.
2. EMIF IP වින්‍යාස කර ක්ලික් කරන්න File ➤ වත්මන් සැකසුම පරිශීලක IP විචලනය වෙත සුරැකීමට සුරකින්න file ( .ip).
3. උත්පාදනය Ex ක්ලික් කරන්නample නිර්මාණය කවුළුවේ ඉහළ දකුණු කෙළවරේ.
4. EMIF නිර්මාණය සඳහා නාමාවලියක් සඳහන් කරන්න example සහ OK ක්ලික් කරන්න. EMIF නිර්මාණයේ සාර්ථක උත්පාදනය example බහු නිර්මාණය කරයි file sim/ed_sim නාමාවලියක් යටතේ විවිධ සහය දක්වන සිමියුලේටර් සඳහා කට්ටල.
5. ක්ලික් කරන්න File ➤ IP Parameter Editor Pro කවුළුවෙන් පිටවීමට පිටවන්න. පද්ධතිය විමසයි, මෑත වෙනස්කම් ජනනය කර නොමැත. දැන් උත්පාදනය කරන්නද? ඊළඟ ප්‍රවාහය දිගටම කරගෙන යාමට No ක්ලික් කරන්න.

ජනනය කරන ලද සමාකරණ සැලසුම් Example File ව්යුහය

සටහන: External Memory Interfaces Intel Agilex FPGA IP දැනට සහය දක්වන්නේ VCS, ModelSim/QuestaSim, සහ Xcelium සිමියුලේටර් සඳහා පමණි. අනාගත නිකුතු වලදී අතිරේක සිමියුලේටර් සහාය සැලසුම් කර ඇත.

සටහන: ඔබ Simulation හෝ Synthesis තේරීම් කොටුව තෝරා නොගන්නේ නම්, ගමනාන්ත නාමාවලියෙහි අඩංගු වන්නේ Platform Designer නිර්මාණය පමණි. files, Intel Quartus Prime මෘදුකාංගය මඟින් සෘජුවම සම්පාදනය කළ නොහැකි නමුත් ඔබට කළ හැකි ඒවා වේ view හෝ Platform Designer හි සංස්කරණය කරන්න. මෙම තත්වය තුළ ඔබට සංශ්ලේෂණය සහ අනුකරණය උත්පාදනය කිරීමට පහත විධානයන් ක්‍රියාත්මක කළ හැක file කට්ටල.

• සම්පාදනය කළ හැකි ව්‍යාපෘතියක් නිර්මාණය කිරීමට, ඔබ ගමනාන්ත නාමාවලියෙහි quartus_sh -t make_qii_design.tcl ස්ක්‍රිප්ට් ධාවනය කළ යුතුය.
• සමාකරණ ව්‍යාපෘතියක් සෑදීමට, ඔබ ගමනාන්ත නාමාවලියෙහි quartus_sh -t make_sim_design.tcl ස්ක්‍රිප්ට් ධාවනය කළ යුතුය.

සටහන: ඔබ නිර්මාණයක් නිර්මාණය කර ඇත්නම් example සහ පසුව පරාමිති සංස්කාරකයේ එය වෙනස් කරන්න, ඔබ නිර්මාණය ex නැවත උත්පාදනය කළ යුතුයampඔබගේ වෙනස්කම් ක්‍රියාවට නංවනු දැකීමට le. අලුතින් ජනනය කරන ලද නිර්මාණය example දැනට පවතින නිර්මාණය උඩින් ලියන්නේ නැත example files.

සිමියුලේෂන් එදිරිව දෘඪාංග ක්‍රියාත්මක කිරීම
බාහිර මතක අතුරුමුහුණත් සමාකරණය සඳහා, ඔබට IP උත්පාදනය අතරතුර රෝග විනිශ්චය පටිත්තෙහි ක්‍රමාංකනය මඟ හැරීම හෝ සම්පූර්ණ ක්‍රමාංකනය තෝරාගත හැක.

EMIF සමාකරණ ආකෘති
මෙම වගුව මඟ හැරීමේ ක්‍රමාංකනය සහ සම්පූර්ණ ක්‍රමාංකන ආකෘතිවල ලක්ෂණ සංසන්දනය කරයි.

වගුව 2. EMIF සමාකරණ ආකෘති: සම්පූර්ණ ක්‍රමාංකනයට එරෙහිව ක්‍රමාංකනය මඟ හරින්න

ක්රමාංකනය මඟ හරින්න	සම්පූර්ණ ක්රමාංකනය
පරිශීලක තර්කනය කෙරෙහි අවධානය යොමු කරන පද්ධති මට්ටමේ අනුකරණය.	ක්‍රමාංකනය කෙරෙහි අවධානය යොමු කරන මතක අතුරුමුහුණත් අනුකරණය.
ක්රමාංකනය පිළිබඳ විස්තර ග්රහණය කර නැත.	සියලු s අල්ලා ගනීtagක්රමාංකනය කිරීම.
දත්ත ගබඩා කිරීමට සහ ලබා ගැනීමට හැකියාව ඇත.	මට්ටම් කිරීම, එක්-බිට් ඩෙස්ක්ව් යනාදිය ඇතුළත් වේ.
නිවැරදි කාර්යක්ෂමතාවය නියෝජනය කරයි.
පුවරු ඇලවීම සලකන්නේ නැත.

RTL සිමියුලේෂන් එදිරිව දෘඪාංග ක්‍රියාත්මක කිරීම
මෙම වගුව EMIF අනුකරණය සහ දෘඪාංග ක්‍රියාත්මක කිරීම අතර ප්‍රධාන වෙනස්කම් ඉස්මතු කරයි.

වගුව 3. EMIF RTL සිමියුලේෂන් එදිරිව දෘඪාංග ක්‍රියාත්මක කිරීම

RTL සමාකරණය	දෘඪාංග ක්‍රියාත්මක කිරීම
Nios® ආරම්භ කිරීම සහ ක්රමාංකන කේතය සමාන්තරව ක්රියාත්මක වේ.	Nios ආරම්භ කිරීම සහ ක්‍රමාංකන කේතය අනුක්‍රමිකව ක්‍රියාත්මක වේ.
අතුරුමුහුණත් අනුකරණයේදී cal_done සංඥාව සමගාමීව තහවුරු කරයි.	Fitter මෙහෙයුම් මගින් ක්‍රමාංකන අනුපිළිවෙල තීරණය කරනු ලබන අතර, අතුරුමුහුණත් cal_done එකවිට තහවුරු නොකරයි.

ඔබ ඔබේ නිර්මාණයේ යෙදුම සඳහා රථවාහන රටා මත පදනම්ව RTL සමාකරණ ධාවනය කළ යුතුය. RTL සමාකරණය PCB ලුහුබැඳීම් ප්‍රමාදයන් ආදර්ශනය නොකරන බව සලකන්න, එය RTL සමාකරණය සහ දෘඪාංග ක්‍රියාත්මක කිරීම අතර ප්‍රමාදයේ විෂමතාවයක් ඇති කළ හැකිය.

 ModelSim සමඟ බාහිර මතක අතුරුමුහුණත IP අනුකරණය කිරීම
මෙම ක්රියාපටිපාටිය EMIF නිර්මාණය අනුකරණය කරන ආකාරය පෙන්වයිample.

1. Mentor Graphics* ModelSim මෘදුකාංගය දියත් කර තෝරන්න File ➤ නාමාවලිය වෙනස් කරන්න. උත්පාදනය කරන ලද නිර්මාණය තුළ ඇති sim/ed_sim/mentor නාමාවලිය වෙත සංචාලනය කරන්න example ෆෝල්ඩරය.
2. පිටපත කවුළුව තිරයේ පහළින් දිස්වන බව තහවුරු කරන්න. පිටපත් කවුළුව නොපෙනේ නම්, ක්ලික් කිරීමෙන් එය පෙන්වන්න View ➤ පිටපත.
3. පිටපත් කවුළුව තුළ, මූලාශ්‍රය msim_setup.tcl ධාවනය කරන්න.
4. මූලාශ්‍රය msim_setup.tcl ධාවනය අවසන් වූ පසු, පිටපත් කවුළුව තුළ ld_debug ධාවනය කරන්න.
5. ld_debug ධාවනය අවසන් වූ පසු, Objects කවුළුව දර්ශනය වන බව තහවුරු කරන්න. Objects කවුළුව නොපෙනේ නම්, ක්ලික් කිරීමෙන් එය ප්රදර්ශනය කරන්න View ➤ වස්තු.
6. Objects කවුළුව තුළ, දකුණු-ක්ලික් කර Add Wave තේරීමෙන් ඔබට අනුකරණය කිරීමට අවශ්‍ය සංඥා තෝරන්න.
7. ඔබ අනුකරණය සඳහා සංඥා තේරීම අවසන් කළ පසු, පිටපත් කවුළුව තුළ ධාවනය -සියල්ල ක්‍රියාත්මක කරන්න. එය සම්පූර්ණ වන තෙක් අනුකරණය ක්රියාත්මක වේ.
8. සමාකරණය නොපෙනේ නම්, ක්ලික් කරන්න View ➤ රැල්ල.

Intel Agilex EMIF IP සඳහා පින් ස්ථානගත කිරීම
මෙම මාතෘකාව පින් ස්ථානගත කිරීම සඳහා මාර්ගෝපදේශ සපයයි.

ඉවරයිview
Intel Agilex FPGAs පහත ව්‍යුහය ඇත:

• සෑම උපාංගයකම I/O බැංකු 8ක් දක්වා අඩංගු වේ.
• සෑම I/O බැංකුවකම උප-I/O බැංකු 2ක් අඩංගු වේ.
• සෑම උප-I/O බැංකුවකම මංතීරු 4ක් අඩංගු වේ.
• සෑම මංතීරුවකම පොදු කාර්ය I/O (GPIO) කටු 12ක් අඩංගු වේ.

පොදු පින් මාර්ගෝපදේශ
පහත දැක්වෙන්නේ සාමාන්‍ය පින් මාර්ගෝපදේශ වේ.

සටහන: වඩාත් සවිස්තරාත්මක පින් තොරතුරු සඳහා, බාහිර මතක අතුරුමුහුණත් Intel Agilex FPGA IP පරිශීලක මාර්ගෝපදේශය තුළ, ඔබේ බාහිර මතක ප්‍රොටෝකෝලය සඳහා වන ප්‍රොටෝකෝලය-විශේෂිත පරිච්ඡේදයේ Intel Agilex FPGA EMIF IP පින් සහ සම්පත් සැලසුම් අංශය වෙත යොමු වන්න.

• ලබා දී ඇති බාහිර මතක අතුරුමුහුණත සඳහා වන කටු එකම I/O පේළිය තුළම පවතින බව සහතික කර ගන්න.
• බැංකු කිහිපයක් පුරා විහිදෙන අතුරු මුහුණත් පහත අවශ්‍යතා සපුරාලිය යුතුය:
  •  බැංකු එකිනෙකට යාබදව තිබිය යුතුය. යාබද බැංකු පිළිබඳ තොරතුරු සඳහා, බාහිර මතක අතුරුමුහුණත් Intel Agilex FPGA IP පරිශීලක මාර්ගෝපදේශයේ EMIF ගෘහ නිර්මාණ ශිල්පය: I/O බැංකු මාතෘකාව වෙත යොමු වන්න.
•  සියලුම ලිපින සහ විධාන සහ ආශ්‍රිත පින් තනි උප බැංකුවක් තුළ පැවතිය යුතුය.
• ලිපිනය සහ විධාන සහ දත්ත කටු වලට පහත කොන්දේසි යටතේ උප බැංකුවක් බෙදා ගත හැක:
  • ලිපිනය සහ විධාන සහ දත්ත කටු වලට I/O මංතීරුවක් බෙදා ගත නොහැක.
  • ලිපිනයේ සහ විධාන බැංකුවේ භාවිත නොකළ I/O මංතීරුවක පමණක් දත්ත කටු අඩංගු විය හැක.

වගුව 4. සාමාන්ය පින් සීමාවන්

සංඥා වර්ගය	සීමා කිරීම
දත්ත ස්ට්රෝබ්	DQ කාණ්ඩයකට අයත් සියලුම සංඥා එකම I/O මංතීරුවක පැවතිය යුතුය.
දත්ත	අදාළ DQ පින් එකම I/O මංතීරුවේ තිබිය යුතුය. ද්විපාර්ශ්වික දත්ත රේඛා සඳහා සහය නොදක්වන ප්‍රොටෝකෝල සඳහා, කියවීමේ සංඥා ලිවීමේ සංඥා වලින් වෙන වෙනම කාණ්ඩගත කළ යුතුය.
ලිපිනය සහ විධානය	ලිපිනය සහ විධාන කටු I/O උප-බැංකුවක් තුළ පූර්ව නිශ්චිත ස්ථානවල පැවතිය යුතුය.

සටහන: වඩාත් සවිස්තරාත්මක පින් තොරතුරු සඳහා, බාහිර මතක අතුරුමුහුණත් Intel Agilex FPGA IP පරිශීලක මාර්ගෝපදේශය තුළ, ඔබේ බාහිර මතක ප්‍රොටෝකෝලය සඳහා වන ප්‍රොටෝකෝලය-විශේෂිත පරිච්ඡේදයේ Intel Agilex FPGA EMIF IP පින් සහ සම්පත් සැලසුම් අංශය වෙත යොමු වන්න.

• ලබා දී ඇති බාහිර මතක අතුරුමුහුණත සඳහා වන කටු එකම I/O පේළිය තුළම පවතින බව සහතික කර ගන්න.
• බැංකු කිහිපයක් පුරා විහිදෙන අතුරු මුහුණත් පහත අවශ්‍යතා සපුරාලිය යුතුය:
  • බැංකු එකිනෙකට යාබදව තිබිය යුතුය. යාබද බැංකු පිළිබඳ තොරතුරු සඳහා, බාහිර මතක අතුරුමුහුණත් Intel Agilex FPGA IP පරිශීලක මාර්ගෝපදේශයේ EMIF ගෘහ නිර්මාණ ශිල්පය: I/O බැංකු මාතෘකාව වෙත යොමු වන්න.
• සියලුම ලිපින සහ විධාන සහ ආශ්‍රිත පින් තනි උප බැංකුවක් තුළ පැවතිය යුතුය.
• ලිපිනය සහ විධාන සහ දත්ත කටු වලට පහත කොන්දේසි යටතේ උප බැංකුවක් බෙදා ගත හැක:
  • ලිපිනය සහ විධාන සහ දත්ත කටු වලට I/O මංතීරුවක් බෙදා ගත නොහැක.
  • ලිපිනයේ සහ විධාන බැංකුවේ භාවිත නොකළ I/O මංතීරුවක පමණක් දත්ත කටු අඩංගු විය හැක.

නිර්මාණ Example TG Configuration විකල්පය සමඟ

ජනනය කරන ලද EMIF නිර්මාණය උදාample රථවාහන උත්පාදක බ්ලොක් (TG) ඇතුළත් වේ. පෙරනිමියෙන්, නිර්මාණය example විසින් සරල TG බ්ලොක් එකක් (altera_tg_avl) භාවිතා කරන අතර එය නැවත සැකසිය හැක්කේ දෘඪ-කේතගත ගමනාගමන රටාවක් නැවත ආරම්භ කිරීම සඳහා පමණි. අවශ්‍ය නම්, ඒ වෙනුවට ඔබට වින්‍යාසගත කළ හැකි රථවාහන උත්පාදකයක් (TG2) සක්‍රීය කිරීමට තෝරා ගත හැක. වින්‍යාසගත කළ හැකි ගමනාගමන උත්පාදක යන්ත්‍රය (TG2) (altera_tg_avl_2) තුළ, ඔබට පාලන රෙජිස්ටර් හරහා තථ්‍ය කාලීන ගමනාගමන රටාව වින්‍යාස කළ හැක—එනම් ගමනාගමන රටාව වෙනස් කිරීමට හෝ නැවත දියත් කිරීමට ඔබට සැලසුම නැවත සම්පාදනය කිරීමට අවශ්‍ය නොවේ. මෙම රථවාහන උත්පාදක යන්ත්රය එය EMIF පාලන අතුරුමුහුණත මත යවන රථවාහන වර්ගය මත සියුම් පාලනයක් සපයයි. අතිරේකව, එය සවිස්තරාත්මක අසාර්ථක තොරතුරු අඩංගු තත්ව ලේඛන සපයයි.

සැලසුම් Ex. තුළ රථවාහන උත්පාදක යන්ත්රය සක්රිය කිරීමample

ඔබට EMIF පරාමිති සංස්කාරකයේ ඇති Diagnostics පටිත්තෙන් වින්‍යාසගත කළ හැකි ගමනාගමන උත්පාදක යන්ත්‍රය සක්‍රීය කළ හැක. වින්‍යාසගත කළ හැකි ගමනාගමන උත්පාදක යන්ත්‍රය සක්‍රීය කිරීමට, Diagnostics පටිත්තෙහි වින්‍යාසගත කළ හැකි Avalon රථවාහන උත්පාදක 2.0 භාවිත කරන්න ක්‍රියාත්මක කරන්න.

රූපය 6.

• ඔබට පෙරනිමි ගමනාගමන රටාව අක්‍රිය කිරීමට තෝරාගත හැක stage හෝ පරිශීලක වින්‍යාසගත ගමනාගමනය stage, නමුත් ඔබට අවම වශයෙන් s එකක්වත් තිබිය යුතුයtagඊ සක්රිය කර ඇත. මේ පිළිබඳ තොරතුරු සඳහා එස්tages, බාහිර මතක අතුරුමුහුණත් Intel Agilex FPGA IP පරිශීලක මාර්ගෝපදේශයේ පෙරනිමි ගමනාගමන රටාව සහ පරිශීලක-වින්‍යාසගත ගමනාගමන රටාව වෙත යොමු වන්න.
• TG2 පරීක්ෂණ කාල පරාමිතිය අදාළ වන්නේ පෙරනිමි ගමනාගමන රටාවට පමණි. ඔබට කෙටි, මධ්‍යම හෝ අනන්ත පරීක්ෂණ කාල සීමාවක් තෝරාගත හැක.
• ඔබට TG2 වින්‍යාස අතුරුමුහුණත් මාදිලියේ පරාමිතිය සඳහා අගයන් දෙකෙන් එකක් තෝරාගත හැක:
  • JTAG: පද්ධති කොන්සෝලය තුළ GUI භාවිතා කිරීමට ඉඩ දෙයි. වැඩි විස්තර සඳහා, බාහිර මතක අතුරුමුහුණත් Intel Agilex FPGA IP පරිශීලක මාර්ගෝපදේශයේ ඇති Traffic Generator Configuration Interface වෙත යොමු වන්න.
  • අපනයනය: ගමනාගමන රටාව පාලනය කිරීමට අභිරුචි RTL තර්කය භාවිතා කිරීමට ඉඩ දෙයි.

නිර්මාණ Ex භාවිතා කිරීමampEMIF නිදොස් කිරීමේ මෙවලම් කට්ටලය සමඟින්

EMIF නිදොස් කිරීමේ මෙවලම් කට්ටලය දියත් කිරීමට පෙර, ඔබ ඔබේ උපාංගය ක්‍රමලේඛනයකින් වින්‍යාස කර ඇති බවට සහතික වන්න file එහි EMIF නිදොස් කිරීමේ මෙවලම් කට්ටලය සක්‍රීය කර ඇත. EMIF නිදොස් කිරීමේ මෙවලම් කට්ටලය දියත් කිරීමට, මෙම පියවර අනුගමනය කරන්න:

1. Intel Quartus Prime මෘදුකාංගයේ, Tools ➤ System Debugging Tools ➤ System Console තේරීමෙන් System Console එක විවෘත කරන්න.
2. [ඔබේ ව්‍යාපෘතිය දැනටමත් Intel Quartus Prime මෘදුකාංගයේ විවෘතව තිබේ නම් මෙම පියවර මඟ හරින්න.] System Console තුළ, SRAM වස්තුව පූරණය කරන්න. file (.sof) ඔබ විසින් ක්‍රමලේඛනය කරන ලද පුවරුව (External Memory Interfaces Intel Agilex FPGA IP පරිශීලක මාර්ගෝපදේශය තුළ, EMIF නිදොස් කිරීමේ මෙවලම් කට්ටලය භාවිතා කිරීම සඳහා පූර්වාවශ්‍යතා වල විස්තර කර ඇති පරිදි).
3. නිදොස් කිරීමට අවස්ථා තෝරන්න.
4. EMIF ක්‍රමාංකන නිදොස්කරණය සඳහා EMIF ක්‍රමාංකන නිදොස් කිරීමේ මෙවලම් කට්ටලය තෝරන්න, සැලසුම් Ex උත්පාදනය කිරීමෙහි විස්තර කර ඇතampක්රමාංකන නිදොස් කිරීමේ විකල්පය සමඟ le. විකල්පයක් ලෙස, නිර්මාණ Ex උත්පාදනය තුළ විස්තර කර ඇති පරිදි, රථවාහන උත්පාදක නිදොස්කරණය සඳහා EMIF TG වින්‍යාස මෙවලම් කට්ටලය තෝරන්න.ample TG Configuration විකල්පය සමඟ.
5. ප්රධාන එක විවෘත කිරීමට විවෘත මෙවලම් කට්ටලය ක්ලික් කරන්න view EMIF නිදොස් කිරීමේ මෙවලම් කට්ටලයේ.
6. වැඩසටහන්ගත නිර්මාණයේ බහු EMIF අවස්ථා තිබේ නම්, තීරුව තෝරන්න (J වෙත මාර්ගයTAG master) සහ මෙවලම් කට්ටලය සක්‍රිය කිරීමට EMIF උදාහරණයේ මතක අතුරුමුහුණත ID.
7. අතුරුමුහුණත් පරාමිති සහ ක්‍රමාංකන තත්ත්වය කියවීමට මෙවලම් කට්ටලයට ඉඩ දීමට අතුරු මුහුණත සක්‍රිය කරන්න ක්ලික් කරන්න.
8. ඔබ වරකට එක් අතුරු මුහුණතක් නිදොස් කළ යුතුය; එබැවින්, නිර්මාණයේ වෙනත් අතුරු මුහුණතකට සම්බන්ධ වීමට, ඔබ මුලින්ම වත්මන් අතුරු මුහුණත අක්රිය කළ යුතුය.

පහත දැක්වෙන්නේ exampEMIF ක්‍රමාංකන නිදොස් කිරීමේ මෙවලම් කට්ටලය සහ EMIF TG වින්‍යාස මෙවලම් කට්ටලය වෙතින් වාර්තා les:, පිළිවෙලින්.

සටහන: ක්රමාංකන නිදොස්කරණය පිළිබඳ විස්තර සඳහා, බාහිර මතක අතුරුමුහුණත් Intel Agilex FPGA IP පරිශීලක මාර්ගෝපදේශය තුළ, බාහිර මතක අතුරුමුහුණත් නිදොස් කිරීමේ මෙවලම් කට්ටලය සමඟින් නිදොස් කිරීම වෙත යොමු වන්න.

සටහන: රථවාහන උත්පාදක නිදොස්කරණය පිළිබඳ විස්තර සඳහා, බාහිර මතක අතුරුමුහුණත් Intel Agilex FPGA IP පරිශීලක මාර්ගෝපදේශය තුළ, රථවාහන උත්පාදක වින්‍යාස පරිශීලක අතුරුමුහුණත බලන්න.

නිර්මාණ Example බාහිර මතක අතුරුමුහුණත් සඳහා විස්තරය Intel Agilex FPGA IP

ඔබ ඔබේ EMIF IP පරාමිතිකරණය කර උත්පාදනය කරන විට, පද්ධතිය අනුකරණය සහ සංස්ලේෂණය සඳහා නාමාවලි නිර්මාණය කරන බව ඔබට සඳහන් කළ හැක. file කට්ටල, සහ උත්පාදනය file ස්වයංක්රීයව සකසයි. Ex යටතේ Simulation හෝ Synthesis තේරුවොත්ample නිර්මාණය Fileහිටපු මත sample Designs ටැබය, පද්ධතිය සම්පූර්ණ අනුකරණයක් නිර්මාණය කරයි file කට්ටලයක් හෝ සම්පූර්ණ සංශ්ලේෂණයක් file ඔබගේ තේරීම අනුව සකසන්න.

සංශ්ලේෂණ සැලසුම් Example
සංශ්ලේෂණ නිර්මාණය example හි පහත රූපයේ දැක්වෙන ප්‍රධාන කොටස් අඩංගු වේ.

• සංශ්ලේෂණය කළ හැකි Avalon®-MM හිටපු රථවාහන උත්පාදක යන්ත්‍රයක්ampපරාමිතික ලිපින ගණනකට කියවීමේ සහ ලිවීමේ ව්‍යාජ අහඹු රටාවක් ක්‍රියාත්මක කරන le ධාවකය. ගමනාගමන උත්පාදක යන්ත්රය ලිඛිත දත්තවලට ගැලපෙන බව සහතික කිරීම සඳහා මතකයෙන් කියවන දත්ත නිරීක්ෂණය කරන අතර වෙනත් ආකාරයකින් අසාර්ථක වීමක් තහවුරු කරයි.
• මතක අතුරුමුහුණතේ උදාහරණයක්, එයට ඇතුළත් වන්නේ:
  • Avalon-MM අතුරුමුහුණත සහ AFI අතුරුමුහුණත අතර මධ්‍යස්ථ කරන මතක පාලකයකි.
  • PHY, කියවීමේ සහ ලිවීමේ මෙහෙයුම් සිදු කිරීම සඳහා මතක පාලකය සහ බාහිර මතක උපාංග අතර අතුරු මුහුණතක් ලෙස සේවය කරයි.

රූපය 7. සංශ්ලේෂණ සැලසුම් Example

සටහන: PLL බෙදාගැනීමේ මාදිලිය, DLL බෙදාගැනීමේ මාදිලිය, හෝ OCT බෙදාගැනීමේ මාදිලියේ පරාමිති එකක් හෝ කිහිපයක් බෙදාගැනීමක් නැත හැර වෙනත් ඕනෑම අගයකට සකසා තිබේ නම්, සංස්ලේෂණ සැලසුම හිටපුample හි රථවාහන උත්පාදක/මතක අතුරුමුහුණත් අවස්ථා දෙකක් අඩංගු වේ. ගමනාගමන උත්පාදක/මතක අතුරුමුහුණත් අවස්ථා දෙක සම්බන්ධ වන්නේ පරාමිති සැකසුම් මගින් අර්ථ දක්වා ඇති පරිදි බෙදාගත් PLL/DLL/OCT සම්බන්ධතා මගින් පමණි. ගමනාගමන උත්පාදක/මතක අතුරුමුහුණත නිදර්ශන මඟින් ඔබට ඔබේම නිර්මාණ තුළ එවැනි සම්බන්ධතා ඇති කර ගත හැකි ආකාරය පෙන්නුම් කරයි.

සමාකරණ සැලසුම් Example
සමාකරණ නිර්මාණය උදාample හි පහත රූපයේ දැක්වෙන ප්‍රධාන කොටස් අඩංගු වේ.

• සංශ්ලේෂණ නිර්මාණයේ උදාහරණයක් example. පෙර කොටසේ විස්තර කර ඇති පරිදි, සංශ්ලේෂණ නිර්මාණය example හි රථවාහන උත්පාදකයක්, ක්‍රමාංකන සංරචකයක් සහ මතක අතුරුමුහුණතේ අවස්ථාවක් අඩංගු වේ. මෙම වාරණයන් වේගවත් සමාකරණය සඳහා සුදුසු අවස්ථාවලදී වියුක්ත සමාකරණ ආකෘති වෙත පෙරනිමි වේ.
• මතක ආකෘතියක්, එය මතක ප්‍රොටෝකෝල පිරිවිතරයන්ට අනුකූල වන සාමාන්‍ය ආකෘතියක් ලෙස ක්‍රියා කරයි. බොහෝ විට, මතක වෙළෙන්දෝ ඔවුන්ගේ විශේෂිත මතක සංරචක සඳහා අනුකරණ ආකෘති සපයයි, ඒවා ඔබට බාගත හැකිය. webඅඩවි.
• තත්ත්‍ව පරීක්‍ෂකයක්, බාහිර මතක අතුරුමුහුණත IP සහ රථවාහන උත්පාදක යන්ත්‍රයෙන් තත්ව සංඥා නිරීක්‍ෂණය කරයි, සමස්ත සාමාර්ථයක් හෝ අසාර්ථක තත්ත්වයක් සංඥා කිරීමට.

Figure 10. Simulation Design Example

Example Designs Interface Tab
පරාමිති සංස්කාරකයට Example Designs ටැබය මඟින් ඔබේ නිර්මාණය හිටපු පරාමිතිකරණය කිරීමට සහ උත්පාදනය කිරීමට ඉඩ සලසයිamples.

බාහිර මතක අතුරුමුහුණත් Intel Agilex FPGA IP නිර්මාණය Example පරිශීලක මාර්ගෝපදේශ ලේඛනාගාරය

IP අනුවාද v19.1 දක්වා Intel Quartus Prime Design Suite මෘදුකාංග අනුවාදවලට සමාන වේ. Intel Quartus Prime Design Suite මෘදුකාංග අනුවාදය 19.2 හෝ ඊට පසු, IP වලට නව IP අනුවාද ක්‍රමයක් ඇත. IP මූලික අනුවාදයක් ලැයිස්තුගත කර නොමැති නම්, පෙර IP core අනුවාදය සඳහා පරිශීලක මාර්ගෝපදේශය අදාළ වේ.

IP Core අනුවාදය	පරිශීලක මාර්ගෝපදේශය
2.4.0	බාහිර මතක අතුරුමුහුණත් Intel Agilex FPGA IP නිර්මාණය Example පරිශීලක මාර්ගෝපදේශ ලේඛනාගාරය
2.3.0	බාහිර මතක අතුරුමුහුණත් Intel Agilex FPGA IP නිර්මාණය Example පරිශීලක මාර්ගෝපදේශ ලේඛනාගාරය
2.3.0	බාහිර මතක අතුරුමුහුණත් Intel Agilex FPGA IP නිර්මාණය Example පරිශීලක මාර්ගෝපදේශ ලේඛනාගාරය
2.1.0	බාහිර මතක අතුරුමුහුණත් Intel Agilex FPGA IP නිර්මාණය Example පරිශීලක මාර්ගෝපදේශ ලේඛනාගාරය
19.3	බාහිර මතක අතුරුමුහුණත් Intel Agilex FPGA IP නිර්මාණය Example පරිශීලක මාර්ගෝපදේශ ලේඛනාගාරය

බාහිර මතක අතුරුමුහුණත් සඳහා ලේඛන සංශෝධන ඉතිහාසය Intel Agilex FPGA IP Design Example පරිශීලක මාර්ගෝපදේශය

ලේඛන අනුවාදය	Intel Quartus Prime අනුවාදය	IP අනුවාදය	වෙනස්කම්
2021.06.21	21.2	2.4.2	දී නිර්මාණ Example ඉක්මන් ආරම්භය පරිච්ඡේදය: • වෙත සටහනක් එක් කරන ලදී Intel Agilex EMIF නිර්මාණය සම්පාදනය කිරීම සහ ක්‍රමලේඛනය කිරීම Example මාතෘකාව. • හි මාතෘකාව වෙනස් කරන ලදී නිර්මාණ Exampක්රමාංකන නිදොස් කිරීමේ විකල්පය සමඟ le මාතෘකාව. • එකතු කරන ලදී නිර්මාණ Example TG Configuration විකල්පය සමඟ සහ සැලසුම් Ex. තුළ රථවාහන උත්පාදක යන්ත්රය සක්රිය කිරීමample මාතෘකා. • 2, 3, සහ 4 පියවර වෙනස් කර, සංඛ්‍යා කිහිපයක් යාවත්කාලීන කර, සටහනක් එකතු කරන ලදී නිර්මාණ Ex භාවිතා කිරීමampEMIF නිදොස් කිරීමේ මෙවලම් කට්ටලය සමඟින් මාතෘකාව.
2021.03.29	21.1	2.4.0	දී නිර්මාණ Example ඉක්මන් ආරම්භය පරිච්ඡේදය: • වෙත සටහනක් එක් කරන ලදී සංස්ලේෂණය කළ හැකි EMIF නිර්මාණය උත්පාදනය කිරීම Example සහ EMIF නිර්මාණය උත්පාදනය කිරීම Exampඅනුකරණය සඳහා le මාතෘකා. • යාවත්කාලීන කරන ලදී File හි ව්‍යුහ රූප සටහන EMIF නිර්මාණය උත්පාදනය කිරීම Exampඅනුකරණය සඳහා le මාතෘකාව.
2020.12.14	20.4	2.3.0	දී නිර්මාණ Example ඉක්මන් ආරම්භය පරිච්ඡේදය, පහත වෙනස්කම් සිදු කරන ලදී: • යාවත්කාලීන කරන ලදී සංස්ලේෂණය කළ හැකි EMIF නිර්මාණය උත්පාදනය කිරීම Example බහු-EMIF මෝස්තර ඇතුළත් කිරීමට මාතෘකාව. • හි පියවර 3 සඳහා රූපය යාවත්කාලීන කරන ලදී EMIF නිර්මාණය උත්පාදනය කිරීම Exampඅනුකරණය සඳහා le මාතෘකාව.
2020.10.05	20.3	2.3.0	දී නිර්මාණ Example ඉක්මන් ආරම්භක මාර්ගෝපදේශය පරිච්ඡේදය, පහත වෙනස්කම් සිදු කරන ලදී: • තුල EMIF ව්‍යාපෘතියක් නිර්මාණය කිරීම, 6 පියවරේදී රූපය යාවත්කාලීන කරන ලදී. • තුල සංස්ලේෂණය කළ හැකි EMIF නිර්මාණය උත්පාදනය කිරීම Example, පියවර 3 හි රූපය යාවත්කාලීන කරන ලදී. • තුල EMIF නිර්මාණය උත්පාදනය කිරීම Exampඅනුකරණය සඳහා le, පියවර 3 හි රූපය යාවත්කාලීන කරන ලදී. • තුල සිමියුලේෂන් එදිරිව දෘඪාංග ක්‍රියාත්මක කිරීම, දෙවන වගුවේ සුළු අකුරු දෝෂයක් නිවැරදි කරන ලදී. • තුල නිර්මාණ Ex භාවිතා කිරීමampEMIF නිදොස් කිරීමේ මෙවලම් කට්ටලය සමඟින්, වෙනස් කරන ලද පියවර 6, පියවර 7 සහ 8 එකතු කරන ලදී.
දිගටම…

ලේඛන අනුවාදය	Intel Quartus Prime අනුවාදය	IP අනුවාදය	වෙනස්කම්
2020.04.13	20.1	2.1.0	• තුළ ගැන පරිච්ඡේදය, හි වගුව වෙනස් කරන ලදී තොරතුරු නිකුත් කරන්න මාතෘකාව. • තුළ නිර්මාණ Example ඉක්මන් ආරම්භක මාර්ගෝපදේශය පරිච්ඡේදය: — නවීකරණය කරන ලද පියවර 7 සහ ආශ්‍රිත රූපය, හි සංස්ලේෂණය කළ හැකි EMIF නිර්මාණය උත්පාදනය කිරීම Example මාතෘකාව. - වෙනස් කරන ලදී නිර්මාණය උත්පාදනය Exampනිදොස් කිරීමේ විකල්පය සමඟ le මාතෘකාව. - වෙනස් කරන ලදී නිර්මාණ Ex භාවිතා කිරීමampEMIF නිදොස් කිරීමේ මෙවලම් කට්ටලය සමඟින් මාතෘකාව.
2019.12.16	19.4	2.0.0	• තුළ නිර්මාණ Example ඉක්මන් ආරම්භය පරිච්ඡේදය: - හි 6 වන පියවරේ නිදර්ශනය යාවත්කාලීන කරන ලදී EMIF ව්‍යාපෘතියක් නිර්මාණය කිරීම මාතෘකාව. - හි 4 වන පියවරේ නිදර්ශනය යාවත්කාලීන කරන ලදී සංස්ලේෂණය කළ හැකි EMIF නිර්මාණය උත්පාදනය කිරීම Example මාතෘකාව. - හි 4 වන පියවරේ නිදර්ශනය යාවත්කාලීන කරන ලදී EMIF නිර්මාණය උත්පාදනය කිරීම Exampඅනුකරණය සඳහා le මාතෘකාව. - හි 5 වන පියවර වෙනස් කරන ලදී EMIF නිර්මාණය උත්පාදනය කිරීම Exampඅනුකරණය සඳහා le මාතෘකාව. - වෙනස් කරන ලදී පොදු පින් මාර්ගෝපදේශ සහ යාබද බැංකු කොටස් Intel Agilex EMIF IP සඳහා පින් ස්ථානගත කිරීම මාතෘකාව.
2019.10.18	19.3		• තුළ EMIF ව්‍යාපෘතියක් නිර්මාණය කිරීම මාතෘකාව, 6 වන කරුණ සමඟ රූපය යාවත්කාලීන කරන ලදී. • තුළ EMIF IP ජනනය කිරීම සහ වින්‍යාස කිරීම මාතෘකාව, පියවර 1 සමඟ රූපය යාවත්කාලීන කරන ලදී. • වගුවේ Intel Agilex EMIF පරාමිති සංස්කාරක මාර්ගෝපදේශ මාතෘකාව, සඳහා විස්තරය වෙනස් කරන ලදී මණ්ඩලය ටැබ්. • තුළ සංස්ලේෂණය කළ හැකි EMIF නිර්මාණය උත්පාදනය කිරීම Example සහ EMIF නිර්මාණය උත්පාදනය කිරීම Exampඅනුකරණය සඳහා le මාතෘකා, එක් එක් මාතෘකාවේ 3 වන පියවරෙහි රූපය යාවත්කාලීන කරන ලදී. • තුළ EMIF නිර්මාණය උත්පාදනය කිරීම Exampඅනුකරණය සඳහා le මාතෘකාව, යාවත්කාලීන කරන ලදී ජනනය කරන ලද සමාකරණ සැලසුම් Example File ව්යුහය රූපය සහ රූපයට අනුව සටහන වෙනස් කරන ලදී. • තුළ සංස්ලේෂණය කළ හැකි EMIF නිර්මාණය උත්පාදනය කිරීම Example මාතෘකාව, බහු අතුරුමුහුණත් සඳහා පියවරක් සහ රූපයක් එක් කරන ලදී.
2019.07.31	19.2	1.2.0	• එකතු කරන ලදී Intel Agilex FPGA IP බාහිර මතක අතුරුමුහුණත් ගැන පරිච්ඡේදය සහ නිකුත් කිරීමේ තොරතුරු. • යාවත්කාලීන කළ දින සහ අනුවාද අංක. • සඳහා සුළු වැඩිදියුණු කිරීම් සංශ්ලේෂණ සැලසුම් Example රූපය සංශ්ලේෂණ සැලසුම් Example මාතෘකාව.
2019.04.02	19.1		• මුලික නිදහස් කිරිම.

බාහිර මතක අතුරුමුහුණත් සඳහා ලේඛන සංශෝධන ඉතිහාසය Intel Agilex FPGA IP Design Example පරිශීලක මාර්ගෝපදේශය

ලේඛන / සම්පත්

intel UG-20219 බාහිර මතක අතුරුමුහුණත් Intel Agilex FPGA IP Design Example [pdf] පරිශීලක මාර්ගෝපදේශය UG-20219 බාහිර මතක අතුරුමුහුණත් Intel Agilex FPGA IP Design Example, UG-20219, බාහිර මතක අතුරුමුහුණත් Intel Agilex FPGA IP Design Example, Interfaces Intel Agilex FPGA IP Design Example, Agilex FPGA IP Design Example

යොමු කිරීම්

• පරිශීලක අත්පොත