UG-20219 Интерфейси хотираи беруна Intel Agilex FPGA IP Design Example

Дар бораи интерфейсҳои хотираи беруна Intel® Agilexâ„¢ FPGA IP

Маълумот дар бораи нашр

Версияҳои IP бо версияҳои нармафзори Intel® Quartus® Prime Design Suite то v19.1 якхелаанд. Аз нармафзори Intel Quartus Prime Design Suite версияи 19.2 ё дертар, ядроҳои IP дорои нақшаи нави версияи IP мебошанд. Рақами схемаи версияи IP (XYZ) аз як версияи нармафзор ба версияи дигар иваз мешавад. Тағйир дар:

• X бознигарии асосии IP-ро нишон медиҳад. Агар шумо нармафзори Intel Quartus Prime-и худро навсозӣ кунед, шумо бояд IP-ро аз нав тавлид кунед.
• Y нишон медиҳад, ки IP дорои хусусиятҳои нав мебошад. IP-и худро барқарор кунед, то ин хусусиятҳои навро дохил кунед.
• Z нишон медиҳад, ки IP тағйироти хурдро дар бар мегирад. IP-и худро аз нав тавлид кунед, то ин тағиротҳоро дар бар гиред.
  

  Адад	Тавсифи
  IPVersion	2.4.2
  Intel Quartus Prime	21.2
  Рӯзи нашр	2021.06.21

Дизайн Example Дастури оғози зуд барои интерфейсҳои хотираи беруна Intel Agilex™ FPGA IP

Тарҳрезии автоматӣ, пешample flow барои интерфейсҳои хотираи берунии Intel Agilex ™ дастрас аст. Generate Exampтугмаи le Designs дар ExampҶадвали le Designs ба шумо имкон медиҳад, ки тарҳрезии синтез ва симулятсияро муайян ва тавлид кунедample file маҷмӯи, ки шумо метавонед барои тасдиқи IP-и EMIF-и худ истифода баред. Шумо метавонед як тарҳи собиқ тавлид кунедample, ки ба маҷмӯаи таҳияи Intel FPGA ё барои ҳама гуна EMIF IP, ки шумо тавлид мекунед, мувофиқат мекунад. Шумо метавонед тарҳи собиқро истифода баредample барои кӯмак ба арзёбии шумо ё ҳамчун нуқтаи ибтидоӣ барои системаи шахсии шумо.

Тарҳрезии умумӣ Мисample Ҷараёни корӣ

Эҷоди лоиҳаи EMIF

Барои ӯ версияи нармафзори Intel Quartus Prime 17.1 ва дертар, шумо бояд пеш аз тавлиди IP EMIF ва тарҳрезии собиқ лоиҳаи Intel Quartus Prime эҷод кунед.ampле.

1. Нармафзори Intel Quartus Prime -ро оғоз кунед ва интихоб кунед File ➤ Устоди лоиҳаи нав. Баъдан клик кунед. Дизайн Example Дастури оғози зуд барои интерфейсҳои хотираи беруна Intel Agilex™ FPGA IP
2. Директорияро муайян кунед ( ), номи лоиҳаи Intel Quartus Prime ( ) ва номи объекти тарроҳии сатҳи боло ( ) ки шумо мехоҳед эҷод кунед. Баъдан клик кунед.
3. Боварӣ ҳосил кунед, ки лоиҳаи холӣ интихоб шудааст. Ояндаро ду маротиба клик кунед.
4. Дар зери Оила, Intel Agilex-ро интихоб кунед.
5. Дар зери филтри ном рақами қисми дастгоҳро нависед.
6. Дар зери Дастгоҳҳои дастрас, дастгоҳи мувофиқро интихоб кунед.
7. Finish -ро пахш кунед.

Таҳия ва танзим кардани EMIF IP

Қадамҳои зерин нишон медиҳанд, ки чӣ тавр тавлид ва танзим кардани IP-и EMIF. Ин роҳнамо интерфейси DDR4-ро эҷод мекунад, аммо қадамҳо барои протоколҳои дигар шабеҳанд. (Ин қадамҳо ба ҷараёни Каталоги IP (мустақил) пайравӣ мекунанд; агар шумо ба ҷои он ҷараёни тарҳрезии Платформа (система)-ро истифода баред, қадамҳо шабеҳанд.)

1. Дар равзанаи Каталоги IP, Интерфейси хотираи берунии Intel Agilex FPGA IP -ро интихоб кунед. (Агар равзанаи Каталоги IP намоён набошад, интихоб кунед View ➤ Каталоги IP.)
2. Дар муҳаррири параметрҳои IP, номи объектро барои IP EMIF пешниҳод кунед (номе, ки шумо дар ин ҷо пешниҳод мекунед file номи IP) ва директорияро муайян кунед. Эҷод ро пахш кунед.
3. Муҳаррири параметр дорои ҷадвалҳои сершумор аст, ки шумо бояд параметрҳоро барои инъикоси татбиқи EMIF-и худ танзим кунед.

Дастурҳои муҳаррири параметрҳои Intel Agilex EMIF
Ин мавзӯъ роҳнамоии сатҳи баландро барои параметрсозии ҷадвалҳо дар муҳаррири параметрҳои IP Intel Agilex EMIF таъмин мекунад.

Ҷадвали 1. Дастурҳои муҳаррири параметрҳои EMIF

Ҷадвали Муҳаррири параметр	Дастурҳо
Генерал	Боварӣ ҳосил кунед, ки параметрҳои зерин дуруст ворид карда шудаанд: • Сатҳи суръат барои дастгоҳ. • Басомади соати хотира. • Басомади соати истинод ба PLL.
Хотира	• Барои ворид кардани параметрҳо ба варақаи маълумоти дастгоҳи хотираи худ муроҷиат кунед Хотира ҷадвал. • Шумо инчунин бояд як макони мушаххасро барои pin ALERT# ворид кунед. (Танҳо ба протоколи хотираи DDR4 дахл дорад.)
Мем I/O	• Барои таҳқиқоти ибтидоии лоиҳа, шумо метавонед танзимоти пешфарзро дар Мем I/O ҷадвал. • Барои тасдиқи пешрафтаи тарҳ, шумо бояд моделиронии тахтаро барои ба даст овардани танзимоти оптималии қатъкунӣ анҷом диҳед.
FPGA I/O	• Барои таҳқиқоти ибтидоии лоиҳа, шумо метавонед танзимоти пешфарзро дар FPGA I/O ҷадвал. • Барои тасдиқи пешрафтаи тарроҳӣ, шумо бояд моделсозии тахтаро бо моделҳои алоқаманди IBIS иҷро кунед, то стандартҳои мувофиқи I/O-ро интихоб кунед.
Мем Тайминг	• Барои таҳқиқоти ибтидоии лоиҳа, шумо метавонед танзимоти пешфарзро дар Мем Тайминг ҷадвал. • Барои тасдиқи тарҳи пешрафта, шумо бояд параметрҳоро мувофиқи варақаи маълумотии дастгоҳи хотираи худ ворид кунед.
Назоратчӣ	Параметрҳои контроллерро мувофиқи конфигуратсия ва рафтори дилхоҳи контролери хотираи худ танзим кунед.
Диагностика	Шумо метавонед параметрҳоро дар зер истифода баред Диагностика ҷадвал барои кӯмак дар озмоиш ва ислоҳи интерфейси хотираи шумо.
Example Designs	Дар Example Designs ҷадвал ба шумо имкон медиҳад, ки тарроҳии собиқро эҷод кунедamples барои синтез ва моделиронӣ. Тарҳрезии тавлидшуда собиқample як системаи мукаммали EMIF мебошад, ки аз EMIF IP ва драйвере иборат аст, ки трафики тасодуфиро барои тасдиқи интерфейси хотира тавлид мекунад.

Барои маълумоти муфассал дар бораи параметрҳои инфиродӣ, ба боби мувофиқи протоколи хотираи худ дар дастури корбарии интерфейсҳои хотираи берунии Intel Agilex FPGA IP муроҷиат кунед.

Эҷоди тарҳи синтезшавандаи EMIF Example

Барои маҷмӯаи таҳияи Intel Agilex, гузоштани аксари танзимоти IP-и Intel Agilex EMIF дар арзишҳои пешфарз кофӣ аст. Барои тавлиди тарҳи синтезшаванда, масаланample, ин қадамҳоро иҷро кунед:

1. Дар бораи Exampҷадвали le Designs, боварӣ ҳосил кунед, ки қуттии Синтез қайд карда шудааст.
   • Агар шумо интерфейси ягонаро иҷро кунед, собиқampтарроҳии le, танзимоти EMIF IP ва клик кунед File➤ Захира кунед, то танзимоти ҷориро дар варианти IP-и корбар захира кунед file ( .ip).
     • Агар шумо собиқро амалӣ карда истода бошедampтарҳи le бо интерфейсҳои сершумор, муайян Шумораи IP ба шумораи дилхоҳ интерфейсҳои. Шумо метавонед шумораи умумии ID-и EMIF-ро бо шумораи интихобшудаи IP-ҳои интихобшуда бинед. Барои танзими ҳар як интерфейс ин қадамҳоро иҷро кунед:
   •  Cal-IP-ро интихоб кунед, то пайвасти интерфейсро ба IP калибровка муайян кунед.
   • Дар ҳама ҷадвали муҳаррири параметрҳо мувофиқан IP-и EMIF-ро танзим кунед.
   • Бозгашт ба собиқample тарроҳӣ ҷадвалро пахш кунед ва Аксро дар ID-и дилхоҳи EMIF пахш кунед.
   • Қадами a то cро барои ҳама ID EMIF такрор кунед.
   • Шумо метавонед тугмаи Тозакуниро пахш кунед, то параметрҳои гирифташударо нест кунед ва қадами a то c-ро такрор кунед, то ба IP EMIF тағирот ворид кунед.
   • клик кунед File➤ Захира кунед, то танзимоти ҷориро дар варианти IP-и корбар захира кунед file ( .ip).
2. Эҷоди Ex-ро клик кунедample Design дар кунҷи рости болоии тиреза.
3. Феҳристи тарроҳии EMIF-ро муайян кунедample ва OK-ро пахш кунед. Насли бомуваффақияти тарҳи EMIF собиқample зеринро эҷод мекунад fileдар зери феҳристи qii гузошта шудааст.
4. клик кунед File ➤ Барои баромадан аз равзанаи IP Parameter Editor Pro баромад кунед. Система дархост мекунад, Тағироти охирин тавлид нашудааст. Ҳоло тавлид кунед? Барои идома додани ҷараёни навбатӣ Не-ро пахш кунед.
5. Барои кушодани собиқampтарроҳӣ кунед, клик кунед File ➤ Лоиҳаро кушоед ва ба /ample_name>/qii/ed_synth.qpf ва Кушодан-ро пахш кунед.
   Шарҳ: Барои маълумот дар бораи тартиб додан ва барномарезии тарҳрезии собиқampле, мурочиат кунед
   Тартиб ва барномасозии Intel Agilex EMIF Design Exampле.

Тасвири 4. Тарҳрезии синтезшавандаи тавлидшуда Example File Сохтор

Барои маълумот дар бораи сохтани система бо ду ё зиёда интерфейсҳои хотираи беруна, ба Эҷоди тарҳи собиқ муроҷиат кунедample бо Интерфейсҳои сершумори EMIF, дар дастури корбар дар интерфейсҳои хотираи берунии Intel Agilex FPGA IP. Барои маълумот дар бораи ислоҳи интерфейсҳои сершумор, ба Дастури корбарии интерфейсҳои хотираи берунии Intel Agilex FPGA IP муроҷиат кунед.

Шарҳ: Агар шумо қуттии санҷиши Simulation ё Synthesis-ро интихоб накунед, директорияи таъинот танҳо тарҳи тарроҳии Платформаро дар бар мегирад. files, ки аз ҷониби нармафзори Intel Quartus Prime мустақиман тартиб дода намешаванд, аммо шумо метавонед view ё дар тарроҳии Платформа таҳрир кунед. Дар ин ҳолат шумо метавонед фармонҳои зеринро барои тавлиди синтез ва симулятсия иҷро кунед file маҷмӯи.

• Барои сохтани лоиҳаи компилятсионӣ, шумо бояд quartus_sh -t make_qii_design.tclscript -ро дар директорияи таъинот иҷро кунед.
• Барои сохтани лоиҳаи моделиронӣ, шумо бояд скрипти quartus_sh -t make_sim_design.tcl -ро дар директорияи таъинот иҷро кунед.

Шарҳ: Агар шумо тарроҳии собиқ тавлид карда бошедample ва он гоҳ ба он дар муҳаррири параметр тағирот ворид кунед, шумо бояд тарҳи собиқро барқарор кунедampто бубинед, ки тағиротҳои шумо иҷро шудаанд. Тарҳрезии нав тавлидшуда собиқample тарроҳии мавҷударо аз нав наменависадample files.

Таҳияи EMIF Design Example барои Simulation

Барои маҷмӯаи таҳияи Intel Agilex, гузоштани аксари танзимоти IP-и Intel Agilex EMIF дар арзишҳои пешфарз кофӣ аст. Барои тавлиди тарҳрезии собиқample барои моделиронӣ, ин қадамҳоро иҷро кунед:

1. Дар бораи Exampҷадвали le Designs, боварӣ ҳосил кунед, ки қуттии Simulation тафтиш карда шудааст. Инчунин формати зарурии Simulation HDL-ро интихоб кунед, ё Verilog ё VHDL.
2. IP-и EMIF-ро танзим кунед ва клик кунед File ➤ Захира кунед, то танзимоти ҷориро дар варианти IP-и корбар захира кунед file ( .ip).
3. Эҷоди Ex-ро клик кунедample Design дар кунҷи рости болоии тиреза.
4. Феҳристи тарроҳии EMIF-ро муайян кунедample ва OK-ро пахш кунед. Насли бомуваффақияти тарҳи EMIF собиқample сершумор эҷод мекунад file маҷмӯаҳо барои симуляторҳои гуногуни дастгирӣ, дар зери директорияи sim/ed_sim.
5. клик кунед File ➤ Барои баромадан аз равзанаи IP Parameter Editor Pro баромад кунед. Система дархост мекунад, Тағироти охирин тавлид нашудааст. Ҳоло тавлид кунед? Барои идома додани ҷараёни навбатӣ Не-ро пахш кунед.

Тарҳрезии моделсозии тавлидшуда Example File Сохтор

Шарҳ: Интерфейси хотираи берунии Intel Agilex FPGA IP дар айни замон танҳо симуляторҳои VCS, ModelSim/QuestaSim ва Xcelium -ро дастгирӣ мекунад. Дастгирии иловагии симулятор дар релизҳои оянда ба нақша гирифта шудааст.

Шарҳ: Агар шумо қуттии санҷиши Simulation ё Synthesis-ро интихоб накунед, директорияи таъинот танҳо тарҳи тарроҳии Платформаро дар бар мегирад. files, ки аз ҷониби нармафзори Intel Quartus Prime мустақиман тартиб дода намешаванд, аммо шумо метавонед view ё дар тарроҳии Платформа таҳрир кунед. Дар ин ҳолат шумо метавонед фармонҳои зеринро барои тавлиди синтез ва симулятсия иҷро кунед file маҷмӯи.

• Барои сохтани лоиҳаи компилятсионӣ, шумо бояд скрипти quartus_sh -t make_qii_design.tcl -ро дар директорияи таъинот иҷро кунед.
• Барои сохтани лоиҳаи моделиронӣ, шумо бояд скрипти quartus_sh -t make_sim_design.tcl -ро дар директорияи таъинот иҷро кунед.

Шарҳ: Агар шумо тарроҳии собиқ тавлид карда бошедample ва он гоҳ ба он дар муҳаррири параметр тағирот ворид кунед, шумо бояд тарҳи собиқро барқарор кунедampто бубинед, ки тағиротҳои шумо иҷро шудаанд. Тарҳрезии нав тавлидшуда собиқample тарроҳии мавҷударо аз нав наменависадample files.

Симуляция нисбат ба татбиқи сахтафзор
Барои моделиронии интерфейси хотираи берунӣ, шумо метавонед дар ҷадвали Диагностика ҳангоми тавлиди IP ё калибрченкунӣ гузаред ё калибрченкунии пурраро интихоб кунед.

Моделҳои моделиронии EMIF
Ин ҷадвал хусусиятҳои калибрченкунии гузариш ва моделҳои калибркунии пурраро муқоиса мекунад.

Љадвали 2. Моделњои моделиронии EMIF: Гузаштан аз Калибровка ва Калибркунии пурра

Гузаронидани калибрченкунӣ	Калибрченкунии пурра
Моделизатсия дар сатҳи система, ки ба мантиқи корбар тамаркуз мекунад.	Моделсозии интерфейси хотира, ки ба калибрченкунӣ тамаркуз мекунад.
Тафсилоти калибрченкунӣ сабт нашудааст.	Ҳама сtages калибрченкунӣ.
Қобилияти нигоҳдорӣ ва дарёфти маълумот дорад.	Нивелиркунӣ, дескви дар як бит ва ғайраҳоро дар бар мегирад.
Самаранокии дақиқро ифода мекунад.
Кафолати тахтаро ба назар намегирад.

RTL Simulation нисбат ба татбиқи сахтафзор
Ин ҷадвал фарқиятҳои калидӣ байни симулятсияи EMIF ва татбиқи сахтафзорро нишон медиҳад.

Љадвали 3. Simulation EMIF RTL нисбат ба татбиќи сахтафзор

Симуляцияи RTL	Амалисозии сахтафзор
Рамзи оғозкунӣ ва калибризатсияи Nios® ҳамзамон иҷро мешаванд.	Рамзи оғозкунӣ ва калибризатсияи Nios пайдарпай иҷро мешаванд.
Интерфейсҳо дар симулятсия ҳамзамон сигнали cal_done-ро тасдиқ мекунанд.	Амалиётҳои васлкунанда тартиби калибрченкуниро муайян мекунанд ва интерфейсҳо ҳамзамон cal_done-ро тасдиқ намекунанд.

Шумо бояд моделиронии RTL-ро дар асоси намунаҳои трафик барои барномаи тарроҳии худ иҷро кунед. Дар хотир доред, ки симулятсияи RTL таъхирҳои пайгирии PCB-ро модел намекунад, ки метавонад номутобиқатии таъхир дар байни моделиронии RTL ва татбиқи сахтафзорро ба вуҷуд орад.

 Моделсозии интерфейси хотираи берунии IP бо ModelSim
Ин тартиб нишон медиҳад, ки чӣ гуна тарҳрезии EMIF-ро тақлид кардан мумкин астampле.

1. Нармафзори Mentor Graphics* ModelSim-ро оғоз кунед ва интихоб кунед File ➤ Тағйир додани директория. Ба феҳристи sim/ed_sim/mentor дар дохили тарҳи тавлидшуда гузаредample папка.
2. Боварӣ ҳосил кунед, ки равзанаи транскрипт дар поёни экран намоиш дода мешавад. Агар равзанаи транскрипт намоён набошад, онро бо клик нишон диҳед View ➤ Транскрипт.
3. Дар равзанаи транскрипт, source msim_setup.tcl -ро иҷро кунед.
4. Пас аз он ки source msim_setup.tcl корашро анҷом медиҳад, ld_debug -ро дар равзанаи транскрипт иҷро кунед.
5. Пас аз ба итмом расонидани ld_debug, тафтиш кунед, ки равзанаи Объектҳо намоиш дода мешавад. Агар равзанаи Объектҳо намоён набошад, онро бо клик нишон диҳед View ➤ Объектҳо.
6. Дар равзанаи Объектҳо сигналҳоеро интихоб кунед, ки мехоҳед бо пахши рости муш ва интихоби Иловаи мавҷ тақлид кунед.
7. Пас аз анҷом додани интихоби сигналҳо барои моделиронӣ, дар равзанаи транскрипт run -all -ро иҷро кунед. Симуляция то анҷом ёфтани он кор мекунад.
8. Агар симулятсия намоён набошад, клик кунед View ➤ Мавҷ.

Ҷойгиркунии PIN барои Intel Agilex EMIF IP
Ин мавзӯъ дастурҳоро барои ҷойгиркунии пинҳо пешниҳод мекунад.

Барview
FPGAs Intel Agilex дорои сохтори зерин мебошанд:

• Ҳар як дастгоҳ дорои то 8 бонки I/O мебошад.
• Ҳар як бонки воридотӣ 2 бонки воридотӣ / баромад дорад.
• Ҳар як бонки зердаромад / баромад дорои 4 қатор мебошад.
• Ҳар як сатр дорои 12 пинҳои таъиноти умумии I/O (GPIO) мебошад.

Дастурҳои умумии Pin
Дар зер дастурҳои умумии пин мебошанд.

Шарҳ: Барои маълумоти муфассал дар бораи PIN, ба қисмати Intel Agilex FPGA EMIF IP Pin ва банақшагирии захираҳо дар боби мушаххаси протокол барои протоколи хотираи берунаи худ, дар дастури корбари Intel Agilex FPGA IP муроҷиат кунед.

• Боварӣ ҳосил кунед, ки пинҳо барои интерфейси хотираи берунии додашуда дар як сатри воридот / баромад ҷойгиранд.
• Интерфейсҳое, ки якчанд бонкҳоро фаро мегиранд, бояд ба талаботи зерин ҷавобгӯ бошанд:
  •  Бонкҳо бояд ба ҳам наздик бошанд. Барои маълумот дар бораи бонкҳои ҳамсоя, ба мавзӯи EMIF Architecture: I/O Bank дар дастури корбарии интерфейсҳои хотираи берунии Intel Agilex FPGA IP муроҷиат кунед.
•  Ҳама суроғаҳо ва фармонҳо ва пинҳои алоқаманд бояд дар як зербанк ҷойгир бошанд.
• Суроғаҳо, фармонҳо ва пинҳои додаҳо метавонанд зербанкро дар шароити зерин мубодила кунанд:
  • Суроғаҳо, фармонҳо ва пинҳои додаҳо наметавонанд як хатти вуруд / баромадро мубодила кунанд.
  • Танҳо як хати истифоданашудаи вуруд/барорӣ дар суроға ва бонки фармон метавонад пинҳои маълумотро дар бар гирад.

Ҷадвали 4. Маҳдудиятҳои умумӣ

Навъи сигнал	Маҳдудият
Data Strobe	Ҳама сигналҳои ба гурӯҳи DQ тааллуқдошта бояд дар як хатти вуруд/чор ҷойгир бошанд.
Маълумот	Пайвастҳои DQ-и алоқаманд бояд дар ҳамон хатти вуруд/чор ҷойгир бошанд. Барои протоколҳое, ки хатҳои дуҷонибаи маълумотро дастгирӣ намекунанд, сигналҳои хондан бояд аз сигналҳои навиштан алоҳида гурӯҳбандӣ карда шаванд.
Адрес ва фармон	Нишонҳои суроға ва фармон бояд дар маконҳои пешакӣ муайяншуда дар дохили зербанки вуруд/чор ҷойгир бошанд.

Шарҳ: Барои маълумоти муфассал дар бораи PIN, ба қисмати Intel Agilex FPGA EMIF IP Pin ва банақшагирии захираҳо дар боби мушаххаси протокол барои протоколи хотираи берунаи худ, дар дастури корбари Intel Agilex FPGA IP муроҷиат кунед.

• Боварӣ ҳосил кунед, ки пинҳо барои интерфейси хотираи берунии додашуда дар як сатри воридот / баромад ҷойгиранд.
• Интерфейсҳое, ки якчанд бонкҳоро фаро мегиранд, бояд ба талаботи зерин ҷавобгӯ бошанд:
  • Бонкҳо бояд ба ҳам наздик бошанд. Барои маълумот дар бораи бонкҳои ҳамсоя, ба мавзӯи EMIF Architecture: I/O Bank дар дастури корбарии интерфейсҳои хотираи берунии Intel Agilex FPGA IP муроҷиат кунед.
• Ҳама суроғаҳо ва фармонҳо ва пинҳои алоқаманд бояд дар як зербанк ҷойгир бошанд.
• Суроғаҳо, фармонҳо ва пинҳои додаҳо метавонанд зербанкро дар шароити зерин мубодила кунанд:
  • Суроғаҳо, фармонҳо ва пинҳои додаҳо наметавонанд як хатти вуруд / баромадро мубодила кунанд.
  • Танҳо як хати истифоданашудаи вуруд/барорӣ дар суроға ва бонки фармон метавонад пинҳои маълумотро дар бар гирад.

Эҷоди тарҳрезӣ Example бо Опсияи конфигуратсияи TG

Тарҳи тавлидшудаи EMIF, собиқample блоки генератори трафикро (TG) дар бар мегирад. Бо нобаёнӣ, тарҳрезии собиқample як блоки оддии TG (altera_tg_avl) -ро истифода мебарад, ки онро танҳо барои аз нав оғоз кардани намунаи трафики сахт рамзӣ барқарор кардан мумкин аст. Агар лозим бошад, шумо метавонед ба ҷои он генератори танзимшавандаи трафикро (TG2) фаъол созед. Дар генератори танзимшавандаи трафик (TG2) (altera_tg_avl_2), шумо метавонед шакли трафикро дар вақти воқеӣ тавассути регистрҳои назоратӣ танзим кунед - маънои онро дорад, ки барои тағир додан ё аз нав оғоз кардани шакли трафик ба шумо лозим нест, ки тарҳро дубора тартиб диҳед. Ин генератори трафик назорати хуби намуди трафикро, ки дар интерфейси идоракунии EMIF мефиристад, таъмин мекунад. Илова бар ин, он феҳристҳои вазъро таъмин мекунад, ки дорои маълумоти муфассали нокомӣ мебошанд.

Фаъолсозии генератори трафик дар тарҳрезӣ Example

Шумо метавонед генератори танзимшавандаи трафикро аз ҷадвали Диагностика дар муҳаррири параметрҳои EMIF фаъол созед. Барои фаъол кардани генератори танзимшавандаи трафик, дар ҷадвали Ташхис истифода бурдани генератори трафики танзимшавандаи Avalon 2.0 -ро фаъол созед.

Расми 6.

• Шумо метавонед намунаи трафики пешфарзро хомӯш кунедtagд ё трафики танзимшудаи корбар stagд, аммо шумо бояд ҳадди аққал як с дошта бошедtagд фаъол. Барои маълумот дар бораи ин сtages, ба Намунаи трафики пешфарз ва Намунаи трафики аз ҷониби корбар танзимшуда дар дастури корбарии интерфейсҳои хотираи берунии Intel Agilex FPGA IP муроҷиат кунед.
• Параметри давомнокии санҷиши TG2 танҳо ба намунаи пешфарзи трафик дахл дорад. Шумо метавонед давомнокии санҷиши кӯтоҳ, миёна ё беохирро интихоб кунед.
• шумо метавонед яке аз ду арзишро барои параметри режими интерфейси конфигуратсияи TG2 интихоб кунед:
  • JTAG: Истифодаи GUI дар консоли система имкон медиҳад. Барои маълумоти иловагӣ, ба Интерфейси конфигуратсияи Генератори трафик дар Дастури корбарии интерфейсҳои хотираи берунии Intel Agilex FPGA IP муроҷиат кунед.
  • Содирот: Иҷозат медиҳад, ки мантиқи фармоишии RTL-ро барои назорат кардани шакли трафик истифода барад.

Истифодаи Design Example бо Toolkit Debug EMIF

Пеш аз оғоз кардани Toolkit Debug EMIF, боварӣ ҳосил кунед, ки шумо дастгоҳи худро бо барномасозӣ танзим кардаед file ки Toolkit Debug EMIF фаъол карда шудааст. Барои оғози Toolkit Debug EMIF, ин қадамҳоро иҷро кунед:

1. Дар нармафзори Intel Quartus Prime, консоли системаро бо интихоби Tools ➤ Tools Debugging System ➤ System Console кушоед.
2. [Ин қадамро гузаред, агар лоиҳаи шумо аллакай дар нармафзори Intel Quartus Prime кушода бошад.] Дар консоли система объекти SRAM-ро бор кунед file (.sof), ки бо он шумо тахтаро барномарезӣ кардаед (тавре ки дар Шароитҳо барои истифодабарии асбобҳои ислоҳи EMIF, дар Дастури корбарии интерфейсҳои хотираи берунии Intel Agilex FPGA IP тавсиф шудааст).
3. Намунаҳоро барои ислоҳ кардан интихоб кунед.
4. Маҷмӯаи абзорҳои ислоҳи EMIF-ро барои ислоҳи ислоҳи калибрсозии EMIF интихоб кунед, тавре ки дар Тавлиди тарҳи собиқ тавсиф шудаастample бо Опсияи ислоҳи калибрченкунӣ. Интихобан, асбоби конфигуратсияи EMIF TG -ро барои ислоҳи генератори трафик интихоб кунед, тавре ки дар Тавлиди тарҳи собиқ тавсиф шудаастample бо Опсияи конфигуратсияи TG.
5. Барои кушодани асбобҳои асосӣ клик кунед view Маҷмӯаи абзорҳои ислоҳи EMIF.
6. Агар дар тарҳи барномарезишуда якчанд мисолҳои EMIF мавҷуд бошанд, сутунро интихоб кунед (роҳ ба JTAG master) ва ID интерфейси хотираи мисоли EMIF, ки барои он маҷмӯаи абзорро фаъол мекунад.
7. Интерфейси фаъолро пахш кунед, то ба асбоб имкон диҳад, ки параметрҳои интерфейс ва ҳолати калибрченкуниро хонед.
8. Шумо бояд дар як вақт як интерфейсро ислоҳ кунед; бинобар ин, барои пайваст шудан ба интерфейси дигар дар тарҳ, шумо бояд аввал интерфейси ҷорӣро ғайрифаъол кунед.

Қуйидагилар собиқamples гузоришҳо аз Toolkit Debug Calibration Debug EMIF ва Toolkit Configuration EMIF TG:,.

Шарҳ: Барои тафсилот дар бораи ислоҳи калибрченкунӣ, ба Дастури корбарии Интерфейси хотираи берунии Intel Agilex FPGA IP муроҷиат кунед.

Шарҳ: Барои тафсилот дар бораи ислоҳи генератори трафик, ба Интерфейси корбари конфигуратсияи генератори трафик, дар дастури корбарии интерфейси хотираи берунии Intel Agilex FPGA IP муроҷиат кунед.

Дизайн Example Тавсифи барои хотираи берунии интерфейсҳои Intel Agilex FPGA IP

Вақте ки шумо IP-и EMIF-и худро параметрсозӣ ва тавлид мекунед, шумо метавонед муайян кунед, ки система директорияҳоро барои моделиронӣ ва синтез эҷод мекунад file маҷмӯи, ва тавлид file ба таври худкор муқаррар мекунад. Агар шумо Симуляция ё Синтезро дар зери Example Design Fileс дар бораи Example Тарҳҳо ҷадвали, система як моделиронӣ пурра месозад file маҷмӯи ё синтези пурра file мувофиқи интихоби шумо муқаррар кунед.

Тарҳрезии синтез, масаланample
Тарҳрезии синтез, пешample дорои блокҳои асосии дар расми зер нишон дода шудааст.

• Генератори трафик, ки синтезшавандаи Avalon®-MM мебошадample драйвере, ки намунаи псевдо-тасодуфавии хондан ва навиштанро ба миқдори параметри суроғаҳо амалӣ мекунад. Генератори трафик инчунин маълумоти аз хотира хондашударо назорат мекунад, то боварӣ ҳосил кунад, ки он ба маълумоти хаттӣ мувофиқат мекунад ва дар акси ҳол нокомиро тасдиқ мекунад.
• Намунаи интерфейси хотира, ки дар бар мегирад:
  • Назоратчии хотира, ки байни интерфейси Avalon-MM ва интерфейси AFI муътадил аст.
  • PHY, ки ҳамчун интерфейси байни контролери хотира ва дастгоҳҳои хотираи беруна барои иҷрои амалиёти хондан ва навиштан хизмат мекунад.

Расми 7. Тарҳрезии синтези Example

Шарҳ: Агар як ё якчанд параметрҳои режими мубодилаи PLL, режими мубодилаи DLL ё режими мубодилаи OCT ба ҳама гуна қимат ба ғайр аз мубодилаи нест, танзим карда шаванд, тарҳи синтез, масаланample дорои ду мисоли генератори трафик/ интерфейси хотира мебошад. Ду намунаи генератори трафик/интерфейси хотира танҳо тавассути пайвастҳои муштараки PLL/DLL/OCT, ки аз ҷониби танзимоти параметр муайян карда шудаанд, алоқаманданд. Намунаҳои генератори трафик/интерфейси хотира нишон медиҳанд, ки чӣ гуна шумо метавонед ин гуна пайвастҳоро дар тарҳҳои шахсии худ созед.

Тарҳрезии симулятсия Мисample
Тарҳрезии симулятсия собиқample дорои блокҳои асосии дар расми зерин нишон дода шудааст.

• Як мисоли тарҳрезии синтез, мисampле. Тавре ки дар боби қаблӣ тавсиф шудааст, тарҳи синтези собиқample дорои генератори трафик, ҷузъи калибрченкунӣ ва намунаи интерфейси хотира мебошад. Ин блокҳо ба таври нобаёнӣ ба моделҳои абстрактии симулятсия мувофиқанд, агар барои моделсозии зуд мувофиқ бошанд.
• Модели хотира, ки ҳамчун модели умумӣ амал мекунад, ки ба мушаххасоти протоколи хотира мувофиқат мекунад. Аксар вақт, фурӯшандагони хотира барои ҷузъҳои мушаххаси хотираи худ моделҳои моделиронӣ пешниҳод мекунанд, ки шумо метавонед аз онҳо зеркашӣ кунед webсайтҳо.
• Санҷиши вазъ, ки сигналҳои вазъро аз интерфейси хотираи берунаи IP ва генератори трафик назорат мекунад, то ҳолати умумии гузариш ё нокомиро нишон диҳад.

Тасвири 10. Тарҳрезии симулятсия Мисample

Example Designs интерфейси ҷадвали
Муҳаррири параметрҳо ExampҶадвали le Designs, ки ба шумо имкон медиҳад, ки тарроҳии худро параметрсозӣ ва тавлид кунедamples.

Интерфейсҳои хотираи беруна Intel Agilex FPGA IP Design Example Архивҳои Дастури корбар

Версияҳои IP бо версияҳои нармафзори Intel Quartus Prime Design Suite то v19.1 якхелаанд. Аз нармафзори Intel Quartus Prime Design Suite версияи 19.2 ё дертар, IP дорои нақшаи нави версияи IP мебошанд. Агар версияи асосии IP дар рӯйхат набошад, дастури корбар барои версияи пешинаи IP корбар татбиқ мешавад.

Версияи асосии IP	Дастури корбар
2.4.0	Интерфейсҳои хотираи беруна Intel Agilex FPGA IP Design Example Архивҳои Дастури корбар
2.3.0	Интерфейсҳои хотираи беруна Intel Agilex FPGA IP Design Example Архивҳои Дастури корбар
2.3.0	Интерфейсҳои хотираи беруна Intel Agilex FPGA IP Design Example Архивҳои Дастури корбар
2.1.0	Интерфейсҳои хотираи беруна Intel Agilex FPGA IP Design Example Архивҳои Дастури корбар
19.3	Интерфейсҳои хотираи беруна Intel Agilex FPGA IP Design Example Архивҳои Дастури корбар

Таърихи бознигарии ҳуҷҷатҳо барои интерфейсҳои хотираи беруна Intel Agilex FPGA IP Design ExampДастури корбар

Версияи ҳуҷҷат	Версияи Intel Quartus Prime	IPVersion	Тағйирот
2021.06.21	21.2	2.4.2	Дар Дизайн ExampОғози зуд боб: • Ба ёддошт илова карда шуд Тартиб ва барномасозии Intel Agilex EMIF Design Example мавзуъ. • Тағир додани унвони Эҷоди тарҳрезӣ Example бо Опсияи ислоҳи калибрченкунӣ мавзуъ. • Илова карда шуд Эҷоди тарҳрезӣ Example бо Опсияи конфигуратсияи TG ва Фаъолсозии генератори трафик дар тарҳрезӣ Example мавзӯъҳо. • Қадамҳои 2, 3 ва 4 тағир дода шуда, якчанд рақамҳо нав карда шуданд ва қайд илова карда шуд Истифодаи Design Example бо Toolkit Debug EMIF мавзуъ.
2021.03.29	21.1	2.4.0	Дар Дизайн ExampОғози зуд боб: • Ба ёддошт илова карда шуд Эҷоди тарҳи синтезшавандаи EMIF Example ва Таҳияи EMIF Design Example барои Simulation мавзӯъҳо. • Таҷдид карда шуд File Диаграммаи сохтор дар Таҳияи EMIF Design Example барои Simulation мавзуъ.
2020.12.14	20.4	2.3.0	Дар Дизайн ExampОғози зуд боб тағйироти зерин ворид карда шаванд: • Таҷдид карда шуд Эҷоди тарҳи синтезшавандаи EMIF Example мавзӯъ барои дохил кардани тарҳҳои бисёрсоҳавӣ EMIF. • Тасвири қадами 3, дар Таҳияи EMIF Design Example барои Simulation мавзуъ.
2020.10.05	20.3	2.3.0	Дар Дизайн Example Дастури оғози зуд боб тағйироти зерин ворид карда шаванд: • Дар Эҷоди лоиҳаи EMIF, тасвирро дар қадами 6 навсозӣ кард. • Дар Эҷоди тарҳи синтезшавандаи EMIF Example, рақамро дар қадами 3 навсозӣ кард. • Дар Таҳияи EMIF Design Example барои Simulation, рақамро дар қадами 3 навсозӣ кард. • Дар Симуляция нисбат ба татбиқи сахтафзор, хатои хурдеро дар чадвали дуюм ислох кард. • Дар Истифодаи Design Example бо Toolkit Debug EMIF, қадами 6 тағир дода, қадамҳои 7 ва 8 илова карда шуданд.
идома дод…

Версияи ҳуҷҷат	Версияи Intel Quartus Prime	IPVersion	Тағйирот
2020.04.13	20.1	2.1.0	• Дар Дар бораи боб, тағир додани ҷадвал дар Маълумот дар бораи нашр мавзуъ. • Дар Дизайн Example Дастури оғози зуд боб: - Қадами 7 тағир додашуда ва тасвири алоқаманд, дар Эҷоди тарҳи синтезшавандаи EMIF Example мавзуъ. - Тағйир дод Таҳияи тарҳрезӣ Example бо Опсияи Debug мавзуъ. - Тағйир дод Истифодаи Design Example бо Toolkit Debug EMIF мавзуъ.
2019.12.16	19.4	2.0.0	• Дар Дизайн ExampОғози зуд боб: - Тасвири навсозӣ дар қадами 6 Эҷоди лоиҳаи EMIF мавзуъ. - Тасвири навсозӣ дар қадами 4 Эҷоди тарҳи синтезшавандаи EMIF Example мавзуъ. - Тасвири навсозӣ дар қадами 4 Таҳияи EMIF Design Example барои Simulation мавзуъ. - Қадами 5 тағир дода шудааст Таҳияи EMIF Design Example барои Simulation мавзуъ. - Тағйир дод Дастурҳои умумии Pin ва Бонкҳои ҳамсоя бахшҳои Ҷойгиркунии PIN барои Intel Agilex EMIF IP мавзуъ.
2019.10.18	19.3		• Дар Эҷоди лоиҳаи EMIF мавзӯъ, тасвирро бо банди 6 навсозӣ кард. • Дар Таҳия ва танзим кардани EMIF IP мавзӯъ, рақам бо қадами 1 нав карда шуд. • Дар чадвали дар Дастурҳои муҳаррири параметрҳои Intel Agilex EMIF мавзӯъ, тавсифро барои Раёсат ҷадвал. • Дар Эҷоди тарҳи синтезшавандаи EMIF Example ва Таҳияи EMIF Design Example барои Simulation мавзӯъҳо, тасвирро дар қадами 3-и ҳар як мавзӯъ навсозӣ карданд. • Дар Таҳияи EMIF Design Example барои Simulation мавзӯъ, навсозӣ шудааст Тарҳрезии моделсозии тавлидшуда Example File Сохтор рақам ва қайдро пас аз расм тағир дод. • Дар Эҷоди тарҳи синтезшавандаи EMIF Example мавзӯъ, илова як қадам ва рақам барои интерфейсҳои сершумор.
2019.07.31	19.2	1.2.0	• Илова карда шуд Дар бораи интерфейсҳои хотираи беруна Intel Agilex FPGA IP боб ва Маълумот дар бораи нашр. • Санаи навсозӣ ва рақамҳои версия. • Такмили ночиз ба Тарҳрезии синтез, масаланample рақам дар Тарҳрезии синтез, масаланample мавзуъ.
2019.04.02	19.1		• Нашри аввал.

Таърихи бознигарии ҳуҷҷатҳо барои интерфейсҳои хотираи беруна Intel Agilex FPGA IP Design ExampДастури корбар

Ҳуҷҷатҳо / Сарчашмаҳо

Интерфейсҳои хотираи берунии intel UG-20219 Intel Agilex FPGA IP Design Example [pdf] Дастури корбар UG-20219 Интерфейси хотираи беруна Intel Agilex FPGA IP Design Example, UG-20219, Интерфейси хотираи беруна Intel Agilex FPGA IP Design Exampле, Интерфейсҳои Intel Agilex FPGA IP Design Example, Agilex FPGA IP Design Example

Иқтибосҳо

• Дастури корбар