UG-20219 বাহ্যিক মেমরি ইন্টারফেস ইন্টেল Agilex FPGA IP ডিজাইন এক্সample

বাহ্যিক মেমরি ইন্টারফেস Intel® Agilexâ ¢ FPGA IP সম্পর্কে

রিলিজ তথ্য

IP সংস্করণগুলি v19.1 পর্যন্ত Intel® Quartus® প্রাইম ডিজাইন সফটওয়্যার সংস্করণগুলির মতোই। ইন্টেল কোয়ার্টাস প্রাইম ডিজাইন স্যুট সফ্টওয়্যার সংস্করণ 19.2 বা তার পরে, আইপি কোরগুলির একটি নতুন আইপি সংস্করণ স্কিম রয়েছে। আইপি সংস্করণ স্কিম (XYZ) নম্বর একটি সফ্টওয়্যার সংস্করণ থেকে অন্য সংস্করণে পরিবর্তিত হয়। এর মধ্যে একটি পরিবর্তন:

• X আইপির একটি প্রধান সংশোধন নির্দেশ করে। আপনি যদি আপনার ইন্টেল কোয়ার্টাস প্রাইম সফ্টওয়্যার আপডেট করেন তবে আপনাকে অবশ্যই আইপি পুনরায় তৈরি করতে হবে।
• Y নির্দেশ করে যে আইপিতে নতুন বৈশিষ্ট্য রয়েছে। এই নতুন বৈশিষ্ট্যগুলি অন্তর্ভুক্ত করতে আপনার আইপি পুনরায় তৈরি করুন।
• Z নির্দেশ করে যে আইপিতে ছোটখাটো পরিবর্তন রয়েছে। এই পরিবর্তনগুলি অন্তর্ভুক্ত করতে আপনার আইপি পুনরায় তৈরি করুন।
  

  আইটেম	বর্ণনা
  আইপি সংস্করণ	2.4.2
  ইন্টেল কোয়ার্টাস প্রাইম	21.2
  মুক্তির তারিখ	2021.06.21

ডিজাইন প্রাক্তনampবাহ্যিক মেমরি ইন্টারফেসের জন্য দ্রুত শুরু নির্দেশিকা Intel Agilex™ FPGA IP

একটি স্বয়ংক্রিয় নকশা প্রাক্তনampLe flow Intel Agilex™ বাহ্যিক মেমরি ইন্টারফেসের জন্য উপলব্ধ। জেনারেট প্রাক্তনampলে ডিজাইন বোতাম প্রাক্তনample ডিজাইন ট্যাব আপনাকে সংশ্লেষণ এবং সিমুলেশন ডিজাইন এক্স নির্দিষ্ট করতে এবং তৈরি করতে দেয়ample file সেট যা আপনি আপনার EMIF আইপি যাচাই করতে ব্যবহার করতে পারেন। আপনি একটি নকশা তৈরি করতে পারেন প্রাক্তনample যা Intel FPGA ডেভেলপমেন্ট কিট বা আপনার তৈরি করা যেকোনো EMIF IP-এর সাথে মেলে। আপনি ডিজাইন প্রাক্তন ব্যবহার করতে পারেনample আপনার মূল্যায়নে সহায়তা করতে, বা আপনার নিজস্ব সিস্টেমের জন্য একটি সূচনা পয়েন্ট হিসাবে।

সাধারণ নকশা প্রাক্তনampকর্মপ্রবাহ

একটি EMIF প্রকল্প তৈরি করা হচ্ছে

ইন্টেল কোয়ার্টাস প্রাইম সফ্টওয়্যার সংস্করণ 17.1 এবং পরবর্তী সংস্করণের জন্য, আপনাকে অবশ্যই EMIF আইপি তৈরি করার আগে একটি ইন্টেল কোয়ার্টাস প্রাইম প্রকল্প তৈরি করতে হবে এবং এক্স ডিজাইনampলে

1. ইন্টেল কোয়ার্টাস প্রাইম সফ্টওয়্যারটি চালু করুন এবং নির্বাচন করুন File ➤ নতুন প্রজেক্ট উইজার্ড। Next ক্লিক করুন। ডিজাইন প্রাক্তনampবাহ্যিক মেমরি ইন্টারফেসের জন্য দ্রুত শুরু নির্দেশিকা Intel Agilex™ FPGA IP
2. একটি ডিরেক্টরি উল্লেখ করুন ( ), ইন্টেল কোয়ার্টাস প্রাইম প্রকল্পের একটি নাম ( ), এবং একটি শীর্ষ-স্তরের নকশা সত্তার নাম ( ) যা আপনি তৈরি করতে চান। Next ক্লিক করুন।
3. যাচাই করুন যে খালি প্রকল্প নির্বাচন করা হয়েছে। পরবর্তী দুইবার ক্লিক করুন.
4. পরিবারের অধীনে, Intel Agilex নির্বাচন করুন।
5. নাম ফিল্টারের অধীনে, ডিভাইসের অংশ নম্বর টাইপ করুন।
6. উপলব্ধ ডিভাইসের অধীনে, উপযুক্ত ডিভাইস নির্বাচন করুন।
7. Finish এ ক্লিক করুন।

EMIF আইপি তৈরি এবং কনফিগার করা

নিম্নলিখিত পদক্ষেপগুলি কীভাবে EMIF আইপি তৈরি এবং কনফিগার করতে হয় তা ব্যাখ্যা করে। এই ওয়াকথ্রু একটি DDR4 ইন্টারফেস তৈরি করে, কিন্তু ধাপগুলি অন্যান্য প্রোটোকলের জন্য একই রকম। (এই পদক্ষেপগুলি আইপি ক্যাটালগ (স্বতন্ত্র) প্রবাহকে অনুসরণ করে; আপনি যদি পরিবর্তে প্ল্যাটফর্ম ডিজাইনার (সিস্টেম) প্রবাহ ব্যবহার করতে চান তবে পদক্ষেপগুলি একই রকম।)

1. আইপি ক্যাটালগ উইন্ডোতে, বাহ্যিক মেমরি ইন্টারফেস Intel Agilex FPGA IP নির্বাচন করুন। (আইপি ক্যাটালগ উইন্ডোটি দৃশ্যমান না হলে, নির্বাচন করুন View ➤ আইপি ক্যাটালগ।)
2. IP প্যারামিটার এডিটরে, EMIF IP-এর জন্য একটি সত্তার নাম প্রদান করুন (আপনি এখানে যে নামটি প্রদান করেন সেটি হয়ে যায় file IP এর জন্য নাম) এবং একটি ডিরেক্টরি নির্দিষ্ট করুন। তৈরি করুন ক্লিক করুন।
3. পরামিতি সম্পাদকের একাধিক ট্যাব রয়েছে যেখানে আপনার EMIF বাস্তবায়ন প্রতিফলিত করার জন্য আপনাকে অবশ্যই প্যারামিটারগুলি কনফিগার করতে হবে।

Intel Agilex EMIF প্যারামিটার এডিটর নির্দেশিকা
এই বিষয়টি ইন্টেল এজিলেক্স EMIF আইপি প্যারামিটার এডিটরে ট্যাবগুলির প্যারামিটারাইজ করার জন্য উচ্চ-স্তরের নির্দেশিকা প্রদান করে।

সারণী 1. EMIF পরামিতি সম্পাদক নির্দেশিকা

প্যারামিটার এডিটর ট্যাব	নির্দেশিকা
সাধারণ	নিশ্চিত করুন যে নিম্নলিখিত পরামিতিগুলি সঠিকভাবে প্রবেশ করানো হয়েছে: • ডিভাইসের জন্য গতির গ্রেড। • মেমরি ক্লক ফ্রিকোয়েন্সি। • পিএলএল রেফারেন্স ক্লক ফ্রিকোয়েন্সি।
স্মৃতি	• আপনার মেমরি ডিভাইসের জন্য ডেটা শীট দেখুন স্মৃতি ট্যাব • আপনাকে ALERT# পিনের জন্য একটি নির্দিষ্ট অবস্থানও লিখতে হবে। (শুধুমাত্র DDR4 মেমরি প্রোটোকলের জন্য প্রযোজ্য।)
মেম I/O	প্রাথমিক প্রকল্প তদন্তের জন্য, আপনি ডিফল্ট সেটিংস ব্যবহার করতে পারেন মেম I/O ট্যাব • উন্নত নকশা যাচাইকরণের জন্য, আপনাকে সর্বোত্তম সমাপ্তি সেটিংস বের করতে বোর্ড সিমুলেশন করতে হবে।
FPGA I/O	প্রাথমিক প্রকল্প তদন্তের জন্য, আপনি ডিফল্ট সেটিংস ব্যবহার করতে পারেন FPGA I/O ট্যাব • উন্নত নকশা যাচাইকরণের জন্য, উপযুক্ত I/O মান নির্বাচন করতে আপনাকে সংশ্লিষ্ট IBIS মডেলগুলির সাথে বোর্ড সিমুলেশন করতে হবে।
মেম টাইমিং	প্রাথমিক প্রকল্প তদন্তের জন্য, আপনি ডিফল্ট সেটিংস ব্যবহার করতে পারেন মেম টাইমিং ট্যাব • উন্নত নকশা যাচাইকরণের জন্য, আপনাকে আপনার মেমরি ডিভাইসের ডেটা শীট অনুযায়ী পরামিতিগুলি লিখতে হবে।
নিয়ন্ত্রক	আপনার মেমরি কন্ট্রোলারের জন্য পছন্দসই কনফিগারেশন এবং আচরণ অনুযায়ী নিয়ামক পরামিতি সেট করুন।
ডায়াগনস্টিকস	আপনি প্যারামিটার ব্যবহার করতে পারেন ডায়াগনস্টিকস আপনার মেমরি ইন্টারফেস পরীক্ষা এবং ডিবাগ করতে সহায়তা করার জন্য ট্যাব।
Exampলে ডিজাইন	দ Exampলে ডিজাইন ট্যাব আপনাকে ডিজাইন তৈরি করতে দেয়ampসংশ্লেষণ এবং সিমুলেশন জন্য les. উত্পন্ন নকশা প্রাক্তনample হল একটি সম্পূর্ণ EMIF সিস্টেম যার মধ্যে EMIF IP এবং একটি ড্রাইভার যা মেমরি ইন্টারফেসকে যাচাই করার জন্য এলোমেলো ট্র্যাফিক তৈরি করে।

পৃথক পরামিতি সম্পর্কে বিশদ তথ্যের জন্য, এক্সটার্নাল মেমরি ইন্টারফেস Intel Agilex FPGA IP ব্যবহারকারী গাইডে আপনার মেমরি প্রোটোকলের জন্য উপযুক্ত অধ্যায় পড়ুন।

সিন্থেসাইজেবল EMIF ডিজাইন তৈরি করা হচ্ছেample

Intel Agilex ডেভেলপমেন্ট কিটের জন্য, Intel Agilex EMIF IP সেটিংসের বেশিরভাগ ডিফল্ট মানগুলিতে ছেড়ে দেওয়া যথেষ্ট। সংশ্লেষযোগ্য নকশা তৈরি করতে প্রাক্তনampলে, এই পদক্ষেপগুলি অনুসরণ করুন:

1. প্রাক্তন উপরampলে ডিজাইন ট্যাবে, নিশ্চিত করুন যে সংশ্লেষণ বাক্সটি চেক করা হয়েছে।
   • আপনি যদি একক ইন্টারফেস প্রয়োগ করছেন এক্সampলে ডিজাইন, EMIF আইপি কনফিগার করুন এবং ক্লিক করুন File➤ ব্যবহারকারীর আইপি বৈচিত্রে বর্তমান সেটিং সংরক্ষণ করতে সংরক্ষণ করুন file ( .ip)।
     • আপনি যদি একটি প্রাক্তন বাস্তবায়ন করা হয়ampএকাধিক ইন্টারফেসের সাথে ডিজাইন করুন, ইন্টারফেসের পছন্দসই সংখ্যক আইপির সংখ্যা উল্লেখ করুন। আপনি EMIF ID-এর মোট সংখ্যাটি নির্বাচিত আইপিগুলির সংখ্যার সমান দেখতে পারেন৷ প্রতিটি ইন্টারফেস কনফিগার করতে এই পদক্ষেপগুলি অনুসরণ করুন:
   •  ক্যালিব্রেশন আইপি-তে ইন্টারফেসের সংযোগ নির্দিষ্ট করতে Cal-IP নির্বাচন করুন।
   • সমস্ত প্যারামিটার এডিটর ট্যাবে সেই অনুযায়ী EMIF আইপি কনফিগার করুন।
   • প্রাক্তন-এ ফেরত যানampলে ডিজাইন ট্যাব এবং পছন্দসই EMIF আইডিতে ক্যাপচার ক্লিক করুন।
   • সমস্ত EMIF আইডির জন্য ধাপ a থেকে c পুনরাবৃত্তি করুন।
   • আপনি ক্যাপচার করা পরামিতিগুলি সরাতে সাফ বোতামে ক্লিক করতে পারেন এবং EMIF আইপিতে পরিবর্তন করতে ধাপ a থেকে c পুনরাবৃত্তি করতে পারেন।
   • ক্লিক করুন File➤ ব্যবহারকারীর আইপি বৈচিত্রে বর্তমান সেটিং সংরক্ষণ করতে সংরক্ষণ করুন file ( .ip)।
2. জেনারেট এক্স ক্লিক করুনampউইন্ডোর উপরের-ডান কোণায় ডিজাইন করুন।
3. EMIF ডিজাইন এক্সের জন্য একটি ডিরেক্টরি উল্লেখ করুনample এবং ঠিক আছে ক্লিক করুন. EMIF ডিজাইনের সফল প্রজন্ম প্রাক্তনample নিম্নলিখিত তৈরি করে fileএকটি qii ডিরেক্টরির অধীনে সেট করুন।
4. ক্লিক করুন File ➤ আইপি প্যারামিটার এডিটর প্রো উইন্ডো থেকে প্রস্থান করতে প্রস্থান করুন। সিস্টেম অনুরোধ করে, সাম্প্রতিক পরিবর্তনগুলি তৈরি করা হয়নি। এখন উৎপন্ন? পরবর্তী ফ্লো চালিয়ে যেতে না ক্লিক করুন।
5. প্রাক্তন খুলতেampলে ডিজাইন, ক্লিক করুন File ➤ প্রকল্প খুলুন, এবং নেভিগেট করুন /ample_name>/qii/ed_synth.qpf এবং খুলুন ক্লিক করুন।
   দ্রষ্টব্য: ডিজাইন কম্পাইল এবং প্রোগ্রামিং সম্পর্কে তথ্যের জন্য প্রাক্তনample, পড়ুন
   Intel Agilex EMIF ডিজাইনের কম্পাইলিং এবং প্রোগ্রামিং এক্সampলে

চিত্র 4. জেনারেটেড সিন্থেসাইজেবল ডিজাইন এক্সample File গঠন

দুই বা ততোধিক বাহ্যিক মেমরি ইন্টারফেস সহ একটি সিস্টেম নির্মাণের তথ্যের জন্য, একটি ডিজাইন তৈরি করা পড়ুনampএকাধিক EMIF ইন্টারফেস সহ, এক্সটার্নাল মেমরি ইন্টারফেসে ইন্টেল এজিলেক্স এফপিজিএ আইপি ইউজার গাইড। একাধিক ইন্টারফেস ডিবাগ করার তথ্যের জন্য, এক্সটার্নাল মেমরি ইন্টারফেস ইন্টেল এজিলেক্স এফপিজিএ আইপি ইউজার গাইডে একটি বিদ্যমান ডিজাইনে EMIF টুলকিট সক্রিয় করা দেখুন।

দ্রষ্টব্য: আপনি যদি সিমুলেশন বা সংশ্লেষণ চেকবক্স নির্বাচন না করেন, তবে গন্তব্য ডিরেক্টরিতে শুধুমাত্র প্ল্যাটফর্ম ডিজাইনার ডিজাইন থাকে files, যা সরাসরি ইন্টেল কোয়ার্টাস প্রাইম সফ্টওয়্যার দ্বারা সংকলিত হয় না, তবে আপনি যা করতে পারেন view অথবা প্ল্যাটফর্ম ডিজাইনার এ সম্পাদনা করুন। এই পরিস্থিতিতে আপনি সংশ্লেষণ এবং সিমুলেশন তৈরি করতে নিম্নলিখিত কমান্ডগুলি চালাতে পারেন file সেট

• একটি সংকলনযোগ্য প্রকল্প তৈরি করতে, আপনাকে অবশ্যই গন্তব্য ডিরেক্টরিতে quartus_sh -t make_qii_design.tclscript চালাতে হবে।
• একটি সিমুলেশন প্রকল্প তৈরি করতে, আপনাকে অবশ্যই গন্তব্য ডিরেক্টরিতে quartus_sh -t make_sim_design.tcl স্ক্রিপ্ট চালাতে হবে।

দ্রষ্টব্য: আপনি যদি একটি ডিজাইন তৈরি করে থাকেন তাহলে প্রাক্তনample এবং তারপরে প্যারামিটার এডিটরে এটিতে পরিবর্তন করুন, আপনাকে অবশ্যই ডিজাইনটি পুনরায় তৈরি করতে হবেampআপনার পরিবর্তনগুলি বাস্তবায়িত হয়েছে তা দেখতে। নতুন উত্পন্ন নকশা প্রাক্তনample বিদ্যমান ডিজাইন প্রাক্তন ওভাররাইট করে নাample files.

EMIF ডিজাইন তৈরি করা হচ্ছে Exampসিমুলেশন জন্য le

Intel Agilex ডেভেলপমেন্ট কিটের জন্য, Intel Agilex EMIF IP সেটিংসের বেশিরভাগ ডিফল্ট মানগুলিতে ছেড়ে দেওয়া যথেষ্ট। ডিজাইন তৈরি করতে প্রাক্তনampঅনুকরণের জন্য, এই পদক্ষেপগুলি অনুসরণ করুন:

1. প্রাক্তন উপরampলে ডিজাইন ট্যাবে, নিশ্চিত করুন যে সিমুলেশন বাক্সটি চেক করা হয়েছে। এছাড়াও প্রয়োজনীয় সিমুলেশন এইচডিএল ফরম্যাট বেছে নিন, হয় ভেরিলগ বা ভিএইচডিএল।
2. EMIF আইপি কনফিগার করুন এবং ক্লিক করুন File ➤ ব্যবহারকারীর আইপি বৈচিত্রে বর্তমান সেটিং সংরক্ষণ করতে সংরক্ষণ করুন file ( .ip)।
3. জেনারেট এক্স ক্লিক করুনampউইন্ডোর উপরের-ডান কোণায় ডিজাইন করুন।
4. EMIF ডিজাইন এক্সের জন্য একটি ডিরেক্টরি উল্লেখ করুনample এবং ঠিক আছে ক্লিক করুন. EMIF ডিজাইনের সফল প্রজন্ম প্রাক্তনample একাধিক তৈরি করে file একটি sim/ed_sim ডিরেক্টরির অধীনে বিভিন্ন সমর্থিত সিমুলেটরের জন্য সেট করে।
5. ক্লিক করুন File ➤ আইপি প্যারামিটার এডিটর প্রো উইন্ডো থেকে প্রস্থান করতে প্রস্থান করুন। সিস্টেম অনুরোধ করে, সাম্প্রতিক পরিবর্তনগুলি তৈরি করা হয়নি। এখন উৎপন্ন? পরবর্তী ফ্লো চালিয়ে যেতে না ক্লিক করুন।

জেনারেটেড সিমুলেশন ডিজাইন এক্সample File গঠন

দ্রষ্টব্য: বাহ্যিক মেমরি ইন্টারফেস Intel Agilex FPGA IP বর্তমানে শুধুমাত্র VCS, ModelSim/QuestaSim, এবং Xcelium simulators সমর্থন করে। ভবিষ্যতের রিলিজে অতিরিক্ত সিমুলেটর সমর্থনের পরিকল্পনা করা হয়েছে।

দ্রষ্টব্য: আপনি যদি সিমুলেশন বা সংশ্লেষণ চেকবক্স নির্বাচন না করেন, তবে গন্তব্য ডিরেক্টরিতে শুধুমাত্র প্ল্যাটফর্ম ডিজাইনার ডিজাইন থাকে files, যা সরাসরি ইন্টেল কোয়ার্টাস প্রাইম সফ্টওয়্যার দ্বারা সংকলিত হয় না, তবে আপনি যা করতে পারেন view অথবা প্ল্যাটফর্ম ডিজাইনার এ সম্পাদনা করুন। এই পরিস্থিতিতে আপনি সংশ্লেষণ এবং সিমুলেশন তৈরি করতে নিম্নলিখিত কমান্ডগুলি চালাতে পারেন file সেট

• একটি সংকলনযোগ্য প্রকল্প তৈরি করতে, আপনাকে অবশ্যই গন্তব্য ডিরেক্টরিতে quartus_sh -t make_qii_design.tcl স্ক্রিপ্টটি চালাতে হবে।
• একটি সিমুলেশন প্রকল্প তৈরি করতে, আপনাকে অবশ্যই গন্তব্য ডিরেক্টরিতে quartus_sh -t make_sim_design.tcl স্ক্রিপ্ট চালাতে হবে।

দ্রষ্টব্য: আপনি যদি একটি ডিজাইন তৈরি করে থাকেন তাহলে প্রাক্তনample এবং তারপরে প্যারামিটার এডিটরে এটিতে পরিবর্তন করুন, আপনাকে অবশ্যই ডিজাইনটি পুনরায় তৈরি করতে হবেampআপনার পরিবর্তনগুলি বাস্তবায়িত হয়েছে তা দেখতে। নতুন উত্পন্ন নকশা প্রাক্তনample বিদ্যমান ডিজাইন প্রাক্তন ওভাররাইট করে নাample files.

সিমুলেশন বনাম হার্ডওয়্যার বাস্তবায়ন
বাহ্যিক মেমরি ইন্টারফেস সিমুলেশনের জন্য, আপনি আইপি জেনারেশনের সময় ডায়াগনস্টিক ট্যাবে ক্রমাঙ্কন এড়িয়ে যান বা সম্পূর্ণ ক্রমাঙ্কন নির্বাচন করতে পারেন।

EMIF সিমুলেশন মডেল
এই টেবিলটি স্কিপ ক্রমাঙ্কন এবং সম্পূর্ণ ক্রমাঙ্কন মডেলগুলির বৈশিষ্ট্যগুলির তুলনা করে৷

সারণি 2. EMIF সিমুলেশন মডেল: ক্যালিব্রেশন বনাম সম্পূর্ণ ক্রমাঙ্কন এড়িয়ে যান

ক্রমাঙ্কন এড়িয়ে যান	সম্পূর্ণ ক্রমাঙ্কন
সিস্টেম-স্তরের সিমুলেশন ব্যবহারকারীর যুক্তির উপর ফোকাস করে।	মেমরি ইন্টারফেস সিমুলেশন ক্রমাঙ্কন উপর ফোকাস.
ক্রমাঙ্কন বিবরণ ক্যাপচার করা হয় না.	সবগুলো ক্যাপচার করেtagক্রমাঙ্কন এর es.
ডেটা সংরক্ষণ এবং পুনরুদ্ধার করার ক্ষমতা রয়েছে।	সমতলকরণ, প্রতি-বিট ডেস্কউ ইত্যাদি অন্তর্ভুক্ত।
সঠিক দক্ষতার প্রতিনিধিত্ব করে।
বোর্ড তির্যক বিবেচনা করে না।

RTL সিমুলেশন বনাম হার্ডওয়্যার বাস্তবায়ন
এই টেবিলটি EMIF সিমুলেশন এবং হার্ডওয়্যার বাস্তবায়নের মধ্যে মূল পার্থক্য তুলে ধরে।

সারণি 3. EMIF RTL সিমুলেশন বনাম হার্ডওয়্যার বাস্তবায়ন

RTL সিমুলেশন	হার্ডওয়্যার বাস্তবায়ন
Nios® প্রারম্ভিকতা এবং ক্রমাঙ্কন কোড সমান্তরালভাবে কার্যকর করা হয়।	Nios প্রারম্ভিকতা এবং ক্রমাঙ্কন কোড ক্রমানুসারে কার্যকর করা হয়।
ইন্টারফেসগুলি সিমুলেশনে একযোগে ক্যাল_ডন সিগন্যাল জাহির করে।	ফিটার ক্রিয়াকলাপগুলি ক্রমাঙ্কনের ক্রম নির্ধারণ করে, এবং ইন্টারফেসগুলি একই সাথে ক্যাল_ডন দাবি করে না।

আপনার ডিজাইনের অ্যাপ্লিকেশনের জন্য ট্র্যাফিক প্যাটার্নের উপর ভিত্তি করে আপনার আরটিএল সিমুলেশন চালানো উচিত। মনে রাখবেন যে RTL সিমুলেশন PCB ট্রেস বিলম্বের মডেল করে না যা RTL সিমুলেশন এবং হার্ডওয়্যার বাস্তবায়নের মধ্যে বিলম্বিততার কারণ হতে পারে।

 মডেলসিমের সাথে এক্সটার্নাল মেমরি ইন্টারফেস আইপি সিমুলেট করা
এই পদ্ধতিটি দেখায় কিভাবে EMIF ডিজাইন প্রাক্তন অনুকরণ করা যায়ampলে

1. মেন্টর গ্রাফিক্স* মডেলসিম সফটওয়্যারটি চালু করুন এবং নির্বাচন করুন File ➤ ডিরেক্টরি পরিবর্তন করুন। জেনারেট করা ডিজাইন এক্সের মধ্যে sim/ed_sim/mentor ডিরেক্টরিতে নেভিগেট করুনampলে ফোল্ডার।
2. ট্রান্সক্রিপ্ট উইন্ডো পর্দার নীচে প্রদর্শিত হয় তা যাচাই করুন। ট্রান্সক্রিপ্ট উইন্ডোটি দৃশ্যমান না হলে, ক্লিক করে এটি প্রদর্শন করুন View ➤ প্রতিলিপি।
3. ট্রান্সক্রিপ্ট উইন্ডোতে, সোর্স msim_setup.tcl চালান।
4. সোর্স msim_setup.tcl চালানো শেষ হলে, ট্রান্সক্রিপ্ট উইন্ডোতে ld_debug চালান।
5. ld_debug চলমান শেষ হওয়ার পরে, অবজেক্ট উইন্ডো প্রদর্শিত হয়েছে তা যাচাই করুন। অবজেক্ট উইন্ডোটি দৃশ্যমান না হলে, ক্লিক করে এটি প্রদর্শন করুন View ➤ বস্তু।
6. অবজেক্ট উইন্ডোতে, ডান-ক্লিক করে এবং অ্যাড ওয়েভ নির্বাচন করে আপনি যে সংকেতগুলি সিমুলেট করতে চান তা নির্বাচন করুন।
7. আপনি সিমুলেশনের জন্য সিগন্যাল নির্বাচন করা শেষ করার পরে, ট্রান্সক্রিপ্ট উইন্ডোতে রান -অল চালান। এটি সম্পূর্ণ না হওয়া পর্যন্ত সিমুলেশন চলে।
8. সিমুলেশন দৃশ্যমান না হলে, ক্লিক করুন View ➤ তরঙ্গ।

Intel Agilex EMIF IP এর জন্য পিন প্লেসমেন্ট
এই বিষয়টি পিন বসানোর জন্য নির্দেশিকা প্রদান করে।

ওভারview
ইন্টেল এজিলেক্স এফপিজিএগুলির নিম্নলিখিত কাঠামো রয়েছে:

• প্রতিটি ডিভাইসে 8টি পর্যন্ত I/O ব্যাঙ্ক থাকে।
• প্রতিটি I/O ব্যাঙ্কে 2টি সাব-I/O ব্যাঙ্ক থাকে।
• প্রতিটি সাব-আই/ও ব্যাঙ্কে 4 লেন রয়েছে।
• প্রতিটি লেনে 12টি সাধারণ-উদ্দেশ্য I/O (GPIO) পিন রয়েছে৷

সাধারণ পিন নির্দেশিকা
নিম্নলিখিত সাধারণ পিন নির্দেশিকা আছে.

দ্রষ্টব্য: আরও বিশদ পিন তথ্যের জন্য, আপনার বাহ্যিক মেমরি প্রোটোকলের জন্য প্রোটোকল-নির্দিষ্ট অধ্যায়ে Intel Agilex FPGA EMIF IP পিন এবং রিসোর্স প্ল্যানিং বিভাগে, বাহ্যিক মেমরি ইন্টারফেস Intel Agilex FPGA IP ব্যবহারকারী গাইড দেখুন।

• নিশ্চিত করুন যে প্রদত্ত বাহ্যিক মেমরি ইন্টারফেসের পিনগুলি একই I/O সারির মধ্যে থাকে।
• একাধিক ব্যাঙ্কের ইন্টারফেসগুলিকে অবশ্যই নিম্নলিখিত প্রয়োজনীয়তাগুলি পূরণ করতে হবে:
  •  ব্যাঙ্কগুলি একে অপরের সংলগ্ন হতে হবে। সংলগ্ন ব্যাঙ্কগুলির তথ্যের জন্য, এক্সটার্নাল মেমরি ইন্টারফেস ইন্টেল এজিলেক্স এফপিজিএ আইপি ইউজার গাইডে EMIF আর্কিটেকচার: I/O ব্যাঙ্ক বিষয় দেখুন।
•  সমস্ত ঠিকানা এবং কমান্ড এবং সংশ্লিষ্ট পিন একটি একক সাবব্যাঙ্কের মধ্যে থাকতে হবে।
• ঠিকানা এবং কমান্ড এবং ডেটা পিন নিম্নলিখিত শর্তে একটি সাব-ব্যাঙ্ক শেয়ার করতে পারে:
  • ঠিকানা এবং কমান্ড এবং ডেটা পিনগুলি একটি I/O লেন ভাগ করতে পারে না।
  • ঠিকানা এবং কমান্ড ব্যাঙ্কে শুধুমাত্র একটি অব্যবহৃত I/O লেনে ডেটা পিন থাকতে পারে।

সারণি 4. সাধারণ পিন সীমাবদ্ধতা

সংকেত প্রকার	সীমাবদ্ধতা
ডেটা স্ট্রোব	একটি DQ গ্রুপের সমস্ত সংকেতকে অবশ্যই একই I/O লেনের মধ্যে থাকতে হবে।
ডেটা	সম্পর্কিত DQ পিনগুলি অবশ্যই একই I/O লেনের মধ্যে থাকবে। দ্বিমুখী ডেটা লাইন সমর্থন করে না এমন প্রোটোকলগুলির জন্য, রিড সিগন্যালগুলি লেখার সংকেত থেকে আলাদাভাবে গোষ্ঠীভুক্ত করা উচিত।
ঠিকানা এবং কমান্ড	ঠিকানা এবং কমান্ড পিনগুলি অবশ্যই একটি I/O সাব-ব্যাঙ্কের মধ্যে পূর্বনির্ধারিত অবস্থানগুলিতে থাকতে হবে।

দ্রষ্টব্য: আরও বিশদ পিন তথ্যের জন্য, আপনার বাহ্যিক মেমরি প্রোটোকলের জন্য প্রোটোকল-নির্দিষ্ট অধ্যায়ে Intel Agilex FPGA EMIF IP পিন এবং রিসোর্স প্ল্যানিং বিভাগে, বাহ্যিক মেমরি ইন্টারফেস Intel Agilex FPGA IP ব্যবহারকারী গাইড দেখুন।

• নিশ্চিত করুন যে প্রদত্ত বাহ্যিক মেমরি ইন্টারফেসের পিনগুলি একই I/O সারির মধ্যে থাকে।
• একাধিক ব্যাঙ্কের ইন্টারফেসগুলিকে অবশ্যই নিম্নলিখিত প্রয়োজনীয়তাগুলি পূরণ করতে হবে:
  • ব্যাঙ্কগুলি একে অপরের সংলগ্ন হতে হবে। সংলগ্ন ব্যাঙ্কগুলির তথ্যের জন্য, এক্সটার্নাল মেমরি ইন্টারফেস ইন্টেল এজিলেক্স এফপিজিএ আইপি ইউজার গাইডে EMIF আর্কিটেকচার: I/O ব্যাঙ্ক বিষয় দেখুন।
• সমস্ত ঠিকানা এবং কমান্ড এবং সংশ্লিষ্ট পিন একটি একক সাবব্যাঙ্কের মধ্যে থাকতে হবে।
• ঠিকানা এবং কমান্ড এবং ডেটা পিন নিম্নলিখিত শর্তে একটি সাব-ব্যাঙ্ক শেয়ার করতে পারে:
  • ঠিকানা এবং কমান্ড এবং ডেটা পিনগুলি একটি I/O লেন ভাগ করতে পারে না।
  • ঠিকানা এবং কমান্ড ব্যাঙ্কে শুধুমাত্র একটি অব্যবহৃত I/O লেনে ডেটা পিন থাকতে পারে।

একটি ডিজাইন তৈরি করা হচ্ছে প্রাক্তনampটিজি কনফিগারেশন অপশন সহ

উত্পন্ন EMIF ডিজাইন প্রাক্তনample একটি ট্রাফিক জেনারেটর ব্লক (TG) অন্তর্ভুক্ত করে। ডিফল্টরূপে, নকশা প্রাক্তনample একটি সাধারণ TG ব্লক (altera_tg_avl) ব্যবহার করে যা শুধুমাত্র একটি হার্ড-কোডেড ট্রাফিক প্যাটার্ন পুনরায় চালু করার জন্য পুনরায় সেট করা যেতে পারে। প্রয়োজনে, আপনি পরিবর্তে একটি কনফিগারযোগ্য ট্রাফিক জেনারেটর (TG2) সক্ষম করতে বেছে নিতে পারেন। কনফিগারযোগ্য ট্রাফিক জেনারেটরে (TG2) (altera_tg_avl_2), আপনি নিয়ন্ত্রণ রেজিস্টারের মাধ্যমে রিয়েল টাইমে ট্র্যাফিক প্যাটার্ন কনফিগার করতে পারেন—অর্থাৎ আপনাকে ট্র্যাফিক প্যাটার্ন পরিবর্তন বা পুনরায় চালু করতে ডিজাইনটি পুনরায় সংকলন করতে হবে না। এই ট্রাফিক জেনারেটরটি EMIF কন্ট্রোল ইন্টারফেসে যে ধরনের ট্রাফিক পাঠায় তার উপর সূক্ষ্ম নিয়ন্ত্রণ প্রদান করে। অতিরিক্তভাবে, এটি স্ট্যাটাস রেজিস্টার প্রদান করে যাতে বিস্তারিত ব্যর্থতার তথ্য থাকে।

একটি ডিজাইনে ট্র্যাফিক জেনারেটর সক্ষম করাample

আপনি EMIF প্যারামিটার সম্পাদকের ডায়াগনস্টিক ট্যাব থেকে কনফিগারযোগ্য ট্র্যাফিক জেনারেটর সক্ষম করতে পারেন। কনফিগারযোগ্য ট্র্যাফিক জেনারেটর সক্ষম করতে, ডায়াগনস্টিক ট্যাবে কনফিগারযোগ্য অ্যাভালন ট্র্যাফিক জেনারেটর 2.0 ব্যবহার করুন চালু করুন৷

চিত্র 6।

• আপনি ডিফল্ট ট্রাফিক প্যাটার্ন অক্ষম করতে বেছে নিতে পারেনtage বা ব্যবহারকারী কনফিগার করা ট্রাফিক গুলিtage, তবে আপনার অবশ্যই কমপক্ষে একটি এস থাকতে হবেtage সক্ষম। এসব তথ্যের জন্য এসtages, এক্সটার্নাল মেমরি ইন্টারফেসে Intel Agilex FPGA IP ইউজার গাইডে ডিফল্ট ট্রাফিক প্যাটার্ন এবং ইউজার-কনফিগার করা ট্র্যাফিক প্যাটার্ন দেখুন।
• TG2 পরীক্ষার সময়কাল পরামিতি শুধুমাত্র ডিফল্ট ট্রাফিক প্যাটার্নে প্রযোজ্য। আপনি সংক্ষিপ্ত, মাঝারি বা অসীম একটি পরীক্ষার সময়কাল বেছে নিতে পারেন।
• আপনি TG2 কনফিগারেশন ইন্টারফেস মোড প্যারামিটারের জন্য দুটি মান বেছে নিতে পারেন:
  • JTAG: সিস্টেম কনসোলে একটি GUI ব্যবহারের অনুমতি দেয়। আরও তথ্যের জন্য, বাহ্যিক মেমরি ইন্টারফেসে ট্র্যাফিক জেনারেটর কনফিগারেশন ইন্টারফেস দেখুন Intel Agilex FPGA IP ব্যবহারকারী গাইড।
  • রপ্তানি: ট্রাফিক প্যাটার্ন নিয়ন্ত্রণ করতে কাস্টম RTL লজিক ব্যবহারের অনুমতি দেয়।

ডিজাইন এক্স ব্যবহার করেampEMIF ডিবাগ টুলকিট সহ

EMIF ডিবাগ টুলকিট চালু করার আগে, নিশ্চিত করুন যে আপনি একটি প্রোগ্রামিং দিয়ে আপনার ডিভাইস কনফিগার করেছেন file যেটিতে EMIF ডিবাগ টুলকিট সক্রিয় আছে। EMIF ডিবাগ টুলকিট চালু করতে, এই পদক্ষেপগুলি অনুসরণ করুন:

1. ইন্টেল কোয়ার্টাস প্রাইম সফটওয়্যারে, টুলস ➤ সিস্টেম ডিবাগিং টুল ➤ সিস্টেম কনসোল নির্বাচন করে সিস্টেম কনসোল খুলুন।
2. [আপনার প্রোজেক্টটি ইতিমধ্যেই Intel Quartus প্রাইম সফটওয়্যারে খোলা থাকলে এই ধাপটি এড়িয়ে যান।] সিস্টেম কনসোলে, SRAM অবজেক্টটি লোড করুন। file (.sof) যার সাহায্যে আপনি বোর্ডটি প্রোগ্রাম করেছেন (যেমন EMIF ডিবাগ টুলকিট ব্যবহারের পূর্বশর্তগুলিতে বর্ণনা করা হয়েছে, বাহ্যিক মেমরি ইন্টারফেস ইন্টেল এজিলেক্স এফপিজিএ আইপি ব্যবহারকারী গাইডে)।
3. ডিবাগ করার জন্য দৃষ্টান্ত নির্বাচন করুন।
4. EMIF ক্যালিব্রেশন ডিবাগিং এর জন্য EMIF ক্যালিব্রেশন ডিবাগ টুলকিট নির্বাচন করুন, যেমন একটি ডিজাইন এক্স জেনারেট করা হয়েছেampক্যালিব্রেশন ডিবাগ বিকল্পের সাথে। বিকল্পভাবে, ট্রাফিক জেনারেটর ডিবাগিংয়ের জন্য EMIF TG কনফিগারেশন টুলকিট নির্বাচন করুন, যেমন একটি ডিজাইন এক্স জেনারেট করাতে বর্ণিত হয়েছেampটিজি কনফিগারেশন অপশন সহ।
5. প্রধান খুলতে Open Toolkit-এ ক্লিক করুন view EMIF ডিবাগ টুলকিটের।
6. প্রোগ্রাম করা ডিজাইনে একাধিক EMIF দৃষ্টান্ত থাকলে, কলামটি নির্বাচন করুন (জেTAG মাস্টার) এবং EMIF ইন্সট্যান্সের মেমরি ইন্টারফেস আইডি যার জন্য টুলকিট সক্রিয় করতে হবে।
7. টুলকিটটিকে ইন্টারফেস প্যারামিটার এবং ক্রমাঙ্কন অবস্থা পড়ার অনুমতি দিতে ইন্টারফেস সক্রিয় করুন ক্লিক করুন।
8. আপনাকে একটি সময়ে একটি ইন্টারফেস ডিবাগ করতে হবে; তাই, ডিজাইনের অন্য ইন্টারফেসের সাথে সংযোগ করতে, আপনাকে প্রথমে বর্তমান ইন্টারফেসটি নিষ্ক্রিয় করতে হবে।

নিম্নলিখিত প্রাক্তনampEMIF ক্যালিব্রেশন ডিবাগ টুলকিট এবং EMIF TG কনফিগারেশন টুলকিট থেকে রিপোর্টের লেস:, যথাক্রমে।

দ্রষ্টব্য: ক্রমাঙ্কন ডিবাগিং সম্পর্কে বিশদ বিবরণের জন্য, এক্সটার্নাল মেমরি ইন্টারফেস ইন্টেল এজিলেক্স এফপিজিএ আইপি ইউজার গাইডে এক্সটার্নাল মেমরি ইন্টারফেস ডিবাগ টুলকিট দিয়ে ডিবাগিং দেখুন।

দ্রষ্টব্য: ট্র্যাফিক জেনারেটর ডিবাগিং সম্পর্কে বিশদ বিবরণের জন্য, এক্সটার্নাল মেমরি ইন্টারফেসে ইন্টেল এজিলেক্স এফপিজিএ আইপি ইউজার গাইডে ট্র্যাফিক জেনারেটর কনফিগারেশন ইউজার ইন্টারফেস দেখুন।

ডিজাইন প্রাক্তনampবাহ্যিক মেমরি ইন্টারফেস ইন্টেল এজিলেক্স এফপিজিএ আইপির জন্য বর্ণনা

যখন আপনি আপনার EMIF আইপি প্যারামিটারাইজ করেন এবং তৈরি করেন, আপনি নির্দিষ্ট করতে পারেন যে সিস্টেমটি সিমুলেশন এবং সংশ্লেষণের জন্য ডিরেক্টরি তৈরি করে file সেট করে, এবং জেনারেট করে file স্বয়ংক্রিয়ভাবে সেট করে। আপনি যদি Ex এর অধীনে সিমুলেশন বা সংশ্লেষণ নির্বাচন করেনampলে ডিজাইন Fileপ্রাক্তন উপর sampলে ডিজাইন ট্যাব, সিস্টেম একটি সম্পূর্ণ সিমুলেশন তৈরি করে file সেট বা একটি সম্পূর্ণ সংশ্লেষণ file সেট, আপনার নির্বাচন অনুযায়ী.

সংশ্লেষণ নকশা প্রাক্তনample
সংশ্লেষণ নকশা প্রাক্তনample নীচের চিত্রে দেখানো প্রধান ব্লক রয়েছে।

• একটি ট্রাফিক জেনারেটর, যা একটি সংশ্লেষযোগ্য Avalon®-MM প্রাক্তনample ড্রাইভার যা একটি ছদ্ম-এলোমেলো প্যাটার্ন প্রয়োগ করে এবং একটি প্যারামিটারাইজড সংখ্যক ঠিকানায় রিড এবং রাইট করে। ট্র্যাফিক জেনারেটর মেমরি থেকে পঠিত ডেটাও নিরীক্ষণ করে যাতে এটি লিখিত ডেটার সাথে মেলে এবং অন্যথায় ব্যর্থতার দাবি করে।
• মেমরি ইন্টারফেসের একটি উদাহরণ, যার মধ্যে রয়েছে:
  • একটি মেমরি কন্ট্রোলার যেটি Avalon-MM ইন্টারফেস এবং AFI ইন্টারফেসের মধ্যে নিয়ন্ত্রণ করে।
  • PHY, যা মেমরি কন্ট্রোলার এবং বাহ্যিক মেমরি ডিভাইসগুলির মধ্যে একটি ইন্টারফেস হিসাবে কাজ করে যাতে পড়া এবং লেখার ক্রিয়াকলাপ সম্পাদন করা যায়।

চিত্র 7. সংশ্লেষণ নকশা Example

দ্রষ্টব্য: যদি এক বা একাধিক পিএলএল শেয়ারিং মোড, ডিএলএল শেয়ারিং মোড, বা ওসিটি শেয়ারিং মোড প্যারামিটার নো শেয়ারিং ব্যতীত অন্য কোনও মানতে সেট করা থাকে, তবে সংশ্লেষণ নকশা প্রাক্তনample এ দুটি ট্রাফিক জেনারেটর/মেমরি ইন্টারফেস ইনস্ট্যান্স থাকবে। দুটি ট্র্যাফিক জেনারেটর/মেমরি ইন্টারফেস দৃষ্টান্ত শুধুমাত্র ভাগ করা পিএলএল/ডিএলএল/ওসিটি সংযোগের সাথে সম্পর্কিত যা প্যারামিটার সেটিংস দ্বারা সংজ্ঞায়িত করা হয়েছে। ট্র্যাফিক জেনারেটর/মেমরি ইন্টারফেস উদাহরণগুলি প্রদর্শন করে যে আপনি কীভাবে আপনার নিজের ডিজাইনে এই জাতীয় সংযোগগুলি তৈরি করতে পারেন।

সিমুলেশন ডিজাইন এক্সample
সিমুলেশন ডিজাইন প্রাক্তনample নিম্নলিখিত চিত্রে দেখানো প্রধান ব্লক রয়েছে।

• সংশ্লেষণ নকশা একটি উদাহরণ প্রাক্তনampলে পূর্ববর্তী বিভাগে বর্ণিত হিসাবে, সংশ্লেষণ নকশা প্রাক্তনample একটি ট্র্যাফিক জেনারেটর, ক্রমাঙ্কন উপাদান, এবং মেমরি ইন্টারফেসের একটি উদাহরণ রয়েছে। এই ব্লকগুলি বিমূর্ত সিমুলেশন মডেলগুলিতে ডিফল্ট হয় যেখানে দ্রুত সিমুলেশনের জন্য উপযুক্ত।
• একটি মেমরি মডেল, যা একটি জেনেরিক মডেল হিসাবে কাজ করে যা মেমরি প্রোটোকল স্পেসিফিকেশন মেনে চলে। প্রায়শই, মেমরি বিক্রেতারা তাদের নির্দিষ্ট মেমরি উপাদানগুলির জন্য সিমুলেশন মডেল সরবরাহ করে যা আপনি তাদের থেকে ডাউনলোড করতে পারেন webসাইট
• একটি স্থিতি পরীক্ষক, যা একটি সামগ্রিক পাস বা ব্যর্থ অবস্থার সংকেত দিতে বাহ্যিক মেমরি ইন্টারফেস আইপি এবং ট্র্যাফিক জেনারেটর থেকে স্ট্যাটাস সিগন্যাল নিরীক্ষণ করে।

চিত্র 10. সিমুলেশন ডিজাইন Example

Exampলে ডিজাইন ইন্টারফেস ট্যাব
পরামিতি সম্পাদক একটি প্রাক্তন অন্তর্ভুক্তample ডিজাইন ট্যাব যা আপনাকে প্যারামিটারাইজ করতে এবং আপনার ডিজাইন এক্স জেনারেট করতে দেয়ampলেস

বাহ্যিক মেমরি ইন্টারফেস ইন্টেল এজিলেক্স এফপিজিএ আইপি ডিজাইন এক্সampলে ইউজার গাইড আর্কাইভস

IP সংস্করণগুলি v19.1 পর্যন্ত Intel Quartus Prime Design Suite সফ্টওয়্যার সংস্করণগুলির মতোই। ইন্টেল কোয়ার্টাস প্রাইম ডিজাইন সফটওয়্যার সংস্করণ 19.2 বা তার পরবর্তী সংস্করণ থেকে, আইপিগুলির একটি নতুন আইপি সংস্করণ স্কিম রয়েছে। যদি একটি আইপি কোর সংস্করণ তালিকাভুক্ত না হয়, তবে পূর্ববর্তী আইপি কোর সংস্করণের জন্য ব্যবহারকারীর নির্দেশিকা প্রযোজ্য।

আইপি কোর সংস্করণ	ব্যবহারকারীর নির্দেশিকা
2.4.0	বাহ্যিক মেমরি ইন্টারফেস ইন্টেল এজিলেক্স এফপিজিএ আইপি ডিজাইন এক্সampলে ইউজার গাইড আর্কাইভস
2.3.0	বাহ্যিক মেমরি ইন্টারফেস ইন্টেল এজিলেক্স এফপিজিএ আইপি ডিজাইন এক্সampলে ইউজার গাইড আর্কাইভস
2.3.0	বাহ্যিক মেমরি ইন্টারফেস ইন্টেল এজিলেক্স এফপিজিএ আইপি ডিজাইন এক্সampলে ইউজার গাইড আর্কাইভস
2.1.0	বাহ্যিক মেমরি ইন্টারফেস ইন্টেল এজিলেক্স এফপিজিএ আইপি ডিজাইন এক্সampলে ইউজার গাইড আর্কাইভস
19.3	বাহ্যিক মেমরি ইন্টারফেস ইন্টেল এজিলেক্স এফপিজিএ আইপি ডিজাইন এক্সampলে ইউজার গাইড আর্কাইভস

বাহ্যিক মেমরি ইন্টারফেসের জন্য নথি সংশোধন ইতিহাস Intel Agilex FPGA IP ডিজাইন এক্সampব্যবহারকারীর নির্দেশিকা

নথি সংস্করণ	ইন্টেল কোয়ার্টাস প্রাইম সংস্করণ	আইপি সংস্করণ	পরিবর্তন
2021.06.21	21.2	2.4.2	মধ্যে ডিজাইন প্রাক্তনampদ্রুত শুরু অধ্যায়: • একটি নোট যোগ করা হয়েছে Intel Agilex EMIF ডিজাইনের কম্পাইলিং এবং প্রোগ্রামিং এক্সample বিষয় • শিরোনাম পরিবর্তিত একটি ডিজাইন তৈরি করা হচ্ছে প্রাক্তনampক্যালিব্রেশন ডিবাগ বিকল্পের সাথে বিষয় • যোগ করা হয়েছে একটি ডিজাইন তৈরি করা হচ্ছে প্রাক্তনampটিজি কনফিগারেশন অপশন সহ এবং একটি ডিজাইনে ট্র্যাফিক জেনারেটর সক্ষম করাample বিষয় • পরিবর্তিত পদক্ষেপ 2, 3, এবং 4, বেশ কয়েকটি পরিসংখ্যান আপডেট করা হয়েছে এবং একটি নোট যোগ করা হয়েছে, ডিজাইন এক্স ব্যবহার করেampEMIF ডিবাগ টুলকিট সহ বিষয়
2021.03.29	21.1	2.4.0	মধ্যে ডিজাইন প্রাক্তনampদ্রুত শুরু অধ্যায়: • একটি নোট যোগ করা হয়েছে সিন্থেসাইজেবল EMIF ডিজাইন তৈরি করা হচ্ছেample এবং EMIF ডিজাইন তৈরি করা হচ্ছে Exampসিমুলেশন জন্য le বিষয় • আপডেট করা হয়েছে File স্ট্রাকচার ডায়াগ্রামে EMIF ডিজাইন তৈরি করা হচ্ছে Exampসিমুলেশন জন্য le বিষয়
2020.12.14	20.4	2.3.0	মধ্যে ডিজাইন প্রাক্তনampদ্রুত শুরু অধ্যায়, নিম্নলিখিত পরিবর্তন করেছে: • আপডেট করা হয়েছে সিন্থেসাইজেবল EMIF ডিজাইন তৈরি করা হচ্ছেample বহু-EMIF ডিজাইন অন্তর্ভুক্ত করার বিষয়। • ধাপ 3-এর জন্য চিত্রটি আপডেট করা হয়েছে EMIF ডিজাইন তৈরি করা হচ্ছে Exampসিমুলেশন জন্য le বিষয়
2020.10.05	20.3	2.3.0	মধ্যে ডিজাইন প্রাক্তনampদ্রুত শুরু নির্দেশিকা অধ্যায়, নিম্নলিখিত পরিবর্তন করেছে: • ভিতরে একটি EMIF প্রকল্প তৈরি করা হচ্ছে, ধাপ 6 এ ছবিটি আপডেট করা হয়েছে। • ভিতরে সিন্থেসাইজেবল EMIF ডিজাইন তৈরি করা হচ্ছেample, ধাপ 3 এ চিত্রটি আপডেট করা হয়েছে। • ভিতরে EMIF ডিজাইন তৈরি করা হচ্ছে Exampসিমুলেশন জন্য le, ধাপ 3 এ চিত্রটি আপডেট করা হয়েছে। • ভিতরে সিমুলেশন বনাম হার্ডওয়্যার বাস্তবায়ন, দ্বিতীয় টেবিলে একটি ছোটখাট টাইপো সংশোধন করা হয়েছে। • ভিতরে ডিজাইন এক্স ব্যবহার করেampEMIF ডিবাগ টুলকিট সহ, পরিবর্তিত ধাপ 6, ধাপ 7 এবং 8 যোগ করা হয়েছে।
অব্যাহত…

নথি সংস্করণ	ইন্টেল কোয়ার্টাস প্রাইম সংস্করণ	আইপি সংস্করণ	পরিবর্তন
2020.04.13	20.1	2.1.0	• মধ্যে সম্পর্কে অধ্যায়, টেবিল পরিবর্তন রিলিজ তথ্য বিষয় • মধ্যে ডিজাইন প্রাক্তনampদ্রুত শুরু নির্দেশিকা অধ্যায়: — পরিবর্তিত ধাপ 7 এবং সংশ্লিষ্ট চিত্র, তে সিন্থেসাইজেবল EMIF ডিজাইন তৈরি করা হচ্ছেample বিষয় — পরিবর্তিত ডিজাইন তৈরি করা হচ্ছে প্রাক্তনampডিবাগ বিকল্পের সাথে বিষয় — পরিবর্তিত ডিজাইন এক্স ব্যবহার করেampEMIF ডিবাগ টুলকিট সহ বিষয়
2019.12.16	19.4	2.0.0	• মধ্যে ডিজাইন প্রাক্তনampদ্রুত শুরু অধ্যায়: — এর ধাপ 6-এ চিত্রটি আপডেট করা হয়েছে একটি EMIF প্রকল্প তৈরি করা হচ্ছে বিষয় — এর ধাপ 4-এ চিত্রটি আপডেট করা হয়েছে সিন্থেসাইজেবল EMIF ডিজাইন তৈরি করা হচ্ছেample বিষয় — এর ধাপ 4-এ চিত্রটি আপডেট করা হয়েছে EMIF ডিজাইন তৈরি করা হচ্ছে Exampসিমুলেশন জন্য le বিষয় — পরিবর্তিত ধাপ 5 এ EMIF ডিজাইন তৈরি করা হচ্ছে Exampসিমুলেশন জন্য le বিষয় — পরিবর্তিত সাধারণ পিন নির্দেশিকা এবং সংলগ্ন ব্যাঙ্কগুলি বিভাগ Intel Agilex EMIF IP এর জন্য পিন প্লেসমেন্ট বিষয়
2019.10.18	19.3		• মধ্যে একটি EMIF প্রকল্প তৈরি করা হচ্ছে বিষয়, পয়েন্ট 6 সহ চিত্রটি আপডেট করা হয়েছে। • মধ্যে EMIF আইপি তৈরি এবং কনফিগার করা বিষয়, ধাপ 1 সহ চিত্রটি আপডেট করা হয়েছে। • টেবিলে Intel Agilex EMIF প্যারামিটার এডিটর নির্দেশিকা বিষয়, জন্য বর্ণনা পরিবর্তন বোর্ড ট্যাব • মধ্যে সিন্থেসাইজেবল EMIF ডিজাইন তৈরি করা হচ্ছেample এবং EMIF ডিজাইন তৈরি করা হচ্ছে Exampসিমুলেশন জন্য le বিষয়, প্রতিটি বিষয়ের ধাপ 3-এ ছবি আপডেট করা হয়েছে। • মধ্যে EMIF ডিজাইন তৈরি করা হচ্ছে Exampসিমুলেশন জন্য le বিষয়, আপডেট করা হয়েছে জেনারেটেড সিমুলেশন ডিজাইন এক্সample File গঠন চিত্র এবং চিত্র অনুসরণ নোট পরিবর্তন. • মধ্যে সিন্থেসাইজেবল EMIF ডিজাইন তৈরি করা হচ্ছেample বিষয়, একাধিক ইন্টারফেসের জন্য একটি ধাপ এবং একটি চিত্র যোগ করা হয়েছে।
2019.07.31	19.2	1.2.0	• যোগ করা হয়েছে বাহ্যিক মেমরি ইন্টারফেস সম্পর্কে Intel Agilex FPGA IP অধ্যায় এবং রিলিজ তথ্য. • আপডেট করা তারিখ এবং সংস্করণ নম্বর। • ক্ষুদ্র বর্ধন সংশ্লেষণ নকশা প্রাক্তনample চিত্রে সংশ্লেষণ নকশা প্রাক্তনample বিষয়
2019.04.02	19.1		• প্রাথমিক প্রকাশ।

বাহ্যিক মেমরি ইন্টারফেসের জন্য নথি সংশোধন ইতিহাস Intel Agilex FPGA IP ডিজাইন এক্সampব্যবহারকারীর নির্দেশিকা

দলিল/সম্পদ

intel UG-20219 বাহ্যিক মেমরি ইন্টারফেস ইন্টেল Agilex FPGA IP ডিজাইন এক্সample [পিডিএফ] ব্যবহারকারীর নির্দেশিকা UG-20219 বাহ্যিক মেমরি ইন্টারফেস ইন্টেল Agilex FPGA IP ডিজাইন এক্সample, UG-20219, External Memory Interfaces Intel Agilex FPGA IP ডিজাইন এক্সampলে, ইন্টারফেস ইন্টেল এজিলেক্স এফপিজিএ আইপি ডিজাইন এক্সample, Agilex FPGA IP ডিজাইন এক্সample

তথ্যসূত্র

• ব্যবহারকারীর ম্যানুয়াল