intel AN 837 Design Guidelines pre HDMI FPGA IP
Pokyny pre dizajn pre HDMI Intel® FPGA IP
Pokyny pre návrh vám pomôžu implementovať IP adresy Intel FPGA s vysokým rozlíšením (HDMI) pomocou zariadení FPGA. Tieto pokyny uľahčujú návrhy dosiek pre video rozhrania HDMI Intel® FPGA IP.
- HDMI Užívateľská príručka Intel FPGA IP
- AN 745: Návrhové pokyny pre rozhranie Intel FPGA DisplayPort
Pokyny pre dizajn HDMI Intel FPGA IP
Rozhranie HDMI Intel FPGA má dátové a hodinové kanály TMDS (Transition Minimized Differential Signaling). Rozhranie tiež nesie Display Data Channel (DDC) asociácie Video Electronics Standards Association (VESA). Kanály TMDS prenášajú video, audio a pomocné dáta. DDC je založený na protokole I2C. Jadro HDMI Intel FPGA IP využíva DDC na čítanie EDID (Extended Display Identification Data) a výmenu informácií o konfigurácii a stave medzi zdrojom HDMI a drezom.
Tipy na dizajn dosky HDMI Intel FPGA IP Board
Pri navrhovaní systému HDMI Intel FPGA IP zvážte nasledujúce tipy na dizajn dosky.
- Na jednu stopu nepoužívajte viac ako dva priechody a vyhýbajte sa priechodom
- Prispôsobte impedanciu diferenciálneho páru impedancii zostavy konektora a kábla (100 ohm ± 10 %)
- Minimalizujte zošikmenie medzi pármi a medzi pármi, aby ste splnili požiadavku na skreslenie signálu TMDS
- Vyhnite sa smerovaniu diferenciálneho páru cez medzeru v spodnej rovine
- Použite štandardné postupy vysokorýchlostného návrhu PCB
- Na splnenie elektrickej zhody pri TX aj RX používajte radenie úrovní
- Používajte robustné káble, ako napríklad kábel Cat2 pre HDMI 2.0
Schematické diagramy
Schematické diagramy Bitec v poskytnutých odkazoch ilustrujú topológiu pre vývojové dosky Intel FPGA. Používanie topológie pripojenia HDMI 2.0 vyžaduje, aby ste spĺňali 3.3 V elektrické zhody. Ak chcete splniť 3.3 V zhodu na zariadeniach Intel FPGA, musíte použiť prepínač úrovne. Ako prepínač úrovne pre vysielač a prijímač použite jednosmerne spojený redriver alebo retimer.
Zariadenia externého dodávateľa sú TMDS181 a TDP158RSBT, obe fungujú na linkách s jednosmerným prúdom. Na linkách CEC potrebujete správne vytiahnutie, aby ste zabezpečili funkčnosť pri vzájomnej spolupráci s inými spotrebiteľskými zariadeniami na diaľkové ovládanie. Schematické diagramy Bitec sú certifikované CTS. Certifikácia je však špecifická na úrovni produktu. Návrhárom platforiem sa odporúča certifikovať správnu funkčnosť konečného produktu.
Súvisiace informácie
- Schematický diagram dcérskej karty HSMC HDMI, revízia 8
- Schematický diagram dcérskej karty FMC HDMI, revízia 11
- Schematický diagram dcérskej karty FMC HDMI, revízia 6
Detekcia horúcej zástrčky (HPD)
Signál HPD závisí od prichádzajúceho signálu +5V Power, naprample, kolík HPD môže byť aktivovaný iba vtedy, keď je detekovaný signál +5V napájania zo zdroja. Na prepojenie s FPGA musíte preložiť 5V signál HPD do FPGA I/O vol.tage level (VCCIO), s použitím objtage level translator ako je TI TXB0102, ktorý nemá integrované pull-up odpory. Zdroj HDMI potrebuje stiahnuť signál HPD, aby mohol spoľahlivo rozlíšiť medzi pohyblivým signálom HPD a vysokým objemomtage úroveň signálu HPD. Signál HDMI sink +5V Power musí byť preložený do FPGA I/O objtage úroveň (VCCIO). Signál musí byť slabo stiahnutý odporom (10K), aby sa rozlíšil plávajúci signál +5V Power, keď nie je riadený zdrojom HDMI. Zdroj HDMI +5V napájací signál má nadprúdovú ochranu maximálne 0.5A.
HDMI Intel FPGA IP Display Data Channel (DDC)
HDMI Intel FPGA IP DDC je založený na signáloch I2C (SCL a SDA) a vyžaduje pull-up rezistory. Na prepojenie s Intel FPGA musíte previesť 5V SCL a SDA úroveň signálu na FPGA I/O vol.tage úroveň (VCCIO) pomocou objtagprekladač úrovne, ako je TI TXS0102, ktorý sa používa v dcérskej karte Bitec HDMI 2.0. Zariadenie TI TXS0102 zvtagZariadenie na prekladanie úrovní integruje interné pull-up odpory, takže nie sú potrebné žiadne zabudované pull-up odpory.
História revízií dokumentu pre AN 837: Pokyny pre návrh HDMI Intel FPGA IP
| Verzia dokumentu | Zmeny |
| 2019.01.28 |
|
| Dátum | Verzia | Zmeny |
| januára 2018 | 2018.01.22 | Prvotné uvoľnenie.
Poznámka: Tento dokument obsahuje pokyny na dizajn HDMI Intel FPGA, ktoré boli odstránené z AN 745: Pokyny pre dizajn pre rozhrania DisplayPort a HDMI a premenované na AN 745: Pokyny na dizajn pre rozhranie Intel FPGA DisplayPort. |
Intel Corporation. Všetky práva vyhradené. Intel, logo Intel a ďalšie značky Intel sú ochranné známky spoločnosti Intel Corporation alebo jej dcérskych spoločností. Spoločnosť Intel zaručuje výkon svojich FPGA a polovodičových produktov podľa aktuálnych špecifikácií v súlade so štandardnou zárukou spoločnosti Intel, ale vyhradzuje si právo kedykoľvek bez upozornenia zmeniť akékoľvek produkty a služby. Spoločnosť Intel nepreberá žiadnu zodpovednosť ani zodpovednosť vyplývajúcu z aplikácie alebo používania akýchkoľvek informácií, produktov alebo služieb opísaných v tomto dokumente, pokiaľ to nie je výslovne písomne dohodnuté spoločnosťou Intel. Zákazníkom spoločnosti Intel sa odporúča získať najnovšiu verziu špecifikácií zariadenia skôr, ako sa budú spoliehať na akékoľvek zverejnené informácie a pred zadaním objednávky produktov alebo služieb.
Iné názvy a značky môžu byť majetkom iných.
ID: 683677
Verzia: 2019-01-28
Dokumenty / zdroje
 |
intel AN 837 Design Guidelines pre HDMI FPGA IP [pdf] Používateľská príručka AN 837 Pokyny pre dizajn pre HDMI FPGA IP, AN 837, Pokyny pre dizajn pre HDMI FPGA IP, Pokyny pre HDMI FPGA IP, HDMI FPGA IP |
