intel AN 837 dizaina vadlīnijas HDMI FPGA IP

Dizaina vadlīnijas HDMI Intel® FPGA IP

Dizaina vadlīnijas palīdz ieviest augstas izšķirtspējas multivides interfeisa (HDMI) Intel FPGA IP, izmantojot FPGA ierīces. Šīs vadlīnijas atvieglo HDMI Intel® FPGA IP video saskarņu plates dizainu.

Saistītā informācija

• HDMI Intel FPGA IP lietotāja rokasgrāmata
• AN 745: Dizaina vadlīnijas Intel FPGA DisplayPort interfeisam

HDMI Intel FPGA IP dizaina vadlīnijas

HDMI Intel FPGA interfeisam ir Transition Minimized Differential Signaling (TMDS) dati un pulksteņa kanāli. Interfeiss satur arī Video Electronics Standards Association (VESA) displeja datu kanālu (DDC). TMDS kanāli pārnēsā video, audio un papildu datus. DDC pamatā ir I2C protokols. HDMI Intel FPGA IP kodols izmanto DDC, lai nolasītu paplašinātos displeja identifikācijas datus (EDID) un apmainītos ar konfigurācijas un statusa informāciju starp HDMI avotu un izlietni.

HDMI Intel FPGA IP plates dizaina padomi

Veidojot HDMI Intel FPGA IP sistēmu, ņemiet vērā šādus paneļu projektēšanas padomus.

• Vienai pēdai izmantojiet ne vairāk kā divus caurumus un izvairieties no caurumiem
• Saskaņojiet diferenciālo pāru pretestību ar savienotāja un kabeļa komplekta pretestību (100 omi ±10%)
• Samaziniet pāru savstarpējo un iekšējo pāru novirzi, lai izpildītu TMDS signāla novirzes prasību
• Izvairieties no diferenciāļa pāra maršrutēšanas pāri spraugai apakšējā plaknē
• Izmantojiet standarta ātrgaitas PCB projektēšanas praksi
• Izmantojiet līmeņa pārslēdzējus, lai nodrošinātu atbilstību elektriskajām prasībām gan TX, gan RX
• Izmantojiet izturīgus kabeļus, piemēram, Cat2 kabeli HDMI 2.0

Shematiskās diagrammas

Bitec shematiskās diagrammas sniegtajās saitēs ilustrē Intel FPGA izstrādes paneļu topoloģiju. Izmantojot HDMI 2.0 saites topoloģiju, ir jāatbilst 3.3 V elektriskajai atbilstībai. Lai nodrošinātu atbilstību 3.3 V prasībām Intel FPGA ierīcēs, ir jāizmanto līmeņa pārslēdzējs. Izmantojiet ar līdzstrāvu savienotu atkārtotu draiveri vai retimieri kā raidītāja un uztvērēja līmeņa pārslēdzēju.

Ārējās pārdevēja ierīces ir TMDS181 un TDP158RSBT, abas darbojas ar DCsavienotām saitēm. Lai nodrošinātu funkcionalitāti, mijiedarbojoties ar citām patērētāju tālvadības ierīcēm, CEC līnijās ir nepieciešama atbilstoša pievilkšanās. Bitec shematiskās diagrammas ir CTS sertificētas. Tomēr sertifikācija ir atkarīga no produkta līmeņa. Platformas dizaineriem ir ieteicams sertificēt gala produkta pareizu funkcionalitāti.

Saistītā informācija

• Shematiskā diagramma HSMC HDMI meitas kartes 8. versijai
• FMC HDMI meitas kartes 11. versijas shematiskā diagramma
• FMC HDMI meitas kartes 6. versijas shematiskā diagramma

Hot-Plug Detect (HPD)

HPD signāls ir atkarīgs no ienākošā +5V barošanas signāla, piemēramample, HPD kontaktu var izmantot tikai tad, ja tiek konstatēts +5 V strāvas signāls no avota. Lai saskartos ar FPGA, 5V HPD signāls ir jāpārvērš FPGA I/O vol.tage līmenis (VCCIO), izmantojot sējtage līmeņa tulkotājs, piemēram, TI TXB0102, kurā nav integrēti uzvilkšanas rezistori. HDMI avotam ir jānoņem HPD signāls, lai tas varētu droši atšķirt peldošo HPD signālu no liela apjoma.tage līmeņa HPD signāls. HDMI izlietnes +5 V barošanas signāls ir jāpārvērš FPGA I/O voltage līmenis (VCCIO). Signāls ir vāji jānovelk uz leju ar rezistoru (10K), lai atšķirtu peldošu +5 V barošanas signālu, ja to nedzen HDMI avots. HDMI avota +5 V strāvas signālam ir aizsardzība pret pārstrāvu, kas nepārsniedz 0.5 A.

HDMI Intel FPGA IP displeja datu kanāls (DDC)

HDMI Intel FPGA IP DDC ir balstīts uz I2C signāliem (SCL un SDA), un tam ir nepieciešami uzvilkšanas rezistori. Lai saskartos ar Intel FPGA, 5V SCL un SDA signāla līmenis ir jāpārveido uz FPGA I/O vol.tage līmenis (VCCIO), izmantojot voltage līmeņa tulkotājs, piemēram, TI TXS0102, kas tiek izmantots Bitec HDMI 2.0 meitas kartē. TI TXS0102 voltagLīmeņu tulkošanas ierīcē ir integrēti iekšējie pievilkšanas rezistori, tāpēc nav nepieciešami borta pievilkšanas rezistori.

Dokumentu pārskatīšanas vēsture AN 837: HDMI Intel FPGA IP projektēšanas vadlīnijas

Dokumenta versija	Izmaiņas
2019.01.28	Pārdēvēja HDMI IP nosaukumu atbilstoši Intel zīmola maiņai. Pievienoja Shematiskās diagrammas sadaļa, kurā aprakstītas Bitec shematiskās diagrammas, kas tiek izmantotas ar Intel FPGA platēm. Pievienota saite uz Bitec FMC HDMI meitas kartes versijas 11 shematisko diagrammu. Pievienots vairāk dizaina padomu HDMI Intel FPGA IP plates dizaina padomi sadaļā.

 

Datums	Versija	Izmaiņas
2018. gada janvāris	2018.01.22	Sākotnējā izlaišana. Piezīme. Šajā dokumentā ir ietvertas HDMI Intel FPGA projektēšanas vadlīnijas, kas tika izņemtas no AN 745: DisplayPort un HDMI interfeisu projektēšanas vadlīnijas un pārdēvētas par AN 745: Intel FPGA DisplayPort interfeisa projektēšanas vadlīnijas.

Intel korporācija. Visas tiesības aizsargātas. Intel, Intel logotips un citas Intel preču zīmes ir Intel Corporation vai tās meitasuzņēmumu preču zīmes. Intel garantē savu FPGA un pusvadītāju produktu veiktspēju atbilstoši pašreizējām specifikācijām saskaņā ar Intel standarta garantiju, taču patur tiesības jebkurā laikā bez brīdinājuma veikt izmaiņas jebkuros produktos un pakalpojumos. Intel neuzņemas nekādu atbildību vai saistības, kas izriet no jebkādas šeit aprakstītās informācijas, produkta vai pakalpojuma lietojuma vai izmantošanas, izņemot gadījumus, kad Intel ir nepārprotami rakstiski piekritis. Intel klientiem ieteicams iegūt jaunāko ierīces specifikāciju versiju, pirms paļauties uz jebkādu publicētu informāciju un pirms preču vai pakalpojumu pasūtījumu veikšanas.

Citi nosaukumi un zīmoli var tikt uzskatīti par citu personu īpašumu.

ID: 683677
Versija: 2019-01-28

Dokumenti / Resursi

intel AN 837 dizaina vadlīnijas HDMI FPGA IP [pdfLietotāja rokasgrāmata AN 837 projektēšanas vadlīnijas HDMI FPGA IP, AN 837, dizaina vadlīnijas HDMI FPGA IP, vadlīnijas HDMI FPGA IP, HDMI FPGA IP

Atsauces

• Lietotāja rokasgrāmata