intel AN 837 smjernice za dizajn za HDMI FPGA IP

Smjernice za dizajn za HDMI Intel® FPGA IP

Smjernice za dizajn pomažu vam implementirati Intel FPGA IP-ove multimedijskog sučelja visoke razlučivosti (HDMI) pomoću FPGA uređaja. Ove smjernice olakšavaju dizajn ploča za HDMI Intel® FPGA IP video sučelja.

Povezane informacije

• HDMI Intel FPGA IP korisnički priručnik
• AN 745: Smjernice za dizajn Intel FPGA DisplayPort sučelja

HDMI Intel FPGA IP smjernice za dizajn

HDMI Intel FPGA sučelje ima Transition Minimized Differential Signaling (TMDS) podatkovne i taktne kanale. Sučelje također nosi Video Electronics Standards Association (VESA) Display Data Channel (DDC). TMDS kanali prenose video, audio i pomoćne podatke. DDC se temelji na I2C protokolu. HDMI Intel FPGA IP jezgra koristi DDC za čitanje Extended Display Identification Data (EDID) i razmjenu informacija o konfiguraciji i statusu između HDMI izvora i prijemnika.

Savjeti za dizajn HDMI Intel FPGA IP ploče

Kada dizajnirate svoj HDMI Intel FPGA IP sustav, uzmite u obzir sljedeće savjete za dizajn ploče.

• Koristite ne više od dva otvora po tragu i izbjegavajte otvore
• Uskladite impedanciju diferencijalnog para s impedancijom konektora i sklopa kabela (100 ohm ±10%)
• Minimizirajte iskrivljenost između parova i unutar parova kako biste ispunili zahtjev za iskrivljenost TMDS signala
• Izbjegavajte usmjeravanje diferencijalnog para preko otvora u donjoj ravnini
• Koristite standardne prakse dizajna PCB-a velike brzine
• Upotrijebite mjenjače razine kako biste ispunili električnu usklađenost na TX i RX
• Koristite robusne kabele, kao što je Cat2 kabel za HDMI 2.0

Shematski dijagrami

Bitec shematski dijagrami u navedenim poveznicama ilustriraju topologiju za Intelove FPGA razvojne ploče. Korištenje topologije veze HDMI 2.0 zahtijeva da ispunite 3.3 V električnu usklađenost. Kako biste ispunili zahtjeve od 3.3 V na Intel FPGA uređajima, morate koristiti mjenjač razine. Koristite DC-spregnuti reddriver ili retimer kao mjenjač razine za odašiljač i prijemnik.

Vanjski uređaji dobavljača su TMDS181 i TDP158RSBT, oba rade na DCcoupled vezama. Potrebno vam je odgovarajuće povlačenje na CEC linijama kako biste osigurali funkcionalnost prilikom međusobnog rada s drugim potrošačkim uređajima za daljinsko upravljanje. Bitec shematski dijagrami imaju CTS certifikat. Međutim, certificiranje je specifično za razinu proizvoda. Dizajnerima platforme savjetuje se da certificiraju konačni proizvod za ispravnu funkcionalnost.

Povezane informacije

• Shematski dijagram za HSMC HDMI karticu kćer, revizija 8
• Shematski dijagram za FMC HDMI karticu kćer, revizija 11
• Shematski dijagram za FMC HDMI karticu kćer, revizija 6

Hot-Plug Detect (HPD)

HPD signal ovisi o dolaznom +5V signalu napajanja, nprample, HPD pin se može aktivirati samo kada se detektira +5V signal napajanja iz izvora. Za povezivanje s FPGA, morate prevesti 5V HPD signal u FPGA I/O voltage razini (VCCIO), koristeći voltagTranslator razine kao što je TI TXB0102, koji nema integrirane pull-up otpornike. HDMI izvor mora smanjiti HPD signal tako da može pouzdano razlikovati plutajući HPD signal od visoke glasnoćetage razina HPD signala. HDMI sink +5V signal napajanja mora se prevesti u FPGA I/O voltage razina (VCCIO). Signal mora biti slabo smanjen pomoću otpornika (10K) kako bi se razlikovao plutajući +5V signal napajanja kada ga ne pokreće HDMI izvor. HDMI izvor +5 V Power signal ima zaštitu od prekomjerne struje od najviše 0.5 A.

HDMI Intel FPGA IP Display Data Channel (DDC)

HDMI Intel FPGA IP DDC temelji se na I2C signalima (SCL i SDA) i zahtijeva pull-up otpornike. Za sučelje s Intel FPGA, morate prevesti 5V SCL i SDA razinu signala u FPGA I/O voltage razini (VCCIO) pomoću voltagPrevoditelj razine, kao što je TI TXS0102 koji se koristi u Bitec HDMI 2.0 kartici kćeri. TI TXS0102 svtagUređaj za prevođenje razine integrira unutarnje pull-up otpornike tako da nisu potrebni ugrađeni pull-up otpornici.

Povijest revizija dokumenta za AN 837: Smjernice za dizajn za HDMI Intel FPGA IP

Verzija dokumenta	Promjene
2019.01.28	Promijenjen je naziv HDMI IP u skladu s rebrendiranjem tvrtke Intel. Dodan je Shematski dijagrami odjeljak koji opisuje Bitec shematske dijagrame koji se koriste s Intelovim FPGA pločama. Dodana poveznica na shematski dijagram za Bitec FMC HDMI karticu kćer, revizija 11. Dodano više savjeta za dizajn u Savjeti za dizajn HDMI Intel FPGA IP ploče odjeljak.

 

Datum	Verzija	Promjene
siječnja 2018	2018.01.22	Početno izdanje. Napomena: Ovaj dokument sadrži smjernice za dizajn HDMI Intel FPGA koje su uklonjene iz AN 745: Smjernice za dizajn za DisplayPort i HDMI sučelja i preimenovane u AN 745: Smjernice za dizajn za Intel FPGA DisplayPort sučelje.

Intel Corporation. Sva prava pridržana. Intel, Intelov logotip i druge Intelove oznake zaštitni su znakovi Intel Corporation ili njegovih podružnica. Intel jamči performanse svojih FPGA i poluvodičkih proizvoda prema trenutnim specifikacijama u skladu s Intelovim standardnim jamstvom, ali zadržava pravo izmjene bilo kojeg proizvoda i usluge u bilo koje vrijeme bez prethodne najave. Intel ne preuzima nikakvu odgovornost niti obvezu proizašlu iz primjene ili upotrebe bilo koje informacije, proizvoda ili usluge opisane ovdje, osim ako je Intel izričito pismeno pristao. Klijentima Intela savjetuje se da nabave najnoviju verziju specifikacija uređaja prije nego što se pouzdaju u bilo kakve objavljene informacije i prije naručivanja proizvoda ili usluga.

Ostala imena i robne marke mogu se smatrati vlasništvom drugih.

ID: 683677
Verzija: 2019-01-28

Dokumenti / Resursi

intel AN 837 smjernice za dizajn za HDMI FPGA IP [pdf] Korisnički priručnik AN 837 Smjernice za dizajn za HDMI FPGA IP, AN 837, Smjernice za dizajn za HDMI FPGA IP, Smjernice za HDMI FPGA IP, HDMI FPGA IP

Reference

• korisnički priručnik