HDMI FPGA IP માટે intel AN 837 ડિઝાઇન માર્ગદર્શિકા
HDMI Intel® FPGA IP માટે ડિઝાઇન માર્ગદર્શિકા
ડિઝાઇન માર્ગદર્શિકા તમને FPGA ઉપકરણોનો ઉપયોગ કરીને હાઇ-ડેફિનેશન મલ્ટીમીડિયા ઇન્ટરફેસ (HDMI) Intel FPGA IP ને અમલમાં મૂકવામાં મદદ કરે છે. આ માર્ગદર્શિકા HDMI Intel® FPGA IP વિડિયો ઇન્ટરફેસ માટે બોર્ડ ડિઝાઇનની સુવિધા આપે છે.
- HDMI ઇન્ટેલ FPGA IP વપરાશકર્તા માર્ગદર્શિકા
- AN 745: Intel FPGA ડિસ્પ્લેપોર્ટ ઇન્ટરફેસ માટે ડિઝાઇન માર્ગદર્શિકા
HDMI ઇન્ટેલ FPGA IP ડિઝાઇન માર્ગદર્શિકા
HDMI Intel FPGA ઇન્ટરફેસમાં ટ્રાન્ઝિશન મિનિમાઇઝ્ડ ડિફરન્શિયલ સિગ્નલિંગ (TMDS) ડેટા અને ઘડિયાળ ચેનલો છે. ઈન્ટરફેસમાં વિડીયો ઈલેક્ટ્રોનિક્સ સ્ટાન્ડર્ડ એસોસિએશન (VESA) ડિસ્પ્લે ડેટા ચેનલ (DDC) પણ છે. TMDS ચેનલો વિડિયો, ઓડિયો અને સહાયક ડેટા વહન કરે છે. DDC I2C પ્રોટોકોલ પર આધારિત છે. HDMI Intel FPGA IP કોર એક્સટેન્ડેડ ડિસ્પ્લે આઇડેન્ટિફિકેશન ડેટા (EDID) વાંચવા અને HDMI સ્ત્રોત અને સિંક વચ્ચે રૂપરેખાંકન અને સ્થિતિ માહિતીની આપલે કરવા માટે DDC નો ઉપયોગ કરે છે.
HDMI ઇન્ટેલ FPGA IP બોર્ડ ડિઝાઇન ટિપ્સ
જ્યારે તમે તમારી HDMI Intel FPGA IP સિસ્ટમ ડિઝાઇન કરી રહ્યાં હોવ, ત્યારે નીચેની બોર્ડ ડિઝાઇન ટિપ્સ ધ્યાનમાં લો.
- ટ્રેસ દીઠ બે કરતાં વધુ વાયાનો ઉપયોગ કરશો નહીં અને સ્ટબ દ્વારા ટાળો
- કનેક્ટર અને કેબલ એસેમ્બલી (100 ઓહ્મ ±10%) ના અવરોધ સાથે વિભેદક જોડી અવબાધનો મેળ કરો
- TMDS સિગ્નલ સ્ક્રૂની જરૂરિયાતને પહોંચી વળવા માટે ઇન્ટર-પેર અને ઇન્ટ્રા-પેર સ્ક્યૂને નાનું કરો
- પ્લેનની નીચે આવેલા ગેપ પર વિભેદક જોડીને રૂટ કરવાનું ટાળો
- પ્રમાણભૂત હાઇ સ્પીડ PCB ડિઝાઇન પ્રેક્ટિસનો ઉપયોગ કરો
- TX અને RX બંને પર વિદ્યુત અનુપાલનને પહોંચી વળવા માટે લેવલ શિફ્ટર્સનો ઉપયોગ કરો
- HDMI 2 માટે Cat2.0 કેબલ જેવા મજબૂત કેબલનો ઉપયોગ કરો
યોજનાકીય આકૃતિઓ
પ્રદાન કરેલ લિંક્સમાં Bitec યોજનાકીય આકૃતિઓ Intel FPGA ડેવલપમેન્ટ બોર્ડ માટે ટોપોલોજી દર્શાવે છે. HDMI 2.0 લિંક ટોપોલોજીનો ઉપયોગ કરવા માટે તમારે 3.3 V વિદ્યુત અનુપાલનનું પાલન કરવું જરૂરી છે. Intel FPGA ઉપકરણો પર 3.3 V અનુપાલનને પહોંચી વળવા માટે, તમારે લેવલ શિફ્ટરનો ઉપયોગ કરવાની જરૂર છે. ટ્રાન્સમીટર અને રીસીવર માટે લેવલ શિફ્ટર તરીકે ડીસી-કપ્લ્ડ રીડ્રાઈવર અથવા રીટાઇમરનો ઉપયોગ કરો.
બાહ્ય વિક્રેતા ઉપકરણો TMDS181 અને TDP158RSBT છે, બંને ડીસીકપ્ડ લિંક્સ પર ચાલે છે. અન્ય ઉપભોક્તા રિમોટ કંટ્રોલ ઉપકરણો સાથે ઇન્ટર-ઓપરેટિંગ કરતી વખતે કાર્યક્ષમતા સુનિશ્ચિત કરવા માટે તમારે CEC લાઇન્સ પર યોગ્ય પુલ-અપની જરૂર છે. Bitec યોજનાકીય આકૃતિઓ CTS-પ્રમાણિત છે. પ્રમાણપત્ર, જોકે, ઉત્પાદન-સ્તર વિશિષ્ટ છે. પ્લેટફોર્મ ડિઝાઇનરોને યોગ્ય કાર્યક્ષમતા માટે અંતિમ ઉત્પાદન પ્રમાણિત કરવાની સલાહ આપવામાં આવે છે.
સંબંધિત માહિતી
- HSMC HDMI ડોટર કાર્ડ રિવિઝન 8 માટે યોજનાકીય રેખાકૃતિ
- FMC HDMI ડોટર કાર્ડ રિવિઝન 11 માટે યોજનાકીય ડાયાગ્રામ
- FMC HDMI ડોટર કાર્ડ રિવિઝન 6 માટે યોજનાકીય ડાયાગ્રામ
હોટ-પ્લગ ડિટેક્ટ (HPD)
HPD સિગ્નલ ઇનકમિંગ +5V પાવર સિગ્નલ પર આધાર રાખે છે, ઉદાહરણ તરીકેampતેથી, જ્યારે સ્ત્રોતમાંથી +5V પાવર સિગ્નલ મળી આવે ત્યારે જ HPD પિનનો દાવો કરી શકાય છે. FPGA સાથે ઇન્ટરફેસ કરવા માટે, તમારે 5V HPD સિગ્નલને FPGA I/O વોલ્યુમમાં અનુવાદિત કરવાની જરૂર છે.tage સ્તર (VCCIO), વોલ્યુમનો ઉપયોગ કરીનેtagઇ લેવલ ટ્રાન્સલેટર જેમ કે TI TXB0102, જેમાં પુલ-અપ રેઝિસ્ટર સંકલિત નથી. HDMI સ્ત્રોતને HPD સિગ્નલને નીચે ખેંચવાની જરૂર છે જેથી તે ફ્લોટિંગ HPD સિગ્નલ અને ઉચ્ચ વોલ્યુમ વચ્ચે વિશ્વસનીય રીતે તફાવત કરી શકે.tage લેવલ HPD સિગ્નલ. HDMI સિંક +5V પાવર સિગ્નલને FPGA I/O વોલ્યુમમાં અનુવાદિત કરવું આવશ્યક છેtage સ્તર (VCCIO). જ્યારે HDMI સ્ત્રોત દ્વારા ચલાવવામાં ન આવે ત્યારે તરતા +10V પાવર સિગ્નલને અલગ પાડવા માટે સિગ્નલને રેઝિસ્ટર (5K) વડે નબળી રીતે નીચે ખેંચવું આવશ્યક છે. HDMI સ્ત્રોત +5V પાવર સિગ્નલમાં 0.5A કરતા વધુનું ઓવર-કરન્ટ પ્રોટેક્શન નથી.
HDMI Intel FPGA IP ડિસ્પ્લે ડેટા ચેનલ (DDC)
HDMI Intel FPGA IP DDC I2C સિગ્નલ (SCL અને SDA) પર આધારિત છે અને પુલ-અપ રેઝિસ્ટરની જરૂર છે. ઇન્ટેલ FPGA સાથે ઇન્ટરફેસ કરવા માટે, તમારે 5V SCL અને SDA સિગ્નલ સ્તરને FPGA I/O વોલ્યુમમાં અનુવાદિત કરવાની જરૂર છે.tage સ્તર (VCCIO) વોલનો ઉપયોગ કરીનેtagઇ લેવલ ટ્રાન્સલેટર, જેમ કે TI TXS0102 Bitec HDMI 2.0 પુત્રી કાર્ડમાં વપરાય છે. TI TXS0102 વોલ્યુમtage લેવલ ટ્રાન્સલેટર ડિવાઇસ આંતરિક પુલ-અપ રેઝિસ્ટરને એકીકૃત કરે છે જેથી કરીને ઓન-બોર્ડ પુલ-અપ રેઝિસ્ટરની જરૂર ન પડે.
AN 837 માટે દસ્તાવેજ પુનરાવર્તન ઇતિહાસ: HDMI Intel FPGA IP માટે ડિઝાઇન માર્ગદર્શિકા
| દસ્તાવેજ સંસ્કરણ | ફેરફારો |
| 2019.01.28 |
|
| તારીખ | સંસ્કરણ | ફેરફારો |
| જાન્યુઆરી 2018 | 2018.01.22 | પ્રારંભિક પ્રકાશન.
નોંધ: આ દસ્તાવેજમાં HDMI Intel FPGA ડિઝાઇન માર્ગદર્શિકા છે જે AN 745: ડિસ્પ્લેપોર્ટ અને HDMI ઇન્ટરફેસ માટેની ડિઝાઇન માર્ગદર્શિકાઓમાંથી દૂર કરવામાં આવી હતી અને તેનું નામ AN 745: Intel FPGA ડિસ્પ્લેપોર્ટ ઇન્ટરફેસ માટે ડિઝાઇન માર્ગદર્શિકા છે. |
ઇન્ટેલ કોર્પોરેશન. બધા હકો અમારી પાસે રાખેલા છે. ઇન્ટેલ, ઇન્ટેલ લોગો અને અન્ય ઇન્ટેલ ચિહ્નો ઇન્ટેલ કોર્પોરેશન અથવા તેની પેટાકંપનીઓના ટ્રેડમાર્ક છે. ઇન્ટેલ તેના એફપીજીએ અને સેમિકન્ડક્ટર ઉત્પાદનોના પ્રદર્શનને ઇન્ટેલની માનક વોરંટી અનુસાર વર્તમાન સ્પષ્ટીકરણો માટે વોરંટી આપે છે પરંતુ સૂચના વિના કોઈપણ સમયે કોઈપણ ઉત્પાદનો અને સેવાઓમાં ફેરફાર કરવાનો અધિકાર અનામત રાખે છે. Intel દ્વારા લેખિતમાં સ્પષ્ટપણે સંમત થયા સિવાય અહીં વર્ણવેલ કોઈપણ માહિતી, ઉત્પાદન અથવા સેવાના એપ્લિકેશન અથવા ઉપયોગથી ઉદ્ભવતી કોઈ જવાબદારી અથવા જવાબદારી સ્વીકારતી નથી. ઇન્ટેલ ગ્રાહકોને સલાહ આપવામાં આવે છે કે તેઓ કોઈપણ પ્રકાશિત માહિતી પર આધાર રાખતા પહેલા અને ઉત્પાદનો અથવા સેવાઓ માટે ઓર્ડર આપતા પહેલા ઉપકરણ વિશિષ્ટતાઓનું નવીનતમ સંસ્કરણ પ્રાપ્ત કરે.
અન્ય નામો અને બ્રાન્ડનો દાવો અન્યની મિલકત તરીકે થઈ શકે છે.
ID: 683677
સંસ્કરણ: 2019-01-28
દસ્તાવેજો / સંસાધનો
 |
HDMI FPGA IP માટે intel AN 837 ડિઝાઇન માર્ગદર્શિકા [પીડીએફ] વપરાશકર્તા માર્ગદર્શિકા HDMI FPGA IP માટે AN 837 ડિઝાઇન માર્ગદર્શિકા, AN 837, HDMI FPGA IP માટે ડિઝાઇન માર્ગદર્શિકા, HDMI FPGA IP માટે માર્ગદર્શિકા, HDMI FPGA IP |
