DisplayPort Agilex F-Tile FPGA IP Design Example
Stiùireadh Cleachdaiche
Air ùrachadh airson Intel® Quartus® Prime Design Suite: 21.4
Tionndadh IP: 21.0.0

DisplayPort Intel FPGA IP Design Example Quick Start Guide

Tha an dealbhadh DisplayPort Intel® FPGA IP examples airson innealan Intel Agilex ™ F-tile a’ nochdadh being deuchainn samhlachail agus dealbhadh bathar-cruaidh a bheir taic do cho-chruinneachadh agus deuchainn bathar-cruaidh.
Tha an DisplayPort Intel FPGA IP a’ tabhann an dealbhadh a leanas examples:

• Lùb air ais co-shìnte DisplayPort SST às aonais modal Pixel Clock Recovery (PCR) aig ìre statach

Nuair a ghineas tu dealbhadh example, bidh an deasaiche paramadair gu fèin-obrachail a’ cruthachadh an files riatanach airson atharrais, cur ri chèile, agus deuchainn a dhèanamh air dealbhadh ann am bathar-cruaidh.
Thoir an aire: Chan eil dreach bathar-bog Intel Quartus® Prime 21.4 a’ toirt taic ach do Preliminary Design Example airson adhbharan Samhlachaidh, Synthesis, Cruinneachadh, agus Mion-sgrùdadh Ùine. Chan eil gnìomhachd bathar-cruaidh air a làn dhearbhadh.
Figear 1. Leasachadh Stages

Fiosrachadh Co-cheangailte

• Stiùireadh cleachdaiche DisplayPort Intel FPGA IP
• A’ gluasad gu Intel Quartus Prime Pro Edition

1.1. Structar eòlaire
Figear 2. Structar Directory

Clàr 1. Dealbhadh Example Components

Filltean	Files
rtl/bunaiteach	dp_core.ip
	dp_rx.ip
	dp_tx.ip
rtl/rx_phy	dp_gxb_rx/ ((bloc togail DP PMA UX)
	dp_rx_data_fifo.ip
	rx_top_phy.sv
rtl/tx_phy	dp_gxb_rx/ ((bloc togail DP PMA UX)
	dp_tx_data_fifo.ip
	dp_tx_data_fifo.ip

1.2. Bathar-cruaidh is bathar-bog riatanasan
Bidh Intel a’ cleachdadh am bathar-cruaidh is am bathar-bog a leanas gus an dealbhadh example:
Bathar-cruaidh

• Kit Leasachaidh I-Sreath Intel Agilex

Bathar-bog

• Intel Quartus Prìomh
• Geàrr-chunntas * VCL Simulator

1.3. A 'cruthachadh dealbhadh
Cleachd deasaiche paramadair IP DisplayPort Intel FPGA ann am bathar-bog Intel Quartus Prime gus an dealbhadh example.
Figear 3. A 'cruthachadh an t-sruth dealbhaidh

1. Tagh Innealan ➤ IP Catalog, agus tagh Intel Agilex F-tile mar an teaghlach inneal targaid.
   Nota: Tha an dealbhadh example dìreach a’ toirt taic do innealan Intel Agilex F-tile.
2. Anns a’ Chatalog IP, lorg agus cliog dùbailte DisplayPort Intel FPGA IP. Nochdaidh an uinneag Atharrachadh IP ùr.
3. Sònraich ainm àrd-ìre airson an atharrachadh IP àbhaisteach agad. Bidh an deasaiche paramadair a’ sàbhaladh na roghainnean atharrachaidh IP ann an a file ainmeachadh .ip.
4. Faodaidh tu inneal sònraichte Intel Agilex F-leacach a thaghadh anns an raon Inneal, no an taghadh inneal bathar-bog Intel Quartus Prime bunaiteach a chumail.
5. Cliog air OK. Nochdaidh deasaiche paramadair.
6. Dèan rèiteachadh air na crìochan a tha thu ag iarraidh airson TX agus RX
7. Air an Design Example tab, tagh DisplayPort SST Parallel Loopback Without PCR.
8. Tagh Simulation gus am being deuchainn a ghineadh, agus tagh Synthesis gus dealbhadh bathar-cruaidh example. Feumaidh tu co-dhiù aon de na roghainnean sin a thaghadh gus an dealbhadh example files. Ma thaghas tu an dà chuid, bidh an ùine ginealach nas fhaide.
9. Cliog air Generate Example Design.

1.4. A 'samhlachadh an Dealbhadh
Tha an dealbhadh DisplayPort Intel FPGA IP example testbench a’ dèanamh atharrais air dealbhadh lùbach sreathach bho eisimpleir TX gu eisimpleir RX. Bidh modal gineadair pàtran bhidio a-staigh a’ stiùireadh eisimpleir DisplayPort TX agus bidh toradh bhidio eisimpleir RX a ’ceangal ri luchd-dearbhaidh CRC anns a’ bheing deuchainn.
Figear 4. Sruth Simulation Dealbhaidh

1. Rach gu pasgan simuladair Synopsys agus tagh VCS.
2. Ruith sgriobt atharrais.
   Stòr vcs_sim.sh
3. Bidh an sgriobt a’ coileanadh Quartus TLG, a’ cur ri chèile agus a’ ruith am being deuchainn san t-simuladair.
4. Dèan mion-sgrùdadh air an toradh.
   Bidh atharrais soirbheachail a’ tighinn gu crìch le coimeas Stòr agus Sink SRC.

1.5. A 'deasachadh agus a' samhlachadh an dealbhadh
Figear 5. A 'cur ri chèile agus a' samhlachadh an dealbhadh

Gus deuchainn taisbeanaidh a chuir ri chèile agus a ruith air bathar-cruaidh exampLe dealbhadh, lean na ceumannan seo:

1. Dèan cinnteach gu bheil bathar-cruaidh examptha ginealach dealbhaidh coileanta.
2. Cuir air bhog am bathar-bog Intel Quartus Prime Pro Edition agus fosgail /quartus/agi_dp_demo.qpf.
3. Cliog air Pròiseas ➤ Tòisich cruinneachadh.
4. Fuirich gus an tèid an cruinneachadh a chrìochnachadh.

Thoir an aire: Tha an dealbhadh example chan eil e a’ dearbhadh gu gnìomhach Preliminary Design Example air bathar-cruaidh anns an naidheachd Quartus seo.
Fiosrachadh Co-cheangailte
Stiùireadh Cleachdaiche Kit Leasachaidh FPGA Intel Agilex I-Series

1.6. DisplayPort Intel FPGA IP Design Example Parameters
Clàr 2. DisplayPort Intel FPGA IP Design Example Parameters airson inneal Intel Agilex F-tile

Paramadair	Luach	Tuairisgeul
Dealbhadh ri fhaighinn Example
Tagh Dealbhadh	• Gun dad • DisplayPort SST Co-shìnte Loopback gun PCR	Tagh an dealbhadh example bhi air a ghineadh. • Chan eil gin: Gun dealbhadh example ri fhaighinn airson an taghadh paramadair gnàthach • DisplayPort SST Co-shìnte Loopback gun PCR: Tha an dealbhadh seo example a’ nochdadh lùb co-shìnte bho sinc DisplayPort gu stòr DisplayPort às aonais modal Pixel Clock Recovery (PCR) nuair a thionndaidheas tu air am paramadair Enable Video Input Image Port.
Dealbhadh Example Files
Samhlachadh	Air, Off	Tionndaidh air an roghainn seo gus na tha riatanach a chruthachadh files airson a’ bheing deuchainn atharrais.
Synthesis	Air, Off	Tionndaidh air an roghainn seo gus na tha riatanach a chruthachadh files airson cruinneachadh Intel Quartus Prime agus dealbhadh bathar-cruaidh.
Cruth HDL air a chruthachadh
Gineadh File Cruth	Verilog, VHDL	Tagh an cruth HDL as fheàrr leat airson an dealbhadh gineadh example fileseata. Thoir an aire: Chan eil an roghainn seo a’ dearbhadh ach an cruth airson an IP àrd-ìre a chaidh a chruthachadh files. A h-uile eile files (m.e. example testbenches agus àrd-ìre files airson taisbeanadh bathar-cruaidh) ann an cruth Verilog HDL.
Kit Leasachaidh Targaid
Bòrd Taghaidh	• Gun Kit Leasachaidh • Intel Agilex I-Sreath Kit Leasachaidh	Tagh am bòrd airson an dealbhadh cuimsichte example. • Gun Kit Leasachaidh: Chan eil an roghainn seo a 'gabhail a-steach a h-uile taobh bathar-cruaidh airson an dealbhadh example. Bidh an cridhe IP a’ suidheachadh a h-uile sònrachadh prìne gu prìneachan brìgheil. • Kit Leasachaidh FPGA Intel Agilex I-Series: Bidh an roghainn seo gu fèin-obrachail a 'taghadh inneal targaid a' phròiseict gus a bhith a 'maidseadh an inneal air a' ghoireas leasachaidh seo. Faodaidh tu an inneal targaid atharrachadh le bhith a’ cleachdadh am paramadair Atharraich Inneal Targaid ma tha caochladh inneal eadar-dhealaichte aig an ath-sgrùdadh bùird agad. Bidh an cridhe IP a’ suidheachadh a h-uile sònrachadh prìne a rèir an uidheamachd leasachaidh. Thoir an aire: Dealbhadh tòiseachaidh exampchan eil le air a dhearbhadh gu gnìomh air bathar-cruaidh anns an naidheachd Quartus seo. • Custom Leasachaidh Kit: an roghainn seo a 'leigeil leis an dealbhadh example bhith air a dhearbhadh air pasgan leasachaidh treas-phàrtaidh le Intel FPGA. Is dòcha gum feum thu na sònrachaidhean prìne a shuidheachadh leat fhèin.
	Inneal Targaid
Atharraich inneal targaid	Air, Off	Tionndaidh air an roghainn seo agus tagh an caochladh inneal as fheàrr leat airson an uidheamachd leasachaidh.

Dealbhadh Co-shìnte Loopback Examples

Tha an dealbhadh DisplayPort Intel FPGA IP examples a’ nochdadh lùb co-shìnte bho eisimpleir DisplayPort RX gu eisimpleir DisplayPort TX às aonais modal Pixel Clock Recovery (PCR) aig ìre statach.
Clàr 3. DisplayPort Intel FPGA IP Design Example airson inneal Intel Agilex F-tile

Dealbhadh Example	Ainmeachadh	Ìre dàta	Modh Sianal	Seòrsa loopback
lùb co-shìnte DisplayPort SST às aonais PCR	Taisbeanadh Port SST	HBR 3	Simplex	Co-shìnte gun PCR

2.1. Feartan dealbhaidh Intel Agilex F-tile DisplayPort SST Co-shìnte Loopback
Tha an dealbhadh loopback co-shìnte SST examples a’ nochdadh tar-chuir aon shruth bhidio bho sinc DisplayPort gu stòr DisplayPort às aonais Pixel Clock Recovery (PCR) aig ìre statach.

Figear 6. Intel Agilex F-tile DisplayPort SST Parallel Loopback gun PCR

• San tionndadh seo, tha paramadair an tùs DisplayPort, TX_SUPPORT_IM_ENABLE, air a thionndadh air agus tha an eadar-aghaidh ìomhaigh bhidio air a chleachdadh.
• Bidh an sinc DisplayPort a’ faighinn sruthadh bhidio is claisneachd bho stòr bhidio taobh a-muigh leithid GPU agus ga dhì-chòdachadh gu eadar-aghaidh bhidio co-shìnte.
• Bidh toradh bhidio sinc DisplayPort gu dìreach a’ stiùireadh eadar-aghaidh bhidio stòr DisplayPort agus a ’còdachadh gu prìomh cheangal DisplayPort mus tèid a chuir chun monitor.
• Bidh an IOPLL a’ draibheadh ​​an dà chuid an sinc DisplayPort agus na gleocaichean bhidio stòr aig tricead stèidhichte.
• Ma tha DisplayPort a’ dol fodha agus paramadair MAX_LINK_RATE an tùs air a rèiteachadh gu HBR3 agus PIXELS_PER_CLOCK air a rèiteachadh airson Quad, ruithidh an gleoc bhidio aig 300 MHz gus taic a thoirt do ìre piogsail 8Kp30 (1188/4 = 297 MHz).

2.2. Sgeama Clocaidh
Tha an sgeama gleoc a’ nochdadh na raointean gleoc ann an dealbhadh DisplayPort Intel FPGA IP example.
Figear 7. Sgeama clocadh Intel Agilex F-tile DisplayPort Transceiver

Clàr 4. Comharran Sgeama Clocaidh

Cloc ann an diagram	Tuairisgeul
SysPLL refclk	Cloc iomraidh F-tile System PLL a dh’ fhaodas a bhith na tricead gleoc sam bith a ghabhas sgaradh le System PLL airson an tricead toraidh sin. Anns an dealbhadh seo example, tha system_pll_clk_link agus rx/tx refclk_link a’ roinneadh an aon SysPLL refclk a tha 150Mhz. Feumaidh e a bhith na ghleoc ruith an-asgaidh a tha ceangailte bho phrìne gleoc iomraidh transceiver sònraichte gu port cloc cuir a-steach Iomradh agus System PLL Clocks IP, mus ceangail e am port toraidh co-fhreagarrach ri DisplayPort Phy Top.
system_pll_clk_link	Is e an tricead toraidh System PLL as ìsle gus taic a thoirt do gach ìre DisplayPort 320Mhz. Tha an dealbhadh seo exampBidh le a’ cleachdadh tricead toraidh 900 Mhz (as àirde) gus an urrainnear SysPLL refclk a cho-roinn le rx / tx refclk_link a tha 150 Mhz.
rx_cdr_refclk_link/tx_pll_refclk_link	Rx CDR agus Tx PLL Link refclk a shocraich gu 150 Mhz gus taic a thoirt do gach ìre dàta DisplayPort.
rx_ls_clkout/tx Tha clkout	Cloc astar ceangail DisplayPort gu gleoc DisplayPort IP cridhe. Tricead co-ionann ri Ìre Dàta air a roinn le leud dàta co-shìnte. Example: Tricead = ìre dàta / leud dàta = 8.1G (HBR3) / 40bits = 202.5 Mhz

2.3. Samhlachadh Testbench
Bidh am being deuchainn atharrais a’ dèanamh atharrais air an lùb sreathach DisplayPort TX gu RX.
Figear 8. DisplayPort Intel FPGA IP Simplex Mode Simulation Testbench Block Diagram

Clàr 5. Co-phàirtean Testbench

Comh-phàirt	Tuairisgeul
Gineadair Pàtran Bhidio	Bidh an gineadair seo a’ toirt a-mach pàtrain bàr dath as urrainn dhut a rèiteachadh. Faodaidh tu an t-àm cruth bhidio a pharamadair.
Smachd Testbench	Bidh am bloc seo a’ cumail smachd air sreath deuchainn an atharrais agus a’ gineadh na comharran brosnachaidh riatanach gu cridhe TX. Bidh bloc smachd being deuchainn cuideachd a’ leughadh luach CRC bhon dà stòr agus bhon sinc gus coimeas a dhèanamh.
Dearbhadair tricead gleoc astar RX Link	Bidh an dearbhadair seo a’ dearbhadh a bheil tricead gleoc RX transceiver air fhaighinn air ais a rèir an ìre dàta a tha thu ag iarraidh.
Dearbhadair tricead gleoc astar TX Link	Bidh an neach-dearbhaidh seo a’ dearbhadh a bheil tricead gleoc an transceiver TX air fhaighinn air ais a rèir an ìre dàta a tha thu ag iarraidh.

Bidh am being deuchainn atharrais a’ dèanamh na dearbhaidhean a leanas:
Clàr 6. Testbench Dearbhaidhean

Slatan-tomhais deuchainn	Dearbhadh
• Trèanadh ceangail aig Ìre Dàta HBR3 • Leugh na clàran DPCD gus dèanamh cinnteach a bheil an Inbhe DP a’ suidheachadh agus a’ tomhas an dà chuid tricead TX agus RX Link Speed.	Amalachadh Frequency Checker gus toradh tricead gleoc Link Speed ​​​​a thomhas bhon transceiver TX agus RX.
• Run pàtran bhidio bho TX gu RX. • Dearbhaich an CRC airson an dà chuid an tùs agus an sinc gus dèanamh cinnteach a bheil iad co-ionnan	• A’ ceangal gineadair pàtrain bhidio ris an Stòr DisplayPort gus am pàtran bhidio a ghineadh. • Bidh smachd Testbench an ath rud a’ leughadh an dà chuid Stòr agus Sink CRC bho chlàran DPTX agus DPRX agus a’ dèanamh coimeas gus dèanamh cinnteach gu bheil an dà luach CRC co-ionann. Thoir an aire: Gus dèanamh cinnteach gu bheil CRC air a thomhas, feumaidh tu am paramadair fèin-ghluasaid deuchainn Taic CTS a chomasachadh.

Eachdraidh ath-sgrùdadh sgrìobhainnean airson an DisplayPort Intel

Agilex F-leacach FPGA IP Design Example Stiùireadh Cleachdaiche

Tionndadh Sgrìobhainn	Intel Quartus Prìomh Tionndadh	Tionndadh IP	Atharrachaidhean
2021.12.13	21.4	21.0.0	Sgaoileadh tùsail.

Intel Corporation. Còraichean uile glèidhte. Tha Intel, suaicheantas Intel, agus comharran Intel eile nan comharran-malairt aig Intel Corporation no na fo-chompanaidhean aige. Tha Intel airidh air coileanadh a thoraidhean FPGA agus semiconductor gu mion-chomharrachadh gnàthach a rèir barantas àbhaisteach Intel, ach tha e a’ gleidheadh ​​​​na còrach atharrachaidhean a dhèanamh air toraidhean is seirbheisean sam bith aig àm sam bith gun rabhadh. Chan eil Intel a’ gabhail uallach no uallach sam bith ag èirigh bho bhith a’ cleachdadh no a’ cleachdadh fiosrachadh, toradh no seirbheis sam bith a tha air a mhìneachadh an seo ach a-mhàin mar a chaidh aontachadh gu soilleir ann an sgrìobhadh le Intel. Thathas a’ moladh do luchd-ceannach Intel an dreach as ùire de shònrachaidhean inneal fhaighinn mus cuir iad earbsa ann am fiosrachadh foillsichte sam bith agus mus cuir iad òrdughan airson toraidhean no seirbheisean.
* Faodar ainmean is suaicheantasan eile a thagradh mar sheilbh chàich.
ISO 9001: 2015 clàraichte

Tionndadh air-loidhne
Cuir fios air ais
UG-20347
ID: 709308
Tionndadh: 2021.12.13

Sgrìobhainnean/Goireasan

Intel DisplayPort Agilex F-Tile FPGA IP Design Example [pdfStiùireadh Cleachdaiche DisplayPort Agilex F-Tile FPGA IP Design Example, DisplayPort Agilex, F-Tile FPGA IP Design Example, F-Tile FPGA IP Design, FPGA IP Design Example, IP Design Example, IP Design, UG-20347, 709308

Iomraidhean

• Leabhar-làimhe cleachdaiche