F-Tile DisplayPort FPGA IP Design Example
Treoir Úsáideora

F-Tile DisplayPort FPGA IP Design Example

Nuashonraithe le haghaidh Intel® Quartus® Prime Design Suite: 22.2 Leagan IP: 21.0.1

DisplayPort Intel FPGA IP Design Example Treoir Tosaigh Tapa

Tá binse tástála insamhladh agus dearadh crua-earraí ag baint le feistí DisplayPort Intel® F-tile a thacaíonn le tiomsú agus tástáil crua-earraí dearadh IP FPGA example haghaidh Intel Agilex™
Tugann an DisplayPort Intel FPGA IP an dearadh seo a leanas examples:

• loopback comhthreomhar DisplayPort SST gan modúl Aisghabháil Clog Pixel (PCR).
• Lúb comhthreomhar DisplayPort SST le Comhéadan Físeáin AXIS

Nuair a ghineann tú dearadh example, cruthaíonn an eagarthóir paraiméadar go huathoibríoch an files riachtanach chun an dearadh i crua-earraí a insamhail, a thiomsú agus a thástáil.
Fíor 1. Forbairt StagesEolas Gaolmhar

• Treoir Úsáideora IP DisplayPort Intel FPGA
• Aistriú go Intel Quartus Prime Pro Edition

Intel Corporation. Gach ceart ar cosaint. Is trádmharcanna de chuid Intel Corporation nó a fhochuideachtaí iad Intel, lógó Intel, agus marcanna Intel eile. Barántaíonn Intel feidhmíocht a tháirgí FPGA agus leathsheoltóra de réir sonraíochtaí reatha de réir bharántas caighdeánach Intel, ach coimeádann sé an ceart chun athruithe a dhéanamh ar aon táirgí agus seirbhísí ag am ar bith gan fógra. Ní ghlacann Intel aon fhreagracht nó dliteanas a eascraíonn as cur i bhfeidhm nó úsáid aon fhaisnéise, táirge nó seirbhíse a thuairiscítear anseo ach amháin mar a aontaítear go sainráite i scríbhinn ag Intel. Moltar do chustaiméirí Intel an leagan is déanaí de shonraíochtaí feiste a fháil sula dtéann siad ag brath ar aon fhaisnéis foilsithe agus sula ndéanann siad orduithe le haghaidh táirgí nó seirbhísí.
*Féadtar ainmneacha agus brandaí eile a éileamh mar shealúchas daoine eile.
ISO 9001:2015 Cláraithe
1.1. Struchtúr Eolaire
Fíor 2. Struchtúr Eolaire

Tábla 1. Dearadh Example Comhpháirteanna

Fillteáin	Files
rtl/lárnach	dp_core.ip
	dp_rx . ip
	dp_tx . ip
rtl/rx_phy	dp_gxb_rx/ ((bloc tógála DP PMA UX)
	dp_rx_data_fifo . ip
	rx_top_phy . sv
rtl/tx_phy	dp_gxb_rx/ ((bloc tógála DP PMA UX)
	dp_tx_data_fifo.ip
	dp_tx_data_fifo.ip

1.2. Riachtanais Crua-earraí agus Bogearraí
Úsáideann Intel na crua-earraí agus na bogearraí seo a leanas chun an dearadh a thástáil example:
Crua-earraí

• Kit Forbartha I-Sraith Intel Agilex
• GPU Foinse DisplayPort
• Doirteal DisplayPort (Monatóireacht)
• Cárta iníon Bitec DisplayPort FMC Athbhreithniú 8C
• Cáblaí Taispeáint

Bogearraí

• Intel Quartus® Príomh
• Achoimre* Insamhlóir VCS

1.3. An Dearadh a Ghiniúint
Bain úsáid as eagarthóir paraiméadar IP DisplayPort Intel FPGA i mbogearraí Intel Quartus Prime chun an dearadh example.
Fíor 3. An Sreabhadh Dearaidh a Ghiniúint

1.  Roghnaigh Uirlisí ➤ IP Catalog, agus roghnaigh Intel Agilex F-tíl mar an teaghlach gléas sprioc.
   Nóta: An dearadh example Ní thacaíonn ach feistí Intel Agilex F-tíl.
2. Sa Chatalóg IP, aimsigh agus cliceáil faoi dhó DisplayPort Intel FPGA IP. Feictear an fhuinneog Nua Athraithe IP.
3. Sonraigh ainm barrleibhéil do d’athrú IP saincheaptha. Sábhálann an t-eagarthóir paraiméadar na socruithe éagsúlachta IP i a file ainmnithe .ip.
4. Roghnaigh feiste Intel Agilex F-tile sa réimse Gléas, nó coinnigh an rogha gléas bogearraí réamhshocraithe Intel Quartus Prime.
5. Cliceáil OK. Tá an t-eagarthóir paraiméadar le feiceáil.
6. Cumraigh na paraiméadair atá ag teastáil le haghaidh TX agus RX araon.
7. Faoin Design Example cluaisín, roghnaigh DisplayPort SST Comhthreomhar Loopback Gan PCR.
8. Roghnaigh Insamhladh chun an binse tástála a ghiniúint, agus roghnaigh Sintéis chun an dearadh crua-earraí a ghiniúint example. Ní mór duit ceann amháin ar a laghad de na roghanna seo a roghnú chun an dearadh example files. Má roghnaíonn tú an dá cheann, éiríonn an t-am giniúna níos faide.
9. Le haghaidh Kit Forbartha Sprioc, roghnaigh Kit Forbartha SOC Intel Agilex I-Series. Is é is cúis leis seo ná go n-athraítear an spriocghléas a roghnaíodh i gcéim 4 chun an gléas a mheaitseáil ar an trealamh forbartha. Maidir le Kit Forbartha SOC Intel Agilex I-Series, is é AGIB027R31B1E2VR0 an gléas réamhshocraithe.
10. Cliceáil Gin Example Dearadh.

1.4. Insamhladh ar an Dearadh
An dearadh DisplayPort Intel FPGA IP exampsamhlaíonn le testbench dearadh lúb siar sraitheach ó shampla TX go dtí sampla RX. Tiomáineann modúl gineadóra patrún físe inmheánach an sampla DisplayPort TX agus nascann an t-aschur físe ásc RX le seiceálaithe CRC sa bhinse tástála.
Fíor 4. Sreabhadh Insamhladh Dearaidh

1. Téigh go dtí fillteán insamhlóir Synopsys agus roghnaigh VCS.
2. Rith script insamhalta.
   Foinse vcs_sim.sh
3. Déanann an script Quartus TLG, tiomsaíonn agus reáchtálann sé an binse tástála san insamhlóir.
4. Déan anailís ar an toradh.
   Críochnaíonn insamhalta rathúil le comparáid idir Foinse agus Sink SRC.

1.5. An Dearadh a Thiomsú agus a Thástáil
Fíor 5. An Dearadh a Thiomsú agus a InsamhladhChun tástáil taispeána ar na crua-earraí a thiomsú agus a rith example dearadh, lean na céimeanna seo:

1. Cinntigh crua-earraí exampTá giniúint dearadh críochnaithe.
2. Seoladh na bogearraí Intel Quartus Prime Pro Edition agus oscail /quartus/agi_dp_demo.qpf.
3. Cliceáil Próiseáil ➤ Tosaigh Tiomsú.
4. Tar éis tiomsú rathúil, gineann bogearraí Intel Quartus Prime Pro Edition .sof file i do eolaire sonraithe.
5. Ceangail an cónascaire DisplayPort RX ar an gcárta iníon Bitec le foinse seachtrach DisplayPort, mar an cárta grafaicí ar ríomhaire.
6. Ceangail an cónascaire DisplayPort TX ar an gcárta iníon Bitec le gléas doirteal DisplayPort, mar anailísí físeáin nó monatóir ríomhaire.
7.  Cinntigh go bhfuil gach lasc ar an gclár forbartha sa suíomh réamhshocraithe.
8. Cumraigh an gléas roghnaithe Intel Agilex F-Tile ar an mbord forbartha ag baint úsáide as an .sof ginte file ( Uirlisí ➤ Ríomhchláraitheoir ).
9. Taispeánann an gléas doirteal DisplayPort an físeán a ghintear ón bhfoinse físeáin.

Eolas Gaolmhar
Treoir Úsáideora Kit Forbartha FPGA Intel Agilex I-Sraith/
1.5.1. ELF a athghiniúint File
De réir réamhshocraithe, an ELF file a ghintear nuair a ghineann tú an dearadh dinimiciúil example.
Mar sin féin, i gcásanna áirithe, ní mór duit an ELF a athghiniúint file má athraíonn tú na bogearraí file nó an dp_core.qsys a athghiniúint file. Athghiniúint an dp_core.qsys file nuashonruithe an .sopcinfo file, a éilíonn ort an ELF a athghiniúint file.

1. Téigh go dtí /bogearraí agus cuir an cód in eagar más gá.
2. Téigh go dtí /script agus rith an script tógála seo a leanas: foinse build_sw.sh
   • Ar Windows, cuardaigh agus oscail Nios II Command Shell. I mBlaosc Ceannais Nios II, téigh go dtí /script agus foinse a fhorghníomhú build_sw.sh.
   Nóta: Chun script tógála a fhorghníomhú ar Windows 10, tá Windows Subsystems le haghaidh Linux (WSL) ag teastáil ó do chóras. Le haghaidh tuilleadh faisnéise faoi chéimeanna suiteála WSL, féach ar Lámhleabhar Forbróir Bogearraí Nios II.
   • Ar Linux, seol an Dearthóir Ardán, agus oscail Uirlisí ➤ Nios II Command Shell. I mBlaosc Ceannais Nios II, téigh go dtí /script agus foinse a fhorghníomhú build_sw.sh.
3. Déan cinnte .elf file a ghintear i /software/ dp_demo.
4. Íoslódáil an elf a ghintear file isteach sa FPGA gan an .sof a ath-thiomsú file tríd an script seo a leanas a rith: nios2-íoslódáil /software/dp_demo/*.elf
5. Brúigh an cnaipe athshocraithe ar bhord FPGA le go dtiocfaidh na bogearraí nua i bhfeidhm.

1.6. DisplayPort Intel FPGA IP Design Example Paraiméadair
Tábla 2. DisplayPort Intel FPGA IP Design Example srian QSF le haghaidh Gléas Ftile Intel Agilex

Srianadh QSF	Cur síos
set_global_assignment -name VERILOG_MACRO “__DISPLAYPORT_tacaíocht__=1”	Ó Quartus 22.2 ar aghaidh, tá an srian QSF seo ag teastáil chun sreabhadh saincheaptha DisplayPort SRC (Rialaitheoir Athshocraigh Bog) a chumasú

Tábla 3. DisplayPort Intel FPGA IP Design Example Paraiméadair le haghaidh Gléas F-tile Intel Agilex

Paraiméadar	Luach	Cur síos
Dearadh Ar Fáil Example
Roghnaigh Dearadh	•Tada •Phort Taispeána SST Lúbtha Comhthreomhar gan PCR •Cúl Lúb Comhuaineach SST DisplayPort le Comhéadan Físe AXIS	Roghnaigh an dearadh example a ghintear. •Tada: Gan dearadh example ar fáil don roghnú paraiméadar reatha. •Phort Taispeána SST Lúbtha Comhuaineach gan PCR: Tá an dearadh seo example léiríonn loopback comhthreomhar ó doirteal DisplayPort go foinse DisplayPort gan modúl Aisghabháil Clog Pixel (PCR) nuair a chasann tú ar an Cumasaigh Video Input Íomhá Port paraiméadar. •Phort Taispeána SST Lúb Comhthreomhar le Comhéadan Físe AXIS: Tá an dearadh seo example léiríonn lúb ar ais comhthreomhar ó doirteal DisplayPort go dtí an fhoinse DisplayPort le comhéadan Video AXIS nuair a bhíonn Prótacail Sonraí Gníomhacha Cumasaigh socraithe go AXIS-VVP Iomlán.
Dearadh Example Files
Insamhladh	Ar, Off	Cas ar an rogha seo chun an méid is gá a ghiniúint files don bhinse tástála insamhalta.
Sintéis	Ar, Off	Cas ar an rogha seo chun an méid is gá a ghiniúint files do thiomsú Intel Quartus Prime agus dearadh crua-earraí.
Formáid HDL ginte
Gin File Formáid	Verilog, VHDL	Roghnaigh an fhormáid HDL is fearr leat don dearadh ginte example fileleagtha. Nóta: Ní chinneann an rogha seo ach an fhormáid don IP barrleibhéil ginte files. Gach eile files (m.shample testbenches agus barrleibhéal files le haghaidh taispeántais crua-earraí) i bhformáid Verilog HDL.
Trealamh Forbartha Sprioc
Bord Roghnaithe	•Gan trealamh Forbartha •I-Sraith Intel Agilex Trealamh Forbartha	Roghnaigh an bord don dearadh spriocdhírithe example.

Paraiméadar	Luach	Cur síos
		•Gan trealamh Forbartha: Ní áirítear leis an rogha seo gach gné crua-earraí don dearadh example. Socraíonn croí P gach tasc bioráin do bhioráin fhíorúla. •Intel Agilex I-Sraith FPGA Trealamh Forbartha: Roghnaíonn an rogha seo go huathoibríoch gléas sprice an tionscadail a mheaitseáil leis an gléas ar an trealamh forbartha. Is féidir leat an spriocghléas a athrú trí úsáid a bhaint as paraiméadar an Ghléis a Athrú má tá malairt gléas eile ag do athbhreithniú cláir. Socraíonn an croí IP gach tasc bioráin de réir an trealamh forbartha. Nóta: Réamhdhearadh Exampní dheimhnítear le go feidhmiúil ar chrua-earraí sa scaoileadh Quartus seo. • Trealamh Forbartha an Chustaim: Ceadaíonn an rogha seo an dearadh example tástáil a dhéanamh ar threalamh forbartha tríú páirtí le FPGA Intel. Seans go mbeidh ort na tascanna bioráin a shocrú leat féin.
Gléas Sprioc
Athraigh Gléas Sprioc	Ar, Off	Cuir an rogha seo ar siúl agus roghnaigh an rogha gléis roghnaithe don trealamh forbartha.

Dearadh Lúb Comhuaineach Examples

An dearadh DisplayPort Intel FPGA IP examples léiriú lúb ar ais comhthreomhar ó shampla DisplayPort RX go DisplayPort TX shampla gan modúl Aisghabháil Clog Pixel (PCR).
Tábla 4. DisplayPort Intel FPGA IP Design Example haghaidh Gléas F-tile Intel Agilex

Dearadh Example	Ainmniú	Ráta Sonraí	Mód Cainéal	Cineál Lúb Ais
loopback comhthreomhar DisplayPort SST gan PCR	DisplayPort SST	RBR, HRB, HRB2, HBR3	Simplex	Comhuaineach gan PCR
Lúb comhthreomhar DisplayPort SST le Comhéadan Físeáin AXIS	DisplayPort SST	RBR, HRB, HRB2, HBR3	Simplex	Comhthreomhar le Comhéadan Físe AXIS

2.1. Intel Agilex F-tile DisplayPort SST Dearadh Lúbtha Comhuaineach Gnéithe
An dearadh loopback comhthreomhar SST examples léiriú go dtarchuirfear sruth físeán amháin ó doirteal DisplayPort go foinse DisplayPort.
Intel Corporation. Gach ceart ar cosaint. Is trádmharcanna de chuid Intel Corporation nó a fhochuideachtaí iad Intel, lógó Intel, agus marcanna Intel eile. Barántaíonn Intel feidhmíocht a tháirgí FPGA agus leathsheoltóra de réir sonraíochtaí reatha de réir bharántas caighdeánach Intel, ach coimeádann sé an ceart chun athruithe a dhéanamh ar aon táirgí agus seirbhísí ag am ar bith gan fógra. Ní ghlacann Intel aon fhreagracht nó dliteanas a eascraíonn as cur i bhfeidhm nó úsáid aon fhaisnéise, táirge nó seirbhíse a thuairiscítear anseo ach amháin mar a aontaítear go sainráite i scríbhinn ag Intel. Moltar do chustaiméirí Intel an leagan is déanaí de shonraíochtaí feiste a fháil sula dtéann siad ag brath ar aon fhaisnéis foilsithe agus sula ndéanann siad orduithe le haghaidh táirgí nó seirbhísí. *Féadtar ainmneacha agus brandaí eile a éileamh mar shealúchas daoine eile.
ISO 9001:2015 Cláraithe
Fíor 6. Intel Agilex F-tile DisplayPort SST Parallel Loopback gan PCR

• Sa leagan seo, cuirtear paraiméadar an fhoinse DisplayPort, TX_SUPPORT_IM_ENABLE, ar siúl agus úsáidtear an comhéadan íomhá físeáin.
• Faigheann an doirteal DisplayPort sruthú físe agus fuaime ó fhoinse físeáin sheachtrach ar nós GPU agus díchódaíonn sé isteach i gcomhéadan físe comhthreomhar é.
• Tiomáineann an t-aschur físe doirteal DisplayPort go díreach comhéadan físeán foinse DisplayPort agus ionchódaíonn sé chuig an bpríomhnasc DisplayPort sula dtarchuirtear chuig an monatóir é.
• Tiomáineann an IOPLL an doirteal DisplayPort agus na cloig físe foinse araon ag minicíocht sheasta.
• Má tá doirteal DisplayPort agus paraiméadar MAX_LINK_RATE na foinse cumraithe do HBR3 agus PIXELS_PER_CLOCK cumraithe do Quad, ritheann an clog físe ag 300 MHz chun tacú le ráta 8Kp30 picteilín (1188/4 = 297 MHz).

Fíor 7. Intel Agilex F-tile DisplayPort SST Parallel Loopback le AXIS Video Comhéadan

• Sa leagan seo, an fhoinse DisplayPort agus paraiméadar doirteal, roghnaigh AXIS-VVP IOMLÁN i PRÓTACAIL SONRAÍ GNÍOMHACHA A CHUMASÚ chun Comhéadan Sonraí Físeáin Axis a chumasú.
• Faigheann an doirteal DisplayPort sruthú físe agus fuaime ó fhoinse físeáin sheachtrach ar nós GPU agus díchódaíonn sé isteach i gcomhéadan físe comhthreomhar é.
• Tiontaíonn an DisplayPort Sink sruth sonraí físe isteach i sonraí físe ais agus tiomáineann sé comhéadan sonraí físe ais foinse DisplayPort trí Mhaoláin Fráma Video VVP. Tiontaíonn DisplayPort Source sonraí físe ais go príomhnasc DisplayPort sula dtarchuirtear chuig an monatóir iad.
• Sa leagan deartha seo, tá trí phríomhchlog físeáin, is iad sin rx/tx_axi4s_clk, rx_vid_clk, agus tx_vid_clk. Ritheann axi4s_clk ag 300 MHz don dá mhodúl AXIS i Foinse agus Doirteal. Ritheann rx_vid_clk píblíne Físeáin DoirtealDP ag 300 MHz (chun tacú le haon réiteach suas le 8Kp30 4PIPs), agus ritheann tx_vid_clk píblíne DP Source Video ag an minicíocht iarbhír Clog picteilíní (roinnte ag PIPanna).
• Déanann an t-athróg dearaidh seo an minicíocht tx_vid_clk a chumrú trí ríomhchlárú I2C go dtí SI5391B OSC ar bord nuair a bhraitheann an dearadh lasc sa taifeach.
• Ní léiríonn an leagan deartha seo ach líon seasta rún mar atá réamhshainithe i mbogearraí DisplayPort, eadhon:
  — 720p60, RGB
  — 1080p60, RGB
  — 4K30, RGB
  — 4K60, RGB

2.2. Scéim Clogála
Léiríonn an scéim clogála na fearainn clog i ndearadh DisplayPort Intel FPGA IP example.
Fíor 8. Scéim clogála Intel Agilex F-tile DisplayPort TransceiverTábla 5. Comharthaí na Scéime Clogála

Clog sa léaráid	Cur síos
SysPLL refclk	Clog tagartha an Chórais Tíl-F PLL ar féidir a bheith mar mhinicíocht clog ar bith atá inroinnte ar Chóras PLL don mhinicíocht aschuir sin. Sa dearadh seo example, córas_pll_clk_link agus rx/tx refclk_link a roinnt mar an gcéanna 150 MHz SysPLL refclk.

Clog sa léaráid	Cur síos
	Caithfidh sé a bheith ina chlog saor in aisce atá ceangailte ó bhioráin cloig thagartha transceiver tiomnaithe go dtí an calafort clog ionchuir Tagartha agus Córas PLL Clocks IP, sula nasctar an calafort aschuir comhfhreagrach le DisplayPort Phy Top. Nóta: Maidir leis an dearadh seo example, cumraigh Rialaitheoir Clog GUI Si5391A OUT6 go 150 MHz.
córas pll nasc clk	Is é 320 MHz an íosmhinicíocht aschuir System PLL chun tacú le gach ráta DisplayPort. Tá an dearadh seo exampÚsáideann le minicíocht aschuir 900 MHz (is airde) ionas gur féidir SysPLL refclk a roinnt le rx/tx refclk_link atá 150 MHz.
rx_cdr_refclk_link / tx_pll_refclk_link	Rx CDR agus Tx PLL Link refclk a shocraigh go 150 MHz chun tacú le gach ráta sonraí DisplayPort.
rx_ls_clkout / tx_ls_clkout	Clog Luas Nasc DisplayPort chun croí IP DisplayPort a chlog. Roinnt minicíochta comhionann le Ráta Sonraí ar leithead sonraí comhthreomhara. Example: Minicíocht = ráta sonraí / leithead sonraí = 8.1G (HBR3) / 40 giotán = 202.5 MHz

2.3. Testbench Insamhladh
Insamhladh ar an mbinse tástála insamhalta an lúb sraitheach DisplayPort TX go RX.
Fíor 9. Léaráid Bloc Testbench Insamhladh Mód Insamhladh Intel FPGA FPGA IPTábla 6. Comhpháirteanna Testbench

Comhpháirt	Cur síos
Gineadóir Patrún Físeáin	Táirgeann an gineadóir seo patrúin barra datha is féidir leat a chumrú. Is féidir leat uainiú na formáide físeáin a pharaiméadarú.
Rialú Testbench	Rialaíonn an bloc seo seicheamh tástála an insamhalta agus gineann sé na comharthaí spreagtha riachtanacha chuig an gcroí TX. Léann bloc rialaithe testbench freisin an luach CRC ón bhfoinse agus ón doirteal chun comparáidí a dhéanamh.
Seiceálaí Luas Clog Nasc RX	Fíoraíonn an seiceálaí seo má mheaitseálann an mhinicíocht cloig aisghafa RX an ráta sonraí atá ag teastáil.
Seiceálaí Luas Clog Nasc TX	Fíoraíonn an seiceálaí seo má mheaitseálann an mhinicíocht cloig aisghafa trasghlacadóir TX leis an ráta sonraí atá ag teastáil.

Déanann an bhinse tástála insamhalta na fíoruithe seo a leanas:
Tábla 7 . Fíoruithe Testbench

Critéir Tástála	Fíorú
• Nasc Oiliúint ar Ráta Sonraí HBR3 • Léigh na cláir DPCD le seiceáil an socraíonn agus má thomhaiseann an Stádas DP minicíocht Luas Nasc TX agus RX araon.	Comhtháthaíonn sé Seiceálaí Minicíochta chun Luas an Nasc a thomhas aschur minicíochta an chloig ón trasghlacadóir TX agus RX.
• Rith patrún físeáin ó TX go RX. • Fíoraigh an CRC don fhoinse agus don doirteal le seiceáil an meaitseálann siad	• Nascann sé gineadóir patrún físeáin leis an bhFoinse DisplayPort chun an patrún físeáin a ghiniúint. • An chéad cheann eile léann testbench control Source and Sink CRC araon ó chláir DPTX agus DPRX agus déantar comparáid lena chinntiú go bhfuil an dá luach CRC comhionann. Nóta: Chun a chinntiú go ríomhtar CRC, ní mór duit paraiméadar uathoibrithe tástála Tacaíochta CTS a chumasú.

Stair Athbhreithnithe Doiciméid le haghaidh F-Tile DisplayPort Intel FPGA IP Design Example Treoir Úsáideora

Leagan Doiciméid	Intel Quartus Príomh-leagan	Leagan IP	Athruithe
2022.09.02	22.	20.0.1	•Teideal an doiciméid athraithe ó DisplayPort Intel Agilex F-Tile FPGA IP Design Example Treoir Úsáideora ar F-Tile DisplayPort Intel FPGA IP Design Example Treoir Úsáideora. •Cumasaithe AXIS Video Design Example variant. • Baineadh dearadh Ráta Statach agus cuireadh Ilráta Design Ex ina ionadample. •Baineadh an nóta sa DisplayPort Intel FPGA IP Design Example Quick Start Guide a deir nach dtacaíonn leagan bogearraí Intel Quartus Prime 21.4 ach le Réamhdhearadh Examples. •Cuireadh an figiúr ceart in ionad an Struchtúr Eolaire. •Cuireadh rannán leis ag Athghiniúint ELF File faoin Dearadh a Thiomsú agus a Thástáil. •Nuashonraíodh an rannán Crua-earraí agus Bogearraí chun crua-earraí breise a chur san áireamh riachtanais.
2021.12.13	21.	20.0.0	Eisiúint tosaigh.

Intel Corporation. Gach ceart ar cosaint. Is trádmharcanna de chuid Intel Corporation nó a fhochuideachtaí iad Intel, lógó Intel, agus marcanna Intel eile. Barántaíonn Intel feidhmíocht a tháirgí FPGA agus leathsheoltóra de réir sonraíochtaí reatha de réir bharántas caighdeánach Intel, ach coimeádann sé an ceart chun athruithe a dhéanamh ar aon táirgí agus seirbhísí ag am ar bith gan fógra. Ní ghlacann Intel aon fhreagracht nó dliteanas a eascraíonn as cur i bhfeidhm nó úsáid aon fhaisnéise, táirge nó seirbhíse a thuairiscítear anseo ach amháin mar a aontaítear go sainráite i scríbhinn ag Intel. Moltar do chustaiméirí Intel an leagan is déanaí de shonraíochtaí feiste a fháil sula dtéann siad ag brath ar aon fhaisnéis foilsithe agus sula ndéanann siad orduithe le haghaidh táirgí nó seirbhísí.
*Féadtar ainmneacha agus brandaí eile a éileamh mar shealúchas daoine eile.
ISO 9001:2015 Cláraithe

Leagan ar líne
Seol Aiseolas
UG-20347
ID: 709308
Leagan: 2022.09.02

Doiciméid / Acmhainní

Intel F-Tile DisplayPort FPGA IP Design Example [pdfTreoir Úsáideora F-Tile DisplayPort FPGA IP Design Example, F-Tile DisplayPort, DisplayPort, FPGA IP Design Example, Dearadh IP Example, UG-20347, 709308

Tagairtí

• Lámhleabhar Úsáideora