STMicroelectronics STM32MP133C F 32-bittinen ARM Cortex-A7 1 GHz MPU

Tekniset tiedot

• Ydin: Arm Cortex-A7
• Muistit: Ulkoinen SDRAM, upotettu SRAM
• Tiedonsiirtoväylä: 16-bittinen rinnakkaisliitäntä
• Turvallisuus/turvallisuus: Nollaus ja virranhallinta, LPLV-Stop2, valmiustila
• Pakkaus: LFBGA, TFBGA, min. jakoväli 0.5 mm
• Kellonhallinta
• Yleiskäyttöiset tulot/lähdöt
• Yhteenliittämismatriisi
• 4 DMA-ohjainta
• Viestintälaitteet: Jopa 29
• Analogiset oheislaitteet: 6
• Ajastimet: Jopa 24, Vahtikoirat: 2
• Laitteistokiihdytys
• Virheenkorjaustila
• Sulakkeet: 3072-bittinen, mukaan lukien yksilöllinen tunniste ja HUK AES 256 -avaimille
• ECOPACK2-yhteensopiva

Arm Cortex-A7 -alijärjestelmä

STM7MP32C/F-piirin Arm Cortex-A133 -alijärjestelmä tarjoaa…

Muistoja

Laite sisältää ulkoisen SDRAM-muistin ja sulautetun SRAM-muistin tiedon tallennukseen…

DDR-ohjain

DDR3/DDR3L/LPDDR2/LPDDR3-ohjain hallitsee muistin käyttöä…

Virtalähteen hallinta
Virransyöttöjärjestelmä ja valvoja takaavat vakaan virransyötön…

Kellonhallinta
RCC käsittelee kellojakauman ja konfiguroinnit…

Yleiskäyttöiset tulo-/lähtöliitännät (GPIO-liitännät)
GPIO-liitännät tarjoavat liitäntämahdollisuuksia ulkoisille laitteille…

TrustZone-suojausohjain
ETZPC parantaa järjestelmän turvallisuutta hallitsemalla käyttöoikeuksia…

Väyläliitäntämatriisi
Matriisi helpottaa tiedonsiirtoa eri moduulien välillä…

UKK

K: Mikä on tuettujen tietoliikennelaitteiden enimmäismäärä?
A: STM32MP133C/F tukee jopa 29 tietoliikennelaitetta.

K: Kuinka monta analogista oheislaitetta on saatavilla?
A: Laite tarjoaa kuusi analogista oheislaitetta erilaisiin analogisiin toimintoihin.

"`

STM32MP133C STM32MP133F

Arm® Cortex®-A7 jopa 1 GHz:iin asti, 2×ETH, 2×CAN FD, 2×ADC, 24 ajastinta, ääni, krypto ja edistynyt suojaus
Datasheet – tuotantotiedot

Ominaisuudet
Sisältää ST:n huippuluokan patentoidun teknologian
Ydin
· 32-bittinen Arm® Cortex®-A7 L1 32 kilotavun I / 32 kilotavun D 128 kilotavun unified level 2 -välimuisti Arm® NEONTM ja Arm® TrustZone®

Muistoja
· Ulkoista DDR-muistia jopa 1 Gt, jopa LPDDR2/LPDDR3-1066 16-bittinen, jopa DDR3/DDR3L-1066 16-bittinen
· 168 kilotavua sisäistä SRAM-muistia: 128 kilotavua AXI SYSRAM -muistia + 32 kilotavua AHB SRAM -muistia ja 8 kilotavua SRAM-muistia varmuuskopioalueella
· Kaksois-Quad-SPI-muistiliitäntä · Joustava ulkoinen muistiohjain, jopa
16-bittinen dataväylä: rinnakkaisliitäntä ulkoisten mikropiirien ja SLC NAND -muistien liittämiseen jopa 8-bittisellä ECC:llä
Turvallisuus
· Suojattu käynnistys, TrustZone®-oheislaitteet, 12 xtamper-nastat, mukaan lukien 5 x aktiivinen tampers
· Lämpötila, tilavuustage, taajuus ja 32 kHz:n valvonta
Nollaa ja virranhallinta
· 1.71 V - 3.6 VI/O:n syöttö (5 V-toleranssilla varustettu I/O) · POR, PDR, PVD ja BOR · Sirulla olevat LDO:t (USB 1.8 V, 1.1 V) · Varajännitesäädin (~0.9 V) · Sisäiset lämpötila-anturit · Virransäästötilat: Lepotila, Pysäytys, LPLV-Pysäytys
LPLV-Stop2 ja valmiustila

LFBGA

TFBGA

LFBGA289 (14 × 14 mm) Jako 0.8 mm

TFBGA289 (9 × 9 mm) TFBGA320 (11 × 11 mm)
pienin nousu 0.5 mm

· DDR-muistin säilytys valmiustilassa · PMIC-seurasirun ohjaus

Kellon hallinta
· Sisäiset oskillaattorit: 64 MHz HSI-oskillaattori, 4 MHz CSI-oskillaattori, 32 kHz LSI-oskillaattori
· Ulkoiset oskillaattorit: 8-48 MHz HSE-oskillaattori, 32.768 kHz LSE-oskillaattori
· 4 × PLL:t murtolukumoodilla

Yleiskäyttöiset tulot/lähdöt
· Jopa 135 suojattua I/O-porttia keskeytysominaisuudella
· Jopa 6 herätystä

Yhteenliitäntämatriisi
· 2 väylämatriisia 64-bittinen Arm® AMBA® AXI -liitäntä, jopa 266 MHz 32-bittinen Arm® AMBA® AHB -liitäntä, jopa 209 MHz

4 DMA-ohjainta suorittimen kuormituksen vähentämiseksi
· Yhteensä 56 fyysistä kanavaa
· 1 x nopea yleiskäyttöinen päämuistin suorakäyttöohjain (MDMA)
· 3 × kaksiporttiset DMA-reitittimet FIFO- ja pyyntöreititysominaisuuksilla optimaalista oheislaitteiden hallintaa varten

Syyskuu 2024
Tämä on tiedot täydessä tuotannossa olevasta tuotteesta.

DS13875 Rev 5

1/219
www.st.com

STM32MP133C/F

Jopa 29 tietoliikenneoheislaitetta
· 5 × I2C FM+ (1 Mbit/s, SMBus/PMBusTM) · 4 × UART + 4 × USART (12.5 Mbit/s,
ISO7816-liitäntä, LIN, IrDA, SPI) · 5 × SPI (50 Mbit/s, mukaan lukien 4 täysdupleksia
I2S-ääniluokan tarkkuus sisäisen ääni-PLL:n tai ulkoisen kellon kautta) (+2 QUADSPI + 4 USART:lla) · 2 × SAI (stereoääni: I2S, PDM, SPDIF Tx) · SPDIF Rx, jossa 4 tuloa · 2 × SDMMC jopa 8 bittiä (SD/e·MMCTM/SDIO) · 2 × CAN-ohjainta, jotka tukevat CAN FD -protokollaa · 2 × USB 2.0 -suurnopeusisäntä tai 1 × USB 2.0 -suurnopeusisäntä

+ 1 × samanaikainen nopea USB 2.0 OTG · 2 x Ethernet MAC/GMAC IEEE 1588v2 -laitteisto, MII/RMII/RGMII
6 analogista oheislaitetta
· 2 × AD-muunninta, joiden maksimiresoluutio on 12-bittinen ja lähetysnopeus jopa 5 Msps
· 1 x lämpötila-anturi · 1 x digitaalinen suodatin sigma-delta-modulaattorille
(DFSDM) 4 kanavalla ja 2 suodattimella · Sisäinen tai ulkoinen ADC-referenssi VREF+
Jopa 24 ajastinta ja 2 vahtikoiraa
· 2 × 32-bittistä ajastinta, joissa on jopa 4 IC/OC/PWM- tai pulssilaskuria ja kvadratuuri- (inkrementaalinen) enkooderitulo
· 2 × 16-bittistä edistynyttä ajastinta · 10 × 16-bittistä yleiskäyttöistä ajastinta (mukaan lukien
2 perusajastinta ilman PWM:ää) · 5 × 16-bittistä virransäästöajastinta · Turvallinen RTC alle sekunnin tarkkuudella ja
laitteistokalenteri · 4 Cortex®-A7 -järjestelmän ajastinta (turvallinen,
suojaamaton, virtuaalinen, hypervisor) · 2 × itsenäistä valvontajärjestelmää
Laitteistokiihdytys
· AES 128, 192, 256 DES/TDES

2 (itsenäinen, itsenäinen suojattu) 5 (2 suojattavaa) 4 5 (3 suojattavaa)
4 + 4 (mukaan lukien 2 suojattavaa USARTia), osa voi toimia käynnistyslähteenä
2 (enintään 4 äänikanavaa), I2S master/slave-liitännällä, PCM-tulolla, SPDIF-TX 2 -porteilla
Upotettu HSPHY BCD:llä Upotettu HS PHY BCD:llä (suojattavissa), voi olla käynnistyslähde
2 × HS jaettu isännän ja OTG:n kesken 4 tuloa

2 (1 × TTCAN), kellokalibrointi, 10 kt jaettu puskuri 2 (8 + 8 bittiä) (suojattavissa), e·MMC tai SD voi olla käynnistyslähde 2 valinnaista itsenäistä virtalähdettä SD-korttiliitännöille
1 (kaksois-neljäspaikkainen) (suojattavissa), voi olla käynnistyslähde

–
–
Boot
–
Boot
Saapas Saapas
(1)

Rinnakkaisosoite/data 8/16-bittinen FMC Rinnakkainen AD-mux 8/16-bittinen
NAND 8/16-bittinen 10/100M/gigabitin Ethernet DMA-kryptografia
Hash Todellinen satunnaislukugeneraattori Sulakkeet (kertakäyttöiset ohjelmoitavat)

4 × CS, jopa 4 × 64 Mt
Kyllä, 2× CS, SLC, BCH4/8, voi toimia käynnistyslähteenä 2 x (MII, RMI, RGMII) PTP:n ja EEE:n kanssa (suojattavissa)
3 instanssia (1 suojattu), 33-kanavainen MDMA PKA (DPA-suojauksella), DES, TDES, AES (DPA-suojauksella)
(kaikki suojattavissa) SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3, HMAC
(suojattavissa) True-RNG (suojattavissa) 3072 tehokasta bittiä (suojattu, 1280 bittiä käyttäjän käytettävissä)

–
Saapas –
–

16/219

DS13875 Rev 5

STM32MP133C/F

Kuvaus

Taulukko 1. STM32MP133C/F:n ominaisuudet ja oheislaitteiden määrät (jatkuu)

STM32MP133CAE STM32MP133FAE STM32MP133CAG STM32MP133FAG STM32MP133CAF STM32MP133FAF Muut

Ominaisuudet

LFBGA289

TFBGA289

TFBGA320

GPIO-liitännät keskeytyksellä (kokonaismäärä)

135(2)

Suojattavat GPIO-aktivointinastat

Kaikki
6

Tamper-nastat (aktiivinen tamper)

12 (5)

DFSDM Jopa 12-bittinen synkronoitu AD-muunnin

4 tulokanavaa ja 2 suodatinta

–

2(3) (jopa 5 Msps 12-bittisellä) (suojattavissa)

ADC1: 19 kanavaa, mukaan lukien 1 sisäinen, 18 kanavaa käytettävissä

Yhteensä 12-bittisiä ADC-kanavia (4)

käyttäjä mukaan lukien 8x differentiaali

–

ADC2: 18 kanavaa, mukaan lukien 6 sisäinen, 12 kanavaa käytettävissä

käyttäjä mukaan lukien 6x differentiaali

Sisäinen ADC VREF VREF+ -tulonasta

1.65 V, 1.8 V, 2.048 V, 2.5 V tai VREF+ -tulo –
Kyllä

1. QUADSPI voi käynnistyä joko erillisistä GPIO-liitännöistä tai käyttämällä joitakin FMC Nand8 -käynnistys-GPIO-liitäntöjä (PD4, PD1, PD5, PE9, PD11, PD15 (katso taulukko 7: STM32MP133C/F-pallon määritelmät).
2. Tämä GPIO-kokonaismäärä sisältää neljä J:täTAG GPIO-liitännät ja kolme BOOT-GPIO-liitäntää rajoitetulla käytöllä (voivat olla ristiriidassa ulkoisen laitteen liitännän kanssa rajaskannauksen tai käynnistyksen aikana).
3. Kun molempia AD-muuntimia käytetään, ytimen kellotaajuuden tulisi olla sama molemmille AD-muuntimille, eikä sisäänrakennettuja AD-muuntimien esijakajia voida käyttää.
4. Lisäksi on olemassa sisäisiä kanavia: – ADC1:n sisäinen kanava: VREFINT – ADC2:n sisäiset kanavat: lämpötila, sisäinen tilavuustage-viite, VDDCORE, VDDCPU, VDDQ_DDR, VBAT / 4.

DS13875 Rev 5

17/219
48

Kuvaus 18/219

STM32MP133C/F

Kuva 1. STM32MP133C/F-lohkokaavio

IC-tarvikkeet

@VDDA

HSI

AXIM: Arm 64-bittinen AXI-yhteenliitäntä (266 MHz) T

@VDDCPU

GIC

T

Cortex-A7 CPU 650/1000 MHz + MMU + FPU + NEONT

32 XNUMX D$

32 XNUMX Irlannin dollaria

CNT (ajastin) T

ETM

T

2561K2B8LK2B$L+2$SCU T
asynkroninen

128 bittiä

TT

CSI

LSI

Virheenkorjausaikaamp

generaattori TSGEN

T

DAP
(JTAG/SWD)

SYSRAM 128KB

ROM-muistia 128 kt

38

2 x ETH MAC
10/100/1000 (ei GMII:tä)

FIFO

TT

T

BKPSRAM 8 kt

T

RNG

T

HASH

16b FYS

DDRCTRL 58
LPDDR2/3, DDR3/3L

asynkroninen

T

KRYP

T

SAES

DDRMCE T TZC T

DDRPHYC
T

13

DLY

8b NELIKOLIKKO (kaksois) T

37

16b

FMC

T

CRC

T

DLYBSD1

(SDMMC1 DLY -ohjaus)

T

DLYBSD2

(SDMMC2 DLY -ohjaus)

T

DLYBQS

(QUADSPI DLY -säätö)

FIFO-FIFO

DLY DLY

14 8b SDMMC1 T 14 8b SDMMC2 T

PHY

2

USBH

2

(2xHS-isäntä)

PLLUSB

FIFO

T

PCA

FIFO

T MDMA 32 kanavaa

AXIMC TT

17 16b Jäljitysportti

ETZPC

T

IWDG1

T

@VBAT

BSEC

T

OTP-sulakkeet

@VDDA

2

RTC / AWU

T

12

TAMP / Varmuuskopiointisäännöt T

@VBAT

2

LSE (32 kHz XTAL)

T

Järjestelmän ajoitus STGENC

sukupolvi

STGENR

USBPHYC
(USB 2 x PHY-ohjaus)
IWDG2

@VBAT

@VDDA

1

VREFBUF

T

4

16b LPTIM2

T

1

16b LPTIM3

T

1

16b LPTIM4

1

16b LPTIM5

3

BOOT-tapit

SYSCFG

T

8

8b

HDP

10 16b TIM1/PWM 10 16b TIM8/PWM

13

SAI1

13

SAI2

9

4-kanavainen DFSDM

Puskuri 10 kt CCU

4

FDCAN1

4

FDCAN2

FIFO-FIFO
APB2 (100 MHz)

8 kt FIFO
APB5 (100 MHz)

APB3 (100 MHz)

APB4

asynkroninen AHB2APB

SRAM1 16 kt T SRAM2 8 kt T SRAM3 8 kt T

AHB2APB

DMA1
8 virtaa
DMAMUX1
DMA2
8 virtaa

DMAMUX2

DMA3
8 virtaa

T

PMB (prosessimonitori)
DTS (digitaalinen lämpötila-anturi)

Voitage säätelijät

@VDDA

Toimitusten valvonta

FIFO

FIFO

FIFO

2×2 matriisi
AHB2APB

64-bittinen AXI

64-bittinen AXI-master

32-bittinen AHB 32-bittinen AHB-master

32-bittinen APB

T TrustZone -tietoturva

AHB2APB

APB2 (100 MHz)

APB1 (100 MHz)
FIFO FIFO FIFO FIFO FIFO FIFO

MLAHB: Arm 32-bittinen multi-AHB-väylämatriisi (209 MHz)
APB6
FIFO FIFO FIFO FIFO FIFO

@VBAT
T
FIFO

Työterveys ja -turvallisuus (XTAL)

2

PLL1/2/3/4

T

RCC

5

T-teho

9

T

EXTI

16 jatkoa

176

T

USBO

(OTG HS)

PHY

2

T

12b ADC1

18

T

12b ADC2

18

T

GPIOA

16b

16

T

GPIOB

16b

16

T

GPIOC

16b

16

T

GPIOD

16b

16

T

GPIOE

16b

16

T

GPIOF

16b

16

T

GPIOG 16b 16

T

GPIOH

16b

15

T

GPIOI

16b

8

AHB2APB

T

USART1

IrDA-älykortti

5

T

USART2

IrDA-älykortti

5

T

SPI4/I2S4

5

T

SPI5

4

T

I2C3/SMBUS

3

T

I2C4/SMBUS

3

T

I2C5/SMBUS

3

Suodata Suodata Suodata

T

TIM12

16b

2

T

TIM13

16b

1

T

TIM14

16b

1

T

TIM15

16b

4

T

TIM16

16b

3

T

TIM17

16b

3

TIM2 TIM3 TIM4

32b

5

16b

5

16b

5

TIM5 TIM6 TIM7

32b

5

16b

16b

LPTIM1 16b

4

USART3

IrDA-älykortti

5

UART4

4

UART5

4

UART7

4

UART8

4

Suodatin Suodatin

I2C1/SMBUS

3

I2C2/SMBUS

3

SPI2/I2S2

5

SPI3/I2S3

5

USART6

IrDA-älykortti

5

SPI1/I2S1

5

FIFO-FIFO

FIFO-FIFO

MSv67509V2

DS13875 Rev 5

STM32MP133C/F

3

Toiminnallinen loppuview

Toiminnallinen loppuview

3.1
3.1.1
3.1.2

Arm Cortex-A7 -alijärjestelmä
Ominaisuudet
· ARMv7-A-arkkitehtuuri · 32 kilotavun L1-käskyvälimuisti · 32 kilotavun L1-datavälimuisti · 128 kilotavun tason 2 välimuisti · Arm + Thumb®-2 -käskykanta · Arm TrustZone -tietoturvateknologia · Arm NEON edistynyt SIMD · DSP- ja SIMD-laajennukset · VFPv4-liukuluku · Laitteiston virtualisointituki · Upotettu jäljitysmoduuli (ETM) · Integroitu yleinen keskeytysohjain (GIC) 160 jaetulla oheislaitteiden keskeytyksellä · Integroitu yleinen ajastin (CNT)
Yliview
Cortex-A7-prosessori on erittäin energiatehokas sovellusprosessori, joka on suunniteltu tarjoamaan rikasta suorituskykyä huippuluokan puettavissa laitteissa ja muissa vähän virtaa kuluttavissa sulautetuissa ja kuluttajasovelluksissa. Se tarjoaa jopa 20 % enemmän yksittäisen säikeen suorituskykyä kuin Cortex-A5 ja vastaavan suorituskyvyn kuin Cortex-A9.
Cortex-A7 sisältää kaikki tehokkaiden Cortex-A15- ja Cortex-A17-prosessoreiden ominaisuudet, mukaan lukien laitteiston virtualisointituen, NEONin ja 128-bittisen AMBA 4 AXI -väyläliitännän.
Cortex-A7-prosessori perustuu energiatehokkaaseen 8-suorittimeen.tagCortex-A5-prosessorin putkisto. Siinä on myös integroitu L2-välimuisti, joka on suunniteltu vähän virtaa kuluttavaksi, pienemmillä tapahtumalatensseilla ja parannetulla käyttöjärjestelmän tuella välimuistin ylläpidolle. Tämän lisäksi siinä on parannettu haarojen ennustus ja parempi muistijärjestelmän suorituskyky 64-bittisellä latauspolulla, 128-bittisillä AMBA 4 AXI -väylillä ja suuremmalla TLB-koolla (256 merkintää, Cortex-A128:n ja Cortex-A9:n 5 merkinnästä), mikä parantaa suorituskykyä suurissa työkuormissa, kuten web selailu.
Thumb-2-teknologia
Tarjoaa perinteisen Arm-koodin huipputehon ja samalla jopa 30 % vähemmän muistivaatimusta ohjeiden tallennukseen.
TrustZone-teknologia
Varmistaa tietoturvasovellusten luotettavan toteutuksen digitaalisten oikeuksien hallinnasta sähköiseen maksamiseen. Laaja tuki teknologia- ja teollisuuskumppaneilta.

DS13875 Rev 5

19/219
48

Toiminnallinen loppuview

STM32MP133C/F

NEON
NEON-teknologia voi nopeuttaa multimedia- ja signaalinkäsittelyalgoritmeja, kuten videon koodausta/dekoodausta, 2D/3D-grafiikkaa, pelaamista, äänen ja puheen käsittelyä, kuvankäsittelyä, puhelinliikennettä ja äänen synteesiä. Cortex-A7 tarjoaa moottorin, joka tarjoaa sekä Cortex-A7-liukulukuyksikön (FPU) suorituskyvyn ja toiminnallisuuden että NEONin edistyneen SIMD-käskykannan toteutuksen media- ja signaalinkäsittelytoimintojen nopeuttamiseksi entisestään. NEON laajentaa Cortex-A7-prosessorin FPU:ta tarjoamaan neliportaisen MAC:n ja lisäksi 64-bittisen ja 128-bittisen rekisterikannan, jotka tukevat monipuolista SIMD-operaatioiden joukkoa 8-, 16- ja 32-bittisten kokonaislukujen ja 32-bittisten liukulukujen datamäärien yli.
Laitteiston virtualisointi
Tehokas laitteistotuki tiedonhallintaan ja välimiesmenettelyyn, jonka avulla useat ohjelmistoympäristöt ja niiden sovellukset voivat samanaikaisesti käyttää järjestelmän ominaisuuksia. Tämä mahdollistaa kestävien laitteiden toteuttamisen virtuaaliympäristöillä, jotka ovat hyvin eristettyjä toisistaan.
Optimoidut L1-välimuistit
Suorituskykyä ja virtaa optimoivat L1-välimuistit yhdistävät minimaalisen käyttöviiveen tekniikoita suorituskyvyn maksimoimiseksi ja virrankulutuksen minimoimiseksi.
Integroitu L2-välimuistin ohjain
Tarjoaa matalan latenssin ja suuren kaistanleveyden pääsyn välimuistiin korkealla taajuudella tai vähentää sirun ulkopuolisen muistin käyttöön liittyvää virrankulutusta.
Cortex-A7-kelluvan pisteen yksikkö (FPU)
FPU tarjoaa tehokkaita yhden ja kahden tarkkuuden liukulukukäskyjä, jotka ovat yhteensopivia Arm VFPv4 -arkkitehtuurin kanssa, joka on ohjelmistoyhteensopiva aiempien sukupolvien Arm-liukulukuprosessoreiden kanssa.
Snoop-ohjausyksikkö (SCU)
SCU vastaa prosessorin yhteenliitäntöjen, välimiesmenettelyjen, tietoliikenteen, välimuistista välimuistiin ja järjestelmämuistin siirtojen, välimuistin koherenssin ja muiden ominaisuuksien hallinnasta.
Tämä järjestelmän koherenssi vähentää myös ohjelmistojen monimutkaisuutta, joka liittyy ohjelmistojen koherenssin ylläpitämiseen kussakin käyttöjärjestelmäajurissa.
Yleinen keskeytysohjain (GIC)
Standardoidun ja arkkitehtuuriltaan suunnitellun keskeytysohjaimen toteuttava GIC tarjoaa monipuolisen ja joustavan lähestymistavan prosessorien väliseen kommunikaatioon sekä järjestelmäkeskeytysten reititykseen ja priorisointiin.
Tukee jopa 192 itsenäistä keskeytystä ohjelmiston ohjauksessa, laitteistopriorisoituna ja reititettynä käyttöjärjestelmän ja TrustZone-ohjelmistonhallintakerroksen välillä.
Tämä reitityksen joustavuus ja keskeytysten virtualisoinnin tuki käyttöjärjestelmään tarjoaa yhden keskeisistä ominaisuuksista, joita tarvitaan hypervisoria hyödyntävän ratkaisun ominaisuuksien parantamiseksi.

20/219

DS13875 Rev 5

STM32MP133C/F

Toiminnallinen loppuview

3.2
3.2.1
3.2.2

Muistoja
Ulkoinen SDRAM
STM32MP133C/F-laitteissa on sisäänrakennettu ulkoisen SDRAM-muistin ohjain, joka tukee seuraavia: · LPDDR2 tai LPDDR3, 16-bittinen data, jopa 1 Gtavu, jopa 533 MHz:n kellotaajuus · DDR3 tai DDR3L, 16-bittinen data, jopa 1 Gtavu, jopa 533 MHz:n kellotaajuus
Sulautettu SRAM
Kaikissa laitteissa on: · SYSRAM: 128 kt (ohjelmoitavan kokoisella suojatulla alueella) · AHB SRAM: 32 kt (suojattavissa) · BKPSRAM (varamuisti-SRAM): 8 kt
Tämän alueen sisältö on suojattu mahdollisilta ei-toivotuilta kirjoituskäytöiltä, ​​ja sitä voidaan säilyttää valmiustilassa tai VBAT-tilassa. BKPSRAM voidaan määrittää (ETZPC:ssä) siten, että siihen pääsee käsiksi vain suojatulla ohjelmistolla.

3.3

DDR3/DDR3L/LPDDR2/LPDDR3-ohjain (DDRCTRL)

DDRCTRL yhdistettynä DDRPHYC:hen tarjoaa täydellisen muistiliitäntäratkaisun DDR-muistialijärjestelmälle. · Yksi 64-bittinen AMBA 4 AXI -porttiliitäntä (XPI) · AXI-kello, joka on asynkroninen ohjaimen kanssa · DDR-muistin salausmoottori (DDRMCE), jossa on AES-128 DDR -kirjoitus lennossa
salaus/luku-/salaus. · Tuetut standardit:
JEDEC DDR3 SDRAM -spesifikaatio, JESD79-3E DDR3/3L-muistille 16-bittisellä liitännällä
JEDEC LPDDR2 SDRAM -spesifikaatio, JESD209-2E LPDDR2:lle 16-bittisellä liitännällä
JEDEC LPDDR3 SDRAM -spesifikaatio, JESD209-3B LPDDR3:lle 16-bittisellä liitännällä
· Edistynyt ajastin ja SDRAM-komentogeneraattori · Ohjelmoitava täysi dataleveys (16-bittinen) tai puolikas dataleveys (8-bittinen) · Edistynyt QoS-tuki, jossa kolme liikenneluokkaa luettaessa ja kaksi liikenneluokkaa kirjoitettaessa · Vaihtoehtoja alemman prioriteetin liikenteen nälkiintymisen välttämiseksi · Taattu koherenssi kirjoitus- ja luku-kirjoitustoiminnoille (WAR) ja luku- ja kirjoitus-/lukutoiminnoille (RAW)
AXI-portit · Ohjelmoitava tuki purskepituuksille (4, 8, 16) · Kirjoitusten yhdistäminen, jonka avulla useita samaan osoitteeseen tehtyjä kirjoituksia voidaan yhdistää yhdeksi
yksittäinen kirjoitus · Yksittäisen tason kokoonpano

DS13875 Rev 5

21/219
48

Toiminnallinen loppuview

STM32MP133C/F

· Tuki SDRAM-muistin automaattiselle sammutukselle ja sammutukselle, jos tapahtuma ei saavu paikalle ohjelmoitavan ajan kuluessa
· Tuki automaattiselle kellon pysäytykselle (LPDDR2/3) saapumisen ja poistumisen vuoksi, joka johtuu tapahtumien saapumattomuudesta
· Tuki automaattiselle virransäästötilalle, joka johtuu tapahtumien saapumatta jäämisestä ohjelmoitavan ajan kuluessa laitteiston virransäästöliitännän kautta
· Ohjelmoitava sivutuskäytäntö · Tuki automaattiselle tai ohjelmiston ohjaamalle itsepäivitykselle · Tuki syvän virrankatkaisun jälkeiselle käynnistykselle ja poistumiselle ohjelmiston ohjaamalla tavalla (LPDDR2 ja
LPDDR3) · Tuki eksplisiittisille SDRAM-tilan rekisteripäivityksille ohjelmiston ohjauksessa · Joustava osoitekartoituslogiikka, joka mahdollistaa sovelluskohtaisen rivi-, sarake- ja
pankkibitit · Käyttäjän valittavissa olevat virkistyksenhallinta-asetukset · DDRPERFM-lohko suorituskyvyn valvonnan ja säädön helpottamiseksi
DDRCTRL ja DDRPHYC voidaan määrittää (ETZPC:ssä) vain suojatun ohjelmiston käytettävissä oleviksi.
DDRMCE:n (DDR-muistin salausmoottori) pääominaisuudet on lueteltu alla: · AXI-järjestelmäväylän master/slave-liitännät (64-bittinen) · Sisäänrakennettu palomuuriin perustuva sisäänrakennettu salaus (kirjoituksia varten) ja salauksen purku (lukuja varten)
ohjelmointi · Kaksi salaustilaa aluetta kohden (enintään yksi alue): ei salausta (ohitustila),
lohkosalauksen tila · Alueiden alku ja loppu määritelty 64 kilotavun tarkkuudella · Oletussuodatus (alue 0): mikä tahansa käyttöoikeus myönnetty · Alueen käyttöoikeussuodatus: ei mitään
Tuettu lohkosalaus: AES Tuettu ketjutustila · Lohkotila AES-salauksella on yhteensopiva NIST FIPS -julkaisussa 197 määritellyn edistyneen salausstandardin (AES) ECB-tilan kanssa, johon liittyy Keccak-400-algoritmiin perustuva avaimen johdantofunktio, joka on julkaistu osoitteessa https://keccak.team websivusto. · Yksi sarja kirjoituskelpoisia ja lukittavia pääavainrekistereitä · AHB-konfiguraatioportti, etuoikeutettujen oikeuksien tietoinen

22/219

DS13875 Rev 5

STM32MP133C/F

Toiminnallinen loppuview

3.4

TrustZone-osoiteavaruuden ohjain DDR-muistille (TZC)

TZC:tä käytetään suodattamaan DDR-ohjaimen luku-/kirjoituskäyttöjä TrustZone-oikeuksien ja suojaamattoman päälaitteen (NSAID) mukaisesti jopa yhdeksällä ohjelmoitavalla alueella: · Vain luotettavan ohjelmiston tukema kokoonpano · Yksi suodatinyksikkö · Yhdeksän aluetta:
Alue 0 on aina käytössä ja kattaa koko osoitealueen. Alueilla 1–8 on ohjelmoitava perus-/loppuosoite, ja ne voidaan määrittää
jokin tai molemmat suodattimet. · Suojatut ja suojaamattomat käyttöoikeudet ohjelmoitu alueittain · Suojaamattomat käyttöoikeudet suodatettu NSAID:n mukaan · Saman suodattimen hallitsemat alueet eivät saa olla päällekkäisiä · Vikatilat virheen ja/tai keskeytyksen yhteydessä · Hyväksymiskyky = 256 · Portinvartijan logiikka kunkin suodattimen käyttöönottoon ja käytöstä poistamiseen · Spekulatiiviset käyttöoikeudet

DS13875 Rev 5

23/219
48

Toiminnallinen loppuview

STM32MP133C/F

3.5

Käynnistystilat

Käynnistyksen yhteydessä sisäisen käynnistys-ROMin käyttämä käynnistyslähde valitaan BOOT-nastan ja OTP-tavujen perusteella.

Taulukko 2. Käynnistystilat

BOOT2 BOOT1 BOOT0 Alkuperäinen käynnistystila

Kommentit

Odota saapuvaa yhteyttä:

0

0

0

UART ja USB(1)

USART3/6 ja UART4/5/7/8 oletusnastoilla

USB-suurnopeuslaite OTG_HS_DP/DM-nastoilla (2)

0

0

1 Sarjallinen NOR-flash (3) Sarjallinen NOR-flash QUADSPI:ssä (5)

0

1

0

e·MMC(3)

e·MMC SDMMC2:ssa (oletus)(5)(6)

0

1

1

NAND-flash-muisti(3)

SLC NAND -flash-muisti FMC:llä

1

0

0

Kehityskäynnistys (ei flash-muistin käynnistystä)

Käytetään virheenkorjausoikeuksien saamiseksi ilman käynnistystä flash-muistista(4)

1

0

1

SD-kortti(3)

SD-kortti SDMMC1-kortissa (oletus)(5)(6)

Odota saapuvaa yhteyttä:

1

1

0 UART ja USB(1)(3) USART3/6 ja UART4/5/7/8 oletusnastoilla

USB-suurnopeuslaite OTG_HS_DP/DM-nastoilla (2)

1

1

1 Sarjallinen NAND-flash-muisti (3) Sarjallinen NAND-flash-muisti QUADSPI:llä (5)

1. Voidaan poistaa käytöstä OTP-asetuksilla. 2. USB vaatii HSE-kellon/kiteen (katso AN5474 tuetuista taajuuksista OTP-asetuksilla ja ilman). 3. Käynnistyslähdettä voidaan muuttaa OTP-asetuksilla (esim.amp4. Ensimmäinen käynnistys SD-kortilta, sitten e·MMC OTP-asetuksilla). 7. Cortex®-A13-ydin äärettömässä silmukassa PA5:n vaihtamiseksi. 6. Vaihtoehtoisesti OTP:llä voidaan valita jokin muu SDMMC-liitäntä kuin tämä oletusarvo.

Vaikka matalan tason käynnistys tehdään sisäisten kellojen avulla, ST:n toimittamat ohjelmistopaketit sekä tärkeimmät ulkoiset liitännät, kuten DDR, USB (mutta ei rajoittuen), vaativat kiteen tai ulkoisen oskillaattorin kytkemiseksi HSE-nastoihin.
Katso HSE-nastojen kytkentää ja tuettuja taajuuksia koskevat rajoitukset ja suositukset RM0475 ”STM32MP13xx advanced Arm®-based 32-bit MPUs” tai AN5474 ”Getting started with STM32MP13xx lines hardware development”.

24/219

DS13875 Rev 5

STM32MP133C/F

Toiminnallinen loppuview

3.6

Virtalähteen hallinta

3.6.1
Varoitus:

Virtalähde
· VDD on tulojen/lähtöjen pääasiallinen syöttö, ja sisäinen osa saa virtaa valmiustilassa. Hyödyllinen tilavuustagAlue on 1.71 V - 3.6 V (tyypillisesti 1.8 V, 2.5 V, 3.0 V tai 3.3 V)
VDD_PLL ja VDD_ANA on kytkettävä tähtikytkentään VDD:hen. · VDDCPU on Cortex-A7-suorittimen erillinen äänenvoimakkuusyksikkö.tage-tarjonta, jonka arvo riippuu
haluttu suorittimen taajuus. 1.22 V - 1.38 V suoritustilassa. VDD on oltava läsnä ennen VDDCPU:ta. · VDDCORE on tärkein digitaalinen äänenvoimakkuuden mittaritagja se on yleensä sammutettu valmiustilassa.tagAlue on 1.21 V - 1.29 V ajotilassa. VDD-signaalin on oltava läsnä ennen VDDCORE-signaalia. · VBAT-nasta voidaan kytkeä ulkoiseen akkuun (1.6 V < VBAT < 3.6 V). Jos ulkoista akkua ei käytetä, tämä nasta on kytkettävä VDD-signaaliin. · VDDA on analoginen (ADC/VREF), syöttöjännitetage (1.62 V - 3.6 V). Sisäisen VREF+:n käyttö vaatii VDDA:n, joka on vähintään VREF+ + 0.3 V. · VDDA1V8_REG-nasta on sisäisen säätimen lähtö, joka on kytketty sisäisesti USB PHY:hin ja USB PLL:ään. Sisäinen VDDA1V8_REG-säädin on oletusarvoisesti käytössä ja sitä voidaan ohjata ohjelmistolla. Se on aina sammutettu valmiustilassa.
BYPASS_REG1V8-nastaa ei saa koskaan jättää kelluvaksi. Se on kytkettävä joko VSS:ään tai VDD:hen äänenvoimakkuuden aktivoimiseksi tai deaktivoimiseksi.tage-säädin. Kun VDD = 1.8 V, BYPASS_REG1V8 tulisi asettaa. · VDDA1V1_REG-nasta on sisäisen säätimen lähtö, joka on kytketty sisäisesti USB PHY:hin. Sisäinen VDDA1V1_REG-säädin on oletusarvoisesti käytössä ja sitä voidaan ohjata ohjelmistolla. Se on aina pois päältä valmiustilassa.
· VDD3V3_USBHS on nopea USB-virtalähde. Voltage-alue on 3.07 V - 3.6 V.
VDD3V3_USBHS-komponenttia ei saa olla, ellei VDDA1V8_REG-komponenttia ole, muuten STM32MP133C/F-piiriin voi syntyä pysyviä vaurioita. Tämä on varmistettava PMIC-järjestyksellä tai ulkoisella komponentilla, jos kyseessä on erilliskomponenttivirtalähde.
· VDDSD1 ja VDDSD2 ovat vastaavasti SDMMC1- ja SDMMC2-SD-korttien virtalähteitä, jotka tukevat erittäin nopeaa tilaa.
· VDDQ_DDR on DDR IO -virtalähde. 1.425 V - 1.575 V DDR3-muistien liittämiseen (tyypillisesti 1.5 V).
1.283 V - 1.45 V DDR3L-muistien liittämiseen (tyypillinen 1.35 V)
1.14 V - 1.3 V LPDDR2- tai LPDDR3-muistien liittämiseen (tyypillinen 1.2 V)
Käynnistys- ja virrankatkaisuvaiheiden aikana on noudatettava seuraavia tehosekvenssivaatimuksia:
· Kun VDD on alle 1 V, muiden virtalähteiden (VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR) on pysyttävä alle VDD + 300 mV:n.
· Kun VDD on yli 1 V, kaikki virtalähteet ovat riippumattomia.
Sammutusvaiheen aikana VDD voi tilapäisesti laskea muiden syöttäjien arvoa vain, jos STM32MP133C/F:lle syötetty energia pysyy alle 1 mJ:n. Tämä mahdollistaa ulkoisten irrotuskondensaattoreiden purkamisen eri aikavakioilla sammutusvaiheen transienttivaiheen aikana.

DS13875 Rev 5

25/219
48

Toiminnallinen loppuview
V 3.6
VBOR0 1

Kuva 2. Käynnistys-/sammutusjärjestys

STM32MP133C/F

VDDX(1) VDD

3.6.2
Huomautus: 26/219

0.3

Virta päälle

Toimintatila

Sammuta virta

aika

Virheellinen toimitusalue

VDDX < VDD + 300 mV

VDDX riippumaton VDD:stä

MSv47490V1

1. VDDX viittaa mihin tahansa virtalähteeseen seuraavista: VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS tai VDDQ_DDR.

Virtalähteen valvoja

Laitteissa on integroitu käynnistyksen yhteydessä tapahtuvan nollauksen (POR)/sammutuksen yhteydessä tapahtuvan nollauksen (PDR) piiri yhdistettynä jännitteen aleneman jälkeiseen nollaukseen (BOR):
· Käynnistyksen jälkeinen nollaus (POR)
POR-valvoja valvoo VDD-virtalähdettä ja vertaa sitä kiinteään kynnysarvoon. Laitteet pysyvät nollaustilassa, kun VDD on tämän kynnysarvon alapuolella. · Sammutusnollaus (PDR)
PDR-valvoja valvoo VDD-virransyöttöä. Nollaus generoidaan, kun VDD laskee kiinteän kynnysarvon alapuolelle.
· Jännitteenkorjaus (BOR)
BOR-valvoja valvoo VDD-virransyöttöä. Kolme BOR-kynnystä (2.1–2.7 V) voidaan konfiguroida asetustavujen avulla. Nollaus generoidaan, kun VDD putoaa tämän kynnyksen alapuolelle.
· VDDCORE:n käynnistyksen jälkeinen nollaus (POR_VDDCORE) POR_VDDCORE-valvoja valvoo VDDCORE-virtalähdettä ja vertaa sitä kiinteään kynnysarvoon. VDDCORE-alue pysyy nollaustilassa, kun VDDCORE on tämän kynnysarvon alapuolella.
· VDDCORE:n nollaus virrankatkaisun yhteydessä (PDR_VDDCORE) PDR_VDDCORE-valvoja valvoo VDDCORE:n virransyöttöä. VDDCORE-alueen nollaus generoidaan, kun VDDCORE putoaa kiinteän kynnysarvon alapuolelle.
· Käynnistysnollaus VDDCPU:ssa (POR_VDDCPU) POR_VDDCPU-valvoja valvoo VDDCPU:n virransyöttöä ja vertaa sitä kiinteään kynnysarvoon. VDDCPU-alue pysyy nollaustilassa, kun VDDCORE on tämän kynnysarvon alapuolella.
PDR_ON-nasta on varattu STMicroelectronicsin tuotantotesteille ja se on aina kytkettävä sovelluksen VDD-porttiin.

DS13875 Rev 5

STM32MP133C/F

Toiminnallinen loppuview

3.7

Vähävirtastrategia

STM32MP133C/F-mallin virrankulutusta voidaan vähentää useilla tavoilla: · Vähennä dynaamista virrankulutusta hidastamalla suorittimen kellotaajuuksia ja/tai
väylämatriisikellojen ja/tai yksittäisten oheislaitteiden kellojen ohjaaminen. · Säästä virrankulutusta, kun suoritin on lepotilassa, valitsemalla käytettävissä olevista matalan
virransäästötiloja käyttäjän sovelluksen tarpeiden mukaan. Näin saavutetaan paras kompromissi lyhyen käynnistysajan, alhaisen virrankulutuksen ja käytettävissä olevien herätyslähteiden välillä. · Käytä DVFS:ää (dynaaminen äänenvoimakkuuden säätö)tage ja taajuuden skaalaus) toimintapisteitä, jotka ohjaavat suoraan suorittimen kellotaajuutta sekä VDDCPU:n lähtöjännitettä.
Toimintatilat mahdollistavat kellotaajuuden ohjaamisen järjestelmän eri osille ja järjestelmän tehon säätelyn. Järjestelmän toimintatilaa ohjaa MPU-alijärjestelmä.
MPU-alijärjestelmän virransäästötilat on lueteltu alla: · CLepotila: Suorittimen kellot pysäytetään ja oheislaitteiden kellot toimivat kuten
aiemmin asetettu RCC:ssä (nollaus- ja kello-ohjain). · CStop: CPU-oheislaitteiden kellot pysäytetään. · CStandby: VDDCPU OFF
CPU siirtyy CSleep- ja CStop-virransäästötiloihin suorittaessaan WFI (wait for interrupt) tai WFE (wait for event) -käskyjä.
Järjestelmän käytettävissä olevat toimintatilat ovat seuraavat: · Käynnissä (järjestelmä täydellä suorituskyvyllä, VDDCORE, VDDCPU ja kellot päällä) · Pysäytys (kellot pois päältä) · LP-Pysäytys (kellot pois päältä) · LPLV-Pysäytys (kellot pois päältä, VDDCORE:n ja VDDCPU:n syöttötasoa voidaan laskea) · LPLV-Pysäytys2 (VDDCPU pois päältä, VDDCORE laskettu ja kellot pois päältä) · Valmiustila (VDDCPU, VDDCORE ja kellot pois päältä)

Taulukko 3. Järjestelmän ja suorittimen virrankäyttötilan välinen ero

Järjestelmän virrankäyttötila

CPU

Suoritustila

CRun tai CSleep

Pysäytystila LP-pysäytystila LPLV-pysäytystila LPLV-pysäytys2-tila
Valmiustila

CStop tai CStandby CStandby

3.8

Nollaus ja kelloohjain (RCC)

Kello- ja nollausohjain hallitsee kaikkien kellojen generointia, kellojen tahdistusta sekä järjestelmän ja oheislaitteiden nollausten ohjausta. RCC tarjoaa suuren joustavuuden kellolähteiden valinnassa ja mahdollistaa kellosuhteiden soveltamisen virrankulutuksen parantamiseksi. Lisäksi joissakin tietoliikenneoheislaitteissa, jotka pystyvät toimimaan

DS13875 Rev 5

27/219
48

Toiminnallinen loppuview

STM32MP133C/F

3.8.1 3.8.2

kahta eri kelloaluetta (joko väyläliitännän kello tai ytimen oheislaitteen kello), järjestelmän taajuutta voidaan muuttaa muuttamatta baudinopeutta.
Kellon hallinta
Laitteet sisältävät neljä sisäistä oskillaattoria, kaksi ulkoisella kiteellä tai resonaattorilla varustettua oskillaattoria, kolme nopealla käynnistysajalla varustettua sisäistä oskillaattoria ja neljä PLL:ää.
RCC vastaanottaa seuraavat kellosignaalin tulosignaalit: · Sisäiset oskillaattorit:
64 MHz HSI-kello (1 % tarkkuus) 4 MHz CSI-kello 32 kHz LSI-kello · Ulkoiset oskillaattorit: 8–48 MHz HSE-kello 32.768 kHz LSE-kello
RCC tarjoaa neljä PLL:ää: · PLL1 on varattu suorittimen kellotukseen · PLL2 tarjoaa:
kellot AXI-SS:lle (mukaan lukien APB4-, APB5-, AHB5- ja AHB6-sillat) kellot DDR-liitännälle · PLL3 tarjoaa: kellot monikerroksiselle AHB:lle ja oheislaitteiden väylämatriisille (mukaan lukien APB1,
APB2, APB3, APB6, AHB1, AHB2 ja AHB4) ydinkellot oheislaitteille · PLL4, joka on tarkoitettu ydinkellojen generointiin erilaisille oheislaitteille
Järjestelmä käynnistyy HSI-kellon tahdissa. Käyttäjäsovellus voi sitten valita kellon konfiguraation.
Järjestelmän nollauslähteet
Käynnistyksen yhteydessä tapahtuva nollaus alustaa kaikki rekisterit paitsi debug-rekisterin, osan RCC:stä, osan RTC:stä ja tehonsäätimen tilarekisteristä sekä varavirta-alueen.
Sovelluksen nollaus generoidaan jostakin seuraavista lähteistä: · nollaus NRST-painikkeesta · nollaus POR- ja PDR-signaalista (yleensä kutsutaan käynnistysnollaukseksi) · nollaus BOR-signaalista (yleensä kutsutaan jännitteen alentamiseksi) · nollaus itsenäiseltä vahtikoiralta 1 · nollaus itsenäiseltä vahtikoiralta 2 · ohjelmistojärjestelmän nollaus Cortex-A7:ltä (CPU) · HSE:n vika, kun kellon turvajärjestelmätoiminto on aktivoitu
Järjestelmän nollaus generoidaan jostakin seuraavista lähteistä: · sovelluksen nollaus · POR_VDDCORE-signaalin nollaus · poistuminen valmiustilasta käyttötilaan

28/219

DS13875 Rev 5

STM32MP133C/F

Toiminnallinen loppuview

Mikroprosessorin nollaus generoidaan jostakin seuraavista lähteistä: · järjestelmän nollaus · aina, kun mikroprosessori poistuu valmiustilasta · Cortex-A7:n (CPU) ohjelmiston suorittama mikroprosessorin nollaus

3.9

Yleiskäyttöiset tulot/lähdöt (GPIO:t)

Jokainen GPIO-nasta voidaan konfiguroida ohjelmistolla lähtöksi (push-pull tai open-drain, pull up- tai pull down -toiminnolla tai ilman), tuloksi (pull up- tai pull down -toiminnolla tai ilman) tai oheislaitteiden vaihtoehtoiseksi toiminnoksi. Useimmat GPIO-nastat on jaettu digitaalisten tai analogisten vaihtoehtoisten toimintojen kanssa. Kaikki GPIO-liitännät pystyvät suuriin virroihin ja niissä on nopeuden valinta sisäisen kohinan, virrankulutuksen ja sähkömagneettisen säteilyn hallitsemiseksi paremmin.
Nollauksen jälkeen kaikki GPIO-liitännät ovat analogisessa tilassa virrankulutuksen vähentämiseksi.
I/O-konfiguraatio voidaan tarvittaessa lukita noudattamalla tiettyä järjestystä, jotta vältetään virheellinen kirjoitus I/O-rekistereihin.
Kaikki GPIO-nastat voidaan asettaa erikseen suojatuiksi, mikä tarkoittaa, että ohjelmistojen pääsy näihin GPIO-liitäntöihin ja niihin liittyviin suojatuiksi määriteltyihin oheislaitteisiin rajoittuu suorittimella käynnissä olevaan suojattuun ohjelmistoon.

3.10
Huomautus:

TrustZone-suojausohjain (ETZPC)
ETZPC:tä käytetään väylämastereiden ja -orjien TrustZone-suojauksen konfigurointiin ohjelmoitavilla suojausattribuuteilla (suojattavilla resursseilla). Esimerkiksi: · Sirulla olevan SYSRAM-muistin suojatun alueen koko voidaan ohjelmoida. · AHB- ja APB-oheislaitteet voidaan tehdä suojatuiksi tai suojaamattomiksi. · AHB SRAM -muisti voidaan tehdä suojatuksi tai suojaamattomaksi.
Oletusarvoisesti SYSRAM-, AHB SRAM- ja suojattavat oheislaitteet on asetettu vain suojatulle käytölle, joten niihin eivät pääse käsiksi suojaamattomat isännät, kuten DMA1/DMA2.

DS13875 Rev 5

29/219
48

Toiminnallinen loppuview

STM32MP133C/F

3.11

Väyläliitäntämatriisi
Laitteissa on AXI-väylämatriisi, yksi AHB-pääväylämatriisi ja väyläsillat, joiden avulla väylämastereiden voi yhdistää väyläslaveihin (katso alla oleva kuva, pisteet edustavat käytössä olevia master/slave-yhteyksiä).
Kuva 3. STM32MP133C/F-väylämatriisi

MDMA

SDMMC2

SDMMC1

DBG MLAHB-yhteensovitus USBH

CPU

ETH1 ETH2

128-bittinen

AXIM

M9

M0

M1 M2

M3

M11

M4

M5

M6

M7

S0

S1 S2 S3 S4 S5 S6 S7 S8 S9

Oletusarvoinen orja AXIMC

NIC-400 AXI 64 bittiä 266 MHz – 10 master- / 10 slave-laitetta

AXIM-yhteenliitännästä DMA1 DMA2 USBO DMA3

M0

M1 M2

M3 M4

M5

M6 M7

S0

S1

S2

S3

S4 S5 Yhteenliitäntä AHB 32 bittiä 209 MHz – 8 isäntää / 6 orjaa

DDRCTRL 533 MHz AHB-silta AHB6:een MLAHB-yhteenliitäntä FMC/NAND QUADSPI SYSRAM 128 kt ROM 128 kt AHB-silta AHB5:een APB-silta APB5:een APB-silta DBG:hen APB
AXI 64 synkroninen master-portti AXI 64 synkroninen orjaportti AXI 64 asynkroninen master-portti AXI 64 asynkroninen orjaportti AHB 32 synkroninen master-portti AHB 32 synkroninen orjaportti AHB 32 asynkroninen master-portti AHB 32 asynkroninen orjaportti
Silta AHB2:een SRAM1 SRAM2 SRAM3 AXIM-yhteenliitäntään Silta AHB4:ään
MSv67511V2

MLAHB

30/219

DS13875 Rev 5

STM32MP133C/F

Toiminnallinen loppuview

3.12

DMA-ohjaimet
Laitteissa on seuraavat DMA-moduulit suorittimen kuormituksen vähentämiseksi: · master-suoramuistiyhteys (MDMA)
MDMA on nopea DMA-ohjain, joka vastaa kaikentyyppisistä muistinsiirroista (oheislaitteista muistiin, muistista muistiin ja muistista oheislaitteisiin) ilman suorittimen toimia. Siinä on AXI-pääliitäntä. MDMA pystyy olemaan yhteydessä muihin DMA-ohjaimiin laajentaakseen DMA-vakio-ominaisuuksia tai hallitsemaan oheislaitteiden DMA-pyyntöjä suoraan. Jokainen 32 kanavasta voi suorittaa lohkosiirtoja, toistuvia lohkosiirtoja ja linkitetyn listan siirtoja. MDMA voidaan asettaa tekemään suojattuja siirtoja suojattuihin muisteihin. · kolme DMA-ohjainta (ei-suojatut DMA1 ja DMA2 sekä suojattu DMA3). Jokaisessa ohjaimessa on kaksiportti-AHB, yhteensä 16 ei-suojattua ja kahdeksan suojattua DMA-kanavaa FIFO-pohjaisten lohkosiirtojen suorittamiseen.
Kaksi DMAMUX-yksikköä multipleksoi ja reitittää DMA-oheislaitepyynnöt kolmelle DMA-ohjaimelle erittäin joustavasti, maksimoiden samanaikaisesti suoritettavien DMA-pyyntöjen määrän ja generoiden DMA-pyyntöjä oheislaitteiden lähtöliipaisimista tai DMA-tapahtumista.
DMAMUX1 yhdistää DMA-pyynnöt suojaamattomista oheislaitteista DMA1- ja DMA2-kanaviin. DMAMUX2 yhdistää DMA-pyynnöt suojatuista oheislaitteista DMA3-kanaviin.

3.13

Laajennettu keskeytys- ja tapahtumaohjain (EXTI)
Laajennettu keskeytys- ja tapahtumaohjain (EXTI) hallitsee suorittimen ja järjestelmän herätystä konfiguroitavien ja suorien tapahtumatulojen kautta. EXTI tarjoaa herätyspyyntöjä virransäätimelle ja luo keskeytyspyynnön GIC:lle sekä tapahtumia suorittimen tapahtumatuloon.
EXTI-herätyspyynnöt mahdollistavat järjestelmän herättämisen pysäytystilasta ja suorittimen herättämisen pysäytys- ja valmiustilatiloista.
Keskeytyspyyntöjen ja tapahtumapyyntöjen luontia voidaan käyttää myös suoritustilassa.
EXTI sisältää myös EXTI IOportin valinnan.
Jokainen keskeytys tai tapahtuma voidaan asettaa suojatuksi, jotta pääsy vain suojatulle ohjelmistolle on rajoitettu.

3.14

Syklisen redundanssitarkistuksen laskentayksikkö (CRC)
CRC-laskentayksikköä (syklinen redundanssitarkistus) käytetään CRC-koodin hakemiseen ohjelmoitavan polynomin avulla.
CRC-pohjaisia ​​tekniikoita käytetään muun muassa tiedonsiirron tai tallennuksen eheyden varmentamiseen. Standardin EN/IEC 60335-1 puitteissa ne tarjoavat keinon flash-muistin eheyden varmentamiseen. CRC-laskentayksikkö auttaa laskemaan ohjelmiston allekirjoituksen ajonaikana, jota verrataan linkkiaikana luotuun ja tiettyyn muistipaikkaan tallennettuun vertailuallekirjoitukseen.

DS13875 Rev 5

31/219
48

Toiminnallinen loppuview

STM32MP133C/F

3.15

Joustava muistiohjain (FMC)
FMC-ohjaimen pääominaisuudet ovat seuraavat: · Liitäntä staattisesti muistiin mapattuihin laitteisiin, mukaan lukien:
NOR-flash-muisti Staattinen tai pseudo-staattinen RAM-muisti (SRAM, PSRAM) NAND-flash-muisti, jossa on 4-bittinen/8-bittinen BCH-laitteisto-ECC · 8- ja 16-bittinen väyläleveys · Erillinen sirunvalinta jokaiselle muistipankille · Erillinen konfigurointi jokaiselle muistipankille · Kirjoitus-FIFO
FMC-konfiguraatiorekisterit voidaan tehdä suojatuiksi.

3.16

Kaksois-Quad-SPI-muistiliitäntä (QUADSPI)
QUADSPI on erikoistunut tietoliikenneliitäntä, joka on suunnattu yhden, kahden tai neljän SPI:n flash-muisteille. Se voi toimia missä tahansa seuraavista kolmesta tilasta: · Epäsuora tila: kaikki toiminnot suoritetaan QUADSPI-rekistereiden avulla. · Tilakyselytila: ulkoisen flash-muistin tilarekisteriä luetaan ja tallennetaan säännöllisesti.
keskeytys voidaan generoida lipun asettamisen yhteydessä. · Muistikartoitettu tila: ulkoinen flash-muisti kartoitetaan osoiteavaruuteen
ja järjestelmä näkee sen ikään kuin se olisi sisäinen muisti.
Sekä läpimenoaikaa että kapasiteettia voidaan kaksinkertaistaa kaksoisflash-tilassa, jossa kahta Quad-SPI-flash-muistia käytetään samanaikaisesti.
QUADSPI on kytketty viivelohkoon (DLYBQS), joka mahdollistaa yli 100 MHz:n ulkoisen datataajuuden tukemisen.
QUADSPI-konfiguraatiorekisterit voivat olla suojattuja, samoin kuin sen viivelohko.

3.17

Analogia-digitaalimuuntimet (ADC1, ADC2)
Laitteet sisältävät kaksi analogia-digitaalimuunninta, joiden resoluutio voidaan konfiguroida 12-, 10-, 8- tai 6-bittiseksi. Jokainen AD-muunnin jakaa jopa 18 ulkoista kanavaa ja suorittaa muunnoksia yksittäismuunnoksina tai skannaustilassa. Skannaustilassa automaattinen muunnos suoritetaan valitulle analogiatulojen ryhmälle.
Molemmissa ADC-laitteissa on suojattavat väyläliitännät.
Kutakin ADC:tä voi palvella DMA-ohjain, mikä mahdollistaa ADC-muunnettujen arvojen automaattisen siirron määränpäähän ilman ohjelmistotoimenpiteitä.
Lisäksi analoginen valvontatoiminto voi tarkasti valvoa muunnettua tilavuuttatage yhdestä, joistakin tai kaikista valituista kanavista. Keskeytys syntyy, kun muunnettu tilavuustage on ohjelmoitujen kynnysarvojen ulkopuolella.
A/D-muunnoksen ja ajastinten synkronoimiseksi AD-muuntimet voidaan laukaista millä tahansa ajastimista TIM1, TIM2, TIM3, TIM4, TIM6, TIM8, TIM15, LPTIM1, LPTIM2 ja LPTIM3.

32/219

DS13875 Rev 5

STM32MP133C/F

Toiminnallinen loppuview

3.18

Lämpötila-anturi
Laitteeseen on upotettu lämpötila-anturi, joka tuottaa tilavuusmittarin.tage (VTS), joka vaihtelee lineaarisesti lämpötilan mukaan. Tämä lämpötila-anturi on kytketty sisäisesti ADC2_INP12:een ja voi mitata laitteen ympäristön lämpötilaa välillä 40 - +125 °C ±2 %:n tarkkuudella.
Lämpötila-anturilla on hyvä lineaarisuus, mutta se on kalibroitava, jotta lämpötilamittauksen kokonaistarkkuus olisi hyvä. Koska lämpötila-anturin poikkeama vaihtelee sirusta toiseen prosessivaihteluiden vuoksi, kalibroimaton sisäinen lämpötila-anturi sopii sovelluksiin, jotka havaitsevat vain lämpötilan muutoksia. Lämpötila-anturin mittauksen tarkkuuden parantamiseksi ST kalibroi jokaisen laitteen erikseen tehtaalla. Lämpötila-anturin tehdaskalibrointitiedot tallennetaan ST:n OTP-alueelle, johon pääsee vain luku -tilassa.

3.19

Digitaalinen lämpötila-anturi (DTS)
Laitteisiin on integroitu taajuuslähtölämpötila-anturi. DTS laskee taajuuden LSE:n tai PCLK:n perusteella lämpötilatiedon antamiseksi.
Seuraavia toimintoja tuetaan: · keskeytyksen generointi lämpötilakynnyksen perusteella · herätyssignaalin generointi lämpötilakynnyksen perusteella

3.20
Huomautus:

VBAT-toiminta
VBAT-tehoalue sisältää RTC:n, vararekisterit ja vara-SRAM-muistin.
Akun keston optimoimiseksi tätä tehoaluetta syötetään VDD:llä, jos se on saatavilla, tai vol-korjaimella.tage syötetään VBAT-nastaan ​​(kun VDD-syöttöä ei ole). VBAT-virta kytketään päälle, kun PDR havaitsee VDD:n pudonneen PDR-tason alapuolelle.
VoitagVBAT-nastan e voidaan syöttää ulkoisesta akusta, superkondensaattorista tai suoraan VDD:stä. Jälkimmäisessä tapauksessa VBAT-tila ei ole toiminnassa.
VBAT-toiminto aktivoituu, kun VDD-jännitettä ei ole.
Mikään näistä tapahtumista (ulkoiset keskeytykset, TAMP tapahtuma tai reaaliaikakellon hälytys/tapahtumat) voivat suoraan palauttaa VDD-syötön ja pakottaa laitteen pois VBAT-toiminnasta. Siitä huolimatta TAMP Tapahtumia ja reaaliaikakellon (RTC) hälytystä/tapahtumia voidaan käyttää signaalin generointiin ulkoiselle piirille (yleensä PMIC), joka voi palauttaa VDD-syötön.

DS13875 Rev 5

33/219
48

Toiminnallinen loppuview

STM32MP133C/F

3.21

Voitage referenssipuskuri (VREFBUF)
Laitteet sisältävät äänenvoimakkuudentagreferenssipuskuri, jota voidaan käyttää tilavuusprosenttinatagADC-muuntimien referenssi ja myös tilavuustagulkoisten komponenttien referenssi VREF+-nastan kautta. VREFBUF voi olla suojattu. Sisäinen VREFBUF tukee neljää tilavuuttatagJännitteet: · 1.65 V · 1.8 V · 2.048 V · 2.5 V Ulkoinen jännitelähdetagReferenssiarvo voidaan syöttää VREF+-nastan kautta, kun sisäinen VREFBUF on pois päältä.
Kuva 4. Voitage viitepuskuri

VREFINT

+

–

VREF+

VSSA

MSv64430V1

3.22

Digitaalinen suodatin sigma-delta-modulaattorille (DFSDM)
Laitteet sisältävät yhden DFSDM:n, joka tukee kahta digitaalista suodinmoduulia ja neljää ulkoista sarjatulokanavaa (lähetin-vastaanotinta) tai vaihtoehtoisesti neljää sisäistä rinnakkaistuloa.
DFSDM liittää laitteeseen ulkoisia modulaattoreita ja suorittaa vastaanotettujen datavirtojen digitaalisen suodatuksen. Modulaattoreita käytetään analogisten signaalien muuntamiseen digitaalisiksi sarjamuotoisiksi virroiksi, jotka muodostavat DFSDM:n tulot.
DFSDM voi myös liittää PDM (pulssitiheysmodulaatio) -mikrofoneja ja suorittaa PDM-PCM-muunnoksen ja -suodatuksen (laitteistokiihdytettynä). DFSDM:ssä on valinnaiset rinnakkaiset datavirran tulot AD-muuntimista tai laitteen muistista (DMA/CPU-siirtojen kautta DFSDM:ään).
DFSDM-lähetin-vastaanottimet tukevat useita sarjaliitäntäformaatteja (jotta ne tukevat erilaisia ​​modulaattoreita). DFSDM:n digitaaliset suodinmoduulit suorittavat digitaalista käsittelyä käyttäjän määrittämien suodinparametrien mukaisesti jopa 24-bittisellä lopullisella ADC-resoluutiolla.

34/219

DS13875 Rev 5

STM32MP133C/F

Toiminnallinen loppuview

DFSDM-oheislaite tukee: · Neljää multipleksoitua digitaalista sarjaporttia:
Konfiguroitava SPI-liitäntä erilaisten modulaattoreiden liittämiseen Konfiguroitava Manchester-koodattu 1-johdinliitäntä PDM (pulssitiheysmodulaatio) Mikrofonitulo Maksimitulokellotaajuus jopa 20 MHz (10 MHz Manchester-koodaukselle) Kellolähtö modulaattoreille (0–20 MHz) · Vaihtoehtoiset tulot neljästä sisäisestä digitaalisesta rinnakkaiskanavasta (jopa 16-bittinen tuloresoluutio): Sisäiset lähteet: ADC-data tai muistidatavirrat (DMA) · Kaksi digitaalista suodinmoduulia säädettävällä digitaalisella signaalinkäsittelyllä: Sincx-suodin: suodatusjärjestys/tyyppi (1–5), ylivirtausampling-suhde (1–1024) integraattori: ylityksetampling-suhde (1–256) · Jopa 24-bittinen lähtödatan resoluutio, etumerkillinen lähtödatamuoto · Automaattinen datan offset-korjaus (käyttäjä tallentaa offsetin rekisteriin) · Jatkuva tai yksittäinen muunnos · Muunnoksen aloituksen laukaisee: ohjelmiston liipaisin sisäiset ajastimet ulkoiset tapahtumat muunnoksen aloitus synkronisesti ensimmäisen digitaalisen suodinmoduulin (DFSDM) kanssa · Analoginen vahtikoira, jossa on: matalan ja korkean arvon datakynnysrekisterit erillinen konfiguroitava Sincx-digitaalisuodatin (järjestys = 1–3,
ylityksetamp(kielisuhde = 1–32) tulo lopullisesta lähtödatasta tai valituista digitaalisista sarjaporttikanavista jatkuva valvonta riippumatta standardimuunnoksesta · Oikosulkuilmaisin saturoituneiden analogisten tuloarvojen havaitsemiseen (ala- ja yläalue): jopa 8-bittinen laskuri 1–256 peräkkäisen nollan tai ykkösen havaitsemiseen sarjadatavirrassa valvonta jatkuvasti jokaista tulosarjakanavaa · Katkossignaalin generointi analogisen vahtikoiran tapahtuman tai oikosulkuilmaisimen tapahtuman yhteydessä · Ääriarvojen ilmaisin: lopullisen muunnosdatan minimi- ja maksimiarvojen tallennus, päivitetty ohjelmistolla · DMA-kyky lukea lopullisen muunnosdatan · Keskeytykset: muunnoksen loppu, ylitys, analoginen vahtikoira, oikosulku, tulosarjakanavan kellon puuttuminen · "Tavalliset" tai "injektoidut" muunnokset: "Tavallisia" muunnoksia voidaan pyytää milloin tahansa tai jopa jatkuvassa tilassa
ilman että sillä on vaikutusta "injektoitujen" konversioiden ajoitukseen "injektoidut" konversiot tarkan ajoituksen ja korkean konversioprioriteettitason takaamiseksi

DS13875 Rev 5

35/219
48

Toiminnallinen loppuview

STM32MP133C/F

3.23

Tosi satunnaislukugeneraattori (RNG)
Laitteet sisältävät yhden satunnaislukugeneraattorin (RNG), joka tuottaa integroidun analogipiirin luomia 32-bittisiä satunnaislukuja.
RNG voidaan määritellä (ETZPC:ssä) siten, että siihen pääsee käsiksi vain suojatulla ohjelmistolla.
Todellinen satunnaislukugeneraattori (RNG) yhdistyy suojattuihin AES- ja PKA-oheislaitteisiin erillisen väylän kautta (jota suoritin ei voi lukea).

3.24

Kryptografiset ja hash-prosessorit (CRYP, SAES, PKA ja HASH)
Laitteet sisältävät yhden kryptografisen prosessorin, joka tukee edistyneitä kryptografisia algoritmeja, joita yleensä tarvitaan luottamuksellisuuden, todennuksen, tietojen eheyden ja kiistämättömyyden varmistamiseksi viestienvaihdossa vertaisyksikön kanssa.
Laitteissa on myös erillinen DPA-suojattu, suojattu AES 128- ja 256-bittinen avain (SAES) ja PKA-laitteistopohjainen salaus-/salauksenpurkukiihdytin, jossa on erillinen laitteistoväylä, johon suoritin ei pääse käsiksi.
CRYP:n pääominaisuudet: · DES/TDES (tietojen salausstandardi/kolminkertainen tietojen salausstandardi): ECB (sähköinen
koodikirja) ja CBC (salauslohkoketjutus) ketjutusalgoritmit, 64-, 128- tai 192-bittinen avain · AES (edistynyt salausstandardi): ECB-, CBC-, GCM-, CCM- ja CTR (laskuritila) ketjutusalgoritmit, 128-, 192- tai 256-bittinen avain
Universaalit HASH-pääominaisuudet: · SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3 (suojatut HASH-algoritmit) · HMAC
Kryptografinen kiihdytin tukee DMA-pyyntöjen luomista.
CRYP, SAES, PKA ja HASH voidaan määrittää (ETZPC:ssä) vain suojatun ohjelmiston käytettäviksi.

3.25

Käynnistys ja suojaus sekä OTP-hallinta (BSEC)
BSEC (käynnistys- ja suojaus- sekä OTP-ohjaus) on tarkoitettu ohjaamaan OTP-sulakerasiaa (kertakäyttöistä ohjelmoitavaa), jota käytetään laitteen konfiguroinnin ja suojausparametrien sulautettuun pysyvään tallennukseen. Jotkin BSEC:n osat on konfiguroitava siten, että niihin pääsee käsiksi vain suojattu ohjelmisto.
BSEC voi käyttää OTP-sanoja 256-bittisen HWKEY:n tallentamiseen SAES:lle (suojattu AES).

36/219

DS13875 Rev 5

STM32MP133C/F

Toiminnallinen loppuview

3.26

Ajastimet ja vahtikoirat
Laitteet sisältävät kaksi edistynyttä ajastinta, kymmenen yleiskäyttöistä ajastinta (joista seitsemän on suojattuja), kaksi perusajastinta, viisi virransäästöajastinta, kaksi valvontalaitetta ja neljä järjestelmäajastinta kussakin Cortex-A7-piirissä.
Kaikki ajastinlaskurit voidaan jäädyttää debug-tilassa.
Alla olevassa taulukossa vertaillaan edistyneen ohjauksen, yleiskäyttöisten, perus- ja virransäästöajastinten ominaisuuksia.

Ajastimen tyyppi

Ajastin

Taulukko 4. Ajastimen ominaisuuksien vertailu

Vastaresoluutio
sio

Laskurin tyyppi

Esijakajakerroin

DMA-pyynnön luonti

Kanavien tallentaminen/vertailu

Täydentävä tuotos

Max-liitäntä
kello (MHz)

Max
ajastin
kello (MHz)(1)

Edistynyt TIM1, -ohjaus TIM8

16-bittinen

Ylös, Mikä tahansa kokonaisluku alas, välillä 1 ylös/alas ja 65536

Kyllä

TIM2 TIM5

32-bittinen

Ylös, Mikä tahansa kokonaisluku alas, välillä 1 ylös/alas ja 65536

Kyllä

TIM3 TIM4

16-bittinen

Ylös, Mikä tahansa kokonaisluku alas, välillä 1 ylös/alas ja 65536

Kyllä

Mikä tahansa kokonaisluku

TIM12(2) 16-bittinen

Ylös 1:n välillä

Ei

Kenraali

ja 65536

tarkoitus

TIM13(2) TIM14(2)

16-bittinen

Mikä tahansa kokonaisluku ylöspäin välillä 1
ja 65536

Ei

Mikä tahansa kokonaisluku

TIM15(2) 16-bittinen

Ylös 1:n välillä

Kyllä

ja 65536

TIM16(2) TIM17(2)

16-bittinen

Mikä tahansa kokonaisluku ylöspäin välillä 1
ja 65536

Kyllä

Perus

TIM6, TIM7

16-bittinen

Mikä tahansa kokonaisluku ylöspäin välillä 1
ja 65536

Kyllä

LPTIM1,

Vähätehoinen

LPTIM2(2), LPTIM3(2),
LPTIM4,

16-bittinen

1, 2, 4, 8, ylös 16, 32, 64,
128

Ei

LPTIM5

6

4

104.5

209

4

Ei

104.5

209

4

Ei

104.5

209

2

Ei

104.5

209

1

Ei

104.5

209

2

1

104.5

209

1

1

104.5

209

0

Ei

104.5

209

1(3)

Ei

104.5 104.5

1. Ajastimen maksimikellotaajuus on jopa 209 MHz RCC:n TIMGxPRE-bitistä riippuen. 2. Suojattava ajastin. 3. LPTIM:ssä ei ole kaappauskanavaa.

DS13875 Rev 5

37/219
48

Toiminnallinen loppuview

STM32MP133C/F

3.26.1 3.26.2 3.26.3

Edistyneet ajastimet (TIM1, TIM8)
Edistyksellisen ohjauksen ajastimet (TIM1, TIM8) voidaan nähdä kolmivaiheisina PWM-generaattoreina, jotka on multipleksoitu kuudelle kanavalle. Niillä on toisiaan täydentävät PWM-lähdöt, joihin on ohjelmoitavia viiveaikoja. Niitä voidaan pitää myös täydellisinä yleiskäyttöisinä ajastimina. Niiden neljää itsenäistä kanavaa voidaan käyttää: · tulosignaalin sieppaukseen · lähdön vertailuun · PWM-generointiin (reuna- tai keskitasapainotetut tilat) · yksipulssitilan lähtöön
Jos ne konfiguroidaan vakiomuotoisiksi 16-bittisiksi ajastimiksi, niillä on samat ominaisuudet kuin yleiskäyttöisillä ajastimilla. Jos ne konfiguroidaan 16-bittisiksi PWM-generaattoreiksi, niillä on täysi modulointikyky (0–100 %).
Edistyksellisen ohjauksen ajastin voi toimia yhdessä yleiskäyttöisten ajastinten kanssa ajastinlinkkiominaisuuden kautta synkronointia tai tapahtumien ketjutusta varten.
TIM1 ja TIM8 tukevat itsenäistä DMA-pyyntöjen luomista.
Yleiskäyttöiset ajastimet (TIM2, TIM3, TIM4, TIM5, TIM12, TIM13, TIM14, TIM15, TIM16, TIM17)
STM32MP133C/F-laitteissa on kymmenen synkronoitavaa yleiskäyttöistä ajastinta (katso erot taulukosta 4). · TIM2, TIM3, TIM4, TIM5
TIM 2 ja TIM5 perustuvat 32-bittiseen automaattiseen uudelleenlataukseen ylös/alas -laskuriin ja 16-bittiseen esijakajaan, kun taas TIM3 ja TIM4 perustuvat 16-bittiseen automaattiseen uudelleenlataukseen ylös/alas -laskuriin ja 16-bittiseen esijakajaan. Kaikissa ajastimissa on neljä itsenäistä kanavaa tulosignaalin sieppausta/lähtövertailua, PWM- tai yksipulssilähdölle. Tämä tarjoaa jopa 16 tulosignaalin sieppausta/lähtövertailua/PWM-moduulia suurimmissa paketeissa. Nämä yleiskäyttöiset ajastimet voivat toimia yhdessä tai muiden yleiskäyttöisten ajastimien ja edistyneiden ohjausajastimien TIM1 ja TIM8 kanssa ajastinlinkkiominaisuuden kautta synkronointia tai tapahtumien ketjuttamista varten. Mitä tahansa näistä yleiskäyttöisistä ajastimista voidaan käyttää PWM-lähtöjen tuottamiseen. TIM2-, TIM3-, TIM4- ja TIM5-malleilla on kaikilla itsenäinen DMA-pyyntöjen generointi. Ne pystyvät käsittelemään kvadratuuri- (inkrementaalisia) enkooderisignaaleja ja digitaalilähtöjä yhdestä neljään Hall-anturista. · TIM12, TIM13, TIM14, TIM15, TIM16, TIM17 Nämä ajastimet perustuvat 16-bittiseen automaattiseen uudelleenlatauslaskuriin ja 16-bittiseen esijakajaan. TIM13:ssa, TIM14:ssä, TIM16:ssa ja TIM17:ssä on yksi itsenäinen kanava, kun taas TIM12:ssa ja TIM15:ssä on kaksi itsenäistä kanavaa tulosignaalin sieppausta/lähtösignaalin vertailua, PWM- tai yksipulssilähtöä varten. Ne voidaan synkronoida täysimittaisten yleiskäyttöisten ajastinten TIM2:n, TIM3:n, TIM4:n ja TIM5:n kanssa tai käyttää yksinkertaisina aika-asteikoina. Jokainen näistä ajastimista voidaan määrittää (ETZPC:ssä) siten, että niitä voi käyttää vain suojattu ohjelmisto.
Perusajastimet (TIM6 ja TIM7)
Näitä ajastimia käytetään pääasiassa yleisenä 16-bittisenä aikaperusarvona.
TIM6 ja TIM7 tukevat itsenäistä DMA-pyyntöjen luomista.

38/219

DS13875 Rev 5

STM32MP133C/F

Toiminnallinen loppuview

3.26.4
3.26.5 3.26.6

Vähävirtaiset ajastimet (LPTIM1, LPTIM2, LPTIM3, LPTIM4, LPTIM5)
Jokaisella virransäästöajastimella on itsenäinen kello, ja se toimii myös pysäytystilassa, jos sitä kellottaa LSE, LSI tai ulkoinen kello. LPTIMx pystyy herättämään laitteen pysäytystilasta.
Nämä pienitehoiset ajastimet tukevat seuraavia ominaisuuksia: · 16-bittinen ylöspäin suuntautuva laskuri 16-bittisellä automaattisella uudelleenlatausrekisterillä · 16-bittinen vertailurekisteri · Konfiguroitava lähtö: pulssi, PWM · Jatkuva/kertakäyttöinen tila · Valittava ohjelmisto-/laitteistotulon liipaisu · Valittava kellolähde:
sisäinen kellolähde: LSE, LSI, HSI tai APB kello ulkoinen kellolähde LPTIM-tulon kautta (toimii myös ilman sisäistä kelloa)
lähde käynnissä, pulssilaskurisovelluksen käyttämä) · Ohjelmoitava digitaalinen häiriösuodatin · Enkooderitila
LPTIM2 ja LPTIM3 voidaan määrittää (ETZPC:ssä) vain suojatun ohjelmiston käytettäviksi.
Itsenäiset vahtikoirat (IWDG1, IWDG2)
Itsenäinen vahtikoira perustuu 12-bittiseen alaslaskuriin ja 8-bittiseen esijakajaan. Sitä kellotetaan itsenäisestä 32 kHz:n sisäisestä RC:stä (LSI), ja koska se toimii itsenäisesti pääkellosta, se voi toimia pysäytys- ja valmiustilassa. IWDG:tä voidaan käyttää vahtikoirana laitteen nollaamiseen ongelman ilmetessä. Se on laitteisto- tai ohjelmistokonfiguroitavissa optiotavujen avulla.
IWDG1 voidaan määritellä (ETZPC:ssä) vain suojatun ohjelmiston käytettävissä olevaksi.
Yleiset ajastimet (Cortex-A7 CNT)
Cortex-A7:n sisään upotetut Cortex-A7:n yleiset ajastimet saavat arvoa järjestelmän ajoituksen generoinnista (STGEN).
Cortex-A7-prosessori tarjoaa seuraavat ajastimet: · fyysinen ajastin käytettäväksi suojatuissa ja suojaamattomissa tiloissa
Fyysisen ajastimen rekisterit on varattu suojattujen ja suojaamattomien kopioiden tarjoamiseksi. · virtuaaliajastin suojaamattomissa tiloissa käytettäväksi · fyysinen ajastin hypervisor-tilassa käytettäväksi
Yleiset ajastimet eivät ole muistiin kartoitettuja oheislaitteita, ja niihin pääsee käsiksi vain tietyillä Cortex-A7-apuprosessorin ohjeilla (cp15).

3.27

Järjestelmäajastimen generointi (STGEN)
Järjestelmän ajoituksen generointi (STGEN) luo aikalaskenta-arvon, joka tarjoaa yhdenmukaisen view aikaa kaikille Cortex-A7-yleisille ajastimille.

DS13875 Rev 5

39/219
48

Toiminnallinen loppuview

STM32MP133C/F

Järjestelmän ajoituksen generoinnilla on seuraavat keskeiset ominaisuudet: · 64-bittinen leveys kaatumisongelmien välttämiseksi · Aloitus nollasta tai ohjelmoitavasta arvosta · Ohjaus-APB-liitäntä (STGENC), jonka avulla ajastin voidaan tallentaa ja palauttaa
virrankatkotapahtumien yli · Vain luku -tilassa oleva APB-rajapinta (STGENR), jonka avulla muut kuin
suojatut ohjelmistot ja virheenkorjaustyökalut · Ajastimen arvon kasvu, joka voidaan pysäyttää järjestelmän virheenkorjauksen aikana
STGENC voidaan määritellä (ETZPC:ssä) siten, että siihen pääsee käsiksi vain suojatulla ohjelmistolla.

3.28

Reaaliaikainen kello (RTC)
RTC tarjoaa automaattisen herätyksen kaikkien virransäästötilojen hallintaan. RTC on itsenäinen BCD-ajastin/laskuri ja tarjoaa kellonajan/kalenterin ohjelmoitavilla hälytyskeskeytyksillä.
RTC sisältää myös ajoittaisen ohjelmoitavan herätyslipun, jolla on keskeytysominaisuus.
Kaksi 32-bittistä rekisteriä sisältävät sekunnit, minuutit, tunnit (12- tai 24-tunnin muodossa), päivän (viikonpäivä), päivämäärän (kuukaudenpäivä), kuukauden ja vuoden ilmaistuna binäärikoodatussa desimaalimuodossa (BCD). Myös sekuntien osien arvo on saatavilla binäärimuodossa.
Binaaritilaa tuetaan ohjelmistoajurien hallinnan helpottamiseksi.
28., 29. (karkausvuosi), 30. ja 31. päivän kuukausien kompensaatiot suoritetaan automaattisesti. Myös kesäajan kompensaatio voidaan suorittaa.
Lisärekisterit 32-bittisissä rekistereissä sisältävät ohjelmoitavat hälytyksen osasekunnit, sekunnit, minuutit, tunnit, päivän ja päivämäärän.
Digitaalinen kalibrointitoiminto kompensoi kideoskillaattorin tarkkuuden mahdolliset poikkeamat.
Varaverkkotunnuksen nollauksen jälkeen kaikki RTC-rekisterit on suojattu mahdollisilta loiskirjoituskäytöiltä ja suojattu suojatulla käytöllä.
Niin kauan kuin syöttötilavuustagJos e pysyy toiminta-alueella, reaaliaikainen kello (RTC) ei pysähdy koskaan laitteen tilasta (käyttötila, virransäästötila tai nollaus).
RTC:n pääominaisuudet ovat seuraavat: · Kalenteri, jossa on sekunnin osat, sekunnit, minuutit, tunnit (12- tai 24-tuntimuodossa), päivä (päivä)
viikko), päivämäärä (kuukauden päivä), kuukausi ja vuosi · Kesäajan kompensointi ohjelmoitavissa ohjelmistolla · Ohjelmoitava hälytys keskeytystoiminnolla. Hälytyksen voi laukaista mikä tahansa
kalenterikenttien yhdistelmä. · Automaattinen herätysyksikkö luo säännöllisen lipun, joka laukaisee automaattisen herätyksen
keskeytys · Referenssikellon tunnistus: tarkempi toisen lähteen kello (50 tai 60 Hz) voidaan
käytetään kalenterin tarkkuuden parantamiseen. · Tarkka synkronointi ulkoisen kellon kanssa sekunnin osittaisen siirron avulla · Digitaalinen kalibrointipiiri (jaksollinen laskurin korjaus): 0.95 ppm:n tarkkuus, saatu
muutaman sekunnin kalibrointi-ikkuna

40/219

DS13875 Rev 5

STM32MP133C/F

Toiminnallinen loppuview

· Timestamp tapahtumien tallennustoiminto · SWKEY:n tallennus RTC-varmuuskopiorekistereihin, joilla on suora väyläyhteys SAE:hen (ei
CPU:n luettavissa) · Peitettävät keskeytykset/tapahtumat:
Hälytys A Hälytys B Herätyksen keskeytysaikaamp · TrustZone-tuki: täysin suojattava reaaliaikainen kellohälytys A, hälytys B, herätysajastin ja aikavyöhykeamp yksilöllinen turvallinen tai suojaamaton
RTC-kalibrointi konfiguraatiossa suojatussa tai suojaamattomassa konfiguraatiossa

3.29

Tamper ja vararekisterit (TAMP)
32 x 32-bittiset varmuuskopiorekisterit säilyvät kaikissa virransäästötiloissa ja myös VBAT-tilassa. Niitä voidaan käyttää arkaluonteisten tietojen tallentamiseen, koska niiden sisältö on suojattuamper-ilmaisupiiri.
Seitsemän tamptulonastat ja viisi tamper-lähtönastat ovat saatavilla anti-t-suojausta vartenamper-havaitseminen. Ulkoinen tampNastat voidaan konfiguroida reunan tunnistukseen, reunan ja tason tunnistukseen, tason tunnistukseen suodatuksella tai aktiiviseen tunnistukseen.ampjoka lisää turvallisuustasoa tarkistamalla automaattisesti, että tampNastat eivät ole ulkoisesti auki tai oikosulussa.
TAMP pääominaisuudet · 32 varmuuskopiorekisteriä (TAMP_BKPxR) toteutettuna jäljellä olevaan RTC-alueeseen
VBAT käynnistää, kun VDD-virta on katkaistu · 12 tampkäytettävissä olevia nastaa (seitsemän tuloa ja viisi lähtöä) · Mikä tahansa tamper-tunnistus voi tuottaa RTC-aikaviiveenamp tapahtuma. · Mikä tahansa tampTunnistus poistaa varmuuskopiorekisterit. · TrustZone-tuki:
Tampsuojattu tai suojaamaton kokoonpano Varmuuskopiointi rekisteröi kokoonpanon kolmeen konfiguroitavaan kokoiseen alueeseen:
. yksi luku-/kirjoitussuojattu alue . yksi kirjoitussuojattu/lukusuojaamaton alue . yksi luku-/kirjoitussuojaamaton alue · Monotoninen laskuri

3.30

Integroitujen piirien väliset rajapinnat (I2C1, I2C2, I2C3, I2C4, I2C5)
Laitteet sisältävät viisi I2C-liitäntää.
I2C-väyläliitäntä käsittelee STM32MP133C/F:n ja sarjamuotoisen I2C-väylän välistä tiedonsiirtoa. Se ohjaa kaikkea I2C-väyläkohtaista sekvensointia, protokollaa, arbitraatiota ja ajoitusta.

DS13875 Rev 5

41/219
48

Toiminnallinen loppuview

STM32MP133C/F

I2C-oheislaite tukee: · I2C-väyläspesifikaatioiden ja käyttöoppaan version 5 yhteensopivuus:
Orja- ja isäntätilat, monimasterointimahdollisuus Vakiotila (Sm), bittinopeus jopa 100 kbit/s Nopea tila (Fm), bittinopeus jopa 400 kbit/s Nopea tila Plus (Fm+), bittinopeus jopa 1 Mbit/s ja 20 mA:n lähtövirta taajuusmuuttajan I/O:t 7-bittinen ja 10-bittinen osoitetila, useita 7-bittisiä orjaosoitteita Ohjelmoitavat asennus- ja pitoajat Valinnainen kellon venytys · Järjestelmänhallintaväylän (SMBus) spesifikaation rev 2.0 yhteensopivuus: Laitteiston PEC (pakettivirheiden tarkistus) luonti ja varmennus ACK:lla
ohjaus Osoitteenratkaisuprotokollan (ARP) tuki SMBus-hälytys · Yhteensopivuus tehonhallinnan protokollan (PMBusTM) spesifikaation rev 1.1 kanssa · Itsenäinen kello: useiden riippumattomien kellolähteiden valinta, jonka ansiosta I2C-tiedonsiirtonopeus on riippumaton PCLK:n uudelleenohjelmoinnista · Herätys pysäytystilasta osoitteen täsmäämisen yhteydessä · Ohjelmoitavat analogiset ja digitaaliset kohinasuodattimet · 1-tavuinen puskuri DMA-ominaisuudella
I2C3, I2C4 ja I2C5 voidaan määrittää (ETZPC:ssä) vain suojatun ohjelmiston käytettävissä oleviksi.

3.31

Yleiskäyttöinen synkroninen asynkroninen vastaanotin-lähetin (USART1, USART2, USART3, USART6 ja UART4, UART5, UART7, UART8)
Laitteissa on neljä sisäänrakennettua yleismallista synkronista vastaanotinlähetintä (USART1, USART2, USART3 ja USART6) ja neljä yleismallista asynkronista vastaanotinlähetintä (UART4, UART5, UART7 ja UART8). Katso alla olevasta taulukosta yhteenveto USARTx- ja UARTx-ominaisuuksista.
Nämä liitännät tarjoavat asynkronisen tiedonsiirron, IrDA SIR ENDEC -tuen, moniprosessoritiedonsiirtotilan, yksijohtimisen vuorosuuntaisen tiedonsiirtotilan ja LIN-master/slave-ominaisuuden. Ne mahdollistavat CTS- ja RTS-signaalien laitteistohallinnan sekä RS485-ajurin käyttöönoton. Ne pystyvät kommunikoimaan jopa 13 Mbit/s nopeudella.
USART1, USART2, USART3 ja USART6 tarjoavat myös älykorttitilan (ISO 7816 -yhteensopiva) ja SPI:n kaltaisen tiedonsiirto-ominaisuuden.
Kaikilla USART-laitteilla on CPU-kellosta riippumaton kelloalue, jonka avulla USARTx voi herättää STM32MP133C/F-laitteen pysäytystilasta jopa 200 kbaudin baudinopeuksilla. Herätystapahtumat pysäytystilasta ovat ohjelmoitavissa ja ne voivat olla:
· aloitusbitin tunnistus
· mikä tahansa vastaanotettu datakehys
· tietty ohjelmoitu datakehys

42/219

DS13875 Rev 5

STM32MP133C/F

Toiminnallinen loppuview

DMA-ohjain voi palvella kaikkia USART-liitäntöjä.

Taulukko 5. USART/UART-ominaisuudet

USART-tilat/ominaisuudet(1)

USART1/2/3/6

UART4/5/7/8

Laitteiston virtauksen hallinta modeemille

X

X

Jatkuva viestintä DMA: n avulla

X

X

Moniprosessorinen tiedonsiirto

X

X

Synkroninen SPI-tila (master/slave)

X

–

Älykorttitila

X

–

Yksijohtiminen puolidupleksi-tiedonsiirto IrDA SIR ENDEC -lohko

X

X

X

X

LIN-tila

X

X

Kaksoiskelloalue ja herätys virransäästötilasta

X

X

Vastaanottimen aikakatkaisun keskeytys Modbus-tiedonsiirrossa

X

X

X

X

Automaattinen tiedonsiirtonopeuden tunnistus

X

X

Ohjain käyttöön

X

X

USART-datan pituus

7, 8 ja 9 bittiä

1. X = tuettu.

USART1 ja USART2 voidaan määrittää (ETZPC:ssä) vain suojatun ohjelmiston käytettäviksi.

3.32

Sarjalliset oheislaiteliitännät (SPI1, SPI2, SPI3, SPI4, SPI5) ja integroidut ääniliitännät (I2S1, I2S2, I2S3, I2S4)
Laitteissa on jopa viisi SPI:tä (SPI2S1, SPI2S2, SPI2S3, SPI2S4 ja SPI5), jotka mahdollistavat jopa 50 Mbit/s tiedonsiirron master- ja slave-tiloissa, half-duplex-, full-duplex- ja simplex-tiloissa. 3-bittinen esijakaja tarjoaa kahdeksan master-tilan taajuutta ja kehys on konfiguroitavissa 4–16 bittiin. Kaikki SPI-liitännät tukevat NSS-pulssitilaa, TI-tilaa, laitteistopohjaista CRC-laskentaa ja 8-bittisten upotettujen Rx- ja Tx-FIFO-piirien kertolaskua DMA-ominaisuudella.
I2S1, I2S2, I2S3 ja I2S4 on multipleksoitu SPI1:n, SPI2:n, SPI3:n ja SPI4:n kanssa. Niitä voidaan käyttää master- tai slave-tilassa, full-duplex- ja half-duplex-tiedonsiirtotiloissa, ja ne voidaan konfiguroida toimimaan 16- tai 32-bittisellä resoluutiolla tulo- tai lähtökanavana. ÄänisignaalitampTuetut taajuudet 8 kHz:stä 192 kHz:iin ovat tuettuja. Kaikki I2S-liitännät tukevat useita 8-bittisiä upotettuja Rx- ja Tx-FIFO-piirejä DMA-ominaisuudella.
SPI4 ja SPI5 voidaan määrittää (ETZPC:ssä) vain suojatun ohjelmiston käytettäviksi.

3.33

Sarjaääniliitännät (SAI1, SAI2)
Laitteet sisältävät kaksi SAI:ta, jotka mahdollistavat useiden stereo- tai monoääniprotokollien suunnittelun.

DS13875 Rev 5

43/219
48

Toiminnallinen loppuview

STM32MP133C/F

kuten I2S, LSB tai MSB-tasaus, PCM/DSP, TDM tai AC'97. SPDIF-lähtö on käytettävissä, kun äänilohko on konfiguroitu lähettimeksi. Tämän joustavuuden ja uudelleenkonfiguroitavuuden saavuttamiseksi jokainen SAI sisältää kaksi itsenäistä äänialilohkoa. Jokaisella lohkolla on oma kellogeneraattori ja I/O-linjan ohjain. ÄäniampTuetaan jopa 192 kHz:n äänitaajuuksia. Lisäksi sisäänrakennetun PDM-liitännän ansiosta voidaan tukea jopa kahdeksaa mikrofonia. SAI voi toimia master- tai slave-kokoonpanossa. Äänilohkot voivat olla joko vastaanottimia tai lähettimiä, ja ne voivat toimia synkronisesti tai asynkronisesti (toiseen nähden). SAI voidaan liittää muihin SAI-yksiköihin synkronista toimintaa varten.

3.34

SPDIF-vastaanottimen liitäntä (SPDIFRX)
SPDIFRX on suunniteltu vastaanottamaan S/PDIF-virtaa IEC-60958- ja IEC-61937-standardien mukaisesti. Nämä standardit tukevat yksinkertaisia ​​stereoäänivirtoja jopa korkeisiin taajuusalueisiin.ampja pakattu monikanavainen surround-ääni, kuten Dolbyn tai DTS:n määrittelemä (enintään 5.1).
SPDIFRX:n pääominaisuudet ovat seuraavat: · Jopa neljä tuloa käytettävissä · Automaattinen symbolinopeuden tunnistus · Suurin symbolinopeus: 12.288 MHz · Stereovirran tuki 32–192 kHz · Äänen tuki standardien IEC-60958 ja IEC-61937 mukaisesti, kuluttajasovellukset · Pariteettibittien hallinta · Tiedonsiirto DMA:n avulla äänisignaaleilleamples · DMA:n käyttö ohjaus- ja käyttäjäkanavatietojen käsittelyyn · Keskeytysominaisuudet
SPDIFRX-vastaanotin tarjoaa kaikki tarvittavat ominaisuudet symbolinopeuden havaitsemiseen ja tulevan datavirran dekoodaamiseen. Käyttäjä voi valita halutun SPDIF-tulon, ja kun kelvollinen signaali on saatavilla, SPDIFRX jatkaaampvastaanottaa saapuvan signaalin, dekoodaa Manchester-virran ja tunnistaa kehykset, alikehykset ja lohkoelementit. SPDIFRX toimittaa suorittimelle dekoodatun datan ja siihen liittyvät tilaliput.
SPDIFRX tarjoaa myös signaalin nimeltä spdif_frame_sync, joka vaihtaa S/PDIF-alikuvanopeutta, jota käytetään tarkan s:n laskemiseen.ampkelloajoalgoritmien nopeus.

3.35

Suojatut digitaaliset tulo-/lähtöliitännät MultiMediaCard-korteille (SDMMC1, SDMMC2)
Kaksi suojattua digitaalista MultiMediaCard-liitäntää (SDMMC) tarjoavat rajapinnan AHB-väylän ja SD-muistikorttien, SDIO-korttien ja MMC-laitteiden välille.
SDMMC:n ominaisuuksiin kuuluvat seuraavat: · Yhteensopivuus Embedded MultiMediaCard System Specification Version 5.1:n kanssa
Kortti tukee kolmea eri tietoväylätilaa: 1-bittinen (oletus), 4-bittinen ja 8-bittinen

44/219

DS13875 Rev 5

STM32MP133C/F

Toiminnallinen loppuview

(HS200 SDMMC_CK -nopeus rajoitettu suurimpaan sallittuun I/O-nopeuteen) (HS400:aa ei tueta)
· Täysi yhteensopivuus aiempien MultiMediaCard-versioiden kanssa (taaksepäin yhteensopiva)
· Täysi yhteensopivuus SD-muistikortin version 4.1 kanssa (SDR104 SDMMC_CK -nopeus rajoitettu sallittuun suurimpaan I/O-nopeuteen, SPI-tilaa ja UHS-II-tilaa ei tueta)
· Täysi yhteensopivuus SDIO-kortin version 4.0 kanssa. Kortti tukee kahta eri tietoväylätilaa: 1-bittinen (oletus) ja 4-bittinen (SDR104 SDMMC_CK -nopeus rajoitettu suurimpaan sallittuun I/O-nopeuteen, SPI-tilaa ja UHS-II-tilaa ei tueta).
· Tiedonsiirto jopa 208 Mbyte/s 8-bittisessä tilassa (riippuen suurimmasta sallitusta I/O-nopeudesta)
· Data- ja komentolähtö mahdollistaa signaalien ohjaamisen ulkoisille kaksisuuntaisille ohjaimille
· SDMMC-isäntäliitäntään upotettu erillinen DMA-ohjain, joka mahdollistaa nopeat tiedonsiirrot liitännän ja SRAM-muistin välillä
· IDMA-linkitetyn listan tuki
· SDMMC1:lle ja SDMMC2:lle erilliset virtalähteet VDDSD1 ja VDDSD2, mikä poistaa tarpeen asettaa tasonsiirrin SD-korttiliitäntään UHS-I-tilassa
Vain jotkin SDMMC1:n ja SDMMC2:n GPIO-liitännät ovat käytettävissä erillisessä VDDSD1- tai VDDSD2-syöttönastassa. Nämä ovat osa SDMMC1:n ja SDMMC2:n oletuskäynnistyksen GPIO-liitäntöjä (SDMMC1: PC[12:8], PD[2], SDMMC2: PB[15,14,4,3], PE3, PG6). Ne voidaan tunnistaa vaihtoehtoisten toimintojen taulukosta signaaleista, joissa on "_VSD1"- tai "_VSD2"-liite.
Jokainen SDMMC on kytketty viivelohkoon (DLYBSD), joka mahdollistaa yli 100 MHz:n ulkoisen datataajuuden tukemisen.
Molemmissa SDMMC-liitännöissä on suojattavat konfigurointiportit.

3.36

Ohjausalueen verkko (FDCAN1, FDCAN2)
Ohjainalueverkon (CAN) alijärjestelmä koostuu kahdesta CAN-moduulista, jaetusta RAM-viestimuistista ja kellokalibrointiyksiköstä.
Molemmat CAN-moduulit (FDCAN1 ja FDCAN2) ovat ISO 11898-1 -standardin (CAN-protokollaspesifikaatio versio 2.0 osa A, B) ja CAN FD -protokollaspesifikaatio versio 1.0 -standardin mukaisia.
10 kilotavun kokoinen RAM-viestimuisti toteuttaa suodattimet, vastaanotto-FIFOt, vastaanottopuskurit, lähetystapahtumien FIFOt ja lähetyspuskurit (sekä TTCAN-liipaisimet). Tämä RAM-viestimuisti jaetaan kahden FDCAN1- ja FDCAN2-moduulin kesken.
Yhteinen kellokalibrointiyksikkö on valinnainen. Sitä voidaan käyttää kalibroidun kellon luomiseen sekä FDCAN1:lle että FDCAN2:lle HSI:n sisäisestä RC-oskillaattorista ja PLL:stä arvioimalla FDCAN1:n vastaanottamia CAN-viestejä.

DS13875 Rev 5

45/219
48

Toiminnallinen loppuview

STM32MP133C/F

3.37

Universal serial bus high-speed host (USBH)
Laitteet sisältävät yhden nopean USB-isännän (jopa 480 Mbit/s) ja kaksi fyysistä porttia. USBH tukee sekä hitaita, täysnopeuksisia (OHCI) että nopeita (EHCI) toimintoja itsenäisesti kummassakin portissa. Se integroi kaksi lähetin-vastaanotinta, joita voidaan käyttää joko hitaaseen (1.2 Mbit/s), täyteen nopeuteen (12 Mbit/s) tai nopeaan toimintaan (480 Mbit/s). Toinen nopea lähetin-vastaanotin on jaettu OTG-high-speed-liitännän kanssa.
USBH on yhteensopiva USB 2.0 -spesifikaation kanssa. USBH-ohjaimet vaativat erillisiä kelloja, jotka generoi PLL USB:n nopean PHY:n sisällä.

3.38

USB-nopea OTG-liitäntä mukana
Laitteet sisältävät yhden nopean (jopa 480 Mbit/s) USB OTG -laitteen/isännän/OTG-oheislaitteen. OTG tukee sekä täyden että nopeaa toimintaa. Nopeaa toimintaa (480 Mbit/s) varten tarkoitettu lähetin-vastaanotin jaetaan USB-isännän toisen portin kanssa.
USB OTG HS on yhteensopiva USB 2.0- ja OTG 2.0 -spesifikaation kanssa. Siinä on ohjelmistolla konfiguroitavat päätepisteasetukset ja se tukee keskeytys-/jatkamistoimintoa. USB OTG -ohjaimet vaativat erillisen 48 MHz:n kellotaajuuden, jonka PLL generoi RCC:n sisällä tai USB:n nopean PHY:n sisällä.
USB OTG HS:n pääominaisuudet on lueteltu alla: · Yhdistetty Rx- ja Tx-FIFO-koko 4 kt dynaamisella FIFO-koolla · SRP- (session request protocol) ja HNP- (host negotiation protocol) -tuki · Kahdeksan kaksisuuntaista päätepistettä · 16 isäntäkanavaa jaksottaisella OUT-tuella · Ohjelmistollisesti konfiguroitavissa OTG1.3- ja OTG2.0-toimintatiloihin · USB 2.0 LPM -tuki (linkin virranhallinta) · Akun latausmäärityksen version 1.2 tuki · HS OTG PHY -tuki · Sisäinen USB DMA · Sisäinen HNP/SNP/IP (ei tarvita ulkoista vastusta) · OTG/Host-tiloissa tarvitaan virtakytkin, jos väylästä virtaa saavat laitteet ovat...
yhdistetty.
USB OTG -määritysportti voi olla suojattu.

46/219

DS13875 Rev 5

STM32MP133C/F

Toiminnallinen loppuview

3.39

Gigabit Ethernet MAC -liitännät (ETH1, ETH2)
Laitteet tarjoavat kaksi IEEE-802.3-2002 -yhteensopivaa gigabitin mediapääsyn ohjainta (GMAC) Ethernet-lähiverkkotiedonsiirtoon alan standardin mukaisen medium-independent-liitännän (MII), reduced medium-independent-liitännän (RMII) tai reduced gigabitin medium-independent-liitännän (RGMII) kautta.
Laitteet vaativat ulkoisen fyysisen liitäntälaitteen (PHY) yhteyden muodostamiseksi fyysiseen LAN-väylään (kierretty parikaapeli, kuitu jne.). PHY on kytketty laiteporttiin käyttämällä 17 signaalia MII:lle, 7 signaalia RMII:lle tai 13 signaalia RGMII:lle, ja sitä voidaan kellottaa käyttämällä 25 MHz:n (MII, RMII, RGMII) tai 125 MHz:n (RGMII) taajuutta STM32MP133C/F:stä tai PHY:stä.
Laitteissa on seuraavat ominaisuudet: · Toimintatilat ja PHY-liitännät
10, 100 ja 1000 Mbit/s tiedonsiirtonopeudet Tukee sekä full-duplex- että half-duplex-toimintoja MII-, RMII- ja RGMII-PHY-liitännät · Suoristuksen ohjaus Monikerroksinen Pakettisuodatus: MAC-suodatus lähteessä (SA) ja kohteessa (DA)
osoite täydellisellä ja hash-suodattimella, VLAN tag-pohjainen suodatus täydellisellä ja hajautussuodattimella, kerroksen 3 suodatus IP-lähde- (SA) tai kohde- (DA) -osoitteen perusteella, kerroksen 4 suodatus lähde- (SP) tai kohde- (DP) portin perusteella. Kaksinkertainen VLAN-käsittely: jopa kahden VLANin lisääminen. tags lähetyspolulla, tag Suodatus vastaanottopolulla IEEE 1588-2008/PTPv2 -tuki Tukee verkkotilastoja RMON/MIB-laskureilla (RFC2819/RFC2665) · Laitteiston kuormituksen purkukäsittely Johdanto-osan ja kehyksen alun (SFD) lisäys tai poisto Eheyden tarkistussumman purkumoottori IP-otsikolle ja TCP/UDP/ICMP-hyötykuormalle: lähetyksen tarkistussumman laskenta ja lisäys, vastaanoton tarkistussumman laskenta ja vertailu Automaattinen ARP-pyyntövastaus laitteen MAC-osoitteen kanssa TCP-segmentointi: suurten lähetettyjen TCP-pakettien automaattinen jakaminen useisiin pieniin paketteihin · Virransäästötila Energiatehokas Ethernet (standardi IEEE 802.3az-2010) Etäherätyspakettien ja AMD Magic PacketTM -tunnistus
Sekä ETH1 että ETH2 voidaan ohjelmoida suojatuiksi. Suojattuna AXI-rajapinnan kautta tapahtuvat tapahtumat ovat suojattuja, ja konfiguraatiorekistereitä voidaan muokata vain suojatuilla käyttöoikeuksilla.

DS13875 Rev 5

47/219
48

Toiminnallinen loppuview

STM32MP133C/F

3.40

Virheenkorjausinfrastruktuuri
Laitteet tarjoavat seuraavat virheenkorjaus- ja jäljitysominaisuudet ohjelmistokehityksen ja järjestelmäintegraation tukemiseksi: · Katkaisukohtien virheenkorjaus · Koodin suorituksen jäljitys · Ohjelmistoinstrumentointi · JTAG Virheenkorjausportti · Sarjakaapelin virheenkorjausportti · Liipaisutulo ja -lähtö · Jäljitysportti · Arm CoreSightin virheenkorjaus- ja jäljityskomponentit
Virheenkorjausta voidaan ohjata J:n kauttaTAG/sarjajohdon debug-portti alan standardien mukaisilla debug-työkaluilla.
Jäljitysportti mahdollistaa tietojen tallentamisen lokiin kirjaamista ja analysointia varten.
Suojattujen alueiden virheenkorjauskäyttöoikeus otetaan käyttöön BSEC:n todennussignaalien avulla.

48/219

DS13875 Rev 5

STM32MP133C/F

Nastojen kytkentä, nastojen kuvaus ja vaihtoehtoiset toiminnot

4

Nastojen kytkentä, nastojen kuvaus ja vaihtoehtoiset toiminnot

Kuva 5. STM32MP133C/F LFBGA289 -palloliitäntä

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PA9

PD10

PB7

PE7

PD5

PE8

PG4

PH9

PH13

PC7

PB9

PB14

PG6

PD2

PC9

VSS

B

PD3

PF5

PD14

PE12

PE1

PE9

PH14

PE10

PF1

PF3

PC6

PB15

PB4

PC10

PC12

DDR_DQ4 DDR_DQ0

C

PB6

PH12

PE14

PE13

PD8

PD12

PD15

VSS

PG7

PB5

PB3

VDDSD1

PF0

PC11

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

D

PB8

PD6

VSS

PE11

PD1

PE0

PG0

PE15

PB12

PB10

VDDSD2

VSS

PE3

PC8

DDR_ DQM0

DDR_DQ5 DDR_DQ3

E

PG9

PD11

PA12

PD0

VSS

PA15

PD4

PD9

PF2

PB13

PH10

VDDQ_ DDR

DDR_DQ2 DDR_DQ6 DDR_DQ7 DDR_A5

DDR_ RESETN

F

PG10

PG5

PG8

PH2

PH8

VDDCPU

VDD

VDDCPU VDDCPU

VDD

VDD

VDDQ_ DDR

VSS

DDR_A13

VSS

DDR_A9

DDR_A2

G

PF9

PF6

PF10

PG15

PF8

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_BA2 DDR_A7

DDR_A3

DDR_A0 DDR_BA0

H

PH11

PI3

PH7

PB2

PE4

VDDCPU

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_WEN

VSS

DDR_ODT DDR_CSN

DDR_ RASN

J

PD13

VBAT

PI2

VSS_PLL VDD_PLL VDDCPU

VSS

VDDCORE

VSS

VDDCORE

VSS

VDDQ_ DDR

VDDCORE DDR_A10 -muistia

DDR_ CASN

DDR_ CLKP

DDR_CLKN

K

PC14OSC32_IN

PC15OSC32_
OUT

VSS

PC13

PI1

VDD

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_A11 DDR_CKE DDR_A1 DDR_A15 DDR_A12

L

PE2

PF4

PH6

PI0

PG3

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_ATO

DDR_ DTO0

DDR_A8 DDR_BA1 DDR_A14

M

PF7

PA8

PG11

VDD_ANA VSS_ANA

VDD

VDD

VDD

VDD

VDD

VDD

VDDQ_ DDR

DDR_ VREF

DDR_A4

VSS

DDR_ DTO1

DDR_A6

N

PE6

PG1

PD7

VSS

PB11

PF13

VSSA

PA3

NJTRST

VSS_USB VDDA1V1_

HS

REG

VDDQ_ DDR

PWR_LP

DDR_ DQM1

DDR_ DQ10

DDR_DQ8 DDR_ZQ

P

PH0OSC_IN

PH1OSC_OUT

PA13

PF14

PA2

VREF-

VDDA

PG13

PG14

VDD3V3_ USBHS

VSS

PI5-BOOT1 VSS_PLL2 PWR_ON

DDR_ DQ11

DDR_ DQ13

DDR_DQ9

R

PG2

PH3

PWR_CPU _ON

PA1

VSS

VREF+

PC5

VSS

VDD

PF15

VDDA1V8_ REG

PI6-BOOT2

VDD_PLL2

PH5

DDR_ DQ12

DDR_ DQS1N

DDR_ DQS1P

T

PG12

PA11

PC0

PF12

PC3

PF11

PB1

PA6

PE5

PDR_ON USB_DP2

PA14

USB_DP1

OHITUS_ REG1V8

PH4

DDR_ DQ15

DDR_ DQ14

U

VSS

PA7

PA0

PA5

PA4

PC4

PB0

PC1

PC2

NRST

USB_DM2

USB_ RREF

USB_DM1 PI4-BOOT0

PA10

PI7

VSS

MSv65067V5

Yllä oleva kuva näyttää pakkauksen yläosan view.

DS13875 Rev 5

49/219
97

Nastojen kytkentä, nastojen kuvaus ja vaihtoehtoiset toiminnot

STM32MP133C/F

Kuva 6. STM32MP133C/F TFBGA289 -palloliitäntä

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PD4

PE9

PG0

PD15

PE15

PB12

PF1

PC7

PC6

PF0

PB14

VDDSD2 VDDSD1 DDR_DQ4 DDR_DQ0

VSS

B

PE12

PD8

PE0

PD5

PD9

PH14

PF2

VSS

PF3

PB13

PB3

PE3

PC12

VSS

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

C

PE13

PD1

PE1

PE7

VSS

VDD

PE10

PG7

PG4

PB9

PH10

PC11

PC8

DDR_DQ2

DDR_ DQM0

DDR_DQ3 DDR_DQ5

D

PF5

PA9

PD10

VDDCPU

PB7

VDDCPU

PD12

VDDCPU

PH9

VDD

PB15

VDD

VSS

VDDQ_ DDR

DDR_ RESETN

DDR_DQ7 DDR_DQ6

E

PD0

PE14

VSS

PE11

VDDCPU

VSS

PA15

VSS

PH13

VSS

PB4

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_A13

F

PH8

PA12

VDD

VDDCPU

VSS

VDDCORE

PD14

PE8

PB5

VDDCORE

PC10

VDDCORE

VSS

VDDQ_ DDR

DDR_A7

DDR_A5

DDR_A9

G

PD11

PH2

PB6

PB8

PG9

PD3

PH12

PG15

PD6

PB10

PD2

PC9

DDR_A2 DDR_BA2 DDR_A3

DDR_A0 DDR_ODT

H

PG5

PG10

PF8

VDDCPU

VSS

VDDCORE

PH11

PI3

PF9

PG6

OHITUS_ REG1V8

VDDCORE

VSS

VDDQ_ DDR

DDR_BA0 DDR_CSN DDR_WEN

J VDD_PLL VSS_PLL

PG8

PI2

VBAT

PH6

PF7

PA8

PF12

VDD

VDDA1V8_ REG

PA10

DDR_ VREF

DDR_ RASN

DDR_A10

VSS

DDR_ CASN

K

PE4

PF10

PB2

VDD

VSS

VDDCORE

PA13

PA1

PC4

NRST

VSS_PLL2 VDDCORE

VSS

VDDQ_ DDR

DDR_A15

DDR_ CLKP

DDR_CLKN

L

PF6

VSS

PH7

VDD_ANA VSS_ANA

PG12

PA0

PF11

PE5

PF15

VDD_PLL2

PH5

DDR_CKE DDR_A12 DDR_A1 DDR_A11 DDR_A14

M

PC14OSC32_IN

PC15OSC32_
OUT

PC13

VDD

VSS

PB11

PA5

PB0

VDDCORE

USB_ RREF

PI6-BOOT2 VDDCORE

VSS

VDDQ_ DDR

DDR_A6

DDR_A8 DDR_BA1

N

PD13

VSS

PI0

PI1

PA11

VSS

PA4

PB1

VSS

VSS

PI5-BOOT1

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_ATO

P

PH0OSC_IN

PH1OSC_OUT

PF4

PG1

VSS

VDD

PC3

PC5

VDD

VDD

PI4-BOOT0

VDD

VSS

VDDQ_ DDR

DDR_A4 DDR_ZQ DDR_DQ8

R

PG11

PE6

PD7

VIRTA_ SUORITIN_PÄÄLLÄ

PA2

PA7

PC1

PA6

PG13

NJTRST

PA14

VSS

PWR_ON

DDR_ DQM1

DDR_ DQ12

DDR_ DQ11

DDR_DQ9

T

PE2

PH3

PF13

PC0

VSSA

VREF-

PA3

PG14

USB_DP2

VSS

VSS_ USBHS

USB_DP1

PH4

DDR_ DQ13

DDR_ DQ14

DDR_ DQS1P

DDR_ DQS1N

U

VSS

PG3

PG2

PF14

VDDA

VREF+

PDR_ON

PC2

USB_DM2

VDDA1V1_ REG

VDD3V3_ USBHS

USB_DM1

PI7

Yllä oleva kuva näyttää pakkauksen yläosan view.

PWR_LP

DDR_ DQ15

DDR_ DQ10

VSS

MSv67512V3

50/219

DS13875 Rev 5

STM32MP133C/F

Nastojen kytkentä, nastojen kuvaus ja vaihtoehtoiset toiminnot

Kuva 7. STM32MP133C/F TFBGA320 -palloliitäntä
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21

A

VSS

PA9

PE13 PE12

PD12

PG0

PE15

PG7

PH13

PF3

PB9

PF0

PC10 PC12

PC9

VSS

B

PD0

PE11

PF5

PA15

PD8

PE0

PE9

PH14

PE8

PG4

PF1

VSS

PB5

PC6

PB15 PB14

PE3

PC11

DDR_ DQ4

DDR_ DQ1

DDR_ DQ0

C

PB6

PD3

PE14 PD14

PD1

PB7

PD4

PD5

PD9

PE10 PB12

PH9

PC7

PB3

VDD SD2

PB4

PG6

PC8

PD2

DDR_ DDR_ DQS0P DQS0N

D

PB8

PD6

PH12

PD10

PE7

PF2

PB13

VSS

DDR_ DQ2

DDR_ DQ5

DDR_ DQM0

E

PH2

PH8

VSS

VSS

VDD-suoritin

PE1

PD15

VDD-suoritin

VSS

VDD

PB10

PH10

VDDQ_ DDR

VSS

VDD SD1

DDR_ DQ3

DDR_ DQ6

F

PF8

PG9

PD11 PA12

VSS

VSS

VSS

DDR_ DQ7

DDR_ A5

VSS

G

PF6

PG10

PG5

VDD-suoritin

H

PE4

PF10 PG15

PG8

J

PH7

PD13

PB2

PF9

VDD-suoritin

VSS

VDD

VDD-suoritin

VDD-ydin

VSS

VDD

VSS

VDDQ_ DDR

VSS

VSS

VDD

VDD

VSS

VDD-ydin

VSS

VDD

VDD-ydin

VDDQ_ DDR

DDR_ A13

DDR_ A2

DDR_ A9

DDR_ PALAUTUS
N

DDR_ BA2

DDR_ A3

DDR_ A0

DDR_ A7

DDR_ BA0

DDR_ CSN

DDR_ ODT

K

VSS_ PLL

VDD_ PLL

PH11

VDD-suoritin

PC15-

L

VBAT OSC32 PI3

VSS

_OUT

PC14-

M

VSS OSC32 PC13

_IN

VDD

N

PE2

PF4

PH6

PI2

VDD-suoritin
VDD-ydin
VSS
VDD

VSS

VSS

VSS

VSS

VSS

VDD-ydin

VSS

VSS

VDD-ydin

VSS

VSS

VSS

VSS

VSS

VDD

VDD-ydin

VSS

VDD

VDD-ydin

VDDQ_ DDR
VSS
VDDQ_ DDR
VDD-ydin

VDDQ_ DDR

DDR_ WEN

DDR_ RASN

VSS

VSS

DDR_ A10

DDR_ CASN

DDR_CLKN

VDDQ_ DDR

DDR_ A12

DDR_ CLKP

DDR_ A15

DDR_ A11

DDR_ A14

DDR_ CKE

DDR_ A1

P

PA8

PF7

PI1

PI0

VSS

VSS

DDR_ DTO1

DDR_ ATO

DDR_ A8

DDR_ BA1

R

PG1

PG11

PH3

VDD

VDD

VSS

VDD

VDD-ydin

VSS

VDD

VDD-ydin

VSS

VDDQ_ DDR

VDDQ_ DDR

DDR_ A4

DDR_ ZQ

DDR_ A6

T

VSS

PE6

PH0OSC_IN

PA13

VSS

VSS

DDR_ VREF

DDR_ DQ10

DDR_ DQ8

VSS

U

PH1OSC_ OUT

VSS_ ANA

VSS

VSS

VDD

VDDA VSSA

PA6

VSS

VDD-ydin

VSS

VDD VDDQ_ YDIN DDR

VSS

VIRTA PÄÄLLÄ

DDR_ DQ13

DDR_ DQ9

V

PD7

VDD_ ANA

PG2

PA7

VREF-

NJ TRST

VDDA1 V1_ REG

VSS

PWR_ DDR_ DDR_ LP DQS1P DQS1N

W

PWR_

PG3

PG12 CPU_ PF13

PC0

ON

PC3 VREF+ PB0

PA3

PE5

VDD

USB_ RREF

PA14

VDD 3V3_ USBHS

VDDA1 V8_ REG

VSS

OHITUS S_SÄÄ
1V8

PH5

DDR_ DQ12

DDR_ DQ11

DDR_ DQM1

Y

PA11

PF14

PA0

PA2

PA5

PF11

PC4

PB1

PC1

PG14

NRST

PF15

USB_ VSS_

PI6-

USB_

PI4-

VDD_

DM2 USBHS BOOT2 DP1 BOOT0 PLL2

PH4

DDR_ DQ15

DDR_ DQ14

AA

VSS

PB11

PA1

PF12

PA4

PC5

PG13

PC2

PDR_ PÄÄLLÄ

USB_ DP2

PI5-

USB_

BOOT1 DM1

VSS_ PLL2

PA10

PI7

VSS

Yllä oleva kuva näyttää pakkauksen yläosan view.

MSv65068V5

DS13875 Rev 5

51/219
97

Nastojen kytkentä, nastojen kuvaus ja vaihtoehtoiset toiminnot

STM32MP133C/F

Taulukko 6. Pinout-taulukossa käytetyt selitykset / lyhenteet

Nimi

Lyhenne

Määritelmä

PIN-koodin nimi PIN-koodin tyyppi
I / O-rakenne
Huomautuksia Vaihtoehtoiset toiminnot Lisätoiminnot

Ellei toisin ole mainittu, pinin toiminto nollauksen aikana ja sen jälkeen on sama kuin varsinainen pinin nimi.

S

Tarvikepinta

I

Syötä vain pin

O

Lähtö vain pin

I/O

Tulo-/lähtönasta

A

Analoginen tai erityinen tasotappi

FT(U/D/PD) 5 V:n toleranssilla varustettu I/O (kiinteällä ylösveto- / alasveto- / ohjelmoitavalla alasveto-toiminnolla)

DDR

1.5 V, 1.35 V tai 1.2 VI/O DDR3-, DDR3L- ja LPDDR2/LPDDR3-liitännälle

A

Analoginen signaali

RST

Nollaa pinni, jossa on heikko vetovastus

_f(1) _a(2) _u(3) _h(4)

FT-tulojen/lähtöjen lisävaruste I2C FM+ -lisävaruste Analoginen lisävaruste (VDDA:n toimittama I/O:n analogiselle osalle) USB-lisävaruste (VDD3V3_USBxx:n toimittama I/O:n USB-osalle) Nopea lähtö 1.8 V tyypillinen VDD (SPI:lle, SDMMC:lle, QUADSPI:lle, TRACE:lle)

_vh(5)

Erittäin nopea vaihtoehto 1.8 V tyypilliselle VDD:lle (ETH, SPI, SDMMC, QUADSPI, TRACE)

Ellei huomautuksessa toisin mainita, kaikki tulot/lähdöt asetetaan kelluviksi tuloiksi nollauksen aikana ja sen jälkeen.

GPIOx_AFR-rekistereiden kautta valitut toiminnot

Toiminnot, jotka valitaan/otetaan käyttöön suoraan oheisrekistereiden kautta

1. Taulukossa 7 esitetyt toisiinsa liittyvät I/O-rakenteet ovat: FT_f, FT_fh, FT_fvh 2. Taulukossa 7 esitetyt toisiinsa liittyvät I/O-rakenteet ovat: FT_a, FT_ha, FT_vha 3. Taulukossa 7 esitetyt toisiinsa liittyvät I/O-rakenteet ovat: FT_u 4. Taulukossa 7 esitetyt toisiinsa liittyvät I/O-rakenteet ovat: FT_h, FT_fh, FT_fvh, FT_vh, FT_ha, FT_vha 5. Taulukossa 7 esitetyt toisiinsa liittyvät I/O-rakenteet ovat: FT_vh, FT_vha, FT_fvh

52/219

DS13875 Rev 5

STM32MP133C/F

Nastojen kytkentä, nastojen kuvaus ja vaihtoehtoiset toiminnot

Pin-numero

Taulukko 7. STM32MP133C/F-pallojen määritelmät

Pallon toiminnot

PIN-nimi (toiminto jälkeen
nollaa)

Vaihtoehtoiset toiminnot

Lisätoiminnot

LFBGA289 TFBGA289 TFBGA320
Pin-tyyppinen I/O-rakenne
Huomautuksia

K10 F6 U14 A2 D2 A2 A1 A1 T5 M6 F3 U7
D4 E4 B2
B2 D1 B3 B1 G6 C2
C3 E2 C3 F6 D4 E7 E4 E1 B1
C2 G7 D3
C1 G3 C1

VDDCORE S

–

PA9

I/O-FT_h

VSS VDD

S

–

S

–

PE11

I/O FT_vh

PF5

I/O-FT_h

PD3

I/O FT_f

PE14

I/O-FT_h

VDDCPU

S

–

PD0

I/O-FT

PH12

I/O FT_fh

PB6

I/O-FT_h

–

–

TIM1_CH2, I2C3_SMBA,

–

DFSDM1_DATIN0, USART1_TX, UART4_TX

FMC_NWAIT(käynnistys)

–

–

–

–

TIM1_CH2,

USART2_CTS/USART2_NSS,

SAI1_D2,

–

SPI4_MOSI/I2S4_SDO, SAI1_FS_A, USART6_CK,

ETH2_MII_TX_ER,

ETH1_MII_TX_ER,

FMC_D8(boot)/FMC_AD8

–

TRACED12, DFSDM1_CKIN0, I2C1_SMBA, FMC_A5

TIM2_CH1,

–

USART2_CTS/USART2_NSS, DFSDM1_CKOUT, I2C1_SDA,

SAI1_D3, FMC_CLK

TIM1_BKIN, SAI1_D4,

UART8_RTS/UART8_DE,

–

QUADSPI_BK1_NCS,

QUADSPI_BK2_IO2,

FMC_D11(boot)/FMC_AD11

–

–

SAI1_MCLK_A, SAI1_CK1,

–

FDCAN1_RX,

FMC_D2(boot)/FMC_AD2

USART2_TX, TIM5_CH3,

DFSDM1_CKIN1, I2C3_SCL,

–

SPI5_MOSI, SAI1_SCK_A, QUADSPI_BK2_IO2,

SAI1_CK2, ETH1_MII_CRS,

FMC_A6

JÄLJITETTY6, TIM16_CH1N,

TIM4_CH1, TIM8_CH1,

–

USART1_TX, SAI1_CK2, QUADSPI_BK1_NCS,

ETH2_MDIO, FMC_NE3,

HDP6

–
–
–
TAMP_IN6 –
–
–

DS13875 Rev 5

53/219
97

Nastojen kytkentä, nastojen kuvaus ja vaihtoehtoiset toiminnot

STM32MP133C/F

Pin-numero

Taulukko 7. STM32MP133C/F-pallojen määritelmät (jatkuu)

Pallon toiminnot

PIN-nimi (toiminto jälkeen
nollaa)

Vaihtoehtoiset toiminnot

Lisätoiminnot

LFBGA289 TFBGA289 TFBGA320
Pin-tyyppinen I/O-rakenne
Huomautuksia

A17 A17 T17 M7 – J13 D2 G9 D2 F5 F1 E3 D1 G4 D1
E3 F2 F4 F8 D6 E10 F4 G2 E2 C8 B8 T21 E2 G1 F3
E1 G5 F2 G5 H3 F1 M8 – M5

VSS VDD PD6 PH8 PB8
PA12 VDDCPU
PH2 VSS PD11
PG9 PF8 VDD

S

–

S

–

I/O-FT

I/O FT_fh

I/O FT_f

I/O-FT_h

S

–

I/O-FT_h

S

–

I/O-FT_h

I/O FT_f

I/O-FT_h

S

–

–

–

–

–

–

TIM16_CH1N, SAI1_D1, SAI1_SD_A, UART4_TX (käynnistys)

TRACED9, TIM5_ETR,

–

USART2_RX, I2C3_SDA,

FMC_A8, HDP2

TIM16_CH1, TIM4_CH3,

I2C1_SCL, I2C3_SCL,

–

DFSDM1_DATIN1,

UART4_RX, SAI1_D1,

FMC_D13(boot)/FMC_AD13

TIM1_ETR, SAI2_MCLK_A,

USART1_RTS/USART1_DE,

–

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV, FMC_A7

–

–

LPTIM1_IN2, UART7_TX,

QUADSPI_BK2_IO0(käynnistys),

–

ETH2_MII_CRS,

ETH1_MII_CRS, FMC_NE4,

ETH2_RGMII_CLK125

–

–

LPTIM2_IN2, I2C4_SMBA,

USART3_CTS/USART3_NSS,

SPDIFRX_IN0,

–

QUADSPI_BK1_IO2,

ETH2_RGMII_CLK125,

FMC_CLE(käynnistys)/FMC_A16,

UART7_RX

DBTRGO, I2C2_SDA,

–

USART6_RX, SPDIFRX_IN3, FDCAN1_RX, FMC_NE2,

FMC_NCE(käynnistys)

TIM16_CH1N, TIM4_CH3,

–

TIM8_CH3, SAI1_SCK_B, USART6_TX, TIM13_CH1,

QUADSPI_BK1_IO0(käynnistys)

–

–

–
–
WKUP1
–

54/219

DS13875 Rev 5

STM32MP133C/F

Nastojen kytkentä, nastojen kuvaus ja vaihtoehtoiset toiminnot

Pin-numero

Taulukko 7. STM32MP133C/F-pallojen määritelmät (jatkuu)

Pallon toiminnot

PIN-nimi (toiminto jälkeen
nollaa)

Vaihtoehtoiset toiminnot

Lisätoiminnot

LFBGA289 TFBGA289 TFBGA320
Pin-tyyppinen I/O-rakenne
Huomautuksia

F3 J3 H5
F9 D8 G5 F2 H1 G3 G4 G8 H4
F1 H2 G2 D3 B14 U5 G3 K2 H3 H8 F10 G2 L1 G1 D12 C5 U6 M9 K4 N7 G1 H9 J5

PG8

I/O-FT_h

VDDCPU PG5

S

–

I/O-FT_h

PG15

I/O-FT_h

PG10

I/O-FT_h

VSS

S

–

PF10

I/O-FT_h

VDDCORE S

–

PF6

I/O FT_vh

VSS VDD

S

–

S

–

PF9

I/O-FT_h

TIM2_CH1, TIM8_ETR,

SPI5_MISO, SAI1_MCLK_B,

USART3_RTS/USART3_DE,

–

SPDIFRX_IN2,

QUADSPI_BK2_IO2,

QUADSPI_BK1_IO3,

FMC_NE2, ETH2_CLK

–

–

–

TIM17_CH1, ETH2_MDC, FMC_A15

USART6_CTS/USART6_NSS,

–

UART7_CTS, QUADSPI_BK1_IO1,

ETH2_PHY_INTN

SPI5_SCK, SAI1_SD_B,

–

UART8_CTS, FDCAN1_TX, QUADSPI_BK2_IO1 (käynnistys),

FMC_NE3

–

–

TIM16_BKIN, SAI1_D3, TIM8_BKIN, SPI5_NSS, – USART6_RTS/USART6_DE, UART7_RTS/UART7_DE,
QUADSPI_CLK(käynnistys)

–

–

TIM16_CH1, SPI5_NSS,

UART7_RX(käynnistys),

–

QUADSPI_BK1_IO2, ETH2_MII_TX_EN/ETH2_

RGMII_TX_CTL/ETH2_RMII_

TX_FI

–

–

–

–

TIM17_CH1N, TIM1_CH1,

DFSDM1_CKIN3, SAI1_D4,

–

UART7_CTS, UART8_RX, TIM14_CH1,

QUADSPI_BK1_IO1(käynnistys),

QUADSPI_BK2_IO3, FMC_A9

TAMP_IN4
–
TAMP_IN1 –

DS13875 Rev 5

55/219
97

Nastojen kytkentä, nastojen kuvaus ja vaihtoehtoiset toiminnot

STM32MP133C/F

Pin-numero

Taulukko 7. STM32MP133C/F-pallojen määritelmät (jatkuu)

Pallon toiminnot

PIN-nimi (toiminto jälkeen
nollaa)

Vaihtoehtoiset toiminnot

Lisätoiminnot

LFBGA289 TFBGA289 TFBGA320
Pin-tyyppinen I/O-rakenne
Huomautuksia

H5 K1 H2 H6 E5 G7 H4 K3 J3 E5 D13 U11 H3 L3 J1
H1 H7 K3
J1 N1 J2 J5 J1 K2 J4 J2 K1 H2 H8 L4 K4 M3 M3

PE4 VDDCPU
PB2 VSS PH7
PH11
PD13 VDD_PLL VSS_PLL
PI3 PC13

I/O-FT_h

S

–

I/O-FT_h

S

–

I/O FT_fh

I/O FT_fh

I/O-FT_h

S

–

S

–

I/O-FT

I/O-FT

SPI5_MISO, SAI1_D2,

DFSDM1_DATIN3,

TIM15_CH1N, I2S_CKIN,

–

SAI1_FS_A, UART7_RTS/UART7_DE,

–

UART8_TX,

QUADSPI_BK2_NCS,

FMC_NCE2, FMC_A25

–

–

–

RTC_OUT2, SAI1_D1,

I2S_CKIN, SAI1_SD_A,

–

UART4_RX,

QUADSPI_BK1_NCS(käynnistys),

ETH2_MDIO, FMC_A6

TAMP_IN7

–

–

–

SAI2_FS_B, I2C3_SDA,

SPI5_SCK,

–

QUADSPI_BK2_IO3, ETH2_MII_TX_CLK,

–

ETH1_MII_TX_CLK,

QUADSPI_BK1_IO3

SPI5_NSS, TIM5_CH2,

SAI2_SD_A,

SPI2_NSS/I2S2_WS,

–

I2C4_SCL, USART6_RX, QUADSPI_BK2_IO0,

–

ETH2_MII_RX_CLK/ETH2_

RGMII_RX_CLK/ETH2_RMII_

VIITE_CLK, FMC_A12

LPTIM2_ETR, TIM4_CH2,

TIM8_CH2, SAI1_CK1,

–

SAI1_MCLK_A, USART1_RX, QUADSPI_BK1_IO3,

–

QUADSPI_BK2_IO2,

FMC_A18

–

–

–

–

–

–

(1)

SPDIFRX_IN3,

TAMP_IN4/TAMP_

ETH1_MII_RX_ER

OUT5, WKUP2

RTC_OUT1/RTC_TS/

(1)

–

RTC_LSCO, TAMP_IN1/TAMP_

OUT2, WKUP3

56/219

DS13875 Rev 5

STM32MP133C/F

Nastojen kytkentä, nastojen kuvaus ja vaihtoehtoiset toiminnot

Pin-numero

Taulukko 7. STM32MP133C/F-pallojen määritelmät (jatkuu)

Pallon toiminnot

PIN-nimi (toiminto jälkeen
nollaa)

Vaihtoehtoiset toiminnot

Lisätoiminnot

LFBGA289 TFBGA289 TFBGA320
Pin-tyyppinen I/O-rakenne
Huomautuksia

J3 J4 N5

PI2

I/O-FT

(1)

SPDIFRX_IN2

TAMP_IN3/TAMP_ OUT4, WKUP5

K5 N4 P4

PI1

I/O-FT

(1)

SPDIFRX_IN1

RTC_OUT2/RTC_ LSCO,
TAMP_IN2/TAMP_ OUT3, WKUP4

F13 L2 U13

VSS

S

–

–

–

–

J2 J5 L2

VBAT

S

–

–

–

–

L4 N3 P5

PI0

I/O-FT

(1)

SPDIFRX_IN0

TAMP_IN8/TAMP_ OUT1

K2 M2

L3

PC15OSC32_OUT

I/O

FT

(1)

–

OSC32_OUT

F15 N2 U16

VSS

S

–

–

–

–

K1 M1 M2

PC14OSC32_IN

I/O

FT

(1)

–

OSC32_IN

G7 E3 V16

VSS

S

–

–

–

–

H9 K6 N15 VDDCORE S

–

–

–

–

M10 M4 N9

VDD

S

–

–

–

–

G8 E6 W16

VSS

S

–

–

–

–

USART2_RX,

L2 P3 N2

PF4

I/O-FT_h

–

ETH2_MII_RXD0/ETH2_ RGMII_RXD0/ETH2_RMII_

–

RXD0, FMC_A4

MCO1, SAI2_MCLK_A,

TIM8_BKIN2, I2C4_SDA,

SPI5_MISO, SAI2_CK1,

M2 J8 P2

PA8

I/O FT_fh –

USART1_CK, SPI2_MOSI/I2S2_SDO,

–

OTG_HS_SOF,

ETH2_MII_RXD3/ETH2_

RGMII_RXD3, FMC_A21

JÄLJITYS, TIM2_ETR,

I2C4_SCL, SPI5_MOSI,

SAI1_FS_B,

L1 T1 N1

PE2

I/O FT_fh

–

USART6_RTS/USART6_DE, SPDIFRX_IN1,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, FMC_A23

DS13875 Rev 5

57/219
97

Nastojen kytkentä, nastojen kuvaus ja vaihtoehtoiset toiminnot

STM32MP133C/F

Pin-numero

Taulukko 7. STM32MP133C/F-pallojen määritelmät (jatkuu)

Pallon toiminnot

PIN-nimi (toiminto jälkeen
nollaa)

Vaihtoehtoiset toiminnot

Lisätoiminnot

LFBGA289 TFBGA289 TFBGA320
Pin-tyyppinen I/O-rakenne
Huomautuksia

M1 J7 P3

PF7

I/O FT_vh –

M3 R1 R2

PG11

I/O FT_vh –

L3 J6 N3

PH6

I/O FT_fh –

N2 P4 R1

PG1

I/O FT_vh –

M11–N12

VDD

S

–

–

N1 R2 T2

PE6

I/O FT_vh –

P1 P1 T3 PH0-OSC_IN I/O-FT

–

G9 U1 N11

VSS

S

–

–

P2 P2 U2 PH1-OSC_OUT I/O-FT

–

R2 T2 R3

PH3

I/O FT_fh –

M5 L5 U3 VSS_ANA S

–

–

TIM17_CH1, UART7_TX(käynnistys),
UART4_CTS, ETH1_RGMII_CLK125, ETH2_MII_TXD0/ETH2_ RGMII_TXD0/ETH2_RMII_
TXD0, FMC_A18
SAI2_D3, I2S2_MCK, USART3_TX, UART4_TX, ETH2_MII_TXD1/ETH2_ RGMII_TXD1/ETH2_RMII_
TXD1, FMC_A24
TIM12_CH1, USART2_CK, I2C5_SDA,
SPI2_SCK/I2S2_CK, QUADSPI_BK1_IO2,
ETH1_PHY_INTN, ETH1_MII_RX_ER, ETH2_MII_RXD2/ETH2_
RGMII_RXD2, QUADSPI_BK1_NCS
LPTIM1_ETR, TIM4_ETR, SAI2_FS_A, I2C2_SMBA,
SPI2_MISO/I2S2_SDI, SAI2_D2, FDCAN2_TX, ETH2_MII_TXD2/ETH2_ RGMII_TXD2, FMC_NBL0
–
MCO2, TIM1_BKIN2, SAI2_SCK_B, TIM15_CH2, I2C3_SMBA, SAI1_SCK_B, UART4_RTS/UART4_DE,
ETH2_MII_TXD3/ETH2_ RGMII_TXD3, FMC_A22
–
–
–
I2C3_SCL, SPI5_MOSI, QUADSPI_BK2_IO1, ETH1_MII_COL, ETH2_MII_COL, QUADSPI_BK1_IO0
–

–
–
–
OSC_SISÄÄN OSC_ULOS –

58/219

DS13875 Rev 5

STM32MP133C/F

Nastojen kytkentä, nastojen kuvaus ja vaihtoehtoiset toiminnot

Pin-numero

Taulukko 7. STM32MP133C/F-pallojen määritelmät (jatkuu)

Pallon toiminnot

PIN-nimi (toiminto jälkeen
nollaa)

Vaihtoehtoiset toiminnot

Lisätoiminnot

LFBGA289 TFBGA289 TFBGA320
Pin-tyyppinen I/O-rakenne
Huomautuksia

L5 U2 W1

PG3

I/O FT_fvh –

TIM8_BKIN2, I2C2_SDA, SAI2_SD_B, FDCAN2_RX, ETH2_RGMII_GTX_CLK,
ETH1_MDIO, FMC_A13

M4 L4 V2 VDD_ANA S

–

–

–

R1 U3 V3

PG2

I/O-FT

–

MCO2, TIM8_BKIN, SAI2_MCLK_B, ETH1_MDC

T1 L6 W2

PG12

I/O-FT

LPTIM1_IN1, SAI2_SCK_A,

SAI2_CK2,

USART6_RTS/USART6_DE,

USART3_CTS,

–

ETH2_PHY_INTN,

ETH1_PHY_INTN,

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV

F7 P6 R5

VDD

S

–

–

–

G10 E8 T1

VSS

S

–

–

–

N3 R3 V1

MCO1, USART2_CK,

I2C2_SCL, I2C3_SDA,

SPDIFRX_IN0,

PD7

I/O FT_fh

–

ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_

VIITE_CLK,

QUADSPI_BK1_IO2,

FMC_NE1

P3 K7 T4

PA13

I/O-FT

–

DBTRGO, DBTRGI, MCO1, UART4_TX

R3 R4 W3 PWR_CPU_ON XNUMX FT

–

–

T2 N5 Y1

PA11

I/O FT_f

TIM1_CH4, I2C5_SCL,

SPI2_NSS/I2S2_WS,

USART1_CTS/USART1_NSS,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, ETH1_CLK,

ETH2_CLK

N5 M6 AA2

PB11

TIM2_CH4, LPTIM1_OUT,

I2C5_SMBA, USART3_RX,

I/O FT_vh –

ETH1_MII_TX_EN/ETH1_

RGMII_TX_CTL/ETH1_RMII_

TX_FI

–
–
–
KENGÄSTÖT –
–

DS13875 Rev 5

59/219
97

Nastojen kytkentä, nastojen kuvaus ja vaihtoehtoiset toiminnot

STM32MP133C/F

Pin-numero

Taulukko 7. STM32MP133C/F-pallojen määritelmät (jatkuu)

Pallon toiminnot

PIN-nimi (toiminto jälkeen
nollaa)

Vaihtoehtoiset toiminnot

Lisätoiminnot

LFBGA289 TFBGA289 TFBGA320
Pin-tyyppinen I/O-rakenne
Huomautuksia

P4 U4

Y2

PF14 (JTCK/SW CLK)

I/O

FT

(2)

U3 L7 Y3

PA0

I/O FT_a –

JTCK/SWCLK
TIM2_CH1, TIM5_CH1, TIM8_ETR, TIM15_BKIN, SAI1_SD_B, UART5_TX,
ETH1_MII_CRS, ETH2_MII_CRS

N6 T3 W4

PF13

TIM2_ETR, SAI1_MCLK_B,

I/O FT_a –

DFSDM1_DATIN3,

USART2_TX, UART5_RX

G11 E10 P7

F10 –

–

R4 K8 AA3

P5 R5 Y4 U4 M7 Y5

VSS VDD PA1
PA2
PA5

S

–

S

–

I/O-FT_a

I/O-FT_a I/O-FT_a

–

–

–

–

TIM2_CH2, TIM5_CH2, LPTIM3_OUT, TIM15_CH1N,
DFSDM1_CKIN0, – USART2_RTS/USART2_DE,
ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_
REF_CLK

TIM2_CH3, TIM5_CH3, – LPTIM4_OUT, TIM15_CH1,
USART2_TX, ETH1_MDIO

TIM2_CH1/TIM2_ETR,

USART2_CK, TIM8_CH1N,

–

SAI1_D1, SPI1_NSS/I2S1_WS,

SAI1_SD_A, ETH1_PPS_OUT,

ETH2_PPS_OUT

T3 T4 W5

SAI1_SCK_A, SAI1_CK2,

PC0

I/O FT_ha –

I2S1_MCK, SPI1_MOSI/I2S1_SDO,

USART1_TX

T4 J9 AA4
R6 U6 W7 P7 U5 ​​U8 P6 T6 V8

PF12

I/O FT_vha –

VREF+

S

–

–

VDDA

S

–

–

VREF-

S

–

–

SPI1_NSS/I2S1_WS, SAI1_SD_A, UART4_TX,
ETH1_MII_TX_ER, ETH1_RGMII_CLK125
–
–
–

–
ADC1_INP7, ADC1_INN3, ADC2_INP7, ADC2_INN3 ADC1_INP11, ADC1_INN10, ADC2_INP11, ADC2_INN10
–
ADC1_INP3, ADC2_INP3
ADC1_INP1, ADC2_INP1
ADC1_INP2
ADC1_INP0, ADC1_INN1, ADC2_INP0, ADC2_INN1, TAMP_IN3
ADC1_INP6, ADC1_INN2
–

60/219

DS13875 Rev 5

STM3

Asiakirjat / Resurssit

STMicroelectronics STM32MP133C F 32-bittinen ARM Cortex-A7 1 GHz MPU [pdfKäyttöopas STM32MP133C F 32-bittinen Arm Cortex-A7 1 GHz MPU, STM32MP133C, F 32-bittinen Arm Cortex-A7 1 GHz MPU, Arm Cortex-A7 1 GHz MPU, 1 GHz, MPU

Viitteet

• Käyttöopas