STMicroelectronics STM32MP133C F 32 bites ARM Cortex-A7 1 GHz-es MPU

Műszaki adatok

• Mag: Arm Cortex-A7
• Memóriák: Külső SDRAM, Beágyazott SRAM
• Adatbusz: 16 bites párhuzamos interfész
• Biztonság/Védelem: Visszaállítás és energiagazdálkodás, LPLV-Stop2, Készenléti állapot
• Csomagolás: LFBGA, TFBGA, min. 0.5 mm-es raszterrel
• Órakezelés
• Általános célú bemenetek/kimenetek
• Összekötő mátrix
• 4 DMA vezérlő
• Kommunikációs perifériák: Akár 29
• Analóg perifériák: 6
• Időzítők: Akár 24, Őrző kutyák: 2
• Hardveres gyorsítás
• Hibakeresési mód
• Biztosítékok: 3072 bites, beleértve az egyedi azonosítót és a HUK-ot az AES 256 kulcsokhoz
• ECOPACK2-kompatibilis

Arm Cortex-A7 alrendszer

Az STM7MP32C/F Arm Cortex-A133 alrendszere biztosítja…

Emlékek

Az eszköz külső SDRAM-ot és beágyazott SRAM-ot tartalmaz az adattároláshoz…

DDR vezérlő

A DDR3/DDR3L/LPDDR2/LPDDR3 vezérlő kezeli a memória-hozzáférést…

Tápellátás-kezelés
A tápegység és a felügyelő rendszer stabil tápellátást biztosít…

Órakezelés
Az RCC kezeli az órajel-elosztást és a konfigurációkat…

Általános célú bemenetek/kimenetek (GPIO-k)
A GPIO-k külső eszközökhöz biztosítanak interfészt…

TrustZone védelmi vezérlő
Az ETZPC a hozzáférési jogok kezelésével fokozza a rendszerbiztonságot…

Busz-összekötő mátrix
A mátrix megkönnyíti az adatátvitelt a különböző modulok között…

GYIK

K: Maximálisan hány kommunikációs perifériát támogat a rendszer?
A: Az STM32MP133C/F akár 29 kommunikációs perifériát is támogat.

K: Hány analóg periféria érhető el?
A: A készülék 6 analóg perifériát kínál különféle analóg funkciókhoz.

"`

STM32MP133C STM32MP133F

Arm® Cortex®-A7 akár 1 GHz-ig, 2×ETH, 2×CAN FD, 2×ADC, 24 időzítő, audio, kripto és speciális biztonság
Adatlap – gyártási adatok

Jellemzők
A legmodernebb, szabadalmaztatott ST technológiát tartalmazza
Mag
· 32 bites Arm® Cortex®-A7 L1 32 kbájtos I / 32 kbájtos D 128 kbájtos egységes 2. szintű gyorsítótár Arm® NEONTM és Arm® TrustZone®

Emlékek
· Külső DDR memória akár 1 GB-ig, akár LPDDR2/LPDDR3-1066 16 bites, akár DDR3/DDR3L-1066 16 bites
· 168 kbájt belső SRAM: 128 kbájt AXI SYSRAM + 32 kbájt AHB SRAM és 8 kbájt SRAM a biztonsági mentési tartományban
· Kettős Quad-SPI memória interfész · Rugalmas külső memóriavezérlő akár
16 bites adatbusz: párhuzamos interfész külső IC-k és SLC NAND memóriák csatlakoztatásához akár 8 bites ECC-vel
Biztonság/védelem
· Biztonságos rendszerindítás, TrustZone® perifériák, 12 xtamper tűk, beleértve 5 db aktív tampers
· Hőmérséklet, térfogattage, frekvencia és 32 kHz monitorozás
Visszaállítás és energiagazdálkodás
· 1.71 V-tól 3.6 VI/O-ig terjedő tápfeszültség (5 V-tűrésű I/O) · POR, PDR, PVD és BOR · Chipre integrált LDO-k (USB 1.8 V, 1.1 V) · Tartalék szabályozó (~0.9 V) · Belső hőmérséklet-érzékelők · Alacsony fogyasztású üzemmódok: Alvó, Stop, LPLV-Stop,
LPLV-Stop2 és készenléti állapot

LFBGA

TFBGA

LFBGA289 (14 × 14 mm) 0.8 mm-es osztásköz

TFBGA289 (9 × 9 mm) TFBGA320 (11 × 11 mm)
minimális osztásköz 0.5 mm

· DDR memória megtartása készenléti üzemmódban · PMIC társchip vezérlése

Órakezelés
· Belső oszcillátorok: 64 MHz-es HSI oszcillátor, 4 MHz-es CSI oszcillátor, 32 kHz-es LSI oszcillátor
· Külső oszcillátorok: 8-48 MHz HSE oszcillátor, 32.768 kHz LSE oszcillátor
· 4 × PLL tört üzemmóddal

Általános célú bemenetek/kimenetek
· Akár 135 biztonságos I/O port megszakítási képességgel
· Akár 6 ébresztőóra

Összekötő mátrix
· 2 buszmátrix 64 bites Arm® AMBA® AXI összeköttetés, akár 266 MHz-ig 32 bites Arm® AMBA® AHB összeköttetés, akár 209 MHz-ig

4 DMA vezérlő a CPU terhelésének csökkentéséhez
· Összesen 56 fizikai csatorna
· 1 db nagysebességű, általános célú, közvetlen memória-hozzáférési vezérlő (MDMA)
· 3 × kétportos DMA FIFO és kérésrouter képességekkel az optimális perifériakezelés érdekében

2024. szeptember
Ez egy teljes gyártású termékre vonatkozó információ.

DS13875 Rev 5

1/219
www.st.com

STM32MP133C/F

Akár 29 kommunikációs periféria
· 5 × I2C FM+ (1 Mbit/s, SMBus/PMBusTM) · 4 × UART + 4 × USART (12.5 Mbit/s,
ISO7816 interfész, LIN, IrDA, SPI) · 5 × SPI (50 Mbit/s, beleértve 4 teljes duplex
I2S audio osztálypontosság belső audio PLL-en vagy külső órajelen keresztül)(+2 QUADSPI + 4 USART-tal) · 2 × SAI (sztereó audio: I2S, PDM, SPDIF Tx) · SPDIF Rx 4 bemenettel · 2 × SDMMC akár 8 bitig (SD/e·MMCTM/SDIO) · 2 × CAN vezérlő, amely támogatja a CAN FD protokollt · 2 × USB 2.0 nagysebességű Host vagy 1 × USB 2.0 nagysebességű Host

+ 1 × USB 2.0 nagysebességű OTG egyidejű · 2 × Ethernet MAC/GMAC IEEE 1588v2 hardver, MII/RMII/RGMII
6 analóg periféria
· 2 × ADC 12 bites maximális felbontással, akár 5 Msps-ig
· 1 db hőmérséklet-érzékelő · 1 db digitális szűrő szigma-delta modulátorhoz
(DFSDM) 4 csatornával és 2 szűrővel · Belső vagy külső ADC referencia VREF+
Akár 24 időzítő és 2 őrzőkutya
· 2 × 32 bites időzítő akár 4 IC/OC/PWM vagy impulzusszámlálóval és kvadratúra (inkrementális) kódoló bemenettel
· 2 × 16 bites fejlett időzítő · 10 × 16 bites általános célú időzítő (beleértve a
2 alap időzítő PWM nélkül) · 5 × 16 bites, alacsony fogyasztású időzítő · Biztonságos RTC másodpercnél rövidebb pontossággal és
hardvernaptár · 4 Cortex®-A7 rendszeridőzítő (biztonságos,
nem biztonságos, virtuális, hipervizor) · 2 × független felügyeleti szerv
Hardveres gyorsítás
· AES 128, 192, 256 DES/TDES

2 (független, független biztonságos) 5 (2 biztosítható) 4 5 (3 biztosítható)
4 + 4 (köztük 2 biztonságos USART), némelyik indítóforrásként is szolgálhat
2 (akár 4 audiocsatorna), I2S master/slave, PCM bemenettel, SPDIF-TX 2 porttal
Beágyazott HSPHY BCD-vel Beágyazott HS PHY BCD-vel (biztonságos), lehet rendszerindító forrás
2 × HS megosztva a Host és az OTG 4 bemenet között

2 (1 × TTCAN), órajelkalibráció, 10 Kbyte megosztott puffer 2 (8 + 8 bit) (biztosítható), az e·MMC vagy SD lehet rendszerindító forrás 2 opcionális független tápegység SD-kártya interfészekhez
1 (kettős-négyszeres) (biztosítható), lehet rendszerindító forrás

–
–
Csomagtartó
–
Csomagtartó
Csizma Csizma
(1)

Párhuzamos cím/adat 8/16 bites FMC Párhuzamos AD-mux 8/16 bites
NAND 8/16 bites 10/100M/Gigabit Ethernet DMA kriptográfia
Hash Valódi véletlenszám-generátor Biztosítékok (egyszer programozható)

4 × CS, akár 4 × 64 MB
Igen, 2× CS, SLC, BCH4/8, lehet rendszerindító forrás 2 x (MII, RMI, RGMII) PTP-vel és EEE-vel (biztosítható)
3 példány (1 biztonságos), 33 csatornás MDMA PKA (DPA védelemmel), DES, TDES, AES (DPA védelemmel)
(minden biztonságos) SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3, HMAC
(biztosítható) True-RNG (biztosítható) 3072 effektív bit (biztonságos, 1280 bit áll a felhasználó rendelkezésére)

–
Csizma –
–

16/219

DS13875 Rev 5

STM32MP133C/F

Leírás

1. táblázat. Az STM32MP133C/F jellemzői és perifériás eszközök száma (folytatás)

STM32MP133CAE STM32MP133FAE STM32MP133CAG STM32MP133FAG STM32MP133CAF STM32MP133FAF Egyéb

Jellemzők

LFBGA289

TFBGA289

TFBGA320

GPIO-k megszakítással (teljes szám)

135 (2)

Biztonságos GPIO-k ébresztőcsapjai

Minden
6

Tamper csapok (aktív tamper)

12 (5)

DFSDM Akár 12 bites szinkronizált ADC

4 bemeneti csatorna 2 szűrővel

–

2(3) (mindegyik 5 bites protokoll esetén legfeljebb 12 Msps) (biztosítható)

ADC1: 19 csatorna, beleértve 1 belsőt, 18 csatorna elérhető

Összesen 12 bites ADC csatornák (4)

felhasználó, beleértve a 8x differenciálművet

–

ADC2: 18 csatorna, beleértve 6 belsőt, 12 csatorna elérhető

felhasználó, beleértve a 6x differenciálművet

Belső ADC VREF VREF+ bemeneti csatlakozó

1.65 V, 1.8 V, 2.048 V, 2.5 V vagy VREF+ bemenet –
Igen

1. A QUADSPI indulhat dedikált GPIO-król, vagy néhány FMC Nand8 boot GPIO használatával (PD4, PD1, PD5, PE9, PD11, PD15 (lásd a 7. táblázatot: STM32MP133C/F golyó definíciók).
2. Ez a teljes GPIO-szám négy J-t tartalmazTAG GPIO-k és három BOOT GPIO korlátozott használattal (ütközést okozhat a külső eszköz csatlakoztatásával határellenőrzés vagy rendszerindítás közben).
3. Amikor mindkét ADC-t használják, a kernel órajelének mindkét ADC esetében azonosnak kell lennie, és a beágyazott ADC előosztók nem használhatók.
4. Ezenkívül vannak még belső csatornák: – ADC1 belső csatorna: VREFINT – ADC2 belső csatornák: hőmérséklet, belső térfogattage referencia, VDDCORE, VDDCPU, VDDQ_DDR, VBAT / 4.

DS13875 Rev 5

17/219
48

Leírás 18/219

STM32MP133C/F

1. ábra. STM32MP133C/F blokkdiagram

IC-kellékek

@VDDA

HSI

AXIM: Arm 64 bites AXI összekötő (266 MHz) T

@VDDCPU

GIC

T

Cortex-A7 CPU 650/1000 MHz + MMU + FPU + NEONT

32 ezer dinár

32 ezer I$

CNT (időzítő) T

ETM

T

2561K2B8LK2B$L+2$SCU T
aszinkron

128 bites

TT

CSI

LSI

Hibakeresési időamp

generátor TSGEN

T

DAP
(JTAG/SWD)

128KB-os rendszermemória

128KB ROM

38

2 x ETH MAC
10/100/1000 (GMII nélkül)

FIFO

TT

T

BKPSRAM 8KB

T

RNG

T

HASH

16b Fizikai

DDRCTRL 58
LPDDR2/3, DDR3/3L

aszinkron

T

CRYP

T

SAES

DDRMCE T TZC T

DDRPHYC
T

13

DLY

8b QUADSPI (kettős) T

37

16b

FMC

T

CRC

T

DLYBSD1

(SDMMC1 késleltetett vezérlés)

T

DLYBSD2

(SDMMC2 késleltetett vezérlés)

T

DLYBQS

(QUADSPI DLY vezérlés)

FIFO FIFO

DLY DLY

14 8b SDMMC1 T 14 8b SDMMC2 T

PHY

2

USBH

2

(2xHS gazdagép)

PLLUSB

FIFO

T

PKA

FIFO

T MDMA 32 csatorna

AXIMC TT

17 16b Nyomkövetési port

ETZPC

T

IWDG1

T

@VBAT

BSEC

T

OTP biztosítékok

@VDDA

2

RTC / AWU

T

12

TAMP / Tartalék regiszterek T

@VBAT

2

LSE (32 kHz XTAL)

T

Rendszer időzítés STGENC

generáció

STGENR

USBPHYC
(USB 2 x PHY vezérlés)
IWDG2

@VBAT

@VDDA

1

VREFBUF

T

4

16b LPTIM2

T

1

16b LPTIM3

T

1

16b LPTIM4

1

16b LPTIM5

3

CSIZMA csapszegek

SYSCFG

T

8

8b

HDP

10 16b TIM1/PWM 10 16b TIM8/PWM

13

SAI1

13

SAI2

9

4 csatornás DFSDM

10KB-os puffer CCU

4

FDCAN1

4

FDCAN2

FIFO FIFO
APB2 (100 MHz)

8KB FIFO
APB5 (100 MHz)

APB3 (100 MHz)

APB4

aszinkron AHB2APB

SRAM1 16KB T SRAM2 8KB T SRAM3 8KB T

AHB2APB

DMA1
8 patak
DMAMUX1
DMA2
8 patak

DMAMUX2

DMA3
8 patak

T

PMB (folyamatfigyelő)
DTS (digitális hőmérséklet-érzékelő)

Voltage szabályozók

@VDDA

Ellátásfelügyelet

FIFO

FIFO

FIFO

2×2 Mátrix
AHB2APB

64 bites AXI

64 bites AXI master

32 bites AHB 32 bites AHB master

32 bites APB

T TrustZone biztonsági védelem

AHB2APB

APB2 (100 MHz)

APB1 (100 MHz)
FIFO FIFO FIFO FIFO FIFO FIFO

MLAHB: 32 bites, több AHB-s buszmátrix (209 MHz) élesítése
APB6
FIFO FIFO FIFO FIFO

@VBAT
T
FIFO

HSE (XTAL)

2

PLL1/2/3/4

T

RCC

5

T-teljesítmény

9

T

EXTI

16. mellék

176

T

USBO

(OTG HS)

PHY

2

T

12b ADC1

18

T

12b ADC2

18

T

GPIOA

16b

16

T

GPIOB

16b

16

T

GPIOC

16b

16

T

GPIOD

16b

16

T

GPIOE

16b

16

T

GPIOF

16b

16

T

GPIOG 16b 16

T

GPIOH

16b

15

T

GPIOI

16b

8

AHB2APB

T

USART1

IrDA intelligenskártya

5

T

USART2

IrDA intelligenskártya

5

T

SPI4/I2S4

5

T

SPI5

4

T

I2C3/SMBUS

3

T

I2C4/SMBUS

3

T

I2C5/SMBUS

3

Szűrő Szűrő Szűrő

T

TIM12

16b

2

T

TIM13

16b

1

T

TIM14

16b

1

T

TIM15

16b

4

T

TIM16

16b

3

T

TIM17

16b

3

TIM2 TIM3 TIM4

32b

5

16b

5

16b

5

TIM5 TIM6 TIM7

32b

5

16b

16b

LPTIM1 16b

4

USART3

IrDA intelligenskártya

5

UART4

4

UART5

4

UART7

4

UART8

4

Szűrő Szűrő

I2C1/SMBUS

3

I2C2/SMBUS

3

SPI2/I2S2

5

SPI3/I2S3

5

USART6

IrDA intelligenskártya

5

SPI1/I2S1

5

FIFO FIFO

FIFO FIFO

MSv67509V2

DS13875 Rev 5

STM32MP133C/F

3

Funkcionális végeview

Funkcionális végeview

3.1
3.1.1
3.1.2

Cortex-A7 alrendszer
Jellemzők
· ARMv7-A architektúra · 32 kbájtos L1 utasítás-gyorsítótár · 32 kbájtos L1 adat-gyorsítótár · 128 kbájtos 2. szintű gyorsítótár · Arm + Thumb®-2 utasításkészlet · Arm TrustZone biztonsági technológia · Arm NEON fejlett SIMD · DSP és SIMD kiterjesztések · VFPv4 lebegőpontos · Hardvervirtualizációs támogatás · Beágyazott nyomkövetési modul (ETM) · Integrált általános megszakításvezérlő (GIC) 160 megosztott perifériás megszakítással · Integrált általános időzítő (CNT)
Felettview
A Cortex-A7 processzor egy rendkívül energiahatékony alkalmazásprocesszor, amelyet a csúcskategóriás viselhető eszközökben és más alacsony fogyasztású beágyazott és fogyasztói alkalmazásokban való kiváló teljesítmény biztosítására terveztek. Akár 20%-kal nagyobb egyszálú teljesítményt nyújt, mint a Cortex-A5, és hasonló teljesítményt nyújt, mint a Cortex-A9.
A Cortex-A7 magában foglalja a nagy teljesítményű Cortex-A15 és CortexA17 processzorok összes funkcióját, beleértve a hardveres virtualizációs támogatást, a NEON-t és a 128 bites AMBA 4 AXI buszinterfészt.
A Cortex-A7 processzor az energiatakarékos 8-as processzorra épül.taga Cortex-A5 processzor folyamatlánca. Emellett egy integrált L2 gyorsítótárral is rendelkezik, amelyet alacsony energiafogyasztásra terveztek, alacsonyabb tranzakciós késleltetéssel és a gyorsítótár-karbantartás jobb operációs rendszer-támogatásával. Ezen felül javult az elágazás-előrejelzés és a jobb memóriarendszer-teljesítmény, 64 bites betöltési tárolóúttal, 128 bites AMBA 4 AXI buszokkal és megnövelt TLB-mérettel (256 bejegyzés, szemben a Cortex-A128 és Cortex-A9 5 bejegyzésével), ami növeli a teljesítményt nagy munkaterhelések esetén, mint például web böngészés.
Thumb-2 technológia
A hagyományos Arm kód csúcsteljesítményét nyújtja, miközben akár 30%-kal csökkenti az utasítások tárolásához szükséges memóriaigényt.
TrustZone technológia
Biztosítja a biztonsági alkalmazások megbízható megvalósítását a digitális jogkezeléstől az elektronikus fizetésig. Széleskörű támogatást nyújt technológiai és iparági partnerektől.

DS13875 Rev 5

19/219
48

Funkcionális végeview

STM32MP133C/F

NEON
A NEON technológia képes felgyorsítani a multimédiás és jelfeldolgozó algoritmusokat, mint például a videó kódolása/dekódolása, 2D/3D grafika, játék, hang- és beszédfeldolgozás, képfeldolgozás, telefonálás és hangszintézis. A Cortex-A7 egy olyan motort biztosít, amely mind a Cortex-A7 lebegőpontos egység (FPU) teljesítményét és funkcionalitását, mind a NEON fejlett SIMD utasításkészletének implementációját kínálja a média- és jelfeldolgozási funkciók további gyorsítása érdekében. A NEON kibővíti a Cortex-A7 processzor FPU-ját egy négy MAC-kel és további 64 bites és 128 bites regiszterkészlettel, amely gazdag SIMD-műveletkészletet támogat 8, 16 és 32 bites egész és 32 bites lebegőpontos adatmennyiségeken.
Hardvervirtualizáció
Rendkívül hatékony hardveres támogatás az adatkezeléshez és az arbitrációhoz, amelynek révén több szoftverkörnyezet és alkalmazásaik képesek egyidejűleg hozzáférni a rendszer képességeihez. Ez lehetővé teszi robusztus eszközök megvalósítását, egymástól jól elszigetelt virtuális környezetekkel.
Optimalizált L1 gyorsítótárak
A teljesítményre és energiafogyasztásra optimalizált L1 gyorsítótárak minimális hozzáférési késleltetési technikákat alkalmaznak a teljesítmény maximalizálása és az energiafogyasztás minimalizálása érdekében.
Integrált L2 gyorsítótár-vezérlő
Alacsony késleltetésű és nagy sávszélességű hozzáférést biztosít a gyorsítótárban tárolt memóriához nagyfrekvencián, vagy csökkenti a chipen kívüli memória-hozzáféréssel járó energiafogyasztást.
Cortex-A7 lebegőpontos egység (FPU)
Az FPU nagy teljesítményű, egy- és kétpontos pontosságú lebegőpontos utasításokat biztosít, amelyek kompatibilisek az Arm VFPv4 architektúrával, amely szoftveresen kompatibilis az Arm lebegőpontos koprocesszorok korábbi generációival.
Snoop vezérlőegység (SCU)
Az SCU felelős az összekapcsolás, az arbitráció, a kommunikáció, a gyorsítótár-gyorsítótár és a rendszermemória-átvitel, a gyorsítótár koherencia és a processzor egyéb képességeinek kezeléséért.
Ez a rendszerkoherencia csökkenti a szoftverek bonyolultságát is, amelyek az egyes operációsrendszer-illesztőprogramokon belüli szoftverkoherencia fenntartásával járnak.
Általános megszakításvezérlő (GIC)
A szabványosított és architektúrájú megszakításvezérlő megvalósításával a GIC gazdag és rugalmas megközelítést biztosít a processzorok közötti kommunikációhoz, valamint a rendszermegszakítások irányításához és priorizálásához.
Akár 192 független megszakítást támogat, szoftveres vezérléssel, hardverpriorizálással és az operációs rendszer, valamint a TrustZone szoftverfelügyeleti réteg között irányítva.
Ez az útvonaltervezési rugalmasság és a megszakítások virtualizációjának támogatása az operációs rendszerben biztosítja az egyik kulcsfontosságú funkciót, amely a hipervizort használó megoldások képességeinek bővítéséhez szükséges.

20/219

DS13875 Rev 5

STM32MP133C/F

Funkcionális végeview

3.2
3.2.1
3.2.2

Emlékek
Külső SDRAM
Az STM32MP133C/F eszközök beépített vezérlővel rendelkeznek a külső SDRAM-hoz, amely a következőket támogatja: · LPDDR2 vagy LPDDR3, 16 bites adat, akár 1 GB, akár 533 MHz órajel · DDR3 vagy DDR3L, 16 bites adat, akár 1 GB, akár 533 MHz órajel
Beágyazott SRAM
Minden eszköz jellemzői: · SYSRAM: 128 kbit/s (programozható méretű biztonsági zónával) · AHB SRAM: 32 kbit/s (biztosítható) · BKPSRAM (tartalék SRAM): 8 kbit/s
Ennek a területnek a tartalma védve van a lehetséges nem kívánt írási hozzáférésektől, és készenléti vagy VBAT módban is megőrizhető. A BKPSRAM (az ETZPC-ben) csak biztonságos szoftverrel hozzáférhetőként definiálható.

3.3

DDR3/DDR3L/LPDDR2/LPDDR3 vezérlő (DDRCTRL)

A DDRCTRL a DDRPHYC-vel kombinálva teljes körű memóriainterfész-megoldást kínál a DDR memória alrendszerhez. · Egy 64 bites AMBA 4 AXI portos interfész (XPI) · A vezérlőhöz képest aszinkron AXI órajel · DDR memória titkosító motor (DDRMCE) AES-128 DDR on-the-fly írással
titkosítás/olvasás/visszafejtés. · Támogatott szabványok:
JEDEC DDR3 SDRAM specifikáció, JESD79-3E DDR3/3L memóriákhoz 16 bites interfésszel
JEDEC LPDDR2 SDRAM specifikáció, JESD209-2E LPDDR2-höz 16 bites interfésszel
JEDEC LPDDR3 SDRAM specifikáció, JESD209-3B LPDDR3-hoz 16 bites interfésszel
· Fejlett ütemező és SDRAM parancsgenerátor · Programozható teljes adatszélesség (16 bit) vagy fél adatszélesség (8 bit) · Fejlett QoS-támogatás három forgalmi osztállyal olvasáskor és két forgalmi osztállyal íráskor · Lehetőségek az alacsonyabb prioritású forgalom elakadásának elkerülésére · Garantált koherencia az olvasás utáni írás (WAR) és az írás utáni olvasás (RAW) esetén
AXI portok · Programozható támogatás a sorozathossz opciókhoz (4, 8, 16) · Íráskombináció, amely lehetővé teszi, hogy ugyanarra a címre történő több írást egyetlen írássá kombináljanak
egyszeres írás · Egyetlen rangú konfiguráció

DS13875 Rev 5

21/219
48

Funkcionális végeview

STM32MP133C/F

· Automatikus SDRAM kikapcsolási be- és kilépés támogatása, ha a tranzakciók beérkezése programozható ideig nem történik meg
· Automatikus óraleállítás (LPDDR2/3) támogatása a tranzakciók beérkezésének hiánya miatt
· Hardveres alacsony fogyasztású interfészen keresztül támogatja az automatikus alacsony fogyasztású üzemmódot, amelyet a tranzakciók beérkezésének hiánya okoz programozható ideig
· Programozható személyhívó szabályzat · Automatikus vagy szoftveresen vezérelt önfrissítő be- és kilépés támogatása · Mély kikapcsolás utáni be- és kilépés támogatása szoftveresen vezérelt módon (LPDDR2 és
LPDDR3) · Explicit SDRAM módú regiszterfrissítések támogatása szoftveres vezérléssel · Rugalmas címleképező logika a sorok, oszlopok alkalmazásspecifikus leképezéséhez
bankbitek · Felhasználó által választható frissítési vezérlési opciók · DDRPERFM társított blokk a teljesítményfigyelés és hangolás segítésére
A DDRCTRL és a DDRPHYC (az ETZPC-ben) csak biztonságos szoftverek számára hozzáférhetőként definiálható.
A DDRMCE (DDR memória titkosító motor) főbb jellemzői az alábbiakban felsoroltak: · AXI rendszerbusz master/slave interfészek (64 bites) · Beágyazott tűzfalon alapuló soron belüli titkosítás (íráshoz) és visszafejtés (olvasáshoz)
programozás · Régiónként két titkosítási mód (maximum egy régió): nincs titkosítás (bypass mód),
blokk titkosítási mód · A régiók kezdete és vége 64 kbájtos részletességgel van definiálva · Alapértelmezett szűrés (0. régió): bármilyen hozzáférés megadva · Régióhozzáférés-szűrés: nincs
Támogatott blokkrejtjel: AES Támogatott láncolási mód · Az AES rejtjelet használó blokk mód kompatibilis az ECB móddal, amelyet a NIST FIPS 197-es kiadványa, a fejlett titkosítási szabvány (AES) határoz meg, és amelyhez a https://keccak.team oldalon közzétett Keccak-400 algoritmuson alapuló kulcsszármaztatási függvény tartozik. web· Egyetlen, csak írható és zárolható főkulcs-regiszterkészlet · AHB konfigurációs port, privilégiumos hozzáféréssel

22/219

DS13875 Rev 5

STM32MP133C/F

Funkcionális végeview

3.4

TrustZone címtartomány-vezérlő DDR-hez (TZC)

A TZC a DDR vezérlőhöz való olvasási/írási hozzáférések szűrésére szolgál a TrustZone jogosultságok és a nem biztonságos master (NSAID) szerint, legfeljebb kilenc programozható régióban: · Csak megbízható szoftver által támogatott konfiguráció · Egy szűrőegység · Kilenc régió:
A 0. régió mindig engedélyezett, és lefedi a teljes címtartományt. Az 1–8. régiók programozható alap-/végcímmel rendelkeznek, és hozzárendelhetők a következőkhöz:
Bármelyik szűrő vagy mindkét szűrő. · Biztonságos és nem biztonságos hozzáférési jogosultságok régiónként programozva · A nem biztonságos hozzáférések NSAID szerint szűrve · Az azonos szűrő által vezérelt régiók nem fedhetik át egymást · Hiba és/vagy megszakítás esetén hibamódok · Elfogadási képesség = 256 · Kapuőr logika az egyes szűrők engedélyezéséhez és letiltásához · Spekulatív hozzáférések

DS13875 Rev 5

23/219
48

Funkcionális végeview

STM32MP133C/F

3.5

Boot módok

Indításkor a belső rendszerindító ROM által használt rendszerindító forrást a BOOT láb és az OTP bájtok választják ki.

2. táblázat. Indítási módok

BOOT2 BOOT1 BOOT0 Kezdeti rendszerindítási mód

Megjegyzések

Bejövő kapcsolat várakozása:

0

0

0

UART és USB(1)

USART3/6 és UART4/5/7/8 az alapértelmezett csatlakozókon

Nagysebességű USB eszköz az OTG_HS_DP/DM csatlakozókon (2)

0

0

1 Soros NOR flash(3) Soros NOR flash a QUADSPI-n(5)

0

1

0

e·MMC(3)

e·MMC az SDMMC2-n (alapértelmezett)(5)(6)

0

1

1

NAND flash(3)

SLC NAND flash az FMC-n

1

0

0

Fejlesztői rendszerindítás (flash memória indítás nélkül)

Flash memóriából történő indítás nélküli hibakeresési hozzáféréshez használható(4)

1

0

1

SD-kártya (3)

SD-kártya az SDMMC1 porton (alapértelmezett)(5)(6)

Bejövő kapcsolat várakozása:

1

1

0 UART és USB(1)(3) USART3/6 és UART4/5/7/8 az alapértelmezett csatlakozókon

Nagysebességű USB eszköz az OTG_HS_DP/DM csatlakozókon (2)

1

1

1 soros NAND flash memória (3) Soros NAND flash memória a QUADSPI-n (5)

1. Letiltható az OTP beállításokkal. 2. Az USB-hez HSE órajel/kristály szükséges (lásd az AN5474 szabványt az OTP beállításokkal és anélkül támogatott frekvenciákért). 3. A rendszerindítási forrás az OTP beállításokkal módosítható (pl.amp(első rendszerindítás SD-kártyán, majd e·MMC OTP beállításokkal). 4. Cortex®-A7 mag végtelen ciklusban kapcsolgatja a PA13-at. 5. Az alapértelmezett csatlakozók OTP-vel módosíthatók. 6. Alternatív megoldásként egy másik SDMMC interfész is kiválasztható OTP-vel.

Bár az alacsony szintű rendszerindítás belső órák használatával történik, az ST által szállított szoftvercsomagok, valamint a főbb külső interfészek, mint például a DDR, USB (de nem kizárólagosan) kristályt vagy külső oszcillátort igényelnek a HSE lábakhoz való csatlakoztatáshoz.
A HSE lábcsatlakozásokra és a támogatott frekvenciákra vonatkozó korlátozásokat és ajánlásokat lásd az RM0475 „STM32MP13xx fejlett Arm®-alapú 32 bites MPU-k” vagy az AN5474 „Az STM32MP13xx vonalak hardverfejlesztésének első lépései” című dokumentumokban.

24/219

DS13875 Rev 5

STM32MP133C/F

Funkcionális végeview

3.6

Tápellátás menedzsment

3.6.1
Vigyázat:

Áramellátási rendszer
· A VDD a be-/kimenetek fő tápellátása, és a belső rész készenléti üzemmódban is áram alatt marad. Hasznos térfogattagA tartomány 1.71 V és 3.6 V között van (tipikusan 1.8 V, 2.5 V, 3.0 V vagy 3.3 V).
A VDD_PLL-t és a VDD_ANA-t csillagkötéssel kell a VDD-hez kötni. · A VDDCPU a Cortex-A7 CPU-nak dedikált kötet.tage kínálat, amelynek értéke a
kívánt CPU frekvencia. 1.22 V és 1.38 V között futási módban. A VDD-nek jelen kell lennie a VDDCPU előtt. · A VDDCORE a fő digitális hangerőszabályzó.tagés általában kikapcsol készenléti üzemmódban.tagA tartomány üzemi módban 1.21 V és 1.29 V között van. A VDD-nek a VDDCORE előtt kell lennie. · A VBAT láb külső akkumulátorhoz csatlakoztatható (1.6 V < VBAT < 3.6 V). Ha nem használ külső akkumulátort, akkor ezt a lábat VDD-hez kell csatlakoztatni. · A VDDA az analóg (ADC/VREF), a tápfeszültségtage (1.62 V - 3.6 V). A belső VREF+ használatához a VREF+ + 0.3 V-nál egyenlő vagy nagyobb VDDA szükséges. · A VDDA1V8_REG láb a belső szabályozó kimenete, amely belsőleg az USB PHY és az USB PLL csatlakozókhoz csatlakozik. A belső VDDA1V8_REG szabályozó alapértelmezés szerint engedélyezve van, és szoftveresen vezérelhető. Készenléti üzemmódban mindig ki van kapcsolva.
A BYPASS_REG1V8 lábat soha nem szabad feszültség alatt hagyni. A hangerőszabályzó aktiválásához vagy deaktiválásához vagy a VSS-hez, vagy a VDD-hez kell csatlakoztatni.tage szabályozó. Amikor VDD = 1.8 V, a BYPASS_REG1V8-at kell beállítani. · A VDDA1V1_REG láb a belső szabályozó kimenete, amely belsőleg az USB PHY-hoz csatlakozik. A belső VDDA1V1_REG szabályozó alapértelmezés szerint engedélyezve van, és szoftveresen vezérelhető. Készenléti üzemmódban mindig ki van kapcsolva.
· A VDD3V3_USBHS a nagysebességű USB tápegység.tagA tartomány 3.07 V és 3.6 V.
A VDD3V3_USBHS csak akkor lehet jelen, ha a VDDA1V8_REG jelen van, különben maradandó károsodást okozhat az STM32MP133C/F-ben. Ezt PMIC rangsorrenddel vagy külső alkatrész beépítésével kell biztosítani diszkrét komponensű tápegység megvalósítása esetén.
· A VDDSD1 és VDDSD2 rendre SDMMC1, illetve SDMMC2 SD-kártya tápegységek, amelyek támogatják az ultra nagy sebességű módot.
· A VDDQ_DDR a DDR IO tápegység. 1.425 V és 1.575 V között van a DDR3 memóriák csatlakoztatásához (tipikusan 1.5 V).
1.283 V - 1.45 V DDR3L memóriák csatlakoztatásához (tipikusan 1.35 V)
1.14 V - 1.3 V LPDDR2 vagy LPDDR3 memóriák csatlakoztatásához (tipikusan 1.2 V)
A be- és kikapcsolási fázisok során a következő tápellátási sorrendi követelményeket kell betartani:
· Amikor a VDD 1 V alatt van, a többi tápegységnek (VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR) VDD + 300 mV alatt kell maradnia.
· Ha a VDD feszültsége 1 V felett van, minden tápegység független.
A kikapcsolás fázisában a VDD átmenetileg csak akkor válhat alacsonyabbá más tápegységekénél, ha az STM32MP133C/F-nek szolgáltatott energia 1 mJ alatt marad. Ez lehetővé teszi a külső leválasztó kondenzátorok eltérő időállandókkal történő kisütését a kikapcsolás tranziens fázisa alatt.

DS13875 Rev 5

25/219
48

Funkcionális végeview
V 3.6
VBOR0 1

2. ábra. Be-/kikapcsolási sorrend

STM32MP133C/F

VDDX(1) VDD

3.6.2
Megjegyzés: 26/219

0.3

Bekapcsolás

Üzemmód

Kikapcsolás

idő

Érvénytelen ellátási terület

VDDX < VDD + 300 mV

VDDX független a VDD-től

MSv47490V1

1. A VDDX a VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS és VDDQ_DDR tápegységekre vonatkozik.

Tápellátás felügyelő

Az eszközök integrált bekapcsolás utáni visszaállító (POR)/kikapcsolás utáni visszaállító (PDR) áramkörrel rendelkeznek, amelyhez egy feszültségesés utáni visszaállító (BOR) áramkör is tartozik:
· Bekapcsolási visszaállítás (POR)
A POR felügyelő figyeli a VDD tápfeszültségét, és összehasonlítja azt egy rögzített küszöbértékkel. Az eszközök visszaállított módban maradnak, amikor a VDD ezen küszöbérték alatt van. · Kikapcsolás utáni visszaállítás (PDR)
A PDR felügyelő figyeli a VDD tápellátását. Alaphelyzetbe állítás történik, amikor a VDD egy fix küszöbérték alá esik.
· Áramkimaradás visszaállítása (BOR)
A BOR felügyelő figyeli a VDD tápellátását. Három BOR küszöbérték (2.1 és 2.7 V között) konfigurálható opciós bájtokon keresztül. Visszaállítás történik, amikor a VDD ezen küszöbérték alá esik.
· Bekapcsolási VDDCORE visszaállítás (POR_VDDCORE) A POR_VDDCORE felügyelő figyeli a VDDCORE tápegységét, és összehasonlítja azt egy rögzített küszöbértékkel. A VDDCORE tartomány visszaállított módban marad, amikor a VDDCORE ezen küszöbérték alatt van.
· Kikapcsolás utáni VDDCORE visszaállítás (PDR_VDDCORE) A PDR_VDDCORE felügyelő figyeli a VDDCORE tápellátását. VDDCORE tartomány visszaállítása történik, amikor a VDDCORE egy rögzített küszöbérték alá esik.
· Bekapcsolás utáni visszaállítás VDDCPU (POR_VDDCPU) A POR_VDDCPU felügyelő figyeli a VDDCPU tápegységét, és összehasonlítja azt egy rögzített küszöbértékkel. A VDDCPU tartomány visszaállítási módban marad, amikor a VDDCORE ezen küszöbérték alatt van.
A PDR_ON csatlakozó az STMicroelectronics gyártási tesztjeihez van fenntartva, és egy alkalmazásban mindig VDD-hez kell csatlakoztatni.

DS13875 Rev 5

STM32MP133C/F

Funkcionális végeview

3.7

Alacsony fogyasztású stratégia

Az STM32MP133C/F energiafogyasztásának csökkentésére többféle módszer létezik: · A dinamikus energiafogyasztás csökkentése a CPU órajeleinek és/vagy a
buszmátrix órajelek és/vagy az egyes perifériás órajelek vezérlése. · Energiatakarékosság CPU ÜRESJÁRATBAN az elérhető alacsony
energiatakarékos módok a felhasználói alkalmazás igényei szerint. Ez lehetővé teszi a legjobb kompromisszum elérését a rövid indítási idő, az alacsony energiafogyasztás és az elérhető ébresztési források között. · Használja a DVFS-t (dinamikus hangerőszabályzó)tage és frekvenciaskálázás) munkapontok, amelyek közvetlenül szabályozzák a CPU órajelfrekvenciáját, valamint a VDDCPU kimeneti tápellátását.
Az üzemmódok lehetővé teszik az órajel-eloszlás vezérlését a különböző rendszeralkatrészek között, valamint a rendszer teljesítményének szabályozását. A rendszer üzemmódját az MPU alrendszer vezérli.
Az MPU alrendszer alacsony energiafogyasztású módjai az alábbiakban láthatók: · Alvó üzemmód: A CPU órajelei leállnak, és a periféria(k) órája a következőképpen működik:
előzőleg az RCC-ben (alaphelyzetbe állítás és órajelvezérlő) beállított érték. · CStop: A CPU periféria(k) órái leállnak. · CStandby: VDDCPU KI
A CSleep és CStop alacsony energiafogyasztású módokba a CPU a WFI (megszakításra várakozás) vagy WFE (eseményre várakozás) utasítások végrehajtásakor lép be.
A rendszer elérhető üzemmódjai a következők: · Futás (a rendszer teljes teljesítményen, VDDCORE, VDDCPU és az órák BE) · Leállítás (az órák KI) · LP-Leállítás (az órák KI) · LPLV-Leállítás (az órák KI, a VDDCORE és a VDDCPU tápfeszültség szintje csökkenthető) · LPLV-Leállítás2 (VDDCPU KI, VDDCORE csökkentve, és az órák KI) · Készenlét (VDDCPU, VDDCORE és az órák KI)

3. táblázat. Rendszer és CPU energiafogyasztási mód összehasonlítása

Rendszer energiafogyasztási módja

CPU

Futtatás mód

CRun vagy CSleep

Stop mód LP-Stop mód LPLV-Stop mód LPLV-Stop2 mód
Készenléti mód

CStop vagy CStandby CStandby

3.8

Reset és óravezérlő (RCC)

Az órajel- és visszaállításvezérlő kezeli az összes órajel generálását, az órajel-vezérlést, valamint a rendszer és a periféria visszaállításának vezérlését. Az RCC nagy rugalmasságot biztosít az órajelforrások kiválasztásában, és lehetővé teszi az órajelarányok alkalmazását az energiafogyasztás javítása érdekében. Ezenkívül egyes kommunikációs perifériákon, amelyek képesek együttműködni

DS13875 Rev 5

27/219
48

Funkcionális végeview

STM32MP133C/F

3.8.1 3.8.2

két különböző órajel-tartomány (vagy egy buszinterfész órajele, vagy egy kernel periféria órajele) esetén a rendszerfrekvenciát a baudráta módosítása nélkül lehet módosítani.
Órakezelés
Az eszközök négy belső oszcillátort, két külső kristállyal vagy rezonátorral ellátott oszcillátort, három gyors indítási idejű belső oszcillátort és négy PLL-t tartalmaznak.
Az RCC a következő órajelforrás-bemeneteket kapja: · Belső oszcillátorok:
64 MHz HSI órajel (1%-os pontosság) 4 MHz CSI órajel 32 kHz LSI órajel · Külső oszcillátorok: 8-48 MHz HSE órajel 32.768 kHz LSE órajel
Az RCC négy PLL-t biztosít: · A PLL1 a CPU órajelének szabályozására szolgál · A PLL2 a következőket biztosítja:
órajelek az AXI-SS-hez (beleértve az APB4, APB5, AHB5 és AHB6 hidakat) órajelek a DDR interfészhez · PLL3, amely a következőket biztosítja: órajelek a többrétegű AHB és a perifériás buszmátrixhoz (beleértve az APB1-et,
APB2, APB3, APB6, AHB1, AHB2 és AHB4) kernel órajelek perifériákhoz · PLL4, amely a különféle perifériák kernel órajeleinek generálására szolgál
A rendszer a HSI órán indul. A felhasználói alkalmazás ezután kiválaszthatja az óra konfigurációját.
Rendszer-visszaállítási források
A bekapcsolás utáni alaphelyzetbe állítás az összes regisztert inicializálja, kivéve a hibakeresési regisztert, az RCC egy részét, az RTC és a tápellátás-vezérlő állapotregiszterei egy részét, valamint a tartalék tápellátási tartományt.
Az alkalmazás-visszaállítást a következő források egyike generálja: · visszaállítás az NRST padról · visszaállítás a POR és PDR jelről (általában bekapcsolási visszaállításnak nevezik) · visszaállítás a BOR jelről (általában feszültségesésnek nevezik) · visszaállítás a független watchdog 1-től · visszaállítás a független watchdog 2-től · szoftverrendszer-visszaállítás a Cortex-A7 (CPU)-tól · hiba a HSE-n, amikor az óra biztonsági rendszer funkció aktiválódik
A rendszer-visszaállítást a következő források egyike generálja: · alkalmazás-visszaállítás · POR_VDDCORE jel visszaállítása · kilépés készenléti módból futási módba

28/219

DS13875 Rev 5

STM32MP133C/F

Funkcionális végeview

Az MPU processzor alaphelyzetbe állítását a következő források egyike generálja: · rendszer-visszaállítás · minden alkalommal, amikor az MPU kilép a CStandby üzemmódból · szoftveres MPU-visszaállítás a Cortex-A7 (CPU) részéről

3.9

Általános célú bemenetek/kimenetek (GPIO-k)

Minden egyes GPIO-láb szoftveresen konfigurálható kimenetként (push-pull vagy open-drain, fel- vagy lehúzással vagy anélkül), bemenetként (fel- vagy lehúzással vagy anélkül), vagy periféria alternatív funkcióként. A legtöbb GPIO-láb digitális vagy analóg alternatív funkciókkal van megosztva. Minden GPIO nagy áramerősségre képes, és sebességválasztással rendelkezik a belső zaj, az energiafogyasztás és az elektromágneses kibocsátás jobb kezelése érdekében.
A visszaállítás után minden GPIO analóg módban van az energiafogyasztás csökkentése érdekében.
Az I/O konfiguráció szükség esetén zárolható egy adott sorrend követésével, hogy elkerülhető legyen az I/O regiszterekbe történő jogosulatlan írás.
Minden GPIO-kivezetés egyenként beállítható biztonságosként, ami azt jelenti, hogy a GPIO-khoz és a biztonságosként definiált kapcsolódó perifériákhoz való szoftveres hozzáférés a CPU-n futó biztonságos szoftverekre korlátozódik.

3.10
Jegyzet:

TrustZone védelmi vezérlő (ETZPC)
Az ETZPC a busz masterek és slave-ek TrustZone biztonságának konfigurálására szolgál programozható biztonsági attribútumokkal (biztosítható erőforrásokkal). Például: · A chipre integrált SYSRAM biztonságos régió mérete programozható. · Az AHB és APB perifériák biztonságossá vagy nem biztonságossá tehetők. · Az AHB SRAM biztonságossá vagy nem biztonságossá tehető.
Alapértelmezés szerint a SYSRAM, az AHB SRAM-ok és a biztonságos perifériák csak biztonságos hozzáférésre vannak beállítva, így a nem biztonságos masterek, például a DMA1/DMA2, nem férhetnek hozzájuk.

DS13875 Rev 5

29/219
48

Funkcionális végeview

STM32MP133C/F

3.11

Busz-összekötő mátrix
Az eszközök AXI buszmátrixszal, egy fő AHB buszmátrixszal és buszhidakkal rendelkeznek, amelyek lehetővé teszik a buszmasterek és a buszslave-ek összekapcsolását (lásd az alábbi ábrát, a pontok az engedélyezett master/slave kapcsolatokat jelölik).
3. ábra. STM32MP133C/F buszmátrix

MDMA

SDMMC2

SDMMC1

DBG az MLAHB-től az USBH összekapcsolásáig

CPU

ETH1 ETH2

128 bites

AXIM

M9

M0

M1 M2

M3

M11

M4

M5

M6

M7

S0

S1 S2 S3 S4 S5 S6 S7 S8 S9

Alapértelmezett slave AXIMC

NIC-400 AXI 64 bit 266 MHz – 10 master / 10 slave

AXIM összeköttetésből DMA1 DMA2 USBO DMA3

M0

M1 M2

M3 M4

M5

M6 M7

S0

S1

S2

S3

S4 S5 Összekötő AHB 32 bit 209 MHz – 8 master / 6 slave

DDRCTRL 533 MHz AHB híd az AHB6-hoz Az MLAHB-hez összeköttetés FMC/NAND QUADSPI SYSRAM 128 KB ROM 128 KB AHB híd az AHB5-höz APB híd az APB5-höz APB híd a DBG-hez APB-hez
AXI 64 szinkron master port AXI 64 szinkron slave port AXI 64 aszinkron master port AXI 64 aszinkron slave port AHB 32 szinkron master port AHB 32 szinkron slave port AHB 32 aszinkron master port AHB 32 aszinkron slave port
Híd az AHB2-höz SRAM1 SRAM2 SRAM3 Az AXIM összekötőhöz Híd az AHB4-hez
MSv67511V2

MLAHB

30/219

DS13875 Rev 5

STM32MP133C/F

Funkcionális végeview

3.12

DMA vezérlők
Az eszközök a következő DMA modulokkal rendelkeznek a CPU-tevékenység tehermentesítésére: · egy master közvetlen memória-hozzáférésű (MDMA) modul
Az MDMA egy nagysebességű DMA vezérlő, amely mindenféle memóriaátvitelt (periféria-memória, memória-memória, memória-periféria) vezérel CPU-beavatkozás nélkül. Egy master AXI interfésszel rendelkezik. Az MDMA képes kapcsolódni más DMA vezérlőkhöz a szabványos DMA-képességek kiterjesztése érdekében, vagy közvetlenül is kezelheti a perifériás DMA-kérelmeket. Mind a 32 csatorna képes blokkátvitelre, ismételt blokkátvitelre és láncolt lista átvitelre. Az MDMA beállítható biztonságos átvitelre a biztonságos memóriákba. · három DMA vezérlő (nem biztonságos DMA1 és DMA2, valamint biztonságos DMA3) Minden vezérlő kétportos AHB-vel rendelkezik, összesen 16 nem biztonságos és nyolc biztonságos DMA csatornával a FIFO-alapú blokkátvitelek végrehajtásához.
Két DMAMUX egység multiplexeli és irányítja a DMA periféria kéréseket a három DMA vezérlőhöz nagy rugalmassággal, maximalizálva az egyidejűleg futó DMA kérések számát, valamint DMA kéréseket generálva a periféria kimeneti triggerekből vagy DMA eseményekből.
A DMAMUX1 a nem biztonságos perifériákról érkező DMA kéréseket DMA1 és DMA2 csatornákra képezi le. A DMAMUX2 a biztonságos perifériákról érkező DMA kéréseket DMA3 csatornákra képezi le.

3.13

Kiterjesztett megszakítás- és eseményvezérlő (EXTI)
A kibővített megszakítás- és eseményvezérlő (EXTI) konfigurálható és közvetlen eseménybemeneteken keresztül kezeli a CPU és a rendszer felébresztését. Az EXTI felébresztési kéréseket küld a tápellátás-vezérlőnek, megszakításkérést generál a GIC-nek, eseményeket pedig a CPU eseménybemenetének.
Az EXTI felébresztési kérelmek lehetővé teszik a rendszer felébresztését Stop módból, valamint a CPU felébresztését CStop és CStandby módokból.
A megszakításkérés és az eseménykérés generálása Futás módban is használható.
Az EXTI az EXTI IOportot is tartalmazza.
Minden megszakítás vagy esemény biztonságosként beállítható, hogy a hozzáférést csak a biztonságos szoftverekhez lehessen korlátozni.

3.14

Ciklikus redundancia-ellenőrzési számítási egység (CRC)
A CRC (ciklikus redundancia-ellenőrzés) számítási egységet egy programozható polinom segítségével CRC-kód előállítására használják.
Többek között a CRC-alapú technikákat alkalmazzák az adatátvitel vagy a tárolás integritásának ellenőrzésére. Az EN/IEC 60335-1 szabvány hatókörében ezek a technikák a flash memória integritásának ellenőrzésére szolgálnak. A CRC-számító egység segít a szoftver aláírásának kiszámításában futásidőben, amelyet összehasonlítanak a linkidőben generált és egy adott memóriahelyen tárolt referencia-aláírással.

DS13875 Rev 5

31/219
48

Funkcionális végeview

STM32MP133C/F

3.15

Rugalmas memóriavezérlő (FMC)
Az FMC vezérlő főbb jellemzői a következők: · Interfész statikus memóriával leképezett eszközökkel, beleértve:
NOR flash memória Statikus vagy pszeudo-statikus véletlen elérésű memória (SRAM, PSRAM) NAND flash memória 4 bites/8 bites BCH hardveres ECC-vel · 8 bites adatbusz szélesség · Független chipkiválasztási vezérlés minden memóriabankhoz · Független konfiguráció minden memóriabankhoz · FIFO írás
Az FMC konfigurációs regiszterek biztonságossá tehetők.

3.16

Kettős Quad-SPI memória interfész (QUADSPI)
A QUADSPI egy speciális kommunikációs interfész, amely egy, két vagy négy SPI flash memóriákat céloz meg. A következő három mód bármelyikében működhet: · Közvetett mód: minden művelet a QUADSPI regiszterek segítségével történik. · Állapotlekérdező mód: a külső flash memória állapotregiszterét periodikusan olvassa és
megszakítás generálható jelzőbeállítás esetén. · Memória-leképezéses mód: a külső flash memória a címtartományhoz van leképezve.
és a rendszer úgy látja, mintha belső memória lenne.
Mind az átviteli sebesség, mind a kapacitás megduplázható a kettős flash móddal, ahol két Quad-SPI flash memóriához lehet egyszerre hozzáférni.
A QUADSPI egy késleltető blokkal (DLYBQS) van párosítva, amely lehetővé teszi a 100 MHz feletti külső adatfrekvenciák támogatását.
A QUADSPI konfigurációs regiszterek biztonságosak lehetnek, akárcsak a késleltető blokkjuk.

3.17

Analóg-digitális átalakítók (ADC1, ADC2)
Az eszközök két analóg-digitális átalakítót tartalmaznak, amelyek felbontása 12, 10, 8 vagy 6 bitesre konfigurálható. Minden ADC akár 18 külső csatornát is megoszt, és egyszeri vagy szkennelési módban hajt végre konverziókat. Szkennelési módban az automatikus konverzió az analóg bemenetek egy kiválasztott csoportján történik.
Mindkét ADC biztonságos buszinterfészekkel rendelkezik.
Minden ADC-t egy DMA vezérlő szolgálhat ki, így lehetővé téve az ADC által konvertált értékek automatikus átvitelét egy célhelyre szoftveres beavatkozás nélkül.
Ezenkívül egy analóg watchdog funkció pontosan figyelheti az átalakított térfogatottage egy, néhány vagy az összes kiválasztott csatorna közül. Megszakítás jön létre, amikor az átalakított kötettage kívül esik a programozott küszöbértékeken.
Az A/D átalakítás és az időzítők szinkronizálásához az A/D átalakítókat a TIM1, TIM2, TIM3, TIM4, TIM6, TIM8, TIM15, LPTIM1, LPTIM2 és LPTIM3 időzítők bármelyike ​​​​vezérelheti.

32/219

DS13875 Rev 5

STM32MP133C/F

Funkcionális végeview

3.18

Hőmérséklet érzékelő
Az eszközökbe beépített hőmérséklet-érzékelő kerül, amely térfogati értéket generál.tage (VTS), amely lineárisan változik a hőmérséklettel. Ez a hőmérséklet-érzékelő belsőleg az ADC2_INP12-höz van csatlakoztatva, és a készülék környezeti hőmérsékletét 40 és +125 °C között, ±2%-os pontossággal képes mérni.
A hőmérséklet-érzékelő jó linearitással rendelkezik, de kalibrálni kell a hőmérsékletmérés jó általános pontosságának eléréséhez. Mivel a hőmérséklet-érzékelő eltolása a folyamatváltozások miatt chipenként változik, a kalibrálatlan belső hőmérséklet-érzékelő olyan alkalmazásokhoz alkalmas, amelyek csak hőmérsékletváltozásokat érzékelnek. A hőmérséklet-érzékelő mérésének pontosságának javítása érdekében minden eszközt egyedileg gyárilag kalibrál az ST. A hőmérséklet-érzékelő gyári kalibrációs adatait az ST az OTP területen tárolja, amely csak olvasható módban érhető el.

3.19

Digitális hőmérséklet-érzékelő (DTS)
Az eszközökbe beépítettek egy frekvenciakimeneti hőmérséklet-érzékelőt. A DTS az LSE vagy a PCLK alapján számolja a frekvenciát a hőmérsékleti információk biztosításához.
A következő funkciók támogatottak: · megszakítás generálása hőmérsékleti küszöbérték alapján · ébresztőjel generálása hőmérsékleti küszöbérték alapján

3.20
Jegyzet:

VBAT működés
A VBAT teljesítménytartománya tartalmazza az RTC-t, a tartalék regisztereket és a tartalék SRAM-ot.
Az akkumulátor élettartamának optimalizálása érdekében ezt a teljesítménytartományt VDD biztosítja, ha rendelkezésre áll, vagy a voltagA VBAT lábra kerül a feszültség (ha nincs VDD táp). A VBAT tápellátása akkor kapcsol be, amikor a PDR érzékeli, hogy a VDD a PDR szint alá esett.
A kötettagA VBAT lábon lévő e feszültséget külső akkumulátor, szuperkondenzátor vagy közvetlenül VDD biztosíthatja. Ez utóbbi esetben a VBAT mód nem működik.
A VBAT működés akkor aktiválódik, ha a VDD nincs jelen.
Ezen események egyike sem (külső megszakítások, TAMP esemény vagy RTC riasztás/események) képesek közvetlenül visszaállítani a VDD tápellátást, és kiiktatni a készüléket a VBAT üzemmódból. Mindazonáltal a TAMP Az események és az RTC riasztások/események felhasználhatók egy külső áramkör (jellemzően egy PMIC) felé küldött jel generálására, amely visszaállíthatja a VDD tápellátást.

DS13875 Rev 5

33/219
48

Funkcionális végeview

STM32MP133C/F

3.21

Voltagreferencia puffer (VREFBUF)
Az eszközökbe beépített hangerőszabályzó van beépítve.tage referencia puffer, amely térfogatmérőként használhatótagaz ADC-k referenciaértéke, valamint térfogatként istagkülső komponensek referenciaként való használatára a VREF+ csatlakozón keresztül. A VREFBUF biztonságosan rögzíthető. A belső VREFBUF négy feszültségszintet támogat.tagTápfeszültség: · 1.65 V · 1.8 V · 2.048 V · 2.5 V Külső feszültségtagA referenciaérték a VREF+ lábon keresztül biztosítható, amikor a belső VREFBUF ki van kapcsolva.
4. ábratage referencia puffer

VREFINT

+

–

VREF+

VSSA

MSv64430V1

3.22

Digitális szűrő szigma-delta modulátorhoz (DFSDM)
Az eszközök egy DFSDM-et tartalmaznak, amely két digitális szűrőmodult és négy külső bemeneti soros csatornát (adó-vevőt) vagy alternatívaként négy belső párhuzamos bemenetet támogat.
A DFSDM külső modulátorokat csatlakoztat az eszközhöz, és digitális szűrést végez a vett adatfolyamokon. A modulátorokat arra használják, hogy az analóg jeleket digitális-soros folyamokká alakítsák, amelyek a DFSDM bemeneteit alkotják.
A DFSDM PDM (impulzussűrűség-moduláció) mikrofonokhoz is csatlakoztatható, és elvégezheti a PDM-PCM átalakítást és szűrést (hardveres gyorsítással). A DFSDM opcionális párhuzamos adatfolyam-bemeneteket tartalmaz az ADC-kből vagy az eszköz memóriájából (DMA/CPU átvitellel a DFSDM-be).
A DFSDM adó-vevők számos soros interfész formátumot támogatnak (különböző modulátorok támogatása érdekében). A DFSDM digitális szűrőmodulok digitális feldolgozást végeznek a felhasználó által meghatározott szűrőparaméterek szerint, akár 24 bites végső ADC felbontással.

34/219

DS13875 Rev 5

STM32MP133C/F

Funkcionális végeview

A DFSDM periféria a következőket támogatja: · Négy multiplexált bemenetű digitális soros csatorna:
Konfigurálható SPI interfész különféle modulátorok csatlakoztatásához Konfigurálható Manchester kódolású 1 vezetékes interfész PDM (impulzussűrűség-moduláció) mikrofon bemenet Maximális bemeneti órajelfrekvencia akár 20 MHz (10 MHz Manchester kódoláshoz) Órajel kimenet modulátorokhoz (0-20 MHz) · Alternatív bemenetek négy belső digitális párhuzamos csatornáról (akár 16 bites bemeneti felbontás): belső források: ADC adat vagy memória adatfolyamok (DMA) · Két digitális szűrőmodul állítható digitális jelfeldolgozással: Sincx szűrő: szűrő sorrend/típus (1-től 5-ig), túlfeszültségampling arány (1-től 1024-ig) integrátor: túllépésekampling arány (1-től 256-ig) · Akár 24 bites kimeneti adatfelbontás, előjeles kimeneti adatformátum · Automatikus adateltolás-korrekció (az eltolást a felhasználó tárolja a regiszterben) · Folyamatos vagy egyszeri konverzió · A konverzió kezdetét a következők indítják: szoftveres trigger belső időzítők külső események a konverzió kezdetét szinkronban az első digitális szűrőmodullal (DFSDM) · Analóg watchdog, amely a következőket tartalmazza: alacsony és magas értékű adatküszöb regiszterek dedikált konfigurálható Sincx digitális szűrő (sorrend = 1-től 3-ig,
oversampling arány = 1-től 32-ig) bemenet a végső kimeneti adatokból vagy a kiválasztott bemeneti digitális soros csatornákból folyamatos monitorozás a standard konverziótól függetlenül · Rövidzárlatérzékelő a telített analóg bemeneti értékek érzékelésére (alsó és felső tartomány): akár 8 bites számláló 1-től 256 egymást követő 0-ig vagy 1-ig terjedő soros adatfolyam érzékelésére folyamatos monitorozás minden bemeneti soros csatornán · Törésjel generálása analóg watchdog esemény vagy rövidzárlatérzékelő esemény esetén · Szélsőérték-érzékelő: a végső konverziós adatok minimum és maximum értékeinek tárolása szoftveresen frissítve · DMA képesség a végső konverziós adatok olvasására · Megszakítások: konverzió vége, túllépés, analóg watchdog, rövidzárlat, bemeneti soros csatorna órajelének hiánya · „Normál” vagy „befecskendezett” konverziók: a „normál” konverziók bármikor, vagy akár folyamatos módban is kérhetők
anélkül, hogy bármilyen hatással lenne a „befecskendezett” konverziók időzítésére; „befecskendezett” konverziók a pontos időzítés érdekében és magas konverziós prioritással

DS13875 Rev 5

35/219
48

Funkcionális végeview

STM32MP133C/F

3.23

Valódi véletlenszám-generátor (RNG)
Az eszközök egy véletlenszám-generátort (RNG) tartalmaznak, amely egy integrált analóg áramkör által generált 32 bites véletlenszámokat szolgáltat.
Az RNG (az ETZPC-ben) csak biztonságos szoftverrel hozzáférhetőként definiálható.
A valódi véletlenszám-generátor (RNG) egy dedikált buszon keresztül csatlakozik a biztonságos AES és PKA perifériákhoz (a CPU nem olvassa).

3.24

Kriptográfiai és hash processzorok (CRYP, SAES, PKA és HASH)
Az eszközök egy kriptográfiai processzort tartalmaznak, amely támogatja a fejlett kriptográfiai algoritmusokat, amelyek általában a titoktartás, a hitelesítés, az adatok integritásának és a letagadhatatlanság biztosításához szükségesek az üzenetek egy másik féllel történő cseréje során.
Az eszközök emellett egy dedikált, DPA-val szemben ellenálló, biztonságos AES 128 és 256 bites kulcsot (SAES) és PKA hardveres titkosító/dekódoló gyorsítót is tartalmaznak, a CPU által nem elérhető dedikált hardverbusszal.
A CRYP főbb jellemzői: · DES/TDES (adattitkosítási szabvány/hármas adattitkosítási szabvány): ECB (elektronikus
kódkönyv) és CBC (rejtjelblokk-láncolás) láncolási algoritmusok, 64, 128 vagy 192 bites kulcs · AES (fejlett titkosítási szabvány): ECB, CBC, GCM, CCM és CTR (számláló mód) láncolási algoritmusok, 128, 192 vagy 256 bites kulcs
Univerzális HASH főbb jellemzői: · SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3 (biztonságos HASH algoritmusok) · HMAC
A kriptográfiai gyorsító támogatja a DMA kérések generálását.
A CRYP, SAES, PKA és HASH (az ETZPC-ben) csak biztonságos szoftverek számára hozzáférhetőként definiálható.

3.25

Indítási és biztonsági, valamint OTP-vezérlés (BSEC)
A BSEC (boot and security and OTP control) egy OTP (egyszer programozható) biztosítékdoboz vezérlésére szolgál, amely beágyazott, nem felejtő tárolásra szolgál az eszközkonfiguráció és a biztonsági paraméterek számára. A BSEC egyes részeit csak biztonságos szoftverrel lehet elérni.
A BSEC OTP szavakat használhat a 256 bites HWKEY tárolására SAES-hez (biztonságos AES).

36/219

DS13875 Rev 5

STM32MP133C/F

Funkcionális végeview

3.26

Időzítők és őrzők
Az eszközök két fejlett vezérlésű időzítőt, tíz általános célú időzítőt (amelyek közül hét biztonságos), két alapvető időzítőt, öt alacsony fogyasztású időzítőt, két watchdog-ot és négy rendszeridőzítőt tartalmaznak mindegyik Cortex-A7-ben.
Hibakeresési módban az összes időzítő számláló lefagyasztható.
Az alábbi táblázat összehasonlítja a fejlett vezérlésű, az általános célú, az alap és az alacsony fogyasztású időzítők funkcióit.

Időzítő típusa

Időzítő

4. táblázat: Időzítő funkciók összehasonlítása

Ellenfelbontás
ciója

Számláló típus

Előosztó tényező

DMA kérés generálása

Csatornák rögzítése/összehasonlítása

Kiegészítő kimenet

Max interfész
órajel (MHz)

Max
időzítő
órajel (MHz)(1)

Speciális TIM1, -vezérlés TIM8

16 bites

Fel, Bármely egész szám lefelé, 1 és 65536 között

Igen

TIM2 TIM5

32 bites

Fel, Bármely egész szám lefelé, 1 és 65536 között

Igen

TIM3 TIM4

16 bites

Fel, Bármely egész szám lefelé, 1 és 65536 között

Igen

Bármilyen egész szám

TIM12(2) 16 bites

1 között

Nem

Általános

és 65536

cél

TIM13(2) TIM14(2)

16 bites

Bármely egész szám 1 és felfelé
és 65536

Nem

Bármilyen egész szám

TIM15(2) 16 bites

1 között

Igen

és 65536

TIM16(2) TIM17(2)

16 bites

Bármely egész szám 1 és felfelé
és 65536

Igen

Alapvető

TIM6, TIM7

16 bites

Bármely egész szám 1 és felfelé
és 65536

Igen

LPTIM1,

Alacsony fogyasztású

LPTIM2(2), LPTIM3(2),
LPTIM4,

16 bites

1, 2, 4, 8, Fel 16, 32, 64,
128

Nem

LPTIM5

6

4

104.5

209

4

Nem

104.5

209

4

Nem

104.5

209

2

Nem

104.5

209

1

Nem

104.5

209

2

1

104.5

209

1

1

104.5

209

0

Nem

104.5

209

1 (3)

Nem

104.5 104.5

1. A maximális időzítő órajele akár 209 MHz is lehet, az RCC TIMGxPRE bitjétől függően. 2. Biztonságos időzítő. 3. Nincs rögzítőcsatorna az LPTIM-en.

DS13875 Rev 5

37/219
48

Funkcionális végeview

STM32MP133C/F

3.26.1 3.26.2 3.26.3

Speciális vezérlésű időzítők (TIM1, TIM8)
A fejlett vezérlésű időzítők (TIM1, TIM8) háromfázisú PWM generátoroknak tekinthetők, amelyek 6 csatornára vannak multiplexelve. Kiegészítő PWM kimenetekkel rendelkeznek, programozható beillesztett holtidővel. Teljes értékű általános célú időzítőknek is tekinthetők. Négy független csatornájuk a következőkre használható: · bemeneti jel rögzítése · kimeneti jel összehasonlítása · PWM generálás (él- vagy középre igazított módok) · egyimpulzusos kimeneti mód
Ha standard 16 bites időzítőként konfigurálják őket, ugyanazokkal a tulajdonságokkal rendelkeznek, mint az általános célú időzítők. Ha 16 bites PWM generátorként konfigurálják őket, teljes modulációs képességgel rendelkeznek (0-100%).
A fejlett vezérlésű időzítő az időzítő-összekapcsolási funkción keresztül együttműködhet az általános célú időzítőkkel szinkronizáláshoz vagy eseményláncoláshoz.
A TIM1 és a TIM8 támogatja a független DMA kérésgenerálást.
Általános célú időzítők (TIM2, TIM3, TIM4, TIM5, TIM12, TIM13, TIM14, TIM15, TIM16, TIM17)
Az STM32MP133C/F eszközökbe tíz szinkronizálható, általános célú időzítő van beépítve (a különbségeket lásd a 4. táblázatban). · TIM2, TIM3, TIM4, TIM5
A TIM 2 és TIM5 egy 32 bites automatikus újratöltésű fel/le számlálón és egy 16 bites előosztón alapul, míg a TIM3 és TIM4 egy 16 bites automatikus újratöltésű fel/le számlálón és egy 16 bites előosztón. Minden időzítő négy független csatornával rendelkezik a bemeneti rögzítéshez/kimenet összehasonlításához, PWM vagy egyimpulzusos módú kimenethez. Ez a legnagyobb tokozású készülékeken akár 16 bemeneti rögzítést/kimenet összehasonlítást/PWM-et is biztosít. Ezek az általános célú időzítők együtt, vagy más általános célú időzítőkkel és a TIM1 és TIM8 fejlett vezérlésű időzítőkkel is működhetnek az időzítő csatolási funkcióján keresztül szinkronizáláshoz vagy eseményláncoláshoz. Ezen általános célú időzítők bármelyike ​​használható PWM kimenetek generálására. A TIM2, TIM3, TIM4 és TIM5 mindegyike független DMA kérésgenerálással rendelkezik. Képesek kezelni a kvadratúra (inkrementális) kódolójeleket és az egy-négy Hall-effektusú érzékelő digitális kimeneteit. · TIM12, TIM13, TIM14, TIM15, TIM16, TIM17 Ezek az időzítők egy 16 bites automatikus újratöltési számlálón és egy 16 bites előosztón alapulnak. A TIM13, TIM14, TIM16 és TIM17 egy független csatornával rendelkezik, míg a TIM12 és TIM15 két független csatornával rendelkezik a bemeneti rögzítéshez/kimeneti összehasonlításhoz, PWM vagy egyimpulzusos kimenethez. Szinkronizálhatók a TIM2, TIM3, TIM4, TIM5 teljes funkcionalitású, általános célú időzítőkkel, vagy egyszerű időalapként használhatók. Mindegyik időzítő (az ETZPC-ben) csak biztonságos szoftverrel hozzáférhetővé tehető.
Alapvető időzítők (TIM6 és TIM7)
Ezeket az időzítőket főként általános 16 bites időalapként használják.
A TIM6 és a TIM7 támogatja a független DMA kérésgenerálást.

38/219

DS13875 Rev 5

STM32MP133C/F

Funkcionális végeview

3.26.4
3.26.5 3.26.6

Alacsony fogyasztású időzítők (LPTIM1, LPTIM2, LPTIM3, LPTIM4, LPTIM5)
Minden kis fogyasztású időzítő független órával rendelkezik, és Stop módban is fut, ha LSE, LSI vagy egy külső órajel érzékeli. Az LPTIMx képes felébreszteni a készüléket Stop módból.
Ezek az alacsony fogyasztású időzítők a következő funkciókat támogatják: · 16 bites felfelé számláló 16 bites automatikus újratöltő regiszterrel · 16 bites összehasonlító regiszter · Konfigurálható kimenet: impulzus, PWM · Folyamatos/egyszeri üzemmód · Választható szoftveres/hardveres bemeneti trigger · Választható órajelforrás:
belső órajelforrás: LSE, LSI, HSI vagy APB órajel külső órajelforrás LPTIM bemeneten keresztül (belső órajel nélkül is működik)
· Forrás fut, az impulzusszámláló alkalmazás használja) · Programozható digitális hibaszűrő · Kódoló mód
Az LPTIM2 és LPTIM3 (az ETZPC-ben) csak biztonságos szoftverrel hozzáférhetőként definiálható.
Független felügyeleti szervek (IWDG1, IWDG2)
Egy független watchdog egy 12 bites leszámlálón és egy 8 bites előosztón alapul. Egy független, 32 kHz-es belső RC (LSI) órajelezi, és mivel a fő órajeltől függetlenül működik, Stop és Standby üzemmódban is működhet. Az IWDG watchdogként használható az eszköz alaphelyzetbe állítására probléma esetén. Hardveresen vagy szoftveresen konfigurálható az opciós bájtokon keresztül.
Az IWDG1 (az ETZPC-ben) csak biztonságos szoftverrel hozzáférhetőként definiálható.
Általános időzítők (Cortex-A7 CNT)
A Cortex-A7-be ágyazott Cortex-A7 generikus időzítőket a rendszer időzítés generálásából (STGEN) származó értékek táplálják.
A Cortex-A7 processzor a következő időzítőket kínálja: · fizikai időzítő biztonságos és nem biztonságos módokban való használatra
A fizikai időzítő regiszterei bankolt módon vannak beállítva, hogy biztonságos és nem biztonságos másolatokat biztosítsanak. · virtuális időzítő nem biztonságos módokban való használatra · fizikai időzítő hipervizor módban való használatra
Az általános időzítők nem memóriába leképezett perifériák, és csak a Cortex-A7 koprocesszor specifikus utasításaival (cp15) érhetők el.

3.27

Rendszeridőzítő generálása (STGEN)
A rendszer időzítés generálása (STGEN) egy olyan időszámláló értéket generál, amely konzisztens időt biztosít. view az összes Cortex-A7 generikus időzítő ideje.

DS13875 Rev 5

39/219
48

Funkcionális végeview

STM32MP133C/F

A rendszer időzítés generálásának a következő főbb jellemzői vannak: · 64 bites szélesség az átváltási problémák elkerülése érdekében · Nulláról vagy programozható értékről indul · Vezérlő APB interfész (STGENC), amely lehetővé teszi az időzítő mentését és visszaállítását
kikapcsolás eseményeken keresztül · Csak olvasható APB interfész (STGENR), amely lehetővé teszi az időzítő értékének nem
biztonságos szoftverek és hibakereső eszközök · Időzítő értékének növelése, amely a rendszer hibakeresése során leállítható
Az STGENC (az ETZPC-ben) csak biztonságos szoftver által hozzáférhetőként definiálható.

3.28

Valós idejű óra (RTC)
Az RTC automatikus ébresztést biztosít az összes alacsony fogyasztású üzemmód kezeléséhez. Az RTC egy független BCD időzítő/számláló, és programozható riasztási megszakításokkal ellátott időpontkijelző órát/naptárat biztosít.
Az RTC tartalmaz egy periodikusan programozható ébresztőjelzőt is megszakítási képességgel.
Két 32 bites regiszter tartalmazza a másodperceket, perceket, órákat (12 vagy 24 órás formátumban), napokat (a hét napja), dátumokat (a hónap napja), hónapokat és éveket, bináris kódolású decimális formátumban (BCD) kifejezve. A másodperc alatti értékek szintén bináris formátumban érhetők el.
A bináris mód támogatott a szoftverillesztőprogramok kezelésének megkönnyítése érdekében.
A 28, 29 (szökőév), 30 és 31 napos hónapok kompenzációja automatikusan történik. A nyári időszámításra való átállás is elvégezhető.
További 32 bites regiszterek tartalmazzák a programozható riasztási másodpercrészeket, másodperceket, perceket, órákat, napokat és dátumokat.
Digitális kalibrációs funkció áll rendelkezésre a kristályoszcillátor pontosságának bármilyen eltérésének kompenzálására.
A tartalék tartomány visszaállítása után az összes RTC regiszter védve van az esetleges parazita írási hozzáférésektől, és biztonságos hozzáféréssel van védve.
Amíg a tápellátás térfogatatagHa az e a működési tartományon belül marad, az RTC soha nem áll le, függetlenül az eszköz állapotától (futási mód, alacsony energiafogyasztású mód vagy alaphelyzetbe állítás alatt).
Az RTC főbb jellemzői a következők: · Naptár másodpercrészekkel, másodpercekkel, percekkel, órákkal (12 vagy 24 formátumban), nappal (nappal)
hét), dátum (hónap napja), hónap és év · Szoftveresen programozható nyári időszámítás kompenzáció · Programozható riasztás megszakítási funkcióval. A riasztást bármilyen kiválthatja
a naptármezők kombinációja. · Automatikus ébresztőegység, amely periodikus jelzőt generál, amely automatikus ébresztést indít el
megszakítás · Referenciaórajel-érzékelés: egy pontosabb második forrásórajel (50 vagy 60 Hz) is meghatározható
a naptár pontosságának növelésére szolgál. · Pontos szinkronizálás külső órával a másodperc alatti eltolás funkció használatával · Digitális kalibrációs áramkör (periodikus számlálókorrekció): 0.95 ppm pontosság, egy
néhány másodperces kalibrációs ablak

40/219

DS13875 Rev 5

STM32MP133C/F

Funkcionális végeview

· Timestamp Eseménymentési funkció · Az SWKEY tárolása RTC biztonsági mentési regiszterekben, közvetlen buszhozzáféréssel a SAE-hez (nem
· Maszkolható megszakítások/események:
A riasztás B riasztás Ébresztési megszakítás idejeamp · TrustZone támogatás: RTC teljesen biztonságos Ébresztő A, ébresztő B, ébresztő időzítő és időzítőamp egyéni biztonságos vagy nem biztonságos
Az RTC kalibrálása biztonságos vagy nem biztonságos konfigurációban történik.

3.29

Tamper és tartalék regiszterek (TAMP)
32 x 32 bites biztonsági mentési regisztereket őriz meg minden alacsony energiafogyasztású módban és VBAT módban is. Ezek érzékeny adatok tárolására használhatók, mivel tartalmukat a következő védi:amper érzékelő áramkör.
Hét tampbemeneti lábak és öt tampkimeneti lábak állnak rendelkezésre az anti-tampérzékelés. A külső tampAz er csatlakozótüskék konfigurálhatók élérzékeléshez, él- és szintérzékeléshez, szűréssel ellátott szintérzékeléshez vagy aktív t-hez.ampamely növeli a biztonsági szintet azáltal, hogy automatikusan ellenőrzi, hogy a tampAz er csatlakozók nincsenek kívülről szakadva vagy rövidre zárva.
TAMP főbb jellemzők · 32 tartalékregiszter (TAMP_BKPxR) implementálva az RTC tartományban, amely megmarad
VBAT által bekapcsolva, amikor a VDD tápellátása ki van kapcsolva · 12 tampelérhető csatlakozótüskék (hét bemenet és öt kimenet) · BármelyikampAz er detektálása RTC időzítést generálhatamp esemény. · Bármely tampAz észlelés törli a biztonsági mentési regisztereket. · TrustZone támogatás:
TampBiztonságos vagy nem biztonságos konfiguráció A biztonsági mentés három konfigurálható méretű területen regisztrálja a konfigurációt:
. egy olvasási/írási biztonságos terület . egy írási biztonságos/olvasási nem biztonságos terület . egy olvasási/írási nem biztonságos terület · Monoton számláló

3.30

Integrált áramkörök közötti interfészek (I2C1, I2C2, I2C3, I2C4, I2C5)
Az eszközök öt I2C interfészt tartalmaznak.
Az I2C buszinterfész kezeli az STM32MP133C/F és a soros I2C busz közötti kommunikációt. Ez vezérli az összes I2C buszra jellemző szekvenálást, protokollt, arbitrációt és időzítést.

DS13875 Rev 5

41/219
48

Funkcionális végeview

STM32MP133C/F

Az I2C periféria támogatja: · I2C-busz specifikáció és felhasználói kézikönyv 5. rev. kompatibilitás:
Slave és master módok, többmasteres képesség Standard mód (Sm), akár 100 kbit/s bitrátával Gyors mód (Fm), akár 400 kbit/s bitrátával Gyors mód Plus (Fm+), akár 1 Mbit/s bitrátával és 20 mA-es kimeneti meghajtó I/O-kkal 7 bites és 10 bites címzési mód, több 7 bites slave cím Programozható beállítási és tartási idők Opcionális órajel-nyújtás · Rendszerfelügyeleti busz (SMBus) specifikáció rev 2.0 kompatibilitás: Hardveres PEC (csomaghiba-ellenőrzés) generálása és ellenőrzése ACK-val
vezérlés Címfelbontási protokoll (ARP) támogatás SMBus riasztás · Energiaellátási rendszerfelügyeleti protokoll (PMBusTM) 1.1-es verziójú specifikáció kompatibilitás · Független órajel: független órajelforrások választása, amelyek lehetővé teszik az I2C kommunikációs sebesség függetlenségét a PCLK átprogramozásától · Ébresztés leállítás módból címegyeztetés esetén · Programozható analóg és digitális zajszűrők · 1 bájtos puffer DMA-képességgel
Az I2C3, I2C4 és I2C5 (az ETZPC-ben) csak biztonságos szoftverrel hozzáférhetőként definiálható.

3.31

Univerzális szinkron aszinkron vevő-adó (USART1, USART2, USART3, USART6 és UART4, UART5, UART7, UART8)
Az eszközök négy beágyazott univerzális szinkron vevő-adóval (USART1, USART2, USART3 és USART6) és négy univerzális aszinkron vevő-adóval (UART4, UART5, UART7 és UART8) rendelkeznek. Az USARTx és UARTx jellemzőinek összefoglalását lásd az alábbi táblázatban.
Ezek az interfészek aszinkron kommunikációt, IrDA SIR ENDEC támogatást, többprocesszoros kommunikációs módot, egyvezetékes fél-duplex kommunikációs módot és LIN master/slave képességet biztosítanak. Biztosítják a CTS és RTS jelek hardveres kezelését, valamint az RS485 illesztőprogram engedélyezését. Akár 13 Mbit/s sebességgel is képesek kommunikálni.
Az USART1, USART2, USART3 és USART6 intelligenskártya-módot (ISO 7816 szabványnak megfelelően) és SPI-szerű kommunikációs képességet is kínál.
Minden USART rendelkezik egy, a CPU órajelétől független órajeltartománnyal, amely lehetővé teszi az USARTx számára, hogy az STM32MP133C/F-et Stop módból akár 200 Kbaud átviteli sebességgel is felébressze. A Stop módból való felébresztési események programozhatók, és a következők lehetnek:
· startbit-érzékelés
· bármely fogadott adatkeret
· egy adott programozott adatkeret

42/219

DS13875 Rev 5

STM32MP133C/F

Funkcionális végeview

Az összes USART interfészt ki tudja szolgálni a DMA vezérlő.

5. táblázat. USART/UART jellemzők

USART módok/funkciók(1)

USART1/2/3/6

UART4/5/7/8

Hardver áramlásszabályozás modemhez

X

X

Folyamatos kommunikáció a DMA segítségével

X

X

Többprocesszoros kommunikáció

X

X

Szinkron SPI mód (master/slave)

X

–

Intelligenskártya mód

X

–

Egyvezetékes fél-duplex kommunikáció IrDA SIR ENDEC blokk

X

X

X

X

LIN mód

X

X

Kettős órajeltartomány és ébresztés alacsony energiafogyasztású módból

X

X

Vevő időtúllépési megszakítása Modbus kommunikáció

X

X

X

X

Automatikus adatátviteli sebesség érzékelés

X

X

Illesztőprogram engedélyezése

X

X

USART adathossz

7, 8 és 9 bit

1. X = támogatott.

Az USART1 és az USART2 (az ETZPC-ben) csak biztonságos szoftverrel hozzáférhetőként definiálható.

3.32

Soros periféria interfészek (SPI1, SPI2, SPI3, SPI4, SPI5) integrált hang interfészek (I2S1, I2S2, I2S3, I2S4)
Az eszközök akár öt SPI-vel (SPI2S1, SPI2S2, SPI2S3, SPI2S4 és SPI5) is rendelkeznek, amelyek akár 50 Mbit/s sebességű kommunikációt tesznek lehetővé master és slave módban, fél-duplex, full-duplex és szimplex módban. A 3 bites előosztó nyolc master módú frekvenciát biztosít, a keret pedig 4 és 16 bit között konfigurálható. Minden SPI interfész támogatja az NSS impulzus módot, a TI módot, a hardveres CRC-számítást és a 8 bites beágyazott Rx és Tx FIFO-k szorzását DMA képességgel.
Az I2S1, I2S2, I2S3 és I2S4 multiplexelve van az SPI1, SPI2, SPI3 és SPI4 bemenetekkel. Master vagy slave módban, full-duplex és half-duplex kommunikációs módban működtethetők, és konfigurálhatók úgy, hogy 16 vagy 32 bites felbontással működjenek bemeneti vagy kimeneti csatornaként. Hangeszközökamp8 kHz-től 192 kHz-ig terjedő ling frekvenciákat támogat. Minden I2S interfész támogatja a 8 bites beágyazott Rx és Tx FIFO-k többszörösét DMA képességgel.
Az SPI4 és SPI5 (az ETZPC-ben) csak biztonságos szoftverrel hozzáférhetőként definiálható.

3.33

Soros audio interfészek (SAI1, SAI2)
Az eszközök két SAI-t tartalmaznak, amelyek lehetővé teszik számos sztereó vagy mono audio protokoll tervezését.

DS13875 Rev 5

43/219
48

Funkcionális végeview

STM32MP133C/F

például I2S, LSB vagy MSB-vel igazolt, PCM/DSP, TDM vagy AC'97. Egy SPDIF kimenet áll rendelkezésre, ha az audioblokk adóként van konfigurálva. Ennek a rugalmasságnak és újrakonfigurálhatóságnak az elérése érdekében minden SAI két független audio alblokkot tartalmaz. Minden blokk saját órajelgenerátorral és I/O vonalvezérlővel rendelkezik. AudiokampAkár 192 kHz-es jelfrekvenciákat is támogat. Ezenkívül a beágyazott PDM interfésznek köszönhetően akár nyolc mikrofon is támogatható. Az SAI master vagy slave konfigurációban is működhet. Az audio alblokkok lehetnek vevők vagy adók, és szinkronban vagy aszinkronban (a másikhoz képest) működhetnek. Az SAI más SAI-kkal is összekapcsolható a szinkron működés érdekében.

3.34

SPDIF vevő interfész (SPDIFRX)
Az SPDIFRX-et úgy tervezték, hogy az IEC-60958 és IEC-61937 szabványoknak megfelelő S/PDIF folyamot fogadjon. Ezek a szabványok akár nagy sebességű egyszerű sztereó adatfolyamokat is támogatnak.ample frekvencia, valamint tömörített többcsatornás surround hang, például a Dolby vagy a DTS által definiált (akár 5.1-ig).
Az SPDIFRX főbb jellemzői a következők: · Akár négy bemenet is elérhető · Automatikus szimbólumsebesség-érzékelés · Maximális szimbólumsebesség: 12.288 MHz · 32 és 192 kHz közötti sztereó adatfolyam támogatása · IEC-60958 és IEC-61937 szabványú hanganyagok támogatása, fogyasztói alkalmazások · Paritásbit-kezelés · DMA-n keresztüli kommunikáció hangokhozamples · Kommunikáció DMA-n keresztül vezérlési és felhasználói csatornainformációkhoz · Megszakítási képességek
Az SPDIFRX vevő minden szükséges funkciót biztosít a szimbólumsebesség érzékeléséhez és a bejövő adatfolyam dekódolásához. A felhasználó kiválaszthatja a kívánt SPDIF bemenetet, és amikor érvényes jel áll rendelkezésre, az SPDIFRX újraindítja a jelet.ampAz SPDIFRX dekódolja a bejövő jelet, dekódolja a Manchester-folyamot, és felismeri a kereteket, alkereteket és a blokklemeket. Az SPDIFRX dekódolt adatokat és a hozzájuk tartozó állapotjelzőket küld a CPU-nak.
Az SPDIFRX egy spdif_frame_sync nevű jelet is kínál, amely az S/PDIF alképkockasebességnél vált át, amelyet a pontos s kiszámításához használnak.ample sebesség az órajel-eltolódási algoritmusokhoz.

3.35

Biztonságos digitális bemeneti/kimeneti MultiMediaCard interfészek (SDMMC1, SDMMC2)
Két biztonságos digitális bemeneti/kimeneti MultiMediaCard interfész (SDMMC) biztosít kapcsolatot az AHB busz és az SD memóriakártyák, SDIO kártyák és MMC eszközök között.
Az SDMMC jellemzői a következők: · Megfelel a beágyazott multimédiakártya rendszer specifikációjának 5.1-es verziójával
Kártyatámogatás három különböző adatbusz módhoz: 1 bites (alapértelmezett), 4 bites és 8 bites

44/219

DS13875 Rev 5

STM32MP133C/F

Funkcionális végeview

(A HS200 SDMMC_CK sebessége a maximálisan megengedett I/O sebességre korlátozódik) (A HS400 nem támogatott)
· Teljes kompatibilitás a MultiMediaCard kártyák korábbi verzióival (visszafelé kompatibilitás)
· Teljes megfelelés az SD memóriakártya specifikációinak 4.1-es verziójával (az SDR104 SDMMC_CK sebessége a maximálisan megengedett I/O sebességre korlátozva, az SPI mód és az UHS-II mód nem támogatott)
· Teljes megfelelés az SDIO kártya specifikációjának 4.0 verziójával Kártyatámogatás két különböző adatbusz módhoz: 1 bites (alapértelmezett) és 4 bites (az SDR104 SDMMC_CK sebessége a maximálisan megengedett I/O sebességre korlátozva, az SPI mód és az UHS-II mód nem támogatott)
· Akár 208 MB/s adatátvitel 8 bites módban (a maximálisan megengedett I/O sebességtől függően)
· Az adat- és parancskimenet lehetővé teszi a külső kétirányú meghajtók vezérlését
· Dedikált DMA vezérlő beágyazva az SDMMC hoszt interfészbe, amely nagy sebességű átvitelt tesz lehetővé az interfész és az SRAM között
· IDMA láncolt lista támogatás
· Dedikált tápegységek, VDDSD1 és VDDSD2 az SDMMC1 és SDMMC2 számára, így nincs szükség szintváltó behelyezésére az SD-kártya interfészébe UHS-I módban
Az SDMMC1 és SDMMC2 számára csak néhány GPIO érhető el dedikált VDDSD1 vagy VDDSD2 tápcsatlakozón. Ezek az SDMMC1 és SDMMC2 alapértelmezett rendszerindító GPIO-inak részét képezik (SDMMC1: PC[12:8], PD[2], SDMMC2: PB[15,14,4,3], PE3, PG6). Az alternatív függvények táblázatában a „_VSD1” vagy „_VSD2” utótaggal ellátott jelek azonosíthatók.
Minden SDMMC-hez egy késleltető blokk (DLYBSD) tartozik, amely lehetővé teszi a 100 MHz feletti külső adatfrekvencia támogatását.
Mindkét SDMMC interfész biztonságos konfigurációs portokkal rendelkezik.

3.36

Vezérlői területi hálózat (FDCAN1, FDCAN2)
A vezérlőterület-hálózat (CAN) alrendszer két CAN modulból, egy megosztott üzenettároló RAM-ból és egy órajel-kalibráló egységből áll.
Mindkét CAN modul (FDCAN1 és FDCAN2) megfelel az ISO 11898-1 (CAN protokoll specifikáció 2.0 verzió A, B rész) és a CAN FD protokoll specifikáció 1.0 verziójának.
Egy 10 kbájtos üzenet-RAM memória szűrőket, vételi FIFO-kat, vételi puffereket, átviteli esemény-FIFO-kat és átviteli puffereket (plusz TTCAN triggereket) valósít meg. Ezt az üzenet-RAM-ot a két FDCAN1 és FDCAN2 modul megosztja.
A közös órajel-kalibráló egység opcionális. Használható kalibrált órajel generálására mind az FDCAN1, mind az FDCAN2 számára a HSI belső RC oszcillátorából és a PLL-ből, az FDCAN1 által fogadott CAN üzenetek kiértékelésével.

DS13875 Rev 5

45/219
48

Funkcionális végeview

STM32MP133C/F

3.37

Univerzális soros busz nagysebességű gazdagép (USBH)
Az eszközök egy nagysebességű USB hosztot (akár 480 Mbit/s) tartalmaznak két fizikai porttal. Az USBH mindkét porton függetlenül támogatja az alacsony, teljes sebességű (OHCI) és a nagysebességű (EHCI) működést is. Két adó-vevőt integrál, amelyek alacsony sebességű (1.2 Mbit/s), teljes sebességű (12 Mbit/s) vagy nagy sebességű (480 Mbit/s) működésre használhatók. A második nagysebességű adó-vevőt az OTG nagysebességű eszközzel osztják meg.
Az USBH kompatibilis az USB 2.0 specifikációval. Az USBH vezérlők dedikált órajeleket igényelnek, amelyeket egy PLL generál az USB nagysebességű PHY-n belül.

3.38

Nagy sebességű, útközben is használható USB OTG
Az eszközök egy nagysebességű (akár 480 Mbit/s) USB OTG eszközt/hosztot/OTG perifériát tartalmaznak. Az OTG teljes sebességű és nagysebességű működést is támogat. A nagysebességű működéshez (480 Mbit/s) szükséges adó-vevőt az USB Host második portjával megosztják.
Az USB OTG HS kompatibilis az USB 2.0 és az OTG 2.0 specifikációval. Szoftveresen konfigurálható végpontbeállítással rendelkezik, és támogatja a felfüggesztés/folytatás funkciót. Az USB OTG vezérlők dedikált 48 MHz-es órajelet igényelnek, amelyet egy PLL generál az RCC-n belül vagy az USB nagysebességű PHY-n belül.
Az USB OTG HS főbb jellemzői az alábbiakban olvashatók: · 4 kbájt kombinált Rx és Tx FIFO méret dinamikus FIFO méretezéssel · SRP (session request protocol) és HNP (host negotiation protocol) támogatás · Nyolc kétirányú végpont · 16 host csatorna periodikus OUT támogatással · Szoftveresen konfigurálható OTG1.3 és OTG2.0 üzemmódokhoz · USB 2.0 LPM (link power management) támogatás · Akkumulátortöltési specifikáció 1.2-es verziójának támogatása · HS OTG PHY támogatás · Belső USB DMA · HNP/SNP/IP belül (nincs szükség külső ellenállásra) · OTG/Host módokhoz főkapcsolóra van szükség, ha buszról táplált eszközök vannak
csatlakoztatva.
Az USB OTG konfigurációs port biztonságos lehet.

46/219

DS13875 Rev 5

STM32MP133C/F

Funkcionális végeview

3.39

Gigabit Ethernet MAC interfészek (ETH1, ETH2)
Az eszközök két IEEE-802.3-2002 szabványnak megfelelő gigabites médiahozzáférési vezérlőt (GMAC) biztosítanak Ethernet LAN kommunikációhoz egy ipari szabványnak megfelelő közegfüggetlen interfészen (MII), egy csökkentett közegfüggetlen interfészen (RMII) vagy egy csökkentett gigabites közegfüggetlen interfészen (RGMII) keresztül.
Az eszközök külső fizikai interfészeszközt (PHY) igényelnek a fizikai LAN buszhoz való csatlakozáshoz (csavart érpár, optikai kábel stb.). A PHY 17 jellel (MII esetén), 7 jellel (RMII esetén) vagy 13 jellel (RGMII esetén) csatlakozik az eszközporthoz, és az STM25MP125C/F 32 MHz-es (MII, RMII, RGMII) vagy 133 MHz-es (RGMII) órajelével vagy a PHY-ról vezérelhető.
Az eszközök a következő jellemzőkkel rendelkeznek: · Működési módok és PHY interfészek
10, 100 és 1000 Mbit/s adatátviteli sebesség Teljes duplex és félduplex műveletek támogatása MII, RMII és RGMII PHY interfészek · Feldolgozásvezérlés Többrétegű csomagszűrés: MAC-szűrés a forráson (SA) és a célon (DA)
tökéletes és hash szűrős cím, VLAN tagalapú szűrés tökéletes és hash szűrővel, 3. rétegbeli szűrés IP forrás (SA) vagy cél (DA) címen, 4. rétegbeli szűrés forrás (SP) vagy cél (DP) porton Dupla VLAN feldolgozás: akár két VLAN beillesztése tags az átviteli útvonalon, tag szűrés a vételi útvonalon IEEE 1588-2008/PTPv2 támogatás Hálózati statisztikák támogatása RMON/MIB számlálókkal (RFC2819/RFC2665) · Hardveres tehermentesítés feldolgozás Preamble és keretkezdeti adatok (SFD) beszúrása vagy törlése Integritási ellenőrzőösszeg-terhelő motor IP fejléchez és TCP/UDP/ICMP hasznos adathoz: átviteli ellenőrzőösszeg kiszámítása és beszúrása, vételi ellenőrzőösszeg kiszámítása és összehasonlítása Automatikus ARP kérésre válasz az eszköz MAC címével TCP szegmentálás: nagy átviteli TCP csomag automatikus felosztása több kis csomagra · Alacsony fogyasztású üzemmód Energiatakarékos Ethernet (IEEE 802.3az-2010 szabvány) Távoli ébresztőcsomag- és AMD Magic PacketTM-érzékelés
Mind az ETH1, mind az ETH2 biztonságosként programozható. Biztonságos állapotban az AXI interfészen keresztüli tranzakciók biztonságosak, és a konfigurációs regiszterek csak biztonságos hozzáféréssel módosíthatók.

DS13875 Rev 5

47/219
48

Funkcionális végeview

STM32MP133C/F

3.40

Hibakeresési infrastruktúra
Az eszközök a következő hibakeresési és nyomkövetési funkciókat kínálják a szoftverfejlesztés és a rendszerintegráció támogatására: · Töréspont-hibakeresés · Kódfuttatás nyomkövetése · Szoftverinstrumentálás · JTAG Hibakereső port · Soros vezetékes hibakereső port · Trigger bemenet és kimenet · Nyomkövető port · Arm CoreSight hibakereső és nyomkövető alkatrészek
A hibakeresést egy J betűvel lehet vezérelni.TAG/soros vezetékes hibakeresési hozzáférési port, ipari szabványú hibakereső eszközök használatával.
A nyomkövetési port lehetővé teszi az adatok rögzítését naplózás és elemzés céljából.
A biztonságos területekhez való hibakeresési hozzáférést a BSEC hitelesítési jelei teszik lehetővé.

48/219

DS13875 Rev 5

STM32MP133C/F

Kiosztás, kivezetések leírása és alternatív funkciók

4

Kiosztás, kivezetések leírása és alternatív funkciók

5. ábra. STM32MP133C/F LFBGA289 ballon

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PA9

PD10

PB7

PE7

PD5

PE8

PG4

PH9

PH13

PC7

PB9

PB14

PG6

PD2

PC9

VSS

B

PD3

5 PF

PD14

PE12

PE1

PE9

PH14

PE10

1 PF

3 PF

PC6

PB15

PB4

PC10

PC12

DDR_DQ4 DDR_DQ0

C

PB6

PH12

PE14

PE13

PD8

PD12

PD15

VSS

PG7

PB5

PB3

VDDSD1

0 PF

PC11

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

D

PB8

PD6

VSS

PE11

PD1

PE0

PG0

PE15

PB12

PB10

VDDSD2

VSS

PE3

PC8

DDR_ DQM0

DDR_DQ5 DDR_DQ3

E

PG9

PD11

PA12

PD0

VSS

PA15

PD4

PD9

2 PF

PB13

PH10

VDDQ_ DDR

DDR_DQ2 DDR_DQ6 DDR_DQ7 DDR_A5

DDR_ VISSZAÁLLÍTÁS

F

PG10

PG5

PG8

PH2

PH8

VDDCPU

VDD

VDDCPU VDDCPU

VDD

VDD

VDDQ_ DDR

VSS

DDR_A13

VSS

DDR_A9

DDR_A2

G

9 PF

6 PF

10 PF

PG15

8 PF

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_BA2 DDR_A7

DDR_A3

DDR_A0 DDR_BA0

H

PH11

PI3

PH7

PB2

PE4

VDDCPU

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_WEN

VSS

DDR_ODT DDR_CSN

DDR_ RASN

J

PD13

VBAT

PI2

VSS_PLL VDD_PLL VDDCPU

VSS

VDDCORE

VSS

VDDCORE

VSS

VDDQ_ DDR

VDDCORE DDR_A10

DDR_ CASN

DDR_ CLKP

DDR_ CLKN

K

PC14OSC32_IN

PC15OSC32_
KI

VSS

PC13

PI1

VDD

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_A11 DDR_CKE DDR_A1 DDR_A15 DDR_A12

L

PE2

4 PF

PH6

PI0

PG3

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_ATO

DDR_ DTO0

DDR_A8 DDR_BA1 DDR_A14

M

7 PF

PA8

PG11

VDD_ANA VSS_ANA

VDD

VDD

VDD

VDD

VDD

VDD

VDDQ_ DDR

DDR_ VREF

DDR_A4

VSS

DDR_ DTO1

DDR_A6

N

PE6

PG1

PD7

VSS

PB11

13 PF

VSSA

PA3

NJTRST

VSS_USB VDDA1V1_

HS

REG

VDDQ_ DDR

PWR_LP

DDR_ DQM1

DDR_ DQ10

DDR_DQ8 DDR_ZQ

P

PH0OSC_IN

PH1OSC_OUT

PA13

14 PF

PA2

VREF-

VDDA

PG13

PG14

VDD3V3_ USBHS

VSS

PI5-BOOT1 VSS_PLL2 PWR_ON

DDR_ DQ11

DDR_ DQ13

DDR_DQ9

R

PG2

PH3

PWR_CPU _BE

PA1

VSS

VREF+

PC5

VSS

VDD

15 PF

VDDA1V8_ REG

PI6-BOOT2

VDD_PLL2

PH5

DDR_ DQ12

DDR_ DQS1N

DDR_ DQS1P

T

PG12

PA11

PC0

12 PF

PC3

11 PF

PB1

PA6

PE5

PDR_ON USB_DP2

PA14

USB_DP1

BYPASS_ REG1V8

PH4

DDR_ DQ15

DDR_ DQ14

U

VSS

PA7

PA0

PA5

PA4

PC4

PB0

PC1

PC2

NRST

USB_DM2

USB_ RREF

USB_DM1 PI4-BOOT0

PA10

PI7

VSS

MSv65067V5

A fenti ábra a csomag tetejét mutatja view.

DS13875 Rev 5

49/219
97

Kiosztás, kivezetések leírása és alternatív funkciók

STM32MP133C/F

6. ábra. STM32MP133C/F TFBGA289 ballon

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PD4

PE9

PG0

PD15

PE15

PB12

1 PF

PC7

PC6

0 PF

PB14

VDDSD2 VDDSD1 DDR_DQ4 DDR_DQ0

VSS

B

PE12

PD8

PE0

PD5

PD9

PH14

2 PF

VSS

3 PF

PB13

PB3

PE3

PC12

VSS

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

C

PE13

PD1

PE1

PE7

VSS

VDD

PE10

PG7

PG4

PB9

PH10

PC11

PC8

DDR_DQ2

DDR_ DQM0

DDR_DQ3 DDR_DQ5

D

5 PF

PA9

PD10

VDDCPU

PB7

VDDCPU

PD12

VDDCPU

PH9

VDD

PB15

VDD

VSS

VDDQ_ DDR

DDR_ VISSZAÁLLÍTÁS

DDR_DQ7 DDR_DQ6

E

PD0

PE14

VSS

PE11

VDDCPU

VSS

PA15

VSS

PH13

VSS

PB4

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_A13

F

PH8

PA12

VDD

VDDCPU

VSS

VDDCORE

PD14

PE8

PB5

VDDCORE

PC10

VDDCORE

VSS

VDDQ_ DDR

DDR_A7

DDR_A5

DDR_A9

G

PD11

PH2

PB6

PB8

PG9

PD3

PH12

PG15

PD6

PB10

PD2

PC9

DDR_A2 DDR_BA2 DDR_A3

DDR_A0 DDR_ODT

H

PG5

PG10

8 PF

VDDCPU

VSS

VDDCORE

PH11

PI3

9 PF

PG6

BYPASS_ REG1V8

VDDCORE

VSS

VDDQ_ DDR

DDR_BA0 DDR_CSN DDR_WEN

J VDD_PLL VSS_PLL

PG8

PI2

VBAT

PH6

7 PF

PA8

12 PF

VDD

VDDA1V8_ REG

PA10

DDR_ VREF

DDR_ RASN

DDR_A10

VSS

DDR_ CASN

K

PE4

10 PF

PB2

VDD

VSS

VDDCORE

PA13

PA1

PC4

NRST

VSS_PLL2 VDDCORE

VSS

VDDQ_ DDR

DDR_A15

DDR_ CLKP

DDR_ CLKN

L

6 PF

VSS

PH7

VDD_ANA VSS_ANA

PG12

PA0

11 PF

PE5

15 PF

VDD_PLL2

PH5

DDR_CKE DDR_A12 DDR_A1 DDR_A11 DDR_A14

M

PC14OSC32_IN

PC15OSC32_
KI

PC13

VDD

VSS

PB11

PA5

PB0

VDDCORE

USB_ RREF

PI6-BOOT2 VDDCORE

VSS

VDDQ_ DDR

DDR_A6

DDR_A8 DDR_BA1

N

PD13

VSS

PI0

PI1

PA11

VSS

PA4

PB1

VSS

VSS

PI5-BOOT1

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_ATO

P

PH0OSC_IN

PH1OSC_OUT

4 PF

PG1

VSS

VDD

PC3

PC5

VDD

VDD

PI4-BOOT0

VDD

VSS

VDDQ_ DDR

DDR_A4 DDR_ZQ DDR_DQ8

R

PG11

PE6

PD7

PWR_ CPU_BE

PA2

PA7

PC1

PA6

PG13

NJTRST

PA14

VSS

PWR_ON

DDR_ DQM1

DDR_ DQ12

DDR_ DQ11

DDR_DQ9

T

PE2

PH3

13 PF

PC0

VSSA

VREF-

PA3

PG14

USB_DP2

VSS

VSS_ USBHS

USB_DP1

PH4

DDR_ DQ13

DDR_ DQ14

DDR_ DQS1P

DDR_ DQS1N

U

VSS

PG3

PG2

14 PF

VDDA

VREF+

PDR_ON

PC2

USB_DM2

VDDA1V1_ REG

VDD3V3_ USBHS

USB_DM1

PI7

A fenti ábra a csomag tetejét mutatja view.

PWR_LP

DDR_ DQ15

DDR_ DQ10

VSS

MSv67512V3

50/219

DS13875 Rev 5

STM32MP133C/F

Kiosztás, kivezetések leírása és alternatív funkciók

7. ábra. STM32MP133C/F TFBGA320 ballon
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21

A

VSS

PA9

PE13 PE12

PD12

PG0

PE15

PG7

PH13

3 PF

PB9

0 PF

PC10 PC12

PC9

VSS

B

PD0

PE11

5 PF

PA15

PD8

PE0

PE9

PH14

PE8

PG4

1 PF

VSS

PB5

PC6

PB15 PB14

PE3

PC11

DDR_ DQ4

DDR_ DQ1

DDR_ DQ0

C

PB6

PD3

PE14 PD14

PD1

PB7

PD4

PD5

PD9

PE10 PB12

PH9

PC7

PB3

VDD SD2

PB4

PG6

PC8

PD2

DDR_ DDR_ DQS0P DQS0N

D

PB8

PD6

PH12

PD10

PE7

2 PF

PB13

VSS

DDR_ DQ2

DDR_ DQ5

DDR_ DQM0

E

PH2

PH8

VSS

VSS

VDD CPU

PE1

PD15

VDD CPU

VSS

VDD

PB10

PH10

VDDQ_ DDR

VSS

VDD SD1

DDR_ DQ3

DDR_ DQ6

F

8 PF

PG9

PD11 PA12

VSS

VSS

VSS

DDR_ DQ7

DDR_ A5

VSS

G

6 PF

PG10

PG5

VDD CPU

H

PE4

PF10 PG15

PG8

J

PH7

PD13

PB2

9 PF

VDD CPU

VSS

VDD

VDD CPU

VDD MAG

VSS

VDD

VSS

VDDQ_ DDR

VSS

VSS

VDD

VDD

VSS

VDD MAG

VSS

VDD

VDD MAG

VDDQ_ DDR

DDR_ A13

DDR_ A2

DDR_ A9

DDR_ VISSZAÁLLÍTÁS
N

DDR_ BA2

DDR_ A3

DDR_ A0

DDR_ A7

DDR_ BA0

DDR_ CSN

DDR_ ODT

K

VSS_ PLL

VDD_ PLL

PH11

VDD CPU

PC15-

L

VBAT OSC32 PI3

VSS

_KI

PC14-

M

VSS OSC32 PC13

_BAN BEN

VDD

N

PE2

4 PF

PH6

PI2

VDD CPU
VDD MAG
VSS
VDD

VSS

VSS

VSS

VSS

VSS

VDD MAG

VSS

VSS

VDD MAG

VSS

VSS

VSS

VSS

VSS

VDD

VDD MAG

VSS

VDD

VDD MAG

VDDQ_ DDR
VSS
VDDQ_ DDR
VDD MAG

VDDQ_ DDR

DDR_ WEN

DDR_ RASN

VSS

VSS

DDR_ A10

DDR_ CASN

DDR_ CLKN

VDDQ_ DDR

DDR_ A12

DDR_ CLKP

DDR_ A15

DDR_ A11

DDR_ A14

DDR_ CKE

DDR_ A1

P

PA8

7 PF

PI1

PI0

VSS

VSS

DDR_ DTO1

DDR_ ATO

DDR_ A8

DDR_ BA1

R

PG1

PG11

PH3

VDD

VDD

VSS

VDD

VDD MAG

VSS

VDD

VDD MAG

VSS

VDDQ_ DDR

VDDQ_ DDR

DDR_ A4

DDR_ ZQ

DDR_ A6

T

VSS

PE6

PH0OSC_IN

PA13

VSS

VSS

DDR_ VREF

DDR_ DQ10

DDR_ DQ8

VSS

U

PH1OSC_ KI

VSS_ ANA

VSS

VSS

VDD

VDDA VSSA

PA6

VSS

VDD MAG

VSS

VDD VDDQ_ CORE DDR

VSS

TÁP_ BE

DDR_ DQ13

DDR_ DQ9

V

PD7

VDD_ ANA

PG2

PA7

VREF-

NJ TRST

VDDA1 V1_ REG

VSS

PWR_ DDR_ DDR_ LP DQS1P DQS1N

W

PWR_

PG3

PG12 CPU_ PF13

PC0

ON

PC3 VREF+ PB0

PA3

PE5

VDD

USB_ RREF

PA14

VDD 3V3_ USBHS

VDDA1 V8_ REG

VSS

BYPAS S_REG
1V8

PH5

DDR_ DQ12

DDR_ DQ11

DDR_ DQM1

Y

PA11

14 PF

PA0

PA2

PA5

11 PF

PC4

PB1

PC1

PG14

NRST

15 PF

USB_ VSS_

PI6-

USB_

PI4-

VDD_

DM2 USBHS BOOT2 DP1 BOOT0 PLL2

PH4

DDR_ DQ15

DDR_ DQ14

AA

VSS

PB11

PA1

12 PF

PA4

PC5

PG13

PC2

PDR_ BE

USB_DP2

PI5-

USB_

CSIZMA1 DM1

VSS_ PLL2

PA10

PI7

VSS

A fenti ábra a csomag tetejét mutatja view.

MSv65068V5

DS13875 Rev 5

51/219
97

Kiosztás, kivezetések leírása és alternatív funkciók

STM32MP133C/F

6. táblázat: A kitáblázási táblázatban használt jelmagyarázat / rövidítések

Név

Rövidítés

Meghatározás

Pin neve Pin típusa
I / O szerkezet
Megjegyzések Alternatív funkciók További funkciók

Hacsak másképp nincs feltüntetve, a lábfunkció a visszaállítás alatt és után megegyezik a láb tényleges nevével.

S

Ellátó csap

I

Csak PIN bevitel

O

Kimenet csak pin

I/O

Bemeneti/kimeneti tű

A

Analóg vagy speciális szintjelző tű

FT(U/D/PD) 5 V-os toleráns I/O (fix felhúzásos / lehúzásos / programozható lehúzással)

DDR

1.5 V, 1.35 V vagy 1.2 VI/O DDR3, DDR3L, LPDDR2/LPDDR3 interfészhez

A

Analóg jel

RST

Gyenge felhúzó ellenállású alaphelyzetbe állító tű

_f(1) _a(2) _u(3) _h(4)

FT I/O opció I2C FM+ opció Analóg opció (VDDA biztosítja az I/O analóg részét) USB opció (VDD3V3_USBxx biztosítja az I/O USB részét) Nagysebességű kimenet 1.8 V tipikus VDD-hez (SPI, SDMMC, QUADSPI, TRACE esetén)

_vh(5)

Nagyon nagy sebességű opció 1.8 V tipikus VDD-hez (ETH, SPI, SDMMC, QUADSPI, TRACE esetén)

Hacsak egy megjegyzés másképp nem rendelkezik, az összes I/O lebegő bemenetként van beállítva alaphelyzetbe állítás közben és után.

GPIOx_AFR regisztereken keresztül kiválasztott függvények

Perifériás regisztereken keresztül közvetlenül kiválasztott/engedélyezett funkciók

1. A 7. táblázatban szereplő kapcsolódó I/O struktúrák: FT_f, FT_fh, FT_fvh 2. A 7. táblázatban szereplő kapcsolódó I/O struktúrák: FT_a, FT_ha, FT_vha 3. A 7. táblázatban szereplő kapcsolódó I/O struktúrák: FT_u 4. A 7. táblázatban szereplő kapcsolódó I/O struktúrák: FT_h, FT_fh, FT_fvh, FT_vh, FT_ha, FT_vha 5. A 7. táblázatban szereplő kapcsolódó I/O struktúrák: FT_vh, FT_vha, FT_fvh

52/219

DS13875 Rev 5

STM32MP133C/F

Kiosztás, kivezetések leírása és alternatív funkciók

Pin szám

7. táblázat. STM32MP133C/F golyó definíciók

Labdafunkciók

PIN-kód neve (függvény utána)
Visszaállítás)

Alternatív funkciók

További funkciók

LFBGA289 TFBGA289 TFBGA320
Pin típusú I/O struktúra
Megjegyzések

K10 F6 U14 A2 D2 A2 A1 A1 T5 M6 F3 U7
D4 E4 B2
B2 D1 B3 B1 G6 C2
C3 E2 C3 F6 D4 E7 E4 E1 B1
C2 G7 D3
C1 G3 C1

VDDCORE S

–

PA9

I/O FT_h

VSS VDD

S

–

S

–

PE11

I/O FT_vh

5 PF

I/O FT_h

PD3

I/O FT_f

PE14

I/O FT_h

VDDCPU

S

–

PD0

I/O FT

PH12

I/O FT_fh

PB6

I/O FT_h

–

–

TIM1_CH2, I2C3_SMBA,

–

DFSDM1_DATIN0, USART1_TX, UART4_TX,

FMC_NWAIT(indítás)

–

–

–

–

TIM1_CH2,

USART2_CTS/USART2_NSS,

SAI1_D2,

–

SPI4_MOSI/I2S4_SDO, SAI1_FS_A, USART6_CK,

ETH2_MII_TX_ER,

ETH1_MII_TX_ER,

FMC_D8(csizma)/FMC_AD8

–

TRACED12, DFSDM1_CKIN0, I2C1_SMBA, FMC_A5

TIM2_CH1,

–

USART2_CTS/USART2_NSS, DFSDM1_CKOUT, I2C1_SDA,

SAI1_D3, FMC_CLK

TIM1_BKIN, SAI1_D4,

UART8_RTS/UART8_DE,

–

QUADSPI_BK1_NCS,

QUADSPI_BK2_IO2,

FMC_D11(csizma)/FMC_AD11

–

–

SAI1_MCLK_A, SAI1_CK1,

–

FDCAN1_RX,

FMC_D2(csizma)/FMC_AD2

USART2_TX, TIM5_CH3,

DFSDM1_CKIN1, I2C3_SCL,

–

SPI5_MOSI, SAI1_SCK_A, QUADSPI_BK2_IO2,

SAI1_CK2, ETH1_MII_CRS,

FMC_A6

TRACED6, TIM16_CH1N,

TIM4_CH1, TIM8_CH1,

–

USART1_TX, SAI1_CK2, QUADSPI_BK1_NCS,

ETH2_MDIO, FMC_NE3,

HDP6

–
–
–
TAMP_IN6 –
–
–

DS13875 Rev 5

53/219
97

Kiosztás, kivezetések leírása és alternatív funkciók

STM32MP133C/F

Pin szám

7. táblázat. STM32MP133C/F golyós definíciók (folytatás)

Labdafunkciók

PIN-kód neve (függvény utána)
Visszaállítás)

Alternatív funkciók

További funkciók

LFBGA289 TFBGA289 TFBGA320
Pin típusú I/O struktúra
Megjegyzések

A17 A17 T17 M7 – J13 D2 G9 D2 F5 F1 E3 D1 G4 D1
E3 F2 F4 F8 D6 E10 F4 G2 E2 C8 B8 T21 E2 G1 F3
E1 G5 F2 G5 H3 F1 M8 – M5

VSS VDD PD6 PH8 PB8
PA12 VDDCPU
PH2 VSS PD11
PG9 PF8 VDD

S

–

S

–

I/O FT

I/O FT_fh

I/O FT_f

I/O FT_h

S

–

I/O FT_h

S

–

I/O FT_h

I/O FT_f

I/O FT_h

S

–

–

–

–

–

–

TIM16_CH1N, SAI1_D1, SAI1_SD_A, UART4_TX(indítás)

TRACED9, TIM5_ETR,

–

USART2_RX, I2C3_SDA,

FMC_A8, HDP2

TIM16_CH1, TIM4_CH3,

I2C1_SCL, I2C3_SCL,

–

DFSDM1_DATIN1,

UART4_RX, SAI1_D1,

FMC_D13(csizma)/FMC_AD13

TIM1_ETR, SAI2_MCLK_A,

USART1_RTS/USART1_DE,

–

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV, FMC_A7

–

–

LPTIM1_IN2, UART7_TX,

QUADSPI_BK2_IO0(indítás),

–

ETH2_MII_CRS,

ETH1_MII_CRS, FMC_NE4,

ETH2_RGMII_CLK125

–

–

LPTIM2_IN2, I2C4_SMBA,

USART3_CTS/USART3_NSS,

SPDIFRX_IN0,

–

QUADSPI_BK1_IO2,

ETH2_RGMII_CLK125,

FMC_CLE(indítás)/FMC_A16,

UART7_RX

DBTRGO, I2C2_SDA,

–

USART6_RX, SPDIFRX_IN3, FDCAN1_RX, FMC_NE2,

FMC_NCE(indítás)

TIM16_CH1N, TIM4_CH3,

–

TIM8_CH3, SAI1_SCK_B, USART6_TX, TIM13_CH1,

QUADSPI_BK1_IO0(indítás)

–

–

–
–
WKUP1
–

54/219

DS13875 Rev 5

STM32MP133C/F

Kiosztás, kivezetések leírása és alternatív funkciók

Pin szám

7. táblázat. STM32MP133C/F golyós definíciók (folytatás)

Labdafunkciók

PIN-kód neve (függvény utána)
Visszaállítás)

Alternatív funkciók

További funkciók

LFBGA289 TFBGA289 TFBGA320
Pin típusú I/O struktúra
Megjegyzések

F3 J3 H5
F9 D8 G5 F2 H1 G3 G4 G8 H4
F1 H2 G2 D3 B14 U5 G3 K2 H3 H8 F10 G2 L1 G1 D12 C5 U6 M9 K4 N7 G1 H9 J5

PG8

I/O FT_h

VDDCPU PG5

S

–

I/O FT_h

PG15

I/O FT_h

PG10

I/O FT_h

VSS

S

–

10 PF

I/O FT_h

VDDCORE S

–

6 PF

I/O FT_vh

VSS VDD

S

–

S

–

9 PF

I/O FT_h

TIM2_CH1, TIM8_ETR,

SPI5_MISO, SAI1_MCLK_B,

USART3_RTS/USART3_DE,

–

SPDIFRX_IN2,

QUADSPI_BK2_IO2,

QUADSPI_BK1_IO3,

FMC_NE2, ETH2_CLK

–

–

–

TIM17_CH1, ETH2_MDC, FMC_A15

USART6_CTS/USART6_NSS,

–

UART7_CTS, QUADSPI_BK1_IO1,

ETH2_PHY_INTN

SPI5_SCK, SAI1_SD_B,

–

UART8_CTS, FDCAN1_TX, QUADSPI_BK2_IO1(indítás),

FMC_NE3

–

–

TIM16_BKIN, SAI1_D3, TIM8_BKIN, SPI5_NSS, – USART6_RTS/USART6_DE, UART7_RTS/UART7_DE,
QUADSPI_CLK(boot)

–

–

TIM16_CH1, SPI5_NSS,

UART7_RX(indítás),

–

QUADSPI_BK1_IO2, ETH2_MII_TX_EN/ETH2_

RGMII_TX_CTL/ETH2_RMII_

TX_EN

–

–

–

–

TIM17_CH1N, TIM1_CH1,

DFSDM1_CKIN3, SAI1_D4,

–

UART7_CTS, UART8_RX, TIM14_CH1,

QUADSPI_BK1_IO1(indítás),

QUADSPI_BK2_IO3, FMC_A9

TAMP_IN4
–
TAMP_IN1 –

DS13875 Rev 5

55/219
97

Kiosztás, kivezetések leírása és alternatív funkciók

STM32MP133C/F

Pin szám

7. táblázat. STM32MP133C/F golyós definíciók (folytatás)

Labdafunkciók

PIN-kód neve (függvény utána)
Visszaállítás)

Alternatív funkciók

További funkciók

LFBGA289 TFBGA289 TFBGA320
Pin típusú I/O struktúra
Megjegyzések

H5 K1 H2 H6 E5 G7 H4 K3 J3 E5 D13 U11 H3 L3 J1
H1 H7 K3
J1 N1 J2 J5 J1 K2 J4 J2 K1 H2 H8 L4 K4 M3 M3

PE4 VDDCPU
PB2 VSS PH7
PH11
PD13 VDD_PLL VSS_PLL
PI3 PC13

I/O FT_h

S

–

I/O FT_h

S

–

I/O FT_fh

I/O FT_fh

I/O FT_h

S

–

S

–

I/O FT

I/O FT

SPI5_MISO, SAI1_D2,

DFSDM1_DATIN3,

TIM15_CH1N, I2S_CKIN,

–

SAI1_FS_A, UART7_RTS/UART7_DE,

–

UART8_TX,

QUADSPI_BK2_NCS,

FMC_NCE2, FMC_A25

–

–

–

RTC_OUT2, SAI1_D1,

I2S_CKIN, SAI1_SD_A,

–

UART4_RX,

QUADSPI_BK1_NCS(indítás),

ETH2_MDIO, FMC_A6

TAMP_IN7

–

–

–

SAI2_FS_B, I2C3_SDA,

SPI5_SCK,

–

QUADSPI_BK2_IO3, ETH2_MII_TX_CLK,

–

ETH1_MII_TX_CLK,

QUADSPI_BK1_IO3

SPI5_NSS, TIM5_CH2,

SAI2_SD_A,

SPI2_NSS/I2S2_WS,

–

I2C4_SCL, USART6_RX, QUADSPI_BK2_IO0,

–

ETH2_MII_RX_CLK/ETH2_

RGMII_RX_CLK/ETH2_RMII_

REF_CLK, FMC_A12

LPTIM2_ETR, TIM4_CH2,

TIM8_CH2, SAI1_CK1,

–

SAI1_MCLK_A, USART1_RX, QUADSPI_BK1_IO3,

–

QUADSPI_BK2_IO2,

FMC_A18

–

–

–

–

–

–

(1)

SPDIFRX_IN3,

TAMP_IN4/TAMP_

ETH1_MII_RX_ER

KIJÁRAT5, WKUP2

RTC_OUT1/RTC_TS/

(1)

–

RTC_LSCO, TAMP_IN1/TAMP_

KIJÁRAT2, WKUP3

56/219

DS13875 Rev 5

STM32MP133C/F

Kiosztás, kivezetések leírása és alternatív funkciók

Pin szám

7. táblázat. STM32MP133C/F golyós definíciók (folytatás)

Labdafunkciók

PIN-kód neve (függvény utána)
Visszaállítás)

Alternatív funkciók

További funkciók

LFBGA289 TFBGA289 TFBGA320
Pin típusú I/O struktúra
Megjegyzések

J3 J4 N5

PI2

I/O FT

(1)

SPDIFRX_IN2

TAMP_IN3/TAMP_ OUT4, WKUP5

K5 N4 P4

PI1

I/O FT

(1)

SPDIFRX_IN1

RTC_OUT2/RTC_LSCO,
TAMP_IN2/TAMP_ OUT3, WKUP4

F13 L2 U13

VSS

S

–

–

–

–

J2 J5 L2

VBAT

S

–

–

–

–

L4 N3 P5

PI0

I/O FT

(1)

SPDIFRX_IN0

TAMP_IN8/TAMP_ KI1

K2 M2

L3

PC15OSC32_OUT

I/O

FT

(1)

–

OSC32_OUT

F15 N2 U16

VSS

S

–

–

–

–

K1 M1 M2

PC14OSC32_IN

I/O

FT

(1)

–

OSC32_IN

G7 E3 V16

VSS

S

–

–

–

–

H9 K6 N15 VDDCORE S

–

–

–

–

M10 M4 N9

VDD

S

–

–

–

–

G8 E6 W16

VSS

S

–

–

–

–

USART2_RX,

L2 P3 N2

4 PF

I/O FT_h

–

ETH2_MII_RXD0/ETH2_ RGMII_RXD0/ETH2_RMII_

–

RXD0, FMC_A4

MCO1, SAI2_MCLK_A,

TIM8_BKIN2, I2C4_SDA,

SPI5_MISO, SAI2_CK1,

M2 J8 P2

PA8

I/O FT_fh –

USART1_CK, SPI2_MOSI/I2S2_SDO,

–

OTG_HS_SOF,

ETH2_MII_RXD3/ETH2_

RGMII_RXD3, FMC_A21

TRACELK, TIM2_ETR,

I2C4_SCL, SPI5_MOSI,

SAI1_FS_B,

L1 T1 N1

PE2

I/O FT_fh

–

USART6_RTS/USART6_DE, SPDIFRX_IN1,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, FMC_A23

DS13875 Rev 5

57/219
97

Kiosztás, kivezetések leírása és alternatív funkciók

STM32MP133C/F

Pin szám

7. táblázat. STM32MP133C/F golyós definíciók (folytatás)

Labdafunkciók

PIN-kód neve (függvény utána)
Visszaállítás)

Alternatív funkciók

További funkciók

LFBGA289 TFBGA289 TFBGA320
Pin típusú I/O struktúra
Megjegyzések

M1 J7 P3

7 PF

I/O FT_vh –

M3 R1 R2

PG11

I/O FT_vh –

L3 J6 N3

PH6

I/O FT_fh –

N2 P4 R1

PG1

I/O FT_vh –

M11 – N12

VDD

S

–

–

N1 R2 T2

PE6

I/O FT_vh –

P1 P1 T3 PH0-OSC_IN I/O FT

–

G9 U1 N11

VSS

S

–

–

P2 P2 U2 PH1-OSC_OUT I/O FT

–

R2 T2 R3

PH3

I/O FT_fh –

M5 L5 U3 VSS_ANA S

–

–

TIM17_CH1, UART7_TX(indítás),
UART4_CTS, ETH1_RGMII_CLK125, ETH2_MII_TXD0/ETH2_ RGMII_TXD0/ETH2_RMII_
TXD0, FMC_A18
SAI2_D3, I2S2_MCK, USART3_TX, UART4_TX, ETH2_MII_TXD1/ETH2_ RGMII_TXD1/ETH2_RMII_
TXD1, FMC_A24
TIM12_CH1, USART2_CK, I2C5_SDA,
SPI2_SCK/I2S2_CK, QUADSPI_BK1_IO2,
ETH1_PHY_INTN, ETH1_MII_RX_ER, ETH2_MII_RXD2/ETH2_
RGMII_RXD2, QUADSPI_BK1_NCS
LPTIM1_ETR, TIM4_ETR, SAI2_FS_A, I2C2_SMBA,
SPI2_MISO/I2S2_SDI, SAI2_D2, FDCAN2_TX, ETH2_MII_TXD2/ETH2_ RGMII_TXD2, FMC_NBL0
–
MCO2, TIM1_BKIN2, SAI2_SCK_B, TIM15_CH2, I2C3_SMBA, SAI1_SCK_B, UART4_RTS/UART4_DE,
ETH2_MII_TXD3/ETH2_ RGMII_TXD3, FMC_A22
–
–
–
I2C3_SCL, SPI5_MOSI, QUADSPI_BK2_IO1, ETH1_MII_COL, ETH2_MII_COL, QUADSPI_BK1_IO0
–

–
–
–
OSC_BE OSC_KI –

58/219

DS13875 Rev 5

STM32MP133C/F

Kiosztás, kivezetések leírása és alternatív funkciók

Pin szám

7. táblázat. STM32MP133C/F golyós definíciók (folytatás)

Labdafunkciók

PIN-kód neve (függvény utána)
Visszaállítás)

Alternatív funkciók

További funkciók

LFBGA289 TFBGA289 TFBGA320
Pin típusú I/O struktúra
Megjegyzések

L5 U2 W1

PG3

I/O FT_fvh –

TIM8_BKIN2, I2C2_SDA, SAI2_SD_B, FDCAN2_RX, ETH2_RGMII_GTX_CLK,
ETH1_MDIO, FMC_A13

M4 L4 V2 VDD_ANA S

–

–

–

R1 U3 V3

PG2

I/O FT

–

MCO2, TIM8_BKIN, SAI2_MCLK_B, ETH1_MDC

T1 L6 W2

PG12

I/O FT

LPTIM1_IN1, SAI2_SCK_A,

SAI2_CK2,

USART6_RTS/USART6_DE,

USART3_CTS,

–

ETH2_PHY_INTN,

ETH1_PHY_INTN,

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV

F7 P6 R5

VDD

S

–

–

–

G10 E8 T1

VSS

S

–

–

–

N3 R3 V1

MCO1, USART2_CK,

I2C2_SCL, I2C3_SDA,

SPDIFRX_IN0,

PD7

I/O FT_fh

–

ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_

REF_CLK,

QUADSPI_BK1_IO2,

FMC_NE1

P3 K7 T4

PA13

I/O FT

–

DBTRGO, DBTRGI, MCO1, UART4_TX

R3 R4 W3 PWR_CPU_ON KI FT

–

–

T2 N5 Y1

PA11

I/O FT_f

TIM1_CH4, I2C5_SCL,

SPI2_NSS/I2S2_WS,

USART1_CTS/USART1_NSS,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, ETH1_CLK,

ETH2_CLK

N5 M6 AA2

PB11

TIM2_CH4, LPTIM1_OUT,

I2C5_SMBA, USART3_RX,

I/O FT_vh –

ETH1_MII_TX_EN/ETH1_

RGMII_TX_CTL/ETH1_RMII_

TX_EN

–
–
–
CSIZMAFAILN –
–

DS13875 Rev 5

59/219
97

Kiosztás, kivezetések leírása és alternatív funkciók

STM32MP133C/F

Pin szám

7. táblázat. STM32MP133C/F golyós definíciók (folytatás)

Labdafunkciók

PIN-kód neve (függvény utána)
Visszaállítás)

Alternatív funkciók

További funkciók

LFBGA289 TFBGA289 TFBGA320
Pin típusú I/O struktúra
Megjegyzések

P4 U4

Y2

PF14 (JTCK/SW CLK)

I/O

FT

(2)

U3 L7 Y3

PA0

I/O FT_a –

JTCK/SWCLK
TIM2_CH1, TIM5_CH1, TIM8_ETR, TIM15_BKIN, SAI1_SD_B, UART5_TX,
ETH1_MII_CRS, ETH2_MII_CRS

N6 T3 W4

13 PF

TIM2_ETR, SAI1_MCLK_B,

I/O FT_a –

DFSDM1_DATIN3,

USART2_TX, UART5_RX

G11 E10 P7

F10 –

–

R4 K8 AA3

P5 R5 Y4 U4 M7 Y5

VSS VDD PA1
PA2
PA5

S

–

S

–

I/O FT_a

I/O FT_a I/O FT_a

–

–

–

–

TIM2_CH2, TIM5_CH2, LPTIM3_OUT, TIM15_CH1N,
DFSDM1_CKIN0, – USART2_RTS/USART2_DE,
ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_
REF_CLK

TIM2_CH3, TIM5_CH3, – LPTIM4_OUT, TIM15_CH1,
USART2_TX, ETH1_MDIO

TIM2_CH1/TIM2_ETR,

USART2_CK, TIM8_CH1N,

–

SAI1_D1, SPI1_NSS/I2S1_WS,

SAI1_SD_A, ETH1_PPS_OUT,

ETH2_PPS_OUT

T3 T4 W5

SAI1_SCK_A, SAI1_CK2,

PC0

I/O FT_ha –

I2S1_MCK, SPI1_MOSI/I2S1_SDO,

USART1_TX

T4 J9 AA4
R6 U6 W7 P7 U5 ​​U8 P6 T6 V8

12 PF

I/O FT_vha –

VREF+

S

–

–

VDDA

S

–

–

VREF-

S

–

–

SPI1_NSS/I2S1_WS, SAI1_SD_A, UART4_TX,
ETH1_MII_TX_ER, ETH1_RGMII_CLK125
–
–
–

–
ADC1_INP7, ADC1_INN3, ADC2_INP7, ADC2_INN3 ADC1_INP11, ADC1_INN10, ADC2_INP11, ADC2_INN10
–
ADC1_INP3, ADC2_INP3
ADC1_INP1, ADC2_INP1
ADC1_INP2
ADC1_INP0, ADC1_INN1, ADC2_INP0, ADC2_INN1, TAMP_IN3
ADC1_INP6, ADC1_INN2
–

60/219

DS13875 Rev 5

STM3

Dokumentumok / Források

STMicroelectronics STM32MP133C F 32 bites ARM Cortex-A7 1 GHz-es MPU [pdf] Felhasználói útmutató STM32MP133C F 32 bites Arm Cortex-A7 1 GHz MPU, STM32MP133C, F 32 bites Arm Cortex-A7 1 GHz MPU, Arm Cortex-A7 1 GHz MPU, 1 GHz, MPU

Hivatkozások

• Felhasználói kézikönyv