Ghidul utilizatorului pentru microprocesorul STMicroelectronics STM32MP133C F pe 32 de biți Arm Cortex-A7 de 1 GHz

Managementul alimentării cu energie electrică
Schema de alimentare cu energie electrică și supervizorul asigură o furnizare stabilă a energiei electrice…

Managementul ceasului
RCC se ocupă de distribuția și configurațiile ceasului…

Intrări/Ieșiri de uz general (GPIO)
GPIO-urile oferă capabilități de interfață pentru dispozitive externe…

Controler de protecție TrustZone
ETZPC îmbunătățește securitatea sistemului prin gestionarea drepturilor de acces…

Matricea de interconectare a magistralelor
Matricea facilitează transferul de date între diferite module…

Întrebări frecvente

Î: Care este numărul maxim de periferice de comunicație acceptate?
R: STM32MP133C/F acceptă până la 29 de periferice de comunicație.

Î: Câte periferice analogice sunt disponibile?
R: Dispozitivul oferă 6 periferice analogice pentru diverse funcții analogice.

„`

View Fullscreen

STM32MP133C STM32MP133F

Arm® Cortex®-A7 până la 1 GHz, 2×ETH, 2×CAN FD, 2×ADC, 24 de temporizatoare, audio, cripto și securitate avansată
Fișă tehnică – date de producție

Caracteristici
Include tehnologie ST patentată de ultimă generație
Miez
· Arm® Cortex®-A32 L7 pe 1 de biți, 32 kbytes I / 32 kbytes D, memorie cache unificată de nivel 128 de 2 kbytes, Arm® NEONTM și Arm® TrustZone®

Amintiri
· Memorie DDR externă de până la 1 Gbyte, până la LPDDR2/LPDDR3-1066 pe 16 biți, până la DDR3/DDR3L-1066 pe 16 biți
· 168 Kbytes de SRAM intern: 128 Kbytes de AXI SYSRAM + 32 Kbytes de AHB SRAM și 8 Kbytes de SRAM în domeniul Backup
· Interfață de memorie duală Quad-SPI · Controler de memorie externă flexibilă cu până la
Magistrală de date pe 16 biți: interfață paralelă pentru conectarea circuitelor integrate externe și a memoriilor SLC NAND cu ECC de până la 8 biți
Securitate/siguranță
· Pornire securizată, periferice TrustZone®, 12 xtamppini er inclusiv 5 x t activampers
· Temperatură, vol.tage, frecvență și monitorizare la 32 kHz
Resetare și gestionare a energiei
· Alimentare de la 1.71 V la 3.6 VI/O (5 I/O tolerante la V) · POR, PDR, PVD și BOR · LDO-uri integrate (USB 1.8 V, 1.1 V) · Regulator de rezervă (~0.9 V) · Senzori de temperatură interni · Moduri de consum redus: Repaus, Oprire, LPLV-Oprire,
LPLV-Stop2 și Standby

LFBGA

TFBGA

LFBGA289 (14 × 14 mm) Pas 0.8 mm

TFBGA289 (9 × 9 mm) TFBGA320 (11 × 11 mm)
pas minim 0.5 mm

· Reținere DDR în modul Standby · Comenzi pentru cipul companion PMIC

Managementul ceasului
· Oscilatoare interne: oscilator HSI de 64 MHz, oscilator CSI de 4 MHz, oscilator LSI de 32 kHz
· Oscilatoare externe: oscilator HSE 8-48 MHz, oscilator LSE 32.768 kHz
· 4 × PLL-uri cu mod fracțional

Intrări/ieșiri de uz general
· Până la 135 de porturi I/O securizate cu capacitate de întrerupere
· Până la 6 treziri

Matricea de interconectare
· 2 matrici de magistrală Interconectare Arm® AMBA® AXI pe 64 de biți, până la 266 MHz Interconectare Arm® AMBA® AHB pe 32 de biți, până la 209 MHz

4 controlere DMA pentru descărcarea procesorului
· 56 de canale fizice în total
· 1 x controler principal de acces direct la memorie (MDMA) de mare viteză, de uz general
· 3 × DMA-uri cu două porturi, cu FIFO și capabilități de router de solicitare pentru o gestionare optimă a perifericelor

septembrie 2024
Acestea sunt informații despre un produs în plină producție.

DS13875 Rev 5

1/219
www.st.com

STM32MP133C/F

Până la 29 de periferice de comunicare
· 5 × I2C FM+ (1 Mbit/s, SMBus/PMBus™) · 4 x UART + 4 x USART (12.5 Mbit/s,
Interfață ISO7816, LIN, IrDA, SPI) · 5 × SPI (50 Mbit/s, inclusiv 4 cu full-duplex
Precizie a clasei audio I2S prin PLL audio intern sau ceas extern) (+2 QUADSPI + 4 cu USART) · 2 × SAI (audio stereo: I2S, PDM, SPDIF Tx) · SPDIF Rx cu 4 intrări · 2 × SDMMC până la 8 biți (SD/e·MMCTM/SDIO) · 2 × controlere CAN care acceptă protocolul CAN FD · 2 × gazdă USB 2.0 de mare viteză sau 1 × gazdă USB 2.0 de mare viteză

+ 1 × USB 2.0 OTG de mare viteză simultan · 2 x Ethernet MAC/GMAC IEEE 1588v2 hardware, MII/RMII/RGMII
6 periferice analogice
· 2 × ADC-uri cu rezoluție maximă de 12 biți, până la 5 Msps
· 1 x senzor de temperatură · 1 x filtru digital pentru modulator sigma-delta
(DFSDM) cu 4 canale și 2 filtre · Referință ADC internă sau externă VREF+
Până la 24 cronometre și 2 câini de pază
· 2 temporizatoare pe 32 de biți cu până la 4 intrări IC/OC/PWM sau contor de impulsuri și encoder în cuadratură (incremental)
· 2 × temporizatoare avansate pe 16 biți · 10 × temporizatoare de uz general pe 16 biți (inclusiv
2 temporizatoare de bază fără PWM) · 5 temporizatoare de consum redus pe 16 biți · RTC securizat cu precizie sub secundă și
calendar hardware · 4 temporizatoare de sistem Cortex®-A7 (sigure,
nesigur, virtual, hipervizor) · 2 × watchdog-uri independente
Accelerarea hardware
· AES 128, 192, 256 DES/TDES

2 (independent, independent securizat) 5 (2 securizabile) 4 5 (3 securizabile)
4 + 4 (inclusiv 2 USART securizabile), unele pot fi o sursă de boot
2 (până la 4 canale audio), cu I2S master/slave, intrare PCM, 2 porturi SPDIF-TX
HSPHY încorporat cu BCD HS PHY încorporat cu BCD (securizabil), poate fi o sursă de bootare
2 × HS partajate între gazdă și OTG 4 intrări

2 (1 × TTCAN), calibrare ceas, buffer partajat de 10 Kbyte 2 (8 + 8 biți) (securizabil), e·MMC sau SD poate fi o sursă de bootare 2 surse de alimentare independente opționale pentru interfețele cardului SD
1 (dual-quad) (securizabil), poate fi o sursă de bootare

–
–
Boot
–
Boot
Cizmă Cizmă
(1)

Adresă/date paralelă FMC 8/16 biți AD-mux paralel 8/16 biți
Criptografie DMA NAND 8/16 biți 10/100M/Gigabit Ethernet
Generator de numere aleatorii Hash True Siguranțe (programabile unică folosință)

4 × CS, până la 4 × 64 Mbyte
Da, 2× CS, SLC, BCH4/8, poate fi o sursă de boot 2 x (MII, RMI, RGMII) cu PTP și EEE (securizabil)
3 instanțe (1 securizată), MDMA PKA pe 33 de canale (cu protecție DPA), DES, TDES, AES (cu protecție DPA)
(toate securizabile) SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3, HMAC
(securizabil) True-RNG (securizabil) 3072 biți efectivi (securizat, 1280 biți disponibili pentru utilizator)

–
Cizmă –
–

16/219

DS13875 Rev 5

STM32MP133C/F

Descriere

Tabelul 1. Caracteristicile STM32MP133C/F și numărul de periferice (continuare)

STM32MP133CAE STM32MP133FAE STM32MP133CAG STM32MP133FAG STM32MP133CAF STM32MP133FAF Diverse

Caracteristici

LFBGA289

TFBGA289

TFBGA320

GPIO-uri cu întrerupere (număr total)

135(2)

GPIO-uri securizabile Pini de activare

Toate
6

Tamppini (activare tamper)

12 (5)

DFSDM ADC sincronizat de până la 12 biți

4 canale de intrare cu 2 filtre

–

2(3) (până la 5 Msps pe 12 biți fiecare) (securizabil)

ADC1: 19 canale inclusiv 1x intern, 18 canale disponibile pentru

Canale ADC pe 12 biți în total (4)

utilizator inclusiv diferențial 8x

–

ADC2: 18 canale inclusiv 6x intern, 12 canale disponibile pentru

utilizator inclusiv diferențial 6x

Pin de intrare VREF+ ADC intern

Intrare 1.65 V, 1.8 V, 2.048 V, 2.5 V sau VREF+ –
Da

1. QUADSPI poate porni fie de pe GPIO-uri dedicate, fie utilizând unele GPIO-uri de pornire FMC Nand8 (PD4, PD1, PD5, PE9, PD11, PD15 (vezi Tabelul 7: Definiții ale bilei STM32MP133C/F).
2. Acest număr total de GPIO include patru JTAG GPIO-uri și trei GPIO-uri BOOT cu utilizare limitată (pot intra în conflict cu conexiunea dispozitivului extern în timpul scanării boundary sau a bootării).
3. Când se utilizează ambele ADC-uri, ceasul kernelului ar trebui să fie același pentru ambele ADC-uri, iar prescalerele ADC încorporate nu pot fi utilizate.
4. În plus, există și canale interne: – Canal intern ADC1: VREFINT – Canale interne ADC2: temperatură, volum interntagreferință, VDDCORE, VDDCPU, VDDQ_DDR, VBAT / 4.

DS13875 Rev 5

17/219
48

Descriere 18/219

STM32MP133C/F

Figura 1. Diagrama bloc a STM32MP133C/F

Consumabile IC

@VDDA

HSI

AXIM: Interconectare AXI Arm pe 64 de biți (266 MHz) T

@VDDCPU

GIC

Procesor Cortex-A7 650/1000 MHz + MMU + FPU + NEONT

32 de dolari dinari

32 I$

CNT (temporizator) T

ETM

2561K2B8LK2B$L+2$SCU T
asincron

128 biți

CSI

LSI

Timpul estimat de depanareamp

generator TSGEN

DAP
(JTAG/SWD)

SYSRAM 128KB

ROM 128KB

2 x ETH MAC
10/100/1000 (fără GMII)

FIFO

BKPSRAM 8KB

RNG

HASH

16b PHY

DDRCTRL 58
LPDDR2/3, DDR3/3L

asincron

CRYP

SAES

DDRMCE T TZC T

DDPHYC
T

DLY

8b QUADSPI (dual) T

16b

FMC

CRC

DLYBSD1

(Controlul SDMMC1 DLY)

DLYBSD2

(Controlul SDMMC2 DLY)

DLYBQS

(Control QUADSPI DLY)

FIFO FIFO

DLY DLY

14 8b SDMMC1 T 14 8b SDMMC2 T

PHY

USBH

(2xGazdă HS)

PLLUSB

FIFO

APC

FIFO

T MDMA 32 de canale

AXIMC TT

17 16b Port de urmărire

ETZPC

IWDG1

@VBAT

CEMN

Siguranțe OTP

@VDDA

RTC / AWU

TAMP / Registre de rezervă T

@VBAT

LSE (32kHz XTAL)

Temporizarea sistemului STGENC

generaţie

STGENR

USBPHYC
(2 porturi USB x control PHY)
IWDG2

@VBAT

@VDDA

VREFBUF

16b LPTIM2

16b LPTIM3

16b LPTIM4

16b LPTIM5

Pini de BOOT

SYSCFG

HDP

10 16b TIM1/PWM 10 16b TIM8/PWM

SAI1

SAI2

DFSDM cu 4 canale

Memorie tampon CCU de 10 KB

FDCAN1

FDCAN2

FIFO FIFO
APB2 (100 MHz)

FIFO de 8KB
APB5 (100MHz)

APB3 (100 MHz)

APB4

asincron AHB2APB

SRAM1 16KB T SRAM2 8KB T SRAM3 8KB T

AHB2APB

DMA1
8 fluxuri
DMAMUX1
DMA2
8 fluxuri

DMAMUX2

DMA3
8 fluxuri

PMB (monitor de proces)
DTS (senzor digital de temperatură)

Voltage regulatori

@VDDA

Supravegherea aprovizionării

FIFO

Matrice 2×2
AHB2APB

AXI pe 64 de biți

Master AXI pe 64 de biți

AHB pe 32 de biți, AHB pe 32 de biți, master

APB pe 32 de biți

Protecție de securitate T TrustZone

AHB2APB

APB2 (100 MHz)

APB1 (100 MHz)
FIFO FIFO FIFO FIFO FIFO FIFO

MLAHB: Matrice de magistrală multi-AHB Arm pe 32 de biți (209 MHz)
APB6
FIFO FIFO FIFO FIFO

@VBAT
T
FIFO

HSE (XTAL)

PLL1/2/3/4

RCC

T PWR

EXTI

16ext

176

USBO

(Liceul OTG)

PHY

12b ADC1

12b ADC2

GPIOA

16b

GPIOB

16b

GPIOC

16b

GPIOD

16b

GPIOE

16b

GPIOF

16b

GPIOG 16b 16

GPIOH

16b

GPIOI

16b

AHB2APB

USART1

Card inteligent IrDA

USART2

Card inteligent IrDA

SPI4/I2S4

SPI5

I2C3/SMBUS

I2C4/SMBUS

I2C5/SMBUS

Filtru Filtru Filtru

TIM12

16b

TIM13

16b

TIM14

16b

TIM15

16b

TIM16

16b

TIM17

16b

TIM2 TIM3 TIM4

32b

16b

TIM5 TIM6 TIM7

32b

16b

LPTIM1 16b

USART3

Card inteligent IrDA

UART4

UART5

UART7

UART8

Filtru Filtru

I2C1/SMBUS

I2C2/SMBUS

SPI2/I2S2

SPI3/I2S3

USART6

Card inteligent IrDA

SPI1/I2S1

FIFO FIFO

MSv67509V2

DS13875 Rev 5

STM32MP133C/F

Funcțional terminatview

3.1
3.1.1
3.1.2

Subsistem Arm Cortex-A7
Caracteristici
· Arhitectură ARMv7-A · Memorie cache pentru instrucțiuni L32 de 1 kbytes · Memorie cache pentru date L32 de 1 kbytes · Memorie cache de nivel 128 de 2 kbytes · Set de instrucțiuni Arm + Thumb®-2 · Tehnologie de securitate Arm TrustZone · SIMD avansat Arm NEON · Extensii DSP și SIMD · Microprocesor în virgulă mobilă VFPv4 · Suport pentru virtualizare hardware · Modul de urmărire încorporat (ETM) · Controler de întreruperi generice integrat (GIC) cu 160 de întreruperi periferice partajate · Temporizator generic integrat (CNT)
Pesteview
Procesorul Cortex-A7 este un procesor de aplicații foarte eficient din punct de vedere energetic, conceput pentru a oferi performanțe bogate în dispozitive portabile de înaltă performanță și alte aplicații integrate și de consum cu consum redus de energie. Acesta oferă o performanță single-thread cu până la 20% mai mare decât Cortex-A5 și oferă performanțe similare cu Cortex-A9.
Cortex-A7 încorporează toate caracteristicile procesoarelor de înaltă performanță Cortex-A15 și Cortex-A17, inclusiv suport pentru virtualizare în hardware, NEON și interfață de magistrală AMBA 128 AXI pe 4 de biți.
Procesorul Cortex-A7 se bazează pe procesorul 8-s eficient energetictagconducta de procesare a procesorului Cortex-A5. De asemenea, beneficiază de o memorie cache L2 integrată, concepută pentru consum redus de energie, cu latențe de tranzacție mai mici și suport îmbunătățit al sistemului de operare pentru întreținerea memoriei cache. Pe lângă acestea, există o predicție îmbunătățită a ramificării și o performanță îmbunătățită a sistemului de memorie, cu o cale de încărcare pe 64 de biți, magistrale AMBA 128 AXI pe 4 de biți și o dimensiune TLB crescută (256 de intrări, față de 128 de intrări pentru Cortex-A9 și Cortex-A5), crescând performanța pentru sarcini de lucru mari, cum ar fi web navigare.
Tehnologia Thumb-2
Oferă performanța maximă a codului Arm tradițional, reducând în același timp cu până la 30% necesarul de memorie pentru stocarea instrucțiunilor.
Tehnologia TrustZone
Asigură implementarea fiabilă a aplicațiilor de securitate, de la gestionarea drepturilor digitale până la plăți electronice. Beneficiază de asistență largă din partea partenerilor tehnologici și industriali.

DS13875 Rev 5

19/219
48

Funcțional terminatview

STM32MP133C/F

NEON
Tehnologia NEON poate accelera algoritmi multimedia și de procesare a semnalelor, cum ar fi codarea/decodarea video, grafica 2D/3D, jocurile, procesarea audio și a vorbirii, procesarea imaginilor, telefonia și sinteza sunetului. Cortex-A7 oferă un motor care oferă atât performanța, cât și funcționalitatea unității în virgulă mobilă (FPU) Cortex-A7, precum și o implementare a setului de instrucțiuni SIMD avansat NEON pentru o accelerare suplimentară a funcțiilor media și de procesare a semnalelor. NEON extinde FPU-ul procesorului Cortex-A7 pentru a oferi un quad-MAC și un set suplimentar de registre pe 64 și 128 de biți, care suportă un set bogat de operații SIMD pe cantități de date întregi pe 8, 16 și 32 de biți și în virgulă mobilă pe 32 de biți.
Virtualizarea hardware-ului
Suport hardware extrem de eficient pentru gestionarea și arbitrajul datelor, prin care mai multe medii software și aplicațiile aferente pot accesa simultan capacitățile sistemului. Acest lucru permite realizarea unor dispozitive robuste, cu medii virtuale bine izolate unele de altele.
Cache-uri L1 optimizate
Memoriile cache L1 optimizate pentru performanță și consum de energie combină tehnici de latență minimă a accesului pentru a maximiza performanța și a minimiza consumul de energie.
Controler cache L2 integrat
Oferă acces cu latență redusă și lățime de bandă mare la memoria cache la frecvență înaltă sau pentru a reduce consumul de energie asociat cu accesul la memoria din afara cipului.
Unitate în virgulă mobilă Cortex-A7 (FPU)
FPU-ul oferă instrucțiuni în virgulă mobilă cu simplă și dublă precizie de înaltă performanță, compatibile cu arhitectura Arm VFPv4, care este compatibilă din punct de vedere software cu generațiile anterioare de coprocesoare în virgulă mobilă Arm.
Unitate de control Snoop (SCU)
SCU este responsabil pentru gestionarea interconectării, arbitrajului, comunicării, transferurilor de la cache la cache și de memorie de sistem, coerenței cache-ului și a altor capabilități ale procesorului.
Această coerență a sistemului reduce, de asemenea, complexitatea software-ului implicată în menținerea coerenței software în cadrul fiecărui driver de sistem de operare.
Controler de întrerupere generic (GIC)
Implementând controlerul de întreruperi standardizat și arhitecturat, GIC oferă o abordare bogată și flexibilă a comunicării interprocesoare și a rutarii și prioritizării întreruperilor de sistem.
Suportă până la 192 de întreruperi independente, sub control software, prioritizate în funcție de hardware și rutate între sistemul de operare și nivelul de gestionare a software-ului TrustZone.
Această flexibilitate de rutare și suportul pentru virtualizarea întreruperilor în sistemul de operare oferă una dintre caracteristicile cheie necesare pentru a îmbunătăți capacitățile unei soluții care utilizează un hypervisor.

20/219

DS13875 Rev 5

STM32MP133C/F

Funcțional terminatview

3.2
3.2.1
3.2.2

Amintiri
SDRAM extern
Dispozitivele STM32MP133C/F încorporează un controler pentru SDRAM extern care acceptă următoarele: · LPDDR2 sau LPDDR3, date pe 16 biți, până la 1 Gbyte, frecvență de ceas de până la 533 MHz · DDR3 sau DDR3L, date pe 16 biți, până la 1 Gbyte, frecvență de ceas de până la 533 MHz
SRAM încorporat
Toate dispozitivele dispun de: · SYSRAM: 128 Kbytes (cu zonă securizată de dimensiune programabilă) · AHB SRAM: 32 Kbytes (securizabil) · BKPSRAM (SRAM de rezervă): 8 Kbytes
Conținutul acestei zone este protejat împotriva posibilelor accesuri de scriere nedorite și poate fi păstrat în modul Standby sau VBAT. BKPSRAM poate fi definit (în ETZPC) ca fiind accesibil doar prin software securizat.

3.3

Controler DDR3/DDR3L/LPDDR2/LPDDR3 (DDRCTRL)

DDRCTRL combinat cu DDRPHYC oferă o soluție completă de interfață de memorie pentru subsistemul de memorie DDR. · O interfață AMBA pe 64 de biți cu 4 porturi AXI (XPI) · Ceas AXI asincron cu controlerul · Motor de criptare a memoriei DDR (DDRMCE) cu scriere DDR AES-128 din mers
criptare/decriptare prin citire. · Standarde acceptate:
Specificația JEDEC DDR3 SDRAM, JESD79-3E pentru DDR3/3L cu interfață pe 16 biți
Specificația JEDEC LPDDR2 SDRAM, JESD209-2E pentru LPDDR2 cu interfață pe 16 biți
Specificația JEDEC LPDDR3 SDRAM, JESD209-3B pentru LPDDR3 cu interfață pe 16 biți
· Planificator avansat și generator de comenzi SDRAM · Lățime completă de date programabilă (16 biți) sau jumătate din lățimea de date (8 biți) · Suport QoS avansat cu trei clase de trafic la citire și două clase de trafic la scriere · Opțiuni pentru a evita privarea traficului cu prioritate mai mică · Coerență garantată pentru scriere după citire (WAR) și citire după scriere (RAW) pe
Porturi AXI · Suport programabil pentru opțiuni de lungime a burst-ului (4, 8, 16) · Combinare de scrieri pentru a permite combinarea mai multor scrieri la aceeași adresă într-o singură
scriere unică · configurație cu un singur rang

DS13875 Rev 5

21/219
48

Funcțional terminatview

STM32MP133C/F

· Suport pentru intrarea și ieșirea automată a SDRAM prin oprire, cauzată de lipsa sosirii tranzacțiilor într-un interval de timp programabil
· Suport pentru oprirea automată a ceasului (LPDDR2/3) la intrare și ieșire din cauza lipsei de tranzacții
· Suport pentru funcționarea automată în modul de consum redus de energie, cauzată de lipsa sosirii tranzacțiilor într-un interval de timp programabil prin intermediul interfeței hardware de consum redus de energie
· Politică de paginare programabilă · Suport pentru intrare și ieșire automată sau cu auto-reîmprospătare controlată de software · Suport pentru intrare și ieșire prin oprire completă sub control software (LPDDR2 și
LPDDR3) · Suport pentru actualizări explicite ale registrelor în mod SDRAM sub control software · Logică flexibilă de mapare a adreselor pentru a permite maparea specifică aplicației a rândurilor, coloanelor,
biți de bancă · Opțiuni de control al reîmprospătării selectabile de utilizator · Bloc asociat DDRPERFM pentru a ajuta la monitorizarea și reglarea performanței
DDRCTRL și DDRPHYC pot fi definite (în ETZPC) ca accesibile doar prin software securizat.
Principalele caracteristici ale DDRMCE (motor de cifrare a memoriei DDR) sunt enumerate mai jos: · Interfețe master/slave pe magistrala sistemului AXI (64 biți) · Criptare în linie (pentru scrieri) și decriptare (pentru citiri), bazată pe firewall încorporat
programare · Două moduri de criptare per regiune (maxim o regiune): fără criptare (mod bypass),
Mod de cifru bloc · Începutul și sfârșitul regiunilor definite cu granularitate de 64 Kbytes · Filtrare implicită (regiunea 0): orice acces acordat · Filtrare acces regiune: niciunul
Cifru bloc acceptat: AES Mod de înlănțuire acceptat · Modul bloc cu cifru AES este compatibil cu modul ECB specificat în standardul de criptare avansată (AES) NIST FIPS, publicația 197, cu o funcție asociată de derivare a cheii bazată pe algoritmul Keccak-400 publicat pe https://keccak.team website. · Un set de registre cu cheie principală doar pentru scriere și blocabile · Port de configurare AHB, conștientizare privilegiată

22/219

DS13875 Rev 5

STM32MP133C/F

Funcțional terminatview

3.4

Controler de spațiu de adrese TrustZone pentru DDR (TZC)

TZC este utilizat pentru a filtra accesele de citire/scriere la controlerul DDR în funcție de drepturile TrustZone și în funcție de masterul nesecurizat (NSAID) pe până la nouă regiuni programabile: · Configurație acceptată doar de software de încredere · O unitate de filtrare · Nouă regiuni:
Regiunea 0 este întotdeauna activată și acoperă întregul interval de adrese. Regiunile 1 până la 8 au adresă de bază/final programabilă și pot fi atribuite
oricare dintre filtre sau ambele. · Permisiuni de acces securizate și nesecurizate programate per regiune · Acceserile nesecurizate filtrate conform NSAID · Regiunile controlate de același filtru nu trebuie să se suprapună · Moduri de eroare cu eroare și/sau întrerupere · Capacitate de acceptare = 256 · Logică de control al gate-keeper-ului pentru activarea și dezactivarea fiecărui filtru · Accese speculative

DS13875 Rev 5

23/219
48

Funcțional terminatview

STM32MP133C/F

3.5

Moduri de pornire

La pornire, sursa de boot utilizată de memoria ROM internă de boot este selectată de pinul BOOT și octeții OTP.

Tabelul 2. Moduri de pornire

BOOT2 BOOT1 BOOT0 Mod de pornire inițială

Comentarii

Așteptați conexiunea de intrare pe:

UART și USB(1)

USART3/6 și UART4/5/7/8 pe pinii impliciti

Dispozitiv USB de mare viteză pe pinii OTG_HS_DP/DM (2)

1 Memorie flash NOR serială (3) Memorie flash NOR serială pe QUADSPI (5)

e·MMC(3)

e·MMC pe SDMMC2 (implicit)(5)(6)

Memorie flash NAND (3)

Flash SLC NAND pe FMC

Bootare de dezvoltare (fără bootare de memorie flash)

Folosit pentru a obține acces la depanare fără a porni din memoria flash (4)

Card SD (3)

Card SD pe SDMMC1 (implicit)(5)(6)

Așteptați conexiunea de intrare pe:

0 UART și USB(1)(3) USART3/6 și UART4/5/7/8 pe pinii impliciti

Dispozitiv USB de mare viteză pe pinii OTG_HS_DP/DM (2)

1 Memorie flash NAND serială (3) Memorie flash NAND serială pe QUADSPI (5)

1. Poate fi dezactivat prin setările OTP. 2. USB necesită ceas/cristal HSE (consultați AN5474 pentru frecvențele acceptate cu și fără setări OTP). 3. Sursa de bootare poate fi modificată prin setările OTP (de ex.amp(pornirea inițială pe card SD, apoi e·MMC cu setări OTP). 4. Nucleu Cortex®-A7 în buclă infinită comutând PA13. 5. Pinii impliciți pot fi modificați prin OTP. 6. Alternativ, o altă interfață SDMMC decât cea implicită poate fi selectată prin OTP.

Deși bootarea de nivel scăzut se face folosind ceasuri interne, pachetele software furnizate de ST, precum și interfețele externe majore, cum ar fi DDR, USB (dar fără a se limita la), necesită conectarea unui cristal sau a unui oscilator extern la pinii HSE.
Consultați RM0475 „MPU-uri pe 32 de biți bazate pe Arm® avansate STM13MP32xx” sau AN5474 „Noțiuni introductive despre dezvoltarea hardware-ului pentru liniile STM32MP13xx” pentru constrângeri și recomandări privind conectarea pinilor HSE și frecvențele acceptate.

24/219

DS13875 Rev 5

STM32MP133C/F

Funcțional terminatview

3.6

Managementul sursei de alimentare

3.6.1
Atenţie:

Schema de alimentare cu energie electrică
· VDD este sursa principală de alimentare pentru intrări/ieșiri, iar partea internă este menținută alimentată în modul Standby. Volum utiltagIntervalul este de la 1.71 V la 3.6 V (1.8 V, 2.5 V, 3.0 V sau 3.3 V tipic)
VDD_PLL și VDD_ANA trebuie să fie conectate în stea la VDD. · VDDCPU este volumul dedicat procesorului Cortex-A7tagofertă, a cărei valoare depinde de
Frecvența CPU dorită. 1.22 V până la 1.38 V în modul de funcționare. VDD trebuie să fie prezent înainte de VDDCPU. · VDDCORE este principalul semnal digital de volumtagși este de obicei oprit în modul Standby. VolumtagIntervalul este de la 1.21 V la 1.29 V în modul de funcționare. VDD trebuie să fie prezent înainte de VDDCORE. · Pinul VBAT poate fi conectat la bateria externă (1.6 V < VBAT < 3.6 V). Dacă nu se utilizează nicio baterie externă, acest pin trebuie conectat la VDD. · VDDA este tensiunea de alimentare analogică (ADC/VREF).tage (1.62 V până la 3.6 V). Utilizarea VREF+ intern necesită o tensiune VDDA egală sau mai mare decât VREF+ + 0.3 V. · Pinul VDDA1V8_REG este ieșirea regulatorului intern, conectat intern la USB PHY și USB PLL. Regulatorul intern VDDA1V8_REG este activat în mod implicit și poate fi controlat prin software. Acesta este întotdeauna oprit în modul Standby.
Pinul specific BYPASS_REG1V8 nu trebuie lăsat niciodată flotant. Trebuie conectat fie la VSS, fie la VDD pentru a activa sau dezactiva vol.tagRegulator e. Când VDD = 1.8 V, trebuie setat BYPASS_REG1V8. · Pinul VDDA1V1_REG este ieșirea regulatorului intern, conectat intern la USB PHY. Regulatorul intern VDDA1V1_REG este activat implicit și poate fi controlat prin software. Acesta este întotdeauna oprit în modul Standby.
· VDD3V3_USBHS este sursa USB de mare viteză. Vol.tagGama este cuprinsă între 3.07 V și 3.6 V.
VDD3V3_USBHS nu trebuie să fie prezent decât dacă este prezent VDDA1V8_REG, altfel pot apărea daune permanente la STM32MP133C/F. Acest lucru trebuie asigurat prin ordinea de clasificare PMIC sau cu o componentă externă în cazul implementării unei surse de alimentare cu componente discrete.
· VDDSD1 și VDDSD2 sunt surse de alimentare pentru carduri SD SDMMC1, respectiv SDMMC2, care acceptă modul de viteză ultra-înaltă.
· VDDQ_DDR este sursa de alimentare DDR IO. 1.425 V până la 1.575 V pentru interfațarea memoriilor DDR3 (tipic 1.5 V)
1.283 V până la 1.45 V pentru interfațarea memoriilor DDR3L (1.35 V tip.)
1.14 V până la 1.3 V pentru interfațarea memoriilor LPDDR2 sau LPDDR3 (tipic 1.2 V)
În timpul fazelor de pornire și oprire, trebuie respectate următoarele cerințe privind secvența de alimentare:
Când VDD este sub 1 V, alte surse de alimentare (VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR) trebuie să rămână sub VDD + 300 mV.
· Când VDD este peste 1 V, toate sursele de alimentare sunt independente.
În timpul fazei de întrerupere a alimentării, VDD poate deveni temporar mai scăzut decât alte surse de alimentare numai dacă energia furnizată către STM32MP133C/F rămâne sub 1 mJ. Acest lucru permite descărcarea condensatoarelor externe de decuplare cu constante de timp diferite în timpul fazei tranzitorii de întrerupere a alimentării.

DS13875 Rev 5

25/219
48

Funcțional terminatview
V 3.6
VBOR0 1

Figura 2. Secvență de pornire/oprire

STM32MP133C/F

VDDX(1) VDD

3.6.2
Notă: 26/219

0.3

Aprinde

Mod de operare

Putere scazuta

timp

Zonă de aprovizionare nevalidă

VDDX < VDD + 300 mV

VDDX independent de VDD

MSv47490V1

1. VDDX se referă la orice sursă de alimentare dintre VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR.

Supraveghetor sursa de alimentare

Dispozitivele au un circuit integrat de resetare la pornire (POR)/resetare la oprire (PDR) cuplat cu un circuit de resetare la cădere de tensiune (BOR):
· Resetare la pornire (POR)
Supervizorul POR monitorizează alimentarea cu energie VDD și o compară cu un prag fix. Dispozitivele rămân în modul de resetare atunci când VDD este sub acest prag, · Resetare la oprire (PDR)
Supervizorul PDR monitorizează alimentarea cu energie a VDD. O resetare este generată atunci când VDD scade sub un prag fix.
· Resetare la cădere de tensiune (BOR)
Supervizorul BOR monitorizează alimentarea cu energie a VDD. Trei praguri BOR (de la 2.1 la 2.7 V) pot fi configurate prin intermediul octeților de opțiuni. O resetare este generată atunci când VDD scade sub acest prag.
· Resetare la pornire VDDCORE (POR_VDDCORE) Supervizorul POR_VDDCORE monitorizează sursa de alimentare VDDCORE și o compară cu un prag fix. Domeniul VDDCORE rămâne în modul de resetare atunci când VDDCORE este sub acest prag.
· Resetare la oprire VDDCORE (PDR_VDDCORE) Supervizorul PDR_VDDCORE monitorizează alimentarea VDDCORE. O resetare a domeniului VDDCORE este generată atunci când VDDCORE scade sub un prag fix.
· Resetare la pornire a VDDCPU (POR_VDDCPU) Supervizorul POR_VDDCPU monitorizează sursa de alimentare a VDDCPU și o compară cu un prag fix. Domeniul VDDCPU rămâne în modul de resetare atunci când VDDCORE este sub acest prag.
Pinul PDR_ON este rezervat pentru testele de producție STMicroelectronics și trebuie să fie întotdeauna conectat la VDD într-o aplicație.

DS13875 Rev 5

STM32MP133C/F

Funcțional terminatview

3.7

Strategie de consum redus de energie

Există mai multe modalități de a reduce consumul de energie pe STM32MP133C/F: · Reduceți consumul dinamic de energie prin încetinirea frecvențelor procesorului și/sau a
ceasuri de matrice pe magistrală și/sau controlul ceasurilor periferice individuale. · Economisiți consumul de energie atunci când CPU este IDLE, selectând dintre ceasurile de joasă intensitate disponibile
modurile de alimentare în funcție de nevoile aplicației utilizatorului. Acest lucru permite obținerea celui mai bun compromis între timpul scurt de pornire, consumul redus de energie, precum și sursele de activare disponibile. · Utilizați DVFS (moduri de pornire dinamice)tage și scalarea frecvenței) puncte de operare care controlează direct frecvența de ceas a procesorului, precum și alimentarea de ieșire a VDDCPU.
Modurile de funcționare permit controlul distribuției ceasului către diferitele părți ale sistemului și al puterii sistemului. Modul de funcționare al sistemului este controlat de subsistemul MPU.
Modurile de consum redus ale subsistemului MPU sunt enumerate mai jos: · CSleep: Ceasurile procesorului sunt oprite, iar ceasul perifericului (perifericelor) funcționează ca
setat anterior în RCC (resetare și controler de ceas). · CStop: Ceasurile periferice ale CPU sunt oprite. · CStandby: VDDCPU OFF
Modurile de consum redus CSleep și CStop sunt introduse de procesor la execuția instrucțiunilor WFI (așteptare întrerupere) sau WFE (așteptare eveniment).
Modurile de funcționare ale sistemului disponibile sunt următoarele: · Funcționare (sistem la performanță maximă, VDDCORE, VDDCPU și ceasuri PORNITE) · Stop (ceasuri OPRITE) · LP-Stop (ceasuri OPRITE) · LPLV-Stop (ceasuri OPRITE, nivelul de alimentare VDDCORE și VDDCPU poate fi redus) · LPLV-Stop2 (VDDCPU OPRIT, VDDCORE redus și ceasuri OPRITE) · Standby (VDDCPU, VDDCORE și ceasuri OPRITE)

Tabelul 3. Modul de alimentare sistem versus CPU

Mod de alimentare al sistemului

CPU

Modul Run

CRun sau CSleep

Mod de oprire Mod LP-Stop Mod LPLV-Stop Mod LPLV-Stop2
Modul standby

CStop sau CStandby CStandby

3.8

Resetarea și controlerul ceasului (RCC)

Controlerul de ceas și resetare gestionează generarea tuturor ceasurilor, precum și reglarea ceasului și controlul resetărilor sistemului și ale perifericelor. RCC oferă o flexibilitate ridicată în alegerea surselor de ceas și permite aplicarea rapoartelor de ceas pentru a îmbunătăți consumul de energie. În plus, pe unele periferice de comunicație capabile să lucreze cu

DS13875 Rev 5

27/219
48

Funcțional terminatview

STM32MP133C/F

3.8.1 3.8.2

două domenii de ceas diferite (fie un ceas de interfață de magistrală, fie un ceas periferic al kernelului), frecvența sistemului poate fi modificată fără a modifica rata de transfer.
Managementul ceasului
Dispozitivele încorporează patru oscilatoare interne, două oscilatoare cu cristal sau rezonator extern, trei oscilatoare interne cu timp de pornire rapid și patru PLL-uri.
RCC primește următoarele intrări de sursă de ceas: · Oscilatoare interne:
Ceas HSI 64 MHz (precizie 1%) Ceas CSI 4 MHz Ceas LSI 32 kHz · Oscilatoare externe: Ceas HSE 8-48 MHz Ceas LSE 32.768 kHz
RCC oferă patru PLL-uri: · PLL1 dedicat ceasului procesorului · PLL2 care oferă:
ceasuri pentru AXI-SS (inclusiv punțile APB4, APB5, AHB5 și AHB6) ceasuri pentru interfața DDR · PLL3 care furnizează: ceasuri pentru AHB multi-strat și matricea magistralei periferice (inclusiv APB1,
Ceasuri de nucleu APB2, APB3, APB6, AHB1, AHB2 și AHB4) pentru periferice · PLL4 dedicat generării ceasurilor de nucleu pentru diverse periferice
Sistemul pornește cu ceasul HSI. Aplicația utilizatorului poate apoi selecta configurația ceasului.
Surse de resetare a sistemului
Resetarea la pornire inițializează toate registrele, cu excepția celui de depanare, a unei părți din RCC, a unei părți din registrele RTC și de stare a controlerului de alimentare, precum și a domeniului de alimentare de rezervă.
O resetare a aplicației este generată de una dintre următoarele surse: · o resetare de la pad-ul NRST · o resetare de la semnalul POR și PDR (numită în general resetare la pornire) · o resetare de la BOR (numită în general brownout) · o resetare de la watchdog-ul independent 1 · o resetare de la watchdog-ul independent 2 · o resetare software a sistemului de la Cortex-A7 (CPU) · o defecțiune a HSE, când este activată funcția sistemului de securitate a ceasului
O resetare a sistemului este generată de una dintre următoarele surse: · o resetare a aplicației · o resetare de la semnalul POR_VDDCORE · o ieșire din modul Standby în modul Run

28/219

DS13875 Rev 5

STM32MP133C/F

Funcțional terminatview

O resetare a procesorului MPU este generată de una dintre următoarele surse: · o resetare a sistemului · de fiecare dată când MPU iese din modul CStandby · o resetare software a MPU de la Cortex-A7 (CPU)

3.9

Intrări/ieșiri de uz general (GPIO)

Fiecare dintre pinii GPIO poate fi configurat prin software ca ieșire (push-pull sau open-drain, cu sau fără pull-up sau pull-down), ca intrare (cu sau fără pull-up sau pull-down) sau ca funcție alternativă periferică. Majoritatea pinilor GPIO sunt partajați cu funcții alternative digitale sau analogice. Toate GPIO-urile sunt capabile de curent mare și au selecție de viteză pentru a gestiona mai bine zgomotul intern, consumul de energie și emisiile electromagnetice.
După resetare, toate GPIO-urile sunt în mod analog pentru a reduce consumul de energie.
Configurația I/O poate fi blocată, dacă este necesar, urmând o secvență specifică pentru a evita scrierea eronată în registrele I/O.
Toți pinii GPIO pot fi setați individual ca securizați, ceea ce înseamnă că accesul software la aceste GPIO-uri și la perifericele asociate definite ca securizate este restricționat la software-ul securizat care rulează pe CPU.

3.10
Nota:

Controler de protecție TrustZone (ETZPC)
ETZPC este utilizat pentru a configura securitatea TrustZone a magistralelor master și slave cu atribute de securitate programabile (resurse securizabile). De exemplu: · Dimensiunea regiunii securizate SYSRAM pe cip poate fi programată. · Perifericele AHB și APB pot fi securizate sau nesecurizate. · Memoria SRAM AHB poate fi securizată sau nesecurizată.
În mod implicit, memoriile SYSRAM, AHB SRAM și perifericele securizabile sunt setate doar pentru acces securizat, deci nu sunt accesibile de către masteri nesecurizați, cum ar fi DMA1/DMA2.

DS13875 Rev 5

29/219
48

Funcțional terminatview

STM32MP133C/F

3.11

Matricea de interconectare a magistralei
Dispozitivele dispun de o matrice de magistrală AXI, o matrice de magistrală AHB principală și punți de magistrală care permit interconectarea magistralelor master cu magistrale slave (vezi figura de mai jos, punctele reprezintă conexiunile master/slave activate).
Figura 3. Matricea magistralei STM32MP133C/F

MDMA

SDMMC2

SDMMC1

DBG de la interconectarea MLAHB USBH

CPU

ETH1 ETH2

128 de biți

AXIM

M1 M2

M11

S1 S2 S3 S4 S5 S6 S7 S8 S9

AXIMC slave implicit

NIC-400 AXI 64 biți 266 MHz – 10 master / 10 slave

De la interconectarea AXIM DMA1 DMA2 USBO DMA3

M1 M2

M3 M4

M6 M7

Interconectare S4 S5 AHB 32 biți 209 MHz – 8 masteri / 6 slavi

DDRCTRL 533 MHz Punte AHB către AHB6 Interconectare FMC/NAND QUADSPI SYSRAM 128 KB ROM 128 KB Punte AHB către AHB5 Punte APB către APB5 Punte APB către DBG APB
Port master sincron AXI 64 Port slave sincron AXI 64 Port master asincron AXI 64 Port slave asincron AXI 64 Port master sincron AHB 32 Port slave sincron AHB 32 Port master asincron AHB 32 Port slave asincron AHB 32
Punte către AHB2 SRAM1 SRAM2 SRAM3 către interconectarea AXIM Punte către AHB4
MSv67511V2

MLAHB

30/219

DS13875 Rev 5

STM32MP133C/F

Funcțional terminatview

3.12

Controlere DMA
Dispozitivele dispun de următoarele module DMA pentru descărcarea activității procesorului: · un master direct memory access (MDMA)
MDMA este un controler DMA de mare viteză, responsabil pentru toate tipurile de transferuri de memorie (periferic-memorie, memorie-memorie, memorie-periferic), fără nicio acțiune din partea procesorului. Dispune de o interfață AXI principală. MDMA este capabil să interacționeze cu alte controlere DMA pentru a extinde capacitățile DMA standard sau poate gestiona direct cererile DMA periferice. Fiecare dintre cele 32 de canale poate efectua transferuri bloc, transferuri bloc repetate și transferuri de listă legată. MDMA poate fi configurat să efectueze transferuri securizate către memorii securizate. · trei controlere DMA (DMA1 și DMA2 nesecurizate, plus DMA3 securizat) Fiecare controler are un AHB cu două porturi, pentru un total de 16 canale DMA nesecurizate și opt securizate pentru a efectua transferuri bloc bazate pe FIFO.
Două unități DMAMUX multiplexează și direcționează cererile periferice DMA către cele trei controlere DMA, cu o flexibilitate ridicată, maximizând numărul de cereri DMA care rulează simultan, precum și generând cereri DMA din declanșatoarele de ieșire ale perifericelor sau evenimentele DMA.
DMAMUX1 mapează cererile DMA de la periferice nesecurizate la canalele DMA1 și DMA2. DMAMUX2 mapează cererile DMA de la periferice securizate la canalele DMA3.

3.13

Controler extins de întreruperi și evenimente (EXTI)
Controlerul extins de întreruperi și evenimente (EXTI) gestionează trezirea procesorului și a sistemului prin intrări de evenimente configurabile și directe. EXTI furnizează cereri de trezire către controlul alimentării și generează o cerere de întrerupere către GIC și evenimente către intrarea de evenimente a procesorului.
Cererile de trezire EXTI permit trezirea sistemului din modul Stop și trezirea procesorului din modurile CStop și CStandby.
Cererea de întrerupere și generarea de cereri de eveniment pot fi utilizate și în modul Run.
EXTI include, de asemenea, selecția EXTI IOport.
Fiecare întrerupere sau eveniment poate fi setat ca securizat pentru a restricționa accesul doar la software-ul securizat.

3.14

Unitate de calcul al verificării redundanței ciclice (CRC)
Unitatea de calcul CRC (control redundanță ciclică) este utilizată pentru a obține un cod CRC folosind un polinom programabil.
Printre alte aplicații, tehnicile bazate pe CRC sunt utilizate pentru a verifica integritatea transmisiei sau a stocării datelor. În domeniul de aplicare al standardului EN/IEC 60335-1, acestea oferă un mijloc de verificare a integrității memoriei flash. Unitatea de calcul CRC ajută la calcularea unei semnături a software-ului în timpul execuției, care urmează să fie comparată cu o semnătură de referință generată la momentul legăturii și stocată într-o anumită locație de memorie.

DS13875 Rev 5

31/219
48

Funcțional terminatview

STM32MP133C/F

3.15

Controler de memorie flexibil (FMC)
Principalele caracteristici ale controlerului FMC sunt următoarele: · Interfață cu dispozitive cu mapare statică a memoriei, inclusiv:
Memorie flash NOR Memorie statică sau pseudo-statică cu acces aleatoriu (SRAM, PSRAM) Memorie flash NAND cu ECC hardware BCH pe 4/8 biți · Lățime magistrală de date pe 8, 16 biți · Control independent al selecției cipului pentru fiecare bancă de memorie · Configurație independentă pentru fiecare bancă de memorie · FIFO de scriere
Registrele de configurare FMC pot fi securizate.

3.16

Interfață de memorie duală Quad-SPI (QUADSPI)
QUADSPI este o interfață de comunicație specializată, destinată memoriilor flash SPI simple, duale sau quad. Poate funcționa în oricare dintre următoarele trei moduri: · Mod indirect: toate operațiunile sunt efectuate folosind registrele QUADSPI. · Mod de interogare a stării: registrul de stare al memoriei flash externe este citit periodic și
o întrerupere poate fi generată în cazul setării flag-ului. · Mod mapat în memorie: memoria flash externă este mapată la spațiul de adrese
și este văzută de sistem ca și cum ar fi o memorie internă.
Atât debitul, cât și capacitatea pot fi dublate folosind modul dual-flash, în care două memorii flash Quad-SPI sunt accesate simultan.
QUADSPI este cuplat cu un bloc de întârziere (DLYBQS) care permite suportul pentru frecvențe de date externe peste 100 MHz.
Registrele de configurare QUADSPI pot fi securizate, la fel ca și blocul lor de întârziere.

3.17

Convertoare analog-digitale (ADC1, ADC2)
Dispozitivele încorporează două convertoare analog-digitale, a căror rezoluție poate fi configurată la 12, 10, 8 sau 6 biți. Fiecare convertor analog-digital partajează până la 18 canale externe, efectuând conversii în modul single-shot sau scanare. În modul scanare, conversia automată este efectuată pe un grup selectat de intrări analogice.
Ambele ADC-uri au interfețe de magistrală securizabile.
Fiecare ADC poate fi deservit de un controler DMA, permițând astfel transferul automat al valorilor ADC convertite către o locație de destinație fără nicio acțiune software.
În plus, o funcție de supraveghere analogică poate monitoriza cu precizie volumul convertit.tage a unuia, a unora sau a tuturor canalelor selectate. O întrerupere este generată atunci când volumul convertittage este în afara pragurilor programate.
Pentru a sincroniza conversia A/D și temporizatoarele, convertoarele analogice/digitale pot fi declanșate de oricare dintre temporizatoarele TIM1, TIM2, TIM3, TIM4, TIM6, TIM8, TIM15, LPTIM1, LPTIM2 și LPTIM3.

32/219

DS13875 Rev 5

STM32MP133C/F

Funcțional terminatview

3.18

Senzor de temperatura
Dispozitivele încorporează un senzor de temperatură care generează un volumtage (VTS) care variază liniar cu temperatura. Acest senzor de temperatură este conectat intern la ADC2_INP12 și poate măsura temperatura ambiantă a dispozitivului în intervalul de la 40 la +125 °C cu o precizie de ±2 %.
Senzorul de temperatură are o liniaritate bună, dar trebuie calibrat pentru a obține o precizie generală bună a măsurării temperaturii. Deoarece offset-ul senzorului de temperatură variază de la cip la cip din cauza variației procesului, senzorul de temperatură intern necalibrat este potrivit pentru aplicații care detectează doar schimbările de temperatură. Pentru a îmbunătăți precizia măsurării senzorului de temperatură, fiecare dispozitiv este calibrat individual din fabrică de către ST. Datele de calibrare din fabrică ale senzorului de temperatură sunt stocate de ST în zona OTP, care este accesibilă în modul doar pentru citire.

3.19

Senzor digital de temperatură (DTS)
Dispozitivele încorporează un senzor de temperatură la ieșirea frecvenței. DTS numără frecvența pe baza LSE sau PCLK pentru a furniza informații despre temperatură.
Următoarele funcții sunt suportate: · generare de întreruperi după pragul de temperatură · generare de semnal de trezire după pragul de temperatură

3.20
Nota:

Operare VBAT
Domeniul de alimentare VBAT conține RTC, registrele de rezervă și memoria SRAM de rezervă.
Pentru a optimiza durata de viață a bateriei, acest domeniu de putere este alimentat de VDD atunci când este disponibil sau de vol.tagse aplică pe pinul VBAT (când nu este prezentă alimentarea VDD). Alimentarea VBAT este comutată atunci când PDR detectează că VDD a scăzut sub nivelul PDR.
VoltagAlimentarea de pe pinul VBAT poate fi asigurată de o baterie externă, un supercondensator sau direct de VDD. În acest ultim caz, modul VBAT nu este funcțional.
Operațiunea VBAT este activată atunci când VDD nu este prezent.
Niciunul dintre aceste evenimente (întreruperi externe, TAMP eveniment sau alarmă/evenimente RTC) pot restabili direct alimentarea VDD și forța dispozitivul să iasă din operațiunea VBAT. Cu toate acestea, TAMP Evenimentele și alarmele/evenimentele RTC pot fi utilizate pentru a genera un semnal către un circuit extern (de obicei un PMIC) care poate restabili alimentarea VDD.

DS13875 Rev 5

33/219
48

Funcțional terminatview

STM32MP133C/F

3.21

Voltagtampon de referință e (VREFBUF)
Dispozitivele încorporează un volumtagtampon de referință care poate fi utilizat ca volumtagreferință pentru ADC-uri, precum și ca volumtagReferință pentru componentele externe prin pinul VREF+. VREFBUF poate fi securizat. VREFBUF-ul intern suportă patru semnale de volumtages: · 1.65 V · 1.8 V · 2.048 V · 2.5 V Un voltaj externtagReferința poate fi furnizată prin pinul VREF+ atunci când VREFBUF-ul intern este oprit.
Figura 4. Voltagtamponul de referință

VREFINT

–

VREF+

VSSA

MSv64430V1

3.22

Filtru digital pentru modulator sigma-delta (DFSDM)
Dispozitivele încorporează un DFSDM cu suport pentru două module de filtre digitale și patru canale seriale de intrare externe (transceivere) sau, alternativ, patru intrări paralele interne.
DFSDM-ul conectează modulatoare externe la dispozitiv și efectuează filtrarea digitală a fluxurilor de date recepționate. Modulatoarele sunt utilizate pentru a converti semnalele analogice în fluxuri seriale digitale care constituie intrările DFSDM-ului.
DFSDM poate, de asemenea, să interfețe microfoane PDM (modulație a densității impulsurilor) și să efectueze conversia și filtrarea PDM în PCM (accelerare hardware). DFSDM dispune de intrări opționale de flux de date paralel de la ADC-uri sau din memoria dispozitivului (prin transferuri DMA/CPU în DFSDM).
Transceiverele DFSDM acceptă mai multe formate de interfață serială (pentru a susține diverși modulatori). Modulele de filtrare digitală DFSDM efectuează procesare digitală conform parametrilor de filtrare definiți de utilizator, cu o rezoluție ADC finală de până la 24 de biți.

34/219

DS13875 Rev 5

STM32MP133C/F

Funcțional terminatview

Perifericul DFSDM acceptă: · Patru canale seriale digitale de intrare multiplexate:
Interfață SPI configurabilă pentru conectarea diverșilor modulatori; interfață configurabilă cu 1 fir, codată Manchester; intrare microfon PDM (modulație a densității impulsurilor); frecvență maximă de ceas de intrare de până la 20 MHz (10 MHz pentru codare Manchester); ieșire de ceas pentru modulatori (0 până la 20 MHz); · Intrări alternative de la patru canale digitale paralele interne (rezoluție de intrare de până la 16 biți): surse interne: date ADC sau fluxuri de date de memorie (DMA); · Două module de filtrare digitală cu procesare digitală reglabilă a semnalului: filtru Sincx: ordine/tip filtru (1 până la 5), oversampintegrator raport ling (1 la 1024): pesteampRaport de semnal (1 la 256) · Rezoluție de ieșire a datelor de până la 24 de biți, format de ieșire a datelor cu semn · Corecție automată a offset-ului datelor (offset stocat în registru de către utilizator) · Conversie continuă sau unică · Început de conversie declanșat de: declanșator software temporizatoare interne evenimente externe început de conversie sincron cu primul modul de filtrare digitală (DFSDM) · Sistem de supraveghere analogic cu: registre de prag de date cu valoare mică și mare filtru digital Sincx configurabil dedicat (ordin = 1 la 3,
oversampRaport ling = 1 la 32) intrare din datele de ieșire finale sau din canalele seriale digitale de intrare selectate, monitorizare continuă independentă de conversia standard · Detector de scurtcircuit pentru detectarea valorilor de intrare analogice saturate (interval inferior și superior): contor de până la 8 biți pentru detectarea valorilor de intrare analogice de la 1 la 256 de 0 sau 1 consecutive pe fluxul de date seriale, monitorizare continuă a fiecărui canal serial de intrare · Generare de semnal de întrerupere la evenimentul watchdog analogic sau la evenimentul detector de scurtcircuit · Detector de extreme: stocarea valorilor minime și maxime ale datelor de conversie finală, reîmprospătate de software · Capacitate DMA pentru citirea datelor de conversie finală · Întreruperi: sfârșitul conversiei, depășire, watchdog analogic, scurtcircuit, absența ceasului canalului serial de intrare · Conversii „regulate” sau „injectate”: conversiile „regulate” pot fi solicitate oricând sau chiar în mod continuu
fără a avea niciun impact asupra momentului conversiilor „injectate” conversii „injectate” pentru un moment precis și cu prioritate ridicată a conversiei

DS13875 Rev 5

35/219
48

Funcțional terminatview

STM32MP133C/F

3.23

Generator de numere aleatoare adevărate (RNG)
Dispozitivele încorporează un generator de numere aleatorii (RNG) care furnizează numere aleatorii pe 32 de biți generate de un circuit analogic integrat.
Generatorul de numere aleatorii (RNG) poate fi definit (în ETZPC) ca accesibil doar prin software securizat.
Adevăratul RNG se conectează la perifericele AES și PKA securizate printr-o magistrală dedicată (care nu poate fi citită de CPU).

3.24

Procesoare criptografice și hash (CRYP, SAES, PKA și HASH)
Dispozitivele încorporează un procesor criptografic care acceptă algoritmii criptografici avansați necesari de obicei pentru a asigura confidențialitatea, autentificarea, integritatea datelor și nerepudierea la schimbul de mesaje cu un interlocutor.
Dispozitivele încorporează, de asemenea, o cheie AES dedicată, securizată, rezistentă la DPA, pe 128 și 256 de biți (SAES) și un accelerator hardware de criptare/decriptare PKA, cu o magistrală hardware dedicată care nu este accesibilă procesorului.
Principalele caracteristici CRYP: · DES/TDES (standard de criptare a datelor/standard triplu de criptare a datelor): ECB (criptare electronică)
algoritmi de înlănțuire (carte de coduri) și CBC (înlănțuire prin blocuri de cifru), cheie pe 64, 128 sau 192 de biți · AES (standard avansat de criptare): algoritmi de înlănțuire ECB, CBC, GCM, CCM și CTR (mod contor), cheie pe 128, 192 sau 256 de biți
Caracteristici principale universale HASH: · SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3 (algoritmi HASH securizați) · HMAC
Acceleratorul criptografic acceptă generarea de cereri DMA.
CRYP, SAES, PKA și HASH pot fi definite (în ETZPC) ca accesibile doar prin software securizat.

3.25

Bootare, securitate și control OTP (BSEC)
BSEC (boot and security and OTP control - pornire, securitate și control OTP) este destinat să controleze o cutie de siguranțe OTP (one-time programmable - programabilă unică), utilizată pentru stocarea nevolatilă încorporată pentru configurarea dispozitivului și parametrii de securitate. O parte a BSEC trebuie configurată ca fiind accesibilă doar prin software securizat.
BSEC poate folosi cuvinte OTP pentru stocarea HWKEY pe 256 de biți pentru SAES (AES securizat).

36/219

DS13875 Rev 5

STM32MP133C/F

Funcțional terminatview

3.26

Cronometre și câini de pază
Dispozitivele includ două temporizatoare cu control avansat, zece temporizatoare de uz general (dintre care șapte sunt securizate), două temporizatoare de bază, cinci temporizatoare de consum redus de energie, două sisteme de supraveghere și patru temporizatoare de sistem în fiecare Cortex-A7.
Toate contoarele de temporizare pot fi înghețate în modul de depanare.
Tabelul de mai jos compară caracteristicile temporizatoarelor cu control avansat, uz general, de bază și consum redus de energie.

Tip cronometru

Cronometru

Tabelul 4. Compararea caracteristicilor temporizatorului

Contrarezoluție
ție

Tip de contor

Factorul de prescalare

Generarea cererilor DMA

Capturați/comparați canalele

Rezultat complementar

Interfață maximă
ceas (MHz)

Max
cronometrul
ceas (MHz)(1)

TIM1 avansat, TIM8 cu control

16 de biți

Sus, Orice număr întreg jos, între 1 sus/jos și 65536

TIM2 TIM5

32 de biți

Sus, Orice număr întreg jos, între 1 sus/jos și 65536

TIM3 TIM4

16 de biți

Sus, Orice număr întreg jos, între 1 sus/jos și 65536

Orice număr întreg

TIM12(2) pe 16 biți

Între 1

General

și 65536

scop

TIM13(2) TIM14(2)

16 de biți

Orice număr întreg între 1
și 65536

Orice număr întreg

TIM15(2) pe 16 biți

Între 1

și 65536

TIM16(2) TIM17(2)

16 de biți

Orice număr întreg între 1
și 65536

De bază

TIM6, TIM7

16 de biți

Orice număr întreg între 1
și 65536

LPTIM1,

Putere redusă

LPTIM2(2), LPTIM3(2),
LPTIM4,

16 de biți

1, 2, 4, 8, Sus 16, 32, 64,
128

LPTIM5

104.5

209

104.5

209

104.5

209

104.5

209

104.5

209

104.5

209

104.5

209

104.5

209

1(3)

104.5 104.5

1. Frecvența maximă a temporizatorului este de până la 209 MHz, în funcție de bitul TIMGxPRE din RCC. 2. Temporizator securizabil. 3. Nu există canal de captură pe LPTIM.

DS13875 Rev 5

37/219
48

Funcțional terminatview

STM32MP133C/F

3.26.1 3.26.2 3.26.3

Temporizatoare cu control avansat (TIM1, TIM8)
Temporizatoarele cu control avansat (TIM1, TIM8) pot fi considerate generatoare PWM trifazate multiplexate pe 6 canale. Acestea au ieșiri PWM complementare cu timpi morți inserați programabili. De asemenea, pot fi considerate temporizatoare complete de uz general. Cele patru canale independente ale lor pot fi utilizate pentru: · captura de intrare · compararea ieșirilor · generarea PWM (moduri aliniate la margine sau centru) · ieșire în mod cu un singur impuls
Dacă sunt configurate ca temporizatoare standard pe 16 biți, acestea au aceleași caracteristici ca temporizatoarele de uz general. Dacă sunt configurate ca generatoare PWM pe 16 biți, acestea au capacitate completă de modulație (0-100%).
Temporizatorul cu control avansat poate funcționa împreună cu temporizatoarele de uz general prin intermediul funcției de legătură a temporizatorului pentru sincronizare sau înlănțuire de evenimente.
TIM1 și TIM8 acceptă generarea independentă de cereri DMA.
Temporizatoare de uz general (TIM2, TIM3, TIM4, TIM5, TIM12, TIM13, TIM14, TIM15, TIM16, TIM17)
Există zece temporizatoare sincronizabile de uz general încorporate în dispozitivele STM32MP133C/F (vezi Tabelul 4 pentru diferențe). · TIM2, TIM3, TIM4, TIM5
TIM 2 și TIM5 se bazează pe un contor ascendent/invers cu reîncărcare automată pe 32 de biți și un prescaler pe 16 biți, în timp ce TIM3 și TIM4 se bazează pe un contor ascendent/invers cu reîncărcare automată pe 16 biți și un prescaler pe 16 biți. Toate temporizatoarele dispun de patru canale independente pentru captare/comparare ieșire, PWM sau ieșire în mod cu un singur impuls. Aceasta oferă până la 16 temporizatoare de captare/comparare ieșire/PWM în cele mai mari versiuni. Aceste temporizatoare de uz general pot funcționa împreună sau cu alte temporizatoare de uz general și temporizatoarele de control avansat TIM1 și TIM8, prin intermediul funcției de legătură a temporizatorului pentru sincronizare sau înlănțuire de evenimente. Oricare dintre aceste temporizatoare de uz general poate fi utilizat pentru a genera ieșiri PWM. TIM2, TIM3, TIM4, TIM5 au toate generare independentă de solicitări DMA. Acestea sunt capabile să gestioneze semnale de encoder în cuadratură (incrementale) și ieșirile digitale de la unu până la patru senzori cu efect Hall. · TIM12, TIM13, TIM14, TIM15, TIM16, TIM17 Aceste temporizatoare se bazează pe un numărător ascendent cu reîncărcare automată pe 16 biți și un prescaler pe 16 biți. TIM13, TIM14, TIM16 și TIM17 dispun de un canal independent, în timp ce TIM12 și TIM15 au două canale independente pentru captura de intrare/compararea ieșirii, PWM sau ieșire în mod cu un singur impuls. Acestea pot fi sincronizate cu temporizatoarele de uz general TIM2, TIM3, TIM4, TIM5 sau pot fi utilizate ca baze de timp simple. Fiecare dintre aceste temporizatoare poate fi definit (în ETZPC) ca fiind accesibil doar prin software securizat.
Temporizatoare de bază (TIM6 și TIM7)
Aceste temporizatoare sunt utilizate în principal ca o bază de timp generică pe 16 biți.
TIM6 și TIM7 acceptă generarea independentă de cereri DMA.

38/219

DS13875 Rev 5

STM32MP133C/F

Funcțional terminatview

3.26.4
3.26.5 3.26.6

Temporizatoare de consum redus de energie (LPTIM1, LPTIM2, LPTIM3, LPTIM4, LPTIM5)
Fiecare temporizator de consum redus de energie are un ceas independent și funcționează și în modul Stop dacă este sincronizat de LSE, LSI sau de un ceas extern. Un LPTIMx poate activa dispozitivul din modul Stop.
Aceste temporizatoare de consum redus de energie acceptă următoarele caracteristici: · Contor crescător pe 16 biți cu registru de reîncărcare automată pe 16 biți · Registru de comparare pe 16 biți · Ieșire configurabilă: impuls, PWM · Mod continuu/one-shot · Declanșare de intrare software/hardware selectabilă · Sursă de ceas selectabilă:
sursă de ceas internă: ceas LSE, LSI, HSI sau APB, sursă de ceas externă prin intrarea LPTIM (funcționează chiar și fără ceas intern)
sursă în funcțiune, utilizată de aplicația contor de impulsuri) · Filtru digital programabil pentru erori · Mod encoder
LPTIM2 și LPTIM3 pot fi definite (în ETZPC) ca accesibile doar prin software securizat.
Organisme de supraveghere independente (IWDG1, IWDG2)
Un watchdog independent se bazează pe un downcounter pe 12 biți și un prescaler pe 8 biți. Este tactat de la un RC (LSI) intern independent de 32 kHz și, deoarece funcționează independent de ceasul principal, poate funcționa în modurile Stop și Standby. IWDG poate fi utilizat ca watchdog pentru a reseta dispozitivul atunci când apare o problemă. Este configurabil hardware sau software prin intermediul octeților opționali.
IWDG1 poate fi definit (în ETZPC) ca accesibil doar prin software securizat.
Temporizatoare generice (Cortex-A7 CNT)
Temporizatoarele generice Cortex-A7 încorporate în Cortex-A7 sunt alimentate de valoarea generată de temporizarea sistemului (STGEN).
Procesorul Cortex-A7 oferă următoarele temporizatoare: · temporizator fizic pentru utilizare în moduri securizate și nesecurizate
Registrele pentru temporizatorul fizic sunt stocate în bancuri pentru a oferi copii securizate și nesecurizate. · temporizator virtual pentru utilizare în moduri nesecurizate · temporizator fizic pentru utilizare în modul hypervisor
Temporizatoarele generice nu sunt periferice mapate în memorie și sunt accesibile doar prin instrucțiuni specifice ale coprocesorului Cortex-A7 (cp15).

3.27

Generarea temporizatorului de sistem (STGEN)
Generarea temporizării sistemului (STGEN) generează o valoare de numărare a timpului care oferă o imagine consistentă view de timp pentru toate temporizatoarele generice Cortex-A7.

DS13875 Rev 5

39/219
48

Funcțional terminatview

STM32MP133C/F

Generarea temporizării sistemului are următoarele caracteristici cheie: · Lățime de 64 de biți pentru a evita problemele de rollover · Pornire de la zero sau de la o valoare programabilă · Interfață de control APB (STGENC) care permite salvarea și restaurarea temporizatorului
în timpul evenimentelor de întrerupere a alimentării · Interfață APB doar pentru citire (STGENR) care permite citirea valorii temporizatorului de către persoane care nu sunt
software securizat și instrumente de depanare · Incrementarea valorii temporizatorului care poate fi oprită în timpul depanării sistemului
STGENC poate fi definit (în ETZPC) ca accesibil doar prin software securizat.

3.28

Ceas în timp real (RTC)
RTC-ul oferă o trezire automată pentru a gestiona toate modurile de consum redus de energie. RTC este un temporizator/contor BCD independent și oferă un ceas/calendar cu oră din zi și întreruperi de alarmă programabile.
RTC-ul include și un indicator de trezire programabil periodic cu capacitate de întrerupere.
Două registre pe 32 de biți conțin secundele, minutele, orele (format de 12 sau 24 de ore), ziua (ziua săptămânii), data (ziua lunii), luna și anul, exprimate în format zecimal codificat binar (BCD). Valoarea subsecundelor este disponibilă și în format binar.
Modul binar este acceptat pentru a facilita gestionarea driverelor software.
Compensațiile pentru lunile de 28, 29 (an bisect), 30 și 31 de zile se efectuează automat. Se poate efectua și compensarea orei de vară.
Registre suplimentare pe 32 de biți conțin subsecundele, secundele, minutele, orele, ziua și data alarmei programabile.
O funcție de calibrare digitală este disponibilă pentru a compensa orice abatere de precizie a oscilatorului cu cristal.
După resetarea domeniului de rezervă, toate registrele RTC sunt protejate împotriva posibilelor accesuri parazitare la scriere și sunt protejate prin acces securizat.
Atâta timp cât volumul de aprovizionaretagDacă e rămâne în intervalul de funcționare, RTC-ul nu se oprește niciodată, indiferent de starea dispozitivului (mod de funcționare, mod de consum redus de energie sau resetare incorectă).
Principalele caracteristici ale RTC sunt următoarele: · Calendar cu subsecunde, secunde, minute, ore (format 12 sau 24), zi (ziua de
săptămână), dată (ziua lunii), lună și an · Compensare oră de vară programabilă prin software · Alarmă programabilă cu funcție de întrerupere. Alarma poate fi declanșată de orice
combinație a câmpurilor din calendar. · Unitate de trezire automată care generează un semnalizator periodic ce declanșează o trezire automată
întrerupere · Detectarea ceasului de referință: se poate utiliza un a doua ceas sursă mai precis (50 sau 60 Hz)
utilizat pentru a îmbunătăți precizia calendarului. · Sincronizare precisă cu un ceas extern utilizând funcția de deplasare sub-secundă · Circuit de calibrare digitală (corecție periodică a contorului): precizie de 0.95 ppm, obținută într-un
fereastră de calibrare de câteva secunde

40/219

DS13875 Rev 5

STM32MP133C/F

Funcțional terminatview

· Timestamp funcție pentru salvarea evenimentelor · Stocarea SWKEY în registre de rezervă RTC cu acces direct la magistrală SAE (nu
(lizibil de către CPU) · Întreruperi/evenimente mascabile:
Alarma A Alarma B Întrerupere trezire Timpamp · Compatibilitate TrustZone: RTC complet securizabil Alarma A, alarma B, temporizatorul de trezire și timer-ulamp individual securizat sau nesecurizat
Calibrarea RTC a configurației efectuată în configurație securizată pe configurație nesecurizată

3.29

Tamper și registrele de rezervă (TAMP)
Registrele de rezervă pe 32 x 32 de biți sunt păstrate în toate modurile de consum redus de energie și, de asemenea, în modul VBAT. Acestea pot fi utilizate pentru stocarea datelor sensibile, deoarece conținutul lor este protejat de cel puținampcircuit de detectare a er-ului.
Șapte tamppini de intrare și cinci tampPinii de ieșire sunt disponibili pentru anti-tampdetectarea er. T externampPinii pot fi configurați pentru detectarea marginilor, margini și nivel, detectarea nivelului cu filtrare sau detectarea activă a nivelului.amper care crește nivelul de securitate prin verificarea automată a faptului că tampPinii er nu sunt deschiși sau scurtcircuitați extern.
TAMP caracteristici principale · 32 de registre de rezervă (TAMP_BKPxR) implementat în domeniul RTC care rămâne
pornit de VBAT când alimentarea VDD este oprită · 12 tamppini disponibili (șapte intrări și cinci ieșiri) · Orice tampDetecția poate genera un timest RTCamp eveniment. · Orice tampDetectarea șterge registrele de rezervă. · Asistență TrustZone:
TampConfigurație securizată sau nesecurizată. Copia de rezervă înregistrează configurația în trei zone cu dimensiuni configurabile:
. o zonă securizată pentru citire/scriere . o zonă nesecurizată pentru citire/scriere . o zonă nesecurizată pentru citire/scriere · Contor monoton

3.30

Interfețe de circuite interintegrate (I2C1, I2C2, I2C3, I2C4, I2C5)
Dispozitivele încorporează cinci interfețe I2C.
Interfața magistralei I2C gestionează comunicațiile dintre STM32MP133C/F și magistrala serială I2C. Aceasta controlează toate secvențierile, protocoalele, arbitrajul și temporizarea specifice magistralei I2C.

DS13875 Rev 5

41/219
48

Funcțional terminatview

STM32MP133C/F

Perifericul I2C acceptă: · Specificațiile magistralei I2C și compatibilitatea cu manualul de utilizare rev. 5:
Moduri slave și master, capacitate multimaster Mod standard (Sm), cu o rată de biți de până la 100 kbit/s Mod rapid (Fm), cu o rată de biți de până la 400 kbit/s Mod rapid Plus (Fm+), cu o rată de biți de până la 1 Mbit/s și ieșire de 20 mA I/O Mod de adresare pe 7 și 10 biți, adrese slave multiple pe 7 biți Timpi de configurare și menținere programabili Extindere opțională a ceasului · Compatibilitate cu specificațiile magistralei de gestionare a sistemului (SMBus) rev 2.0: Generare și verificare hardware PEC (verificare erori pachet) cu ACK
Suport pentru protocolul de rezoluție a adreselor (ARP) · Alertă SMBus · Compatibilitate cu specificația protocolului de gestionare a sistemului de alimentare (PMBusTM) rev. 1.1 · Ceas independent: o gamă de surse de ceas independente care permit ca viteza de comunicație I2C să fie independentă de reprogramarea PCLK · Trezire din modul Stop la potrivirea adresei · Filtre de zgomot analogice și digitale programabile · Buffer de 1 octet cu capacitate DMA
I2C3, I2C4 și I2C5 pot fi definite (în ETZPC) ca accesibile doar prin software securizat.

3.31

Receptor-emițător asincron sincron universal (USART1, USART2, USART3, USART6 și UART4, UART5, UART7, UART8)
Dispozitivele au patru emițătoare receptoare sincrone universale încorporate (USART1, USART2, USART3 și USART6) și patru emițătoare receptoare asincrone universale (UART4, UART5, UART7 și UART8). Consultați tabelul de mai jos pentru un rezumat al caracteristicilor USARTx și UARTx.
Aceste interfețe oferă comunicare asincronă, suport IrDA SIR ENDEC, mod de comunicare multiprocesor, mod de comunicare half-duplex pe un singur fir și au capacitate LIN master/slave. Acestea oferă gestionarea hardware a semnalelor CTS și RTS și activarea driverului RS485. Sunt capabile să comunice la viteze de până la 13 Mbit/s.
USART1, USART2, USART3 și USART6 oferă, de asemenea, mod Smartcard (conform ISO 7816) și capacitate de comunicare de tip SPI.
Toate USART-urile au un domeniu de ceas independent de ceasul procesorului, permițând USARTx să trezească STM32MP133C/F din modul Stop folosind rate de baud de până la 200 Kbaud. Evenimentele de trezire din modul Stop sunt programabile și pot fi:
· pornirea detectării bitului
· orice cadru de date recepționat
· un cadru de date programat specific

42/219

DS13875 Rev 5

STM32MP133C/F

Funcțional terminatview

Toate interfețele USART pot fi deservite de controlerul DMA.

Tabelul 5. Caracteristici USART/UART

Moduri/caracteristici USART (1)

USART1/2/3/6

UART4/5/7/8

Controlul fluxului hardware pentru modem

Comunicare continuă folosind DMA

Comunicare multiprocesor

Mod SPI sincron (master/slave)

–

Mod card inteligent

–

Comunicație semi-duplex cu un singur fir, bloc IrDA SIR ENDEC

modul LIN

Domeniu de ceas dual și trezire din modul de consum redus

Întrerupere timeout receptor Comunicație Modbus

Detectare automată a vitezei de transmisie

Activare driver

Lungimea datelor USART

7, 8 și 9 biți

1. X = acceptat.

USART1 și USART2 pot fi definite (în ETZPC) ca accesibile doar prin software securizat.

3.32

Interfețe periferice seriale (SPI1, SPI2, SPI3, SPI4, SPI5) interfețe audio inter-integrate (I2S1, I2S2, I2S3, I2S4)
Dispozitivele dispun de până la cinci SPI-uri (SPI2S1, SPI2S2, SPI2S3, SPI2S4 și SPI5) care permit comunicarea la viteze de până la 50 Mbit/s în modurile master și slave, în modurile half-duplex, fullduplex și simplex. Prescalerul pe 3 biți oferă opt frecvențe în modul master, iar cadrul este configurabil de la 4 la 16 biți. Toate interfețele SPI acceptă modul puls NSS, modul TI, calculul CRC hardware și multiplicarea FIFO-urilor Rx și Tx încorporate pe 8 biți cu capacitate DMA.
I2S1, I2S2, I2S3 și I2S4 sunt multiplexate cu SPI1, SPI2, SPI3 și SPI4. Acestea pot fi operate în mod master sau slave, în moduri de comunicare full-duplex și half-duplex și pot fi configurate să funcționeze cu o rezoluție de 16 sau 32 de biți ca canal de intrare sau ieșire. AudioampSunt suportate frecvențe de semnal de la 8 kHz până la 192 kHz. Toate interfețele I2S suportă multiple FIFO-uri Rx și Tx încorporate pe 8 biți cu capacitate DMA.
SPI4 și SPI5 pot fi definite (în ETZPC) ca accesibile doar prin software securizat.

3.33

Interfețe audio seriale (SAI1, SAI2)
Dispozitivele încorporează două SAI-uri care permit proiectarea multor protocoale audio stereo sau mono.

DS13875 Rev 5

43/219
48

Funcțional terminatview

STM32MP133C/F

cum ar fi I2S, LSB sau MSB-justificat, PCM/DSP, TDM sau AC'97. O ieșire SPDIF este disponibilă atunci când blocul audio este configurat ca transmițător. Pentru a aduce acest nivel de flexibilitate și reconfigurabilitate, fiecare SAI conține două subblocuri audio independente. Fiecare bloc are propriul generator de ceas și controler de linie I/O. Ieșire audioampSunt suportate frecvențe de sunet de până la 192 kHz. În plus, pot fi suportate până la opt microfoane datorită unei interfețe PDM încorporate. SAI-ul poate funcționa în configurație master sau slave. Subblocurile audio pot fi fie receptor, fie emițător și pot funcționa sincron sau asincron (unul față de celălalt). SAI-ul poate fi conectat cu alte SAI-uri pentru a funcționa sincron.

3.34

Interfață receptor SPDIF (SPDIFRX)
SPDIFRX este conceput să primească un flux S/PDIF conform cu IEC-60958 și IEC-61937. Aceste standarde acceptă fluxuri stereo simple până la semnale de înaltă calitate.amprată de frecvență redusă și sunet surround multicanal comprimat, cum ar fi cele definite de Dolby sau DTS (până la 5.1).
Principalele caracteristici ale SPDIFRX sunt următoarele: · Până la patru intrări disponibile · Detectare automată a ratei simbolurilor · Rată maximă a simbolurilor: 12.288 MHz · Flux stereo acceptat de la 32 la 192 kHz · Suport audio IEC-60958 și IEC-61937, aplicații de consum · Gestionare biți de paritate · Comunicare folosind DMA pentru semnale audioample · Comunicare folosind DMA pentru control și informații despre canalul utilizatorului · Capacități de întrerupere
Receptorul SPDIFRX oferă toate funcțiile necesare pentru a detecta rata simbolurilor și a decoda fluxul de date primit. Utilizatorul poate selecta intrarea SPDIF dorită, iar când este disponibil un semnal valid, SPDIFRX re-selecționează.amppreia semnalul de intrare, decodează fluxul Manchester și recunoaște elemente de cadre, subcadre și blocuri. SPDIFRX furnizează către procesor date decodificate și semnalizatoare de stare asociate.
SPDIFRX oferă și un semnal numit spdif_frame_sync, care comută la rata de sub-cadre S/PDIF utilizată pentru a calcula exact sampRata le pentru algoritmii de drift de ceas.

3.35

Interfețe MultiMediaCard de intrare/ieșire digitală securizată (SDMMC1, SDMMC2)
Două interfețe MultiMediaCard de intrare/ieșire digitală securizată (SDMMC) oferă o interfață între magistrala AHB și cardurile de memorie SD, cardurile SDIO și dispozitivele MMC.
Caracteristicile SDMMC includ următoarele: · Conformitate cu specificațiile sistemului Embedded MultiMediaCard versiunea 5.1
Suport card pentru trei moduri diferite de magistrală de date: 1 bit (implicit), 4 biți și 8 biți

44/219

DS13875 Rev 5

STM32MP133C/F

Funcțional terminatview

(Viteza HS200 SDMMC_CK este limitată la viteza maximă permisă de intrare/ieșire) (HS400 nu este acceptat)
· Compatibilitate completă cu versiunile anterioare de MultiMediaCards (compatibilitate retroactivă)
· Conformitate deplină cu specificațiile cardului de memorie SD versiunea 4.1 (viteza SDR104 SDMMC_CK este limitată la viteza maximă permisă de intrare/ieșire, modul SPI și modul UHS-II nu sunt acceptate)
· Conformitate deplină cu specificațiile plăcii SDIO versiunea 4.0. Suport pentru două moduri diferite de magistrală de date: 1 bit (implicit) și 4 biți (viteza SDR104 SDMMC_CK este limitată la viteza maximă permisă de I/O, modul SPI și modul UHS-II nu sunt acceptate)
· Transfer de date de până la 208 Mbyte/s pentru modul pe 8 biți (în funcție de viteza maximă permisă de intrare/ieșire)
· Ieșirea de date și comandă permite semnalelor să controleze driverele bidirecționale externe
· Controler DMA dedicat încorporat în interfața gazdă SDMMC, permițând transferuri de mare viteză între interfață și SRAM
· Suport pentru liste înlănțuite IDMA
· Surse de alimentare dedicate, VDDSD1 și VDDSD2 pentru SDMMC1 și respectiv SDMMC2, eliminând necesitatea inserării unui dispozitiv de schimbare a nivelului pe interfața cardului SD în modul UHS-I
Doar unele GPIO-uri pentru SDMMC1 și SDMMC2 sunt disponibile pe un pin de alimentare VDDSD1 sau VDDSD2 dedicat. Acestea fac parte din GPIO-urile de boot implicite pentru SDMMC1 și SDMMC2 (SDMMC1: PC[12:8], PD[2], SDMMC2: PB[15,14,4,3], PE3, PG6). Acestea pot fi identificate în tabelul de funcții alternative prin semnale cu sufixul „_VSD1” sau „_VSD2”.
Fiecare SDMMC este cuplat cu un bloc de întârziere (DLYBSD) care permite suportul unei frecvențe de date externe peste 100 MHz.
Ambele interfețe SDMMC au porturi de configurare securizabile.

3.36

Rețea de controler (FDCAN1, FDCAN2)
Subsistemul rețelei de zonă a controlerului (CAN) este alcătuit din două module CAN, o memorie RAM pentru mesaje partajată și o unitate de calibrare a ceasului.
Ambele module CAN (FDCAN1 și FDCAN2) sunt conforme cu standardul ISO 11898-1 (specificația protocolului CAN versiunea 2.0 partea A, B) și specificația protocolului CAN FD versiunea 1.0.
O memorie RAM pentru mesaje de 10 Kbytes implementează filtre, FIFO-uri de recepție, buffere de recepție, FIFO-uri de evenimente de transmisie și buffere de transmisie (plus declanșatoare pentru TTCAN). Această memorie RAM pentru mesaje este partajată între cele două module FDCAN1 și FDCAN2.
Unitatea comună de calibrare a ceasului este opțională. Aceasta poate fi utilizată pentru a genera un ceas calibrat atât pentru FDCAN1, cât și pentru FDCAN2, de la oscilatorul RC intern HSI și PLL, prin evaluarea mesajelor CAN primite de FDCAN1.

DS13875 Rev 5

45/219
48

Funcțional terminatview

STM32MP133C/F

3.37

Gazdă de mare viteză cu magistrală serială universală (USBH)
Dispozitivele încorporează un host USB de mare viteză (până la 480 Mbit/s) cu două porturi fizice. USBH acceptă atât operațiuni de viteză mică, mare (OHCI), cât și de mare viteză (EHCI), independent pe fiecare port. Integrează două transceivere care pot fi utilizate fie pentru operațiuni de viteză mică (1.2 Mbit/s), viteză mare (12 Mbit/s), fie pentru operațiuni de mare viteză (480 Mbit/s). Al doilea transceiver de mare viteză este partajat cu OTG de mare viteză.
USBH este compatibil cu specificația USB 2.0. Controlerele USBH necesită ceasuri dedicate generate de un PLL în interiorul PHY-ului USB de mare viteză.

3.38

USB de mare viteză (OTG) pentru portabilitate în deplasare
Dispozitivele încorporează un dispozitiv/gazdă/periferic OTG USB OTG de mare viteză (până la 480 Mbit/s). OTG acceptă atât operațiuni la viteză maximă, cât și operațiuni de mare viteză. Transceiverul pentru operare de mare viteză (480 Mbit/s) este partajat cu al doilea port al gazdei USB.
Interfața USB OTG HS este compatibilă cu specificațiile USB 2.0 și OTG 2.0. Are setări configurabile prin software pentru puncte finale și acceptă suspendare/reluare. Controlerele USB OTG necesită o frecvență de ceas dedicată de 48 MHz, generată de un PLL în interiorul RCC sau în interiorul PHY-ului USB de mare viteză.
Principalele caracteristici ale USB OTG HS sunt enumerate mai jos: · Dimensiune FIFO combinată Rx și Tx de 4 Kbyte cu dimensionare FIFO dinamică · Suport SRP (protocol de solicitare a sesiunii) și HNP (protocol de negociere a gazdei) · Opt puncte finale bidirecționale · 16 canale gazdă cu suport OUT periodic · Software configurabil pentru modurile de operare OTG1.3 și OTG2.0 · Suport USB 2.0 LPM (gestionarea energiei linkului) · Suport specificațiile de încărcare a bateriei revizia 1.2 · Suport HS OTG PHY · USB DMA intern · HNP/SNP/IP în interior (nu este nevoie de nicio rezistență externă) · Pentru modurile OTG/Gazdă, este necesar un comutator de alimentare în cazul în care dispozitivele alimentate prin magistrală sunt...
conectat.
Portul de configurare USB OTG poate fi securizat.

46/219

DS13875 Rev 5

STM32MP133C/F

Funcțional terminatview

3.39

Interfețe MAC Gigabit Ethernet (ETH1, ETH2)
Dispozitivele oferă două controllere de acces media gigabit (GMAC) conforme cu IEEE-802.3-2002 pentru comunicații LAN Ethernet printr-o interfață independentă de mediu (MII) standard în industrie, o interfață independentă de mediu redusă (RMII) sau o interfață independentă de mediu gigabit redusă (RGMII).
Dispozitivele necesită un dispozitiv de interfață fizică extern (PHY) pentru a se conecta la magistrala LAN fizică (fibră torsadă, fibră etc.). PHY-ul este conectat la portul dispozitivului folosind 17 semnale pentru MII, 7 semnale pentru RMII sau 13 semnale pentru RGMII și poate fi tactat folosind frecvența de 25 MHz (MII, RMII, RGMII) sau 125 MHz (RGMII) de la STM32MP133C/F sau de la PHY.
Dispozitivele includ următoarele caracteristici: · Moduri de funcționare și interfețe PHY
Rate de transfer de date de 10, 100 și 1000 Mbit/s Suport pentru operațiuni full-duplex și half-duplex Interfețe MII, RMII și RGMII PHY · Controlul procesării Filtrare pachete multi-strat: filtrare MAC pe sursă (SA) și destinație (DA)
adresă cu filtru perfect și hash, VLAN tagFiltrare bazată pe cu filtru perfect și hash, filtrare Layer 3 pe adresa IP sursă (SA) sau destinație (DA), filtrare Layer 4 pe portul sursă (SP) sau destinație (DP) Procesare VLAN dublă: inserarea a până la două porturi VLAN tags pe calea de transmisie, tag filtrare în calea de recepție Suport IEEE 1588-2008/PTPv2 Acceptă statistici de rețea cu contoare RMON/MIB (RFC2819/RFC2665) · Procesare descărcare hardware Inserare sau ștergere date preambul și de început de cadru (SFD) Motor de descărcare a sumei de control a integrității pentru antetul IP și sarcina utilă TCP/UDP/ICMP: calcul și inserare sumă de control transmisie, calcul și comparare sumă de control recepție Răspuns automat la cererea ARP cu adresa MAC a dispozitivului Segmentare TCP: împărțire automată a pachetului TCP mare de transmisie în mai multe pachete mici · Mod de consum redus Ethernet eficient energetic (standardul IEEE 802.3az-2010) Detectare pachete de trezire la distanță și AMD Magic PacketTM
Atât ETH1, cât și ETH2 pot fi programate ca securizate. Când sunt securizate, tranzacțiile prin interfața AXI sunt securizate, iar registrele de configurare pot fi modificate doar prin accese securizate.

DS13875 Rev 5

47/219
48

Funcțional terminatview

STM32MP133C/F

3.40

Infrastructură de depanare
Dispozitivele oferă următoarele funcții de depanare și urmărire pentru a sprijini dezvoltarea de software și integrarea sistemelor: · Depanare puncte de întrerupere · Urmărirea execuției codului · Instrumentație software · JTAG port de depanare · Port de depanare serial · Intrare și ieșire declanșator · Port de urmărire · Componente de depanare și urmărire Arm CoreSight
Depanarea poate fi controlată printr-un JTAG/port de acces la depanare prin cablu serial, utilizând instrumente de depanare standard din industrie.
Un port de urmărire permite capturarea datelor pentru înregistrare și analiză.
Accesul de depanare la zonele securizate este activat de semnalele de autentificare din BSEC.

48/219

DS13875 Rev 5

STM32MP133C/F

Pinout, descrierea pinilor și funcții alternative

Figura 5. Ballout-ul STM32MP133C/F LFBGA289

VSS

PA9

PD10

PB7

PE7

PD5

PE8

PG4

PH9

PH13

PC7

PB9

PB14

PG6

PD2

PC9

VSS

PD3

PF5

PD14

PE12

PE1

PE9

PH14

PE10

PF1

PF3

PC6

PB15

PB4

PC10

PC12

DDR_DQ4 DDR_DQ0

PB6

PH12

PE14

PE13

PD8

PD12

PD15

VSS

PG7

PB5

PB3

VDDSD1

PF0

PC11

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

PB8

PD6

VSS

PE11

PD1

PE0

PG0

PE15

PB12

PB10

VDDSD2

VSS

PE3

PC8

DDR_ DQM0

DDR_DQ5 DDR_DQ3

PG9

PD11

PA12

PD0

VSS

PA15

PD4

PD9

PF2

PB13

PH10

VDDQ_ DDR

DDR_DQ2 DDR_DQ6 DDR_DQ7 DDR_A5

DDR_ RESETN

PG10

PG5

PG8

PH2

PH8

VDDCPU

VDD

VDDCPU VDDCPU

VDD

VDDQ_ DDR

VSS

DDR_A13

VSS

DDR_A9

DDR_A2

PF9

PF6

PF10

PG15

PF8

VDD

VSS

VDDQ_ DDR

DDR_BA2 DDR_A7

DDR_A3

DDR_A0 DDR_BA0

PH11

PI3

PH7

PB2

PE4

VDDCPU

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_WEN

VSS

DDR_ODT DDR_CSN

DDR_ RASN

PD13

VBAT

PI2

VSS_PLL VDD_PLL VDDCPU

VSS

VDDCORE

VSS

VDDCORE

VSS

VDDQ_ DDR

VDDCORE DDR_A10

DDR_ CASN

DDR_ CLKP

DDR_ CLKN

PC14OSC32_IN

PC15OSC32_
OUT

VSS

PC13

PI1

VDD

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_A11 DDR_CKE DDR_A1 DDR_A15 DDR_A12

PE2

PF4

PH6

PI0

PG3

VDD

VSS

VDDQ_ DDR

DDR_ATO

DDR_ DTO0

DDR_A8 DDR_BA1 DDR_A14

PF7

PA8

PG11

VDD_ANA VSS_ANA

VDD

VDDQ_ DDR

DDR_ VREF

DDR_A4

VSS

DDR_ DTO1

DDR_A6

PE6

PG1

PD7

VSS

PB11

PF13

VSSA

PA3

NJTRST

VSS_USB VDDA1V1_

REG

VDDQ_ DDR

PWR_LP

DDR_ DQM1

DDR_ DQ10

DDR_DQ8 DDR_ZQ

PH0OSC_IN

PH1OSC_OUT

PA13

PF14

PA2

VREF-

VDDA

PG13

PG14

VDD3V3_ USBHS

VSS

PI5-BOOT1 VSS_PLL2 PWR_ON

DDR_ DQ11

DDR_ DQ13

DDR_DQ9

PG2

PH3

PWR_CPU _ON

PA1

VSS

VREF+

PC5

VSS

VDD

PF15

VDDA1V8_ REG

PI6-BOOT2

VDD_PLL2

PH5

DDR_ DQ12

DDR_ DQS1N

DDR_ DQS1P

PG12

PA11

PC0

PF12

PC3

PF11

PB1

PA6

PE5

PDR_ON USB_DP2

PA14

USB_DP1

BYPASS_ REG1V8

PH4

DDR_ DQ15

DDR_ DQ14

VSS

PA7

PA0

PA5

PA4

PC4

PB0

PC1

PC2

NRST

USB_DM2

USB_ RREF

USB_DM1 PI4-BOOT0

PA10

PI7

VSS

MSv65067V5

Figura de mai sus arată partea de sus a pachetului view.

DS13875 Rev 5

49/219
97

Pinout, descrierea pinilor și funcții alternative

STM32MP133C/F

Figura 6. Ballout-ul STM32MP133C/F TFBGA289

VSS

PD4

PE9

PG0

PD15

PE15

PB12

PF1

PC7

PC6

PF0

PB14

VDDSD2 VDDSD1 DDR_DQ4 DDR_DQ0

VSS

PE12

PD8

PE0

PD5

PD9

PH14

PF2

VSS

PF3

PB13

PB3

PE3

PC12

VSS

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

PE13

PD1

PE1

PE7

VSS

VDD

PE10

PG7

PG4

PB9

PH10

PC11

PC8

DDR_DQ2

DDR_ DQM0

DDR_DQ3 DDR_DQ5

PF5

PA9

PD10

VDDCPU

PB7

VDDCPU

PD12

VDDCPU

PH9

VDD

PB15

VDD

VSS

VDDQ_ DDR

DDR_ RESETN

DDR_DQ7 DDR_DQ6

PD0

PE14

VSS

PE11

VDDCPU

VSS

PA15

VSS

PH13

VSS

PB4

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_A13

PH8

PA12

VDD

VDDCPU

VSS

VDDCORE

PD14

PE8

PB5

VDDCORE

PC10

VDDCORE

VSS

VDDQ_ DDR

DDR_A7

DDR_A5

DDR_A9

PD11

PH2

PB6

PB8

PG9

PD3

PH12

PG15

PD6

PB10

PD2

PC9

DDR_A2 DDR_BA2 DDR_A3

DDR_A0 DDR_ODT

PG5

PG10

PF8

VDDCPU

VSS

VDDCORE

PH11

PI3

PF9

PG6

BYPASS_ REG1V8

VDDCORE

VSS

VDDQ_ DDR

DDR_BA0 DDR_CSN DDR_WEN

J VDD_PLL VSS_PLL

PG8

PI2

VBAT

PH6

PF7

PA8

PF12

VDD

VDDA1V8_ REG

PA10

DDR_ VREF

DDR_ RASN

DDR_A10

VSS

DDR_ CASN

PE4

PF10

PB2

VDD

VSS

VDDCORE

PA13

PA1

PC4

NRST

VSS_PLL2 VDDCORE

VSS

VDDQ_ DDR

DDR_A15

DDR_ CLKP

DDR_ CLKN

PF6

VSS

PH7

VDD_ANA VSS_ANA

PG12

PA0

PF11

PE5

PF15

VDD_PLL2

PH5

DDR_CKE DDR_A12 DDR_A1 DDR_A11 DDR_A14

PC14OSC32_IN

PC15OSC32_
OUT

PC13

VDD

VSS

PB11

PA5

PB0

VDDCORE

USB_ RREF

PI6-BOOT2 VDDCORE

VSS

VDDQ_ DDR

DDR_A6

DDR_A8 DDR_BA1

PD13

VSS

PI0

PI1

PA11

VSS

PA4

PB1

VSS

PI5-BOOT1

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_ATO

PH0OSC_IN

PH1OSC_OUT

PF4

PG1

VSS

VDD

PC3

PC5

VDD

PI4-BOOT0

VDD

VSS

VDDQ_ DDR

DDR_A4 DDR_ZQ DDR_DQ8

PG11

PE6

PD7

PWR_ CPU_ON

PA2

PA7

PC1

PA6

PG13

NJTRST

PA14

VSS

PWR_ON

DDR_ DQM1

DDR_ DQ12

DDR_ DQ11

DDR_DQ9

PE2

PH3

PF13

PC0

VSSA

VREF-

PA3

PG14

USB_DP2

VSS

VSS_ USBHS

USB_DP1

PH4

DDR_ DQ13

DDR_ DQ14

DDR_ DQS1P

DDR_ DQS1N

VSS

PG3

PG2

PF14

VDDA

VREF+

PDR_ON

PC2

USB_DM2

VDDA1V1_ REG

VDD3V3_ USBHS

USB_DM1

PI7

Figura de mai sus arată partea de sus a pachetului view.

PWR_LP

DDR_ DQ15

DDR_ DQ10

VSS

MSv67512V3

50/219

DS13875 Rev 5

STM32MP133C/F

Pinout, descrierea pinilor și funcții alternative

Figura 7. Ballout-ul STM32MP133C/F TFBGA320
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 XNUMX

VSS

PA9

PE13 PE12

PD12

PG0

PE15

PG7

PH13

PF3

PB9

PF0

PC10 PC12

PC9

VSS

PD0

PE11

PF5

PA15

PD8

PE0

PE9

PH14

PE8

PG4

PF1

VSS

PB5

PC6

PB15 PB14

PE3

PC11

DDR_ DQ4

DDR_ DQ1

DDR_ DQ0

PB6

PD3

PE14 PD14

PD1

PB7

PD4

PD5

PD9

PE10 PB12

PH9

PC7

PB3

VDD SD2

PB4

PG6

PC8

PD2

DDR_ DDR_ DQS0P DQS0N

PB8

PD6

PH12

PD10

PE7

PF2

PB13

VSS

DDR_ DQ2

DDR_ DQ5

DDR_ DQM0

PH2

PH8

VSS

CPU VDD

PE1

PD15

CPU VDD

VSS

VDD

PB10

PH10

VDDQ_ DDR

VSS

VDD SD1

DDR_ DQ3

DDR_ DQ6

PF8

PG9

PD11 PA12

VSS

DDR_ DQ7

DDR_ A5

VSS

PF6

PG10

PG5

CPU VDD

PE4

PF10 PG15

PG8

PH7

PD13

PB2

PF9

CPU VDD

VSS

VDD

CPU VDD

VDD CORE

VSS

VDD

VSS

VDDQ_ DDR

VSS

VDD

VSS

VDD CORE

VSS

VDD

VDD CORE

VDDQ_ DDR

DDR_ A13

DDR_ A2

DDR_ A9

DDR_ RESETARE
N

DDR_ BA2

DDR_ A3

DDR_ A0

DDR_ A7

DDR_ BA0

DDR_ CSN

DDR_ ODT

VSS_ PLL

VDD_ PLL

PH11

CPU VDD

PC15-

VBAT OSC32 PI3

VSS

_OUT

PC14-

VSS OSC32 PC13

_ÎN

VDD

PE2

PF4

PH6

PI2

CPU VDD
VDD CORE
VSS
VDD

VSS

VDD CORE

VSS

VDD CORE

VSS

VDD

VDD CORE

VSS

VDD

VDD CORE

VDDQ_ DDR
VSS
VDDQ_ DDR
VDD CORE

VDDQ_ DDR

DDR_ WEN

DDR_ RASN

VSS

DDR_ A10

DDR_ CASN

DDR_ CLKN

VDDQ_ DDR

DDR_ A12

DDR_ CLKP

DDR_ A15

DDR_ A11

DDR_ A14

DDR_ CKE

DDR_ A1

PA8

PF7

PI1

PI0

VSS

DDR_ DTO1

DDR_ATO

DDR_ A8

DDR_ BA1

PG1

PG11

PH3

VDD

VSS

VDD

VDD CORE

VSS

VDD

VDD CORE

VSS

VDDQ_ DDR

DDR_ A4

DDR_ ZQ

DDR_ A6

VSS

PE6

PH0OSC_IN

PA13

VSS

DDR_ VREF

DDR_ DQ10

DDR_ DQ8

VSS

PH1OSC_ OUT

VSS_ ANA

VSS

VDD

VDDA VSSA

PA6

VSS

VDD CORE

VSS

VDD VDDQ_ CORE DDR

VSS

PWR_ PORNIT

DDR_ DQ13

DDR_ DQ9

PD7

VDD_ ANA

PG2

PA7

VREF-

NJ TRST

VDDA1 V1_ REG

VSS

PWR_ DDR_ DDR_ LP DQS1P DQS1N

PWR_

PG3

CPU PG12_ PF13

PC0

PC3 VREF+ PB0

PA3

PE5

VDD

USB_ RREF

PA14

VDD 3V3_ USBHS

VDDA1 V8_ REG

VSS

BYPAS S_REG
1V8

PH5

DDR_ DQ12

DDR_ DQ11

DDR_ DQM1

PA11

PF14

PA0

PA2

PA5

PF11

PC4

PB1

PC1

PG14

NRST

PF15

USB_ VSS_

PI6-

USB_

PI4-

VDD_

DM2 USBHS BOOT2 DP1 BOOT0 PLL2

PH4

DDR_ DQ15

DDR_ DQ14

VSS

PB11

PA1

PF12

PA4

PC5

PG13

PC2

PDR_ PORNIT

USB_ DP2

PI5-

USB_

BOOT1 DM1

VSS_ PLL2

PA10

PI7

VSS

Figura de mai sus arată partea de sus a pachetului view.

MSv65068V5

DS13875 Rev 5

51/219
97

Pinout, descrierea pinilor și funcții alternative

STM32MP133C/F

Tabelul 6. Legendă/abrevieri utilizate în tabelul de fixare

Nume

Abreviere

Definiţie

Numele pinului Tipul pinului
Structura I/O
Note Funcții alternative Funcții suplimentare

Dacă nu se specifică altfel, funcția pinului în timpul și după resetare este aceeași cu numele real al pinului.

Pin de alimentare

Introduceți numai pin

Ieșire numai pin

I/O

Pin de intrare/ieșire

Pin de nivel analogic sau special

I/O FT(U/D/PD) tolerant 5 V (cu pull-up fix / pull-down / pull-down programabil)

DDR

1.5 V, 1.35 V sau 1.2 VI/O pentru interfața DDR3, DDR3L, LPDDR2/LPDDR3

Semnal analogic

RST

Pin de resetare cu rezistență slabă de tracțiune

_f(1) _a(2) _u(3) _h(4)

Opțiune pentru intrări/ieșiri FT Opțiune I2C FM+ Opțiune analogică (furnizată de VDDA pentru partea analogică a intrărilor/ieșirilor) Opțiune USB (furnizată de VDD3V3_USBxx pentru partea USB a intrărilor/ieșirilor) Ieșire de mare viteză pentru 1.8 V tipic VDD (pentru SPI, SDMMC, QUADSPI, TRACE)

_vh(5)

Opțiune de foarte mare viteză pentru VDD tipic de 1.8 V (pentru ETH, SPI, SDMMC, QUADSPI, TRACE)

Dacă nu se specifică altfel printr-o notă, toate intrările/ieșirile sunt setate ca intrări flotante în timpul și după resetare.

Funcții selectate prin registrele GPIOx_AFR

Funcții selectate/activate direct prin registre periferice

1. Structurile I/O aferente din Tabelul 7 sunt: FT_f, FT_fh, FT_fvh 2. Structurile I/O aferente din Tabelul 7 sunt: FT_a, FT_ha, FT_vha 3. Structurile I/O aferente din Tabelul 7 sunt: FT_u 4. Structurile I/O aferente din Tabelul 7 sunt: FT_h, FT_fh, FT_fvh, FT_vh, FT_ha, FT_vha 5. Structurile I/O aferente din Tabelul 7 sunt: FT_vh, FT_vha, FT_fvh

52/219

DS13875 Rev 5

STM32MP133C/F

Pinout, descrierea pinilor și funcții alternative

Numărul PIN

Tabelul 7. Definiții ale bilei STM32MP133C/F

Funcțiile mingii

Numele pinului (funcția după
resetare)

Funcții alternative

Funcții suplimentare

LFBGA289 TFBGA289 TFBGA320
Structura I/O de tip pin
Note

K10 F6 U14 A2 D2 A2 A1 A1 T5 M6 F3 U7
D4 E4 B2
B2 D1 B3 B1 G6 C2
C3 E2 C3 F6 D4 E7 E4 E1 B1
Do2 Sol7 Re3
C1 G3 C1

VDDCORE S

–

PA9

I/O FT_h

VSS VDD

–

PE11

I/O FT_vh

PF5

I/O FT_h

PD3

I/O FT_f

PE14

I/O FT_h

VDDCPU

–

PD0

I/O FT

PH12

I/O FT_fh

PB6

I/O FT_h

–

TIM1_CH2, I2C3_SMBA,

–

DFSDM1_DATIN0, USART1_TX, UART4_TX,

FMC_NWAIT(pornire)

–

TIM1_CH2,

USART2_CTS/USART2_NSS,

SAI1_D2,

–

SPI4_MOSI/I2S4_SDO, SAI1_FS_A, USART6_CK,

ETH2_MII_TX_ER,

ETH1_MII_TX_ER,

FMC_D8(boot)/FMC_AD8

–

TRACED12, DFSDM1_CKIN0, I2C1_SMBA, FMC_A5

TIM2_CH1,

–

USART2_CTS/USART2_NSS, DFSDM1_CKOUT, I2C1_SDA,

SAI1_D3, FMC_CLK

TIM1_BKIN, SAI1_D4,

UART8_RTS/UART8_DE,

–

QUADSPI_BK1_NCS,

QUADSPI_BK2_IO2,

FMC_D11(boot)/FMC_AD11

–

SAI1_MCLK_A, SAI1_CK1,

–

FDCAN1_RX,

FMC_D2(boot)/FMC_AD2

USART2_TX, TIM5_CH3,

DFSDM1_CKIN1, I2C3_SCL,

–

SPI5_MOSI, SAI1_SCK_A, QUADSPI_BK2_IO2,

SAI1_CK2, ETH1_MII_CRS,

FMC_A6

TRACED6, TIM16_CH1N,

TIM4_CH1, TIM8_CH1,

–

USART1_TX, SAI1_CK2, QUADSPI_BK1_NCS,

ETH2_MDIO, FMC_NE3,

HDP6

–
–
–
TAMP_IN6 –
–
–

DS13875 Rev 5

53/219
97

Pinout, descrierea pinilor și funcții alternative

STM32MP133C/F

Numărul PIN

Tabelul 7. Definiții ale bilei STM32MP133C/F (continuare)

Funcțiile mingii

Numele pinului (funcția după
resetare)

Funcții alternative

Funcții suplimentare

LFBGA289 TFBGA289 TFBGA320
Structura I/O de tip pin
Note

A17 A17 T17 M7 – J13 D2 G9 D2 F5 F1 E3 D1 G4 D1
E3 F2 F4 F8 D6 E10 F4 G2 E2 C8 B8 T21 E2 G1 F3
E1 G5 F2 G5 H3 F1 M8 – M5

VSS VDD PD6 PH8 PB8
PA12 VDDCPU
PH2 VSS PD11
PG9 PF8 VDD

–

I/O FT

I/O FT_fh

I/O FT_f

I/O FT_h

–

I/O FT_h

–

I/O FT_h

I/O FT_f

I/O FT_h

–

TIM16_CH1N, SAI1_D1, SAI1_SD_A, UART4_TX(pornire)

TRACED9, TIM5_ETR,

–

USART2_RX, I2C3_SDA,

FMC_A8, HDP2

TIM16_CH1, TIM4_CH3,

I2C1_SCL, I2C3_SCL,

–

DFSDM1_DATIN1,

UART4_RX, SAI1_D1,

FMC_D13(boot)/FMC_AD13

TIM1_ETR, SAI2_MCLK_A,

USART1_RTS/USART1_DE,

–

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV, FMC_A7

–

LPTIM1_IN2, UART7_TX,

QUADSPI_BK2_IO0(pornire),

–

ETH2_MII_CRS,

ETH1_MII_CRS, FMC_NE4,

ETH2_RGMII_CLK125

–

LPTIM2_IN2, I2C4_SMBA,

USART3_CTS/USART3_NSS,

SPDIFRX_IN0,

–

QUADSPI_BK1_IO2,

ETH2_RGMII_CLK125,

FMC_CLE(bootare)/FMC_A16,

UART7_RX

DBTRGO, I2C2_SDA,

–

USART6_RX, SPDIFRX_IN3, FDCAN1_RX, FMC_NE2,

FMC_NCE(pornire)

TIM16_CH1N, TIM4_CH3,

–

TIM8_CH3, SAI1_SCK_B, USART6_TX, TIM13_CH1,

QUADSPI_BK1_IO0(pornire)

–

–
–
WKUP1
–

54/219

DS13875 Rev 5

STM32MP133C/F

Pinout, descrierea pinilor și funcții alternative

Numărul PIN

Tabelul 7. Definiții ale bilei STM32MP133C/F (continuare)

Funcțiile mingii

Numele pinului (funcția după
resetare)

Funcții alternative

Funcții suplimentare

LFBGA289 TFBGA289 TFBGA320
Structura I/O de tip pin
Note

F3 J3 H5
F9 D8 G5 F2 H1 G3 G4 G8 H4
F1 H2 G2 D3 B14 U5 G3 K2 H3 H8 F10 G2 L1 G1 D12 C5 U6 M9 K4 N7 G1 H9 J5

PG8

I/O FT_h

VDDCPU PG5

–

I/O FT_h

PG15

I/O FT_h

PG10

I/O FT_h

VSS

–

PF10

I/O FT_h

VDDCORE S

–

PF6

I/O FT_vh

VSS VDD

–

PF9

I/O FT_h

TIM2_CH1, TIM8_ETR,

SPI5_MISO, SAI1_MCLK_B,

USART3_RTS/USART3_DE,

–

SPDIFRX_IN2,

QUADSPI_BK2_IO2,

QUADSPI_BK1_IO3,

FMC_NE2, ETH2_CLK

–

TIM17_CH1, ETH2_MDC, FMC_A15

USART6_CTS/USART6_NSS,

–

UART7_CTS, QUADSPI_BK1_IO1,

ETH2_PHY_INTN

SPI5_SCK, SAI1_SD_B,

–

UART8_CTS, FDCAN1_TX, QUADSPI_BK2_IO1(pornire),

FMC_NE3

–

TIM16_BKIN, SAI1_D3, TIM8_BKIN, SPI5_NSS, – USART6_RTS/USART6_DE, UART7_RTS/UART7_DE,
QUADSPI_CLK(bootare)

–

TIM16_CH1, SPI5_NSS,

UART7_RX(bootare),

–

QUADSPI_BK1_IO2, ETH2_MII_TX_EN/ETH2_

RGMII_TX_CTL/ETH2_RMII_

TX_EN

–

TIM17_CH1N, TIM1_CH1,

DFSDM1_CKIN3, SAI1_D4,

–

UART7_CTS, UART8_RX, TIM14_CH1,

QUADSPI_BK1_IO1(pornire),

QUADSPI_BK2_IO3, FMC_A9

TAMP_IN4
–
TAMP_IN1 –

DS13875 Rev 5

55/219
97

Pinout, descrierea pinilor și funcții alternative

STM32MP133C/F

Numărul PIN

Tabelul 7. Definiții ale bilei STM32MP133C/F (continuare)

Funcțiile mingii

Numele pinului (funcția după
resetare)

Funcții alternative

Funcții suplimentare

LFBGA289 TFBGA289 TFBGA320
Structura I/O de tip pin
Note

H5 K1 H2 H6 E5 G7 H4 K3 J3 E5 D13 U11 H3 L3 J1
H1 H7 K3
J1 N1 J2 J5 J1 K2 J4 J2 K1 H2 H8 L4 K4 M3 M3

PE4 VDDCPU
PB2 VSS PH7
PH11
PD13 VDD_PLL VSS_PLL
PI3 PC13

I/O FT_h

–

I/O FT_h

–

I/O FT_fh

I/O FT_h

–

I/O FT

SPI5_MISO, SAI1_D2,

DFSDM1_DATIN3,

TIM15_CH1N, I2S_CKIN,

–

SAI1_FS_A, UART7_RTS/UART7_DE,

–

UART8_TX,

QUADSPI_BK2_NCS,

FMC_NCE2, FMC_A25

–

RTC_OUT2, SAI1_D1,

I2S_CKIN, SAI1_SD_A,

–

UART4_RX,

QUADSPI_BK1_NCS(pornire),

ETH2_MDIO, FMC_A6

TAMP_IN7

–

SAI2_FS_B, I2C3_SDA,

SPI5_SCK,

–

QUADSPI_BK2_IO3, ETH2_MII_TX_CLK,

–

ETH1_MII_TX_CLK,

QUADSPI_BK1_IO3

SPI5_NSS, TIM5_CH2,

SAI2_SD_A,

SPI2_NSS/I2S2_WS,

–

I2C4_SCL, USART6_RX, QUADSPI_BK2_IO0,

–

ETH2_MII_RX_CLK/ETH2_

RGMII_RX_CLK/ETH2_RMII_

REF_CLK, FMC_A12

LPTIM2_ETR, TIM4_CH2,

TIM8_CH2, SAI1_CK1,

–

SAI1_MCLK_A, USART1_RX, QUADSPI_BK1_IO3,

–

QUADSPI_BK2_IO2,

FMC_A18

–

(1)

SPDIFRX_IN3,

TAMP_IN4/TAMP_

ETH1_MII_RX_ER

OUT5, WKUP2

RTC_OUT1/RTC_TS/

(1)

–

RTC_LSCO, TAMP_IN1/TAMP_

OUT2, WKUP3

56/219

DS13875 Rev 5

STM32MP133C/F

Pinout, descrierea pinilor și funcții alternative

Numărul PIN

Tabelul 7. Definiții ale bilei STM32MP133C/F (continuare)

Funcțiile mingii

Numele pinului (funcția după
resetare)

Funcții alternative

Funcții suplimentare

LFBGA289 TFBGA289 TFBGA320
Structura I/O de tip pin
Note

J3 J4 N5

PI2

I/O FT

(1)

SPDIFRX_IN2

TAMP_IN3/TAMP_ OUT4, WKUP5

K5 N4 P4

PI1

I/O FT

(1)

SPDIFRX_IN1

RTC_OUT2/RTC_LSCO,
TAMP_IN2/TAMP_ OUT3, WKUP4

F13 L2 U13

VSS

–

J2 J5 L2

VBAT

–

L4 N3 P5

PI0

I/O FT

(1)

SPDIFRX_IN0

TAMP_IN8/TAMP_ OUT1

K2 M2

PC15OSC32_OUT

I/O

(1)

–

OSC32_OUT

F15 N2 U16

VSS

–

K1 M1 M2

PC14OSC32_IN

I/O

(1)

–

OSC32_IN

G7 E3 V16

VSS

–

H9 K6 N15 VDDCORE S

–

M10 M4 N9

VDD

–

G8 E6 W16

VSS

–

USART2_RX,

L2 P3 N2

PF4

I/O FT_h

–

ETH2_MII_RXD0/ETH2_ RGMII_RXD0/ETH2_RMII_

–

RXD0, FMC_A4

MCO1, SAI2_MCLK_A,

TIM8_BKIN2, I2C4_SDA,

SPI5_MISO, SAI2_CK1,

M2 J8 P2

PA8

I/O FT_fh –

USART1_CK, SPI2_MOSI/I2S2_SDO,

–

OTG_HS_SOF,

ETH2_MII_RXD3/ETH2_

RGMII_RXD3, FMC_A21

TRACECLK, TIM2_ETR,

I2C4_SCL, SPI5_MOSI,

SAI1_FS_B,

L1 T1 N1

PE2

I/O FT_fh

–

USART6_RTS/USART6_DE, SPDIFRX_IN1,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, FMC_A23

DS13875 Rev 5

57/219
97

Pinout, descrierea pinilor și funcții alternative

STM32MP133C/F

Numărul PIN

Tabelul 7. Definiții ale bilei STM32MP133C/F (continuare)

Funcțiile mingii

Numele pinului (funcția după
resetare)

Funcții alternative

Funcții suplimentare

LFBGA289 TFBGA289 TFBGA320
Structura I/O de tip pin
Note

M1 J7 P3

PF7

I/O FT_vh –

M3 R1 R2

PG11

I/O FT_vh –

L3 J6 N3

PH6

I/O FT_fh –

N2 P4 R1

PG1

I/O FT_vh –

M11 – N12

VDD

–

N1 R2 T2

PE6

I/O FT_vh –

P1 P1 T3 PH0-OSC_IN I/O FT

–

G9 U1 N11

VSS

–

P2 P2 U2 PH1-OSC_OUT I/O FT

–

R2 T2 R3

PH3

I/O FT_fh –

M5 L5 U3 VSS_ANA S

–

TIM17_CH1, UART7_TX(pornire),
UART4_CTS, ETH1_RGMII_CLK125, ETH2_MII_TXD0/ETH2_ RGMII_TXD0/ETH2_RMII_
TXD0, FMC_A18
SAI2_D3, I2S2_MCK, USART3_TX, UART4_TX, ETH2_MII_TXD1/ETH2_ RGMII_TXD1/ETH2_RMII_
TXD1, FMC_A24
TIM12_CH1, USART2_CK, I2C5_SDA,
SPI2_SCK/I2S2_CK, QUADSPI_BK1_IO2,
ETH1_PHY_INTN, ETH1_MII_RX_ER, ETH2_MII_RXD2/ETH2_
RGMII_RXD2, QUADSPI_BK1_NCS
LPTIM1_ETR, TIM4_ETR, SAI2_FS_A, I2C2_SMBA,
SPI2_MISO/I2S2_SDI, SAI2_D2, FDCAN2_TX, ETH2_MII_TXD2/ETH2_ RGMII_TXD2, FMC_NBL0
–
MCO2, TIM1_BKIN2, SAI2_SCK_B, TIM15_CH2, I2C3_SMBA, SAI1_SCK_B, UART4_RTS/UART4_DE,
ETH2_MII_TXD3/ETH2_ RGMII_TXD3, FMC_A22
–
–
–
I2C3_SCL, SPI5_MOSI, QUADSPI_BK2_IO1, ETH1_MII_COL, ETH2_MII_COL, QUADSPI_BK1_IO0
–

–
–
–
OSC_IN OSC_OUT –

58/219

DS13875 Rev 5

STM32MP133C/F

Pinout, descrierea pinilor și funcții alternative

Numărul PIN

Tabelul 7. Definiții ale bilei STM32MP133C/F (continuare)

Funcțiile mingii

Numele pinului (funcția după
resetare)

Funcții alternative

Funcții suplimentare

LFBGA289 TFBGA289 TFBGA320
Structura I/O de tip pin
Note

L5 U2 W1

PG3

I/O FT_fvh –

TIM8_BKIN2, I2C2_SDA, SAI2_SD_B, FDCAN2_RX, ETH2_RGMII_GTX_CLK,
ETH1_MDIO, FMC_A13

M4 L4 V2 VDD_ANA S

–

R1 U3 V3

PG2

I/O FT

–

MCO2, TIM8_BKIN, SAI2_MCLK_B, ETH1_MDC

T1 L6 W2

PG12

I/O FT

LPTIM1_IN1, SAI2_SCK_A,

SAI2_CK2,

USART6_RTS/USART6_DE,

USART3_CTS,

–

ETH2_PHY_INTN,

ETH1_PHY_INTN,

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV

F7 P6 R5

VDD

–

G10 E8 T1

VSS

–

N3 R3 V1

MCO1, USART2_CK,

I2C2_SCL, I2C3_SDA,

SPDIFRX_IN0,

PD7

I/O FT_fh

–

ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_

REF_CLK,

QUADSPI_BK1_IO2,

FMC_NE1

P3 K7 T4

PA13

I/O FT

–

DBTRGO, DBTRGI, MCO1, UART4_TX

R3 R4 W3 PWR_CPU_ON O FT

–

T2 N5 Y1

PA11

I/O FT_f

TIM1_CH4, I2C5_SCL,

SPI2_NSS/I2S2_WS,

USART1_CTS/USART1_NSS,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, ETH1_CLK,

ETH2_CLK

N5 M6 AA2

PB11

TIM2_CH4, LPTIM1_OUT,

I2C5_SMBA, USART3_RX,

I/O FT_vh –

ETH1_MII_TX_EN/ETH1_

RGMII_TX_CTL/ETH1_RMII_

TX_EN

–
–
–
BOOTFAINL –
–

DS13875 Rev 5

59/219
97

Pinout, descrierea pinilor și funcții alternative

STM32MP133C/F

Numărul PIN

Tabelul 7. Definiții ale bilei STM32MP133C/F (continuare)

Funcțiile mingii

Numele pinului (funcția după
resetare)

Funcții alternative

Funcții suplimentare

LFBGA289 TFBGA289 TFBGA320
Structura I/O de tip pin
Note

P4 U4

PF14(JTCK/SW CLK)

I/O

(2)

U3 L7 Y3

PA0

I/O FT_a –

JTCK/SWCLK
TIM2_CH1, TIM5_CH1, TIM8_ETR, TIM15_BKIN, SAI1_SD_B, UART5_TX,
ETH1_MII_CRS, ETH2_MII_CRS

N6 T3 W4

PF13

TIM2_ETR, SAI1_MCLK_B,

I/O FT_a –

DFSDM1_DATIN3,

USART2_TX, UART5_RX

G11 E10 P7

F10 –

–

R4 K8 AA3

P5 R5 Y4 U4 M7 Y5

VSS VDD PA1
PA2
PA5

–

I/O FT_a

I/O FT_a I/O FT_a

–

TIM2_CH2, TIM5_CH2, LPTIM3_OUT, TIM15_CH1N,
DFSDM1_CKIN0, – USART2_RTS/USART2_DE,
ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_
REF_CLK

TIM2_CH3, TIM5_CH3, – LPTIM4_OUT, TIM15_CH1,
USART2_TX, ETH1_MDIO

TIM2_CH1/TIM2_ETR,

USART2_CK, TIM8_CH1N,

–

SAI1_D1, SPI1_NSS/I2S1_WS,

SAI1_SD_A, ETH1_PPS_OUT,

ETH2_PPS_OUT

T3 T4 W5

SAI1_SCK_A, SAI1_CK2,

PC0

I/O FT_ha –

I2S1_MCK, SPI1_MOSI/I2S1_SDO,

USART1_TX

T4 J9 AA4
R6 U6 W7 P7 U5 U8 P6 T6 V8

PF12

I/O FT_vha –

VREF+

–

VDDA

–

VREF-

–

SPI1_NSS/I2S1_WS, SAI1_SD_A, UART4_TX,
ETH1_MII_TX_ER, ETH1_RGMII_CLK125
–
–
–

–
ADC1_INP7, ADC1_INN3, ADC2_INP7, ADC2_INN3 ADC1_INP11, ADC1_INN10, ADC2_INP11, ADC2_INN10
–
ADC1_INP3, ADC2_INP3
ADC1_INP1, ADC2_INP1
ADC1_INP2
ADC1_INP0, ADC1_INN1, ADC2_INP0, ADC2_INN1, TAMP_IN3
ADC1_INP6, ADC1_INN2
–

60/219

DS13875 Rev 5

STM3

Documente/Resurse

Placă de microprocesoare STMicroelectronics STM32MP133C F pe 32 de biți Arm Cortex-A7 1GHz [pdfGhid de utilizare
Placă de procesor STM32MP133C F pe 32 de biți Arm Cortex-A7 1GHz, STM32MP133C, Placă de procesor F pe 32 de biți Arm Cortex-A7 1GHz, Placă de procesor Arm Cortex-A7 1GHz, 1GHz, Placă de procesor

Referințe

Manual de utilizare

Placă de microprocesoare STMicroelectronics STM32MP133C F pe 32 de biți Arm Cortex-A7 1GHz

Specificații

Subsistemul Arm Cortex-A7

Amintiri

Controler DDR

Întrebări frecvente

Documente/Resurse

Referințe

Lasă un comentariu

Anulează răspunsul