STMicroelectronics STM32MP133C F 32-bitový procesor Arm Cortex-A7 1 GHz

Špecifikácie

• Jadro: Arm Cortex-A7
• Pamäte: Externá SDRAM, Vstavaná SRAM
• Dátová zbernica: 16-bitové paralelné rozhranie
• Bezpečnosť/ochrana: Reset a správa napájania, LPLV-Stop2, pohotovostný režim
• Puzdro: LFBGA, TFBGA s minimálnym rozstupom 0.5 mm
• Správa hodín
• Univerzálne vstupy/výstupy
• Prepojovacia matica
• 4 DMA ovládače
• Komunikačné periférie: Až 29
• Analógové periférie: 6
• Časovače: Až 24, Watchdogy: 2
• Hardvérová akcelerácia
• Režim ladenia
• Poistky: 3072-bitové vrátane jedinečného ID a HUK pre kľúče AES 256
• V súlade s ECOPACK2

Subsystém Arm Cortex-A7

Subsystém Arm Cortex-A7 čipu STM32MP133C/F poskytuje…

Spomienky

Zariadenie obsahuje externú SDRAM a vstavanú SRAM na ukladanie dát…

Ovládač DDR

Radič DDR3/DDR3L/LPDDR2/LPDDR3 spravuje prístup k pamäti…

Správa napájania
Schéma napájania a dozor zabezpečujú stabilné napájanie…

Správa hodín
RCC zabezpečuje distribúciu a konfigurácie hodín…

Univerzálne vstupy/výstupy (GPIO)
GPIO poskytujú rozhrania pre externé zariadenia…

Ovládač ochrany TrustZone
ETZPC zvyšuje bezpečnosť systému správou prístupových práv…

Matica prepojenia zbernice
Matica uľahčuje prenos údajov medzi rôznymi modulmi…

často kladené otázky

Otázka: Aký je maximálny počet podporovaných komunikačných periférií?
A: STM32MP133C/F podporuje až 29 komunikačných periférií.

Otázka: Koľko analógových periférií je k dispozícii?
A: Zariadenie ponúka 6 analógových periférií pre rôzne analógové funkcie.

“

STM32MP133C STM32MP133F

Arm® Cortex®-A7 až 1 GHz, 2×ETH, 2×CAN FD, 2×ADC, 24 časovačov, audio, krypto a pokročilé zabezpečenie
Datasheet – výrobné údaje

Vlastnosti
Obsahuje najmodernejšiu patentovanú technológiu ST
Core
· 32-bitová pamäť Arm® Cortex®-A7 L1 32 kB I / 32 kB D 128 kB zjednotená vyrovnávacia pamäť úrovne 2 Arm® NEONTM a Arm® TrustZone®

Spomienky
· Externá pamäť DDR až do 1 GB až do LPDDR2/LPDDR3-1066 16-bit až do DDR3/DDR3L-1066 16-bit
· 168 kB internej SRAM: 128 kB AXI SYSRAM + 32 kB AHB SRAM a 8 kB SRAM v záložnej doméne
· Dvojité pamäťové rozhranie Quad-SPI · Flexibilný externý pamäťový radič s až
16-bitová dátová zbernica: paralelné rozhranie na pripojenie externých integrovaných obvodov a pamätí SLC NAND s až 8-bitovou korekciou chyb (ECC)
Bezpečnosť/ochrana
· Bezpečné spustenie, periférie TrustZone®, 12 xtamppiny vrátane 5 aktívnych konektorovampers
· Teplota, obj.tage, frekvencia a monitorovanie 32 kHz
Reset a správa napájania
· Napájanie 1.71 V až 3.6 VI/O (5 V-tolerantných I/O) · POR, PDR, PVD a BOR · LDO na čipe (USB 1.8 V, 1.1 V) · Záložný regulátor (~0.9 V) · Interné teplotné senzory · Režimy nízkej spotreby: Sleep, Stop, LPLV-Stop,
LPLV-Stop2 a pohotovostný režim

LFBGA

TFBGA

LFBGA289 (14 × 14 mm) Rozstup 0.8 mm

TFBGA289 (9 × 9 mm) TFBGA320 (11 × 11 mm)
minimálny rozstup 0.5 mm

· Zachovanie DDR v pohotovostnom režime · Ovládacie prvky pre sprievodný čip PMIC

Správa hodín
· Interné oscilátory: 64 MHz HSI oscilátor, 4 MHz CSI oscilátor, 32 kHz LSI oscilátor
· Externé oscilátory: 8-48 MHz HSE oscilátor, 32.768 kHz LSE oscilátor
· 4 × PLL s frakčným režimom

Univerzálne vstupy/výstupy
· Až 135 zabezpečených I/O portov s možnosťou prerušenia
· Až 6 prebudení

Prepojovacia matica
· 2 matice zberníc 64-bitové prepojenie Arm® AMBA® AXI, až do 266 MHz 32-bitové prepojenie Arm® AMBA® AHB, až do 209 MHz

4 DMA radiče na odľahčenie CPU
· Celkovo 56 fyzických kanálov
· 1 x vysokorýchlostný univerzálny hlavný radič priameho prístupu k pamäti (MDMA)
· 3 × dvojportové DMA s funkciami FIFO a request routeru pre optimálnu správu periférií

september 2024
Toto je informácia o produkte v plnej výrobe.

DS13875 Rev 5

1/219
www.st.com

STM32MP133C/F

Až 29 komunikačných periférií
· 5 × I2C FM+ (1 Mbit/s, SMBus/PMBus™) · 4 × UART + 4 × USART (12.5 Mbit/s,
Rozhranie ISO7816, LIN, IrDA, SPI) · 5 × SPI (50 Mbit/s, vrátane 4 s plným duplexom
Presnosť audio triedy I2S cez interný audio PLL alebo externé hodiny) (+2 QUADSPI + 4 s USART) · 2 × SAI (stereo audio: I2S, PDM, SPDIF Tx) · SPDIF Rx so 4 vstupmi · 2 × SDMMC až 8 bitov (SD/e·MMCTM/SDIO) · 2 × CAN ovládače podporujúce protokol CAN FD · 2 × vysokorýchlostný hostiteľský port USB 2.0 alebo 1 × vysokorýchlostný hostiteľský port USB 2.0

+ 1 × vysokorýchlostný USB 2.0 OTG súčasne · 2 × Ethernet MAC/GMAC IEEE 1588v2 hardvér, MII/RMII/RGMII
6 analógových periférií
· 2 × ADC s maximálnym rozlíšením 12 bitov až do 5 Msps
· 1 x teplotný senzor · 1 x digitálny filter pre sigma-delta modulátor
(DFSDM) so 4 kanálmi a 2 filtrami · Interná alebo externá referencia ADC VREF+
Až 24 časovačov a 2 strážne psy
· 2 × 32-bitové časovače s až 4 IC/OC/PWM alebo počítadlom impulzov a vstupom kvadratúrneho (inkrementálneho) enkodéra
· 2 × 16-bitové pokročilé časovače · 10 × 16-bitové univerzálne časovače (vrátane
2 základné časovače bez PWM) · 5 × 16-bitové časovače s nízkou spotrebou energie · Bezpečný časovač RTC s presnosťou na menej ako sekundu a
hardvérový kalendár · 4 systémové časovače Cortex®-A7 (zabezpečené,
nezabezpečený, virtuálny, hypervízor) · 2 × nezávislé strážne psy
Hardvérová akcelerácia
· AES 128, 192, 256 DES/TDES

2 (nezávislé, nezávislé zabezpečené) 5 (2 zabezpečené) 4 5 (3 zabezpečené)
4 + 4 (vrátane 2 zabezpečených USART), niektoré môžu byť zdrojom bootovania
2 (až 4 audio kanály), s I2S master/slave, PCM vstup, 2 porty SPDIF-TX
Vstavaný HSPHY s BCD Vstavaný HS PHY s BCD (zabezpečený), môže byť zdrojom zavádzania
2 × HS zdieľané medzi hostiteľom a OTG 4 vstupy

2 (1 × TTCAN), kalibrácia hodín, 10 kB zdieľaná vyrovnávacia pamäť 2 (8 + 8 bitov) (zabezpečené), e·MMC alebo SD môžu byť zdrojom bootovania 2 voliteľné nezávislé napájacie zdroje pre rozhrania SD kariet
1 (dvojitý-štvornásobný) (zabezpečený), môže byť zdrojom bootovania

–
–
Boot
–
Boot
Boot Boot
(1)

Paralelný adresový/dátový 8/16-bitový FMC Paralelný AD-mux 8/16-bitový
NAND 8/16-bitová 10/100M/Gigabit Ethernet DMA kryptografia
Haš Generátor skutočných náhodných čísel Poistky (jednorazovo programovateľné)

4 × CS, až 4 × 64 MB
Áno, 2× CS, SLC, BCH4/8, môže byť zdrojom bootovania 2 x (MII, RMI, RGMII) s PTP a EEE (zabezpečené)
3 inštancie (1 zabezpečená), 33-kanálový MDMA PKA (s ochranou DPA), DES, TDES, AES (s ochranou DPA)
(všetky sú zabezpečené) SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3, HMAC
(zabezpečené) True-RNG (zabezpečené) 3072 efektívnych bitov (zabezpečené, pre používateľa k dispozícii 1280 bitov)

–
Topánka –
–

16/219

DS13875 Rev 5

STM32MP133C/F

Popis

Tabuľka 1. Funkcie a počet periférií STM32MP133C/F (pokračovanie)

STM32MP133CAE STM32MP133FAE STM32MP133CAG STM32MP133FAG STM32MP133CAF STM32MP133FAF Rôzne

Vlastnosti

LFBGA289

TFBGA289

TFBGA320

GPIO s prerušením (celkový počet)

135 2 XNUMX XNUMX (XNUMX)

Zabezpečiteľné GPIO Prebuditeľné piny

Všetky
6

Tamper piny (aktívne tampehm)

12 5 (XNUMX)

DFSDM Synchronizovaný ADC až do 12 bitov

4 vstupné kanály s 2 filtrami

–

2(3) (až 5 Msps na 12-bitovom rozhraní) (zabezpečené)

ADC1: 19 kanálov vrátane 1 interného, ​​18 kanálov dostupných pre

Celkový počet 12-bitových ADC kanálov (4)

užívateľ vrátane 8x diferenciálu

–

ADC2: 18 kanálov vrátane 6 interného, ​​12 kanálov dostupných pre

užívateľ vrátane 6x diferenciálu

Vstupný pin interného ADC VREF VREF+

Vstup 1.65 V, 1.8 V, 2.048 V, 2.5 V alebo VREF+ –
áno

1. QUADSPI sa môže bootovať buď z vyhradených GPIO, alebo pomocou niektorých bootovacích GPIO FMC Nand8 (PD4, PD1, PD5, PE9, PD11, PD15 (pozri tabuľku 7: Definície guľôčok STM32MP133C/F).
2. Tento celkový počet GPIO zahŕňa štyri JTAG GPIO a tri BOOT GPIO s obmedzeným použitím (môže konfliktovať s pripojením externého zariadenia počas skenovania hraníc alebo bootovania).
3. Keď sa používajú oba ADC, hodiny jadra by mali byť pre oba ADC rovnaké a vstavané preddeličky ADC sa nedajú použiť.
4. Okrem toho existujú aj interné kanály: – interný kanál ADC1: VREFINT – interné kanály ADC2: teplota, interný objemtage referencia, VDDCORE, VDDCPU, VDDQ_DDR, VBAT / 4.

DS13875 Rev 5

17/219
48

Popis 18/219

STM32MP133C/F

Obrázok 1. Bloková schéma STM32MP133C/F

Dodávky integrovaných obvodov

@VDDA

HSI

AXIM: Arm 64-bitové prepojenie AXI (266 MHz) T

@VDDCPU

GIC

T

CPU Cortex-A7 650/1000 MHz + MMU + FPU + NEONT

32 XNUMX dánskych dolárov

32 XNUMX I$

CNT (časovač) T

ETM

T

2561K2B8LK2B$L+2$SCU T
asynchrónne

128 bitov

TT

CSI

LSI

Čas ladeniaamp

generátor TSGEN

T

DAP
(JTAG/SWD)

SYSRAM 128KB

ROM 128KB

38

2 x ETH MAC
10/100/1000 (bez GMII)

FIFO

TT

T

BKPSRAM 8KB

T

RNG

T

HASH

16b PHY

DDRCTRL 58
LPDDR2/3, DDR3/3L

asynchrónne

T

KRYPT

T

SAES

DDRMCE T TZC T

DDRPHYC
T

13

DLY

8b QUADSPI (duálny) T

37

16b

FMC

T

CRC

T

DLYBSD1

(Ovládanie SDMMC1 DLY)

T

DLYBSD2

(Ovládanie SDMMC2 DLY)

T

DLYBQS

(Ovládanie QUADSPI DLY)

FIFO FIFO

DLY DLY

14 8b SDMMC1 T 14 8b SDMMC2 T

PHY

2

USBH

2

(2xHS hostiteľ)

PLLUSB

FIFO

T

PKA

FIFO

T MDMA 32 kanálov

AXIMC TT

17 16b Sledovací port

ETZPC

T

IWDG1

T

@VBAT

BSEC

T

Poistky OTP

@VDDA

2

RTC / AWU

T

12

TAMP / Záložné reg. T

@VBAT

2

LSE (32 kHz XTAL)

T

Časovanie systému STGENC

generácie

STGENR

USBPHYC
(Ovládanie cez USB 2 x PHY)
IWDG2

@VBAT

@VDDA

1

VREFBUF

T

4

16b LPTIM2

T

1

16b LPTIM3

T

1

16b LPTIM4

1

16b LPTIM5

3

Kolíky BOOT

SYSCFG

T

8

8b

HDP

10 16b TIM1/PWM 10 16b TIM8/PWM

13

SAI1

13

SAI2

9

4-kanálový DFSDM

Vyrovnávacia pamäť 10KB CCU

4

FDCAN1

4

FDCAN2

FIFO FIFO
APB2 (100 MHz)

8KB FIFO
APB5 (100 MHz)

APB3 (100 MHz)

APB4

asynchrónny AHB2APB

SRAM1 16KB T SRAM2 8KB T SRAM3 8KB T

AHB2APB

DMA1
8 prúdy
DMAMUX1
DMA2
8 prúdy

DMAMUX2

DMA3
8 prúdy

T

PMB (monitor procesov)
DTS (digitálny teplotný senzor)

Voltage regulátory

@VDDA

Dohľad nad dodávkami

FIFO

FIFO

FIFO

Matrix 2×2
AHB2APB

64 bitov AXI

64-bitový AXI master

32 bitov AHB 32 bitov AHB master

32 bitov APB

Bezpečnostná ochrana T TrustZone

AHB2APB

APB2 (100 MHz)

APB1 (100 MHz)
FIFO FIFO FIFO FIFO FIFO FIFO

MLAHB: 32-bitová multi-AHB zbernicová matica Arm (209 MHz)
APB6
FIFO FIFO FIFO FIFO

@VBAT
T
FIFO

BOZP (XTAL)

2

PLL1/2/3/4

T

RCC

5

T PWR

9

T

EXTI

16 rozšírení

176

T

USBO

(OTG HS)

PHY

2

T

12b ADC1

18

T

12b ADC2

18

T

GPIOA

16b

16

T

GPIOB

16b

16

T

GPIOC

16b

16

T

GPIOD

16b

16

T

GPIOE

16b

16

T

GPIOF

16b

16

T

GPIOG 16b 16

T

GPIOH

16b

15

T

GPIOI

16b

8

AHB2APB

T

USART1

Inteligentná karta IrDA

5

T

USART2

Inteligentná karta IrDA

5

T

SPI4/I2S4

5

T

SPI5

4

T

I2C3/SMBUS

3

T

I2C4/SMBUS

3

T

I2C5/SMBUS

3

Filter Filter Filter

T

TIM12

16b

2

T

TIM13

16b

1

T

TIM14

16b

1

T

TIM15

16b

4

T

TIM16

16b

3

T

TIM17

16b

3

ČAS2 ČAS3 ČAS4

32b

5

16b

5

16b

5

ČAS5 ČAS6 ČAS7

32b

5

16b

16b

LPTIM1 16b

4

USART3

Inteligentná karta IrDA

5

UART4

4

UART5

4

UART7

4

UART8

4

Filter Filter

I2C1/SMBUS

3

I2C2/SMBUS

3

SPI2/I2S2

5

SPI3/I2S3

5

USART6

Inteligentná karta IrDA

5

SPI1/I2S1

5

FIFO FIFO

FIFO FIFO

MSv67509V2

DS13875 Rev 5

STM32MP133C/F

3

Funkčný koniecview

Funkčný koniecview

3.1
3.1.1
3.1.2

Subsystém Arm Cortex-A7
Vlastnosti
· Architektúra ARMv7-A · 32-KB vyrovnávacia pamäť inštrukcií L1 · 32-KB vyrovnávacia pamäť dát L1 · 128-KB vyrovnávacia pamäť úrovne 2 · Sada inštrukcií Arm + Thumb®-2 · Bezpečnostná technológia Arm TrustZone · Pokročilý SIMD Arm NEON · Rozšírenia DSP a SIMD · VFPv4 operačný systém s pohyblivou rádovou čiarkou · Podpora virtualizácie hardvéru · Vstavaný modul sledovania (ETM) · Integrovaný generický radič prerušení (GIC) so 160 zdieľanými periférnymi prerušeniami · Integrovaný generický časovač (CNT)
Koniecview
Procesor Cortex-A7 je veľmi energeticky úsporný aplikačný procesor navrhnutý tak, aby poskytoval vysoký výkon v špičkových nositeľných zariadeniach a iných nízkopríkonových vstavaných a spotrebiteľských aplikáciách. Poskytuje až o 20 % vyšší výkon v jednom vlákne ako Cortex-A5 a podobný výkon ako Cortex-A9.
Cortex-A7 obsahuje všetky funkcie vysokovýkonných procesorov Cortex-A15 a CortexA17 vrátane podpory virtualizácie v hardvéri, NEON a 128-bitového rozhrania zbernice AMBA 4 AXI.
Procesor Cortex-A7 stavia na energeticky úsporných 8-karátových procesoroch.tagpipeline procesora Cortex-A5. Využíva tiež integrovanú L2 vyrovnávaciu pamäť navrhnutú pre nízku spotrebu energie, s nižšími latenciami transakcií a vylepšenou podporou operačného systému pre údržbu vyrovnávacej pamäte. Okrem toho má vylepšenú predikciu vetvenia a lepší výkon pamäťového systému so 64-bitovou cestou úložiska, 128-bitovými zbernicami AMBA 4 AXI a zväčšenou veľkosťou TLB (256 záznamov, oproti 128 záznamom pre Cortex-A9 a Cortex-A5), čo zvyšuje výkon pri veľkých pracovných zaťaženiach, ako napríklad web prehliadanie.
Technológia Thumb-2
Poskytuje špičkový výkon tradičného kódu Arm a zároveň až o 30 % znižuje pamäťové požiadavky na ukladanie inštrukcií.
Technológia TrustZone
Zabezpečuje spoľahlivú implementáciu bezpečnostných aplikácií od správy digitálnych práv až po elektronické platby. Široká podpora od technologických a priemyselných partnerov.

DS13875 Rev 5

19/219
48

Funkčný koniecview

STM32MP133C/F

NEON
Technológia NEON dokáže urýchliť multimediálne a signálové algoritmy, ako je kódovanie/dekódovanie videa, 2D/3D grafika, hry, spracovanie zvuku a reči, spracovanie obrazu, telefónia a syntéza zvuku. Cortex-A7 poskytuje engine, ktorý ponúka výkon aj funkčnosť jednotky s pohyblivou rádovou čiarkou (FPU) Cortex-A7 a implementáciu pokročilej sady inštrukcií NEON SIMD pre ďalšie zrýchlenie funkcií spracovania médií a signálu. NEON rozširuje FPU procesora Cortex-A7 o štvornásobný MAC a ďalšiu 64-bitovú a 128-bitovú sadu registrov, ktoré podporujú bohatú sadu SIMD operácií nad 8-, 16- a 32-bitovými celočíselnými a 32-bitovými dátovými množstvami s pohyblivou rádovou čiarkou.
Virtualizácia hardvéru
Vysoko efektívna hardvérová podpora pre správu a arbitráž dát, vďaka ktorej viacero softvérových prostredí a ich aplikácií môže súčasne pristupovať k systémovým funkciám. To umožňuje realizáciu robustných zariadení s virtuálnymi prostrediami, ktoré sú od seba dobre izolované.
Optimalizované L1 cache
Výkonnostne a energeticky optimalizované L1 vyrovnávacie pamäte kombinujú techniky minimálnej latencie prístupu na maximalizáciu výkonu a minimalizáciu spotreby energie.
Integrovaný radič vyrovnávacej pamäte L2
Poskytuje prístup k vyrovnávacej pamäti s nízkou latenciou a vysokou šírkou pásma pri vysokých frekvenciách alebo znižuje spotrebu energie spojenú s prístupom k pamäti mimo čipu.
Jednotka s pohyblivou rádovou čiarkou (FPU) Cortex-A7
FPU poskytuje vysoko výkonné inštrukcie s pohyblivou rádovou čiarkou s jednoduchou a dvojitou presnosťou kompatibilné s architektúrou Arm VFPv4, ktorá je softvérovo kompatibilná s predchádzajúcimi generáciami koprocesora Arm s pohyblivou rádovou čiarkou.
Riadiaca jednotka Snoop (SCU)
SCU je zodpovedná za správu prepojení, arbitráže, komunikácie, prenosov z vyrovnávacej pamäte do vyrovnávacej pamäte a systémovej pamäte, koherencie vyrovnávacej pamäte a ďalších funkcií procesora.
Táto systémová koherencia tiež znižuje zložitosť softvéru potrebnú na udržanie softvérovej koherencie v rámci každého ovládača operačného systému.
Generický radič prerušení (GIC)
Vďaka implementácii štandardizovaného a architektonicky navrhnutého radiča prerušení poskytuje GIC bohatý a flexibilný prístup k medziprocesorovej komunikácii a smerovaniu a prioritizácii systémových prerušení.
Podpora až 192 nezávislých prerušení, riadených softvérom, s hardvérovou prioritou a smerovaných medzi operačným systémom a vrstvou správy softvéru TrustZone.
Táto flexibilita smerovania a podpora virtualizácie prerušení v operačnom systéme poskytuje jednu z kľúčových funkcií potrebných na rozšírenie možností riešenia využívajúceho hypervízor.

20/219

DS13875 Rev 5

STM32MP133C/F

Funkčný koniecview

3.2
3.2.1
3.2.2

Spomienky
Externá SDRAM
Zariadenia STM32MP133C/F obsahujú radič pre externú SDRAM, ktorý podporuje nasledujúce funkcie: · LPDDR2 alebo LPDDR3, 16-bitové dáta, až 1 GB, frekvencia až 533 MHz · DDR3 alebo DDR3L, 16-bitové dáta, až 1 GB, frekvencia až 533 MHz
Vstavaná pamäť SRAM
Všetky zariadenia majú: · SYSRAM: 128 kB (s programovateľnou veľkosťou zabezpečenej zóny) · AHB SRAM: 32 kB (zabezpečená) · BKPSRAM (záložná SRAM): 8 kB
Obsah tejto oblasti je chránený pred možnými nechcenými prístupmi k zápisu a je možné ho uchovať v pohotovostnom režime alebo režime VBAT. BKPSRAM je možné definovať (v ETZPC) ako prístupnú iba zabezpečenému softvéru.

3.3

Radič DDR3/DDR3L/LPDDR2/LPDDR3 (DDRCTRL)

DDRCTRL v kombinácii s DDRPHYC poskytuje kompletné riešenie pamäťového rozhrania pre pamäťový subsystém DDR. · Jedno 64-bitové rozhranie AMBA so 4 AXI portami (XPI) · AXI hodiny asynchrónne s radičom · DDR pamäťový šifrovací engine (DDRMCE) s funkciou AES-128 a zápisom DDR za behu
šifrovanie/dešifrovanie čítania. · Podporované štandardy:
Špecifikácia JEDEC DDR3 SDRAM, JESD79-3E pre DDR3/3L so 16-bitovým rozhraním
Špecifikácia JEDEC LPDDR2 SDRAM, JESD209-2E pre LPDDR2 so 16-bitovým rozhraním
Špecifikácia JEDEC LPDDR3 SDRAM, JESD209-3B pre LPDDR3 so 16-bitovým rozhraním
· Pokročilý plánovač a generátor príkazov SDRAM · Programovateľná plná šírka dát (16-bitová) alebo polovičná šírka dát (8-bitová) · Pokročilá podpora QoS s tromi triedami prevádzky pri čítaní a dvoma triedami prevádzky pri zápise · Možnosti na zabránenie nedostatku prevádzky s nižšou prioritou · Zaručená koherencia pre zápis po čítaní (WAR) a čítanie po zápise (RAW) pri
Porty AXI · Programovateľná podpora pre možnosti dĺžky burstov (4, 8, 16) · Kombinovanie zápisov, ktoré umožňuje kombinovať viacero zápisov na rovnakú adresu do jedného
jeden zápis · konfigurácia s jednou hodnosťou

DS13875 Rev 5

21/219
48

Funkčný koniecview

STM32MP133C/F

· Podpora automatického vypnutia a skončenia napájania SDRAM v dôsledku nedostavenia transakcie počas programovateľného času
· Podpora automatického zastavenia hodín (LPDDR2/3) pri vstupe a výstupe z dôvodu nedostavenia transakcie
· Podpora automatického režimu nízkej spotreby energie spôsobeného nedostatkom prijatia transakcie počas programovateľného času prostredníctvom hardvérového rozhrania nízkej spotreby energie
· Programovateľná politika stránkovania · Podpora automatického alebo softvérovo riadeného samoobnovovacieho vstupu a výstupu · Podpora hlbokého vypnutia a výstupu riadeného softvérom (LPDDR2 a
LPDDR3) · Podpora explicitných aktualizácií registrov režimu SDRAM pod softvérovou kontrolou · Flexibilná logika mapovača adries umožňujúca mapovanie riadkov, stĺpcov, špecifických pre danú aplikáciu
bity banky · Možnosti ovládania obnovovania voliteľné používateľom · Blok priradený k DDRPERFM na pomoc pri monitorovaní a ladení výkonu
DDRCTRL a DDRPHYC je možné definovať (v ETZPC) ako prístupné iba zabezpečenému softvéru.
Hlavné vlastnosti DDRMCE (DDR pamäťový šifrovací engine) sú uvedené nižšie: · Rozhrania master/slave systémovej zbernice AXI (64-bitové) · Priame šifrovanie (pre zápisy) a dešifrovanie (pre čítanie) založené na vstavanom firewalle
programovanie · Dva režimy šifrovania na región (maximálne jeden región): žiadne šifrovanie (režim obídenia),
režim blokovej šifry · Začiatok a koniec oblastí definovaných s granularitou 64 kB · Predvolené filtrovanie (región 0): akýkoľvek udelený prístup · Filtrovanie prístupu k oblasti: žiadne
Podporovaná bloková šifra: AES Podporovaný režim reťazenia · Blokový režim so šifrou AES je kompatibilný s režimom ECB špecifikovaným v štandarde pokročilého šifrovania (AES) publikácie NIST FIPS 197 s priradenou funkciou odvodenia kľúča založenou na algoritme Keccak-400 zverejnenom na https://keccak.team weblokalita. · Jedna sada registrov hlavných kľúčov, ktoré sú uzamykateľné a umožňujú len zápis · Konfiguračný port AHB s privilegovaným prístupom

22/219

DS13875 Rev 5

STM32MP133C/F

Funkčný koniecview

3.4

Radič adresného priestoru TrustZone pre DDR (TZC)

TZC sa používa na filtrovanie prístupov na čítanie/zápis k radiču DDR podľa oprávnení TrustZone a podľa nezabezpečeného hlavného zariadenia (NSAID) až na deviatich programovateľných regiónoch: · Konfigurácia podporovaná iba dôveryhodným softvérom · Jedna filtračná jednotka · Deväť regiónov:
Región 0 je vždy povolený a pokrýva celý rozsah adries. Regióny 1 až 8 majú programovateľnú základnú/koncovú adresu a možno ich priradiť...
ľubovoľný jeden alebo oba filtre. · Bezpečné a nezabezpečené prístupové oprávnenia naprogramované pre každú oblasť · Nezabezpečené prístupy filtrované podľa NSAID · Oblasti riadené rovnakým filtrom sa nesmú prekrývať · Režimy zlyhania s chybou a/alebo prerušením · Schopnosť akceptácie = 256 · Logika bránového strážcu na povolenie a zakázanie každého filtra · Špekulatívne prístupy

DS13875 Rev 5

23/219
48

Funkčný koniecview

STM32MP133C/F

3.5

Režimy bootovania

Pri spustení je zdroj bootovania používaný internou bootovacou ROM vybraný pomocou pinu BOOT a bajtov OTP.

Tabuľka 2. Režimy zavádzania

BOOT2 BOOT1 BOOT0 Počiatočný bootovací režim

Komentáre

Čakajte na prichádzajúce pripojenie:

0

0

0

UART a USB(1)

USART3/6 a UART4/5/7/8 na predvolených pinoch

Vysokorýchlostné USB zariadenie na pinoch OTG_HS_DP/DM (2)

0

0

1 Sériový NOR flash (3) Sériový NOR flash na QUADSPI (5)

0

1

0

e·MMC(3)

e·MMC na SDMMC2 (predvolené)(5)(6)

0

1

1

NAND flash pamäť(3)

SLC NAND flash na FMC

1

0

0

Vývojové spustenie (bez spustenia z flash pamäte)

Používa sa na získanie ladiacej pamäte bez bootovania z flash pamäte (4)

1

0

1

SD karta (3)

SD karta na SDMMC1 (predvolené)(5)(6)

Čakajte na prichádzajúce pripojenie:

1

1

0 UART a USB(1)(3) USART3/6 a UART4/5/7/8 na predvolených pinoch

Vysokorýchlostné USB zariadenie na pinoch OTG_HS_DP/DM (2)

1

1

1 sériová pamäť NAND flash (3) sériová pamäť NAND flash na QUADSPI (5)

1. Dá sa vypnúť nastavením OTP. 2. USB vyžaduje hodiny/kryštál HSE (podporované frekvencie s nastavením OTP a bez neho nájdete v AN5474). 3. Zdroj zavádzania je možné zmeniť nastaveniami OTP (napríkladamp4. Počiatočné spustenie na SD kartu, potom e·MMC s nastaveniami OTP). 7. Jadro Cortex®-A13 v nekonečnej slučke s prepínaním PA5. 6. Predvolené piny je možné zmeniť pomocou OTP. XNUMX. Alternatívne je možné pomocou OTP vybrať iné rozhranie SDMMC ako toto predvolené.

Hoci sa bootovanie na nízkej úrovni vykonáva pomocou interných hodín, softvérové ​​balíky dodávané spoločnosťou ST, ako aj hlavné externé rozhrania, ako napríklad DDR, USB (ale nielen), vyžadujú pripojenie kryštálu alebo externého oscilátora na piny HSE.
Obmedzenia a odporúčania týkajúce sa pripojenia pinov HSE a podporovaných frekvencií nájdete v dokumente RM0475 „Pokročilé 32-bitové MPU STM13MP32xx založené na architektúre Arm®“ alebo v dokumente AN5474 „Začíname s vývojom hardvéru liniek STM32MP13xx“.

24/219

DS13875 Rev 5

STM32MP133C/F

Funkčný koniecview

3.6

Správa napájania

3.6.1
Pozor:

Schéma napájania
· VDD je hlavný zdroj pre I/O a interné časti sú napájané aj počas pohotovostného režimu. Užitočné napätietagRozsah je 1.71 V až 3.6 V (typicky 1.8 V, 2.5 V, 3.0 V alebo 3.3 V).
VDD_PLL a VDD_ANA musia byť zapojené do hviezdy s VDD. · VDDDCPU je vyhradený obvod pre procesor Cortex-A7.tagponuka, ktorej hodnota závisí od
požadovaná frekvencia CPU. 1.22 V až 1.38 V v prevádzkovom režime. VDD musí byť prítomné pred VDDDCPU. · VDDCORE je hlavný digitálny zdrojtage a zvyčajne sa vypne počas pohotovostného režimu. HlasitosťtagRozsah je v prevádzkovom režime 1.21 V až 1.29 V. VDD musí byť prítomné pred VDDCORE. · Pin VBAT je možné pripojiť k externej batérii (1.6 V < VBAT < 3.6 V). Ak sa nepoužíva externá batéria, tento pin musí byť pripojený k VDD. · VDDA je analógový (ADC/VREF), napájacie napätietage (1.62 V až 3.6 V). Použitie interného VREF+ vyžaduje VDDA rovné alebo vyššie ako VREF+ + 0.3 V. · Pin VDDA1V8_REG je výstup interného regulátora, interne pripojený k USB PHY a USB PLL. Interný regulátor VDDA1V8_REG je štandardne zapnutý a možno ho ovládať softvérom. Počas pohotovostného režimu je vždy vypnutý.
Konkrétny pin BYPASS_REG1V8 nesmie nikdy zostať voľný. Musí byť pripojený buď k VSS, alebo k VDD, aby sa aktivovalo alebo deaktivovalo napájanie.tage regulátor. Keď VDD = 1.8 V, malo by sa nastaviť BYPASS_REG1V8. · Pin VDDA1V1_REG je výstup interného regulátora, interne pripojený k USB PHY. Interný regulátor VDDA1V1_REG je štandardne zapnutý a možno ho ovládať softvérom. Počas pohotovostného režimu je vždy vypnutý.
· VDD3V3_USBHS je vysokorýchlostný USB zdroj.tagRozsah e je od 3.07 V do 3.6 V.
VDD3V3_USBHS nesmie byť prítomný, pokiaľ nie je prítomný VDDA1V8_REG, inak môže dôjsť k trvalému poškodeniu STM32MP133C/F. Toto musí byť zabezpečené poradím PMIC alebo externým komponentom v prípade implementácie napájania z diskrétnych komponentov.
· VDDSD1 a VDDSD2 sú napájacie zdroje pre SD karty SDMMC1 a SDMMC2 na podporu ultrarýchlostného režimu.
· VDDQ_DDR je napájanie DDR IO. 1.425 V až 1.575 V pre rozhranie pamätí DDR3 (typicky 1.5 V)
1.283 V až 1.45 V pre rozhranie pamätí DDR3L (typicky 1.35 V)
1.14 V až 1.3 V pre prepojenie pamätí LPDDR2 alebo LPDDR3 (typicky 1.2 V)
Počas fáz zapínania a vypínania sa musia dodržiavať nasledujúce požiadavky na poradie napájania:
· Keď je VDD pod 1 V, ostatné napájacie zdroje (VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR) musia zostať pod VDD + 300 mV.
· Keď je VDD nad 1 V, všetky zdroje napájania sú nezávislé.
Počas fázy výpadku napájania sa môže napätie VDD dočasne znížiť v porovnaní s inými zdrojmi, iba ak energia dodávaná do STM32MP133C/F zostane pod 1 mJ. To umožňuje vybíjanie externých oddeľovacích kondenzátorov s rôznymi časovými konštantami počas prechodovej fázy výpadku napájania.

DS13875 Rev 5

25/219
48

Funkčný koniecview
V 3.6
VBOR0 1

Obrázok 2. Postupnosť zapnutia/vypnutia

STM32MP133C/F

VDDX(1) VDD

3.6.2
Poznámka: 26/219

0.3

Zapnutie

Prevádzkový režim

Vypnut

čas

Neplatná zásobovacia oblasť

VDDX < VDD + 300 mV

VDDX nezávislé od VDD

MSv47490V1

1. VDDX označuje akýkoľvek zdroj napájania spomedzi VDDCORE, VDDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR.

Dozorca napájania

Zariadenia majú integrovaný obvod pre resetovanie pri zapnutí (POR)/resetovanie pri vypnutí (PDR) spojený s obvodom pre resetovanie pri znížení napätia (BOR):
· Reset po zapnutí (POR)
Dozor POR monitoruje napájanie VDD a porovnáva ho s pevnou prahovou hodnotou. Zariadenia zostávajú v režime resetovania, keď je VDD pod touto prahovou hodnotou, · Reset pri výpadku napájania (PDR)
Dozor PDR monitoruje napájanie VDD. Reset sa vygeneruje, keď VDD klesne pod pevnú prahovú hodnotu.
· Resetovanie pri výpadku prúdu (BOR)
Dozor BOR monitoruje napájanie VDD. Prostredníctvom voliteľných bajtov je možné nakonfigurovať tri prahové hodnoty BOR (od 2.1 do 2.7 V). Keď VDD klesne pod túto prahovú hodnotu, vygeneruje sa reset.
· Resetovanie pri zapnutí VDDCORE (POR_VDDCORE) Dozor POR_VDDCORE monitoruje napájanie VDDCORE a porovnáva ho s pevnou prahovou hodnotou. Doména VDDCORE zostáva v režime resetovania, keď je VDDCORE pod touto prahovou hodnotou.
· Reset pri vypnutí VDDCORE (PDR_VDDCORE) Dozor PDR_VDDCORE monitoruje napájanie VDDCORE. Reset domény VDDCORE sa vygeneruje, keď VDDCORE klesne pod pevnú prahovú hodnotu.
· Resetovanie VDDCPU pri zapnutí (POR_VDDCPU) Dozor POR_VDDCPU monitoruje napájanie VDDCPU a porovnáva ho s pevnou prahovou hodnotou. Doména VDDCPU zostáva v režime resetovania, keď je VDDCORE pod touto prahovou hodnotou.
Pin PDR_ON je vyhradený pre výrobné testy spoločnosti STMicroelectronics a v aplikácii musí byť vždy pripojený k VDD.

DS13875 Rev 5

STM32MP133C/F

Funkčný koniecview

3.7

Stratégia nízkej spotreby energie

Existuje niekoľko spôsobov, ako znížiť spotrebu energie na STM32MP133C/F: · Znížte dynamickú spotrebu energie spomalením hodín CPU a/alebo
hodiny matice zbernice a/alebo ovládanie jednotlivých periférnych hodín. · Znížte spotrebu energie, keď je CPU v nečinnosti, výberom medzi dostupnými nízkofrekvenčnými
režimy napájania podľa potrieb používateľskej aplikácie. To umožňuje dosiahnuť najlepší kompromis medzi krátkym časom spustenia, nízkou spotrebou energie a dostupnými zdrojmi prebudenia. · Použite DVFS (dynamické nastavenie hlasitosti)tagprevádzkové body e a škálovania frekvencie), ktoré priamo riadia frekvenciu hodín CPU, ako aj výstupné napájanie VDDCPU.
Prevádzkové režimy umožňujú riadenie distribúcie hodín medzi rôzne časti systému a napájania systému. Prevádzkový režim systému je riadený subsystémom MPU.
Režimy nízkej spotreby energie podsystému MPU sú uvedené nižšie: · CSleep: Taktovanie CPU je zastavené a periférne zariadenia pracujú ako
predtým nastavené v RCC (reset a ovládač hodín). · CStop: Hodiny periférnych zariadení CPU sú zastavené. · CStandby: VDDCPU OFF
Do režimov nízkej spotreby energie CSleep a CStop prechádza CPU pri vykonávaní inštrukcií WFI (čakanie na prerušenie) alebo WFE (čakanie na udalosť).
Dostupné prevádzkové režimy systému sú nasledovné: · Prevádzka (systém na plný výkon, VDDCORE, VDDCPU a hodiny ZAP) · Stop (hodiny VYP) · LP-Stop (hodiny VYP) · LPLV-Stop (hodiny VYP, úroveň napájania VDDCORE a VDDCPU môže byť znížená) · LPLV-Stop2 (VDDCPU VYP, VDDCORE znížené a hodiny VYP) · Pohotovostný režim (VDDCPU, VDDCORE a hodiny VYP)

Tabuľka 3. Režim napájania systému verzus CPU

Režim napájania systému

CPU

Režim chodu

CRun alebo CSleep

Režim zastavenia Režim LP-Stop Režim LPLV-Stop Režim LPLV-Stop2
Pohotovostný režim

CZastavenie alebo CPohotovostný režim CPohotovostný režim

3.8

Reset a ovládač hodín (RCC)

Riadiaca jednotka hodín a resetu riadi generovanie všetkých hodín, ako aj hradlovanie hodín a riadenie resetov systému a periférií. RCC poskytuje vysokú flexibilitu pri výbere zdrojov hodín a umožňuje použitie prevodových pomerov hodín na zlepšenie spotreby energie. Okrem toho na niektorých komunikačných perifériách, ktoré sú schopné pracovať s...

DS13875 Rev 5

27/219
48

Funkčný koniecview

STM32MP133C/F

3.8.1 3.8.2

dvoch rôznych hodinových domén (buď hodín rozhrania zbernice alebo periférnych hodín jadra), systémovú frekvenciu je možné zmeniť bez zmeny prenosovej rýchlosti.
Správa hodín
Zariadenia obsahujú štyri interné oscilátory, dva oscilátory s externým kryštálom alebo rezonátorom, tri interné oscilátory s rýchlym štartom a štyri PLL obvody.
RCC prijíma nasledujúce vstupy zdrojov hodinových signálov: · Interné oscilátory:
64 MHz HSI hodinový signál (presnosť 1 %) 4 MHz CSI hodinový signál 32 kHz LSI hodinový signál · Externé oscilátory: 8 – 48 MHz HSE hodinový signál 32.768 kHz LSE hodinový signál
RCC poskytuje štyri PLL: · PLL1 vyhradený pre taktovanie CPU · PLL2 poskytujúci:
hodiny pre AXI-SS (vrátane mostíkov APB4, APB5, AHB5 a AHB6) hodiny pre rozhranie DDR · PLL3 poskytujúci: hodiny pre viacvrstvovú AHB a maticu periférnych zberníc (vrátane APB1,
APB2, APB3, APB6, AHB1, AHB2 a AHB4) jadrové hodiny pre periférie · PLL4 určený na generovanie jadrových hodín pre rôzne periférie
Systém sa spustí s hodinami HSI. Používateľská aplikácia si potom môže vybrať konfiguráciu hodín.
Zdroje obnovenia systému
Reset pri zapnutí inicializuje všetky registre okrem ladiacieho registra, časti RCC, časti RTC a registrov stavu regulátora napájania, ako aj domény záložného napájania.
Reset aplikácie sa generuje z jedného z nasledujúcich zdrojov: · reset z NRST bloku · reset zo signálu POR a PDR (všeobecne nazývaný reset pri zapnutí) · reset z BOR (všeobecne nazývaný pokles napätia) · reset z nezávislého watchdogu 1 · reset z nezávislého watchdogu 2 · reset softvérového systému z Cortex-A7 (CPU) · porucha na HSE, keď je aktivovaná funkcia zabezpečenia hodín
Systémový reset je generovaný z jedného z nasledujúcich zdrojov: · reset aplikácie · reset zo signálu POR_VDDCORE · prechod z pohotovostného režimu do režimu prevádzky

28/219

DS13875 Rev 5

STM32MP133C/F

Funkčný koniecview

Reset procesora MPU sa generuje z jedného z nasledujúcich zdrojov: · reset systému · vždy, keď MPU ukončí režim CStandby · softvérový reset MPU z procesora Cortex-A7 (CPU)

3.9

Univerzálne vstupy/výstupy (GPIO)

Každý z pinov GPIO je možné softvérovo nakonfigurovať ako výstup (push-pull alebo open-drain, s alebo bez pull-up alebo pull-down), ako vstup (s alebo bez pull-up alebo pull-down) alebo ako periférnu alternatívnu funkciu. Väčšina pinov GPIO je zdieľaná s digitálnymi alebo analógovými alternatívnymi funkciami. Všetky GPIO sú schopné zvládať vysoký prúd a majú výber rýchlosti pre lepšiu reguláciu vnútorného šumu, spotreby energie a elektromagnetického vyžarovania.
Po resete sú všetky GPIO v analógovom režime, aby sa znížila spotreba energie.
Konfiguráciu I/O je možné v prípade potreby uzamknúť dodržaním špecifickej postupnosti, aby sa predišlo falošnému zápisu do registrov I/O.
Všetky piny GPIO je možné individuálne nastaviť ako zabezpečené, čo znamená, že softvérové ​​prístupy k týmto GPIO a pridruženým perifériám definovaným ako zabezpečené sú obmedzené na zabezpečený softvér bežiaci na CPU.

3.10
Poznámka:

Ochranný ovládač TrustZone (ETZPC)
ETZPC sa používa na konfiguráciu zabezpečenia TrustZone pre hlavné a podriadené zbernice s programovateľnými bezpečnostnými atribútmi (zabezpečené zdroje). Napríklad: · Je možné naprogramovať veľkosť zabezpečenej oblasti SYSRAM na čipe. · Periférie AHB a APB je možné nastaviť ako zabezpečené alebo nezabezpečené. · Pamäť AHB SRAM je možné nastaviť ako zabezpečenú alebo nezabezpečenú.
Predvolene sú pamäte SYSRAM, AHB SRAM a zabezpečené periférie nastavené iba na zabezpečený prístup, takže nie sú prístupné nezabezpečeným master zariadeniam, ako napríklad DMA1/DMA2.

DS13875 Rev 5

29/219
48

Funkčný koniecview

STM32MP133C/F

3.11

Matica prepojenia zbernice
Zariadenia sú vybavené maticou zbernice AXI, jednou hlavnou maticou zbernice AHB a mostíkmi zbernice, ktoré umožňujú prepojenie hlavných zberníc s podriadenými zbernicami (pozri obrázok nižšie, bodky predstavujú povolené pripojenia master/slave).
Obrázok 3. Matica zbernice STM32MP133C/F

MDMA

SDMMC2

SDMMC1

DBG z prepojovacieho zariadenia MLAHB USBH

CPU

ETH1 ETH2

128-bitový

AXIM

M9

M0

M1 M2

M3

M11

M4

M5

M6

M7

S0

S1 S2 S3 S4 S5 S6 S7 S8 S9

Predvolený podriadený AXIMC

NIC-400 AXI 64 bitov 266 MHz – 10 master / 10 slave

Z prepojenia AXIM DMA1 DMA2 USBO DMA3

M0

M1 M2

M3 M4

M5

M6 M7

S0

S1

S2

S3

Prepojovací kábel S4 S5 AHB 32 bitov 209 MHz – 8 hlavných jednotiek / 6 podriadených jednotiek

DDRCTRL 533 MHz AHB mostík k AHB6 k prepojeniu MLAHB FMC/NAND QUADSPI SYSRAM 128 KB ROM 128 KB AHB mostík k AHB5 APB mostík k APB5 APB mostík k DBG APB
Synchrónny hlavný port AXI 64 Synchrónny podriadený port AXI 64 Asynchrónny hlavný port AXI 64 Asynchrónny podriadený port AXI 64 Synchrónny hlavný port AHB 32 Synchrónny podriadený port AHB 32 Synchrónny hlavný port AHB 32 asynchrónny podriadený port AHB 32
Premosťovač k AHB2 SRAM1 SRAM2 SRAM3 Prepojovací mostík k AXIM Premosťovač k AHB4
MSv67511V2

MLAHB

30/219

DS13875 Rev 5

STM32MP133C/F

Funkčný koniecview

3.12

DMA ovládače
Zariadenia sú vybavené nasledujúcimi modulmi DMA na odľahčenie aktivity CPU: · hlavný priamy prístup k pamäti (MDMA)
MDMA je vysokorýchlostný DMA radič, ktorý je zodpovedný za všetky typy prenosov pamäte (z periférie do pamäte, z pamäte do pamäte, z pamäte do periférie) bez akejkoľvek akcie CPU. Je vybavený hlavným AXI rozhraním. MDMA sa dokáže prepojiť s ostatnými DMA radičmi a rozšíriť tak štandardné možnosti DMA alebo priamo spravovať požiadavky periférneho DMA. Každý z 32 kanálov môže vykonávať blokové prenosy, opakované blokové prenosy a prenosy prepojených zoznamov. MDMA je možné nastaviť na vykonávanie zabezpečených prenosov do zabezpečených pamätí. · tri DMA radiče (nezabezpečené DMA1 a DMA2 plus zabezpečený DMA3) Každý radič má dvojportový AHB, čo predstavuje celkovo 16 nezabezpečených a osem zabezpečených DMA kanálov na vykonávanie blokových prenosov založených na FIFO.
Dve jednotky DMAMUX multiplexujú a smerujú požiadavky periférií DMA do troch radičov DMA s vysokou flexibilitou, maximalizujú počet požiadaviek DMA, ktoré bežia súbežne, a zároveň generujú požiadavky DMA z výstupných spúšťačov periférií alebo udalostí DMA.
DMAMUX1 mapuje požiadavky DMA z nezabezpečených periférií na kanály DMA1 a DMA2. DMAMUX2 mapuje požiadavky DMA zo zabezpečených periférií na kanály DMA3.

3.13

Rozšírený radič prerušení a udalostí (EXTI)
Rozšírený ovládač prerušení a udalostí (EXTI) riadi prebudenie CPU a systému prostredníctvom konfigurovateľných a priamych vstupov udalostí. EXTI poskytuje požiadavky na prebudenie riadiacej jednotke napájania, generuje požiadavky na prerušenie pre GIC a udalosti pre vstup udalostí CPU.
Požiadavky na prebudenie EXTI umožňujú prebudenie systému z režimu Stop a prebudenie CPU z režimov CStop a CStandby.
Generovanie požiadaviek na prerušenie a požiadaviek na udalosť je možné použiť aj v režime Run.
EXTI obsahuje aj výber EXTI IOport.
Každé prerušenie alebo udalosť je možné nastaviť ako zabezpečenú, aby sa prístup obmedzil iba na zabezpečený softvér.

3.14

Výpočtová jednotka kontroly cyklickej redundancie (CRC)
Výpočtová jednotka CRC (cyklická redundancia) sa používa na získanie CRC kódu pomocou programovateľného polynómu.
Okrem iných aplikácií sa techniky založené na CRC používajú na overenie integrity prenosu dát alebo úložiska. V rámci normy EN/IEC 60335-1 ponúkajú prostriedky na overenie integrity flash pamäte. Výpočtová jednotka CRC pomáha pri výpočte podpisu softvéru počas behu, ktorý sa porovnáva s referenčným podpisom vygenerovaným v čase pripojenia a uloženým na danom mieste v pamäti.

DS13875 Rev 5

31/219
48

Funkčný koniecview

STM32MP133C/F

3.15

Flexibilný pamäťový radič (FMC)
Hlavné vlastnosti ovládača FMC sú nasledovné: · Rozhranie so zariadeniami mapovanými na statickú pamäť vrátane:
NOR flash pamäť Statická alebo pseudostatická pamäť s náhodným prístupom (SRAM, PSRAM) NAND flash pamäť so 4-bitovým/8-bitovým hardvérovým ECC BCH · 8-, 16-bitová šírka dátovej zbernice · Nezávislé riadenie výberu čipu pre každú pamäťovú banku · Nezávislá konfigurácia pre každú pamäťovú banku · Zápis FIFO
Konfiguračné registre FMC je možné zabezpečiť.

3.16

Duálne pamäťové rozhranie Quad-SPI (QUADSPI)
QUADSPI je špecializované komunikačné rozhranie zamerané na jednoduché, dvojité alebo štvorité SPI flash pamäte. Môže pracovať v ktoromkoľvek z nasledujúcich troch režimov: · Nepriamy režim: všetky operácie sa vykonávajú pomocou registrov QUADSPI. · Režim dotazovania stavu: stavový register externej flash pamäte sa periodicky číta a
V prípade nastavenia príznaku môže byť vygenerované prerušenie. · Režim mapovania pamäte: externá flash pamäť je namapovaná do adresného priestoru
a systém ho vníma ako internú pamäť.
Priepustnosť aj kapacitu je možné zdvojnásobiť pomocou režimu dual-flash, kde sa súčasne pristupuje k dvom štvorjadrovým SPI flash pamätiam.
QUADSPI je spojený s blokom oneskorenia (DLYBQS), ktorý umožňuje podporu externých dátových frekvencií nad 100 MHz.
Konfiguračné registre QUADSPI môžu byť zabezpečené, rovnako ako ich blok oneskorenia.

3.17

Analógovo-digitálne prevodníky (ADC1, ADC2)
Zariadenia obsahujú dva analógovo-digitálne prevodníky, ktorých rozlíšenie je možné konfigurovať na 12-, 10-, 8- alebo 6-bitové. Každý ADC zdieľa až 18 externých kanálov a vykonáva konverzie v režime jednorazového signálu alebo v režime skenovania. V režime skenovania sa automatická konverzia vykonáva na vybranej skupine analógových vstupov.
Oba ADC majú zabezpečené zbernicové rozhrania.
Každý ADC môže byť obsluhovaný radičom DMA, čo umožňuje automatický prenos hodnôt prevedených ADC do cieľového umiestnenia bez akéhokoľvek softvérového zásahu.
Okrem toho dokáže analógová funkcia watchdog presne monitorovať premenený objem.tage jedného, ​​niektorých alebo všetkých vybraných kanálov. Prerušenie sa generuje, keď prevedený objtage je mimo naprogramovaných prahových hodnôt.
Aby sa synchronizovala A/D konverzia a časovače, ADC môžu byť spustené ktorýmkoľvek z časovačov TIM1, TIM2, TIM3, TIM4, TIM6, TIM8, TIM15, LPTIM1, LPTIM2 a LPTIM3.

32/219

DS13875 Rev 5

STM32MP133C/F

Funkčný koniecview

3.18

Snímač teploty
Zariadenia majú vstavaný teplotný senzor, ktorý generuje objemtage (VTS), ktorá sa lineárne mení s teplotou. Tento teplotný senzor je interne pripojený k ADC2_INP12 a dokáže merať teplotu okolia zariadenia v rozsahu od 40 do +125 °C s presnosťou ±2 %.
Teplotný senzor má dobrú linearitu, ale na dosiahnutie dobrej celkovej presnosti merania teploty je potrebné ho kalibrovať. Keďže offset teplotného senzora sa mení v závislosti od čipu v dôsledku procesných zmien, nekalibrovaný interný teplotný senzor je vhodný pre aplikácie, ktoré detekujú iba zmeny teploty. Pre zlepšenie presnosti merania teplotného senzora je každé zariadenie individuálne kalibrované z výroby pomocou ST. Údaje o kalibrácii teplotného senzora z výroby sú uložené pomocou ST v oblasti OTP, ktorá je prístupná iba v režime čítania.

3.19

Digitálny teplotný senzor (DTS)
Zariadenia majú zabudovaný teplotný senzor s frekvenčným výstupom. DTS počíta frekvenciu na základe LSE alebo PCLK, aby poskytol informácie o teplote.
Podporované sú nasledujúce funkcie: · generovanie prerušenia pri teplotnom prahu · generovanie signálu prebudenia pri teplotnom prahu

3.20
Poznámka:

Operácia VBAT
Napájacia doména VBAT obsahuje RTC, záložné registre a záložnú SRAM.
Aby sa optimalizovala výdrž batérie, táto napájacia doména je dodávaná z VDD, keď je k dispozícii, alebo z Volt.tagNapätie e sa aplikuje na pin VBAT (keď nie je prítomné napájanie VDD). Napájanie VBAT sa prepne, keď PDR zistí, že napätie VDD kleslo pod úroveň PDR.
ZvtagNapätie na pine VBAT môže byť zabezpečené externou batériou, superkondenzátorom alebo priamo z VDD. V druhom prípade nie je režim VBAT funkčný.
Prevádzka VBAT sa aktivuje, keď nie je prítomné VDD.
Žiadna z týchto udalostí (externé prerušenia, TAMP udalosť alebo alarm/udalosti RTC) sú schopné priamo obnoviť napájanie VDD a vynútiť vypnutie zariadenia z prevádzky VBAT. Napriek tomu TAMP Udalosti a alarmy/udalosti RTC sa dajú použiť na generovanie signálu do externého obvodu (zvyčajne PMIC), ktorý dokáže obnoviť napájanie VDD.

DS13875 Rev 5

33/219
48

Funkčný koniecview

STM32MP133C/F

3.21

Voltagreferenčný buffer (VREFBUF)
Zariadenia majú vstavaný objemtagreferenčný buffer, ktorý možno použiť ako objemovýtagreferencia pre ADC a tiež ako objemtagreferencia pre externé komponenty cez pin VREF+. VREFBUF môže byť zabezpečený. Interný VREFBUF podporuje štyri voltytages: · 1.65 V · 1.8 V · 2.048 V · 2.5 V Externý zdroj napätiatagReferencia môže byť zabezpečená cez pin VREF+, keď je interný VREFBUF vypnutý.
Obrázok 4. Zvtage referenčný buffer

VREFINT

+

–

VREF+

VSSA

MSv64430V1

3.22

Digitálny filter pre sigma-delta modulátor (DFSDM)
Zariadenia obsahujú jeden DFSDM s podporou dvoch modulov digitálnych filtrov a štyroch externých vstupných sériových kanálov (transceiverov) alebo alternatívne štyroch interných paralelných vstupov.
DFSDM pripája externé modulátory k zariadeniu a vykonáva digitálne filtrovanie prijatých dátových tokov. Modulátory sa používajú na prevod analógových signálov na digitálno-sériové toky, ktoré tvoria vstupy DFSDM.
DFSDM dokáže tiež prepojiť mikrofóny s PDM (moduláciou pulznej hustoty) a vykonávať konverziu a filtrovanie PDM na PCM (hardvérovo akcelerované). DFSDM ponúka voliteľné paralelné vstupy dátového toku z ADC alebo z pamäte zariadenia (prostredníctvom prenosov DMA/CPU do DFSDM).
Transceivery DFSDM podporujú niekoľko formátov sériového rozhrania (na podporu rôznych modulátorov). Moduly digitálnych filtrov DFSDM vykonávajú digitálne spracovanie podľa užívateľom definovaných parametrov filtra s konečným rozlíšením ADC až 24 bitov.

34/219

DS13875 Rev 5

STM32MP133C/F

Funkčný koniecview

Periférne zariadenie DFSDM podporuje: · Štyri multiplexované vstupné digitálne sériové kanály:
konfigurovateľné SPI rozhranie na pripojenie rôznych modulátorov konfigurovateľné 1-vodičové rozhranie s Manchester kódovaním PDM (modulácia pulznej hustoty) mikrofónový vstup maximálna vstupná taktovacia frekvencia až 20 MHz (10 MHz pre Manchester kódovanie) taktovací výstup pre modulátory (0 až 20 MHz) · Alternatívne vstupy zo štyroch interných digitálnych paralelných kanálov (rozlíšenie vstupu až 16 bitov): interné zdroje: dáta ADC alebo pamäťové dátové toky (DMA) · Dva digitálne filtračné moduly s nastaviteľným digitálnym spracovaním signálu: Sincx filter: poradie/typ filtra (1 až 5), overlockyampintegrátor pomeru Ling (1 až 1024): oversamppomer prevodovky (1 až 256) · Rozlíšenie výstupných dát až 24 bitov, formát výstupných dát so znamienkom · Automatická korekcia posunu dát (posun uložený používateľom v registri) · Nepretržitá alebo jednoduchá konverzia · Začiatok konverzie spúšťaný: softvérovým spúšťačom, internými časovačmi, externými udalosťami, začiatkom konverzie synchrónne s prvým modulom digitálneho filtra (DFSDM) · Analógový watchdog s funkciou: prahové registre pre nízke a vysoké hodnoty dát, vyhradený konfigurovateľný digitálny filter Sincx (poradie = 1 až 3,
oversampPomer prevodu = 1 až 32) vstup z konečných výstupných dát alebo z vybraných vstupných digitálnych sériových kanálov, nepretržité monitorovanie nezávisle od štandardnej konverzie · Detektor skratu na detekciu nasýtených analógových vstupných hodnôt (dolný a horný rozsah): až 8-bitový čítač na detekciu 1 až 256 po sebe idúcich núl alebo jednotiek v sériovom dátovom toku, nepretržité monitorovanie každého vstupného sériového kanála · Generovanie signálu prerušenia pri udalosti analógového watchdogu alebo pri udalosti detektora skratu · Detektor extrémov: ukladanie minimálnych a maximálnych hodnôt konečných konverzných dát obnovených softvérom · Schopnosť DMA na čítanie konečných konverzných dát · Prerušenia: koniec konverzie, prebehnutie, analógový watchdog, skrat, absencia vstupných hodín sériového kanála · „Bežné“ alebo „vstreknuté“ konverzie: „bežné“ konverzie je možné vyžiadať kedykoľvek alebo dokonca v nepretržitom režime
bez akéhokoľvek vplyvu na načasovanie „vstreknutých“ konverzií „vstreknuté“ konverzie pre presné načasovanie a s vysokou prioritou konverzie

DS13875 Rev 5

35/219
48

Funkčný koniecview

STM32MP133C/F

3.23

Skutočný generátor náhodných čísel (RNG)
Zariadenia obsahujú jeden generátor náhodných čísel (RNG), ktorý poskytuje 32-bitové náhodné čísla generované integrovaným analógovým obvodom.
Generátor náhodných čísel (RNG) je možné definovať (v ETZPC) ako prístupný iba zabezpečenému softvéru.
Skutočný generátor náhodných čísel (RNG) sa pripája k zabezpečeným perifériám AES a PKA prostredníctvom vyhradenej zbernice (ktorú CPU nedokáže čítať).

3.24

Kryptografické a hašovacie procesory (CRYP, SAES, PKA a HASH)
Zariadenia obsahujú jeden kryptografický procesor, ktorý podporuje pokročilé kryptografické algoritmy, ktoré sú zvyčajne potrebné na zabezpečenie dôvernosti, autentifikácie, integrity údajov a nepopierateľnosti pri výmene správ s partnerom.
Zariadenia tiež obsahujú vyhradený zabezpečený 128-bitový a 256-bitový kľúč AES (SAES) odolný voči DPA a hardvérový akcelerátor šifrovania/dešifrovania PKA s vyhradenou hardvérovou zbernicou, ku ktorej CPU nemá prístup.
Hlavné vlastnosti CRYP: · DES/TDES (štandard šifrovania dát/štandard trojitého šifrovania dát): ECB (elektronické
kódová kniha) a algoritmy reťazenia CBC (reťazenie šifrovacích blokov), 64-, 128- alebo 192-bitový kľúč · AES (pokročilý šifrovací štandard): algoritmy reťazenia ECB, CBC, GCM, CCM a CTR (režim počítadla), 128-, 192- alebo 256-bitový kľúč
Hlavné vlastnosti univerzálneho HASH algoritmu: · SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3 (zabezpečené HASH algoritmy) · HMAC
Kryptografický akcelerátor podporuje generovanie požiadaviek DMA.
CRYP, SAES, PKA a HASH je možné definovať (v ETZPC) ako prístupné iba prostredníctvom zabezpečeného softvéru.

3.25

Zavádzanie, zabezpečenie a kontrola jednorazových hesiel (BSEC)
BSEC (boot and security and OTP control) je určený na ovládanie jednorazovo programovateľnej poistkovej skrinky OTP, ktorá sa používa na vstavané energeticky nezávislé úložisko pre konfiguráciu zariadenia a bezpečnostné parametre. Niektoré časti BSEC musia byť nakonfigurované tak, aby boli prístupné iba zabezpečenému softvéru.
BSEC môže použiť OTP slová na uloženie 256-bitového HWKEY pre SAES (zabezpečený AES).

36/219

DS13875 Rev 5

STM32MP133C/F

Funkčný koniecview

3.26

Časovače a strážne psy
Zariadenia obsahujú dva časovače s pokročilým riadením, desať univerzálnych časovačov (z ktorých sedem je zabezpečených), dva základné časovače, päť časovačov s nízkou spotrebou energie, dva watchdogy a štyri systémové časovače v každom Cortex-A7.
Všetky počítadlá časovačov je možné v režime ladenia zmraziť.
V nasledujúcej tabuľke sú porovnané vlastnosti časovačov s pokročilým ovládaním, univerzálnych, základných a nízkopríkonových časovačov.

Typ časovača

Časovač

Tabuľka 4. Porovnanie funkcií časovača

Protirezolúcia
cie

Typ počítadla

Faktor preddeličky

Generovanie požiadaviek DMA

Zachytenie/porovnanie kanálov

Doplnkový výstup

Maximálne rozhranie
hodiny (MHz)

Max
časovač
hodiny (MHz)(1)

Pokročilý TIM1, ovládanie TIM8

16-bitový

Hore, ľubovoľné celé číslo nadol, medzi 1 hore/nadol a 65536

áno

ČAS2 ČAS5

32-bitový

Hore, ľubovoľné celé číslo nadol, medzi 1 hore/nadol a 65536

áno

ČAS3 ČAS4

16-bitový

Hore, ľubovoľné celé číslo nadol, medzi 1 hore/nadol a 65536

áno

Akékoľvek celé číslo

TIM12(2) 16-bitový

Medzi 1

Nie

generál

a 65536

účel

TIM13(2) TIM14(2)

16-bitový

Ľubovoľné celé číslo medzi 1
a 65536

Nie

Akékoľvek celé číslo

TIM15(2) 16-bitový

Medzi 1

áno

a 65536

TIM16(2) TIM17(2)

16-bitový

Ľubovoľné celé číslo medzi 1
a 65536

áno

Základné

TIM6, TIM7

16-bitový

Ľubovoľné celé číslo medzi 1
a 65536

áno

LPTIM1,

Nízka spotreba energie

LPTIM2(2), LPTIM3(2),
LPTIM4,

16-bitový

1, 2, 4, 8, Hore 16, 32, 64,
128

Nie

LPTIM5

6

4

104.5

209

4

Nie

104.5

209

4

Nie

104.5

209

2

Nie

104.5

209

1

Nie

104.5

209

2

1

104.5

209

1

1

104.5

209

0

Nie

104.5

209

1 3 XNUMX XNUMX (XNUMX)

Nie

104.5 104.5

1. Maximálna frekvencia časovača je až 209 MHz v závislosti od bitu TIMGxPRE v RCC. 2. Zabezpečený časovač. 3. Na LPTIM nie je kanál na zachytávanie.

DS13875 Rev 5

37/219
48

Funkčný koniecview

STM32MP133C/F

3.26.1 3.26.2 3.26.3

Časovače s pokročilým ovládaním (TIM1, TIM8)
Časovače s pokročilým riadením (TIM1, TIM8) možno považovať za trojfázové PWM generátory multiplexované na 6 kanáloch. Majú komplementárne PWM výstupy s programovateľnými vloženými mŕtvymi časmi. Možno ich tiež považovať za kompletné univerzálne časovače. Ich štyri nezávislé kanály možno použiť na: · zachytávanie vstupu · porovnávanie výstupu · generovanie PWM (režimy zarovnané na hrane alebo v strede) · výstup v režime jedného impulzu
Ak sú nakonfigurované ako štandardné 16-bitové časovače, majú rovnaké funkcie ako univerzálne časovače. Ak sú nakonfigurované ako 16-bitové PWM generátory, majú plnú modulačnú schopnosť (0 – 100 %).
Časovač s pokročilým ovládaním môže spolupracovať s univerzálnymi časovačmi prostredníctvom funkcie prepojenia časovača na synchronizáciu alebo reťazenie udalostí.
TIM1 a TIM8 podporujú nezávislé generovanie požiadaviek DMA.
Univerzálne časovače (TIM2, TIM3, TIM4, TIM5, TIM12, TIM13, TIM14, TIM15, TIM16, TIM17)
V zariadeniach STM32MP133C/F je zabudovaných desať synchronizovateľných časovačov na všeobecné použitie (rozdiely nájdete v tabuľke 4). · TIM2, TIM3, TIM4, TIM5
TIM 2 a TIM5 sú založené na 32-bitovom počítadle s automatickým opätovným načítaním vzostupného/zníženého signálu a 16-bitovej preddeličke, zatiaľ čo TIM3 a TIM4 sú založené na 16-bitovom počítadle s automatickým opätovným načítaním vzostupného/zníženého signálu a 16-bitovej preddeličke. Všetky časovače majú štyri nezávislé kanály pre porovnávanie vstupov/výstupov, PWM alebo výstup v režime jedného impulzu. To umožňuje až 16 porovnávaní/PWM vstupov/výstupov pri najväčších puzdrách. Tieto univerzálne časovače môžu pracovať spoločne alebo s inými univerzálnymi časovačmi a časovačmi s pokročilým riadením TIM1 a TIM8 prostredníctvom funkcie prepojenia časovača pre synchronizáciu alebo reťazenie udalostí. Ktorýkoľvek z týchto univerzálnych časovačov je možné použiť na generovanie PWM výstupov. TIM2, TIM3, TIM4, TIM5 majú všetky nezávislé generovanie požiadaviek DMA. Sú schopné spracovať signály kvadratúrneho (inkrementálneho) enkodéra a digitálne výstupy z jedného až štyroch Hallových senzorov. · TIM12, TIM13, TIM14, TIM15, TIM16, TIM17 Tieto časovače sú založené na 16-bitovom počítadle s automatickým dopĺňaním a 16-bitovom preddeličke. TIM13, TIM14, TIM16 a TIM17 majú jeden nezávislý kanál, zatiaľ čo TIM12 a TIM15 majú dva nezávislé kanály pre vstupné zachytávanie/výstupné porovnávanie, PWM alebo jednopulzný výstup. Môžu byť synchronizované s plnohodnotnými univerzálnymi časovačmi TIM2, TIM3, TIM4, TIM5 alebo použité ako jednoduché časové základne. Každý z týchto časovačov je možné definovať (v ETZPC) ako prístupný iba zabezpečenému softvéru.
Základné časovače (TIM6 a TIM7)
Tieto časovače sa používajú hlavne ako generická 16-bitová časová základňa.
TIM6 a TIM7 podporujú nezávislé generovanie požiadaviek DMA.

38/219

DS13875 Rev 5

STM32MP133C/F

Funkčný koniecview

3.26.4
3.26.5 3.26.6

Časovače s nízkou spotrebou energie (LPTIM1, LPTIM2, LPTIM3, LPTIM4, LPTIM5)
Každý nízkopríkonový časovač má nezávislé hodiny a beží aj v režime Stop, ak je taktovaný LSE, LSI alebo externými hodinami. LPTIMx dokáže prebudiť zariadenie z režimu Stop.
Tieto časovače s nízkou spotrebou energie podporujú nasledujúce funkcie: · 16-bitový vzostupný čítač s 16-bitovým registrom automatického dobíjania · 16-bitový porovnávací register · Konfigurovateľný výstup: impulzný, PWM · Nepretržitý/jednorazový režim · Voliteľné softvérové/hardvérové ​​spúšťanie vstupom · Voliteľný zdroj hodín:
zdroj interných hodín: LSE, LSI, HSI alebo APB externý zdroj hodín cez vstup LPTIM (funguje aj bez interných hodín)
(zdroj beží, používaný aplikáciou počítadla impulzov) · Programovateľný digitálny filter závad · Režim enkodéra
LPTIM2 a LPTIM3 je možné definovať (v ETZPC) ako prístupné iba zabezpečenému softvéru.
Nezávislé dozorné orgány (IWDG1, IWDG2)
Nezávislý watchdog je založený na 12-bitovom downcounteri a 8-bitovom preddeličke. Je taktovaný z nezávislého 32 kHz interného RC (LSI) a keďže pracuje nezávisle od hlavných hodín, môže pracovať v režimoch Stop a Standby. IWDG sa môže použiť ako watchdog na resetovanie zariadenia v prípade problému. Je hardvérovo alebo softvérovo konfigurovateľný prostredníctvom voliteľných bajtov.
IWDG1 je možné definovať (v ETZPC) ako prístupný iba prostredníctvom zabezpečeného softvéru.
Generické časovače (Cortex-A7 CNT)
Generické časovače Cortex-A7 zabudované v Cortex-A7 sú napájané hodnotou z generovania časovania systému (STGEN).
Procesor Cortex-A7 poskytuje nasledujúce časovače: · fyzický časovač na použitie v zabezpečených a nezabezpečených režimoch
Registre pre fyzický časovač sú rozdelené do bánk, aby poskytovali zabezpečené aj nezabezpečené kópie. · virtuálny časovač na použitie v nezabezpečených režimoch · fyzický časovač na použitie v režime hypervízora
Generické časovače nie sú periférne zariadenia mapované na pamäť a sú preto prístupné iba prostredníctvom špecifických inštrukcií koprocesora Cortex-A7 (cp15).

3.27

Generovanie systémového časovača (STGEN)
Generovanie časovania systému (STGEN) generuje hodnotu počítadla času, ktorá poskytuje konzistentný view času pre všetky generické časovače Cortex-A7.

DS13875 Rev 5

39/219
48

Funkčný koniecview

STM32MP133C/F

Generovanie časovania systému má nasledujúce kľúčové vlastnosti: · 64-bitová šírka, aby sa predišlo problémom s prechodom · Začína od nuly alebo programovateľnej hodnoty · Rozhranie APB pre riadenie (STGENC), ktoré umožňuje ukladanie a obnovovanie časovača
počas udalostí výpadku napájania · Rozhranie APB iba na čítanie (STGENR), ktoré umožňuje čítanie hodnoty časovača inými osobami
Bezpečný softvér a ladiace nástroje · Zvyšovanie hodnoty časovača, ktoré je možné zastaviť počas ladenia systému
STGENC možno definovať (v ETZPC) ako prístupný iba zabezpečenému softvéru.

3.28

Hodiny reálneho času (RTC)
RTC poskytuje automatické prebudenie pre správu všetkých režimov nízkej spotreby energie. RTC je nezávislý BCD časovač/počítadlo a poskytuje hodiny/kalendár denného času s programovateľnými prerušeniami alarmu.
RTC obsahuje aj periodický programovateľný príznak prebudenia s možnosťou prerušenia.
Dva 32-bitové registre obsahujú sekundy, minúty, hodiny (12- alebo 24-hodinový formát), deň (deň v týždni), dátum (deň v mesiaci), mesiac a rok, vyjadrené v binárne kódovanom desiatkovom formáte (BCD). Hodnota subsekundy je tiež k dispozícii v binárnom formáte.
Pre zjednodušenie správy softvérových ovládačov je podporovaný binárny režim.
Kompenzácie pre 28-, 29- (priestupný rok), 30- a 31-dňové mesiace sa vykonávajú automaticky. Je možné vykonať aj kompenzáciu letného času.
Ďalšie 32-bitové registre obsahujú programovateľné subsekundy, sekundy, minúty, hodiny, deň a dátum alarmu.
Na kompenzáciu akejkoľvek odchýlky v presnosti kryštálového oscilátora je k dispozícii funkcia digitálnej kalibrácie.
Po resetovaní záložnej domény sú všetky registre RTC chránené pred možnými parazitickými prístupmi na zápis a chránené zabezpečeným prístupom.
Pokiaľ je objem ponukytagAk e zostane v prevádzkovom rozsahu, RTC sa nikdy nezastaví, bez ohľadu na stav zariadenia (režim prevádzky, režim nízkej spotreby energie alebo reset).
Hlavné funkcie RTC sú nasledovné: · Kalendár s podsekundami, sekundami, minútami, hodinami (formát 12 alebo 24), dňom (deň
týždeň), dátum (deň v mesiaci), mesiac a rok · Kompenzácia letného času programovateľná softvérom · Programovateľný alarm s funkciou prerušenia. Alarm môže byť spustený ľubovoľným
kombinácia polí kalendára. · Jednotka automatického prebúdzania generujúca periodický príznak, ktorý spúšťa automatické prebúdzanie
prerušenie · Detekcia referenčných hodín: je možné použiť presnejšie hodiny druhého zdroja (50 alebo 60 Hz)
používa sa na zvýšenie presnosti kalendára. · Presná synchronizácia s externými hodinami pomocou funkcie posunu o menej ako sekundu · Digitálny kalibračný obvod (periodická korekcia počítadla): presnosť 0.95 ppm, dosiahnutá v
kalibračné okno niekoľkých sekúnd

40/219

DS13875 Rev 5

STM32MP133C/F

Funkčný koniecview

· Timestamp funkcia pre ukladanie udalostí · Uloženie SWKEY v záložných registroch RTC s priamym prístupom zbernice k SAE (nie
čitateľné CPU) · Maskovateľné prerušenia/udalosti:
Budík A Budík B Prerušenie budenia Časamp · Podpora TrustZone: plne zabezpečené RTC Budík A, budík B, časovač budenia a časovačamp individuálne zabezpečené alebo nezabezpečené
Kalibrácia RTC konfigurácie vykonaná v zabezpečenej aj nezabezpečenej konfigurácii

3.29

Tamper a záložné registre (TAMP)
32 x 32-bitových záložných registrov sa uchováva vo všetkých režimoch s nízkou spotrebou energie a tiež v režime VBAT. Môžu sa použiť na ukladanie citlivých údajov, pretože ich obsah je chránený...ampdetekčný obvod.
Sedem tampvstupné piny a päť tampVýstupné piny sú k dispozícii pre ochranu protiampdetekcia er. Externý tampPiny er je možné konfigurovať na detekciu hrany, hrany a úrovne, detekciu úrovne s filtrovaním alebo aktívnu detekciu.ampktorý zvyšuje úroveň zabezpečenia automatickou kontrolou, či je tamppiny nie sú zvonka otvorené ani skratované.
TAMP hlavné vlastnosti · 32 záložných registrov (TAMP_BKPxR) implementovaný v doméne RTC, ktorá zostáva
zapnuté pomocou VBAT pri vypnutom napájaní VDD · 12 tampdostupných pinov (sedem vstupov a päť výstupov) · Ľubovoľný tampdetekcia môže generovať časy RTCamp udalosť. · AkákoľvekampDetekcia er vymaže záložné registre. · Podpora TrustZone:
Tampzabezpečená alebo nezabezpečená konfigurácia Záloha zaznamenáva konfiguráciu v troch oblastiach s konfigurovateľnou veľkosťou:
. jedna zabezpečená oblasť na čítanie/zápis . jedna zabezpečená oblasť na čítanie/nezabezpečená oblasť na čítanie . jedna nezabezpečená oblasť na čítanie/zápis · Monotónny počítadlo

3.30

Rozhrania prepojených integrovaných obvodov (I2C1, I2C2, I2C3, I2C4, I2C5)
Zariadenia majú v sebe päť rozhraní I2C.
Rozhranie zbernice I2C zabezpečuje komunikáciu medzi STM32MP133C/F a sériovou zbernicou I2C. Riadi všetky sekvencie, protokoly, arbitráže a časovanie špecifické pre zbernicu I2C.

DS13875 Rev 5

41/219
48

Funkčný koniecview

STM32MP133C/F

Periférne zariadenie I2C podporuje: · Kompatibilita so špecifikáciou zbernice I2C a používateľskou príručkou rev. 5:
Režimy Slave a master, multimaster možnosti Štandardný režim (Sm) s bitovou rýchlosťou až 100 kbit/s Rýchly režim (Fm) s bitovou rýchlosťou až 400 kbit/s Rýchly režim Plus (Fm+) s bitovou rýchlosťou až 1 Mbit/s a výstupným prúdom 20 mA Vstupy/výstupy pohonu 7-bitový a 10-bitový režim adresovania, viacero 7-bitových adries slave Programovateľné časy nastavenia a udržania Voliteľné nastavenie hodín · Kompatibilita so špecifikáciou zbernice riadenia systému (SMBus) rev 2.0: Generovanie a overovanie hardvérového PEC (kontrola chýb paketov) s ACK
Riadenie Podpora protokolu pre rozlíšenie adries (ARP) Upozornenie SMBus · Kompatibilita so špecifikáciou protokolu pre správu napájacieho systému (PMBus™) rev 1.1 · Nezávislé hodiny: výber nezávislých zdrojov hodín, ktoré umožňujú nezávislosť rýchlosti komunikácie I2C od preprogramovania PCLK · Prebudenie z režimu Stop pri zhode adresy · Programovateľné analógové a digitálne filtre šumu · 1-bajtová vyrovnávacia pamäť s funkciou DMA
I2C3, I2C4 a I2C5 je možné definovať (v ETZPC) ako prístupné iba zabezpečenému softvéru.

3.31

Univerzálny synchrónny asynchrónny prijímač a vysielač (USART1, USART2, USART3, USART6 a UART4, UART5, UART7, UART8)
Zariadenia majú štyri zabudované univerzálne synchrónne prijímače a vysielače (USART1, USART2, USART3 a USART6) a štyri univerzálne asynchrónne prijímače a vysielače (UART4, UART5, UART7 a UART8). Súhrn funkcií USARTx a UARTx nájdete v tabuľke nižšie.
Tieto rozhrania poskytujú asynchrónnu komunikáciu, podporu IrDA SIR ENDEC, režim multiprocesorovej komunikácie, režim jednovodičovej polovičnej duplexnej komunikácie a majú funkciu LIN master/slave. Poskytujú hardvérovú správu signálov CTS a RTS a podporu ovládača RS485. Sú schopné komunikovať rýchlosťou až 13 Mbit/s.
USART1, USART2, USART3 a USART6 tiež poskytujú režim inteligentnej karty (v súlade s normou ISO 7816) a komunikačné možnosti podobné SPI.
Všetky USART majú hodinovú doménu nezávislú od hodín CPU, čo umožňuje USARTx prebudiť STM32MP133C/F z režimu Stop s prenosovou rýchlosťou až 200 Kbaud. Udalosti prebudenia z režimu Stop sú programovateľné a môžu byť:
· detekcia štartovacieho bitu
· akýkoľvek prijatý dátový rámec
· špecifický naprogramovaný dátový rámec

42/219

DS13875 Rev 5

STM32MP133C/F

Funkčný koniecview

Všetky rozhrania USART môžu byť obsluhované ovládačom DMA.

Tabuľka 5. Funkcie USART/UART

Režimy/funkcie USART (1)

USART1/2/3/6

UART4/5/7/8

Hardvérové ​​riadenie toku pre modem

X

X

Nepretržitá komunikácia pomocou DMA

X

X

Multiprocesorová komunikácia

X

X

Synchrónny SPI režim (master/slave)

X

–

Režim inteligentnej karty

X

–

Jednovodičová poloduplexná komunikácia IrDA SIR ENDEC blok

X

X

X

X

Režim LIN

X

X

Duálna hodinová doména a prebudenie z režimu nízkej spotreby energie

X

X

Prerušenie časového limitu prijímača Komunikácia Modbus

X

X

X

X

Automatická detekcia prenosovej rýchlosti

X

X

Povoliť ovládač

X

X

Dĺžka dát USART

7, 8 a 9 bitov

1. X = podporované.

USART1 a USART2 je možné definovať (v ETZPC) ako prístupné iba zabezpečenému softvéru.

3.32

Sériové periférne rozhrania (SPI1, SPI2, SPI3, SPI4, SPI5) a integrované zvukové rozhrania (I2S1, I2S2, I2S3, I2S4)
Zariadenia obsahujú až päť rozhraní SPI (SPI2S1, SPI2S2, SPI2S3, SPI2S4 a SPI5), ktoré umožňujú komunikáciu rýchlosťou až 50 Mbit/s v režimoch master a slave, v režimoch half duplex, full duplex a simplex. 3-bitový preddelič poskytuje osem frekvencií režimu master a rámec je konfigurovateľný od 4 do 16 bitov. Všetky rozhrania SPI podporujú impulzný režim NSS, režim TI, hardvérový výpočet CRC a násobenie 8-bitových vložených Rx a Tx FIFO s funkciou DMA.
I2S1, I2S2, I2S3 a I2S4 sú multiplexované so SPI1, SPI2, SPI3 a SPI4. Môžu byť prevádzkované v režime master alebo slave, v režimoch plne duplexnej a poloduplexnej komunikácie a môžu byť konfigurované na prevádzku so 16-bitovým alebo 32-bitovým rozlíšením ako vstupný alebo výstupný kanál. Zvukové signályampPodporované sú prenosové frekvencie od 8 kHz do 192 kHz. Všetky rozhrania I2S podporujú viacnásobné 8-bitové vložené Rx a Tx FIFO s funkciou DMA.
SPI4 a SPI5 je možné definovať (v ETZPC) ako prístupné iba zabezpečeným softvérom.

3.33

Sériové audio rozhrania (SAI1, SAI2)
Zariadenia majú vstavané dva SAI, ktoré umožňujú návrh mnohých stereo alebo mono audio protokolov.

DS13875 Rev 5

43/219
48

Funkčný koniecview

STM32MP133C/F

ako napríklad I2S, LSB alebo MSB-justified, PCM/DSP, TDM alebo AC'97. Výstup SPDIF je k dispozícii, keď je audio blok nakonfigurovaný ako vysielač. Pre dosiahnutie tejto úrovne flexibility a rekonfigurovateľnosti obsahuje každý SAI dva nezávislé audio podbloky. Každý blok má vlastný generátor hodín a I/O linkový ovládač. AudioampPodporované sú frekvenčné pásma až do 192 kHz. Okrem toho je vďaka vstavanému rozhraniu PDM možné pripojiť až osem mikrofónov. SAI môže pracovať v konfigurácii master alebo slave. Zvukové podbloky môžu byť buď prijímač, alebo vysielač a môžu pracovať synchrónne alebo asynchrónne (vo vzťahu k druhému). SAI je možné prepojiť s inými SAI, aby pracovali synchrónne.

3.34

Rozhranie prijímača SPDIF (SPDIFRX)
SPDIFRX je navrhnutý na príjem S/PDIF toku v súlade s normami IEC-60958 a IEC-61937. Tieto štandardy podporujú jednoduché stereo streamy až do vysokej úrovne.ampnízkofrekvenčný a komprimovaný viackanálový priestorový zvuk, ako sú napríklad tie, ktoré definujú Dolby alebo DTS (až do 5.1).
Hlavné vlastnosti SPDIFRX sú nasledovné: · K dispozícii sú až štyri vstupy · Automatická detekcia prenosovej rýchlosti · Maximálna prenosová rýchlosť: 12.288 MHz · Podpora stereo streamu od 32 do 192 kHz · Podpora zvuku podľa štandardov IEC-60958 a IEC-61937, spotrebiteľské aplikácie · Správa paritných bitov · Komunikácia pomocou DMA pre zvukamplesy · Komunikácia pomocou DMA na riadenie a informácie o používateľskom kanáli · Schopnosti prerušenia
Prijímač SPDIFRX poskytuje všetky potrebné funkcie na detekciu prenosovej rýchlosti a dekódovanie prichádzajúceho dátového toku. Používateľ si môže vybrať požadovaný vstup SPDIF a keď je k dispozícii platný signál, SPDIFRX sa znova zapne.amprozpoznáva prichádzajúci signál, dekóduje Manchesterský stream a rozpoznáva rámce, subrámce a blokové prvky. SPDIFRX doručuje do CPU dekódované dáta a súvisiace stavové príznaky.
SPDIFRX tiež ponúka signál s názvom spdif_frame_sync, ktorý sa prepína na subframe rate S/PDIF, ktorá sa používa na výpočet presného s...amprýchlosť pre algoritmy hodinového driftu.

3.35

Rozhrania zabezpečeného digitálneho vstupu/výstupu MultiMediaCard (SDMMC1, SDMMC2)
Dve rozhrania SDMMC (Secure Digital Input/Output MultiMediaCard) poskytujú rozhranie medzi zbernicou AHB a pamäťovými kartami SD, kartami SDIO a zariadeniami MMC.
Medzi funkcie SDMMC patria: · Súlad so špecifikáciou Embedded MultiMediaCard System Specification verzie 5.1
Podpora karty pre tri rôzne režimy dátovej zbernice: 1-bitový (predvolený), 4-bitový a 8-bitový

44/219

DS13875 Rev 5

STM32MP133C/F

Funkčný koniecview

(Rýchlosť HS200 SDMMC_CK je obmedzená na maximálnu povolenú rýchlosť I/O) (HS400 nie je podporovaný)
· Plná kompatibilita s predchádzajúcimi verziami kariet MultiMediaCards (spätná kompatibilita)
· Plná zhoda so špecifikáciami pamäťových kariet SD verzie 4.1 (rýchlosť SDR104 SDMMC_CK je obmedzená na maximálnu povolenú rýchlosť I/O, režim SPI a režim UHS-II nie sú podporované)
· Plná zhoda so špecifikáciou karty SDIO verzie 4.0. Podpora karty pre dva rôzne režimy dátovej zbernice: 1-bitový (predvolený) a 4-bitový (rýchlosť SDR104 SDMMC_CK obmedzená na maximálnu povolenú rýchlosť I/O, režim SPI a režim UHS-II nie sú podporované).
· Prenos dát až do 208 Mbyte/s pre 8-bitový režim (v závislosti od maximálnej povolenej rýchlosti I/O)
· Výstup údajov a príkazov umožňuje signálom ovládať externé obojsmerné ovládače
· Vyhradený radič DMA zabudovaný v hostiteľskom rozhraní SDMMC, ktorý umožňuje vysokorýchlostné prenosy medzi rozhraním a SRAM
· Podpora prepojených zoznamov IDMA
· Vyhradené napájacie zdroje VDDSD1 a VDDSD2 pre SDMMC1 a SDMMC2, čím sa eliminuje potreba vkladania prevodníka úrovne na rozhraní SD karty v režime UHS-I
Na vyhradenom napájacom pine VDDSD1 alebo VDDSD2 sú k dispozícii iba niektoré GPIO pre SDMMC1 a SDMMC2. Tieto sú súčasťou predvolených bootovacích GPIO pre SDMMC1 a SDMMC2 (SDMMC1: PC[12:8], PD[2], SDMMC2: PB[15,14,4,3], PE3, PG6). V tabuľke alternatívnych funkcií ich možno identifikovať signálmi s príponou „_VSD1“ alebo „_VSD2“.
Každý SDMMC je spojený s blokom oneskorenia (DLYBSD), ktorý umožňuje podporu externej dátovej frekvencie nad 100 MHz.
Obe rozhrania SDMMC majú zabezpečené konfiguračné porty.

3.36

Sieť riadiacej oblasti (FDCAN1, FDCAN2)
Subsystém riadiacej siete (CAN) pozostáva z dvoch modulov CAN, zdieľanej pamäte RAM pre správy a jednotky na kalibráciu hodín.
Oba moduly CAN (FDCAN1 a FDCAN2) sú v súlade s normou ISO 11898-1 (špecifikácia protokolu CAN verzia 2.0 časť A, B) a špecifikáciou protokolu CAN FD verzia 1.0.
10-kilobajtová pamäť RAM pre správy implementuje filtre, prijímacie FIFO, prijímacie vyrovnávacie pamäte, vysielacie FIFO udalostí a vysielacie vyrovnávacie pamäte (plus spúšťače pre TTCAN). Táto pamäť RAM pre správy je zdieľaná medzi dvoma modulmi FDCAN1 a FDCAN2.
Kalibračná jednotka spoločných hodín je voliteľná. Môže sa použiť na generovanie kalibrovaných hodín pre FDCAN1 aj FDCAN2 z interného RC oscilátora HSI a PLL vyhodnotením správ CAN prijatých FDCAN1.

DS13875 Rev 5

45/219
48

Funkčný koniecview

STM32MP133C/F

3.37

Vysokorýchlostný hostiteľský modul univerzálnej sériovej zbernice (USBH)
Zariadenia majú jeden vysokorýchlostný hostiteľský USB port (až 480 Mbit/s) s dvoma fyzickými portami. USBH podporuje prevádzku s nízkou a plnou rýchlosťou (OHCI) aj s vysokou rýchlosťou (EHCI) nezávisle na každom porte. Integruje dva vysielače a prijímače, ktoré je možné použiť buď na prevádzku s nízkou rýchlosťou (1.2 Mbit/s), plnou rýchlosťou (12 Mbit/s), alebo s vysokou rýchlosťou (480 Mbit/s). Druhý vysokorýchlostný vysielač a prijímač je zdieľaný s vysokorýchlostným OTG.
USBH je kompatibilný so špecifikáciou USB 2.0. Ovládače USBH vyžadujú špecializované hodinové signály, ktoré sú generované PLL vo vnútri vysokorýchlostného PHY rozhrania USB.

3.38

Vysokorýchlostné USB na cesty (OTG)
Zariadenia majú jedno vysokorýchlostné zariadenie/hostiteľské zariadenie/perifériu OTG s rozhraním USB OTG (až 480 Mbit/s). OTG podporuje prevádzku s plnou aj vysokou rýchlosťou. Vysielač/prijímač pre vysokorýchlostnú prevádzku (480 Mbit/s) je zdieľaný s druhým portom USB Host.
USB OTG HS je kompatibilný so špecifikáciou USB 2.0 a špecifikáciou OTG 2.0. Má softvérovo konfigurovateľné nastavenie koncového bodu a podporuje pozastavenie/obnovenie. Ovládače USB OTG vyžadujú vyhradený 48 MHz hodinový signál, ktorý je generovaný PLL vo vnútri RCC alebo vo vnútri vysokorýchlostného PHY rozhrania USB.
Hlavné vlastnosti USB OTG HS sú uvedené nižšie: · Kombinovaná veľkosť Rx a Tx FIFO 4 Kbyte s dynamickým dimenzovaním FIFO · Podpora SRP (session request protocol) a HNP (host negotiation protocol) · Osem obojsmerných koncových bodov · 16 hostiteľských kanálov s periodickou podporou OUT · Softvér konfigurovateľný pre prevádzkové režimy OTG1.3 a OTG2.0 · Podpora USB 2.0 LPM (link power management) · Podpora špecifikácie nabíjania batérie, revízia 1.2 · Podpora HS OTG PHY · Interný USB DMA · HNP/SNP/IP vo vnútri (nie je potrebný žiadny externý rezistor) · Pre režimy OTG/Host je potrebný vypínač v prípade, že sú zariadenia napájané zo zbernice
pripojený.
Konfiguračný port USB OTG môže byť zabezpečený.

46/219

DS13875 Rev 5

STM32MP133C/F

Funkčný koniecview

3.39

Rozhrania Gigabit Ethernet MAC (ETH1, ETH2)
Zariadenia poskytujú dva gigabitové ovládače prístupu k médiám (GMAC) kompatibilné s normou IEEE-802.3-2002 pre komunikáciu v sieti Ethernet LAN prostredníctvom štandardného rozhrania nezávislého od média (MII), rozhrania nezávislého od média (RMII) alebo rozhrania nezávislého od média (RGMII).
Zariadenia vyžadujú externé fyzické rozhranie (PHY) na pripojenie k fyzickej zbernici LAN (krútená dvojlinka, optické vlákno atď.). PHY sa pripája k portu zariadenia pomocou 17 signálov pre MII, 7 signálov pre RMII alebo 13 signálov pre RGMII a môže byť taktované pomocou 25 MHz (MII, RMII, RGMII) alebo 125 MHz (RGMII) z STM32MP133C/F alebo z PHY.
Zariadenia zahŕňajú nasledujúce funkcie: · Prevádzkové režimy a rozhrania PHY
Prenosové rýchlosti dát 10, 100 a 1000 Mbit/s Podpora plne duplexnej aj polovičnej duplexnej prevádzky Rozhrania PHY MII, RMII a RGMII · Riadenie spracovania Viacvrstvové filtrovanie paketov: filtrovanie MAC adries na zdroji (SA) a v cieľovom bode (DA)
adresa s perfektným a hašovacím filtrom, VLAN tagfiltrovanie založené na technológii s dokonalým a hašovacím filtrom, filtrovanie vrstvy 3 na zdrojovej (SA) alebo cieľovej (DA) IP adrese, filtrovanie vrstvy 4 na zdrojovom (SP) alebo cieľovom (DP) porte, spracovanie dvojitej VLAN: vloženie až dvoch VLAN tags v prenosovej ceste, tag filtrovanie v prijímacej ceste podpora IEEE 1588-2008/PTPv2 podporuje sieťovú štatistiku s počítadlami RMON/MIB (RFC2819/RFC2665) · Spracovanie hardvérového odľahčenia Vkladanie alebo odstraňovanie preambuly a údajov začiatku rámca (SFD) Modul odľahčenia kontrolného súčtu integrity pre hlavičku IP a užitočné zaťaženie TCP/UDP/ICMP: výpočet a vkladanie kontrolného súčtu odoslania, výpočet a porovnanie kontrolného súčtu prijatia Automatická odpoveď na požiadavku ARP s MAC adresou zariadenia Segmentácia TCP: automatické rozdelenie veľkého odoslaného paketu TCP na viacero malých paketov · Režim nízkej spotreby energie Energeticky úsporný Ethernet (štandard IEEE 802.3az-2010) Detekcia paketov vzdialeného prebudenia a AMD Magic PacketTM
ETH1 aj ETH2 je možné naprogramovať ako zabezpečené. Keď sú zabezpečené, transakcie cez rozhranie AXI sú zabezpečené a konfiguračné registre je možné upravovať iba zabezpečenými prístupmi.

DS13875 Rev 5

47/219
48

Funkčný koniecview

STM32MP133C/F

3.40

Ladenie infraštruktúry
Zariadenia ponúkajú nasledujúce funkcie ladenia a sledovania na podporu vývoja softvéru a systémovej integrácie: · Ladenie bodov prerušenia · Sledovanie vykonávania kódu · Softvérová inštrumentácia · JTAG ladiaci port · Sériový ladiaci port · Spúšťací vstup a výstup · Trasovací port · Ladiace a trasovacie komponenty Arm CoreSight
Ladenie je možné ovládať pomocou JTAG/serial-wire prístupový port pre ladenie pomocou štandardných ladiacich nástrojov.
Port sledovania umožňuje zachytávanie údajov na účely protokolovania a analýzy.
Ladiaci prístup k zabezpečeným oblastiam je povolený autentifikačnými signálmi v BSEC.

48/219

DS13875 Rev 5

STM32MP133C/F

Rozhranie pinov, popis pinov a alternatívne funkcie

4

Rozhranie pinov, popis pinov a alternatívne funkcie

Obrázok 5. Balónový výstup STM32MP133C/F LFBGA289

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PA9

PD10

PB7

PE7

PD5

PE8

PG4

PH9

PH13

PC7

PB9

PB14

PG6

PD2

PC9

VSS

B

PD3

PF5

PD14

PE12

PE1

PE9

PH14

PE10

PF1

PF3

PC6

PB15

PB4

PC10

PC12

DDR_DQ4 DDR_DQ0

C

PB6

PH12

PE14

PE13

PD8

PD12

PD15

VSS

PG7

PB5

PB3

VDDSD1

PF0

PC11

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

D

PB8

PD6

VSS

PE11

PD1

PE0

PG0

PE15

PB12

PB10

VDDSD2

VSS

PE3

PC8

DDR_ DQM0

DDR_DQ5 DDR_DQ3

E

PG9

PD11

PA12

PD0

VSS

PA15

PD4

PD9

PF2

PB13

PH10

VDDQ_ DDR

DDR_DQ2 DDR_DQ6 DDR_DQ7 DDR_A5

DDR_ RESETN

F

PG10

PG5

PG8

PH2

PH8

VDDCPU

VDD

VDDCPU VDDCPU

VDD

VDD

VDDQ_ DDR

VSS

DDR_A13

VSS

DDR_A9

DDR_A2

G

PF9

PF6

PF10

PG15

PF8

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_BA2 DDR_A7

DDR_A3

DDR_A0 DDR_BA0

H

PH11

PI3

PH7

PB2

PE4

VDDCPU

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_WEN

VSS

DDR_ODT DDR_CSN

DDR_ RASN

J

PD13

VBAT

PI2

VSS_PLL VDD_PLL VDDCPU

VSS

VDDCORE

VSS

VDDCORE

VSS

VDDQ_ DDR

VDDCORE DDR_A10

DDR_ CASN

DDR_ CLKP

DDR_ CLKN

K

PC14OSC32_IN

PC15OSC32_
OUT

VSS

PC13

PI1

VDD

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_A11 DDR_CKE DDR_A1 DDR_A15 DDR_A12

L

PE2

PF4

PH6

PI0

PG3

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_ATO

DDR_ DTO0

DDR_A8 DDR_BA1 DDR_A14

M

PF7

PA8

PG11

VDD_ANA VSS_ANA

VDD

VDD

VDD

VDD

VDD

VDD

VDDQ_ DDR

DDR_ VREF

DDR_A4

VSS

DDR_ DTO1

DDR_A6

N

PE6

PG1

PD7

VSS

PB11

PF13

VSSA

PA3

NJTRST

VSS_USB VDDA1V1_

HS

REG

VDDQ_ DDR

PWR_LP

DDR_ DQM1

DDR_ DQ10

DDR_DQ8 DDR_ZQ

P

PH0OSC_IN

PH1OSC_OUT

PA13

PF14

PA2

VREF-

VDDA

PG13

PG14

VDD3V3_ USBHS

VSS

PI5-BOOT1 VSS_PLL2 NAPÁJANIE_ZAP

DDR_ DQ11

DDR_ DQ13

DDR_DQ9

R

PG2

PH3

NAPÁJANIE_CPU_ZAPNUTÉ

PA1

VSS

VREF+

PC5

VSS

VDD

PF15

VDDA1V8_ REG

PI6-BOOT2

VDD_PLL2

PH5

DDR_ DQ12

DDR_ DQS1N

DDR_ DQS1P

T

PG12

PA11

PC0

PF12

PC3

PF11

PB1

PA6

PE5

PDR_ON USB_DP2

PA14

USB_DP1

BYPASS_ REG1V8

PH4

DDR_ DQ15

DDR_ DQ14

U

VSS

PA7

PA0

PA5

PA4

PC4

PB0

PC1

PC2

NRST

USB_DM2

USB_RREF

USB_DM1 PI4-BOOT0

PA10

PI7

VSS

MSv65067V5

Obrázok vyššie zobrazuje vrchnú časť balenia view.

DS13875 Rev 5

49/219
97

Rozhranie pinov, popis pinov a alternatívne funkcie

STM32MP133C/F

Obrázok 6. Balónový výstup STM32MP133C/F TFBGA289

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PD4

PE9

PG0

PD15

PE15

PB12

PF1

PC7

PC6

PF0

PB14

VDDSD2 VDDSD1 DDR_DQ4 DDR_DQ0

VSS

B

PE12

PD8

PE0

PD5

PD9

PH14

PF2

VSS

PF3

PB13

PB3

PE3

PC12

VSS

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

C

PE13

PD1

PE1

PE7

VSS

VDD

PE10

PG7

PG4

PB9

PH10

PC11

PC8

DDR_DQ2

DDR_ DQM0

DDR_DQ3 DDR_DQ5

D

PF5

PA9

PD10

VDDCPU

PB7

VDDCPU

PD12

VDDCPU

PH9

VDD

PB15

VDD

VSS

VDDQ_ DDR

DDR_ RESETN

DDR_DQ7 DDR_DQ6

E

PD0

PE14

VSS

PE11

VDDCPU

VSS

PA15

VSS

PH13

VSS

PB4

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_A13

F

PH8

PA12

VDD

VDDCPU

VSS

VDDCORE

PD14

PE8

PB5

VDDCORE

PC10

VDDCORE

VSS

VDDQ_ DDR

DDR_A7

DDR_A5

DDR_A9

G

PD11

PH2

PB6

PB8

PG9

PD3

PH12

PG15

PD6

PB10

PD2

PC9

DDR_A2 DDR_BA2 DDR_A3

DDR_A0 DDR_ODT

H

PG5

PG10

PF8

VDDCPU

VSS

VDDCORE

PH11

PI3

PF9

PG6

BYPASS_ REG1V8

VDDCORE

VSS

VDDQ_ DDR

DDR_BA0 DDR_CSN DDR_WEN

J VDD_PLL VSS_PLL

PG8

PI2

VBAT

PH6

PF7

PA8

PF12

VDD

VDDA1V8_ REG

PA10

DDR_ VREF

DDR_ RASN

DDR_A10

VSS

DDR_ CASN

K

PE4

PF10

PB2

VDD

VSS

VDDCORE

PA13

PA1

PC4

NRST

VSS_PLL2 VDDCORE

VSS

VDDQ_ DDR

DDR_A15

DDR_ CLKP

DDR_ CLKN

L

PF6

VSS

PH7

VDD_ANA VSS_ANA

PG12

PA0

PF11

PE5

PF15

VDD_PLL2

PH5

DDR_CKE DDR_A12 DDR_A1 DDR_A11 DDR_A14

M

PC14OSC32_IN

PC15OSC32_
OUT

PC13

VDD

VSS

PB11

PA5

PB0

VDDCORE

USB_RREF

PI6-BOOT2 VDDCORE

VSS

VDDQ_ DDR

DDR_A6

DDR_A8 DDR_BA1

N

PD13

VSS

PI0

PI1

PA11

VSS

PA4

PB1

VSS

VSS

PI5-BOOT1

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_ATO

P

PH0OSC_IN

PH1OSC_OUT

PF4

PG1

VSS

VDD

PC3

PC5

VDD

VDD

PI4-BOOT0

VDD

VSS

VDDQ_ DDR

DDR_A4 DDR_ZQ DDR_DQ8

R

PG11

PE6

PD7

NAPÁJANIE_CPU_ZAPNUTÉ

PA2

PA7

PC1

PA6

PG13

NJTRST

PA14

VSS

PWR_ON

DDR_ DQM1

DDR_ DQ12

DDR_ DQ11

DDR_DQ9

T

PE2

PH3

PF13

PC0

VSSA

VREF-

PA3

PG14

USB_DP2

VSS

VSS_ USBHS

USB_DP1

PH4

DDR_ DQ13

DDR_ DQ14

DDR_ DQS1P

DDR_ DQS1N

U

VSS

PG3

PG2

PF14

VDDA

VREF+

PDR_ON

PC2

USB_DM2

VDDA1V1_ REG

VDD3V3_ USBHS

USB_DM1

PI7

Obrázok vyššie zobrazuje vrchnú časť balenia view.

PWR_LP

DDR_ DQ15

DDR_ DQ10

VSS

MSv67512V3

50/219

DS13875 Rev 5

STM32MP133C/F

Rozhranie pinov, popis pinov a alternatívne funkcie

Obrázok 7. Balónový výstup STM32MP133C/F TFBGA320
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21

A

VSS

PA9

PE13 PE12

PD12

PG0

PE15

PG7

PH13

PF3

PB9

PF0

PC10 PC12

PC9

VSS

B

PD0

PE11

PF5

PA15

PD8

PE0

PE9

PH14

PE8

PG4

PF1

VSS

PB5

PC6

PB15 PB14

PE3

PC11

DDR_ DQ4

DDR_ DQ1

DDR_ DQ0

C

PB6

PD3

PE14 PD14

PD1

PB7

PD4

PD5

PD9

PE10 PB12

PH9

PC7

PB3

VDD SD2

PB4

PG6

PC8

PD2

DDR_ DDR_ DQS0P DQS0N

D

PB8

PD6

PH12

PD10

PE7

PF2

PB13

VSS

DDR_ DQ2

DDR_ DQ5

DDR_ DQM0

E

PH2

PH8

VSS

VSS

VDD procesor

PE1

PD15

VDD procesor

VSS

VDD

PB10

PH10

VDDQ_ DDR

VSS

VDD SD1

DDR_ DQ3

DDR_ DQ6

F

PF8

PG9

PD11 PA12

VSS

VSS

VSS

DDR_ DQ7

DDR_ A5

VSS

G

PF6

PG10

PG5

VDD procesor

H

PE4

PF10 PG15

PG8

J

PH7

PD13

PB2

PF9

VDD procesor

VSS

VDD

VDD procesor

VDD jadro

VSS

VDD

VSS

VDDQ_ DDR

VSS

VSS

VDD

VDD

VSS

VDD jadro

VSS

VDD

VDD jadro

VDDQ_ DDR

DDR_ A13

DDR_ A2

DDR_ A9

DDR_ RESET
N

DDR_ BA2

DDR_ A3

DDR_ A0

DDR_ A7

DDR_ BA0

DDR_ ČSN

DDR_ ODT

K

VSS_ PLL

VDD_PLL

PH11

VDD procesor

PC15-

L

VBAT OSC32 PI3

VSS

_VON

PC14-

M

VSS OSC32 PC13

_IN

VDD

N

PE2

PF4

PH6

PI2

VDD procesor
VDD jadro
VSS
VDD

VSS

VSS

VSS

VSS

VSS

VDD jadro

VSS

VSS

VDD jadro

VSS

VSS

VSS

VSS

VSS

VDD

VDD jadro

VSS

VDD

VDD jadro

VDDQ_ DDR
VSS
VDDQ_ DDR
VDD jadro

VDDQ_ DDR

DDR_ WEN

DDR_ RASN

VSS

VSS

DDR_ A10

DDR_ CASN

DDR_ CLKN

VDDQ_ DDR

DDR_ A12

DDR_ CLKP

DDR_ A15

DDR_ A11

DDR_ A14

DDR_ CKE

DDR_ A1

P

PA8

PF7

PI1

PI0

VSS

VSS

DDR_ DTO1

NDR_ ATO

DDR_ A8

DDR_ BA1

R

PG1

PG11

PH3

VDD

VDD

VSS

VDD

VDD jadro

VSS

VDD

VDD jadro

VSS

VDDQ_ DDR

VDDQ_ DDR

DDR_ A4

DDR_ ZQ

DDR_ A6

T

VSS

PE6

PH0OSC_IN

PA13

VSS

VSS

DDR_ VREF

DDR_ DQ10

DDR_ DQ8

VSS

U

PH1OSC_ VÝSTUP

VSS_ ANA

VSS

VSS

VDD

VDDA VSSA

PA6

VSS

VDD jadro

VSS

VDD VDDQ_ CORE DDR

VSS

NAPÁJANIE ZAP.

DDR_ DQ13

DDR_ DQ9

V

PD7

VDD_ ANA

PG2

PA7

VREF-

NJ TRST

VDDA1 V1_ REG

VSS

PWR_ DDR_ DDR_ LP DQS1P DQS1N

W

PWR_

PG3

PG12 CPU_ PF13

PC0

ON

PC3 VREF+ PB0

PA3

PE5

VDD

USB_RREF

PA14

VDD 3V3_ USBHS

VDDA1 V8_ REG

VSS

BYPAS S_REG
1V8

PH5

DDR_ DQ12

DDR_ DQ11

DDR_ DQM1

Y

PA11

PF14

PA0

PA2

PA5

PF11

PC4

PB1

PC1

PG14

NRST

PF15

USB_ VSS_

PI6-

USB_

PI4-

VDD_

DM2 USBHS BOOT2 DP1 BOOT0 PLL2

PH4

DDR_ DQ15

DDR_ DQ14

AA

VSS

PB11

PA1

PF12

PA4

PC5

PG13

PC2

PDR_ ZAP.

USB_DP2

PI5-

USB_

BOOT1 DM1

VSS_ PLL2

PA10

PI7

VSS

Obrázok vyššie zobrazuje vrchnú časť balenia view.

MSv65068V5

DS13875 Rev 5

51/219
97

Rozhranie pinov, popis pinov a alternatívne funkcie

STM32MP133C/F

Tabuľka 6. Legendy / skratky použité v pinout tabuľke

Meno

Skratka

Definícia

Názov pinu Typ pinu
I / O štruktúra
Poznámky Alternatívne funkcie Doplnkové funkcie

Pokiaľ nie je uvedené inak, funkcia pinu počas a po resete je rovnaká ako skutočný názov pinu.

S

Napájací kolík

I

Zadajte iba pin

O

Výstup iba kolík

I/O

Vstupný/výstupný pin

A

Analógový alebo špeciálny pin úrovne

FT(U/D/PD) 5 V tolerantný I/O (s pevným pull-up / pull-down / programovateľným pull-down)

DDR

1.5 V, 1.35 V alebo 1.2 VI/O pre rozhranie DDR3, DDR3L, LPDDR2/LPDDR3

A

Analógový signál

RST

Resetovací pin so slabým pull-up rezistorom

_f(1) _a(2) _u(3) _h(4)

Voliteľné príslušenstvo pre FT I/O Možnosť I2C FM+ Analógové pripojenie (dodávané spoločnosťou VDDA pre analógovú časť I/O) Možnosť USB (dodávané spoločnosťou VDD3V3_USBxx pre USB časť I/O) Vysokorýchlostný výstup pre typicky 1.8 V VDD (pre SPI, SDMMC, QUADSPI, TRACE)

_vh(5)

Veľmi rýchla možnosť pre typické 1.8 V VDD (pre ETH, SPI, SDMMC, QUADSPI, TRACE)

Pokiaľ nie je v poznámke uvedené inak, všetky vstupy/výstupy sú počas a po resete nastavené ako plávajúce vstupy.

Funkcie vybrané prostredníctvom registrov GPIOx_AFR

Funkcie priamo vybrané/aktivované prostredníctvom periférnych registrov

1. Súvisiace I/O štruktúry v tabuľke 7 sú: FT_f, FT_fh, FT_fvh 2. Súvisiace I/O štruktúry v tabuľke 7 sú: FT_a, FT_ha, FT_vha 3. Súvisiace I/O štruktúry v tabuľke 7 sú: FT_u 4. Súvisiace I/O štruktúry v tabuľke 7 sú: FT_h, FT_fh, FT_fvh, FT_vh, FT_ha, FT_vha 5. Súvisiace I/O štruktúry v tabuľke 7 sú: FT_vh, FT_vha, FT_fvh

52/219

DS13875 Rev 5

STM32MP133C/F

Rozhranie pinov, popis pinov a alternatívne funkcie

Číslo PIN

Tabuľka 7. Definície guľôčok STM32MP133C/F

Funkcie lopty

Názov pinu (funkcia po
reset)

Alternatívne funkcie

Doplnkové funkcie

LFBGA289 TFBGA289 TFBGA320
Štruktúra I/O typu pinov
Poznámky

K10 F6 U14 A2 D2 A2 A1 A1 T5 M6 F3 U7
D4 E4 B2
B2 D1 B3 B1 G6 C2
C3 E2 C3 F6 D4 E7 E4 E1 B1
C2 G7 D3
C1 G3 C1

VDDCORE S

–

PA9

Vstup/výstup FT_h

VSS VDD

S

–

S

–

PE11

Vstup/výstup FT_vh

PF5

Vstup/výstup FT_h

PD3

Vstup/výstup FT_f

PE14

Vstup/výstup FT_h

VDDCPU

S

–

PD0

V/V FT

PH12

Vstup/výstup FT_fh

PB6

Vstup/výstup FT_h

–

–

TIM1_CH2, I2C3_SMBA,

–

DFSDM1_DATIN0, USART1_TX, UART4_TX

FMC_NWAIT(bootovanie)

–

–

–

–

TIM1_CH2,

USART2_CTS/USART2_NSS,

SAI1_D2,

–

SPI4_MOSI/I2S4_SDO, SAI1_FS_A, USART6_CK,

ETH2_MII_TX_ER,

ETH1_MII_TX_ER,

FMC_D8(boot)/FMC_AD8

–

TRACED12, DFSDM1_CKIN0, I2C1_SMBA, FMC_A5

TIM2_CH1,

–

USART2_CTS/USART2_NSS, DFSDM1_CKOUT, I2C1_SDA,

SAI1_D3, FMC_CLK

TIM1_BKIN, SAI1_D4,

UART8_RTS/UART8_DE,

–

QUADSPI_BK1_NCS,

QUADSPI_BK2_IO2,

FMC_D11(boot)/FMC_AD11

–

–

SAI1_MCLK_A, SAI1_CK1,

–

FDCAN1_RX,

FMC_D2(boot)/FMC_AD2

USART2_TX, TIM5_CH3,

DFSDM1_CKIN1, I2C3_SCL,

–

SPI5_MOSI, SAI1_SCK_A, QUADSPI_BK2_IO2,

SAI1_CK2, ETH1_MII_CRS,

FMC_A6

TRACED6, TIM16_CH1N,

TIM4_CH1, TIM8_CH1,

–

USART1_TX, SAI1_CK2, QUADSPI_BK1_NCS,

ETH2_MDIO, FMC_NE3,

HDP6

–
–
–
TAMP_IN6 –
–
–

DS13875 Rev 5

53/219
97

Rozhranie pinov, popis pinov a alternatívne funkcie

STM32MP133C/F

Číslo PIN

Tabuľka 7. Definície guľôčok STM32MP133C/F (pokračovanie)

Funkcie lopty

Názov pinu (funkcia po
reset)

Alternatívne funkcie

Doplnkové funkcie

LFBGA289 TFBGA289 TFBGA320
Štruktúra I/O typu pinov
Poznámky

A17 A17 T17 M7 – J13 D2 G9 D2 F5 F1 E3 D1 G4 D1
E3 F2 F4 F8 D6 E10 F4 G2 E2 C8 B8 T21 E2 G1 F3
E1 G5 F2 G5 H3 F1 M8 – M5

VSS VDD PD6 PH8 PB8
PA12 VDDCPU
PH2 VSS PD11
PG9 PF8 VDD

S

–

S

–

V/V FT

Vstup/výstup FT_fh

Vstup/výstup FT_f

Vstup/výstup FT_h

S

–

Vstup/výstup FT_h

S

–

Vstup/výstup FT_h

Vstup/výstup FT_f

Vstup/výstup FT_h

S

–

–

–

–

–

–

TIM16_CH1N, SAI1_D1, SAI1_SD_A, UART4_TX (bootovanie)

TRACED9, TIM5_ETR,

–

USART2_RX, I2C3_SDA,

FMC_A8, HDP2

TIM16_CH1, TIM4_CH3,

I2C1_SCL, I2C3_SCL,

–

DFSDM1_DATIN1,

UART4_RX, SAI1_D1,

FMC_D13(boot)/FMC_AD13

TIM1_ETR, SAI2_MCLK_A,

USART1_RTS/USART1_DE,

–

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV, FMC_A7

–

–

LPTIM1_IN2, UART7_TX,

QUADSPI_BK2_IO0(bootovanie),

–

ETH2_MII_CRS,

ETH1_MII_CRS, FMC_NE4,

ETH2_RGMII_CLK125

–

–

LPTIM2_IN2, I2C4_SMBA,

USART3_CTS/USART3_NSS,

SPDIFRX_IN0,

–

QUADSPI_BK1_IO2,

ETH2_RGMII_CLK125,

FMC_CLE(bootovanie)/FMC_A16,

UART7_RX

DBTRGO, I2C2_SDA,

–

USART6_RX, SPDIFRX_IN3, FDCAN1_RX, FMC_NE2,

FMC_NCE(boot)

TIM16_CH1N, TIM4_CH3,

–

TIM8_CH3, SAI1_SCK_B, USART6_TX, TIM13_CH1,

QUADSPI_BK1_IO0(bootovanie)

–

–

–
–
WKUP1
–

54/219

DS13875 Rev 5

STM32MP133C/F

Rozhranie pinov, popis pinov a alternatívne funkcie

Číslo PIN

Tabuľka 7. Definície guľôčok STM32MP133C/F (pokračovanie)

Funkcie lopty

Názov pinu (funkcia po
reset)

Alternatívne funkcie

Doplnkové funkcie

LFBGA289 TFBGA289 TFBGA320
Štruktúra I/O typu pinov
Poznámky

F3 J3 H5
F9 D8 G5 F2 H1 G3 G4 G8 H4
F1 H2 G2 D3 B14 U5 G3 K2 H3 H8 F10 G2 L1 G1 D12 C5 U6 M9 K4 N7 G1 H9 J5

PG8

Vstup/výstup FT_h

VDDCPU PG5

S

–

Vstup/výstup FT_h

PG15

Vstup/výstup FT_h

PG10

Vstup/výstup FT_h

VSS

S

–

PF10

Vstup/výstup FT_h

VDDCORE S

–

PF6

Vstup/výstup FT_vh

VSS VDD

S

–

S

–

PF9

Vstup/výstup FT_h

TIM2_CH1, TIM8_ETR,

SPI5_MISO, SAI1_MCLK_B,

USART3_RTS/USART3_DE,

–

SPDIFRX_IN2,

QUADSPI_BK2_IO2,

QUADSPI_BK1_IO3,

FMC_NE2, ETH2_CLK

–

–

–

TIM17_CH1, ETH2_MDC, FMC_A15

USART6_CTS/USART6_NSS,

–

UART7_CTS, QUADSPI_BK1_IO1,

ETH2_PHY_INTN

SPI5_SCK, SAI1_SD_B,

–

UART8_CTS, FDCAN1_TX, QUADSPI_BK2_IO1 (bootovanie),

FMC_NE3

–

–

TIM16_BKIN, SAI1_D3, TIM8_BKIN, SPI5_NSS, – USART6_RTS/USART6_DE, UART7_RTS/UART7_DE,
QUADSPI_CLK(bootovanie)

–

–

TIM16_CH1, SPI5_NSS,

UART7_RX (bootovanie),

–

QUADSPI_BK1_IO2, ETH2_MII_TX_EN/ETH2_

RGMII_TX_CTL/ETH2_RMII_

TX_EN

–

–

–

–

TIM17_CH1N, TIM1_CH1,

DFSDM1_CKIN3, SAI1_D4,

–

UART7_CTS, UART8_RX, TIM14_CH1,

QUADSPI_BK1_IO1(bootovanie),

QUADSPI_BK2_IO3, FMC_A9

TAMP_IN4
–
TAMP_IN1 –

DS13875 Rev 5

55/219
97

Rozhranie pinov, popis pinov a alternatívne funkcie

STM32MP133C/F

Číslo PIN

Tabuľka 7. Definície guľôčok STM32MP133C/F (pokračovanie)

Funkcie lopty

Názov pinu (funkcia po
reset)

Alternatívne funkcie

Doplnkové funkcie

LFBGA289 TFBGA289 TFBGA320
Štruktúra I/O typu pinov
Poznámky

H5 K1 H2 H6 E5 G7 H4 K3 J3 E5 D13 U11 H3 L3 J1
H1 H7 K3
J1 N1 J2 J5 J1 K2 J4 J2 K1 H2 H8 L4 K4 M3 M3

PE4 VDDCPU
PB2 VSS PH7
PH11
PD13 VDD_PLL VSS_PLL
PI3 PC13

Vstup/výstup FT_h

S

–

Vstup/výstup FT_h

S

–

Vstup/výstup FT_fh

Vstup/výstup FT_fh

Vstup/výstup FT_h

S

–

S

–

V/V FT

V/V FT

SPI5_MISO, SAI1_D2,

DFSDM1_DATIN3,

TIM15_CH1N, I2S_CKIN,

–

SAI1_FS_A, UART7_RTS/UART7_DE,

–

UART8_TX,

QUADSPI_BK2_NCS,

FMC_NCE2, FMC_A25

–

–

–

RTC_OUT2, SAI1_D1,

I2S_CKIN, SAI1_SD_A,

–

UART4_RX,

QUADSPI_BK1_NCS(bootovanie),

ETH2_MDIO, FMC_A6

TAMP_IN7

–

–

–

SAI2_FS_B, I2C3_SDA,

SPI5_SCK,

–

QUADSPI_BK2_IO3, ETH2_MII_TX_CLK,

–

ETH1_MII_TX_CLK,

QUADSPI_BK1_IO3

SPI5_NSS, TIM5_CH2,

SAI2_SD_A,

SPI2_NSS/I2S2_WS,

–

I2C4_SCL, USART6_RX, QUADSPI_BK2_IO0,

–

ETH2_MII_RX_CLK/ETH2_

RGMII_RX_CLK/ETH2_RMII_

REF_CLK, FMC_A12

LPTIM2_ETR, TIM4_CH2,

TIM8_CH2, SAI1_CK1,

–

SAI1_MCLK_A, USART1_RX, QUADSPI_BK1_IO3,

–

QUADSPI_BK2_IO2,

FMC_A18

–

–

–

–

–

–

(1)

SPDIFRX_IN3,

TAMP_IN4/TAMP_

ETH1_MII_RX_ER

OUT5, WKUP2

RTC_OUT1/RTC_TS/

(1)

–

RTC_LSCO, TAMP_IN1/TAMP_

OUT2, WKUP3

56/219

DS13875 Rev 5

STM32MP133C/F

Rozhranie pinov, popis pinov a alternatívne funkcie

Číslo PIN

Tabuľka 7. Definície guľôčok STM32MP133C/F (pokračovanie)

Funkcie lopty

Názov pinu (funkcia po
reset)

Alternatívne funkcie

Doplnkové funkcie

LFBGA289 TFBGA289 TFBGA320
Štruktúra I/O typu pinov
Poznámky

J3 J4 N5

PI2

V/V FT

(1)

SPDIFRX_IN2

TAMP_IN3/TAMP_ OUT4, WKUP5

K5 N4 P4

PI1

V/V FT

(1)

SPDIFRX_IN1

RTC_OUT2/RTC_LSCO,
TAMP_IN2/TAMP_ OUT3, WKUP4

F13 P2 U13

VSS

S

–

–

–

–

J2 J5 L2

VBAT

S

–

–

–

–

L4 N3 P5

PI0

V/V FT

(1)

SPDIFRX_IN0

TAMP_IN8/TAMP_ VÝSTUP1

K2 M2

L3

PC15OSC32_OUT

I/O

FT

(1)

–

OSC32_OUT

F15 N2 U16

VSS

S

–

–

–

–

K1 M1 M2

PC14OSC32_IN

I/O

FT

(1)

–

OSC32_IN

G7 E3 V16

VSS

S

–

–

–

–

H9 K6 N15 VDDCORE S

–

–

–

–

M10 M4 N9

VDD

S

–

–

–

–

G8 E6 W16

VSS

S

–

–

–

–

USART2_RX,

L2 P3 N2

PF4

Vstup/výstup FT_h

–

ETH2_MII_RXD0/ETH2_ RGMII_RXD0/ETH2_RMII_

–

RXD0, FMC_A4

MCO1, SAI2_MCLK_A,

TIM8_BKIN2, I2C4_SDA,

SPI5_MISO, SAI2_CK1,

M2 J8 P2

PA8

Vstup/výstup FT_fh –

USART1_CK, SPI2_MOSI/I2S2_SDO,

–

OTG_HS_SOF,

ETH2_MII_RXD3/ETH2_

RGMII_RXD3, FMC_A21

TRACECLK, TIM2_ETR,

I2C4_SCL, SPI5_MOSI,

SAI1_FS_B,

L1 T1 N1

PE2

Vstup/výstup FT_fh

–

USART6_RTS/USART6_DE, SPDIFRX_IN1,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, FMC_A23

DS13875 Rev 5

57/219
97

Rozhranie pinov, popis pinov a alternatívne funkcie

STM32MP133C/F

Číslo PIN

Tabuľka 7. Definície guľôčok STM32MP133C/F (pokračovanie)

Funkcie lopty

Názov pinu (funkcia po
reset)

Alternatívne funkcie

Doplnkové funkcie

LFBGA289 TFBGA289 TFBGA320
Štruktúra I/O typu pinov
Poznámky

M1 J7 P3

PF7

Vstup/výstup FT_vh –

M3 R1 R2

PG11

Vstup/výstup FT_vh –

L3 J6 N3

PH6

Vstup/výstup FT_fh –

N2 P4 R1

PG1

Vstup/výstup FT_vh –

M11 – N12

VDD

S

–

–

N1 R2 T2

PE6

Vstup/výstup FT_vh –

P1 P1 T3 PH0-OSC_IN Vstup/výstup FT

–

G9 U1 N11

VSS

S

–

–

P2 P2 U2 PH1-OSC_OUT V/V FT

–

R2 T2 R3

PH3

Vstup/výstup FT_fh –

M5 L5 U3 VSS_ANA S

–

–

TIM17_CH1, UART7_TX (bootovanie),
UART4_CTS, ETH1_RGMII_CLK125, ETH2_MII_TXD0/ETH2_ RGMII_TXD0/ETH2_RMII_
TXD0, FMC_A18
SAI2_D3, I2S2_MCK, USART3_TX, UART4_TX, ETH2_MII_TXD1/ETH2_ RGMII_TXD1/ETH2_RMII_
TXD1, FMC_A24
TIM12_CH1, USART2_CK, I2C5_SDA,
SPI2_SCK/I2S2_CK, QUADSPI_BK1_IO2,
ETH1_PHY_INTN, ETH1_MII_RX_ER, ETH2_MII_RXD2/ETH2_
RGMII_RXD2, QUADSPI_BK1_NCS
LPTIM1_ETR, TIM4_ETR, SAI2_FS_A, I2C2_SMBA,
SPI2_MISO/I2S2_SDI, SAI2_D2, FDCAN2_TX, ETH2_MII_TXD2/ETH2_ RGMII_TXD2, FMC_NBL0
–
MCO2, TIM1_BKIN2, SAI2_SCK_B, TIM15_CH2, I2C3_SMBA, SAI1_SCK_B, UART4_RTS/UART4_DE,
ETH2_MII_TXD3/ETH2_ RGMII_TXD3, FMC_A22
–
–
–
I2C3_SCL, SPI5_MOSI, QUADSPI_BK2_IO1, ETH1_MII_COL, ETH2_MII_COL, QUADSPI_BK1_IO0
–

–
–
–
OSC_IN OSC_OUT –

58/219

DS13875 Rev 5

STM32MP133C/F

Rozhranie pinov, popis pinov a alternatívne funkcie

Číslo PIN

Tabuľka 7. Definície guľôčok STM32MP133C/F (pokračovanie)

Funkcie lopty

Názov pinu (funkcia po
reset)

Alternatívne funkcie

Doplnkové funkcie

LFBGA289 TFBGA289 TFBGA320
Štruktúra I/O typu pinov
Poznámky

P5 U2 V1

PG3

Vstup/výstup FT_fvh –

TIM8_BKIN2, I2C2_SDA, SAI2_SD_B, FDCAN2_RX, ETH2_RGMII_GTX_CLK
ETH1_MDIO, FMC_A13

M4 L4 V2 VDD_ANA S

–

–

–

R1 U3 V3

PG2

V/V FT

–

MCO2, TIM8_BKIN, SAI2_MCLK_B, ETH1_MDC

T1 L6 W2

PG12

V/V FT

LPTIM1_IN1, SAI2_SCK_A,

SAI2_CK2,

USART6_RTS/USART6_DE,

USART3_CTS,

–

ETH2_PHY_INTN,

ETH1_PHY_INTN,

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV

F7 P6 R5

VDD

S

–

–

–

G10 E8 T1

VSS

S

–

–

–

N3 R3 V1

MCO1, USART2_CK,

I2C2_SCL, I2C3_SDA,

SPDIFRX_IN0,

PD7

Vstup/výstup FT_fh

–

ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_

REF_CLK,

QUADSPI_BK1_IO2,

FMC_NE1

P3 K7 T4

PA13

V/V FT

–

DBTRGO, DBTRGI, MCO1, UART4_TX

R3 R4 W3 NAPÁJANIE_CPU_ZAP. VYPNUTIE

–

–

T2 N5 Y1

PA11

Vstup/výstup FT_f

TIM1_CH4, I2C5_SCL,

SPI2_NSS/I2S2_WS,

USART1_CTS/USART1_NSS,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, ETH1_CLK,

ETH2_CLK

N5 M6 AA2

PB11

TIM2_CH4, LPTIM1_OUT,

I2C5_SMBA, USART3_RX,

Vstup/výstup FT_vh –

ETH1_MII_TX_EN/ETH1_

RGMII_TX_CTL/ETH1_RMII_

TX_EN

–
–
–
ZLYHANIE ŠTARTOVANIA –
–

DS13875 Rev 5

59/219
97

Rozhranie pinov, popis pinov a alternatívne funkcie

STM32MP133C/F

Číslo PIN

Tabuľka 7. Definície guľôčok STM32MP133C/F (pokračovanie)

Funkcie lopty

Názov pinu (funkcia po
reset)

Alternatívne funkcie

Doplnkové funkcie

LFBGA289 TFBGA289 TFBGA320
Štruktúra I/O typu pinov
Poznámky

P4 U4

Y2

PF14(JTCK/SW CLK)

I/O

FT

(2)

U3 L7 Y3

PA0

Vstup/výstup FT_a –

JTCK/SWCLK
TIM2_CH1, TIM5_CH1, TIM8_ETR, TIM15_BKIN, SAI1_SD_B, UART5_TX,
ETH1_MII_CRS, ETH2_MII_CRS

N6 T3 W4

PF13

TIM2_ETR, SAI1_MCLK_B,

Vstup/výstup FT_a –

DFSDM1_DATIN3,

USART2_TX, UART5_RX

G11 E10 P7

F10 –

–

R4 K8 AA3

P5 R5 Y4 U4 M7 Y5

VSS VDD PA1
PA2
PA5

S

–

S

–

V/V FT_a

V/V FT_a V/V FT_a

–

–

–

–

TIM2_CH2, TIM5_CH2, LPTIM3_OUT, TIM15_CH1N,
DFSDM1_CKIN0, – USART2_RTS/USART2_DE,
ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_
REF_CLK

TIM2_CH3, TIM5_CH3, – LPTIM4_OUT, TIM15_CH1,
USART2_TX, ETH1_MDIO

TIM2_CH1/TIM2_ETR,

USART2_CK, TIM8_CH1N,

–

SAI1_D1, SPI1_NSS/I2S1_WS,

SAI1_SD_A, ETH1_PPS_OUT,

ETH2_PPS_OUT

T3 T4 W5

SAI1_SCK_A, SAI1_CK2,

PC0

Vstup/výstup FT_ha –

I2S1_MCK, SPI1_MOSI/I2S1_SDO,

USART1_TX

T4 J9 AA4
R6 U6 W7 P7 U5 ​​U8 P6 T6 V8

PF12

Vstup/výstup FT_vha –

VREF+

S

–

–

VDDA

S

–

–

VREF-

S

–

–

SPI1_NSS/I2S1_WS, SAI1_SD_A, UART4_TX,
ETH1_MII_TX_ER, ETH1_RGMII_CLK125
–
–
–

–
ADC1_INP7, ADC1_INN3, ADC2_INP7, ADC2_INN3 ADC1_INP11, ADC1_INN10, ADC2_INP11, ADC2_INN10
–
ADC1_INP3, ADC2_INP3
ADC1_INP1, ADC2_INP1
ADC1_INP2
ADC1_INP0, ADC1_INN1, ADC2_INP0, ADC2_INN1, TAMP_IN3
ADC1_INP6, ADC1_INP2
–

60/219

DS13875 Rev 5

3 STM

Dokumenty / zdroje

STMicroelectronics STM32MP133C F 32-bitový procesor Arm Cortex-A7 1 GHz [pdf] Používateľská príručka STM32MP133C F 32-bitový procesor Arm Cortex-A7 1 GHz MPU, STM32MP133C, F 32-bitový procesor Arm Cortex-A7 1 GHz MPU, procesor Arm Cortex-A7 1 GHz MPU, 1 GHz, MPU

Referencie

• Používateľská príručka