מעבד יחידה STM32MP133C F של STMicroelectronics בנפח 32 סיביות, בעל מעבד Arm Cortex-A7 בנפח 1GHz

מפרטים

• ליבה: Arm Cortex-A7
• זיכרונות: SDRAM חיצוני, SRAM משובץ
• אפיק נתונים: ממשק מקבילי של 16 סיביות
• אבטחה/בטיחות: איפוס וניהול צריכת חשמל, LPLV-Stop2, המתנה
• מארז: LFBGA, TFBGA עם פסיעה מינימלית של 0.5 מ"מ
• ניהול שעון
• קלט/פלט לשימוש כללי
• מטריצת חיבורים
• 4 בקרי DMA
• ציוד היקפי לתקשורת: עד 29
• ציוד היקפי אנלוגי: 6
• טיימרים: עד 24, כלבי שמירה: 2
• האצת חומרה
• מצב ניפוי באגים
• נתיכים: 3072 סיביות כולל מזהה ייחודי ו-HUK עבור מפתחות AES 256
• תואם ל-ECOPACK2

תת-מערכת Arm Cortex-A7

תת-המערכת Arm Cortex-A7 של STM32MP133C/F מספקת…

זיכרונות

המכשיר כולל SDRAM חיצוני ו-SRAM משובץ לאחסון נתונים…

בקר DDR

בקר ה-DDR3/DDR3L/LPDDR2/LPDDR3 מנהל את גישת הזיכרון…

ניהול ספק כוח
ערכת אספקת החשמל והמפקח מבטיחים אספקת חשמל יציבה...

ניהול שעון
ה-RCC מטפל בחלוקת שעון ובתצורות שלו...

קלט/פלט לשימוש כללי (GPIO)
רכיבי ה-GPIO מספקים יכולות ממשק עבור התקנים חיצוניים…

בקר הגנה של TrustZone
ה-ETZPC משפר את אבטחת המערכת על ידי ניהול זכויות גישה...

מטריצת אפיק-קישור
המטריצה ​​מאפשרת העברת נתונים בין מודולים שונים...

שאלות נפוצות

ש: מהו המספר המרבי של ציוד היקפי לתקשורת הנתמך?
א: ה-STM32MP133C/F תומך בעד 29 ציוד היקפי לתקשורת.

ש: כמה ציוד היקפי אנלוגי זמין?
א: המכשיר מציע 6 ציוד היקפי אנלוגי עבור פונקציות אנלוגיות שונות.

"`

STM32MP133C STM32MP133F

Arm® Cortex®-A7 עד 1 גיגה-הרץ, 2×ETH, 2×CAN FD, 2×ADC, 24 טיימרים, אודיו, קריפטו ואבטחה מתקדמת
גיליון נתונים – נתוני ייצור

תכונות
כולל ST טכנולוגיית פטנט חדישה
ליבה
· Arm® Cortex®-A32 L7 בנפח 1 סיביות, זיכרון מטמון מאוחד ברמה 32 של 32 קילו-בייט / זיכרון מטמון מאוחד ברמה 128 של 2 קילו-בייט, Arm® NEONTM ו- Arm® TrustZone®

זיכרונות
זיכרון DDR חיצוני עד 1 ג'יגה-בייט עד LPDDR2/LPDDR3-1066 16 סיביות עד DDR3/DDR3L-1066 16 סיביות
168 קילו-בייט של SRAM פנימי: 128 קילו-בייט של AXI SYSRAM + 32 קילו-בייט של AHB SRAM ו-8 קילו-בייט של SRAM בתחום הגיבוי
· ממשק זיכרון כפול Quad-SPI · בקר זיכרון חיצוני גמיש עם עד
אפיק נתונים של 16 סיביות: ממשק מקבילי לחיבור מעגלים משולבים חיצוניים וזיכרונות SLC NAND עם ECC של עד 8 סיביות
אבטחה/בטיחות
· אתחול מאובטח, ציוד היקפי של TrustZone®, 12 xtampפינים כולל 5 x פעיליםampers
· טמפרטורה, נפחtage, תדר וניטור 32 קילוהרץ
איפוס וניהול חשמל
· אספקת מתח 1.71 וולט עד 3.6 כניסות/יציאות (5 כניסות/יציאות עמידות בפני וולט) · POR, PDR, PVD ו-BOR · LDOs על השבב (USB 1.8 וולט, 1.1 וולט) · ווסת גיבוי (~0.9 וולט) · חיישני טמפרטורה פנימיים · מצבי צריכת חשמל נמוכה: שינה, עצירה, LPLV-עצירה,
LPLV-Stop2 ומצב המתנה

LFBGA

TFBGA

LFBGA289 (14 × 14 מ"מ) פסיעה 0.8 מ"מ

TFBGA289 (9 × 9 מ"מ) TFBGA320 (11 × 11 מ"מ)
פסיעה מינימלית 0.5 מ"מ

· שמירת DDR במצב המתנה · בקרות עבור שבב PMIC נלווה

ניהול שעון
מתנדים פנימיים: מתנד HSI 64 מגה-הרץ, מתנד CSI 4 מגה-הרץ, מתנד LSI 32 קילו-הרץ
· מתנדים חיצוניים: מתנד HSE 8-48 מגה-הרץ, מתנד LSE 32.768 קילו-הרץ
· 4 × PLLs עם מצב חלקי

קלט/פלטים לשימוש כללי
עד 135 יציאות קלט/פלט מאובטחות עם יכולת פסיקה
· עד 6 השכמה

מטריצת חיבור
· 2 מטריצות אפיק חיבור Arm® AMBA® AXI 64-bit, עד 266 MHz חיבור Arm® AMBA® AHB 32-bit, עד 209 MHz

4 בקרי DMA לפרוק את המעבד
· 56 ערוצים פיזיים בסך הכל
בקר גישה ישירה לזיכרון ראשי (MDMA) מהיר אחד למטרות כלליות
3 × מכשירי DMA בעלי שני פורטים עם יכולות FIFO ונתוב בקשות לניהול אופטימלי של התקנים היקפיים

ספטמבר 2024
זהו מידע על מוצר בייצור מלא.

DS13875 Rev 5

1/219
www.st.com

STM32MP133C/F

עד 29 ציוד היקפי לתקשורת
· 5 × I2C FM+ (1 מגה-ביט/שנייה, SMBus/PMBusTM) · 4 x UART + 4 x USART (12.5 מגה-ביט/שנייה,
ממשק ISO7816, LIN, IrDA, SPI) · 5 × SPI (50 מגה-ביט/שנייה, כולל 4 עם דופלקס מלא
דיוק מחלקת שמע I2S באמצעות PLL שמע פנימי או שעון חיצוני)(+2 QUADSPI + 4 עם USART) · 2 × SAI (שמע סטריאו: I2S, PDM, SPDIF Tx) · SPDIF Rx עם 4 כניסות · 2 × SDMMC עד 8 סיביות (SD/e·MMCTM/SDIO) · 2 × בקרי CAN התומכים בפרוטוקול CAN FD · 2 × מארח USB 2.0 במהירות גבוהה או 1 × מארח USB 2.0 במהירות גבוהה

+ 1 × יציאת USB 2.0 OTG במהירות גבוהה בו זמנית · 2 x חיבורי Ethernet MAC/GMAC IEEE 1588v2, MII/RMII/RGMII
6 ציוד היקפי אנלוגי
· 2 × ADCs עם רזולוציה מקסימלית של 12 סיביות עד 5 Msps
· חיישן טמפרטורה אחד · מסנן דיגיטלי אחד עבור מודולטור סיגמא-דלתא
(DFSDM) עם 4 ערוצים ו-2 מסננים · ייחוס ADC פנימי או חיצוני VREF+
עד 24 טיימרים ו-2 כלבי שמירה
· 2 טיימרים של 32 סיביות עם עד 4 IC/OC/PWM או מונה פולסים וכניסת מקודד ריבועי (מצטבר)
· 2 טיימרים מתקדמים של 16 סיביות · 10 טיימרים למטרות כלליות של 16 סיביות (כולל
2 טיימרים בסיסיים ללא PWM) · 5 טיימרים בעלי צריכת חשמל נמוכה של 16 סיביות · RTC מאובטח עם דיוק של פחות משנייה ו
לוח שנה של חומרה · 4 טיימרים של מערכת Cortex®-A7 (מאובטח,
(לא מאובטח, וירטואלי, היפר-ויזור) · 2 × גופי שמירה עצמאיים
האצת חומרה
AES 128, 192, 256 DES/TDES

2 (עצמאי, עצמאי מאובטח) 5 (2 ניתנים לאבטחה) 4 5 (3 ניתנים לאבטחה)
4 + 4 (כולל 2 USART הניתנים לאבטחה), חלקם יכולים לשמש כמקור אתחול
2 (עד 4 ערוצי שמע), עם I2S מאסטר/סלב, כניסת PCM, 2 יציאות SPDIF-TX
HSPHY משובץ עם BCD ‏HS PHY משובץ עם BCD (ניתן לאבטחה), יכול לשמש כמקור אתחול
2 × HS משותף בין Host ו-OTG 4 כניסות

2 (1 × TTCAN), כיול שעון, מאגר משותף של 10 קילו-בייט 2 (8 + 8 סיביות) (ניתן לאבטחה), e·MMC או SD יכולים לשמש כמקור אתחול 2 ספקי כוח עצמאיים אופציונליים עבור ממשקי כרטיס SD
1 (כפול-מרובע) (ניתן לאבטחה), יכול לשמש כמקור אתחול

–
–
מַגָף
–
מַגָף
אתחול אתחול
(1)

כתובת/נתונים מקבילים 8/16-bit FMC AD-mux מקביל 8/16-bit
NAND 8/16-bit 10/100M/Gigabit Ethernet DMA קריפטוגרפיה
מחולל מספרים אקראיים של Hash True, נתיכים (ניתנים לתכנות חד פעמי)

4 × CS, עד 4 × 64 מגה-בייט
כן, 2× CS, SLC, BCH4/8, יכול לשמש כמקור אתחול 2 x (MII, RMI, RGMII) עם PTP ו-EEE (ניתן לאבטחה)
3 מקרים (1 מאובטח), MDMA PKA בעל 33 ערוצים (עם הגנת DPA), DES, TDES, AES (עם הגנת DPA)
(כולם ניתנים לאבטחה) SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3, HMAC
(ניתן לאבטחה) True-RNG (ניתן לאבטחה) 3072 סיביות אפקטיביות (מאובטח, 1280 סיביות זמינות למשתמש)

–
מגף –
–

16/219

DS13875 Rev 5

STM32MP133C/F

תֵאוּר

טבלה 1. תכונות וספירות ציוד היקפי של STM32MP133C/F (המשך)

STM32MP133CAE STM32MP133FAE STM32MP133CAG STM32MP133FAG STM32MP133CAF STM32MP133FAF שונות

תכונות

LFBGA289

TFBGA289

TFBGA320

GPIOs עם פסיקה (ספירה כוללת)

135(2)

GPIOs מאובטחים פיני התעוררות

כֹּל
6

Tampפינים (פעילים)ampאה)

12 (5)

DFSDM ADC מסונכרן עד 12 סיביות

4 ערוצי קלט עם 2 מסננים

–

2(3) (עד 5 Msps על 12 סיביות כל אחד) (ניתן לאבטחה)

ADC1: 19 ערוצים כולל 1x פנימי, 18 ערוצים זמינים עבור

ערוצי ADC של 12 סיביות בסך הכל (4)

משתמש כולל דיפרנציאל 8x

–

ADC2: 18 ערוצים כולל 6x פנימי, 12 ערוצים זמינים עבור

משתמש כולל דיפרנציאל 6x

פין קלט VREF+ של ADC פנימי

קלט 1.65 וולט, 1.8 וולט, 2.048 וולט, 2.5 וולט או VREF+ –
כֵּן

1. QUADSPI יכול לאתחל מ-GPIO ייעודיים או באמצעות כמה GPIO אתחול FMC Nand8 (PD4, PD1, PD5, PE9, PD11, PD15 (ראה טבלה 7: הגדרות כדור STM32MP133C/F).
2. ספירת GPIO כוללת זו כוללת ארבעה JTAG GPIOs ושלושה GPIOs BOOT עם שימוש מוגבל (עשוי להתנגש עם חיבור התקן חיצוני במהלך סריקת גבולות או אתחול).
3. כאשר משתמשים בשני ה-ADCs, שעון הליבה צריך להיות זהה עבור שני ה-ADCs ולא ניתן להשתמש בקדם-מדרגים המוטמעים של ה-ADC.
4. בנוסף, ישנם גם ערוצים פנימיים: – ערוץ פנימי של ADC1: VREFINT – ערוצים פנימיים של ADC2: טמפרטורה, עוצמה פנימיתtagהפניה אלקטרונית, VDDCORE, VDDCPU, VDDQ_DDR, VBAT / 4.

DS13875 Rev 5

17/219
48

תיאור 18/219

STM32MP133C/F

איור 1. תרשים בלוקים של STM32MP133C/F

אספקת IC

@VDDA

HSI

AXIM: חיבור AXI Arm 64-bit (266 MHz) T

@VDDCPU

GIC

T

מעבד Cortex-A7 650/1000 מגה-הרץ + MMU + FPU + NEONT

32 אלף דולר דני

32 אלף דולר

CNT (טיימר) T

ETM

T

2561K2B8LK2B$L+2$SCU T
אסינכרוני

128 ביטים

TT

CSI

LSI

זמן ניפוי באגיםamp

גנרטור TSGEN

T

DAP
(JTAG/SWD)

סיסרם 128KB

רום 128KB

38

2 x MAC של ETH
10/100/1000 (ללא GMII)

FIFO

TT

T

זיכרון BKPSRAM 8KB

T

RNG

T

בְּלִיל

16b PHY

DDRCTRL 58
LPDDR2/3, DDR3/3L

אסינכרוני

T

קריפ

T

SAES

DDRMCE T TZC T

DDRPHYC
T

13

DLY

8b QUADSPI (כפול) T

37

16ב

FMC

T

CRC

T

DLYBSD1

(בקרת DLY SDMMC1)

T

DLYBSD2

(בקרת DLY SDMMC2)

T

DLYBQS

(בקרת QUADSPI DLY)

FIFO FIFO

DLY DLY

14 8b SDMMC1 T 14 8b SDMMC2 T

PHY

2

USBH

2

(מארח 2xHS)

PLLUSB

FIFO

T

PKA

FIFO

32 ערוצים של MDMA

AXIMC TT

יציאת מעקב 17 16b

ETZPC

T

IWDG1

T

@VBAT

BSEC

T

נתיכים OTP

@VDDA

2

RTC / AWU

T

12

TAMP / תקנות גיבוי T

@VBAT

2

LSE (32kHz XTAL)

T

תזמון מערכת STGENC

דוֹר

STGENR

USBPHYC
(בקרת PHY של 2 יחידות USB)
IWDG2

@VBAT

@VDDA

1

VREFBUF

T

4

16b LPTIM2

T

1

16b LPTIM3

T

1

16b LPTIM4

1

16b LPTIM5

3

פיני BOOT

SYSCFG

T

8

8b

HDP

10 16b TIM1/PWM 10 16b TIM8/PWM

13

SAI1

13

SAI2

9

4 ערוצים DFSDM

מאגר 10KB CCU

4

FDCAN1

4

FDCAN2

FIFO FIFO
APB2 (100 מגהרץ)

FIFO של 8KB
APB5 (100 מגה-הרץ)

APB3 (100 מגהרץ)

APB4

אסינכרוני AHB2APB

SRAM1 16KB זיכרון SRAM2 8KB זיכרון SRAM3 8KB זיכרון

AHB2APB

DMA1
8 זרמים
DMAMUX1
DMA2
8 זרמים

DMAMUX2

DMA3
8 זרמים

T

PMB (מוניטור תהליכים)
DTS (חיישן טמפרטורה דיגיטלי)

כרך ידtagרגולטורים אלקטרוניים

@VDDA

פיקוח על אספקה

FIFO

FIFO

FIFO

2×2 מטריקס
AHB2APB

AXI של 64 סיביות

מאסטר AXI 64 סיביות

32 סיביות AHB 32 סיביות מאסטר AHB

32 סיביות APB

הגנת אבטחה של T TrustZone

AHB2APB

APB2 (100 מגהרץ)

APB1 (100 מגהרץ)
פיפו פיפו פיפו פיפו פיפו

MLAHB: מטריצת אפיק רב-AHB של Arm 32 סיביות (209 מגה-הרץ)
APB6
פיפו פיפו פיפו פיפו

@VBAT
T
FIFO

HSE (אקסטל)

2

PLL1/2/3/4

T

RCC

5

T PWR

9

T

EXTI

16ext

176

T

USBO

(OTG HS)

PHY

2

T

12b ADC1

18

T

12b ADC2

18

T

GPIOA

16ב

16

T

GPIOB

16ב

16

T

GPIOC

16ב

16

T

GPIOD

16ב

16

T

GPIOE

16ב

16

T

GPIOF

16ב

16

T

GPIOG 16b 16

T

GPIOH

16ב

15

T

GPIOI

16ב

8

AHB2APB

T

USART1

כרטיס חכם IrDA

5

T

USART2

כרטיס חכם IrDA

5

T

SPI4/I2S4

5

T

SPI5

4

T

I2C3/SMBUS

3

T

I2C4/SMBUS

3

T

I2C5/SMBUS

3

סנן סנן סנן

T

TIM12

16ב

2

T

TIM13

16ב

1

T

TIM14

16ב

1

T

TIM15

16ב

4

T

TIM16

16ב

3

T

TIM17

16ב

3

TIM2 TIM3 TIM4

32ב

5

16ב

5

16ב

5

TIM5 TIM6 TIM7

32ב

5

16ב

16ב

LPTIM1 16b

4

USART3

כרטיס חכם IrDA

5

UART4

4

UART5

4

UART7

4

UART8

4

מסנן פילטר

I2C1/SMBUS

3

I2C2/SMBUS

3

SPI2/I2S2

5

SPI3/I2S3

5

USART6

כרטיס חכם IrDA

5

SPI1/I2S1

5

FIFO FIFO

FIFO FIFO

MSv67509V2

DS13875 Rev 5

STM32MP133C/F

3

פונקציונאלי נגמרview

פונקציונאלי נגמרview

3.1
3.1.1
3.1.2

תת-מערכת Arm Cortex-A7
תכונות
· ארכיטקטורת ARMv7-A · מטמון הוראות L32 של 1 קילו-בייט · מטמון נתונים L32 של 1 קילו-בייט · מטמון level128 של 2 קילו-בייט · סט הוראות Arm + Thumb®-2 · טכנולוגיית אבטחה Arm TrustZone · SIMD מתקדם Arm NEON · הרחבות DSP ו-SIMD · VFPv4 נקודה צפה · תמיכה בווירטואליזציה של חומרה · מודול מעקב מוטמע (ETM) · בקר פסיקה גנרי משולב (GIC) עם 160 פסיקות היקפיות משותפות · טיימר גנרי משולב (CNT)
מֵעַלview
מעבד ה-Cortex-A7 הוא מעבד יישומים חסכוני מאוד באנרגיה, שנועד לספק ביצועים עשירים במכשירים לבישים מתקדמים, וביישומים משובצים וצרכניים אחרים הדורשים צריכת חשמל נמוכה. הוא מספק ביצועים גבוהים עד 20% יותר בהליך יחיד בהשוואה ל-Cortex-A5 ומספק ביצועים דומים לאלו של Cortex-A9.
ה-Cortex-A7 משלב את כל התכונות של מעבדי Cortex-A15 ו-CortexA17 בעלי הביצועים הגבוהים, כולל תמיכה בווירטואליזציה בחומרה, NEON וממשק אפיק AMBA 128 AXI של 4 סיביות.
מעבד Cortex-A7 בונה על מעבד 8-s חסכוני באנרגיהtagהצינור של מעבד Cortex-A5. הוא נהנה גם ממטמון L2 משולב שנועד לצריכת אנרגיה נמוכה, עם השהיות טרנזקציות נמוכות יותר ותמיכה משופרת של מערכת ההפעלה לתחזוקת מטמון. בנוסף לכך, יש חיזוי ענפים משופר וביצועי מערכת זיכרון משופרים, עם נתיב loadstore של 64 סיביות, אפיקי AMBA 128 AXI של 4 סיביות וגודל TLB מוגדל (256 כניסות, עלייה מ-128 כניסות עבור Cortex-A9 ו-Cortex-A5), מה שמשפר את הביצועים עבור עומסי עבודה גדולים כגון web דִפדוּף.
טכנולוגיית Thumb-2
מספק את ביצועי השיא של קוד Arm מסורתי תוך הפחתה של עד 30% בדרישת הזיכרון לאחסון הוראות.
טכנולוגיית TrustZone
מבטיח יישום אמין של יישומי אבטחה, החל מניהול זכויות דיגיטליות ועד לתשלומים אלקטרוניים. תמיכה רחבה מצד שותפים טכנולוגיים ותעשייתיים.

DS13875 Rev 5

19/219
48

פונקציונאלי נגמרview

STM32MP133C/F

נֵאוֹן
טכנולוגיית NEON יכולה להאיץ אלגוריתמים של מולטימדיה ועיבוד אותות כגון קידוד/פענוח וידאו, גרפיקה דו-ממדית/תלת-ממדית, משחקים, עיבוד אודיו ודיבור, עיבוד תמונה, טלפוניה וסינתזת קול. ה-Cortex-A2 מספק מנוע המציע הן את הביצועים והן את הפונקציונליות של יחידת הנקודה הצפה (FPU) של Cortex-A3 והן יישום של מערך הוראות ה-SIMD המתקדם של NEON להאצה נוספת של פונקציות עיבוד מדיה ואותות. ה-NEON מרחיב את FPU מעבד ה-Cortex-A7 כדי לספק quad-MAC וסט אוגרים נוסף של 7 ו-7 סיביות התומכים במערך עשיר של פעולות SIMD על פני כמויות נתונים שלמות של 64, 128 ו-8 סיביות ומספרים צפה של 16 סיביות.
וירטואליזציה של חומרה
תמיכה חומרתית יעילה ביותר לניהול נתונים ובוררציה, לפיה סביבות תוכנה מרובות והיישומים שלהן מסוגלים לגשת בו זמנית ליכולות המערכת. זה מאפשר מימוש של התקנים חזקים, עם סביבות וירטואליות מבודדות היטב זו מזו.
מטמוני L1 אופטימליים
מטמוני L1 בעלי ביצועים ומותאמים אישית לחשמל משלבים טכניקות של השהיית גישה מינימלית כדי למקסם את הביצועים ולמזער את צריכת החשמל.
בקר מטמון L2 משולב
מספק גישה עם השהייה נמוכה ורוחב פס גבוה לזיכרון במטמון בתדר גבוה, או כדי להפחית את צריכת החשמל הקשורה לגישה לזיכרון מחוץ לשבב.
יחידת נקודה צפה (FPU) של Cortex-A7
ה-FPU מספק הוראות נקודה צפה בדיוק יחיד וכפול בעלות ביצועים גבוהים, התואמות לארכיטקטורת Arm VFPv4, התואמת תוכנה לדורות קודמים של מעבדי נקודה צפה של Arm.
יחידת בקרת סנופ (SCU)
ה-SCU אחראי על ניהול החיבוריות, הבוררות, התקשורת, העברות זיכרון מטמון למטמון וזיכרון מערכת, קוהרנטיות מטמון ויכולות אחרות עבור המעבד.
קוהרנטיות מערכתית זו גם מפחיתה את מורכבות התוכנה הכרוכה בשמירה על קוהרנטיות תוכנה בתוך כל מנהל התקן של מערכת הפעלה.
בקר פסיקה גנרי (GIC)
באמצעות יישום בקר פסיקות סטנדרטי ומעוצב, ה-GIC מספק גישה עשירה וגמישה לתקשורת בין מעבדים ולניתוב וקביעת סדרי עדיפויות של פסיקות מערכת.
תמיכה בעד 192 פסיקות עצמאיות, תחת בקרת תוכנה, עם עדיפות חומרתית וניתוב בין מערכת ההפעלה לשכבת ניהול התוכנה של TrustZone.
גמישות הניתוב הזו והתמיכה בווירטואליזציה של פסיקות לתוך מערכת ההפעלה, מספקות את אחת התכונות המרכזיות הנדרשות לשיפור היכולות של פתרון המשתמש בהיפר-ויזור.

20/219

DS13875 Rev 5

STM32MP133C/F

פונקציונאלי נגמרview

3.2
3.2.1
3.2.2

זיכרונות
SDRAM חיצוני
התקני STM32MP133C/F משובצים בקר עבור SDRAM חיצוני התומך באפשרויות הבאות: · LPDDR2 או LPDDR3, נתונים של 16 סיביות, עד ג'יגה-בייט אחד, קצב שעון של עד 1 מגה-הרץ · DDR533 או DDR3L, נתונים של 3 סיביות, עד ג'יגה-בייט אחד, קצב שעון של עד 16 מגה-הרץ
SRAM מוטבע
כל המכשירים כוללים: · SYSRAM: 128 קילו-בייט (עם אזור מאובטח בגודל הניתן לתכנות) · AHB SRAM: 32 קילו-בייט (ניתן לאבטחה) · BKPSRAM (SRAM לגיבוי): 8 קילו-בייט
תוכן אזור זה מוגן מפני גישות כתיבה לא רצויות אפשריות, וניתן לשמור אותו במצב המתנה או VBAT. ניתן להגדיר את BKPSRAM (ב-ETZPC) כנגיש על ידי תוכנה מאובטחת בלבד.

3.3

בקר DDR3/DDR3L/LPDDR2/LPDDR3 (DDRCTRL)

DDRCTRL בשילוב עם DDRPHYC מספק פתרון ממשק זיכרון מלא עבור תת-מערכת זיכרון DDR. · ממשק AMBA אחד של 64 סיביות עם 4 יציאות AXI (XPI) · שעון AXI אסינכרוני לבקר · מנוע הצפנת זיכרון DDR (DDRMCE) הכולל כתיבה בזמן אמת של AES-128 DDR
הצפנה/פענוח קריאה. · תקנים נתמכים:
מפרט JEDEC DDR3 SDRAM, JESD79-3E עבור DDR3/3L עם ממשק 16 סיביות
מפרט JEDEC LPDDR2 SDRAM, JESD209-2E עבור LPDDR2 עם ממשק 16 סיביות
מפרט JEDEC LPDDR3 SDRAM, JESD209-3B עבור LPDDR3 עם ממשק 16 סיביות
· מתזמן מתקדם ומחולל פקודות SDRAM · ניתן לתכנות ברוחב נתונים מלא (16 סיביות) או חצי רוחב נתונים (8 סיביות) · תמיכה מתקדמת ב-QoS עם שלושה סוגים של תעבורה בקריאה ושני סוגים של תעבורה בכתיבה · אפשרויות למניעת הרעבה של תעבורה בעדיפות נמוכה יותר · קוהרנטיות מובטחת לכתיבה לאחר קריאה (WAR) ולקריאה לאחר כתיבה (RAW) ב
יציאות AXI · תמיכה ניתנת לתכנות עבור אפשרויות אורך פרץ (4, 8, 16) · שילוב כתיבה כדי לאפשר שילוב של מספר כתיבות לאותה כתובת לאחד
כתיבה יחידה · תצורת דרגה יחידה

DS13875 Rev 5

21/219
48

פונקציונאלי נגמרview

STM32MP133C/F

· תמיכה בכניסה ויציאה אוטומטיות של SDRAM עקב חוסר הגעת עסקה בזמן הניתן לתכנות
· תמיכה בכניסה ויציאה אוטומטיות של עצירת שעון (LPDDR2/3) הנגרמות עקב חוסר הגעת עסקה
· תמיכה במצב פעולה אוטומטית של צריכת חשמל נמוכה הנגרמת עקב חוסר הגעת עסקה בזמן הניתן לתכנות באמצעות ממשק חומרה בעל צריכת חשמל נמוכה
· מדיניות דפדוף ניתנת לתכנות · תמיכה בכניסה ויציאה של רענון עצמי אוטומטי או תחת בקרת תוכנה · תמיכה בכניסה ויציאה של כיבוי עמוק תחת בקרת תוכנה (LPDDR2 ו-
LPDDR3) · תמיכה בעדכוני אוגרים מפורשים של מצב SDRAM תחת בקרת תוכנה · לוגיקת מיפוי כתובות גמישה המאפשרת מיפוי ספציפי ליישום של שורות, עמודות,
סיביות בנק · אפשרויות בקרת רענון לבחירת המשתמש · בלוק משויך DDRPERFM לסיוע בניטור וכיוונון ביצועים
ניתן להגדיר (ב-ETZPC) את DDRCTRL ואת DDRPHYC כנגישים על ידי תוכנה מאובטחת בלבד.
התכונות העיקריות של DDRMCE (מנוע הצפנת זיכרון DDR) מפורטות להלן: · ממשקי אב/עבד של אפיק מערכת AXI (64 סיביות) · הצפנה מקוונת (לכתיבה) ופענוח (לקריאה), המבוססות על חומת אש משובצת
תכנות · שני מצבי הצפנה לכל אזור (מקסימום אזור אחד): ללא הצפנה (מצב עקיפה),
מצב צופן בלוקים · התחלה וסוף של אזורים המוגדרים עם גרגרנות של 64 קילו-בייט · סינון ברירת מחדל (אזור 0): כל גישה שניתנה · סינון גישה לאזור: אין
צופן בלוקים נתמך: AES מצב שרשור נתמך · מצב בלוק עם צופן AES תואם למצב ECB שצוין בפרסום 197 של NIST FIPS בתקן ההצפנה המתקדם (AES), עם פונקציית גזירת מפתחות משויכת המבוססת על אלגוריתם Keccak-400 שפורסם ב-https://keccak.team webאתר. · סט אחד של אוגרי מפתחות ראשיים לכתיבה בלבד ולנעילה · יציאת תצורה של AHB, בעלת מודעות לפריבילגיות

22/219

DS13875 Rev 5

STM32MP133C/F

פונקציונאלי נגמרview

3.4

בקר מרחב כתובות TrustZone עבור DDR (TZC)

TZC משמש לסינון גישות קריאה/כתיבה לבקר DDR בהתאם להרשאות TrustZone ובהתאם ל-NSAID (Non-secure master) בעד תשעה אזורים הניתנים לתכנות: · תצורה נתמכת על ידי תוכנה מהימנה בלבד · יחידת סינון אחת · תשעה אזורים:
אזור 0 תמיד מופעל ומכסה את כל טווח הכתובות. לאזורים 1 עד 8 יש כתובת בסיס/קצה הניתנת לתכנות וניתן להקצות אותם ל
כל אחד מהמסננים או שניהם. · הרשאות גישה מאובטחות ולא מאובטחות מתוכנתות לפי אזור · גישות לא מאובטחות המסוננות לפי NSAID · אזורים הנשלטים על ידי אותו מסנן אינם חייבים להיות חופפים · מצבי כשל עם שגיאה ו/או פסיקה · יכולת קבלה = 256 · לוגיקת שומר שער להפעלה והשבתה של כל מסנן · גישות ספקולטיביות

DS13875 Rev 5

23/219
48

פונקציונאלי נגמרview

STM32MP133C/F

3.5

מצבי אתחול

בעת האתחול, מקור האתחול בו משתמש ROM האתחול הפנימי נבחר על ידי פין BOOT ובייטים של OTP.

טבלה 2. מצבי אתחול

אתחול2 אתחול1 אתחול0 מצב אתחול ראשוני

הערות

המתן חיבור נכנס ב:

0

0

0

UART ו-USB(1)

USART3/6 ו-UART4/5/7/8 על פיני ברירת מחדל

התקן USB במהירות גבוהה על פיני OTG_HS_DP/DM(2)

0

0

1 הבזק NOR טורי (3) הבזק NOR טורי על QUADSPI (5)

0

1

0

e·MMC(3)

e·MMC על SDMMC2 (ברירת מחדל)(5)(6)

0

1

1

פלאש NAND(3)

פלאש NAND SLC על FMC

1

0

0

אתחול פיתוח (ללא אתחול זיכרון פלאש)

משמש לקבלת גישת ניפוי שגיאות ללא אתחול מזיכרון פלאש (4).

1

0

1

כרטיס SD(3)

כרטיס SD ב-SDMC1 (ברירת מחדל)(5)(6)

המתן חיבור נכנס ב:

1

1

0 UART ו-USB(1)(3) USART3/6 ו-UART4/5/7/8 על פיני ברירת מחדל

התקן USB במהירות גבוהה על פיני OTG_HS_DP/DM(2)

1

1

1 זיכרון NAND טורי (3) זיכרון NAND טורי על QUADSPI (5)

1. ניתן להשבית באמצעות הגדרות OTP. 2. USB דורש שעון/קריסטל HSE (ראה AN5474 עבור תדרים נתמכים עם ובלי הגדרות OTP). 3. ניתן לשנות את מקור האתחול באמצעות הגדרות OTP (לדוגמהamp(אתחול ראשוני מכרטיס SD, לאחר מכן e·MMC עם הגדרות OTP). 4. ליבת Cortex®-A7 בלולאה אינסופית, PA13. 5. ניתן לשנות את פיני ברירת המחדל באמצעות OTP. 6. לחלופין, ניתן לבחור ממשק SDMMC אחר מברירת מחדל זו באמצעות OTP.

למרות שאתחול ברמה נמוכה מתבצע באמצעות שעונים פנימיים, חבילות תוכנה שסיפקה ST כמו גם ממשקים חיצוניים עיקריים כגון DDR, USB (אך לא רק) דורשים חיבור גביש או מתנד חיצוני על פיני HSE.
ראה RM0475 "יחידות MPU של 32 סיביות מבוססות Arm® מתקדמות STM13MP32xx" או AN5474 "תחילת העבודה עם פיתוח חומרה של קווי STM32MP13xx" לקבלת אילוצים והמלצות בנוגע לחיבור פיני HSE ותדרים נתמכים.

24/219

DS13875 Rev 5

STM32MP133C/F

פונקציונאלי נגמרview

3.6

ניהול אספקת חשמל

3.6.1
זְהִירוּת:

תוכנית אספקת חשמל
· VDD הוא מקור הספק העיקרי עבור קלט/פלט והחלק הפנימי נשאר מופעל במצב המתנה. נפח שימושיtagטווח המתח הוא 1.71 וולט עד 3.6 וולט (1.8 וולט, 2.5 וולט, 3.0 וולט או 3.3 וולט טיפוסי)
VDD_PLL ו-VDD_ANA חייבים להיות מחוברים בכוכב ל-VDD. · VDDCPU הוא נפח ההפעלה הייעודי של המעבד Cortex-A7tagהיצע, שערכה תלוי ב
תדר המעבד הרצוי. 1.22 וולט עד 1.38 וולט במצב הפעלה. VDD חייב להיות נוכח לפני VDDCPU. · VDDCORE הוא עוצמת הקול הדיגיטלית העיקריתtage ובדרך כלל כבוי במצב המתנה. עוצמת קולtagטווח המתח הוא 1.21 וולט עד 1.29 וולט במצב הפעלה. VDD חייב להיות נוכח לפני VDDCORE. · ניתן לחבר את פין VBAT לסוללה חיצונית (1.6 וולט < VBAT < 3.6 וולט). אם לא נעשה שימוש בסוללה חיצונית, יש לחבר פין זה ל-VDD. · VDDA הוא מתח האספקה ​​האנלוגי (ADC/VREF).tage (1.62 וולט עד 3.6 וולט). שימוש ב-VREF+ הפנימי דורש VDDA שווה או גבוה מ-VREF+ + 0.3 וולט. · פין VDDA1V8_REG הוא הפלט של הרגולטור הפנימי, המחובר באופן פנימי ל-USB PHY ול-USB PLL. הרגולטור הפנימי VDDA1V8_REG מופעל כברירת מחדל וניתן לשלוט בו על ידי תוכנה. הוא תמיד כבוי במצב המתנה.
אסור להשאיר את הפין הספציפי BYPASS_REG1V8 צף. יש לחבר אותו ל-VSS או ל-VDD כדי להפעיל או לבטל את עוצמת הקול.tagווסת e. כאשר VDD = 1.8 V, יש להגדיר BYPASS_REG1V8. · פין VDDA1V1_REG הוא הפלט של הווסת הפנימי, המחובר באופן פנימי ל-USB PHY. הווסת הפנימי VDDA1V1_REG מופעל כברירת מחדל וניתן לשלוט בו על ידי תוכנה. הוא תמיד כבוי במצב המתנה.
· VDD3V3_USBHS הוא ספק הכוח USB במהירות גבוהה. כרךtagהטווח הוא 3.07 V עד 3.6 V.
אסור ש-VDD3V3_USBHS יהיה קיים אלא אם כן VDDA1V8_REG קיים, אחרת עלול להיגרם נזק קבוע ל-STM32MP133C/F. יש להבטיח זאת באמצעות סדר דירוג PMIC או באמצעות רכיב חיצוני במקרה של הטמעת ספק כוח של רכיב נפרד.
· VDDSD1 ו-VDDSD2 הם בהתאמה ספקי כוח לכרטיסי SD SDMMC1 ו-SDMMC2 לתמיכה במצב מהירות אולטרה-גבוהה.
· VDDQ_DDR הוא ספק הכוח DDR IO. 1.425 וולט עד 1.575 וולט עבור חיבור זיכרונות DDR3 (1.5 וולט טיפוסי)
1.283 וולט עד 1.45 וולט עבור חיבור זיכרונות DDR3L (1.35 וולט טיפוסי)
1.14 וולט עד 1.3 וולט עבור ממשק זיכרונות LPDDR2 או LPDDR3 (1.2 וולט טיפוסי)
במהלך שלבי ההדלקה והכיבוי, יש לכבד את דרישות רצף ההספק הבאות:
כאשר מתח ה-VDD נמוך מ-1 וולט, ספקי כוח אחרים (VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR) חייבים להישאר מתחת ל-VDD + 300 mV.
· כאשר VDD הוא מעל 1 V, כל ספקי הכוח הם עצמאיים.
במהלך שלב הכיבוי, מתח ה-VDD יכול להיות נמוך באופן זמני מאשר ספקים אחרים רק אם האנרגיה המסופקת ל-STM32MP133C/F נשארת מתחת ל-1 mJ. זה מאפשר פריקה של קבלי ניתוק חיצוניים עם קבועי זמן שונים במהלך שלב הכיבוי החולף.

DS13875 Rev 5

25/219
48

פונקציונאלי נגמרview
V 3.6
VBOR0 1

איור 2. רצף הפעלה/כיבוי

STM32MP133C/F

VDDX(1) VDD

3.6.2
הערה: 26/219

0.3

פועל

מצב הפעלה

הפסקת חשמל

זְמַן

אזור אספקה ​​לא חוקי

VDDX < VDD + 300 mV

VDDX עצמאי מ-VDD

MSv47490V1

1. VDDX מתייחס לכל ספק כוח מבין VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR.

מפקח אספקת חשמל

למכשירים יש מעגל איפוס הפעלה (POR)/איפוס כיבוי (PDR) משולב בשילוב עם מעגל איפוס ניתוק מתח (BOR):
· איפוס הפעלה (POR)
מפקח ה-POR מנטר את אספקת החשמל של VDD ומשווה אותה לסף קבוע. המכשירים נשארים במצב איפוס כאשר VDD נמוך מסף זה, · איפוס לאחר כיבוי (PDR)
מפקח ה-PDR מנטר את אספקת החשמל של VDD. איפוס נוצר כאשר VDD יורד מתחת לסף קבוע.
· איפוס תקלות חשמל (BOR)
מפקח ה-BOR מנטר את אספקת החשמל VDD. ניתן להגדיר שלושה ערכי סף BOR (מ-2.1 עד 2.7 וולט) באמצעות בתים אופציונליים. איפוס נוצר כאשר ה-VDD יורד מתחת לסף זה.
· איפוס הפעלה VDDCORE (POR_VDDCORE) מנהל POR_VDDCORE מנטר את אספקת החשמל של VDDCORE ומשווה אותה לסף קבוע. תחום VDDCORE נשאר במצב איפוס כאשר VDDCORE נמצא מתחת לסף זה.
· איפוס VDDCORE לאחר כיבוי חשמל (PDR_VDDCORE). מנהל ה-PDR_VDDCORE מנטר את אספקת החשמל של VDDCORE. איפוס תחום VDDCORE נוצר כאשר VDDCORE יורד מתחת לסף קבוע.
· VDDCPU איפוס הפעלה (POR_VDDCPU) המפקח POR_VDDCPU מנטר את אספקת החשמל של VDDCPU ומשווה אותה לסף קבוע. תחום VDDCPU נשאר במצב איפוס כאשר VDDCORE נמצא מתחת לסף זה.
פין ה-PDR_ON שמור לבדיקות ייצור של STMicroelectronics וחייב להיות מחובר תמיד ל-VDD ביישום.

DS13875 Rev 5

STM32MP133C/F

פונקציונאלי נגמרview

3.7

אסטרטגיית צריכת חשמל נמוכה

ישנן מספר דרכים להפחית את צריכת החשמל ב-STM32MP133C/F: · הפחתת צריכת החשמל הדינמית על ידי האטת שעוני המעבד ו/או ה-
שעוני מטריצת אפיק ו/או שליטה בשעוני היקפיים בודדים. · חסוך בצריכת חשמל כאשר המעבד במצב סרק, על ידי בחירה מבין האפשרויות הנמוכות הזמינות.
מצבי צריכת חשמל בהתאם לצורכי יישום המשתמש. זה מאפשר להשיג את הפשרה הטובה ביותר בין זמן הפעלה קצר, צריכת חשמל נמוכה, כמו גם מקורות השכמה זמינים. · השתמש ב-DVFS (עוצמת קול דינמיתtagנקודות הפעלה (e וקנה מידה של תדר) השולטות ישירות בתדר שעון המעבד וכן באספקת הפלט של VDDCPU.
מצבי הפעולה מאפשרים שליטה על חלוקת השעון לחלקי המערכת השונים ועל הספק המערכת. מצב הפעולה של המערכת מופעל על ידי תת-מערכת ה-MPU.
מצבי צריכת החשמל הנמוכה של תת-המערכת של ה-MPU מפורטים להלן: · שינה: שעוני המעבד נעצרים ושעון הציוד ההיקפי/ים פועל כ-
נקבע קודם לכן ב-RCC (איפוס ובקר שעון). · CStop: שעוני הציוד ההיקפי/ים של המעבד נעצרים. · CStandby: VDDCPU כבוי
המעבד נכנס למצבי צריכת חשמל נמוכה של CSleep ו-CStop בעת ביצוע פקודות WFI (המתנה להפסקה) או WFE (המתנה לאירוע).
מצבי הפעולה הזמינים של המערכת הם הבאים: · הפעלה (המערכת בביצועים מלאים, VDDCORE, VDDCPU ושעונים פעילים) · עצירה (שעונים כבויים) · LP-עצירה (שעונים כבויים) · LPLV-עצירה (שעונים כבויים, רמת אספקת החשמל של VDDCORE ו-VDDCPU עשויה להיות נמוכה) · LPLV-עצירה 2 (VDDCPU כבוי, VDDCORE יורד ושעונים כבויים) · המתנה (VDDCPU, VDDCORE ושעונים כבויים)

טבלה 3. מצב צריכת חשמל של המערכת לעומת מצב צריכת חשמל של המעבד

מצב צריכת חשמל של המערכת

מעבד

מצב ריצה

CRun או CSleep

מצב עצירה מצב עצירה LP מצב עצירה LPLV מצב עצירה LPLV2
מצב המתנה

Cעצירה או Cהמתנה Cהמתנה

3.8

בקר איפוס ושעון (RCC)

בקר השעון והאיפוס מנהל את יצירת כל השעונים, כמו גם את שליטה בשעון, ואת בקרת איפוסי המערכת והציוד ההיקפי. RCC מספק גמישות גבוהה בבחירת מקורות השעון ומאפשר יישום של יחסי שעון כדי לשפר את צריכת החשמל. בנוסף, בכמה ציוד היקפי לתקשורת המסוגל לעבוד עם

DS13875 Rev 5

27/219
48

פונקציונאלי נגמרview

STM32MP133C/F

3.8.1 3.8.2

שני תחומי שעון שונים (שעון ממשק אפיק או שעון היקפי של הליבה), ניתן לשנות את תדר המערכת מבלי לשנות את קצב הבאוד.
ניהול שעון
המכשירים משלבים ארבעה מתנדים פנימיים, שני מתנדים עם גביש חיצוני או מהוד, שלושה מתנדים פנימיים עם זמן אתחול מהיר וארבעה PLLs.
ה-RCC מקבל את כניסות מקור השעון הבאות: · מתנדים פנימיים:
שעון HSI של 64 מגה-הרץ (דיוק של 1%) שעון CSI של 4 מגה-הרץ שעון LSI של 32 קילו-הרץ · מתנדים חיצוניים: שעון HSE של 8-48 מגה-הרץ שעון LSE של 32.768 קילו-הרץ
ה-RCC מספק ארבעה PLLs: · PLL1 המוקדש לשעון המעבד · PLL2 המספק:
שעונים עבור AXI-SS (כולל גשרי APB4, APB5, AHB5 ו-AHB6) שעונים עבור ממשק DDR · PLL3 המספק: שעונים עבור AHB רב-שכבתי ומטריצת אפיק היקפי (כולל APB1,
שעוני ליבה (APB2, APB3, APB6, AHB1, AHB2 ו-AHB4) עבור ציוד היקפי · PLL4 המוקדש ליצירת שעוני ליבה עבור ציוד היקפי מגוון
המערכת מתחילה לפעול לפי שעון HSI. לאחר מכן, יישום המשתמש יכול לבחור את תצורת השעון.
מקורות איפוס מערכת
איפוס ההפעלה מאתחל את כל האוגרים למעט ניפוי השגיאות, חלק מה-RCC, חלק מאוגרי ה-RTC ובקר צריכת החשמל, וכן את תחום צריכת החשמל הגיבוי.
איפוס אפליקציה נוצר מאחד מהמקורות הבאים: · איפוס ממשטח NRST · איפוס מאות POR ו-PDR (נקרא בדרך כלל איפוס הפעלה) · איפוס מ-BOR (נקרא בדרך כלל brownout) · איפוס ממערכת השמירה העצמאית 1 · איפוס ממערכת השמירה העצמאית 2 · איפוס מערכת תוכנה מה-Cortex-A7 (CPU) · כשל ב-HSE, כאשר תכונת מערכת אבטחת השעון מופעלת
איפוס מערכת נוצר מאחד מהמקורות הבאים: · איפוס אפליקציה · איפוס מאות POR_VDDCORE · יציאה ממצב המתנה למצב הפעלה

28/219

DS13875 Rev 5

STM32MP133C/F

פונקציונאלי נגמרview

איפוס מעבד MPU נוצר מאחד מהמקורות הבאים: · איפוס מערכת · בכל פעם שה-MPU יוצא ממצב המתנה · איפוס תוכנה של MPU מה-Cortex-A7 (CPU)

3.9

קלט/פלט לשימוש כללי (GPIO)

ניתן להגדיר כל אחד מפיני ה-GPIO על ידי תוכנה כפלט (push-pull או open-drain, עם או בלי pull-up או pull-down), כקלט (עם או בלי pull-up או pull-down) או כפונקציה חלופית היקפית. רוב פיני ה-GPIO משותפים עם פונקציות חלופיות דיגיטליות או אנלוגיות. כל פיני ה-GPIO בעלי יכולת זרם גבוה ובעלי אפשרות לבחירת מהירות לניהול טוב יותר של רעש פנימי, צריכת חשמל ופליטת אלקטרומגנטית.
לאחר האיפוס, כל ה-GPIOs נמצאים במצב אנלוגי כדי להפחית את צריכת החשמל.
ניתן לנעול את תצורת הקלט/פלט במידת הצורך על ידי ביצוע רצף מסוים על מנת למנוע כתיבה כוזבת לאוגרי הקלט/פלט.
ניתן להגדיר את כל פיני ה-GPIO כמאובטחים בנפרד, מה שאומר שגישות תוכנה ל-GPIOs אלה ולציוד היקפי נלווים המוגדרים כמאובטחים מוגבלות לתוכנה מאובטחת הפועלת על המעבד.

3.10
פֶּתֶק:

בקר הגנה של TrustZone (ETZPC)
ETZPC משמש להגדרת אבטחת TrustZone של אפיקים ראשיים ועבדים עם תכונות אבטחה ניתנות לתכנות (משאבים ניתנים לאבטחה). לדוגמה: · ניתן לתכנת את גודל האזור המאובטח של SYSRAM על השבב. · ניתן להגדיר ציוד היקפי של AHB ו-APB כמאובטח או לא מאובטח. · ניתן להגדיר AHB SRAM כמאובטח או לא מאובטח.
כברירת מחדל, זיכרון SYSRAM, AHB SRAM וציוד היקפי הניתן לאבטחה מוגדרים לגישה מאובטחת בלבד, ולכן אינם נגישים על ידי מאסטרים שאינם מאובטחים כגון DMA1/DMA2.

DS13875 Rev 5

29/219
48

פונקציונאלי נגמרview

STM32MP133C/F

3.11

מטריצת אפיק-קישור
המכשירים כוללים מטריצת אפיק AXI, מטריצת אפיק AHB ראשית אחת וגשרי אפיק המאפשרים חיבור בין מאסטרים של אפיקים (bus masters) לבין עבדים של אפיקים (ראו איור למטה, הנקודות מייצגות את חיבורי המאסטר/עבד המופעלים).
איור 3. מטריצת אפיק STM32MP133C/F

MDMA

SDMMC2

SDMMC1

DBG מ-MLAHB חיבור USBH

מעבד

ETH1 ETH2

128 סיביות

אקסים

M9

M0

M1 M2

M3

M11

M4

M5

M6

M7

S0

S1 S2 S3 S4 S5 S6 S7 S8 S9

עבד ברירת מחדל AXIMC

NIC-400 AXI 64 סיביות 266 מגה-הרץ – 10 מאסטרים / 10 עבדים

מחיבור AXIM DMA1 DMA2 USBO DMA3

M0

M1 M2

M3 M4

M5

M6 M7

S0

S1

S2

S3

S4 S5 חיבור AHB 32 סיביות 209 מגה-הרץ – 8 מאסטרים / 6 עבדים

גשר AHB DDRCTRL 533 MHz ל-AHB6 לחיבור MLAHB FMC/NAND QUADSPI SYSRAM 128 KB ROM 128 KB גשר AHB ל-AHB5 גשר APB ל-APB5 גשר APB ל-DBG APB
יציאת מאסטר סינכרונית AXI 64 יציאת עבד סינכרונית AXI 64 יציאת מאסטר אסינכרונית AXI 64 יציאת עבד אסינכרונית AHB 64 יציאת מאסטר סינכרונית AHB 32 יציאת עבד סינכרונית AHB 32 יציאת מאסטר אסינכרונית AHB 32 יציאת עבד אסינכרונית
גשר ל-AHB2 SRAM1 SRAM2 SRAM3 לחיבור AXIM גשר ל-AHB4
MSv67511V2

MLAHB

30/219

DS13875 Rev 5

STM32MP133C/F

פונקציונאלי נגמרview

3.12

בקרי DMA
המכשירים כוללים את מודולי ה-DMA הבאים לפרוק פעילות CPU: · גישה ישירה לזיכרון מאסטר (MDMA)
בקר ה-MDMA הוא בקר DMA מהיר, האחראי על כל סוגי העברות הזיכרון (מהתקן היקפי לזיכרון, זיכרון לזיכרון, זיכרון להתקן היקפי), ללא כל פעולת CPU. הוא כולל ממשק AXI ראשי. בקר ה-MDMA מסוגל להתממשק עם בקרי DMA אחרים כדי להרחיב את יכולות ה-DMA הסטנדרטיות, או לנהל בקשות DMA היקפיות ישירות. כל אחד מ-32 הערוצים יכול לבצע העברות בלוקים, העברות בלוקים חוזרות והעברות רשימות מקושרות. ניתן להגדיר את בקר ה-MDMA לבצע העברות מאובטחות לזיכרונות מאובטחים. · שלושה בקרי DMA (DMA1 ו-DMA2 לא מאובטחים, בתוספת DMA3 מאובטח) לכל בקר יש AHB בעל שני פורטים, עבור סך של 16 ערוצי DMA לא מאובטחים ושמונה ערוצי DMA מאובטחים לביצוע העברות בלוקים מבוססות FIFO.
שתי יחידות DMAMUX מבצעות ריבוב ומנתבות את בקשות ה-DMA ההיקפיות לשלושת בקרי ה-DMA, עם גמישות גבוהה, תוך מיקסום מספר בקשות ה-DMA הפועלות בו זמנית, וכן יצירת בקשות DMA מפלט היקפי טריגרים או אירועי DMA.
DMAMUX1 ממפה בקשות DMA מהתקנים היקפיים לא מאובטחים לערוצי DMA1 ו-DMA2. DMAMUX2 ממפה בקשות DMA מהתקנים היקפיים מאובטחים לערוצי DMA3.

3.13

בקר פסיקה ואירועים מורחב (EXTI)
בקר הפסיקה והאירועים המורחב (EXTI) מנהל את התעוררות המעבד והמערכת באמצעות כניסות אירועים ישירות וניתנות להגדרה. EXTI מספק בקשות התעוררות לבקרת צריכת החשמל, ומייצר בקשת הפסיקה ל-GIC, ואירועים לכניסת האירועים של המעבד.
בקשות ההעירה של EXTI מאפשרות להעיר את המערכת ממצב עצור, ואת להעיר את המעבד ממצבי CStop ו-CStandby.
ניתן להשתמש בבקשת פסיקה וביצירת בקשת אירוע גם במצב הפעלה.
ה-EXTI כולל גם את בחירת ה-EXTI IOport.
ניתן להגדיר כל הפרעה או אירוע כמאובטח על מנת להגביל את הגישה לתוכנה מאובטחת בלבד.

3.14

יחידת חישוב בדיקת יתירות מחזורית (CRC)
יחידת החישוב CRC (בדיקת יתירות מחזורית) משמשת לקבלת קוד CRC באמצעות פולינום ניתן לתכנות.
בין היתר, טכניקות מבוססות CRC משמשות לאימות שלמות שידור או אחסון נתונים. במסגרת תקן EN/IEC 60335-1, הן מציעות אמצעי לאימות שלמות זיכרון הפלאש. יחידת חישוב ה-CRC מסייעת בחישוב חתימה של התוכנה במהלך זמן ריצה, כדי להשוות אותה לחתימת ייחוס שנוצרת בזמן הקישור ומאוחסנת במיקום זיכרון נתון.

DS13875 Rev 5

31/219
48

פונקציונאלי נגמרview

STM32MP133C/F

3.15

בקר זיכרון גמיש (FMC)
המאפיינים העיקריים של בקר ה-FMC הם הבאים: · ממשק עם התקני זיכרון סטטי ממופים, כולל:
זיכרון פלאש NOR זיכרון גישה אקראית סטטי או פסאודו-סטטי (SRAM, PSRAM) זיכרון פלאש NAND עם חומרת BCH 4-bit/8-bit ECC · רוחב אפיק נתונים 8-, 16-bit · בקרת בחירת שבב עצמאית עבור כל בנק זיכרון · תצורה עצמאית עבור כל בנק זיכרון · כתיבת FIFO
ניתן להפוך את אוגרי התצורה של FMC לאבטחים.

3.16

ממשק זיכרון כפול Quad-SPI (QUADSPI)
ה-QUADSPI הוא ממשק תקשורת מיוחד המכוון לזיכרונות פלאש SPI יחידים, כפולים או מרובעים. הוא יכול לפעול בכל אחד משלושת המצבים הבאים: · מצב עקיף: כל הפעולות מבוצעות באמצעות אוגרי ה-QUADSPI. · מצב שאילת סטטוס: אוגר הסטטוס של זיכרון הפלאש החיצוני נקרא ו...
ניתן ליצור פסיקה במקרה של הגדרת דגל. · מצב ממופה זיכרון: זיכרון הבזק החיצוני ממופה למרחב הכתובות
ונתפס על ידי המערכת כאילו היה זיכרון פנימי.
ניתן להגדיל פי שניים את התפוקה והקיבולת באמצעות מצב פלאש כפול, שבו ניגשים בו זמנית לשני זיכרונות פלאש Quad-SPI.
QUADSPI משולב עם בלוק השהייה (DLYBQS) המאפשר תמיכה בתדר נתונים חיצוני מעל 100 מגה-הרץ.
אוגרי התצורה של QUADSPI יכולים להיות מאובטחים, כמו גם בלוק ההשהיה שלו.

3.17

ממירים אנלוגיים לדיגיטליים (ADC1, ADC2)
ההתקנים משלבים שני ממירים אנלוגיים-לדיגיטליים, שניתן להגדיר את הרזולוציה שלהם ל-12, 10, 8 או 6 סיביות. כל ADC משתף עד 18 ערוצים חיצוניים, ומבצע המרות במצב צילום יחיד או סריקה. במצב סריקה, ההמרה האוטומטית מתבצעת על קבוצה נבחרת של כניסות אנלוגיות.
לשני ה-ADC יש ממשקי אפיק הניתנים לאבטחה.
כל ADC יכול להיות מוגש על ידי בקר DMA, ובכך מאפשר העברה אוטומטית של ערכים שהומרו על ידי ADC למיקום יעד ללא כל פעולת תוכנה.
בנוסף, תכונת מעקב אנלוגית יכולה לנטר במדויק את עוצמת הקול המומרת,tagהערוץ אחד, חלק או כל הערוצים שנבחרו. הפרעה נוצרת כאשר כרך ההמרהtage נמצא מחוץ לסף המתוכנת.
על מנת לסנכרן המרת A/D וטיימרים, ניתן להפעיל את ה-ADCs על ידי כל אחד מהטיימרים TIM1, TIM2, TIM3, TIM4, TIM6, TIM8, TIM15, LPTIM1, LPTIM2 ו-LPTIM3.

32/219

DS13875 Rev 5

STM32MP133C/F

פונקציונאלי נגמרview

3.18

חיישן טמפרטורה
המכשירים משלב חיישן טמפרטורה שמייצר נפחtage (VTS) המשתנה באופן ליניארי עם הטמפרטורה. חיישן טמפרטורה זה מחובר באופן פנימי ל-ADC2_INP12 ויכול למדוד את טמפרטורת הסביבה של המכשיר בטווח של 40 עד +125 מעלות צלזיוס בדיוק של ±2%.
לחיישן הטמפרטורה יש ליניאריות טובה, אך יש לכייל אותו כדי להשיג דיוק כולל טוב של מדידת הטמפרטורה. מכיוון שהיסט חיישן הטמפרטורה משתנה משבב לשבב עקב שונות בתהליך, חיישן הטמפרטורה הפנימי הלא מכויל מתאים ליישומים המזהים שינויי טמפרטורה בלבד. כדי לשפר את דיוק מדידת חיישן הטמפרטורה, כל התקן מכויל בנפרד על ידי ST. נתוני כיול חיישן הטמפרטורה שנקבעו על ידי היצרן מאוחסנים על ידי ST באזור OTP, הנגיש במצב קריאה בלבד.

3.19

חיישן טמפרטורה דיגיטלי (DTS)
המכשירים משלב חיישן טמפרטורה עם פלט תדר. DTS סופר את התדר על סמך LSE או PCLK כדי לספק את נתוני הטמפרטורה.
הפונקציות הבאות נתמכות: · יצירת פסיקות לפי סף טמפרטורה · יצירת אות התעוררות לפי סף טמפרטורה

3.20
פֶּתֶק:

פעולת VBAT
תחום הכוח של VBAT מכיל את ה-RTC, את אוגרי הגיבוי ואת SRAM הגיבוי.
על מנת למטב את משך הסוללה, תחום הספק זה מסופק על ידי VDD כאשר זמין או על ידי עוצמת הקולtage מופעל על פין VBAT (כאשר אין אספקת VDD). הספקת ה-VBAT מופעלת כאשר ה-PDR מזהה ש-VDD ירד מתחת לרמת ה-PDR.
כרךtagה-e בפין VBAT יכול להינתן על ידי סוללה חיצונית, סופר-קבל או ישירות על ידי VDD. במקרה האחרון, מצב VBAT אינו פונקציונלי.
פעולת VBAT מופעלת כאשר VDD אינו קיים.
אף אחד מהאירועים הללו (פסיקות חיצוניות, TAMP אירוע, או אזעקת/אירועי RTC) מסוגלים לשחזר ישירות את אספקת ה-VDD ולאלץ את ההתקן לצאת מפעולת VBAT. אף על פי כן, TAMP ניתן להשתמש באירועים ואזעקות/אירועי RTC כדי לייצר אות למעגל חיצוני (בדרך כלל PMIC) שיכול לשחזר את אספקת ה-VDD.

DS13875 Rev 5

33/219
48

פונקציונאלי נגמרview

STM32MP133C/F

3.21

כרך ידtagמאגר ייחוס אלקטרוני (VREFBUF)
המכשירים מטמיעים כרךtagבופר ייחוס שניתן להשתמש בו כנפחtagהפניה עבור ה-ADCs, וגם ככרךtagהפניה לרכיבים חיצוניים דרך פין VREF+. VREFBUF יכול להיות מאובטח. ה-VREFBUF הפנימי תומך בארבעה כרכיםtagמתח: · 1.65 וולט · 1.8 וולט · 2.048 וולט · 2.5 וולט מתח חיצוניtagניתן לספק את ההפניה דרך פין VREF+ כאשר ה-VREFBUF הפנימי כבוי.
איור 4. כרךtagמאגר התייחסות

VREFINT

+

–

VREF+

VSSA

MSv64430V1

3.22

מסנן דיגיטלי עבור מודולטור סיגמא-דלתא (DFSDM)
המכשירים משלבים DFSDM אחד עם תמיכה בשני מודולי מסננים דיגיטליים וארבעה ערוצי קלט טוריים חיצוניים (משדרים-מקלטים) או לחלופין ארבעה כניסות מקביליות פנימיות.
ה-DFSDM מחבר מודולטורים חיצוניים למכשיר ומבצע סינון דיגיטלי של זרמי הנתונים המתקבלים. מודולטורים משמשים להמרת אותות אנלוגיים לזרמים דיגיטליים-טוריים המהווים את הקלטים של ה-DFSDM.
ה-DFSDM יכול גם לממשק מיקרופוני PDM (אפנון צפיפות פעימות) ולבצע המרה וסינון של PDM ל-PCM (בהאצת חומרה). ה-DFSDM כולל קלט זרם נתונים מקביל אופציונלי מה-ADCs או מזיכרון ההתקן (דרך העברות DMA/CPU לתוך DFSDM).
משדרי-מקלט DFSDM תומכים במספר פורמטים של ממשק טורי (לתמיכה במודולטורים שונים). מודולי מסנן דיגיטלי DFSDM מבצעים עיבוד דיגיטלי בהתאם לפרמטרי מסנן המוגדרים על ידי המשתמש עם רזולוציה סופית של ADC של עד 24 סיביות.

34/219

DS13875 Rev 5

STM32MP133C/F

פונקציונאלי נגמרview

הרכיב ההיקפי DFSDM תומך ב: · ארבעה ערוצי קלט דיגיטליים טוריים מרובי-פלקסים:
ממשק SPI ניתן להגדרה לחיבור מודולטורים שונים ממשק חד-חוטי ניתן להגדרה בקידוד מנצ'סטר PDM (אפנון צפיפות פעימות) כניסת מיקרופון תדר שעון קלט מרבי עד 1 מגה-הרץ (20 מגה-הרץ לקידוד מנצ'סטר) פלט שעון עבור מודולטורים (10 עד 0 מגה-הרץ) · כניסות חלופיות מארבעה ערוצים דיגיטליים מקבילים פנימיים (רזולוציית קלט של עד 20 סיביות): מקורות פנימיים: נתוני ADC או זרמי נתוני זיכרון (DMA) · שני מודולי מסנן דיגיטלי עם עיבוד אותות דיגיטלי מתכוונן: מסנן Sincx: סדר/סוג מסנן (16 עד 1), אוברסampאינטגרטור יחס לינג (1 עד 1024): אוברסampיחס ling (1 עד 256) · רזולוציית נתוני פלט של עד 24 סיביות, פורמט נתוני פלט חתום · תיקון אוטומטי של קיזוז נתונים (קיזוז מאוחסן באוגר על ידי המשתמש) · המרה רציפה או בודדת · תחילת המרה מופעלת על ידי: הפעלת תוכנה, טיימרים פנימיים, אירועים חיצוניים, תחילת המרה באופן סינכרוני עם מודול המסנן הדיגיטלי הראשון (DFSDM) · מעקב אנלוגי הכולל: אוגרי סף נתונים בעלי ערך נמוך וערך גבוה, מסנן דיגיטלי Sincx ייעודי הניתן להגדרה (סדר = 1 עד 3,
מעבריםampיחס ling = 1 עד 32) קלט מנתוני פלט סופיים או מערוצי קלט דיגיטליים טוריים נבחרים ניטור רציף באופן עצמאי מהמרה סטנדרטית · גלאי קצר חשמלי לגילוי ערכי קלט אנלוגיים רוויים (טווח תחתון ועליון): מונה של עד 8 סיביות לגילוי 1 עד 256 אפס או 0 רצופים בזרם נתונים טורי ניטור רציף של כל ערוץ קלט טורי · יצירת אות הפסקה באירוע כלב שמירה אנלוגי או באירוע גלאי קצר חשמלי · גלאי קיצוניים: אחסון ערכים מינימליים ומקסימליים של נתוני המרה סופיים המרועננים על ידי תוכנה · יכולת DMA לקריאת נתוני ההמרה הסופיים · פסיקות: סוף המרה, חריגה, כלב שמירה אנלוגי, קצר חשמלי, היעדר שעון ערוץ טורי קלט · המרות "רגילות" או "מוזרקות": ניתן לבקש המרות "רגילות" בכל עת או אפילו במצב רציף
ללא כל השפעה על תזמון ההמרות ה"מוזרקות" המרות "מוזרקות" לתזמון מדויק ועם עדיפות גבוהה להמרות

DS13875 Rev 5

35/219
48

פונקציונאלי נגמרview

STM32MP133C/F

3.23

מחולל מספרים אקראיים אמיתיים (RNG)
המכשירים מטמיעים RNG אחד המספק מספרים אקראיים של 32 סיביות שנוצרו על ידי מעגל אנלוגי משולב.
ניתן להגדיר את ה-RNG (ב-ETZPC) כנגיש באמצעות תוכנה מאובטחת בלבד.
ה-RNG האמיתי מתחבר לציוד ההיקפי המאובטח של AES ו-PKA דרך אפיק ייעודי (שאינו קריא על ידי המעבד).

3.24

מעבדי קריפטוגרפיה ו-hash (CRYP, SAES, PKA ו-HASH)
המכשירים משלבים מעבד קריפטוגרפי אחד התומך באלגוריתמים קריפטוגרפיים מתקדמים הנדרשים בדרך כלל כדי להבטיח סודיות, אימות, שלמות נתונים ואי-דחייה בעת חילופי הודעות עם עמית.
המכשירים גם משלב מפתח AES מאובטח ייעודי עמיד ל-DPA של 128 ו-256 סיביות (SAES) ומאיץ הצפנה/פענוח חומרתי של PKA, עם אפיק חומרה ייעודי שאינו נגיש על ידי המעבד.
תכונות עיקריות של CRYP: · DES/TDES (תקן הצפנת נתונים/תקן הצפנת נתונים משולשת): ECB (תקן אלקטרוני
אלגוריתמי שרשור (CBC) ו-CBS (שרשור בלוקים מוצפנים), מפתח של 64, 128 או 192 סיביות · AES (תקן הצפנה מתקדם): אלגוריתמי שרשור ECB, CBC, GCM, CCM ו-CTR (מצב מונה), מפתח של 128, 192 או 256 סיביות
תכונות עיקריות של HASH אוניברסלי: · SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3 (אלגוריתמי HASH מאובטחים) · HMAC
מאיץ הקריפטוגרפי תומך ביצירת בקשות DMA.
ניתן להגדיר (ב-ETZPC) CRYP, SAES, PKA ו-HASH כנגישים באמצעות תוכנה מאובטחת בלבד.

3.25

אתחול ואבטחה ובקרת OTP (BSEC)
‏BSEC (אתחול ואבטחה ובקרת OTP) נועד לשלוט בתיבת נתיכים OTP (ניתנת לתכנות חד-פעמית), המשמשת לאחסון בלתי נדיף מוטמע עבור תצורת המכשיר ופרמטרי אבטחה. חלק מה-BSEC חייב להיות מוגדר כנגיש באמצעות תוכנה מאובטחת בלבד.
ה-BSEC יכול להשתמש במילות OTP לאחסון HWKEY 256-bit עבור SAES (AES מאובטח).

36/219

DS13875 Rev 5

STM32MP133C/F

פונקציונאלי נגמרview

3.26

טיימרים וכלבי שמירה
המכשירים כוללים שני טיימרים לבקרה מתקדמת, עשרה טיימרים למטרות כלליות (מתוכם שבעה מאובטחים), שני טיימרים בסיסיים, חמישה טיימרים בעלי צריכת חשמל נמוכה, שני מדי שמירה (Watchdog) וארבעה טיימרים של המערכת בכל Cortex-A7.
ניתן להקפיא את כל מוני הטיימר במצב ניפוי שגיאות.
הטבלה שלהלן משווה את התכונות של טיימרים לבקרה מתקדמת, לשימוש כללי, בסיסי וצריכת אנרגיה נמוכה.

סוג טיימר

שָׁעוֹן עֶצֶר

טבלה 4. השוואה בין תכונות טיימר

רזולוציה נגדית-
tion

סוג דלפק

גורם קדם-סקיילר

יצירת בקשת DMA

לכידת/השוואת ערוצים

פלט משלים

ממשק מקסימלי
שעון (MHz)

מקסימום
שָׁעוֹן עֶצֶר
שעון (MHz)(1)

TIM1 מתקדם, בקרת TIM8

16 סיביות

למעלה, כל מספר שלם למטה, בין 1 למעלה/למטה ל-65536

כֵּן

TIM2 TIM5

32 סיביות

למעלה, כל מספר שלם למטה, בין 1 למעלה/למטה ל-65536

כֵּן

TIM3 TIM4

16 סיביות

למעלה, כל מספר שלם למטה, בין 1 למעלה/למטה ל-65536

כֵּן

כל מספר שלם

TIM12(2) 16 סיביות

למעלה בין 1

לֹא

כְּלָלִי

ו-65536

מַטָרָה

TIM13(2) TIM14(2)

16 סיביות

כל מספר שלם בין 1 למעלה
ו-65536

לֹא

כל מספר שלם

TIM15(2) 16 סיביות

למעלה בין 1

כֵּן

ו-65536

TIM16(2) TIM17(2)

16 סיביות

כל מספר שלם בין 1 למעלה
ו-65536

כֵּן

בְּסִיסִי

TIM6, TIM7

16 סיביות

כל מספר שלם בין 1 למעלה
ו-65536

כֵּן

LPTIM1,

צריכת חשמל נמוכה

LPTIM2(2), LPTIM3(2),
LPTIM4,

16 סיביות

1, 2, 4, 8, למעלה 16, 32, 64,
128

לֹא

LPTIM5

6

4

104.5

209

4

לֹא

104.5

209

4

לֹא

104.5

209

2

לֹא

104.5

209

1

לֹא

104.5

209

2

1

104.5

209

1

1

104.5

209

0

לֹא

104.5

209

1(3)

לֹא

104.5 104.5

1. שעון הטיימר המקסימלי הוא עד 209 מגה-הרץ, תלוי בסיבית TIMGxPRE ב-RCC. 2. טיימר ניתן לאבטחה. 3. אין ערוץ לכידה ב-LPTIM.

DS13875 Rev 5

37/219
48

פונקציונאלי נגמרview

STM32MP133C/F

3.26.1 3.26.2 3.26.3

טיימרים עם בקרה מתקדמת (TIM1, TIM8)
ניתן לראות את טיימרים בעלי הבקרה המתקדמת (TIM1, TIM8) כגנרטורים PWM תלת-פאזיים המרובבים על 6 ערוצים. יש להם יציאות PWM משלימות עם זמני מתים הניתנים לתכנות. ניתן גם להתייחס אליהם כטיימרים שלמים למטרות כלליות. ארבעת הערוצים העצמאיים שלהם יכולים לשמש ל: · לכידת קלט · השוואת פלט · יצירת PWM (מצבים מיושרים לקצה או למרכז) · פלט במצב פולס אחד
אם הם מוגדרים כטיימרים סטנדרטיים של 16 סיביות, יש להם את אותן תכונות כמו לטיימרים לשימוש כללי. אם הם מוגדרים כגנרטורים של PWM של 16 סיביות, יש להם יכולת אפנון מלאה (0-100%).
טיימר הבקרה המתקדם יכול לעבוד יחד עם טיימרים למטרות כלליות באמצעות תכונת קישור הטיימר לצורך סנכרון או שרשור אירועים.
TIM1 ו-TIM8 תומכים ביצירת בקשות DMA עצמאית.
טיימרים לשימוש כללי (TIM2, TIM3, TIM4, TIM5, TIM12, TIM13, TIM14, TIM15, TIM16, TIM17)
ישנם עשרה טיימרים כלליים הניתנים לסנכרון המוטמעים בהתקני STM32MP133C/F (ראה טבלה 4 להבדלים). · TIM2, TIM3, TIM4, TIM5
TIM 2 ו-TIM5 מבוססים על מונה עלייה/ירידה אוטומטי של 32 סיביות וקדם-מדרגה של 16 סיביות, בעוד ש-TIM3 ו-TIM4 מבוססים על מונה עלייה/ירידה אוטומטי של 16 סיביות וקדם-מדרגה של 16 סיביות. כל הטיימרים כוללים ארבעה ערוצים עצמאיים להשוואת לכידת קלט/פלט, PWM או פלט במצב פולס אחד. זה נותן עד 16 השוואת לכידת קלט/פלט/PWM במארזים הגדולים ביותר. טיימרים כלליים אלה יכולים לעבוד יחד, או עם טיימרים כלליים אחרים וטיימרי הבקרה המתקדמים TIM1 ו-TIM8, באמצעות תכונת קישור הטיימר לסנכרון או שרשור אירועים. ניתן להשתמש בכל אחד מהטיימרים הכלליים הללו כדי לייצר פלטי PWM. ל-TIM2, TIM3, TIM4 ו-TIM5 יש יצירת בקשות DMA עצמאית. הם מסוגלים לטפל באותות מקודד ריבועיים (מצטברים) ובפלטים הדיגיטליים של חיישני אפקט הול אחד עד ארבעה. · TIM12, TIM13, TIM14, TIM15, TIM16, TIM17 טיימרים אלה מבוססים על מונה עלייה אוטומטי של 16 סיביות ומערך קדם-מדרגה של 16 סיביות. ל-TIM13, TIM14, TIM16 ו-TIM17 יש ערוץ עצמאי אחד, בעוד של-TIM12 ו-TIM15 יש שני ערוצים עצמאיים ללכידת קלט/השוואת פלט, PWM או פלט במצב פולס אחד. ניתן לסנכרן אותם עם טיימרים כלליים מלאים של TIM2, TIM3, TIM4, TIM5 או להשתמש בהם כבסיסי זמן פשוטים. ניתן להגדיר כל אחד מהטיימרים הללו (ב-ETZPC) כנגיש באמצעות תוכנה מאובטחת בלבד.
טיימרים בסיסיים (TIM6 ו-TIM7)
טיימרים אלה משמשים בעיקר כבסיס זמן כללי של 16 סיביות.
TIM6 ו-TIM7 תומכים ביצירת בקשות DMA עצמאית.

38/219

DS13875 Rev 5

STM32MP133C/F

פונקציונאלי נגמרview

3.26.4
3.26.5 3.26.6

טיימרים בעלי צריכת אנרגיה נמוכה (LPTIM1, LPTIM2, LPTIM3, LPTIM4, LPTIM5)
לכל טיימר בעל צריכת חשמל נמוכה יש שעון עצמאי והוא פועל גם במצב עצירה אם הוא נקבע על ידי LSE, LSI או שעון חיצוני. LPTIMx מסוגל להעיר את המכשיר ממצב עצירה.
טיימרים בעלי צריכת חשמל נמוכה אלה תומכים בתכונות הבאות: · מונה מעלה של 16 סיביות עם אוגר טעינה אוטומטית של 16 סיביות · אוגר השוואה של 16 סיביות · פלט ניתן להגדרה: פולס, PWM · מצב רציף/פעולה אחת · טריגר קלט תוכנה/חומרה ניתן לבחירה · מקור שעון ניתן לבחירה:
מקור שעון פנימי: מקור שעון חיצוני של LSE, LSI, HSI או APB דרך קלט LPTIM (עובד גם ללא שעון פנימי)
מקור פועל, בשימוש על ידי יישום מונה הפעימות) · מסנן תקלות דיגיטליות ניתנות לתכנות · מצב מקודד
ניתן להגדיר (ב-ETZPC) את LPTIM2 ואת LPTIM3 כנגישים באמצעות תוכנה מאובטחת בלבד.
גופי פיקוח עצמאיים (IWDG1, IWDG2)
כלב שמירה עצמאי מבוסס על מונה יורד של 12 סיביות ומערך מקדים של 8 סיביות. הוא מופעל על ידי RC פנימי (LSI) עצמאי של 32 קילו-הרץ, וכיוון שהוא פועל באופן עצמאי מהשעון הראשי, הוא יכול לפעול במצבי עצירה ומצב המתנה. ניתן להשתמש ב-IWDG ככלב שמירה לאיפוס המכשיר כאשר מתרחשת בעיה. ניתן להגדיר אותו בחומרה או בתוכנה דרך בתים אפשריים.
ניתן להגדיר את IWDG1 (ב-ETZPC) כנגיש באמצעות תוכנה מאובטחת בלבד.
טיימרים גנריים (Cortex-A7 CNT)
טיימרים גנריים של Cortex-A7 המוטמעים בתוך Cortex-A7 מוזנים מערך מיצירת תזמון המערכת (STGEN).
מעבד Cortex-A7 מספק את הטיימרים הבאים: · טיימר פיזי לשימוש במצבים מאובטחים ולא מאובטחים
האוגרים עבור הטיימר הפיזי מאוחסנים בבנק כדי לספק עותקים מאובטחים ולא מאובטחים. · טיימר וירטואלי לשימוש במצבים לא מאובטחים · טיימר פיזי לשימוש במצב היפר-ויזור
טיימרים גנריים אינם התקנים היקפיים ממופים בזיכרון, ואז הם נגישים רק באמצעות הוראות ספציפיות של מעבד Cortex-A7 (cp15).

3.27

יצירת טיימר מערכת (STGEN)
יצירת תזמון המערכת (STGEN) מייצרת ערך ספירת זמן המספק עקביות view של זמן עבור כל טיימרים גנריים של Cortex-A7.

DS13875 Rev 5

39/219
48

פונקציונאלי נגמרview

STM32MP133C/F

ליצירת תזמון המערכת יש את התכונות העיקריות הבאות: · רוחב 64 סיביות כדי למנוע בעיות גלגול · התחלה מאפס או מערך הניתן לתכנות · ממשק APB בקרה (STGENC) המאפשר שמירה ושחזור של הטיימר
על פני אירועי כיבוי · ממשק APB לקריאה בלבד (STGENR) המאפשר לקרוא את ערך הטיימר על ידי אנשים שאינם
תוכנה מאובטחת וכלי ניפוי שגיאות · הגדלת ערך טיימר שניתן לעצור במהלך ניפוי שגיאות במערכת
ניתן להגדיר STGENC (ב-ETZPC) כנגיש באמצעות תוכנה מאובטחת בלבד.

3.28

שעון בזמן אמת (RTC)
ה-RTC מספק התעוררות אוטומטית לניהול כל מצבי צריכת החשמל הנמוכה. ה-RTC הוא טיימר/מונה BCD עצמאי ומספק שעון/לוח שנה עם פסיקות אזעקה הניתנות לתכנות.
ה-RTC כולל גם דגל התעוררות תקופתי הניתן לתכנות עם יכולת פסיקה.
שני אוגרים של 32 סיביות מכילים את השניות, הדקות, השעות (בפורמט של 12 או 24 שעות), היום (יום בשבוע), התאריך (יום בחודש), החודש והשנה, המבוטאים בפורמט עשרוני בינארי (BCD). ערך תת-השניות זמין גם בפורמט בינארי.
מצב בינארי נתמך כדי להקל על ניהול מנהלי התקנים של תוכנה.
פיצויים עבור חודשים בני 28, 29 (שנה מעוברת), 30 ו-31 יום מתבצעים באופן אוטומטי. ניתן גם לבצע פיצוי לפי שעון קיץ.
אוגרים נוספים של 32 סיביות מכילים את תת-השניות, השניות, הדקות, השעות, היום והתאריך הניתנים לתכנות עבור אזעקה.
תכונת כיול דיגיטלית זמינה כדי לפצות על כל סטייה בדיוק מתנד הגביש.
לאחר איפוס דומיין הגיבוי, כל אוגרי ה-RTC מוגנים מפני גישות כתיבה טפיליות אפשריות ומוגנים על ידי גישה מאובטחת.
כל עוד נפח האספקהtagכאשר הוא נשאר בטווח הפעולה, ה-RTC לעולם לא מפסיק, ללא קשר למצב המכשיר (מצב הפעלה, מצב צריכת חשמל נמוכה או איפוס תחתי).
התכונות העיקריות של RTC הן הבאות: · לוח שנה עם תת-שניות, שניות, דקות, שעות (פורמט 12 או 24), יום (יום של
שבוע), תאריך (יום בחודש), חודש ושנה · פיצוי על שעון קיץ ניתן לתכנות באמצעות תוכנה · אזעקה ניתנת לתכנות עם פונקציית פסיקה. ניתן להפעיל את האזעקה על ידי כל
שילוב של שדות לוח השנה. · יחידת התעוררות אוטומטית היוצרת דגל מחזורי שמפעיל התעוררות אוטומטית
פסיקה · זיהוי שעון ייחוס: ניתן להשתמש בשעון מקור שני מדויק יותר (50 או 60 הרץ)
משמש לשיפור דיוק לוח השנה. · סנכרון מדויק עם שעון חיצוני באמצעות תכונת ההזזה של תת-שנייה · מעגל כיול דיגיטלי (תיקון מונה תקופתי): דיוק של 0.95 ppm, מתקבל ב-a
חלון כיול של מספר שניות

40/219

DS13875 Rev 5

STM32MP133C/F

פונקציונאלי נגמרview

· טיימסטamp פונקציה לשמירת אירועים · אחסון SWKEY באוגרי גיבוי RTC עם גישה ישירה לאפיק SAE (לא
קריא על ידי המעבד) · פסיקות/אירועים הניתנים למיסוך:
אזעקה א אזעקה ב הפרעה להתעוררות זמניamp · תמיכה ב-TrustZone: RTC מאובטח לחלוטין אזעקה A, אזעקה B, טיימר השכמה וטיימר זמןamp מאובטח או לא מאובטח באופן אישי
כיול RTC של תצורה בוצע בתצורה מאובטחת על תצורה לא מאובטחת

3.29

Tamper ורגיפי גיבוי (TAMP)
32 אוגרי גיבוי של 32 סיביות נשמרים בכל מצבי צריכת אנרגיה נמוכה וגם במצב VBAT. ניתן להשתמש בהם לאחסון נתונים רגישים מכיוון שתוכנם מוגן על ידי...ampמעגל גילוי er.
שבע טampפיני קלט וחמישה tampפיני פלט זמינים עבור אנטי-tampגילוי. ה-t החיצוניampניתן להגדיר את פיני ה-er לגילוי קצה, קצה ורמה, זיהוי רמה עם סינון או זיהוי אקטיבי.ampשמגביר את רמת האבטחה על ידי בדיקה אוטומטית שה-tampהפינים אינם פתוחים או מקוצרים חיצונית.
TAMP תכונות עיקריות · 32 אוגרי גיבוי (TAMP_BKPxR) מיושם בתחום ה-RTC שנותר
מופעל על ידי VBAT כאשר אספקת החשמל של ה-VDD כבויה · 12 tampפינים זמינים (שבע כניסות וחמש יציאות) · כל tampזיהוי er יכול ליצור זמן RTCamp אירוע. · כל tampזיהוי er מוחק את אוגרי הגיבוי. · תמיכה ב-TrustZone:
טampתצורה מאובטחת או לא מאובטחת. גיבוי אוגרי תצורה בשלושה אזורים בגודל הניתנים להגדרה:
. אזור אחד מאובטח לקריאה/כתיבה . אזור אחד מאובטח לכתיבה/קריאה לא מאובטח . אזור אחד לא מאובטח לקריאה/כתיבה · מונה מונוטוני

3.30

ממשקי מעגל משולבים (I2C1, I2C2, I2C3, I2C4, I2C5)
המכשירים משלבים חמישה ממשקי I2C.
ממשק אפיק ה-I2C מטפל בתקשורת בין ה-STM32MP133C/F לאפיק ה-I2C הטורי. הוא שולט בכל הריצוף, הפרוטוקול, הבוררות והתזמון הספציפיים לאפיק ה-I2C.

DS13875 Rev 5

41/219
48

פונקציונאלי נגמרview

STM32MP133C/F

ציוד היקפי I2C תומך ב: · תאימות למפרט I2C-bus ומדריך למשתמש גרסה 5:
מצבי Slave ומאסטר, יכולת מרובה מאסטרים מצב סטנדרטי (Sm), עם קצב סיביות של עד 100 קילו-ביט/שנייה מצב מהיר (Fm), עם קצב סיביות של עד 400 קילו-ביט/שנייה מצב מהיר פלוס (Fm+), עם קצב סיביות של עד 1 מגה-ביט/שנייה ופלט של 20 מיליאמפר כניסות/יציאות של הכונן מצב כתובת 7 סיביות ו-10 סיביות, כתובות Slave מרובות של 7 סיביות זמני הגדרה והחזקה ניתנים לתכנות מתיחה אופציונלית של שעון · תאימות למפרט אפיק ניהול מערכת (SMBus) גרסה 2.0: יצירה ואימות של PEC חומרה (בדיקת שגיאות מנות) עם ACK
תמיכה בפרוטוקול רזולוציית כתובות (ARP) התראת SMBus · תאימות למפרט פרוטוקול ניהול מערכת חשמל (PMBusTM) גרסה 1.1 · שעון עצמאי: מבחר מקורות שעון עצמאיים המאפשרים למהירות התקשורת של I2C להיות עצמאית מתכנות מחדש של PCLK · התעוררות ממצב עצירה בהתאמת כתובות · מסנני רעש אנלוגיים ודיגיטליים ניתנים לתכנות · מאגר של 1 בייט עם יכולת DMA
ניתן להגדיר (ב-ETZPC) את I2C3, I2C4 ו-I2C5 כנגישים באמצעות תוכנה מאובטחת בלבד.

3.31

משדר מקלט אסינכרוני סינכרוני אוניברסלי (USART1, USART2, USART3, USART6 ו-UART4, UART5, UART7, UART8)
למכשירים ארבעה משדרי מקלט סינכרוניים אוניברסליים משובצים (USART1, USART2, USART3 ו-USART6) וארבעה משדרי מקלט אסינכרוניים אוניברסליים (UART4, UART5, UART7 ו-UART8). עיינו בטבלה שלהלן לקבלת סיכום של תכונות USARTx ו-UARTx.
ממשקים אלה מספקים תקשורת אסינכרונית, תמיכה ב-IrDA SIR ENDEC, מצב תקשורת מרובה מעבדים, מצב תקשורת חצי דופלקס חד-חוטי ויש להם יכולת LIN master/slave. הם מספקים ניהול חומרה של אותות CTS ו-RTS, והפעלה של מנהל התקן RS485. הם מסוגלים לתקשר במהירויות של עד 13 מגה-ביט לשנייה.
USART1, USART2, USART3 ו-USART6 מספקים גם מצב כרטיס חכם (תואם ISO 7816) ויכולת תקשורת דמוית SPI.
לכל ה-USART יש תחום שעון שאינו תלוי בשעון המעבד, מה שמאפשר ל-USARTx להעיר את ה-STM32MP133C/F ממצב עצירה באמצעות קצבי באוד של עד 200 קילובאוד. אירועי ההערה ממצב עצירה ניתנים לתכנות וניתנים לתכנות:
· התחלת זיהוי סיביות
· כל מסגרת נתונים שהתקבלה
· מסגרת נתונים מתוכנתת ספציפית

42/219

DS13875 Rev 5

STM32MP133C/F

פונקציונאלי נגמרview

ניתן לשרת את כל ממשקי USART על ידי בקר ה-DMA.

טבלה 5. תכונות USART/UART

מצבי/תכונות USART (1)

USART1/2/3/6

UART4/5/7/8

בקרת זרימת חומרה למודם

X

X

תקשורת רציפה באמצעות DMA

X

X

תקשורת מרובת מעבדים

X

X

מצב SPI סינכרוני (master/slave)

X

–

מצב כרטיס חכם

X

–

בלוק IrDA SIR ENDEC לתקשורת חצי דו-כיוונית חד-חוטית

X

X

X

X

מצב LIN

X

X

תחום שעון כפול והתעוררות ממצב צריכת חשמל נמוכה

X

X

פסק זמן של מקלט לתקשורת Modbus

X

X

X

X

זיהוי קצב שידור אוטומטי

X

X

הפעלת מנהל ההתקן

X

X

אורך נתוני USART

7, 8 ו-9 סיביות

1. X = נתמך.

ניתן להגדיר (ב-ETZPC) את USART1 ואת USART2 כנגישים באמצעות תוכנה מאובטחת בלבד.

3.32

ממשקי ציוד היקפי טוריים (SPI1, SPI2, SPI3, SPI4, SPI5) ממשקי קול משולבים (I2S1, I2S2, I2S3, I2S4)
ההתקנים כוללים עד חמישה ממשקי SPI (SPI2S1, SPI2S2, SPI2S3, SPI2S4 ו-SPI5) המאפשרים תקשורת במהירות של עד 50 מגה-ביט לשנייה במצבי אב ועבד, במצבי חצי דופלקס, דופלקס מלא וסימפלקס. מקדם-הממשק של 3 סיביות נותן שמונה תדרי אב והמסגרת ניתנת להגדרה מ-4 עד 16 סיביות. כל ממשקי ה-SPI תומכים במצב פולסים של NSS, מצב TI, חישוב CRC חומרתי והכפלת FIFOs Rx ו-Tx מוטמעים של 8 סיביות עם יכולת DMA.
I2S1, I2S2, I2S3 ו-I2S4 משולבים עם SPI1, SPI2, SPI3 ו-SPI4. ניתן להפעיל אותם במצב מאסטר או עבד, במצבי תקשורת דו-צדדיים מלאים וחצי דו-צדדיים, וניתן להגדיר אותם לפעול ברזולוציה של 16 או 32 סיביות כערוץ קלט או פלט. ערוץ שמעampנתמכים תדרי לינג מ-8 קילוהרץ עד 192 קילוהרץ. כל ממשקי ה-I2S תומכים בריבוי של FIFOs Rx ו-Tx מוטמעים בני 8 סיביות עם יכולת DMA.
ניתן להגדיר (ב-ETZPC) את SPI4 ואת SPI5 כנגישים באמצעות תוכנה מאובטחת בלבד.

3.33

ממשקי שמע טוריים (SAI1, SAI2)
המכשירים משלבים שני SAIs המאפשרים תכנון של פרוטוקולי שמע סטריאו או מונו רבים.

DS13875 Rev 5

43/219
48

פונקציונאלי נגמרview

STM32MP133C/F

כגון I2S, LSB או MSB-justified, PCM/DSP, TDM או AC'97. יציאת SPDIF זמינה כאשר בלוק השמע מוגדר כמשדר. כדי להביא רמת גמישות ותצורה מחדש זו, כל SAI מכיל שני תת-בלוקים עצמאיים של שמע. לכל בלוק יש מחולל שעון משלו ובקר קו קלט/פלט.ampנתמכים תדרי לינג עד 192 קילוהרץ. בנוסף, ניתן לתמוך בעד שמונה מיקרופונים הודות לממשק PDM מוטמע. ה-SAI יכול לעבוד בתצורת מאסטר או עבד. תת-בלוקי השמע יכולים להיות מקלט או משדר ויכולים לעבוד באופן סינכרוני או אסינכרוני (ביחס לשני). ניתן לחבר את ה-SAI עם SAIs אחרים כדי שיפעלו באופן סינכרוני.

3.34

ממשק מקלט SPDIF (SPDIFRX)
ה-SPDIFRX מתוכנן לקבל זרימת S/PDIF התואמת ל-IEC-60958 ו-IEC-61937. תקנים אלה תומכים בזרמי סטריאו פשוטים עד לרמת s גבוהה.ample rate, וצליל סראונד רב-ערוצי דחוס, כגון אלה המוגדרים על ידי דולבי או DTS (עד 5.1).
התכונות העיקריות של SPDIFRX הן כדלקמן: · עד ארבע כניסות זמינות · זיהוי קצב סמלים אוטומטי · קצב סמלים מקסימלי: 12.288 מגה-הרץ · תמיכה בזרם סטריאו מ-32 עד 192 קילו-הרץ · תמיכה באודיו IEC-60958 ו-IEC-61937, יישומי צריכה · ניהול סיביות זוגיות · תקשורת באמצעות DMA עבור מערכות שמעamples · תקשורת באמצעות DMA עבור בקרה ומידע על ערוץ המשתמש · יכולות פסיקה
מקלט ה-SPDIFRX מספק את כל התכונות הדרושות לזיהוי קצב הסמלים ולפענוח זרם הנתונים הנכנס. המשתמש יכול לבחור את קלט ה-SPDIF הרצוי, וכאשר אות תקין זמין, ה-SPDIFRX משיב את הקלט.ampקולט את האות הנכנס, מפענח את זרם מנצ'סטר ומזהה פריימים, תת-פריימים ואלמנטים של בלוקים. ה-SPDIFRX מספק למעבד נתונים מפוענחים ודגלי סטטוס נלווים.
ה-SPDIFRX מציע גם אות בשם spdif_frame_sync, אשר עובר בין קצב הפריימים המשמש לחישוב ה-s המדויק.ampקצב le עבור אלגוריתמי סחיפת שעון.

3.35

ממשקי MultiMediaCard קלט/פלט דיגיטלי מאובטח (SDMMC1, SDMMC2)
שני ממשקי MultiMediaCard קלט/פלט דיגיטליים מאובטחים (SDMMC) מספקים ממשק בין אפיק AHB לבין כרטיסי זיכרון SD, כרטיסי SDIO והתקני MMC.
תכונות ה-SDMC כוללות את הדברים הבאים: · תאימות למפרט מערכת כרטיסי מולטימדיה משובצים גרסה 5.1
תמיכה בכרטיס בשלושה מצבי אפיק נתונים שונים: 1-bit (ברירת מחדל), 4-bit ו-8-bit

44/219

DS13875 Rev 5

STM32MP133C/F

פונקציונאלי נגמרview

(מהירות HS200 SDMMC_CK מוגבלת למהירות קלט/פלט מקסימלית מותרת) (HS400 אינו נתמך)
· תאימות מלאה עם גרסאות קודמות של MultiMediaCards (תאימות לאחור)
· תאימות מלאה למפרט כרטיסי זיכרון SD גרסה 4.1 (מהירות SDR104 SDMMC_CK מוגבלת למהירות קלט/פלט מקסימלית מותרת, מצב SPI ומצב UHS-II אינם נתמכים)
· תאימות מלאה למפרט כרטיס SDIO גרסה 4.0 תמיכה בכרטיס בשני מצבי אפיק נתונים שונים: 1-bit (ברירת מחדל) ו-4-bit (מהירות SDR104 SDMMC_CK מוגבלת למהירות קלט/פלט מקסימלית מותרת, מצב SPI ומצב UHS-II אינם נתמכים)
· העברת נתונים של עד 208 מגה-בייט/שנייה עבור מצב 8 סיביות (בהתאם למהירות קלט/פלט מקסימלית מותרת)
· פלט נתונים ופקודות מאפשרים לאותות לשלוט בדרייברים דו-כיווניים חיצוניים
בקר DMA ייעודי המוטמע בממשק המארח של SDMMC, המאפשר העברות במהירות גבוהה בין הממשק ל-SRAM
· תמיכה ברשימות מקושרות של IDMA
ספקי כוח ייעודיים, VDDSD1 ו-VDDSD2 עבור SDMMC1 ו-SDMMC2 בהתאמה, מבטלים את הצורך בהכנסת מעביר רמות בממשק כרטיס ה-SD במצב UHS-I
רק חלק מ-GPIOs עבור SDMMC1 ו-SDMMC2 זמינים על פין אספקה ​​ייעודי VDDSD1 או VDDSD2. אלה הם חלק מ-GPIOs ברירת המחדל לאתחול עבור SDMMC1 ו-SDMMC2 (SDMMC1: PC[12:8], PD[2], SDMMC2: PB[15,14,4,3], PE3, PG6). ניתן לזהות אותם בטבלת הפונקציות החלופיות על ידי אותות עם סיומת "_VSD1" או "_VSD2".
כל SDMMC מצומד לבלוק השהייה (DLYBSD) המאפשר תמיכה בתדר נתונים חיצוני מעל 100 מגה-הרץ.
לשני ממשקי ה-SDMMC יש יציאות תצורה הניתנות לאבטחה.

3.36

רשת אזור בקר (FDCAN1, FDCAN2)
תת-מערכת רשת אזור הבקר (CAN) מורכבת משני מודולי CAN, זיכרון RAM להודעות משותף ויחידת כיול שעון.
שני מודולי ה-CAN (FDCAN1 ו-FDCAN2) תואמים לתקן ISO 11898-1 (מפרט פרוטוקול CAN גרסה 2.0 חלק A, B) ולתקן CAN FD גרסה 1.0.
זיכרון RAM של הודעות בנפח 10 קילו-בייט מיישם מסננים, FIFOs לקליטה, מאגרים לקליטה, FIFOs לשידור אירועים ומאגרים לשידור (בתוספת טריגרים עבור TTCAN). זיכרון RAM זה משותף בין שני המודולים FDCAN1 ו-FDCAN2.
יחידת כיול השעון המשותפת היא אופציונלית. ניתן להשתמש בה כדי ליצור שעון מכויל עבור FDCAN1 ו-FDCAN2 ממתנד ה-RC הפנימי של HSI ומ-PLL, על ידי הערכת הודעות CAN המתקבלות על ידי ה-FDCAN1.

DS13875 Rev 5

45/219
48

פונקציונאלי נגמרview

STM32MP133C/F

3.37

מארח מהיר של אפיק טורי אוניברסלי (USBH)
ההתקנים משלבים שרת USB אחד במהירות גבוהה (עד 480 מגה-ביט/שנייה) עם שני יציאות פיזיות. USBH תומך הן בפעולות במהירות נמוכה, מלאה (OHCI) והן במהירות גבוהה (EHCI) באופן עצמאי בכל יציאה. הוא משלב שני משדרים שניתן להשתמש בהם לפעולה במהירות נמוכה (1.2 מגה-ביט/שנייה), במהירות מלאה (12 מגה-ביט/שנייה) או במהירות גבוהה (480 מגה-ביט/שנייה). המשדר המהיר השני משותף עם משדרים מהירים OTG.
ה-USBH תואם למפרט USB 2.0. בקרי ה-USBH דורשים שעונים ייעודיים הנוצרים על ידי PLL בתוך ה-PHY במהירות גבוהה של USB.

3.38

חיבור USB במהירות גבוהה לתנועה (OTG)
ההתקנים משלבים התקן/מארח/התקן היקפי OTG אחד במהירות גבוהה (עד 480 מגה-ביט/שנייה) מסוג USB OTG. ה-OTG תומך הן בפעולות במהירות מלאה והן בפעולות במהירות גבוהה. המשדר-מקלט לפעולה במהירות גבוהה (480 מגה-ביט/שנייה) משותף עם יציאת המארח השנייה של USB.
בקרי ה-USB OTG HS תואמים למפרט USB 2.0 ולמפרט OTG 2.0. יש להם הגדרות קצה הניתנות להגדרה על ידי תוכנה ותומך בהשעיה/חידוש. בקרי ה-USB OTG דורשים שעון ייעודי של 48 מגה-הרץ שנוצר על ידי PLL בתוך RCC או בתוך ה-USB high-speed PHY.
התכונות העיקריות של USB OTG HS מפורטות להלן: · גודל FIFO משולב של Rx ו-Tx של 4 Kbyte עם גודל FIFO דינמי · תמיכה ב-SRP (Session Request Protocol) ו-HNP (Host negotiation Protocol) · שמונה נקודות קצה דו כיווניות · 16 ערוצי מארח עם תמיכה ב-OUT תקופתי · תוכנה הניתנת להגדרה למצבי פעולה OTG1.3 ו-OTG2.0 · תמיכה ב-USB 2.0 LPM (Link Power Management) · תמיכה במפרט טעינת סוללה גרסה 1.2 · תמיכה ב-HS OTG PHY · USB DMA פנימי · HNP/SNP/IP בפנים (אין צורך בנגד חיצוני) · עבור מצבי OTG/Host, נדרש מתג הפעלה במקרה שמכשירים המופעלים על ידי אפיק מותקנים
מְחוּבָּר.
יציאת התצורה של USB OTG יכולה להיות מאובטחת.

46/219

DS13875 Rev 5

STM32MP133C/F

פונקציונאלי נגמרview

3.39

ממשקי MAC של ג'יגה-ביט אתרנט (ETH1, ETH2)
ההתקנים מספקים שני בקרי גישה למדיה ג'יגה-ביט (GMAC) תואמי IEEE-802.3-2002 עבור תקשורת Ethernet LAN דרך ממשק בלתי תלוי במדיה (MII) סטנדרטי בתעשייה, ממשק בלתי תלוי במדיה מצומצם (RMII), או ממשק בלתי תלוי במדיה ג'יגה-ביט מצומצם (RGMII).
ההתקנים דורשים התקן ממשק פיזי חיצוני (PHY) כדי להתחבר לאפיק ה-LAN הפיזי (זוג שזור, סיב וכו'). ה-PHY מחובר ליציאת ההתקן באמצעות 17 אותות עבור MII, 7 אותות עבור RMII, או 13 אותות עבור RGMII, וניתן למדוד אותו באמצעות 25 מגה-הרץ (MII, RMII, RGMII) או 125 מגה-הרץ (RGMII) מה-STM32MP133C/F או מה-PHY.
המכשירים כוללים את התכונות הבאות: · מצבי פעולה וממשקי PHY
קצבי העברת נתונים של 10, 100 ו-1000 מגה-ביט לשנייה. תמיכה בפעולות דו-צדדיות מלאות וחצי-דו-צדדיות. ממשקי PHY של MII, RMII ו-RGMII. בקרת עיבוד. סינון חבילות רב-שכבתי: סינון MAC במקור (SA) וביעד (DA).
כתובת עם מסנן מושלם ו-hash, VLAN tagסינון מבוסס-VLAN עם סינון מושלם ו-hash, סינון שכבה 3 על כתובת IP מקור (SA) או יעד (DA), סינון שכבה 4 על יציאת מקור (SP) או יעד (DP). עיבוד VLAN כפול: הכנסת עד שני VLAN. tags בנתיב השידור, tag סינון בנתיב הקליטה תמיכה ב-IEEE 1588-2008/PTPv2 תומך בסטטיסטיקות רשת עם מוני RMON/MIB (RFC2819/RFC2665) · עיבוד פריקת חומרה הכנסה או מחיקה של נתוני הקדמה ותחילת מסגרת (SFD) מנוע פריקת סכומי בדיקת שלמות עבור כותרת IP ומטען TCP/UDP/ICMP: חישוב והכנסת סכומי בדיקת שידור, חישוב והשוואה של סכומי בדיקת קבלה תגובה אוטומטית לבקשת ARP עם כתובת MAC של המכשיר פילוח TCP: פיצול אוטומטי של חבילת TCP גדולה לשידור לחבילות קטנות מרובות · מצב צריכת חשמל נמוכה Ethernet יעיל באנרגיה (תקן IEEE 802.3az-2010) חבילת השכמה מרחוק וזיהוי AMD Magic PacketTM
ניתן לתכנת גם את ETH1 וגם את ETH2 כמאובטחים. כאשר הם מאובטחים, עסקאות דרך ממשק AXI מאובטחות, וניתן לשנות את אוגרי התצורה רק באמצעות גישות מאובטחות.

DS13875 Rev 5

47/219
48

פונקציונאלי נגמרview

STM32MP133C/F

3.40

תשתית ניפוי באגים
המכשירים מציעים את תכונות ניפוי השגיאות והמעקב הבאות לתמיכה בפיתוח תוכנה ובשילוב מערכות: · ניפוי שגיאות בנקודות עצירה · מעקב אחר ביצוע קוד · מכשור תוכנה · JTAG יציאת ניפוי שגיאות · יציאת ניפוי שגיאות טורית · קלט ופלט של טריגר · יציאת מעקב · רכיבי ניפוי שגיאות ומעקב של Arm CoreSight
ניתן לשלוט בניפוי הבאגים באמצעות JTAGיציאת גישה לניפוי שגיאות /serial-wire, באמצעות כלי ניפוי שגיאות סטנדרטיים בתעשייה.
יציאת מעקב מאפשרת לכידת נתונים לצורך רישום וניתוח.
גישת ניפוי שגיאות לאזורים מאובטחים מתאפשרת על ידי אותות האימות ב-BSEC.

48/219

DS13875 Rev 5

STM32MP133C/F

תיאור פינים, תיאור פינים ופונקציות חלופיות

4

תיאור פינים, תיאור פינים ופונקציות חלופיות

איור 5. חיבור STM32MP133C/F LFBGA289

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PA9

PD10

PB7

PE7

PD5

PE8

PG4

PH9

PH13

PC7

PB9

PB14

PG6

PD2

PC9

VSS

B

PD3

PF5

PD14

PE12

PE1

PE9

PH14

PE10

PF1

PF3

PC6

PB15

PB4

PC10

PC12

DDR_DQ4 DDR_DQ0

C

PB6

PH12

PE14

PE13

PD8

PD12

PD15

VSS

PG7

PB5

PB3

VDDSD1

PF0

PC11

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

D

PB8

PD6

VSS

PE11

PD1

PE0

PG0

PE15

PB12

PB10

VDDSD2

VSS

PE3

PC8

DDR_ DQM0

DDR_DQ5 DDR_DQ3

E

PG9

PD11

PA12

PD0

VSS

PA15

PD4

PD9

PF2

PB13

PH10

VDDQ_ DDR

DDR_DQ2 DDR_DQ6 DDR_DQ7 DDR_A5

איפוס DDR_

F

PG10

PG5

PG8

PH2

PH8

VDDCPU

VDD

VDDCPU VDDCPU

VDD

VDD

VDDQ_ DDR

VSS

DDR_A13

VSS

DDR_A9

DDR_A2

G

PF9

PF6

PF10

PG15

PF8

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_BA2 DDR_A7

DDR_A3

DDR_A0 DDR_BA0

H

PH11

PI3

PH7

PB2

PE4

VDDCPU

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_WEN

VSS

DDR_ODT DDR_CSN

DDR_ RASN

J

PD13

VBAT

PI2

VSS_PLL VDD_PLL VDDCPU

VSS

VDDCORE

VSS

VDDCORE

VSS

VDDQ_ DDR

VDDCORE DDR_A10

DDR_ CASN

DDR_ CLKP

DDR_ CLKN

K

PC14OSC32_IN

PC15OSC32_
הַחוּצָה

VSS

PC13

PI1

VDD

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_A11 DDR_CKE DDR_A1 DDR_A15 DDR_A12

L

PE2

PF4

PH6

PI0

PG3

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_ATO

DDR_ DTO0

DDR_A8 DDR_BA1 DDR_A14

M

PF7

PA8

PG11

VDD_ANA VSS_ANA

VDD

VDD

VDD

VDD

VDD

VDD

VDDQ_ DDR

DDR_ VREF

DDR_A4

VSS

DDR_ DTO1

DDR_A6

N

PE6

PG1

PD7

VSS

PB11

PF13

VSSA

PA3

NJTRST

VSS_USB VDDA1V1_

HS

REG

VDDQ_ DDR

PWR_LP

DDR_ DQM1

DDR_ DQ10

DDR_DQ8 DDR_ZQ

P

PH0OSC_IN

PH1OSC_OUT

PA13

PF14

PA2

VREF-

VDDA

PG13

PG14

VDD3V3_ USBHS

VSS

PI5-BOOT1 VSS_PLL2 PWR_ON

DDR_ DQ11

DDR_ DQ13

DDR_DQ9

R

PG2

PH3

PWR_CPU _ON

PA1

VSS

VREF+

PC5

VSS

VDD

PF15

VDDA1V8_ REG

PI6-BOOT2

VDD_PLL2

PH5

DDR_ DQ12

DDR_ DQS1N

DDR_ DQS1P

T

PG12

PA11

PC0

PF12

PC3

PF11

PB1

PA6

PE5

PDR_ON USB_DP2

PA14

USB_DP1

עקיפה REG1V8

PH4

DDR_ DQ15

DDR_ DQ14

U

VSS

PA7

PA0

PA5

PA4

PC4

PB0

PC1

PC2

NRST

USB_DM2

USB_ RREF

USB_DM1 PI4-BOOT0

PA10

PI7

VSS

MSv65067V5

האיור למעלה מציג את החלק העליון של האריזה view.

DS13875 Rev 5

49/219
97

תיאור פינים, תיאור פינים ופונקציות חלופיות

STM32MP133C/F

איור 6. חיבור STM32MP133C/F TFBGA289

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PD4

PE9

PG0

PD15

PE15

PB12

PF1

PC7

PC6

PF0

PB14

VDDSD2 VDDSD1 DDR_DQ4 DDR_DQ0

VSS

B

PE12

PD8

PE0

PD5

PD9

PH14

PF2

VSS

PF3

PB13

PB3

PE3

PC12

VSS

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

C

PE13

PD1

PE1

PE7

VSS

VDD

PE10

PG7

PG4

PB9

PH10

PC11

PC8

DDR_DQ2

DDR_ DQM0

DDR_DQ3 DDR_DQ5

D

PF5

PA9

PD10

VDDCPU

PB7

VDDCPU

PD12

VDDCPU

PH9

VDD

PB15

VDD

VSS

VDDQ_ DDR

איפוס DDR_

DDR_DQ7 DDR_DQ6

E

PD0

PE14

VSS

PE11

VDDCPU

VSS

PA15

VSS

PH13

VSS

PB4

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_A13

F

PH8

PA12

VDD

VDDCPU

VSS

VDDCORE

PD14

PE8

PB5

VDDCORE

PC10

VDDCORE

VSS

VDDQ_ DDR

DDR_A7

DDR_A5

DDR_A9

G

PD11

PH2

PB6

PB8

PG9

PD3

PH12

PG15

PD6

PB10

PD2

PC9

DDR_A2 DDR_BA2 DDR_A3

DDR_A0 DDR_ODT

H

PG5

PG10

PF8

VDDCPU

VSS

VDDCORE

PH11

PI3

PF9

PG6

עקיפה REG1V8

VDDCORE

VSS

VDDQ_ DDR

DDR_BA0 DDR_CSN DDR_WEN

J VDD_PLL VSS_PLL

PG8

PI2

VBAT

PH6

PF7

PA8

PF12

VDD

VDDA1V8_ REG

PA10

DDR_ VREF

DDR_ RASN

DDR_A10

VSS

DDR_ CASN

K

PE4

PF10

PB2

VDD

VSS

VDDCORE

PA13

PA1

PC4

NRST

VSS_PLL2 VDDCORE

VSS

VDDQ_ DDR

DDR_A15

DDR_ CLKP

DDR_ CLKN

L

PF6

VSS

PH7

VDD_ANA VSS_ANA

PG12

PA0

PF11

PE5

PF15

VDD_PLL2

PH5

DDR_CKE DDR_A12 DDR_A1 DDR_A11 DDR_A14

M

PC14OSC32_IN

PC15OSC32_
הַחוּצָה

PC13

VDD

VSS

PB11

PA5

PB0

VDDCORE

USB_ RREF

ליבת PI6-BOOT2

VSS

VDDQ_ DDR

DDR_A6

DDR_A8 DDR_BA1

N

PD13

VSS

PI0

PI1

PA11

VSS

PA4

PB1

VSS

VSS

PI5-BOOT1

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_ATO

P

PH0OSC_IN

PH1OSC_OUT

PF4

PG1

VSS

VDD

PC3

PC5

VDD

VDD

PI4-BOOT0

VDD

VSS

VDDQ_ DDR

DDR_A4 DDR_ZQ DDR_DQ8

R

PG11

PE6

PD7

PWR_ CPU_ON

PA2

PA7

PC1

PA6

PG13

NJTRST

PA14

VSS

PWR_ON

DDR_ DQM1

DDR_ DQ12

DDR_ DQ11

DDR_DQ9

T

PE2

PH3

PF13

PC0

VSSA

VREF-

PA3

PG14

USB_DP2

VSS

VSS_ USBHS

USB_DP1

PH4

DDR_ DQ13

DDR_ DQ14

DDR_ DQS1P

DDR_ DQS1N

U

VSS

PG3

PG2

PF14

VDDA

VREF+

PDR_ON

PC2

USB_DM2

VDDA1V1_ REG

VDD3V3_ USBHS

USB_DM1

PI7

האיור למעלה מציג את החלק העליון של האריזה view.

PWR_LP

DDR_ DQ15

DDR_ DQ10

VSS

MSv67512V3

50/219

DS13875 Rev 5

STM32MP133C/F

תיאור פינים, תיאור פינים ופונקציות חלופיות

איור 7. חיבור STM32MP133C/F TFBGA320
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21

A

VSS

PA9

PE13 PE12

PD12

PG0

PE15

PG7

PH13

PF3

PB9

PF0

PC10 PC12

PC9

VSS

B

PD0

PE11

PF5

PA15

PD8

PE0

PE9

PH14

PE8

PG4

PF1

VSS

PB5

PC6

PB15 PB14

PE3

PC11

DDR_ DQ4

DDR_ DQ1

DDR_ DQ0

C

PB6

PD3

PE14 PD14

PD1

PB7

PD4

PD5

PD9

PE10 PB12

PH9

PC7

PB3

VDD SD2

PB4

PG6

PC8

PD2

DDR_ DDR_ DQS0P DQS0N

D

PB8

PD6

PH12

PD10

PE7

PF2

PB13

VSS

DDR_ DQ2

DDR_ DQ5

DDR_ DQM0

E

PH2

PH8

VSS

VSS

מעבד VDD

PE1

PD15

מעבד VDD

VSS

VDD

PB10

PH10

VDDQ_ DDR

VSS

VDD SD1

DDR_ DQ3

DDR_ DQ6

F

PF8

PG9

PD11 PA12

VSS

VSS

VSS

DDR_ DQ7

DDR_ A5

VSS

G

PF6

PG10

PG5

מעבד VDD

H

PE4

PF10 PG15

PG8

J

PH7

PD13

PB2

PF9

מעבד VDD

VSS

VDD

מעבד VDD

ליבת VDD

VSS

VDD

VSS

VDDQ_ DDR

VSS

VSS

VDD

VDD

VSS

ליבת VDD

VSS

VDD

ליבת VDD

VDDQ_ DDR

DDR_ A13

DDR_ A2

DDR_ A9

איפוס DDR_
N

DDR_ BA2

DDR_ A3

DDR_ A0

DDR_ A7

DDR_ BA0

DDR_ CSN

DDR_ ODT

K

VSS_ PLL

VDD_ PLL

PH11

מעבד VDD

PC15-

L

VBAT OSC32 PI3

VSS

_הַחוּצָה

PC14-

M

VSS OSC32 PC13

_IN

VDD

N

PE2

PF4

PH6

PI2

מעבד VDD
ליבת VDD
VSS
VDD

VSS

VSS

VSS

VSS

VSS

ליבת VDD

VSS

VSS

ליבת VDD

VSS

VSS

VSS

VSS

VSS

VDD

ליבת VDD

VSS

VDD

ליבת VDD

VDDQ_ DDR
VSS
VDDQ_ DDR
ליבת VDD

VDDQ_ DDR

DDR_ WEN

DDR_ RASN

VSS

VSS

DDR_ A10

DDR_ CASN

DDR_ CLKN

VDDQ_ DDR

DDR_ A12

DDR_ CLKP

DDR_ A15

DDR_ A11

DDR_ A14

DDR_ CKE

DDR_ A1

P

PA8

PF7

PI1

PI0

VSS

VSS

DDR_ DTO1

DDR_ ATO

DDR_ A8

DDR_ BA1

R

PG1

PG11

PH3

VDD

VDD

VSS

VDD

ליבת VDD

VSS

VDD

ליבת VDD

VSS

VDDQ_ DDR

VDDQ_ DDR

DDR_ A4

DDR_ ZQ

DDR_ A6

T

VSS

PE6

PH0OSC_IN

PA13

VSS

VSS

DDR_ VREF

DDR_ DQ10

DDR_ DQ8

VSS

U

PH1OSC_ החוצה

VSS_ANA

VSS

VSS

VDD

VDDA VSSA

PA6

VSS

ליבת VDD

VSS

זיכרון DDR ליבה VDD VDDQ_

VSS

PWR_ ON

DDR_ DQ13

DDR_ DQ9

V

PD7

VDD_ANA

PG2

PA7

VREF-

ניו ג'רזי טרסט

VDDA1 V1_ REG

VSS

PWR_ DDR_ DDR_ LP DQS1P DQS1N

W

PWR_

PG3

מעבד PG12_ PF13

PC0

ON

PC3 VREF+ PB0

PA3

PE5

VDD

USB_ RREF

PA14

VDD 3V3_ USBHS

VDDA1 V8_ REG

VSS

עקיפת S_REG
1V8

PH5

DDR_ DQ12

DDR_ DQ11

DDR_ DQM1

Y

PA11

PF14

PA0

PA2

PA5

PF11

PC4

PB1

PC1

PG14

NRST

PF15

USB_ VSS_

PI6-

יו אס בי_

PI4-

VDD_

DM2 USBHS BOOT2 DP1 BOOT0 PLL2

PH4

DDR_ DQ15

DDR_ DQ14

AA

VSS

PB11

PA1

PF12

PA4

PC5

PG13

PC2

PDR_ מופעל

USB_ DP2

PI5-

יו אס בי_

BOOT1 DM1

VSS_ PLL2

PA10

PI7

VSS

האיור למעלה מציג את החלק העליון של האריזה view.

MSv65068V5

DS13875 Rev 5

51/219
97

תיאור פינים, תיאור פינים ופונקציות חלופיות

STM32MP133C/F

לוח 6. מקרא / קיצורים המשמשים בטבלת ה- pinout

שֵׁם

נוֹטָרִיקוֹן

הַגדָרָה

שם פין סוג פין
מבנה קלט / פלט
הערות פונקציות חלופיות פונקציות נוספות

אלא אם כן צוין אחרת, פונקציית הפין במהלך האיפוס ואחריו זהה לשם הפין בפועל.

S

סיכת אספקה

I

קלט רק סיכה

O

סיכה פלט בלבד

I/O

סיכת קלט/פלט

A

פין אנלוגי או פין ברמה מיוחדת

קלט/פלט סובלני FT(U/D/PD) ‏5V (עם משיכה קבועה / משיכה למטה / משיכה ניתנת לתכנות)

DDR

1.5 וולט, 1.35 וולט או 1.2 וולט/או עבור ממשק DDR3, DDR3L, LPDDR2/LPDDR3

A

אות אנלוגי

RST

פין איפוס עם נגד משיכה חלש

_f(1) _a(2) _u(3) _h(4)

אפשרות לכניסות/יציאות FT אפשרות I2C אפשרות FM+ אפשרות אנלוגית (מסופק על ידי VDDA עבור החלק האנלוגי של הקלט/פלט) אפשרות USB (מסופק על ידי VDD3V3_USBxx עבור חלק ה-USB של הקלט/פלט) פלט במהירות גבוהה עבור VDD טיפוסי של 1.8V (עבור SPI, SDMMC, QUADSPI, TRACE)

_vh(5)

אפשרות למהירות גבוהה מאוד עבור VDD טיפוסי של 1.8V (עבור ETH, SPI, SDMMC, QUADSPI, TRACE)

אלא אם כן צוין אחרת בהערה, כל הקלט/פלט מוגדרים כקלטים צפים במהלך האיפוס ואחריו.

פונקציות שנבחרו דרך אוגרי GPIOx_AFR

פונקציות שנבחרו/מופעלות ישירות דרך אוגרי מערכות היקפיים

1. מבני הקלט/פלט הקשורים בטבלה 7 הם: FT_f, FT_fh, FT_fvh. 2. מבני הקלט/פלט הקשורים בטבלה 7 הם: FT_a, FT_ha, FT_vha. 3. מבני הקלט/פלט הקשורים בטבלה 7 הם: FT_u. 4. מבני הקלט/פלט הקשורים בטבלה 7 הם: FT_h, FT_fh, FT_fvh, FT_vh, FT_ha, FT_vha. 5. מבני הקלט/פלט הקשורים בטבלה 7 הם: FT_vh, FT_vha, FT_fvh.

52/219

DS13875 Rev 5

STM32MP133C/F

תיאור פינים, תיאור פינים ופונקציות חלופיות

מספר PIN

טבלה 7. הגדרות כדור STM32MP133C/F

פונקציות כדור

שם הסיכה (פונקציה לאחר
אִתחוּל)

פונקציות חלופיות

פונקציות נוספות

LFBGA289 TFBGA289 TFBGA320
מבנה קלט/פלט מסוג פינים
הערות

K10 F6 U14 A2 D2 A2 A1 A1 T5 M6 F3 U7
D4 E4 B2
B2 D1 B3 B1 G6 C2
C3 E2 C3 F6 D4 E7 E4 E1 B1
C2 G7 D3
C1 G3 C1

VDDCORE S

–

PA9

קלט/פלט FT_h

VSS VDD

S

–

S

–

PE11

קלט/פלט FT_vh

PF5

קלט/פלט FT_h

PD3

קלט/פלט FT_f

PE14

קלט/פלט FT_h

VDDCPU

S

–

PD0

קלט/פלט FT

PH12

קלט/פלט FT_fh

PB6

קלט/פלט FT_h

–

–

TIM1_CH2, I2C3_SMBA,

–

DFSDM1_DATIN0, USART1_TX, UART4_TX,

FMC_NWAIT(אתחול)

–

–

–

–

TIM1_CH2,

USART2_CTS/USART2_NSS,

SAI1_D2,

–

SPI4_MOSI/I2S4_SDO, SAI1_FS_A, USART6_CK,

ETH2_MII_TX_ER,

ETH1_MII_TX_ER,

FMC_D8(אתחול)/FMC_AD8

–

TRACED12, DFSDM1_CKIN0, I2C1_SMBA, FMC_A5

TIM2_CH1,

–

USART2_CTS/USART2_NSS, DFSDM1_CKOUT, I2C1_SDA,

SAI1_D3, FMC_CLK

TIM1_BKIN, SAI1_D4,

UART8_RTS/UART8_DE,

–

QUADSPI_BK1_NCS,

QUADSPI_BK2_IO2,

FMC_D11(אתחול)/FMC_AD11

–

–

SAI1_MCLK_A, SAI1_CK1,

–

FDCAN1_RX,

FMC_D2(אתחול)/FMC_AD2

USART2_TX, TIM5_CH3,

DFSDM1_CKIN1, I2C3_SCL,

–

SPI5_MOSI, SAI1_SCK_A, QUADSPI_BK2_IO2,

SAI1_CK2, ETH1_MII_CRS,

FMC_A6

TRACED6, TIM16_CH1N,

TIM4_CH1, TIM8_CH1,

–

USART1_TX, SAI1_CK2, QUADSPI_BK1_NCS,

ETH2_MDIO, FMC_NE3,

HDP6

–
–
–
TAMP_IN6 –
–
–

DS13875 Rev 5

53/219
97

תיאור פינים, תיאור פינים ופונקציות חלופיות

STM32MP133C/F

מספר PIN

טבלה 7. הגדרות כדור STM32MP133C/F (המשך)

פונקציות כדור

שם הסיכה (פונקציה לאחר
אִתחוּל)

פונקציות חלופיות

פונקציות נוספות

LFBGA289 TFBGA289 TFBGA320
מבנה קלט/פלט מסוג פינים
הערות

A17 A17 T17 M7 – J13 D2 G9 D2 F5 F1 E3 D1 G4 D1
E3 F2 F4 F8 D6 E10 F4 G2 E2 C8 B8 T21 E2 G1 F3
E1 G5 F2 G5 H3 F1 M8 – M5

VSS VDD PD6 PH8 PB8
PA12 VDDCPU
PH2 VSS PD11
PG9 PF8 VDD

S

–

S

–

קלט/פלט FT

קלט/פלט FT_fh

קלט/פלט FT_f

קלט/פלט FT_h

S

–

קלט/פלט FT_h

S

–

קלט/פלט FT_h

קלט/פלט FT_f

קלט/פלט FT_h

S

–

–

–

–

–

–

TIM16_CH1N, SAI1_D1, SAI1_SD_A, UART4_TX (אתחול)

TRACED9, TIM5_ETR,

–

USART2_RX, I2C3_SDA,

FMC_A8, HDP2

TIM16_CH1, TIM4_CH3,

I2C1_SCL, I2C3_SCL,

–

DFSDM1_DATIN1,

UART4_RX, SAI1_D1,

FMC_D13(אתחול)/FMC_AD13

TIM1_ETR, SAI2_MCLK_A,

USART1_RTS/USART1_DE,

–

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV, FMC_A7

–

–

LPTIM1_IN2, UART7_TX,

QUADSPI_BK2_IO0 (אתחול),

–

ETH2_MII_CRS,

ETH1_MII_CRS, FMC_NE4,

ETH2_RGMII_CLK125

–

–

LPTIM2_IN2, I2C4_SMBA,

USART3_CTS/USART3_NSS,

SPDIFRX_IN0,

–

QUADSPI_BK1_IO2,

ETH2_RGMII_CLK125,

FMC_CLE(אתחול)/FMC_A16,

UART7_RX

DBTRGO, I2C2_SDA,

–

USART6_RX, SPDIFRX_IN3, FDCAN1_RX, FMC_NE2,

FMC_NCE(אתחול)

TIM16_CH1N, TIM4_CH3,

–

TIM8_CH3, SAI1_SCK_B, USART6_TX, TIM13_CH1,

QUADSPI_BK1_IO0 (אתחול)

–

–

–
–
WKUP1
–

54/219

DS13875 Rev 5

STM32MP133C/F

תיאור פינים, תיאור פינים ופונקציות חלופיות

מספר PIN

טבלה 7. הגדרות כדור STM32MP133C/F (המשך)

פונקציות כדור

שם הסיכה (פונקציה לאחר
אִתחוּל)

פונקציות חלופיות

פונקציות נוספות

LFBGA289 TFBGA289 TFBGA320
מבנה קלט/פלט מסוג פינים
הערות

F3 J3 H5
F9 D8 G5 F2 H1 G3 G4 G8 H4
F1 H2 G2 D3 B14 U5 G3 K2 H3 H8 F10 G2 L1 G1 D12 C5 U6 M9 K4 N7 G1 H9 J5

PG8

קלט/פלט FT_h

VDDCPU PG5

S

–

קלט/פלט FT_h

PG15

קלט/פלט FT_h

PG10

קלט/פלט FT_h

VSS

S

–

PF10

קלט/פלט FT_h

VDDCORE S

–

PF6

קלט/פלט FT_vh

VSS VDD

S

–

S

–

PF9

קלט/פלט FT_h

TIM2_CH1, TIM8_ETR,

SPI5_MISO, SAI1_MCLK_B,

USART3_RTS/USART3_DE,

–

SPDIFRX_IN2,

QUADSPI_BK2_IO2,

QUADSPI_BK1_IO3,

FMC_NE2, ETH2_CLK

–

–

–

TIM17_CH1, ETH2_MDC, FMC_A15

USART6_CTS/USART6_NSS,

–

UART7_CTS, QUADSPI_BK1_IO1,

ETH2_PHY_INTN

SPI5_SCK, SAI1_SD_B,

–

UART8_CTS, FDCAN1_TX, QUADSPI_BK2_IO1 (אתחול),

FMC_NE3

–

–

TIM16_BKIN, SAI1_D3, TIM8_BKIN, SPI5_NSS, – USART6_RTS/USART6_DE, UART7_RTS/UART7_DE,
QUADSPI_CLK(אתחול)

–

–

TIM16_CH1, SPI5_NSS,

UART7_RX (אתחול),

–

QUADSPI_BK1_IO2, ETH2_MII_TX_EN/ETH2_

RGMII_TX_CTL/ETH2_RMII_

TX_EN

–

–

–

–

TIM17_CH1N, TIM1_CH1,

DFSDM1_CKIN3, SAI1_D4,

–

UART7_CTS, UART8_RX, TIM14_CH1,

QUADSPI_BK1_IO1 (אתחול),

QUADSPI_BK2_IO3, FMC_A9

TAMP_IN4
–
TAMP_IN1 –

DS13875 Rev 5

55/219
97

תיאור פינים, תיאור פינים ופונקציות חלופיות

STM32MP133C/F

מספר PIN

טבלה 7. הגדרות כדור STM32MP133C/F (המשך)

פונקציות כדור

שם הסיכה (פונקציה לאחר
אִתחוּל)

פונקציות חלופיות

פונקציות נוספות

LFBGA289 TFBGA289 TFBGA320
מבנה קלט/פלט מסוג פינים
הערות

H5 K1 H2 H6 E5 G7 H4 K3 J3 E5 D13 U11 H3 L3 J1
H1 H7 K3
J1 N1 J2 J5 J1 K2 J4 J2 K1 H2 H8 L4 K4 M3 M3

PE4 VDDCPU
PB2 VSS PH7
PH11
PD13 VDD_PLL VSS_PLL
PI3 PC13

קלט/פלט FT_h

S

–

קלט/פלט FT_h

S

–

קלט/פלט FT_fh

קלט/פלט FT_fh

קלט/פלט FT_h

S

–

S

–

קלט/פלט FT

קלט/פלט FT

SPI5_MISO, SAI1_D2,

DFSDM1_DATIN3,

TIM15_CH1N, I2S_CKIN,

–

SAI1_FS_A, UART7_RTS/UART7_DE,

–

UART8_TX,

QUADSPI_BK2_NCS,

FMC_NCE2, FMC_A25

–

–

–

RTC_OUT2, SAI1_D1,

I2S_CKIN, SAI1_SD_A,

–

UART4_RX,

QUADSPI_BK1_NCS(אתחול),

ETH2_MDIO, FMC_A6

TAMP_IN7

–

–

–

SAI2_FS_B, I2C3_SDA,

SPI5_SCK,

–

QUADSPI_BK2_IO3, ETH2_MII_TX_CLK,

–

ETH1_MII_TX_CLK,

QUADSPI_BK1_IO3

SPI5_NSS, TIM5_CH2,

SAI2_SD_A,

SPI2_NSS/I2S2_WS,

–

I2C4_SCL, USART6_RX, QUADSPI_BK2_IO0,

–

ETH2_MII_RX_CLK/ETH2_

RGMII_RX_CLK/ETH2_RMII_

REF_CLK, FMC_A12

LPTIM2_ETR, TIM4_CH2,

TIM8_CH2, SAI1_CK1,

–

SAI1_MCLK_A, USART1_RX, QUADSPI_BK1_IO3,

–

QUADSPI_BK2_IO2,

FMC_A18

–

–

–

–

–

–

(1)

SPDIFRX_IN3,

TAMP_IN4/TAMP_

ETH1_MII_RX_ER

OUT5, WKUP2

RTC_OUT1/RTC_TS/

(1)

–

RTC_LSCO, TAMP_IN1/TAMP_

OUT2, WKUP3

56/219

DS13875 Rev 5

STM32MP133C/F

תיאור פינים, תיאור פינים ופונקציות חלופיות

מספר PIN

טבלה 7. הגדרות כדור STM32MP133C/F (המשך)

פונקציות כדור

שם הסיכה (פונקציה לאחר
אִתחוּל)

פונקציות חלופיות

פונקציות נוספות

LFBGA289 TFBGA289 TFBGA320
מבנה קלט/פלט מסוג פינים
הערות

J3 J4 N5

PI2

קלט/פלט FT

(1)

SPDIFRX_IN2

TAMP_IN3/TAMP_ OUT4, WKUP5

K5 N4 P4

PI1

קלט/פלט FT

(1)

SPDIFRX_IN1

RTC_OUT2/RTC_ LSCO,
TAMP_IN2/TAMP_ OUT3, WKUP4

קבוצה 13 L2 U13

VSS

S

–

–

–

–

J2 J5 L2

VBAT

S

–

–

–

–

L4 N3 P5

PI0

קלט/פלט FT

(1)

SPDIFRX_IN0

TAMP_IN8/TAMP_ יציאה1

K2 M2

L3

PC15OSC32_OUT

I/O

FT

(1)

–

OSC32_OUT

F15 N2 U16

VSS

S

–

–

–

–

ק1 מ1 מ2

PC14OSC32_IN

I/O

FT

(1)

–

OSC32_IN

G7 E3 V16

VSS

S

–

–

–

–

H9 K6 N15 VDDCORE S

–

–

–

–

M10 M4 N9

VDD

S

–

–

–

–

G8 E6 W16

VSS

S

–

–

–

–

USART2_RX,

L2 P3 N2

PF4

קלט/פלט FT_h

–

ETH2_MII_RXD0/ETH2_ RGMII_RXD0/ETH2_RMII_

–

RXD0, FMC_A4

MCO1, SAI2_MCLK_A,

TIM8_BKIN2, I2C4_SDA,

SPI5_MISO, SAI2_CK1,

M2 J8 P2

PA8

קלט/פלט FT_fh –

USART1_CK, SPI2_MOSI/I2S2_SDO,

–

OTG_HS_SOF,

ETH2_MII_RXD3/ETH2_

RGMII_RXD3, FMC_A21

TRACECLK, TIM2_ETR,

I2C4_SCL, SPI5_MOSI,

SAI1_FS_B,

L1 T1 N1

PE2

קלט/פלט FT_fh

–

USART6_RTS/USART6_DE, SPDIFRX_IN1,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, FMC_A23

DS13875 Rev 5

57/219
97

תיאור פינים, תיאור פינים ופונקציות חלופיות

STM32MP133C/F

מספר PIN

טבלה 7. הגדרות כדור STM32MP133C/F (המשך)

פונקציות כדור

שם הסיכה (פונקציה לאחר
אִתחוּל)

פונקציות חלופיות

פונקציות נוספות

LFBGA289 TFBGA289 TFBGA320
מבנה קלט/פלט מסוג פינים
הערות

M1 J7 P3

PF7

קלט/פלט FT_vh –

M3 R1 R2

PG11

קלט/פלט FT_vh –

L3 J6 N3

PH6

קלט/פלט FT_fh –

N2 P4 R1

PG1

קלט/פלט FT_vh –

M11 – N12

VDD

S

–

–

N1 R2 T2

PE6

קלט/פלט FT_vh –

P1 P1 T3 PH0-OSC_IN קלט/פלט FT

–

G9 U1 N11

VSS

S

–

–

P2 P2 U2 PH1-OSC_OUT קלט/פלט FT

–

R2 T2 R3

PH3

קלט/פלט FT_fh –

M5 L5 U3 VSS_ANA S

–

–

TIM17_CH1, UART7_TX (אתחול),
UART4_CTS, ETH1_RGMII_CLK125, ETH2_MII_TXD0/ETH2_ RGMII_TXD0/ETH2_RMII_
TXD0, FMC_A18
SAI2_D3, I2S2_MCK, USART3_TX, UART4_TX, ETH2_MII_TXD1/ETH2_ RGMII_TXD1/ETH2_RMII_
TXD1, FMC_A24
TIM12_CH1, USART2_CK, I2C5_SDA,
SPI2_SCK/I2S2_CK, QUADSPI_BK1_IO2,
ETH1_PHY_INTN, ETH1_MII_RX_ER, ETH2_MII_RXD2/ETH2_
RGMII_RXD2, QUADSPI_BK1_NCS
LPTIM1_ETR, TIM4_ETR, SAI2_FS_A, I2C2_SMBA,
SPI2_MISO/I2S2_SDI, SAI2_D2, FDCAN2_TX, ETH2_MII_TXD2/ETH2_ RGMII_TXD2, FMC_NBL0
–
MCO2, TIM1_BKIN2, SAI2_SCK_B, TIM15_CH2, I2C3_SMBA, SAI1_SCK_B, UART4_RTS/UART4_DE,
ETH2_MII_TXD3/ETH2_ RGMII_TXD3, FMC_A22
–
–
–
I2C3_SCL, SPI5_MOSI, QUADSPI_BK2_IO1, ETH1_MII_COL, ETH2_MII_COL, QUADSPI_BK1_IO0
–

–
–
–
OSC_IN OSC_OUT –

58/219

DS13875 Rev 5

STM32MP133C/F

תיאור פינים, תיאור פינים ופונקציות חלופיות

מספר PIN

טבלה 7. הגדרות כדור STM32MP133C/F (המשך)

פונקציות כדור

שם הסיכה (פונקציה לאחר
אִתחוּל)

פונקציות חלופיות

פונקציות נוספות

LFBGA289 TFBGA289 TFBGA320
מבנה קלט/פלט מסוג פינים
הערות

L5 U2 W1

PG3

קלט/פלט FT_fvh –

TIM8_BKIN2, I2C2_SDA, SAI2_SD_B, FDCAN2_RX, ETH2_RGMII_GTX_CLK,
ETH1_MDIO, FMC_A13

M4 L4 V2 VDD_ANA S

–

–

–

R1 U3 V3

PG2

קלט/פלט FT

–

MCO2, TIM8_BKIN, SAI2_MCLK_B, ETH1_MDC

ת1 L6 W2

PG12

קלט/פלט FT

LPTIM1_IN1, SAI2_SCK_A,

SAI2_CK2,

USART6_RTS/USART6_DE,

USART3_CTS,

–

ETH2_PHY_INTN,

ETH1_PHY_INTN,

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV

F7 P6 R5

VDD

S

–

–

–

G10 E8 T1

VSS

S

–

–

–

N3 R3 V1

MCO1, USART2_CK,

I2C2_SCL, I2C3_SDA,

SPDIFRX_IN0,

PD7

קלט/פלט FT_fh

–

ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_

REF_CLK,

QUADSPI_BK1_IO2,

FMC_NE1

P3 K7 T4

PA13

קלט/פלט FT

–

DBTRGO, DBTRGI, MCO1, UART4_TX

R3 R4 W3 PWR_CPU_ON O FT

–

–

T2 N5 Y1

PA11

קלט/פלט FT_f

TIM1_CH4, I2C5_SCL,

SPI2_NSS/I2S2_WS,

USART1_CTS/USART1_NSS,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, ETH1_CLK,

ETH2_CLK

N5 M6 AA2

PB11

TIM2_CH4, LPTIM1_OUT,

I2C5_SMBA, USART3_RX,

קלט/פלט FT_vh –

ETH1_MII_TX_EN/ETH1_

RGMII_TX_CTL/ETH1_RMII_

TX_EN

–
–
–
כשל אתחול –
–

DS13875 Rev 5

59/219
97

תיאור פינים, תיאור פינים ופונקציות חלופיות

STM32MP133C/F

מספר PIN

טבלה 7. הגדרות כדור STM32MP133C/F (המשך)

פונקציות כדור

שם הסיכה (פונקציה לאחר
אִתחוּל)

פונקציות חלופיות

פונקציות נוספות

LFBGA289 TFBGA289 TFBGA320
מבנה קלט/פלט מסוג פינים
הערות

P4 U4

Y2

PF14(JTCK/SW CLK)

I/O

FT

(2)

U3 L7 Y3

PA0

קלט/פלט FT_a –

JTCK/SWCLK
TIM2_CH1, TIM5_CH1, TIM8_ETR, TIM15_BKIN, SAI1_SD_B, UART5_TX,
ETH1_MII_CRS, ETH2_MII_CRS

N6 T3 W4

PF13

TIM2_ETR, SAI1_MCLK_B,

קלט/פלט FT_a –

DFSDM1_DATIN3,

USART2_TX, UART5_RX

G11 E10 P7

F10 -

–

R4 K8 AA3

P5 R5 Y4 U4 M7 Y5

VSS VDD PA1
PA2
PA5

S

–

S

–

קלט/פלט FT_a

קלט/פלט FT_a קלט/פלט FT_a

–

–

–

–

TIM2_CH2, TIM5_CH2, LPTIM3_OUT, TIM15_CH1N,
DFSDM1_CKIN0, – USART2_RTS/USART2_DE,
ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_
REF_CLK

TIM2_CH3, TIM5_CH3, – LPTIM4_OUT, TIM15_CH1,
USART2_TX, ETH1_MDIO

TIM2_CH1/TIM2_ETR,

USART2_CK, TIM8_CH1N,

–

SAI1_D1, SPI1_NSS/I2S1_WS,

SAI1_SD_A, ETH1_PPS_OUT,

ETH2_PPS_OUT

T3 T4 W5

SAI1_SCK_A, SAI1_CK2,

PC0

קלט/פלט FT_ha –

I2S1_MCK, SPI1_MOSI/I2S1_SDO,

USART1_TX

T4 J9 AA4
R6 U6 W7 P7 U5 ​​U8 P6 T6 V8

PF12

קלט/פלט FT_vha –

VREF+

S

–

–

VDDA

S

–

–

VREF-

S

–

–

SPI1_NSS/I2S1_WS, SAI1_SD_A, UART4_TX,
ETH1_MII_TX_ER, ETH1_RGMII_CLK125
–
–
–

–
ADC1_INP7, ADC1_INN3, ADC2_INP7, ADC2_INN3 ADC1_INP11, ADC1_INN10, ADC2_INP11, ADC2_INN10
–
ADC1_INP3, ADC2_INP3
ADC1_INP1, ADC2_INP1
ADC1_INP2
ADC1_INP0, ADC1_INN1, ADC2_INP0, ADC2_INN1, TAMP_IN3
ADC1_INP6, ADC1_INN2
–

60/219

DS13875 Rev 5

STM3

מסמכים / משאבים

מעבד יחידה STM32MP133C F של STMicroelectronics בנפח 32 סיביות, בעל מעבד Arm Cortex-A7 בנפח 1GHz [pdfמדריך למשתמש מעבד STM32MP133C F 32-bit Arm Cortex-A7 1GHz, STM32MP133C, מעבד F 32-bit Arm Cortex-A7 1GHz, מעבד Arm Cortex-A7 1GHz, 1GHz, מעבד

הפניות

• מדריך למשתמש