STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU صارف گائیڈ

مشمولات چھپائیں

1 STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU

2 وضاحتیں

3 آرم کورٹیکس-اے 7 سب سسٹم

4 یادیں

5 ڈی ڈی آر کنٹرولر

6 اکثر پوچھے گئے سوالات

7 دستاویزات / وسائل

7.1 حوالہ جات

8 متعلقہ پوسٹس

STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU

وضاحتیں

کور: Arm Cortex-A7
یادیں: بیرونی SDRAM، ایمبیڈڈ SRAM

ڈیٹا بس: 16 بٹ متوازی انٹرفیس
سیکورٹی/سیفٹی: ری سیٹ اور پاور مینجمنٹ، LPLV-Stop2، اسٹینڈ بائی

پیکیج: LFBGA، TFBGA کم از کم پچ 0.5 ملی میٹر کے ساتھ
گھڑی کا انتظام

عام مقصد کے ان پٹ/آؤٹ پٹس
انٹر کنیکٹ میٹرکس

4 ڈی ایم اے کنٹرولرز
مواصلاتی آلات: 29 تک

اینالاگ پیری فیرلز: 6
ٹائمر: 24 تک، واچ ڈاگس: 2

ہارڈ ویئر ایکسلریشن
ڈیبگ موڈ

فیوز: 3072 بٹ بشمول منفرد ID اور AES 256 کیز کے لیے HUK
ECOPACK2 کے مطابق

آرم کورٹیکس-اے 7 سب سسٹم

STM7MP32C/F کا Arm Cortex-A133 سب سسٹم فراہم کرتا ہے…

یادیں

ڈیوائس میں ڈیٹا اسٹوریج کے لیے External SDRAM اور Embedded SRAM شامل ہے…

ڈی ڈی آر کنٹرولر

DDR3/DDR3L/LPDDR2/LPDDR3 کنٹرولر میموری تک رسائی کا انتظام کرتا ہے…

پاور سپلائی مینجمنٹ
پاور سپلائی سکیم اور سپروائزر بجلی کی مستحکم ترسیل کو یقینی بناتے ہیں…

گھڑی کا انتظام
آر سی سی گھڑی کی تقسیم اور ترتیب کو ہینڈل کرتا ہے…

عام مقصد کے ان پٹ/آؤٹ پٹس (GPIOs)
GPIOs بیرونی آلات کے لیے انٹرفیس کی صلاحیتیں فراہم کرتے ہیں…

ٹرسٹ زون پروٹیکشن کنٹرولر
ETZPC رسائی کے حقوق کا انتظام کرکے سسٹم کی حفاظت کو بہتر بناتا ہے…

بس انٹر کنیکٹ میٹرکس
میٹرکس مختلف ماڈیولز کے درمیان ڈیٹا کی منتقلی کی سہولت فراہم کرتا ہے…

اکثر پوچھے گئے سوالات

س: تعاون یافتہ مواصلاتی آلات کی زیادہ سے زیادہ تعداد کتنی ہے؟
A: STM32MP133C/F 29 مواصلاتی پیری فیرلز تک کو سپورٹ کرتا ہے۔

سوال: کتنے اینالاگ پیری فیرلز دستیاب ہیں؟
A: ڈیوائس مختلف اینالاگ فنکشنز کے لیے 6 اینالاگ پیری فیرلز پیش کرتی ہے۔

View Fullscreen

STM32MP133C STM32MP133F

Arm® Cortex®-A7 1 GHz تک، 2×ETH، 2×CAN FD، 2×ADC، 24 ٹائمر، آڈیو، کرپٹو اور ایڈو۔ سیکورٹی
ڈیٹا شیٹ - پروڈکشن ڈیٹا

خصوصیات
ST جدید ترین پیٹنٹ ٹیکنالوجی پر مشتمل ہے۔
کور
· 32-bit Arm® Cortex®-A7 L1 32-Kbyte I / 32-Kbyte D 128-Kbyte یونیفائیڈ لیول 2 کیشے Arm® NEONTM اور Arm® TrustZone®

یادیں
· بیرونی DDR میموری 1 Gbyte تک LPDDR2/LPDDR3-1066 16 بٹ DDR3/DDR3L-1066 16 بٹ تک
· اندرونی SRAM کے 168 Kbytes: AXI SYSRAM کے 128 Kbytes + AHB SRAM کے 32 Kbytes اور بیک اپ ڈومین میں SRAM کے 8 Kbytes
· ڈوئل کواڈ-ایس پی آئی میموری انٹرفیس · تک کے ساتھ لچکدار بیرونی میموری کنٹرولر
16 بٹ ڈیٹا بس: بیرونی ICs اور SLC NAND یادوں کو 8-bit ECC کے ساتھ مربوط کرنے کے لیے متوازی انٹرفیس
سیکورٹی/حفاظت
سیکیور بوٹ، ٹرسٹ زون® پیری فیرلز، 12 ایکس ٹیamper پنوں بشمول 5 ایکس ایکٹو ٹیampers
درجہ حرارت، والیومtagای، فریکوئنسی اور 32 کلو ہرٹز مانیٹرنگ
ری سیٹ اور پاور مینجمنٹ
· 1.71 V سے 3.6 VI/Os سپلائی (5 V- برداشت کرنے والا I/Os) · POR, PDR, PVD اور BOR · آن چپ LDOs (USB 1.8 V, 1.1 V) · بیک اپ ریگولیٹر (~0.9 V) · اندرونی درجہ حرارت کے سینسر · کم پاور موڈز، Slep-Stop-Slep-Stop Mods
LPLV-Stop2 اور اسٹینڈ بائی

ایل ایف بی جی اے

ٹی ایف بی جی اے

LFBGA289 (14 × 14 ملی میٹر) پچ 0.8 ملی میٹر

TFBGA289 (9 × 9 mm) TFBGA320 (11 × 11 ملی میٹر)
کم از کم پچ 0.5 ملی میٹر

· اسٹینڈ بائی موڈ میں DDR برقرار رکھنا · PMIC ساتھی چپ کے لیے کنٹرول

گھڑی کا انتظام
اندرونی آسکیلیٹر: 64 میگاہرٹز ایچ ایس آئی آسکیلیٹر، 4 میگاہرٹز سی ایس آئی آسکیلیٹر، 32 کلو ہرٹز ایل ایس آئی آسکیلیٹر
بیرونی آسکیلیٹر: 8-48 میگاہرٹز HSE آسکیلیٹر، 32.768 kHz LSE آسکیلیٹر
· 4 × PLLs فریکشنل موڈ کے ساتھ

عام مقصد کے ان پٹ/آؤٹ پٹس
مداخلت کی صلاحیت کے ساتھ 135 تک محفوظ I/O پورٹس
· 6 تک جاگنا

انٹر کنیکٹ میٹرکس
· 2 بس میٹرکس 64 بٹ Arm® AMBA® AXI آپس میں جڑے ہوئے ہیں، 266 MHz 32-bit Arm® AMBA® AHB آپس میں، 209 میگاہرٹز تک

CPU اتارنے کے لیے 4 DMA کنٹرولرز
مجموعی طور پر 56 فزیکل چینلز
· 1 ایکس ہائی سپیڈ جنرل پرز ماسٹر ڈائریکٹ میموری ایکسس کنٹرولر (MDMA)
FIFO کے ساتھ 3 × ڈوئل پورٹ DMAs اور بہترین پیریفرل مینجمنٹ کے لیے روٹر کی صلاحیتوں کی درخواست کریں

ستمبر 2024
یہ مکمل پیداوار میں ایک مصنوعات کے بارے میں معلومات ہے.

DS13875 Rev 5

1/219
www.st.com

STM32MP133C/F

29 تک مواصلاتی آلات
· 5 × I2C FM+ (1 Mbit/s, SMBus/PMBusTM) · 4 x UART + 4 x USART (12.5 Mbit/s,
ISO7816 انٹرفیس، LIN، IrDA، SPI) · 5 × SPI (50 Mbit/s، بشمول 4 مکمل ڈوپلیکس کے ساتھ
I2S آڈیو کلاس کی درستگی بذریعہ اندرونی آڈیو PLL یا بیرونی گھڑی)(+2 QUADSPI + 4 USART کے ساتھ) · 2 × SAI (سٹیریو آڈیو: I2S, PDM, SPDIF Tx) · SPDIF Rx 4 ان پٹ کے ساتھ · 2 × SDMMC 8 بٹس تک (SD/e·MCAler) · SDIO/e·MCAler کنٹرول FD پروٹوکول · 2 × USB 2 تیز رفتار میزبان یا 2.0 × USB 1 تیز رفتار میزبان

+ 1 × USB 2.0 تیز رفتار OTG بیک وقت · 2 x ایتھرنیٹ MAC/GMAC IEEE 1588v2 ہارڈ ویئر، MII/RMII/RGMII
6 اینالاگ پیری فیرلز
2 بٹ زیادہ سے زیادہ کے ساتھ 12 × ADCs۔ ریزولوشن 5 Msps تک
سگما ڈیلٹا ماڈیولر کے لیے · 1 ایکس درجہ حرارت سینسر · 1 ایکس ڈیجیٹل فلٹر
(DFSDM) 4 چینلز اور 2 فلٹرز کے ساتھ · اندرونی یا بیرونی ADC حوالہ VREF+
24 ٹائمر اور 2 واچ ڈاگ تک
2 IC/OC/PWM یا پلس کاؤنٹر اور کواڈریچر (بڑھتی ہوئی) انکوڈر ان پٹ کے ساتھ 32 × 4 بٹ ٹائمر
· 2 × 16 بٹ ایڈوانس ٹائمر · 10 × 16 بٹ عمومی مقصد والے ٹائمر (بشمول
PWM کے بغیر 2 بنیادی ٹائمر) · 5 × 16 بٹ کم طاقت والے ٹائمر · ذیلی سیکنڈ کی درستگی کے ساتھ محفوظ RTC اور
ہارڈ ویئر کیلنڈر · 4 Cortex®-A7 سسٹم ٹائمر (محفوظ،
غیر محفوظ، ورچوئل، ہائپر وائزر) · 2 × آزاد واچ ڈاگ
ہارڈ ویئر ایکسلریشن
AES 128، 192، 256 DES/TDES

2 (آزاد، خودمختار محفوظ) 5 (2 محفوظ) 4 5 (3 محفوظ)
4 + 4 (بشمول 2 محفوظ USART)، کچھ بوٹ سورس ہو سکتے ہیں۔
2 (4 آڈیو چینلز تک)، I2S ماسٹر/غلام، PCM ان پٹ، SPDIF-TX 2 پورٹس کے ساتھ
BCD کے ساتھ ایمبیڈڈ HSPHY BCD (محفوظ) کے ساتھ ایمبیڈڈ HSPHY، بوٹ سورس ہو سکتا ہے
میزبان اور OTG 2 ان پٹ کے درمیان 4 × HS کا اشتراک کیا گیا۔

2 (1 × TTCAN)، گھڑی کیلیبریشن، 10 Kbyte مشترکہ بفر 2 (8 + 8 بٹس) (محفوظ)، e·MMC یا SD بوٹ سورس ہو سکتا ہے SD کارڈ انٹرفیس کے لیے اختیاری خود مختار بجلی کی فراہمی
1 (ڈبل کواڈ) (محفوظ)، بوٹ سورس ہو سکتا ہے۔

–
–
بوٹ
–
بوٹ
بوٹ بوٹ
(1)

متوازی پتہ/ڈیٹا 8/16 بٹ FMC متوازی AD-mux 8/16-bit
NAND 8/16-bit 10/100M/Gigabit Ethernet DMA کرپٹوگرافی
ہیش ٹرو رینڈم نمبر جنریٹر فیوز (ایک بار قابل پروگرام)

4 × CS، 4 × 64 Mbyte تک
ہاں، 2× CS، SLC، BCH4/8، PTP اور EEE (محفوظ) کے ساتھ بوٹ سورس 2 x (MII، RMI، RGMII) ہو سکتا ہے۔
3 مثالیں (1 محفوظ)، 33-چینل MDMA PKA (DPA تحفظ کے ساتھ)، DES، TDES، AES (DPA تحفظ کے ساتھ)
(تمام محفوظ) SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3, HMAC
(محفوظ) True-RNG (محفوظ) 3072 موثر بٹس (محفوظ، 1280 بٹس صارف کے لیے دستیاب ہیں)

–
بوٹ -
–

16/219

DS13875 Rev 5

STM32MP133C/F

تفصیل

جدول 1. STM32MP133C/F خصوصیات اور پیریفرل شمار (جاری ہے)

STM32MP133CAE STM32MP133FAE STM32MP133CAG STM32MP133FAG STM32MP133CAF STM32MP133FAF متفرق

خصوصیات

LFBGA289

TFBGA289

TFBGA320

مداخلت کے ساتھ GPIOs (کل شمار)

135(2)

محفوظ GPIOs ویک اپ پن

تمام
6

Tamper پن (فعال ٹیampایر)

12 (5)

DFSDM 12 بٹ تک مطابقت پذیر ADC

4 فلٹرز کے ساتھ 2 ان پٹ چینلز

–

2(3) (ہر 5 بٹ پر 12 Msps تک) (محفوظ)

ADC1: 19 چینلز بشمول 1x اندرونی، 18 چینلز کے لیے دستیاب ہے۔

کل 12 بٹ ADC چینلز (4)

صارف بشمول 8x تفریق

–

ADC2: 18 چینلز بشمول 6x اندرونی، 12 چینلز کے لیے دستیاب ہے۔

صارف بشمول 6x تفریق

اندرونی ADC VREF VREF+ ان پٹ پن

1.65 V، 1.8 V، 2.048 V، 2.5 V یا VREF+ ان پٹ –
جی ہاں

1. QUADSPI یا تو وقف شدہ GPIOs سے بوٹ کر سکتا ہے یا کچھ FMC Nand8 بوٹ GPIOs (PD4, PD1, PD5, PE9, PD11, PD15 دیکھیں) (ٹیبل 7 دیکھیں: STM32MP133C/F بال کی تعریفیں)۔
2. اس کل GPIO شمار میں چار J شامل ہیں۔TAG GPIOs اور تین BOOT GPIOs محدود استعمال کے ساتھ (باؤنڈری اسکین یا بوٹ کے دوران بیرونی ڈیوائس کنکشن سے متصادم ہو سکتا ہے)۔
3. جب دونوں ADCs کا استعمال کیا جاتا ہے، دونوں ADCs کے لیے کرنل کلاک ایک جیسی ہونی چاہیے اور ایمبیڈڈ ADC prescalers استعمال نہیں کیے جا سکتے۔
4. اس کے علاوہ، اندرونی چینلز بھی ہیں: – ADC1 اندرونی چینل: VREFINT – ADC2 اندرونی چینلز: درجہ حرارت، اندرونی والیومtage حوالہ، VDDCORE، VDDCPU، VDDQ_DDR، VBAT / 4۔

DS13875 Rev 5

17/219
48

تفصیل 18/219

STM32MP133C/F

شکل 1. STM32MP133C/F بلاک ڈایاگرام

آئی سی کی فراہمی

@VDDA

HSI

AXIM: Arm 64-bit AXI interconnect (266 MHz) T

@VDDCPU

جی آئی سی

Cortex-A7 CPU 650/1000 MHz + MMU + FPU + NEONT

32K D$

32K I$

CNT (ٹائمر) T

ای ٹی ایم

2561K2B8LK2B$L+2$SCU T
async

128 بٹس

سی ایس آئی

ایل ایس آئی

ڈیبگ ٹائمسٹamp

جنریٹر TSGEN

ڈی اے پی
(JTAG/SWD)

SYSRAM 128KB

ROM 128KB

2 ایکس ای ٹی ایچ میک
10/100/1000 (کوئی GMII نہیں)

FIFO

ٹی ٹی

BKPSRAM 8KB

آر این جی

ہیش

16b PHY

ڈی ڈی آر سی ٹی آر ایل 58
LPDDR2/3، DDR3/3L

async

CRYP

SAES

DDRMCE T TZC T

ڈی ڈی آر پی ایچ وائی سی
T

ڈی ایل وائی

8b QUADSPI (dual) T

16b

ایف ایم سی

سی آر سی

DLYBSD1

(SDMMC1 DLY کنٹرول)

DLYBSD2

(SDMMC2 DLY کنٹرول)

DLYBQS

(QUADSPI DLY کنٹرول)

فیفو فیفو

DLY DLY

14 8b SDMMC1 T 14 8b SDMMC2 T

پی ایچ وائی

یو ایس بی ایچ

(2xHS میزبان)

پلس

FIFO

پی کے اے

FIFO

T MDMA 32 چینلز

AXIMC TT

17 16b ٹریس پورٹ

ای ٹی زیڈ پی سی

IWDG1

@VBAT

بی ایس ای سی

OTP فیوز

@VDDA

آر ٹی سی / اے ڈبلیو یو

TAMP / بیک اپ ریگز T

@VBAT

LSE (32kHz XTAL)

سسٹم ٹائمنگ STGENC

نسل

STGENR

یو ایس بی پی ایچ وائی سی
(USB 2 x PHY کنٹرول)
IWDG2

@VBAT

@VDDA

VREFBUF

16b LPTIM2

16b LPTIM3

16b LPTIM4

16b LPTIM5

بوٹ پن

ایس وائی ایس سی ایف جی

ایچ ڈی پی

10 16b TIM1/PWM 10 16b TIM8/PWM

SAI1

SAI2

4ch DFSDM

بفر 10KB CCU

FDCAN1

FDCAN2

فیفو فیفو
APB2 (100 میگاہرٹز)

8KB FIFO
APB5 (100MHz)

APB3 (100 میگاہرٹز)

اے پی بی 4

async AHB2APB

SRAM1 16KB T SRAM2 8KB T SRAM3 8KB T

اے ایچ بی 2 اے پی بی

DMA1
8 سلسلے
DMAMUX1
DMA2
8 سلسلے

DMAMUX2

DMA3
8 سلسلے

پی ایم بی (پروسیس مانیٹر)
ڈی ٹی ایس (ڈیجیٹل درجہ حرارت سینسر)

والیومtagای ریگولیٹرز

@VDDA

سپلائی کی نگرانی

FIFO

2×2 میٹرکس
اے ایچ بی 2 اے پی بی

64 بٹس AXI

64 بٹس AXI ماسٹر

32 بٹس اے ایچ بی 32 بٹس اے ایچ بی ماسٹر

32 بٹس اے پی بی

T TrustZone سیکیورٹی پروٹیکشن

اے ایچ بی 2 اے پی بی

APB2 (100 میگاہرٹز)

APB1 (100 میگاہرٹز)
FIFO FIFO FIFO FIFO FIFO FIFO

ایم ایل اے ایچ بی: آرم 32 بٹ ملٹی اے ایچ بی بس میٹرکس (209 میگاہرٹز)
اے پی بی 6
فیفو فیفو فیفو فیفو

@VBAT
T
FIFO

HSE (XTAL)

PLL1/2/3/4

آر سی سی

ٹی پی ڈبلیو آر

انتہائی

16 ext

176

یو ایس بی او

(OTG HS)

پی ایچ وائی

12b ADC1

12b ADC2

جی پی آئی او اے

16b

جی پی آئی او بی

16b

جی پی آئی او سی۔

16b

جی پی آئی او ڈی۔

16b

جی پی آئی او ای

16b

جی پی آئی او ایف

16b

GPIOG 16b 16

جی پی آئی او ایچ

16b

جی پی آئی او آئی

16b

اے ایچ بی 2 اے پی بی

USART1۔

اسمارٹ کارڈ IrDA

USART2۔

اسمارٹ کارڈ IrDA

SPI4/I2S4

ایس پی آئی 5

I2C3/SMBUS

I2C4/SMBUS

I2C5/SMBUS

فلٹر فلٹر فلٹر

TIM12

16b

TIM13

16b

TIM14

16b

TIM15

16b

TIM16

16b

TIM17

16b

TIM2 TIM3 TIM4

32b

16b

TIM5 TIM6 TIM7

32b

16b

LPTIM1 16b

USART3۔

اسمارٹ کارڈ IrDA

UART4۔

UART5۔

UART7۔

UART8۔

فلٹر فلٹر

I2C1/SMBUS

I2C2/SMBUS

SPI2/I2S2

SPI3/I2S3

USART6۔

اسمارٹ کارڈ IrDA

SPI1/I2S1

فیفو فیفو

MSv67509V2

DS13875 Rev 5

STM32MP133C/F

فنکشنل اوورview

3.1
3.1.1
3.1.2

آرم کورٹیکس-اے 7 سب سسٹم
خصوصیات
· ARMv7-A آرکیٹیکچر · 32-Kbyte L1 انسٹرکشن کیش · 32-Kbyte L1 ڈیٹا کیش · 128-Kbyte لیول2 کیشے · Arm + Thumb®-2 انسٹرکشن سیٹ · Arm TrustZone سیکورٹی ٹیکنالوجی · Arm NEON ایڈوانسڈ SIMD · DSP اور SIFPVIR کی حمایت · VFPV-Virtual ایکسٹینشنز 4 ایمبیڈڈ ٹریس ماڈیول (ETM) · انٹیگریٹڈ جنرک انٹرپٹ کنٹرولر (GIC) 160 مشترکہ پیریفرل انٹرپٹس کے ساتھ · انٹیگریٹڈ جنرک ٹائمر (CNT)
ختمview
Cortex-A7 پروسیسر ایک انتہائی توانائی سے چلنے والا ایپلی کیشن پروسیسر ہے جسے اعلیٰ ترین پہننے کے قابل، اور دیگر کم طاقت والے ایمبیڈڈ اور صارفین کی ایپلی کیشنز میں بھرپور کارکردگی فراہم کرنے کے لیے ڈیزائن کیا گیا ہے۔ یہ Cortex-A20 کے مقابلے میں 5% تک زیادہ سنگل تھریڈ پرفارمنس فراہم کرتا ہے اور Cortex-A9 سے ملتی جلتی کارکردگی فراہم کرتا ہے۔
Cortex-A7 اعلی کارکردگی والے Cortex-A15 اور CortexA17 پروسیسرز کی تمام خصوصیات کو شامل کرتا ہے، بشمول ہارڈ ویئر، NEON، اور 128-bit AMBA 4 AXI بس انٹرفیس میں ورچوئلائزیشن سپورٹ۔
Cortex-A7 پروسیسر توانائی کے قابل 8-s پر بناتا ہے۔tagCortex-A5 پروسیسر کی e پائپ لائن۔ یہ ایک مربوط L2 کیشے سے بھی فائدہ اٹھاتا ہے جو کم طاقت کے لیے ڈیزائن کیا گیا ہے، جس میں کم لین دین میں تاخیر اور کیشے کی دیکھ بھال کے لیے بہتر OS سپورٹ ہے۔ اس کے اوپری حصے میں، 64 بٹ لوڈ اسٹور پاتھ، 128 بٹ AMBA 4 AXI بسوں اور TLB سائز میں اضافہ (256 اندراج، Cortex-A128 اور Cortex-A9 کے لیے 5 اندراج سے زیادہ) کے ساتھ، برانچ کی بہتر پیشن گوئی اور بہتر میموری سسٹم کی کارکردگی ہے، جیسے بڑے کام کے بوجھ کے لیے کارکردگی میں اضافہ web براؤزنگ
انگوٹھا-2 ٹیکنالوجی
روایتی آرم کوڈ کی اعلی کارکردگی فراہم کرتا ہے جبکہ ہدایات کے ذخیرہ کے لیے میموری کی ضرورت میں 30% تک کمی بھی فراہم کرتا ہے۔
ٹرسٹ زون ٹیکنالوجی
ڈیجیٹل رائٹس مینجمنٹ سے لے کر الیکٹرانک ادائیگی تک سیکیورٹی ایپلی کیشنز کے قابل اعتماد نفاذ کو یقینی بناتا ہے۔ ٹیکنالوجی اور صنعت کے شراکت داروں سے وسیع تعاون۔

DS13875 Rev 5

19/219
48

فنکشنل اوورview

STM32MP133C/F

نیین
NEON ٹیکنالوجی ملٹی میڈیا اور سگنل پروسیسنگ الگورتھم کو تیز کر سکتی ہے جیسے کہ ویڈیو انکوڈ/ڈی کوڈ، 2D/3D گرافکس، گیمنگ، آڈیو اور اسپیچ پروسیسنگ، امیج پروسیسنگ، ٹیلی فونی، اور آواز کی ترکیب۔ Cortex-A7 ایک انجن فراہم کرتا ہے جو Cortex-A7 فلوٹنگ پوائنٹ یونٹ (FPU) کی کارکردگی اور فعالیت دونوں پیش کرتا ہے اور میڈیا اور سگنل پروسیسنگ کے افعال کو مزید تیز کرنے کے لیے NEON ایڈوانسڈ SIMD انسٹرکشن سیٹ کا نفاذ کرتا ہے۔ NEON Cortex-A7 پروسیسر FPU کو ایک quad-MAC اور اضافی 64-bit اور 128-bit رجسٹر سیٹ فراہم کرتا ہے جو 8-، 16- اور 32-bit انٹیجر اور 32-bit فلوٹنگ پوائنٹ ڈیٹا کی مقدار سے زیادہ SIMD آپریشنز کے بھرپور سیٹ کو سپورٹ کرتا ہے۔
ہارڈ ویئر ورچوئلائزیشن
ڈیٹا مینجمنٹ اور ثالثی کے لیے انتہائی موثر ہارڈ ویئر سپورٹ، جس کے تحت متعدد سافٹ ویئر ماحول اور ان کی ایپلی کیشنز بیک وقت سسٹم کی صلاحیتوں تک رسائی حاصل کرنے کے قابل ہیں۔ یہ ان آلات کی ادراک کے قابل بناتا ہے جو مضبوط ہیں، ورچوئل ماحول کے ساتھ جو ایک دوسرے سے الگ تھلگ ہیں۔
آپٹمائزڈ L1 کیشز
کارکردگی اور پاور آپٹیمائزڈ L1 کیچز کارکردگی کو زیادہ سے زیادہ کرنے اور بجلی کی کھپت کو کم کرنے کے لیے کم سے کم رسائی میں تاخیر کی تکنیکوں کو یکجا کرتے ہیں۔
انٹیگریٹڈ L2 کیشے کنٹرولر
اعلی تعدد میں کیشڈ میموری تک کم تاخیر اور ہائی بینڈوتھ تک رسائی فراہم کرتا ہے، یا آف چپ میموری تک رسائی سے وابستہ بجلی کی کھپت کو کم کرنے کے لیے۔
Cortex-A7 فلوٹنگ پوائنٹ یونٹ (FPU)
ایف پی یو آرم VFPv4 آرکیٹیکچر کے ساتھ مطابقت رکھنے والی اعلی کارکردگی والی سنگل اور ڈبل پریزیشن فلوٹنگ پوائنٹ ہدایات فراہم کرتا ہے جو آرم فلوٹنگ پوائنٹ کوپروسیسر کی پچھلی نسلوں کے ساتھ ہم آہنگ سافٹ ویئر ہے۔
اسنوپ کنٹرول یونٹ (SCU)
SCU پروسیسر کے لیے باہمی ربط، ثالثی، کمیونیکیشن، کیشے سے کیشے اور سسٹم میموری کی منتقلی، کیش ہم آہنگی اور دیگر صلاحیتوں کے انتظام کے لیے ذمہ دار ہے۔
یہ نظام ہم آہنگی ہر OS ڈرائیور کے اندر سافٹ ویئر ہم آہنگی کو برقرار رکھنے میں شامل سافٹ ویئر کی پیچیدگی کو بھی کم کرتا ہے۔
جنرک انٹرپٹ کنٹرولر (GIC)
معیاری اور آرکیٹیکٹڈ انٹرپٹ کنٹرولر کو لاگو کرتے ہوئے، GIC انٹر پروسیسر کمیونیکیشن اور سسٹم انٹرپٹس کی روٹنگ اور ترجیح کے لیے ایک بھرپور اور لچکدار طریقہ فراہم کرتا ہے۔
سافٹ ویئر کنٹرول کے تحت، ہارڈ ویئر کو ترجیح دی گئی، اور آپریٹنگ سسٹم اور TrustZone سافٹ ویئر مینجمنٹ لیئر کے درمیان روٹ کی گئی، 192 تک آزاد مداخلتوں کو سپورٹ کرنا۔
یہ روٹنگ لچک اور آپریٹنگ سسٹم میں انٹرپٹس کے ورچوئلائزیشن کے لیے معاونت، ایک ہائیپر وائزر کا استعمال کرتے ہوئے حل کی صلاحیتوں کو بڑھانے کے لیے درکار کلیدی خصوصیات میں سے ایک فراہم کرتی ہے۔

20/219

DS13875 Rev 5

STM32MP133C/F

فنکشنل اوورview

3.2
3.2.1
3.2.2

یادیں
بیرونی SDRAM
STM32MP133C/F آلات بیرونی SDRAM کے لیے ایک کنٹرولر کو سرایت کرتے ہیں جو درج ذیل کو سپورٹ کرتا ہے: · LPDDR2 یا LPDDR3، 16-بٹ ڈیٹا، 1 Gbyte تک، 533 MHz گھڑی تک · DDR3 یا DDR3L، 16-بٹ ڈیٹا، 1 Gbyte تک، MHz533 تک
ایمبیڈڈ SRAM
تمام آلات کی خصوصیات: · SYSRAM: 128 Kbytes (پروگرام قابل سائز محفوظ زون کے ساتھ) · AHB SRAM: 32 Kbytes (محفوظ) · BKPSRAM (بیک اپ SRAM): 8 Kbytes
اس علاقے کا مواد ممکنہ غیر مطلوبہ تحریری رسائی سے محفوظ ہے، اور اسے اسٹینڈ بائی یا VBAT موڈ میں برقرار رکھا جا سکتا ہے۔ BKPSRAM کی تعریف (ETZPC میں) صرف محفوظ سافٹ ویئر کے ذریعے قابل رسائی کے طور پر کی جا سکتی ہے۔

3.3

DDR3/DDR3L/LPDDR2/LPDDR3 کنٹرولر (DDRCTRL)

DDRCTRL DDRPHYC کے ساتھ مل کر DDR میموری سب سسٹم کے لیے ایک مکمل میموری انٹرفیس حل فراہم کرتا ہے۔ · ایک 64 بٹ AMBA 4 AXI پورٹس انٹرفیس (XPI) · AXI گھڑی کنٹرولر سے مطابقت پذیر · DDR میموری سائفر انجن (DDRMCE) جس میں AES-128 DDR آن دی فلائی رائٹ شامل ہے
خفیہ کاری/پڑھنا ڈکرپشن۔ · تائید شدہ معیارات:
JEDEC DDR3 SDRAM تفصیلات، JESD79-3E DDR3/3L کے لیے 16 بٹ انٹرفیس کے ساتھ
JEDEC LPDDR2 SDRAM تفصیلات، 209 بٹ انٹرفیس کے ساتھ LPDDR2 کے لیے JESD2-16E
JEDEC LPDDR3 SDRAM تفصیلات، 209 بٹ انٹرفیس کے ساتھ LPDDR3 کے لیے JESD3-16B
· ایڈوانسڈ شیڈیولر اور SDRAM کمانڈ جنریٹر · قابل پروگرام مکمل ڈیٹا چوڑائی (16 بٹ) یا نصف ڈیٹا چوڑائی (8 بٹ) · پڑھنے پر تین ٹریفک کلاس اور لکھنے پر دو ٹریفک کلاسوں کے ساتھ اعلی درجے کی QoS سپورٹ · کم ترجیحی ٹریفک کے بھوک سے بچنے کے اختیارات · لکھنے اور پڑھنے کے بعد ARW کے لئے گارنٹی شدہ ہم آہنگی (پڑھنے کے بعد)
AXI پورٹس · برسٹ لینتھ آپشنز کے لیے قابل پروگرام سپورٹ (4, 8, 16) · ایک ہی ایڈریس پر متعدد تحریروں کو ایک میں جوڑنے کی اجازت دینے کے لیے کمبائن لکھیں
سنگل رائٹ · سنگل رینک کنفیگریشن

DS13875 Rev 5

21/219
48

فنکشنل اوورview

STM32MP133C/F

· پروگرام کے قابل وقت کے لیے لین دین کی آمد کی کمی کی وجہ سے خودکار SDRAM پاور ڈاؤن انٹری اور ایگزٹ کی حمایت
· خودکار کلاک سٹاپ (LPDDR2/3) کے اندراج اور باہر نکلنے کی سپورٹ لین دین کی آمد کی کمی کی وجہ سے
· ہارڈ ویئر کم پاور انٹرفیس کے ذریعے قابل پروگرام وقت کے لیے لین دین کی آمد کی کمی کی وجہ سے خودکار کم پاور موڈ آپریشن کی حمایت
· قابل پروگرام پیجنگ پالیسی · خود کار طریقے سے یا انڈر سافٹ ویئر کنٹرول سیلف ریفریش انٹری اور ایگزٹ کی حمایت · سافٹ ویئر کنٹرول کے تحت گہری پاور ڈاؤن انٹری اور ایگزٹ کی حمایت (LPDDR2 اور
LPDDR3) · سافٹ ویئر کنٹرول کے تحت واضح SDRAM موڈ رجسٹر اپ ڈیٹس کی حمایت · قطار، کالم، کی ایپلیکیشن مخصوص میپنگ کی اجازت دینے کے لیے لچکدار ایڈریس میپر لاجک
بینک بٹس · صارف کے منتخب کردہ ریفریش کنٹرول کے اختیارات · کارکردگی کی نگرانی اور ٹیوننگ میں مدد کے لیے DDRPERFM منسلک بلاک
DDRCTRL اور DDRPHYC کی تعریف (ETZPC میں) صرف محفوظ سافٹ ویئر کے ذریعے قابل رسائی کے طور پر کی جا سکتی ہے۔
DDRMCE (DDR میموری سائفر انجن) کی اہم خصوصیات ذیل میں درج ہیں: · AXI سسٹم بس ماسٹر/غلام انٹرفیس (64-bit) · ان لائن انکرپشن (لکھنے کے لیے) اور ڈکرپشن (پڑھنے کے لیے)، ایمبیڈڈ فائر وال کی بنیاد پر
پروگرامنگ · دو انکرپشن موڈ فی ریجن (زیادہ سے زیادہ ایک ریجن): کوئی انکرپشن نہیں (بائی پاس موڈ)
بلاک سائفر موڈ · خطوں کا آغاز اور اختتام 64-Kbyte گرینولریٹی کے ساتھ بیان کیا گیا ہے · پہلے سے طے شدہ فلٹرنگ (علاقہ 0): کوئی بھی رسائی دی گئی ہے · علاقہ تک رسائی فلٹرنگ: کوئی نہیں
سپورٹڈ بلاک سائفر: AES سپورٹڈ چیننگ موڈ · AES سائفر کے ساتھ بلاک موڈ NIST FIPS پبلیکیشن 197 ایڈوانس انکرپشن اسٹینڈرڈ (AES) میں متعین ECB موڈ کے ساتھ مطابقت رکھتا ہے، جس میں https://keccak.team پر شائع Keccak-400 الگورتھم پر مبنی ایک متعلقہ کلیدی ڈیریویشن فنکشن ہے۔ webسائٹ · صرف تحریری اور لاک ایبل ماسٹر کلید کے رجسٹروں کا ایک سیٹ · AHB کنفیگریشن پورٹ، مراعات یافتہ آگاہ

22/219

DS13875 Rev 5

STM32MP133C/F

فنکشنل اوورview

3.4

ٹرسٹ زون ایڈریس اسپیس کنٹرولر برائے DDR (TZC)

TZC کا استعمال DDR کنٹرولر تک ٹرسٹ زون کے حقوق کے مطابق اور غیر محفوظ ماسٹر (NSAID) کے مطابق نو پروگرام قابل خطوں کے مطابق فلٹر کرنے کے لیے کیا جاتا ہے: · کنفیگریشن صرف قابل بھروسہ سافٹ ویئر کے ذریعے تعاون یافتہ ہے · ایک فلٹر یونٹ · نو علاقے:
علاقہ 0 ہمیشہ فعال ہوتا ہے اور ایڈریس کی پوری رینج کا احاطہ کرتا ہے۔ ریجنز 1 سے 8 میں قابل پروگرام بیس/اینڈ ایڈریس ہوتا ہے اور اسے تفویض کیا جا سکتا ہے۔
کوئی ایک یا دونوں فلٹرز۔ · محفوظ اور غیر محفوظ رسائی کی اجازتیں فی خطہ پروگرام کردہ · NSAID کے مطابق فلٹر کی گئی غیر محفوظ رسائی · ایک ہی فلٹر کے زیر کنٹرول علاقوں کو اوورلیپ نہیں کرنا چاہیے · غلطی اور/یا رکاوٹ کے ساتھ فیل موڈز · قبولیت کی صلاحیت = 256 · گیٹ کیپر منطق ہر فلٹر کو فعال اور غیر فعال کرنے کے لیے

DS13875 Rev 5

23/219
48

فنکشنل اوورview

STM32MP133C/F

3.5

بوٹ موڈ

آغاز پر، اندرونی بوٹ روم کے ذریعے استعمال ہونے والے بوٹ سورس کو BOOT پن اور OTP بائٹس کے ذریعے منتخب کیا جاتا ہے۔

ٹیبل 2. بوٹ موڈز

BOOT2 BOOT1 BOOT0 ابتدائی بوٹ موڈ

تبصرے

آنے والے کنکشن کا انتظار کریں:

UART اور USB(1)

USART3/6 اور UART4/5/7/8 پہلے سے طے شدہ پنوں پر

OTG_HS_DP/DM پنوں پر USB تیز رفتار آلہ (2)

1 سیریل اور نہ ہی فلیش (3) سیریل اور نہ ہی کواڈسپی پر فلیش (5)

e·MMC(3)

e·MMC SDMMC2 پر (پہلے سے طے شدہ)(5)(6)

نند فلیش(3)

FMC پر SLC NAND فلیش

ڈویلپمنٹ بوٹ (کوئی فلیش میموری بوٹ نہیں)

فلیش میموری (4) سے بوٹ کے بغیر ڈیبگ رسائی حاصل کرنے کے لیے استعمال کیا جاتا ہے

ایس ڈی کارڈ (3)

SDMMC1 پر SD کارڈ (پہلے سے طے شدہ)(5)(6)

آنے والے کنکشن کا انتظار کریں:

0 UART اور USB(1)(3) USART3/6 اور UART4/5/7/8 پہلے سے طے شدہ پنوں پر

OTG_HS_DP/DM پنوں پر USB تیز رفتار آلہ (2)

1 سیریل نند فلیش (3) کواڈسپی پر سیریل نند فلیش (5)

1. OTP ترتیبات کے ذریعے غیر فعال کیا جا سکتا ہے۔ 2. USB کو HSE کلاک/کرسٹل کی ضرورت ہوتی ہے (OTP سیٹنگز کے ساتھ اور اس کے بغیر معاون فریکوئنسیوں کے لیے AN5474 دیکھیں)۔ 3. بوٹ سورس کو OTP سیٹنگز کے ذریعے تبدیل کیا جا سکتا ہے (سابقہ کے لیےampSD کارڈ پر ابتدائی بوٹ، پھر E·MMC OTP سیٹنگز کے ساتھ)۔ 4. Cortex®-A7 کور infinite loop toggling PA13۔ 5. پہلے سے طے شدہ پنوں کو OTP کے ذریعے تبدیل کیا جا سکتا ہے۔ 6. متبادل طور پر، اس ڈیفالٹ کے مقابلے میں ایک اور SDMMC انٹرفیس OTP کے ذریعے منتخب کیا جا سکتا ہے۔

اگرچہ نچلی سطح کا بوٹ اندرونی گھڑیوں کا استعمال کرتے ہوئے کیا جاتا ہے، ST فراہم کردہ سوفٹ ویئر پیکجوں کے ساتھ ساتھ بڑے بیرونی انٹرفیس جیسے DDR، USB (لیکن اس تک محدود نہیں) کو HSE پنوں پر منسلک ہونے کے لیے کرسٹل یا ایک بیرونی آسیلیٹر کی ضرورت ہوتی ہے۔
HSE پنوں کے کنکشن اور معاون تعدد سے متعلق رکاوٹوں اور سفارشات کے لیے RM0475 "STM32MP13xx ایڈوانسڈ Arm®-based 32-bit MPUs" یا AN5474 "STM32MP13xx لائنز ہارڈویئر ڈیولپمنٹ کے ساتھ شروع کرنا" دیکھیں۔

24/219

DS13875 Rev 5

STM32MP133C/F

فنکشنل اوورview

3.6

بجلی کی فراہمی کا انتظام

3.6.1
احتیاط:

بجلی کی فراہمی کی سکیم
· VDD I/Os کے لیے اہم سپلائی ہے اور اسٹینڈ بائی موڈ کے دوران اندرونی حصے کو پاورڈ رکھا جاتا ہے۔ مفید جلدtagای رینج 1.71 V سے 3.6 V ہے (1.8 V، 2.5 V، 3.0 V یا 3.3 V قسم۔)
VDD_PLL اور VDD_ANA VDD سے ستارے سے منسلک ہونے چاہئیں۔ VDDCPU Cortex-A7 CPU وقف شدہ والیوم ہے۔tagای سپلائی، جس کی قیمت پر منحصر ہے۔
مطلوبہ سی پی یو فریکوئنسی۔ رن موڈ میں 1.22 V سے 1.38 V۔ VDD VDDCPU سے پہلے موجود ہونا ضروری ہے۔ VDDCORE اہم ڈیجیٹل والیوم ہے۔tage اور عام طور پر اسٹینڈ بائی موڈ کے دوران بند ہوتا ہے۔ والیومtagای رینج رن موڈ میں 1.21 V سے 1.29 V ہے۔ VDD VDDCORE سے پہلے موجود ہونا ضروری ہے۔ VBAT پن کو بیرونی بیٹری (1.6 V < VBAT < 3.6 V) سے جوڑا جا سکتا ہے۔ اگر کوئی بیرونی بیٹری استعمال نہیں کی جاتی ہے، تو یہ پن VDD سے منسلک ہونا چاہیے۔ VDDA اینالاگ (ADC/VREF) ہے، سپلائی والیومtage (1.62 V سے 3.6 V)۔ اندرونی VREF+ استعمال کرنے کے لیے VDDA VREF+ + 0.3 V کے برابر یا اس سے زیادہ کی ضرورت ہوتی ہے۔ · VDDA1V8_REG پن اندرونی ریگولیٹر کا آؤٹ پٹ ہے، جو اندرونی طور پر USB PHY اور USB PLL سے جڑا ہوا ہے۔ اندرونی VDDA1V8_REG ریگولیٹر بطور ڈیفالٹ فعال ہے اور اسے سافٹ ویئر کے ذریعے کنٹرول کیا جا سکتا ہے۔ اسٹینڈ بائی موڈ کے دوران یہ ہمیشہ بند رہتا ہے۔
مخصوص BYPASS_REG1V8 پن کو کبھی بھی تیرتا نہیں چھوڑنا چاہیے۔ والیوم کو چالو یا غیر فعال کرنے کے لیے اسے یا تو VSS یا VDD سے منسلک ہونا چاہیے۔tagای ریگولیٹر. جب VDD = 1.8 V، BYPASS_REG1V8 سیٹ ہونا چاہیے۔ VDDA1V1_REG پن اندرونی ریگولیٹر کا آؤٹ پٹ ہے، جو اندرونی طور پر USB PHY سے جڑا ہوا ہے۔ اندرونی VDDA1V1_REG ریگولیٹر بطور ڈیفالٹ فعال ہے اور اسے سافٹ ویئر کے ذریعے کنٹرول کیا جا سکتا ہے۔ اسٹینڈ بائی موڈ کے دوران یہ ہمیشہ بند رہتا ہے۔
VDD3V3_USBHS USB تیز رفتار سپلائی ہے۔ والیومtagای رینج 3.07 V سے 3.6 V ہے۔
VDD3V3_USBHS موجود نہیں ہونا چاہیے جب تک کہ VDDA1V8_REG موجود نہ ہو، بصورت دیگر STM32MP133C/F پر مستقل نقصان ہو سکتا ہے۔ اس کو PMIC درجہ بندی کے آرڈر کے ذریعے یا مجرد جزو پاور سپلائی کے نفاذ کی صورت میں بیرونی جزو کے ساتھ یقینی بنایا جانا چاہیے۔
· VDDSD1 اور VDDSD2 بالترتیب SDMMC1 اور SDMMC2 SD کارڈ پاور سپلائی ہیں جو الٹرا ہائی سپیڈ موڈ کو سپورٹ کرتے ہیں۔
VDDQ_DDR DDR IO سپلائی ہے۔ DDR1.425 یادوں کو انٹرفیس کرنے کے لیے 1.575 V سے 3 V (1.5 V قسم)
DDR1.283L یادوں کو انٹرفیس کرنے کے لیے 1.45 V سے 3 V (1.35 V قسم)
LPDDR1.14 یا LPDDR1.3 یادوں کو انٹرفیس کرنے کے لیے 2 V سے 3 V (1.2 V قسم)
پاور اپ اور پاور ڈاون مراحل کے دوران، درج ذیل پاور تسلسل کی ضروریات کا احترام کیا جانا چاہیے:
· جب VDD 1 V سے کم ہو تو، دیگر پاور سپلائیز (VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR) VDD + 300 mV سے نیچے رہیں۔
· جب VDD 1 V سے اوپر ہو تو تمام بجلی کی فراہمی خود مختار ہوتی ہے۔
پاور ڈاون مرحلے کے دوران، VDD عارضی طور پر دیگر سپلائیز سے صرف اسی صورت میں کم ہو سکتا ہے جب STM32MP133C/F کو فراہم کردہ توانائی 1 mJ سے کم رہے۔ یہ پاور ڈاؤن عارضی مرحلے کے دوران بیرونی ڈیکپلنگ کیپسیٹرز کو مختلف ٹائم کنسٹنٹ کے ساتھ خارج کرنے کی اجازت دیتا ہے۔

DS13875 Rev 5

25/219
48

فنکشنل اوورview
وی 3.6
VBOR0 1

شکل 2۔ پاور اپ/ڈاؤن ترتیب

STM32MP133C/F

VDDX(1) VDD

3.6.2
نوٹ: 26/219

0.3

چلاؤ

آپریٹنگ موڈ

بجلی نیچے

وقت

غلط سپلائی ایریا

VDDX < VDD + 300 mV

VDDX VDD سے آزاد

MSv47490V1

1. VDDX سے مراد VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR کے درمیان بجلی کی فراہمی ہے۔

پاور سپلائی سپروائزر

آلات میں ایک مربوط پاور آن ری سیٹ (POR)/ پاور ڈاؤن ری سیٹ (PDR) سرکٹری کے ساتھ براؤن آؤٹ ری سیٹ (BOR) سرکٹری ہے:
پاور آن ری سیٹ (POR)
POR سپروائزر VDD پاور سپلائی کی نگرانی کرتا ہے اور اس کا ایک مقررہ حد سے موازنہ کرتا ہے۔ جب VDD اس حد سے نیچے ہوتا ہے تو ڈیوائسز ری سیٹ موڈ میں رہتی ہیں، · پاور ڈاؤن ری سیٹ (PDR)
PDR سپروائزر VDD بجلی کی فراہمی کی نگرانی کرتا ہے۔ جب VDD ایک مقررہ حد سے نیچے گرتا ہے تو ایک ری سیٹ تیار ہوتا ہے۔
براؤن آؤٹ ری سیٹ (BOR)
BOR سپروائزر VDD بجلی کی فراہمی کی نگرانی کرتا ہے۔ تین BOR تھریشولڈز (2.1 سے 2.7 V تک) آپشن بائٹس کے ذریعے کنفیگر کیے جا سکتے ہیں۔ جب VDD اس حد سے نیچے گرتا ہے تو ایک ری سیٹ تیار ہوتا ہے۔
پاور آن ری سیٹ VDDCORE (POR_VDDCORE) POR_VDDCORE سپروائزر VDDCORE پاور سپلائی کی نگرانی کرتا ہے اور اس کا ایک مقررہ حد سے موازنہ کرتا ہے۔ جب VDDCORE اس حد سے نیچے ہو تو VDDCORE ڈومین ری سیٹ موڈ میں رہتا ہے۔
پاور ڈاؤن ری سیٹ VDDCORE (PDR_VDDCORE) PDR_VDDCORE سپروائزر VDDCORE پاور سپلائی کی نگرانی کرتا ہے۔ VDDCORE ڈومین ری سیٹ اس وقت تیار ہوتا ہے جب VDDCORE ایک مقررہ حد سے نیچے گر جاتا ہے۔
پاور آن ری سیٹ VDDCPU (POR_VDDCPU) POR_VDDCPU سپروائزر VDDCPU پاور سپلائی کی نگرانی کرتا ہے اور اس کا ایک مقررہ حد سے موازنہ کرتا ہے۔ جب VDDCORE اس حد سے نیچے ہوتا ہے تو VDDCPU ڈومین ری سیٹ موڈ میں رہتا ہے۔
PDR_ON پن STMicroelectronics پروڈکشن ٹیسٹوں کے لیے محفوظ ہے اور اسے ہمیشہ درخواست میں VDD سے منسلک ہونا چاہیے۔

DS13875 Rev 5

STM32MP133C/F

فنکشنل اوورview

3.7

کم طاقت کی حکمت عملی

STM32MP133C/F پر بجلی کی کھپت کو کم کرنے کے کئی طریقے ہیں: · CPU گھڑیوں کو سست کر کے متحرک بجلی کی کھپت کو کم کریں اور/یا
بس میٹرکس گھڑیاں اور/یا انفرادی پیریفرل گھڑیوں کو کنٹرول کرنا۔ CPU کے آئیڈیل ہونے پر، دستیاب کم-
صارف کی درخواست کی ضروریات کے مطابق پاور موڈز۔ یہ مختصر آغاز کے وقت، کم بجلی کی کھپت کے ساتھ ساتھ دستیاب ویک اپ ذرائع کے درمیان بہترین سمجھوتہ کرنے کی اجازت دیتا ہے۔ DVFS استعمال کریں (متحرک والیومtage اور فریکوئنسی اسکیلنگ) آپریٹنگ پوائنٹس جو براہ راست CPU کلاک فریکوئنسی کے ساتھ ساتھ VDDCPU آؤٹ پٹ سپلائی کو کنٹرول کرتے ہیں۔
آپریٹنگ موڈز سسٹم کے مختلف حصوں میں گھڑی کی تقسیم اور سسٹم کی طاقت کو کنٹرول کرنے کی اجازت دیتے ہیں۔ سسٹم آپریشن موڈ MPU سب سسٹم کے ذریعے چلایا جاتا ہے۔
MPU ذیلی نظام کے کم طاقت کے طریقوں کو ذیل میں درج کیا گیا ہے: · CSleep: CPU گھڑیاں روک دی جاتی ہیں اور پیریفرل گھڑی اس طرح کام کرتی ہے۔
پہلے آر سی سی (ری سیٹ اور کلاک کنٹرولر) میں سیٹ کیا گیا تھا۔ · CStop: CPU پیریفیرل گھڑیاں رک جاتی ہیں۔ · CS اسٹینڈ بائی: VDDCPU بند
CSleep اور CStop لو پاور موڈز CPU کے ذریعے داخل کیے جاتے ہیں جب WFI (روکنے کا انتظار کریں) یا WFE (واقعہ کا انتظار کریں) کی ہدایات پر عمل درآمد کرتے ہیں۔
دستیاب سسٹم آپریٹنگ موڈز مندرجہ ذیل ہیں: · چلائیں (سسٹم اپنی پوری کارکردگی پر، VDDCORE، VDDCPU اور گھڑیاں آن) · اسٹاپ (گھڑیاں آف) · LP-اسٹاپ (گھڑیوں کو آف) · LPLV-اسٹاپ (کلاک آف، VDDCORE اور VDDCPU سپلائی لیول کم کیا جا سکتا ہے، VDDCORE اور VDDCPU سپلائی لیول کم کیا جا سکتا ہے۔ VDDCORE کم ہوا، اور گھڑیاں بند) · اسٹینڈ بائی (VDDCPU، VDDCORE، اور گھڑیاں بند)

ٹیبل 3. سسٹم بمقابلہ CPU پاور موڈ

سسٹم پاور موڈ

سی پی یو

رن موڈ

CRun یا CSleep

اسٹاپ موڈ LP-اسٹاپ موڈ LPLV-اسٹاپ موڈ LPLV-Stop2 موڈ
اسٹینڈ بائی موڈ

CStop یا CSStandby CSStandby

3.8

ری سیٹ اور کلاک کنٹرولر (RCC)

کلاک اور ری سیٹ کنٹرولر تمام گھڑیوں کی جنریشن کے ساتھ ساتھ کلاک گیٹنگ، اور سسٹم کے کنٹرول اور پیریفرل ری سیٹس کا انتظام کرتا ہے۔ آر سی سی گھڑی کے ذرائع کے انتخاب میں ایک اعلی لچک فراہم کرتا ہے اور بجلی کی کھپت کو بہتر بنانے کے لیے گھڑی کے تناسب کے اطلاق کی اجازت دیتا ہے۔ اس کے علاوہ، کچھ مواصلاتی آلات پر جو کام کرنے کے قابل ہیں۔

DS13875 Rev 5

27/219
48

فنکشنل اوورview

STM32MP133C/F

3.8.1 3.8.2

دو مختلف کلاک ڈومینز (یا تو بس انٹرفیس کلاک یا کرنل پیریفرل کلاک)، سسٹم فریکوئنسی کو باؤڈریٹ میں ترمیم کیے بغیر تبدیل کیا جا سکتا ہے۔
گھڑی کا انتظام
ڈیوائسز میں چار داخلی آسکیلیٹر، بیرونی کرسٹل یا ریزونیٹر کے ساتھ دو آسیلیٹرز، تیز اسٹارٹ اپ ٹائم کے ساتھ تین اندرونی آسیلیٹرز اور چار پی ایل ایل شامل ہیں۔
آر سی سی کو درج ذیل کلاک سورس ان پٹ موصول ہوتے ہیں: · اندرونی آسکیلیٹر:
64 میگاہرٹز HSI گھڑی (1% درستگی) 4 میگاہرٹز CSI گھڑی 32 kHz LSI گھڑی · بیرونی آسیلیٹرز: 8-48 MHz HSE گھڑی 32.768 kHz LSE گھڑی
RCC چار PLLs فراہم کرتا ہے: · PLL1 CPU کلاکنگ کے لیے وقف · PLL2 فراہم کرتا ہے:
AXI-SS کے لیے گھڑیاں (بشمول APB4، APB5، AHB5 اور AHB6 پل) DDR انٹرفیس کے لیے گھڑیاں · PLL3 فراہم کرتا ہے: ملٹی لیئر AHB اور پیریفرل بس میٹرکس کے لیے گھڑیاں (بشمول APB1،
APB2, APB3, APB6, AHB1, AHB2, اور AHB4) پیری فیرلز کے لیے دانا کی گھڑیاں · PLL4 مختلف پیری فیرلز کے لیے کرنل کلاک کی نسل کے لیے وقف
سسٹم HSI گھڑی پر شروع ہوتا ہے۔ صارف کی درخواست پھر گھڑی کی ترتیب کو منتخب کر سکتی ہے۔
سسٹم ری سیٹ کے ذرائع
پاور آن ری سیٹ تمام رجسٹروں کو شروع کرتا ہے سوائے ڈیبگ کے، RCC کا ایک حصہ، RTC کا ایک حصہ اور پاور کنٹرولر اسٹیٹس رجسٹر کے ساتھ ساتھ بیک اپ پاور ڈومین۔
ایپلیکیشن ری سیٹ مندرجہ ذیل ذرائع میں سے کسی ایک سے تیار کیا جاتا ہے: · NRST پیڈ سے ایک ری سیٹ · POR اور PDR سگنل سے ری سیٹ (عام طور پر پاور آن ری سیٹ کہلاتا ہے) · BOR سے ری سیٹ (عام طور پر براؤن آؤٹ کہلاتا ہے) · آزاد واچ ڈاگ 1 سے ری سیٹ · خود مختار واچ ڈاگ 2 سے دوبارہ سیٹ · A Cortex سسٹم پر ایک ناکامی (CORTEX) سے ایک سافٹ ویئر ری سیٹ۔ جب گھڑی کے حفاظتی نظام کی خصوصیت کو چالو کیا جاتا ہے۔
ایک سسٹم ری سیٹ مندرجہ ذیل ذرائع میں سے ایک سے تیار کیا گیا ہے: · ایک ایپلیکیشن ری سیٹ · POR_VDDCORE سگنل سے ری سیٹ · اسٹینڈ بائی موڈ سے رن موڈ میں نکلنا

28/219

DS13875 Rev 5

STM32MP133C/F

فنکشنل اوورview

ایک MPU پروسیسر ری سیٹ مندرجہ ذیل ذرائع میں سے کسی ایک سے تیار کیا جاتا ہے: · ایک سسٹم ری سیٹ · ہر بار جب MPU CStandby سے باہر ہوتا ہے · Cortex-A7 (CPU) سے ایک سافٹ ویئر MPU ری سیٹ

3.9

عام مقصد کے ان پٹ/آؤٹ پٹس (GPIOs)

GPIO پنوں میں سے ہر ایک کو سافٹ ویئر کے ذریعے آؤٹ پٹ کے طور پر ترتیب دیا جا سکتا ہے (پش-پل یا اوپن ڈرین، پل اپ یا پل-ڈاؤن کے ساتھ یا اس کے بغیر)، بطور ان پٹ (پل اپ یا پل-ڈاؤن کے ساتھ یا اس کے بغیر) یا پیریفرل متبادل فنکشن کے طور پر۔ زیادہ تر GPIO پن ڈیجیٹل یا اینالاگ متبادل فنکشنز کے ساتھ شیئر کیے جاتے ہیں۔ تمام GPIOs اعلی کرنٹ کی صلاحیت رکھتے ہیں اور اندرونی شور، بجلی کی کھپت اور برقی مقناطیسی اخراج کو بہتر طریقے سے منظم کرنے کے لیے رفتار کا انتخاب کرتے ہیں۔
ری سیٹ کرنے کے بعد، تمام GPIOs اینالاگ موڈ میں ہیں تاکہ بجلی کی کھپت کو کم کیا جا سکے۔
I/O کنفیگریشن کو ایک مخصوص ترتیب کی پیروی کرتے ہوئے اگر ضرورت ہو تو لاک کیا جا سکتا ہے تاکہ I/O رجسٹروں میں جعلی تحریر سے بچا جا سکے۔
تمام GPIO پنوں کو انفرادی طور پر محفوظ کے طور پر سیٹ کیا جا سکتا ہے، جس کا مطلب ہے کہ ان GPIOs تک سافٹ ویئر کی رسائی اور محفوظ کے طور پر بیان کردہ متعلقہ پیری فیرلز CPU پر چلنے والے محفوظ سافٹ ویئر تک محدود ہیں۔

3.10
نوٹ:

ٹرسٹ زون پروٹیکشن کنٹرولر (ETZPC)
ETZPC کا استعمال بس ماسٹرز اور غلاموں کی ٹرسٹ زون سیکیورٹی کو قابل پروگرام سیکیورٹی خصوصیات (محفوظ وسائل) کے ساتھ ترتیب دینے کے لیے کیا جاتا ہے۔ مثال کے طور پر: · آن چپ SYSRAM محفوظ علاقے کے سائز کو پروگرام کیا جا سکتا ہے۔ AHB اور APB پیری فیرلز کو محفوظ یا غیر محفوظ بنایا جا سکتا ہے۔ AHB SRAM کو محفوظ یا غیر محفوظ بنایا جا سکتا ہے۔
پہلے سے طے شدہ طور پر، SYSRAM، AHB SRAMs اور محفوظ پیری فیرلز صرف محفوظ رسائی کے لیے سیٹ کیے گئے ہیں، لہذا، DMA1/DMA2 جیسے غیر محفوظ ماسٹرز کے ذریعے قابل رسائی نہیں۔

DS13875 Rev 5

29/219
48

فنکشنل اوورview

STM32MP133C/F

3.11

بس انٹر کنیکٹ میٹرکس
ڈیوائسز میں AXI بس میٹرکس، ایک اہم AHB بس میٹرکس اور بس برجز ہیں جو بس ماسٹرز کو بس غلاموں کے ساتھ آپس میں جوڑنے کی اجازت دیتے ہیں (نیچے دی گئی تصویر دیکھیں، نقطے فعال ماسٹر/غلام کنکشن کی نمائندگی کرتے ہیں)۔
شکل 3. STM32MP133C/F بس میٹرکس

ایم ڈی ایم اے

SDMMC2

SDMMC1

ایم ایل اے ایچ بی سے ڈی بی جی یو ایس بی ایچ کو باہم مربوط کریں۔

سی پی یو

ETH1 ETH2۔

128 بٹ

AXIM

M1 M2

ایم 11

S1 S2 S3 S4 S5 S6 S7 S8 S9

ڈیفالٹ غلام AXIMC

NIC-400 AXI 64 بٹس 266 MHz - 10 ماسٹرز / 10 غلام

AXIM انٹرکنیکٹ DMA1 DMA2 USBO DMA3 سے

M1 M2

M3 M4

M6 M7

S4 S5 انٹر کنیکٹ اے ایچ بی 32 بٹس 209 میگاہرٹز – 8 ماسٹرز / 6 غلام

ڈی ڈی آر سی ٹی آر ایل 533 میگا ہرٹز اے ایچ بی پل سے اے ایچ بی 6 سے ایم ایل اے ایچ بی کو آپس میں جوڑنا FMC/نند کواڈسپی سیسرام 128 KB ROM 128 KB AHB پل سے AHB5 APB پل سے APB5 APB پل سے DBG APB
AXI 64 ہم وقت ساز ماسٹر پورٹ AXI 64 ہم وقت ساز غلام بندرگاہ AXI 64 غیر مطابقت پذیر ماسٹر پورٹ AXI 64 غیر مطابقت پذیر غلام بندرگاہ AHB 32 مطابقت پذیر غلام بندرگاہ AHB 32 ہم وقت ساز غلام بندرگاہ AHB 32 maronnchousporty32 as غلام بندرگاہ
پل AHB2 SRAM1 SRAM2 SRAM3 سے AXIM آپس میں جڑے ہوئے پل سے AHB4
MSv67511V2

ایم ایل اے ایچ بی

30/219

DS13875 Rev 5

STM32MP133C/F

فنکشنل اوورview

3.12

ڈی ایم اے کنٹرولرز
سی پی یو کی سرگرمی کو ان لوڈ کرنے کے لیے آلات میں درج ذیل ڈی ایم اے ماڈیولز موجود ہیں: · ایک ماسٹر ڈائریکٹ میموری تک رسائی (MDMA)
MDMA ایک تیز رفتار DMA کنٹرولر ہے، جو بغیر کسی CPU ایکشن کے ہر قسم کی میموری کی منتقلی (پریفیرل سے میموری، میموری سے میموری، میموری سے پیریفرل) کا انچارج ہے۔ اس میں ایک ماسٹر AXI انٹرفیس ہے۔ MDMA معیاری DMA صلاحیتوں کو بڑھانے کے لیے دوسرے DMA کنٹرولرز کے ساتھ انٹرفیس کرنے کے قابل ہے، یا براہ راست پیریفرل DMA درخواستوں کا انتظام کر سکتا ہے۔ 32 چینلز میں سے ہر ایک بلاک ٹرانسفر، بار بار بلاک ٹرانسفر اور لنکڈ لسٹ ٹرانسفر انجام دے سکتا ہے۔ MDMA کو محفوظ یادوں میں محفوظ منتقلی کے لیے سیٹ کیا جا سکتا ہے۔ · تین DMA کنٹرولرز (محفوظ DMA1 اور DMA2 کے علاوہ محفوظ DMA3) ہر کنٹرولر کے پاس FIFO کی بنیاد پر بلاک ٹرانسفر کرنے کے لیے کل 16 غیر محفوظ اور آٹھ محفوظ DMA چینلز کے لیے ایک ڈوئل پورٹ اے ایچ بی ہوتا ہے۔
دو DMAMUX یونٹ ملٹی پلیکس اور DMA پیریفرل درخواستوں کو تین DMA کنٹرولرز تک پہنچاتے ہیں، اعلی لچک کے ساتھ، DMA درخواستوں کی تعداد کو زیادہ سے زیادہ کرتے ہیں جو بیک وقت چلتی ہیں، نیز پیریفرل آؤٹ پٹ ٹرگرز یا DMA ایونٹس سے DMA درخواستیں تیار کرتی ہیں۔
DMAMUX1 غیر محفوظ پیری فیرلز سے DMA1 اور DMA2 چینلز پر DMA درخواستوں کا نقشہ بناتا ہے۔ DMAMUX2 DMA درخواستوں کو محفوظ پیری فیرلز سے DMA3 چینلز پر نقشہ بناتا ہے۔

3.13

توسیعی مداخلت اور ایونٹ کنٹرولر (EXTI)
توسیعی مداخلت اور ایونٹ کنٹرولر (EXTI) قابل ترتیب اور براہ راست ایونٹ ان پٹ کے ذریعے CPU اور سسٹم ویک اپ کا انتظام کرتا ہے۔ EXTI پاور کنٹرول کو ویک اپ کی درخواستیں فراہم کرتا ہے، اور GIC کو ایک مداخلت کی درخواست اور CPU ایونٹ ان پٹ کو ایونٹس تیار کرتا ہے۔
EXTI ویک اپ کی درخواستیں سسٹم کو اسٹاپ موڈ سے بیدار کرنے کی اجازت دیتی ہیں، اور CPU کو CStop اور CSStandby موڈز سے بیدار کرنے کی اجازت دیتی ہیں۔
مداخلت کی درخواست اور ایونٹ کی درخواست کی تیاری کو رن موڈ میں بھی استعمال کیا جا سکتا ہے۔
EXTI میں EXTI IOport کا انتخاب بھی شامل ہے۔
صرف محفوظ سافٹ ویئر تک رسائی کو محدود کرنے کے لیے ہر رکاوٹ یا ایونٹ کو محفوظ کے طور پر سیٹ کیا جا سکتا ہے۔

3.14

چکرو فالتو پن چیک چیک یونٹ (CRC)
CRC (سائیکلک ریڈنڈنسی چیک) کیلکولیشن یونٹ کا استعمال قابل پروگرام کثیر نام کا استعمال کرتے ہوئے CRC کوڈ حاصل کرنے کے لیے کیا جاتا ہے۔
دیگر ایپلی کیشنز میں، CRC پر مبنی تکنیکوں کا استعمال ڈیٹا کی منتقلی یا اسٹوریج کی سالمیت کی تصدیق کے لیے کیا جاتا ہے۔ EN/IEC 60335-1 معیار کے دائرہ کار میں، وہ فلیش میموری کی سالمیت کی تصدیق کا ایک ذریعہ پیش کرتے ہیں۔ سی آر سی کیلکولیشن یونٹ رن ٹائم کے دوران سافٹ ویئر کے دستخط کو کمپیوٹنگ کرنے میں مدد کرتا ہے، جس کا موازنہ لنک ٹائم پر تیار کردہ اور میموری کے دیے گئے مقام پر ذخیرہ شدہ حوالہ دستخط سے کیا جائے۔

DS13875 Rev 5

31/219
48

فنکشنل اوورview

STM32MP133C/F

3.15

لچکدار میموری کنٹرولر (FMC)
ایف ایم سی کنٹرولر کی اہم خصوصیات درج ذیل ہیں: · جامد میموری میپ شدہ آلات کے ساتھ انٹرفیس بشمول:
اور نہ ہی فلیش میموری سٹیٹک یا سیوڈو سٹیٹک رینڈم ایکسیس میموری (SRAM, PSRAM) NAND فلیش میموری 4-bit/8-bit BCH ہارڈ ویئر ECC کے ساتھ · 8-,16-بٹ ڈیٹا بس چوڑائی · ہر میموری بینک کے لیے آزاد چپ سلیکٹ کنٹرول · ہر میموری بینک کے لیے آزاد کنفیگریشن · FIFO لکھیں
ایف ایم سی کنفیگریشن رجسٹر کو محفوظ بنایا جا سکتا ہے۔

3.16

دوہری Quad-SPI میموری انٹرفیس (QUADSPI)
QUADSPI ایک خصوصی مواصلاتی انٹرفیس ہے جو سنگل، دوہری یا کواڈ SPI فلیش یادوں کو نشانہ بناتا ہے۔ یہ مندرجہ ذیل تین طریقوں میں سے کسی میں بھی کام کر سکتا ہے: · بالواسطہ موڈ: تمام آپریشنز QUADSPI رجسٹروں کے ذریعے انجام پاتے ہیں۔ · اسٹیٹس پولنگ موڈ: بیرونی فلیش میموری اسٹیٹس رجسٹر کو وقتاً فوقتاً پڑھا جاتا ہے۔
جھنڈے کی ترتیب کی صورت میں ایک رکاوٹ پیدا کی جا سکتی ہے۔ · میموری میپڈ موڈ: بیرونی فلیش میموری کو ایڈریس اسپیس میں میپ کیا جاتا ہے۔
اور سسٹم کے ذریعہ دیکھا جاتا ہے گویا یہ ایک اندرونی میموری ہے۔
ڈوئل فلیش موڈ کا استعمال کرتے ہوئے تھرو پٹ اور صلاحیت دونوں کو دو گنا بڑھایا جا سکتا ہے، جہاں دو کواڈ-ایس پی آئی فلیش میموریز تک بیک وقت رسائی ہوتی ہے۔
QUADSPI کو ایک تاخیری بلاک (DLYBQS) کے ساتھ جوڑا گیا ہے جو 100 میگاہرٹز سے زیادہ بیرونی ڈیٹا فریکوئنسی کی حمایت کی اجازت دیتا ہے۔
QUADSPI کنفیگریشن رجسٹر محفوظ ہو سکتے ہیں، ساتھ ہی اس کا تاخیری بلاک بھی۔

3.17

اینالاگ سے ڈیجیٹل کنورٹرز (ADC1، ADC2)
ڈیوائسز دو اینالاگ سے ڈیجیٹل کنورٹرز کو سرایت کرتی ہیں، جن کی ریزولوشن کو 12-، 10-، 8- یا 6-بٹ میں کنفیگر کیا جا سکتا ہے۔ ہر ADC 18 بیرونی چینلز تک شیئر کرتا ہے، سنگل شاٹ یا اسکین موڈ میں تبادلوں کو انجام دیتا ہے۔ اسکین موڈ میں، خودکار تبدیلی ینالاگ ان پٹ کے منتخب گروپ پر کی جاتی ہے۔
دونوں ADCs کے پاس محفوظ بس انٹرفیس ہیں۔
ہر ADC کو DMA کنٹرولر کے ذریعے پیش کیا جا سکتا ہے، اس طرح ADC تبدیل شدہ اقدار کو بغیر کسی سافٹ ویئر کے عمل کے منزل کے مقام پر خودکار منتقلی کی اجازت دیتا ہے۔
اس کے علاوہ، ایک اینالاگ واچ ڈاگ فیچر تبدیل شدہ والیوم کو درست طریقے سے مانیٹر کر سکتا ہے۔tagایک ، کچھ یا تمام منتخب چینلز۔ ایک خلل پیدا ہوتا ہے جب تبدیل شدہ والیوم۔tage پروگرام شدہ دہلیز سے باہر ہے۔
A/D کنورژن اور ٹائمرز کو سنکرونائز کرنے کے لیے، ADCs کو TIM1, TIM2, TIM3, TIM4, TIM6, TIM8, TIM15, LPTIM1, LPTIM2 اور LPTIM3 ٹائمرز میں سے کسی سے بھی متحرک کیا جا سکتا ہے۔

32/219

DS13875 Rev 5

STM32MP133C/F

فنکشنل اوورview

3.18

درجہ حرارت سینسر
آلات درجہ حرارت کے سینسر کو سرایت کرتے ہیں جو ایک والیوم پیدا کرتا ہے۔tage (VTS) جو درجہ حرارت کے ساتھ لکیری طور پر مختلف ہوتی ہے۔ یہ درجہ حرارت سینسر اندرونی طور پر ADC2_INP12 سے جڑا ہوا ہے اور ±40% کی درستگی کے ساتھ آلہ کے محیطی درجہ حرارت کو 125 سے +2 °C کی پیمائش کر سکتا ہے۔
درجہ حرارت کے سینسر میں اچھی لکیریٹی ہے، لیکن درجہ حرارت کی پیمائش کی اچھی مجموعی درستگی حاصل کرنے کے لیے اسے کیلیبریٹ کرنا پڑتا ہے۔ جیسا کہ درجہ حرارت سینسر آفسیٹ عمل کی تبدیلی کی وجہ سے چپ سے چپ تک مختلف ہوتا ہے، غیر منقطع اندرونی درجہ حرارت سینسر ان ایپلی کیشنز کے لیے موزوں ہے جو صرف درجہ حرارت کی تبدیلیوں کا پتہ لگاتے ہیں۔ درجہ حرارت کے سینسر کی پیمائش کی درستگی کو بہتر بنانے کے لیے، ہر ڈیوائس کو انفرادی طور پر ST کے ذریعے فیکٹری کیلیبریٹ کیا جاتا ہے۔ درجہ حرارت سینسر فیکٹری کیلیبریشن ڈیٹا کو ST کے ذریعے OTP ایریا میں اسٹور کیا جاتا ہے، جو صرف پڑھنے کے موڈ میں قابل رسائی ہے۔

3.19

ڈیجیٹل درجہ حرارت سینسر (DTS)
آلات تعدد آؤٹ پٹ درجہ حرارت سینسر کو سرایت کرتے ہیں۔ DTS درجہ حرارت کی معلومات فراہم کرنے کے لیے LSE یا PCLK کی بنیاد پر تعدد کو شمار کرتا ہے۔
درج ذیل فنکشنز کی حمایت کی جاتی ہے: · درجہ حرارت کی حد کے لحاظ سے رکاوٹ پیدا کرنا · درجہ حرارت کی حد سے بیداری سگنل کی پیداوار

3.20
نوٹ:

VBAT آپریشن
VBAT پاور ڈومین RTC، بیک اپ رجسٹر اور بیک اپ SRAM پر مشتمل ہے۔
بیٹری کی مدت کو بہتر بنانے کے لیے، یہ پاور ڈومین دستیاب ہونے پر VDD کے ذریعے یا والیوم کے ذریعے فراہم کیا جاتا ہے۔tage VBAT پن پر لاگو کیا (جب VDD سپلائی موجود نہیں ہے)۔ جب PDR کو پتہ چلتا ہے کہ VDD PDR کی سطح سے نیچے گر گیا ہے تو VBAT پاور کو تبدیل کیا جاتا ہے۔
جلدtage VBAT پن پر ایک بیرونی بیٹری، ایک سپر کیپیسیٹر یا براہ راست VDD کے ذریعے فراہم کیا جا سکتا ہے۔ بعد کی صورت میں، VBAT موڈ فعال نہیں ہے۔
VBAT آپریشن اس وقت چالو ہوتا ہے جب VDD موجود نہ ہو۔
ان واقعات میں سے کوئی نہیں (بیرونی رکاوٹیں، TAMP ایونٹ، یا RTC الارم/ایونٹس) براہ راست VDD سپلائی کو بحال کرنے اور ڈیوائس کو VBAT آپریشن سے باہر کرنے کے قابل ہیں۔ اس کے باوجود، ٹیAMP واقعات اور RTC الارم/ایونٹس کا استعمال بیرونی سرکٹری (عام طور پر PMIC) کو سگنل پیدا کرنے کے لیے کیا جا سکتا ہے جو VDD سپلائی کو بحال کر سکتا ہے۔

DS13875 Rev 5

33/219
48

فنکشنل اوورview

STM32MP133C/F

3.21

والیومtagای حوالہ بفر (VREFBUF)
آلات ایک والیوم کو سرایت کرتے ہیں۔tagای حوالہ بفر جسے والیوم کے طور پر استعمال کیا جا سکتا ہے۔tagای ڈی سی کے لیے حوالہ، اور والیوم کے طور پر بھیtagVREF+ پن کے ذریعے بیرونی اجزاء کا حوالہ۔ VREFBUF محفوظ ہو سکتا ہے۔ اندرونی VREFBUF چار والیوم کو سپورٹ کرتا ہے۔tages: · 1.65 V · 1.8 V · 2.048 V · 2.5 V ایک بیرونی والیومtage حوالہ VREF+ پن کے ذریعے فراہم کیا جا سکتا ہے جب اندرونی VREFBUF بند ہو۔
شکل 4. جلد۔tagای حوالہ بفر

VREFINT

–

VREF+

وی ایس ایس اے

MSv64430V1

3.22

ڈیجیٹل فلٹر برائے سگما ڈیلٹا ماڈیولیٹر (DFSDM)
آلات دو ڈیجیٹل فلٹرز ماڈیولز اور چار بیرونی ان پٹ سیریل چینلز (ٹرانسیور) یا باری باری چار اندرونی متوازی ان پٹ کے لیے تعاون کے ساتھ ایک DFSDM کو سرایت کرتے ہیں۔
DFSDM بیرونی ماڈیولٹرز کو ڈیوائس میں انٹرفیس کرتا ہے اور موصول ہونے والے ڈیٹا اسٹریمز کی ڈیجیٹل فلٹرنگ کرتا ہے۔ ماڈیولٹرز کا استعمال ینالاگ سگنلز کو ڈیجیٹل سیریل اسٹریمز میں تبدیل کرنے کے لیے کیا جاتا ہے جو DFSDM کے ان پٹ کو تشکیل دیتے ہیں۔
DFSDM PDM (نبض کی کثافت ماڈیولیشن) مائیکروفون کو بھی انٹرفیس کر سکتا ہے اور PDM سے PCM کنورژن اور فلٹرنگ (ہارڈ ویئر تیز) کر سکتا ہے۔ DFSDM میں ADCs یا ڈیوائس میموری سے اختیاری متوازی ڈیٹا سٹریم ان پٹس (DMA/CPU کی DFSDM میں منتقلی کے ذریعے) شامل ہیں۔
DFSDM ٹرانسسیور کئی سیریل-انٹرفیس فارمیٹس کو سپورٹ کرتے ہیں (مختلف ماڈیولٹرز کو سپورٹ کرنے کے لیے)۔ DFSDM ڈیجیٹل فلٹر ماڈیولز 24 بٹ فائنل ADC ریزولوشن کے ساتھ صارف کے طے شدہ فلٹر پیرامیٹرز کے مطابق ڈیجیٹل پروسیسنگ انجام دیتے ہیں۔

34/219

DS13875 Rev 5

STM32MP133C/F

فنکشنل اوورview

DFSDM پیریفرل سپورٹ کرتا ہے: · چار ملٹی پلیکس ان پٹ ڈیجیٹل سیریل چینلز:
مختلف ماڈیولٹرز کو مربوط کرنے کے لیے کنفیگر ایبل ایس پی آئی انٹرفیس کنفیگر مانچسٹر کوڈڈ 1 وائر انٹرفیس PDM (پلس ڈینسٹی ماڈیولیشن) مائیکروفون ان پٹ زیادہ سے زیادہ ان پٹ کلاک فریکوئنسی 20 میگاہرٹز تک (مانچسٹر کوڈنگ کے لیے 10 میگا ہرٹز) ماڈیولٹرز کے لیے کلاک آؤٹ پٹ (0 سے 20 میگا ہرٹز انٹرفیس چینلز (16 سے 1 میگا ہرٹز)۔ 5 بٹ ان پٹ ریزولوشن): اندرونی ذرائع: ADC ڈیٹا یا میموری ڈیٹا اسٹریمز (DMA) · ایڈجسٹ ڈیجیٹل سگنل پروسیسنگ کے ساتھ دو ڈیجیٹل فلٹر ماڈیول: سنکس فلٹر: فلٹر آرڈر/ٹائپ (XNUMX سے XNUMX)، اوورزampling تناسب (1 سے 1024) انٹیگریٹر: اوورزampلنگ کا تناسب (1 سے 256) · 24 بٹ آؤٹ پٹ ڈیٹا ریزولوشن تک، دستخط شدہ آؤٹ پٹ ڈیٹا فارمیٹ · خودکار ڈیٹا آفسیٹ اصلاح (آفسیٹ صارف کے ذریعہ رجسٹر میں محفوظ کیا جاتا ہے) · مسلسل یا سنگل تبادلوں سے شروع ہوتا ہے: سافٹ ویئر ٹرگر انٹرنل ٹائمر بیرونی ایونٹس سٹارٹ آف کنورژن (ایس ڈی ایم ڈی) ڈیجیٹل لاگ ان کے ساتھ۔ واچ ڈاگ کی خصوصیت: کم قیمت اور زیادہ قیمت والے ڈیٹا کی حد کو رجسٹر کرتا ہے وقف کنفیگر ایبل سنکس ڈیجیٹل فلٹر (آرڈر = 1 سے 3،
اوورزampling تناسب = 1 سے 32) فائنل آؤٹ پٹ ڈیٹا سے ان پٹ یا منتخب ان پٹ ڈیجیٹل سیریل چینلز سے معیاری تبادلوں سے آزادانہ طور پر مسلسل نگرانی · شارٹ سرکٹ ڈیٹیکٹر سیر شدہ اینالاگ ان پٹ ویلیوز (نیچے اور اوپر کی حد) کا پتہ لگانے کے لیے: 8 بٹ کاؤنٹر تک کا پتہ لگانے کے لیے 1 سے 256 لگاتار ڈیٹا سٹریم میں ہر ایک 'سٹریم 0' پر لگاتار مانیٹر یا 1's پر ڈیٹا سیریل چینل · ینالاگ واچ ڈاگ ایونٹ یا شارٹ سرکٹ ڈیٹیکٹر ایونٹ پر سگنل جنریشن کو توڑنا · ایکسٹریمز ڈیٹیکٹر: سافٹ ویئر کے ذریعے تازہ ترین تبادلوں کے ڈیٹا کی کم سے کم اور زیادہ سے زیادہ قدروں کا ذخیرہ · حتمی تبادلوں کے ڈیٹا کو پڑھنے کے لیے DMA کی اہلیت · رکاوٹیں: تبادلوں کا اختتام، اووررن، اینالاگ واچ ڈاگ، شارٹ سرکٹ یا "Clock" میں "Conversion" چینل۔ تبادلوں: "باقاعدہ" تبادلوں کی درخواست کسی بھی وقت یا مسلسل موڈ میں کی جا سکتی ہے۔
درست وقت کے لیے اور اعلی تبادلوں کی ترجیح کے ساتھ "انجیکٹڈ" تبادلوں کے "انجیکٹڈ" تبادلوں کے وقت پر کوئی اثر پڑے بغیر

DS13875 Rev 5

35/219
48

فنکشنل اوورview

STM32MP133C/F

3.23

حقیقی بے ترتیب نمبر جنریٹر (RNG)
آلات ایک RNG کو سرایت کرتے ہیں جو ایک مربوط اینالاگ سرکٹ کے ذریعہ تیار کردہ 32 بٹ بے ترتیب نمبر فراہم کرتا ہے۔
RNG کی تعریف (ETZPC میں) صرف محفوظ سافٹ ویئر کے ذریعے قابل رسائی کے طور پر کی جا سکتی ہے۔
حقیقی RNG ایک مخصوص بس کے ذریعے محفوظ AES اور PKA پیری فیرلز سے جڑتا ہے (سی پی یو کے ذریعے پڑھنے کے قابل نہیں)۔

3.24

کرپٹوگرافک اور ہیش پروسیسرز (CRYP، SAES، PKA اور HASH)
آلات ایک کرپٹوگرافک پروسیسر کو ایمبیڈ کرتے ہیں جو کہ ہم مرتبہ کے ساتھ پیغامات کا تبادلہ کرتے وقت رازداری، توثیق، ڈیٹا کی سالمیت اور عدم تردید کو یقینی بنانے کے لیے عام طور پر درکار جدید کرپٹوگرافک الگورتھم کی حمایت کرتا ہے۔
ڈیوائسز میں ایک وقف شدہ DPA ریزسٹنٹ محفوظ AES 128- اور 256-bit کلید (SAES) اور PKA ہارڈویئر انکرپشن/ڈیکرپشن ایکسلریٹر بھی شامل کیا گیا ہے، جس میں ڈیڈیکیٹڈ ہارڈویئر بس CPU کے ذریعے قابل رسائی نہیں ہے۔
CRYP کی اہم خصوصیات: · DES/TDES (ڈیٹا انکرپشن اسٹینڈرڈ/ٹرپل ڈیٹا انکرپشن اسٹینڈرڈ): ECB (الیکٹرانک
کوڈ بک) اور سی بی سی (سائپر بلاک چیننگ) چیننگ الگورتھم، 64-، 128- یا 192-بٹ کلید · AES (ایڈوانسڈ انکرپشن اسٹینڈرڈ): ECB، CBC، GCM، CCM، اور CTR (کاؤنٹر موڈ) چیننگ الگورتھم، 128-، 192- یا کی
یونیورسل ہیش کی اہم خصوصیات: · SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3 (محفوظ ہیش الگورتھم) · HMAC
کرپٹوگرافک ایکسلریٹر ڈی ایم اے کی درخواست کی تیاری کو سپورٹ کرتا ہے۔
CRYP، SAES، PKA اور HASH کی تعریف (ETZPC میں) صرف محفوظ سافٹ ویئر کے ذریعے قابل رسائی کے طور پر کی جا سکتی ہے۔

3.25

بوٹ اور سیکورٹی اور OTP کنٹرول (BSEC)
بی ایس ای سی (بوٹ اور سیکیورٹی اور او ٹی پی کنٹرول) کا مقصد ایک OTP (ایک بار قابل پروگرام) فیوز باکس کو کنٹرول کرنا ہے، جو ڈیوائس کی ترتیب اور سیکیورٹی پیرامیٹرز کے لیے ایمبیڈڈ نان ولیٹائل اسٹوریج کے لیے استعمال ہوتا ہے۔ BSEC کے کچھ حصے کو صرف محفوظ سافٹ ویئر کے ذریعے قابل رسائی کے طور پر ترتیب دیا جانا چاہیے۔
BSEC SAES (محفوظ AES) کے لیے HWKEY 256-bit ذخیرہ کرنے کے لیے OTP الفاظ استعمال کر سکتا ہے۔

36/219

DS13875 Rev 5

STM32MP133C/F

فنکشنل اوورview

3.26

ٹائمر اور نگہبان
ڈیوائسز میں دو ایڈوانس کنٹرول ٹائمر، دس عمومی مقصد کے ٹائمر (جن میں سے سات محفوظ ہیں)، دو بنیادی ٹائمر، پانچ کم پاور ٹائمر، دو واچ ڈاگ، اور ہر Cortex-A7 میں چار سسٹم ٹائمر شامل ہیں۔
تمام ٹائمر کاؤنٹرز کو ڈیبگ موڈ میں منجمد کیا جا سکتا ہے۔
نیچے دی گئی جدول میں ایڈوانس کنٹرول، عام مقصد، بنیادی اور کم طاقت والے ٹائمرز کی خصوصیات کا موازنہ کیا گیا ہے۔

ٹائمر کی قسم

ٹائمر

ٹیبل 4. ٹائمر کی خصوصیت کا موازنہ

کاؤنٹر ریزولوشن-
tion

انسداد کی قسم

Prescaler عنصر

ڈی ایم اے کی درخواست کی تیاری

چینلز کیپچر/ موازنہ کریں۔

تکمیلی پیداوار

زیادہ سے زیادہ انٹرفیس
گھڑی (MHz)

زیادہ سے زیادہ
ٹائمر
گھڑی (MHz)(1)

اعلی درجے کی TIM1، -کنٹرول TIM8

16 بٹ

اوپر، کوئی بھی عدد نیچے، 1 اوپر/نیچے اور 65536 کے درمیان

جی ہاں

TIM2 TIM5

32 بٹ

اوپر، کوئی بھی عدد نیچے، 1 اوپر/نیچے اور 65536 کے درمیان

جی ہاں

TIM3 TIM4

16 بٹ

اوپر، کوئی بھی عدد نیچے، 1 اوپر/نیچے اور 65536 کے درمیان

جی ہاں

کوئی بھی عدد

TIM12(2) 16 بٹ

1 کے درمیان

نہیں

جنرل

اور 65536

مقصد

TIM13(2) TIM14(2)

16 بٹ

1 کے درمیان کوئی بھی انٹیجر اوپر
اور 65536

نہیں

کوئی بھی عدد

TIM15(2) 16 بٹ

1 کے درمیان

جی ہاں

اور 65536

TIM16(2) TIM17(2)

16 بٹ

1 کے درمیان کوئی بھی انٹیجر اوپر
اور 65536

جی ہاں

بنیادی

TIM6، TIM7

16 بٹ

1 کے درمیان کوئی بھی انٹیجر اوپر
اور 65536

جی ہاں

LPTIM1،

کم طاقت

LPTIM2(2), LPTIM3(2),
LPTIM4،

16 بٹ

1، 2، 4، 8، اوپر 16، 32، 64،
128

نہیں

LPTIM5

104.5

209

نہیں

104.5

209

نہیں

104.5

209

نہیں

104.5

209

نہیں

104.5

209

104.5

209

104.5

209

نہیں

104.5

209

1(3)

نہیں

104.5 104.5

1. RCC میں TIMGxPRE بٹ کے لحاظ سے زیادہ سے زیادہ ٹائمر کلاک 209 MHz تک ہے۔ 2. محفوظ ٹائمر۔ 3. LPTIM پر کوئی کیپچر چینل نہیں۔

DS13875 Rev 5

37/219
48

فنکشنل اوورview

STM32MP133C/F

3.26.1 3.26.2 3.26.3

ایڈوانسڈ کنٹرول ٹائمر (TIM1، TIM8)
ایڈوانسڈ کنٹرول ٹائمرز (TIM1, TIM8) کو 6 چینلز پر ملٹی پلیکس والے تھری فیز PWM جنریٹرز کے طور پر دیکھا جا سکتا ہے۔ ان کے پاس تکمیلی PWM آؤٹ پٹ ہیں جن میں قابل پروگرام ڈالے گئے ڈیڈ ٹائمز ہیں۔ انہیں مکمل عام مقصد کے ٹائمر کے طور پر بھی سمجھا جا سکتا ہے۔ ان کے چار آزاد چینلز کے لیے استعمال کیا جا سکتا ہے: · ان پٹ کیپچر · آؤٹ پٹ موازنہ · PWM جنریشن (ایج- یا سینٹر-لائنڈ موڈز) · ایک پلس موڈ آؤٹ پٹ
اگر معیاری 16 بٹ ٹائمرز کے طور پر ترتیب دیا گیا ہے، تو ان میں وہی خصوصیات ہیں جو عام مقصد کے ٹائمرز کی ہیں۔ اگر 16 بٹ PWM جنریٹرز کے طور پر ترتیب دیا گیا ہے، تو ان میں مکمل ماڈیولیشن کی صلاحیت ہے (0-100%)۔
ایڈوانس کنٹرول ٹائمر ہم وقت سازی یا ایونٹ چیننگ کے لیے ٹائمر لنک فیچر کے ذریعے عام مقصد کے ٹائمرز کے ساتھ مل کر کام کر سکتا ہے۔
TIM1 اور TIM8 آزاد DMA درخواست کی تیاری کی حمایت کرتے ہیں۔
عام مقصد کے ٹائمرز (TIM2, TIM3, TIM4, TIM5, TIM12, TIM13, TIM14, TIM15, TIM16, TIM17)
STM32MP133C/F آلات میں دس ہم وقت سازی کے قابل عام مقصد کے ٹائمر ہیں (اختلافات کے لیے جدول 4 دیکھیں)۔ TIM2، TIM3، TIM4، TIM5
TIM 2 اور TIM5 32-bit آٹو ری لوڈ اپ/ڈاون کاؤنٹر اور 16-bit prescaler پر مبنی ہیں، جبکہ TIM3 اور TIM4 16-bit آٹو ری لوڈ اپ/ڈاون کاؤنٹر اور 16-bit prescaler پر مبنی ہیں۔ تمام ٹائمرز ان پٹ کیپچر/آؤٹ پٹ موازنہ، PWM یا ون پلس موڈ آؤٹ پٹ کے لیے چار آزاد چینلز پیش کرتے ہیں۔ یہ سب سے بڑے پیکجوں پر 16 تک ان پٹ کیپچر/آؤٹ پٹ موازنہ/PWMs دیتا ہے۔ یہ عام مقصد والے ٹائمر ایک ساتھ کام کر سکتے ہیں، یا دوسرے عام مقصد والے ٹائمرز اور ایڈوانسڈ کنٹرول ٹائمرز TIM1 اور TIM8 کے ساتھ، ہم وقت سازی یا ایونٹ چیننگ کے لیے ٹائمر لنک فیچر کے ذریعے۔ ان میں سے کوئی بھی عام مقصد والے ٹائمر PWM آؤٹ پٹ پیدا کرنے کے لیے استعمال کیے جا سکتے ہیں۔ TIM2، TIM3، TIM4، TIM5 سبھی کے پاس DMA کی درخواست کی خود مختار پیداوار ہے۔ وہ کواڈریچر (بڑھتی ہوئی) انکوڈر سگنلز اور ایک سے چار ہال ایفیکٹ سینسر کے ڈیجیٹل آؤٹ پٹس کو سنبھالنے کی صلاحیت رکھتے ہیں۔ · TIM12, TIM13, TIM14, TIM15, TIM16, TIM17 یہ ٹائمر 16 بٹ آٹو ری لوڈ اپ کاؤنٹر اور 16 بٹ پریسکلر پر مبنی ہیں۔ TIM13، TIM14، TIM16 اور TIM17 میں ایک آزاد چینل ہے، جبکہ TIM12 اور TIM15 میں ان پٹ کیپچر/آؤٹ پٹ موازنہ، PWM یا ایک پلس موڈ آؤٹ پٹ کے لیے دو آزاد چینلز ہیں۔ انہیں TIM2، TIM3، TIM4، TIM5 مکمل خصوصیات والے عام مقصد والے ٹائمرز کے ساتھ ہم آہنگ کیا جا سکتا ہے یا سادہ ٹائم بیس کے طور پر استعمال کیا جا سکتا ہے۔ ان میں سے ہر ایک ٹائمر کی تعریف (ETZPC میں) صرف محفوظ سافٹ ویئر کے ذریعے قابل رسائی کے طور پر کی جا سکتی ہے۔
بنیادی ٹائمر (TIM6 اور TIM7)
یہ ٹائمر بنیادی طور پر عام 16 بٹ ٹائم بیس کے طور پر استعمال ہوتے ہیں۔
TIM6 اور TIM7 آزاد DMA درخواست کی تیاری کی حمایت کرتے ہیں۔

38/219

DS13875 Rev 5

STM32MP133C/F

فنکشنل اوورview

3.26.4
3.26.5 3.26.6

کم طاقت والے ٹائمر (LPTIM1, LPTIM2, LPTIM3, LPTIM4, LPTIM5)
ہر کم طاقت والے ٹائمر کی ایک آزاد گھڑی ہوتی ہے اور اگر اسے LSE، LSI یا کسی بیرونی گھڑی کے ذریعے بند کیا جاتا ہے تو وہ سٹاپ موڈ میں بھی چلتا ہے۔ ایک LPTIMx آلہ کو اسٹاپ موڈ سے جگانے کے قابل ہے۔
یہ کم طاقت والے ٹائمر درج ذیل خصوصیات کو سپورٹ کرتے ہیں: · 16 بٹ آٹوریلوڈ رجسٹر کے ساتھ 16 بٹ اپ کاؤنٹر · 16 بٹ کمپیئر رجسٹر · کنفیگر ایبل آؤٹ پٹ: پلس، پی ڈبلیو ایم · کنٹینیوس/ون شاٹ موڈ · سلیکٹ ایبل سافٹ ویئر/ہارڈویئر ان پٹ ٹرگر · سلیکٹ ایبل کلاک سورس:
اندرونی گھڑی کا ذریعہ: LSE, LSI, HSI یا APB گھڑی بیرونی گھڑی کا ذریعہ LPTIM ان پٹ پر (بغیر اندرونی گھڑی کے بھی کام کرنا
سورس چل رہا ہے، پلس کاؤنٹر ایپلی کیشن کے ذریعے استعمال کیا جاتا ہے) · قابل پروگرام ڈیجیٹل خرابی فلٹر · انکوڈر موڈ
LPTIM2 اور LPTIM3 کی تعریف (ETZPC میں) صرف محفوظ سافٹ ویئر کے ذریعے قابل رسائی کے طور پر کی جا سکتی ہے۔
آزاد واچ ڈاگ (IWDG1, IWDG2)
ایک آزاد واچ ڈاگ 12 بٹ ڈاؤن کاؤنٹر اور 8 بٹ پریسکلر پر مبنی ہے۔ یہ ایک آزاد 32 kHz اندرونی RC (LSI) سے کلاک کیا جاتا ہے اور، جیسا کہ یہ مرکزی گھڑی سے آزادانہ طور پر کام کرتا ہے، یہ اسٹاپ اور اسٹینڈ بائی موڈ میں کام کر سکتا ہے۔ جب کوئی مسئلہ پیش آتا ہے تو IWDG کو آلہ کو دوبارہ ترتیب دینے کے لیے واچ ڈاگ کے طور پر استعمال کیا جا سکتا ہے۔ یہ آپشن بائٹس کے ذریعے ہارڈ ویئر یا سافٹ ویئر کی تشکیل کے قابل ہے۔
IWDG1 کی تعریف (ETZPC میں) صرف محفوظ سافٹ ویئر کے ذریعے قابل رسائی کے طور پر کی جا سکتی ہے۔
عام ٹائمر (Cortex-A7 CNT)
Cortex-A7 کے اندر ایمبیڈڈ Cortex-A7 جنرک ٹائمرز سسٹم ٹائمنگ جنریشن (STGEN) کی قدر کے حساب سے کھلائے جاتے ہیں۔
Cortex-A7 پروسیسر درج ذیل ٹائمر فراہم کرتا ہے: · محفوظ اور غیر محفوظ طریقوں میں استعمال کے لیے فزیکل ٹائمر
فزیکل ٹائمر کے رجسٹروں کو محفوظ اور غیر محفوظ کاپیاں فراہم کرنے کے لیے بینک کیا جاتا ہے۔ · غیر محفوظ موڈ میں استعمال کے لیے ورچوئل ٹائمر · ہائپر وائزر موڈ میں استعمال کے لیے فزیکل ٹائمر
عام ٹائمر میموری میپڈ پیری فیرلز نہیں ہوتے ہیں اور پھر صرف مخصوص Cortex-A7 کوپروسیسر ہدایات (cp15) کے ذریعے قابل رسائی ہوتے ہیں۔

3.27

سسٹم ٹائمر جنریشن (STGEN)
سسٹم ٹائمنگ جنریشن (STGEN) وقت کی گنتی کی قدر پیدا کرتی ہے جو ایک مستقل فراہم کرتی ہے۔ view تمام Cortex-A7 جنرک ٹائمرز کے لیے وقت کا۔

DS13875 Rev 5

39/219
48

فنکشنل اوورview

STM32MP133C/F

سسٹم ٹائمنگ جنریشن میں درج ذیل کلیدی خصوصیات ہیں: · رول اوور مسائل سے بچنے کے لیے 64 بٹ چوڑا · صفر یا قابل پروگرام ویلیو سے شروع کریں · کنٹرول اے پی بی انٹرفیس (STGENC) جو ٹائمر کو محفوظ اور بحال کرنے کے قابل بناتا ہے۔
پاور ڈاؤن ایونٹس میں · صرف پڑھنے کے لیے APB انٹرفیس (STGENR) جو ٹائمر ویلیو کو غیر کے ذریعے پڑھنے کے قابل بناتا ہے۔
محفوظ سافٹ ویئر اور ڈیبگ ٹولز · ٹائمر ویلیو میں اضافہ جسے سسٹم ڈیبگ کے دوران روکا جا سکتا ہے۔
STGENC کی تعریف (ETZPC میں) صرف محفوظ سافٹ ویئر کے ذریعے قابل رسائی کے طور پر کی جا سکتی ہے۔

3.28

اصل وقت کی گھڑی (RTC)
RTC تمام کم طاقت والے طریقوں کو منظم کرنے کے لیے ایک خودکار ویک اپ فراہم کرتا ہے۔ RTC ایک آزاد BCD ٹائمر/کاؤنٹر ہے اور پروگرام کے قابل الارم رکاوٹوں کے ساتھ دن کے وقت کی گھڑی/کیلنڈر فراہم کرتا ہے۔
RTC میں وقفہ وقفہ کی صلاحیت کے ساتھ وقفہ وقفہ سے پروگرام کے قابل ویک اپ فلیگ بھی شامل ہے۔
دو 32 بٹ رجسٹروں میں سیکنڈ، منٹ، گھنٹے (12- یا 24 گھنٹے کی شکل)، دن (ہفتے کا دن)، تاریخ (مہینہ کا دن)، مہینہ اور سال ہوتا ہے، جس کا اظہار بائنری کوڈڈ ڈیسیمل فارمیٹ (BCD) میں ہوتا ہے۔ ذیلی سیکنڈ ویلیو بائنری فارمیٹ میں بھی دستیاب ہے۔
بائنری موڈ سافٹ ویئر ڈرائیور کے انتظام کو آسان بنانے کے لیے معاون ہے۔
28-، 29- (لیپ سال)، 30-، اور 31-دن کے مہینوں کے لیے معاوضے خود بخود ادا کیے جاتے ہیں۔ دن کی روشنی کی بچت کے وقت کا معاوضہ بھی انجام دیا جاسکتا ہے۔
اضافی 32 بٹ رجسٹروں میں قابل پروگرام الارم ذیلی سیکنڈ، سیکنڈ، منٹ، گھنٹے، دن اور تاریخ شامل ہیں۔
کرسٹل آسکیلیٹر کی درستگی میں کسی بھی انحراف کی تلافی کے لیے ڈیجیٹل کیلیبریشن کی خصوصیت دستیاب ہے۔
بیک اپ ڈومین ری سیٹ کرنے کے بعد، تمام RTC رجسٹر ممکنہ پرجیوی تحریری رسائی سے محفوظ ہیں اور محفوظ رسائی کے ذریعے محفوظ ہیں۔
جب تک سپلائی والیومtage آپریٹنگ رینج میں رہتا ہے، RTC کبھی نہیں رکتا، قطع نظر اس کے کہ ڈیوائس کی حالت کچھ بھی ہو (رن موڈ، کم پاور موڈ یا ری سیٹ کے تحت)۔
RTC کی اہم خصوصیات درج ذیل ہیں: · ذیلی سیکنڈز، سیکنڈز، منٹس، گھنٹے (12 یا 24 فارمیٹ) کے ساتھ کیلنڈر، دن (دن
ہفتہ)، تاریخ (مہینے کا دن)، مہینہ، اور سال · دن کی روشنی کی بچت کا معاوضہ سافٹ ویئر کے ذریعے پروگرام کیا جا سکتا ہے · رکاوٹ کے فنکشن کے ساتھ قابل پروگرام الارم۔ خطرے کی گھنٹی کسی بھی طرف سے شروع کیا جا سکتا ہے
کیلنڈر فیلڈز کا مجموعہ۔ · خودکار ویک اپ یونٹ متواتر جھنڈا تیار کرتا ہے جو خودکار ویک اپ کو متحرک کرتا ہے۔
رکاوٹ · حوالہ گھڑی کا پتہ لگانا: ایک زیادہ درست دوسری سورس کلاک (50 یا 60 ہرٹز) ہو سکتی ہے
کیلنڈر کی درستگی کو بڑھانے کے لیے استعمال کیا جاتا ہے۔ · سب سیکنڈ شفٹ فیچر کا استعمال کرتے ہوئے بیرونی گھڑی کے ساتھ درست ہم آہنگی · ڈیجیٹل کیلیبریشن سرکٹ (متواتر کاؤنٹر درستگی): 0.95 پی پی ایم درستگی، ایک میں حاصل کی گئی
کئی سیکنڈ کی انشانکن ونڈو

40/219

DS13875 Rev 5

STM32MP133C/F

فنکشنل اوورview

· ٹائمسٹamp تقریب کی بچت کے لیے فنکشن · SAE تک براہ راست بس رسائی کے ساتھ RTC بیک اپ رجسٹر میں SWKEY کا ذخیرہ (نہیں
CPU کے ذریعے پڑھنے کے قابل) · ماسک ایبل مداخلت/واقعات:
الارم A الارم B ویک اپ انٹرپٹ ٹائمسٹamp ٹرسٹ زون سپورٹ: آر ٹی سی مکمل طور پر محفوظ الارم اے، الارم بی، ویک اپ ٹائمر اور ٹائمسٹamp انفرادی محفوظ یا غیر محفوظ
ترتیب RTC کیلیبریشن غیر محفوظ کنفیگریشن پر محفوظ طریقے سے کی جاتی ہے۔

3.29

Tamper اور بیک اپ رجسٹر (TAMP)
32 x 32 بٹ بیک اپ رجسٹر تمام کم پاور موڈز اور VBAT موڈ میں بھی رکھے جاتے ہیں۔ ان کا استعمال حساس ڈیٹا کو ذخیرہ کرنے کے لیے کیا جا سکتا ہے کیونکہ ان کا مواد at کے ذریعے محفوظ ہے۔ampای آر کا پتہ لگانے کا سرکٹ۔
سات ٹیamper ان پٹ پن اور پانچ ٹیamper آؤٹ پٹ پن اینٹی ٹی کے لیے دستیاب ہیں۔amper کا پتہ لگانا. بیرونی ٹیamper پنوں کو کنارے کا پتہ لگانے، کنارے اور سطح، فلٹرنگ کے ساتھ سطح کا پتہ لگانے، یا فعال ٹی کے لئے ترتیب دیا جا سکتا ہےamper جو خود بخود جانچ کر کے سیکورٹی کی سطح کو بڑھاتا ہے کہ tamper پنوں کو بیرونی طور پر کھولا یا چھوٹا نہیں کیا جاتا ہے۔
TAMP اہم خصوصیات · 32 بیک اپ رجسٹر (TAMP_BKPxR) RTC ڈومین میں لاگو کیا گیا جو باقی ہے۔
جب VDD پاور بند ہو جاتا ہے تو VBAT کے ذریعے پاور آن ہوتا ہے · 12 tampای آر پن دستیاب ہیں (سات ان پٹ اور پانچ آؤٹ پٹ) · کوئی بھی ٹیamper پتہ لگانے سے RTC ٹائمسٹ پیدا ہو سکتا ہے۔amp واقعہ · کوئی بھی ٹیamper کا پتہ لگانے سے بیک اپ رجسٹر مٹ جاتا ہے۔ ٹرسٹ زون سپورٹ:
ٹیampمحفوظ یا غیر محفوظ کنفیگریشن بیک اپ تین کنفیگر ایبل سائز والے علاقوں میں کنفیگریشن رجسٹر کرتا ہے:
. ایک پڑھنے/لکھنے کا محفوظ علاقہ۔ ایک لکھنا محفوظ/پڑھنا غیر محفوظ علاقہ۔ ایک پڑھنا/لکھنا غیر محفوظ علاقہ · مونوٹونک کاؤنٹر

3.30

انٹر انٹیگریٹڈ سرکٹ انٹرفیس (I2C1, I2C2, I2C3, I2C4, I2C5)
آلات پانچ I2C انٹرفیس کو سرایت کرتے ہیں۔
I2C بس انٹرفیس STM32MP133C/F اور سیریل I2C بس کے درمیان مواصلات کو سنبھالتا ہے۔ یہ تمام I2C بس کی مخصوص ترتیب، پروٹوکول، ثالثی اور وقت کو کنٹرول کرتا ہے۔

DS13875 Rev 5

41/219
48

فنکشنل اوورview

STM32MP133C/F

I2C پیریفرل سپورٹ کرتا ہے: · I2C-بس کی تفصیلات اور یوزر مینوئل ریو۔ 5 مطابقت:
سلیو اور ماسٹر موڈز، ملٹی ماسٹر کی صلاحیت سٹینڈرڈ موڈ (Sm)، 100 kbit/s فاسٹ موڈ (Fm) تک کے بٹریٹ کے ساتھ، 400 kbit/s فاسٹ موڈ پلس (Fm+) کے ساتھ، 1 Mbit/s اور 20 mA آؤٹ پٹ ڈرائیو کے ساتھ 7 kbit/s فاسٹ موڈ پلس (Fm+) کے ساتھ غلام ایڈریس پروگرام کے قابل سیٹ اپ اور ہولڈ ٹائمز اختیاری گھڑی کو کھینچنا · سسٹم مینجمنٹ بس (SMBus) تفصیلات ریو 10 مطابقت: ہارڈ ویئر PEC (پیکٹ ایرر چیکنگ) جنریشن اور ACK کے ساتھ تصدیق
کنٹرول ایڈریس ریزولیوشن پروٹوکول (ARP) سپورٹ SMBus الرٹ · پاور سسٹم مینجمنٹ پروٹوکول (PMBusTM) تفصیلات rev 1.1 مطابقت · آزاد گھڑی: I2C کمیونیکیشن کی رفتار کو PCLK ری پروگرامنگ سے آزاد رہنے کی اجازت دینے والا ایک انتخاب · ایڈریس میچ پر اسٹاپ موڈ سے ویک اپ · ڈیجیٹل اینالاگ اور ایم اے کے ساتھ پروگرام کے قابل صلاحیت
I2C3، I2C4 اور I2C5 کی تعریف (ETZPC میں) صرف محفوظ سافٹ ویئر کے ذریعے قابل رسائی کے طور پر کی جا سکتی ہے۔

3.31

یونیورسل سنکرونس غیر مطابقت پذیر ریسیور ٹرانسمیٹر (USART1، USART2، USART3، USART6 اور UART4، UART5، UART7، UART8)
ڈیوائسز میں چار ایمبیڈڈ یونیورسل سنکرونس ریسیور ٹرانسمیٹر (USART1، USART2، USART3 اور USART6) اور چار یونیورسل غیر مطابقت پذیر ریسیور ٹرانسمیٹر (UART4، UART5، UART7 اور UART8) ہیں۔ USARTx اور UARTx خصوصیات کے خلاصے کے لیے نیچے دیے گئے جدول سے رجوع کریں۔
یہ انٹرفیس غیر مطابقت پذیر کمیونیکیشن، IrDA SIR ENDEC سپورٹ، ملٹی پروسیسر کمیونیکیشن موڈ، سنگل وائر ہاف ڈوپلیکس کمیونیکیشن موڈ اور LIN ماسٹر/غلام کی صلاحیت فراہم کرتے ہیں۔ وہ CTS اور RTS سگنلز کا ہارڈویئر مینجمنٹ فراہم کرتے ہیں، اور RS485 ڈرائیور کو فعال کرتے ہیں۔ وہ 13 Mbit/s تک کی رفتار سے بات چیت کرنے کے قابل ہیں۔
USART1، USART2، USART3 اور USART6 بھی اسمارٹ کارڈ موڈ (ISO 7816 کے مطابق) اور SPI جیسی مواصلاتی صلاحیت فراہم کرتے ہیں۔
تمام USART کا کلاک ڈومین CPU گھڑی سے آزاد ہے، جس سے USARTx کو STM32MP133C/F کو سٹاپ موڈ سے 200 Kbaud تک باؤڈریٹ کا استعمال کرتے ہوئے جگانے کی اجازت ملتی ہے۔ سٹاپ موڈ سے ویک اپ ایونٹس قابل پروگرام ہیں اور یہ ہو سکتے ہیں:
· بٹ کا پتہ لگانا شروع کریں۔
کوئی بھی موصول شدہ ڈیٹا فریم
· ایک مخصوص پروگرام شدہ ڈیٹا فریم

42/219

DS13875 Rev 5

STM32MP133C/F

فنکشنل اوورview

تمام USART انٹرفیس DMA کنٹرولر کے ذریعے پیش کیے جا سکتے ہیں۔

جدول 5. USART/UART خصوصیات

USART طریقوں/خصوصیات(1)

USART1/2/3/6

UART4/5/7/8

موڈیم کے لئے ہارڈ ویئر کے بہاؤ پر قابو

ڈی ایم اے کا استعمال کرتے ہوئے مسلسل مواصلات

ملٹی پروسیسر مواصلات

ہم وقت ساز ایس پی آئی موڈ (آقا/غلام)

–

اسمارٹ کارڈ موڈ

–

سنگل وائر ہاف ڈوپلیکس کمیونیکیشن IrDA SIR ENDEC بلاک

لن موڈ

دوہری گھڑی کا ڈومین اور کم پاور موڈ سے ویک اپ

وصول کنندہ کا ٹائم آؤٹ موڈبس مواصلت میں خلل ڈالتا ہے۔

آٹو بوڈ کی شرح کا پتہ لگانا

ڈرائیور کو فعال کریں۔

USART ڈیٹا کی لمبائی

7، 8 اور 9 بٹس

1. X = تعاون یافتہ۔

USART1 اور USART2 کی تعریف (ETZPC میں) صرف محفوظ سافٹ ویئر کے ذریعے قابل رسائی کے طور پر کی جا سکتی ہے۔

3.32

سیریل پیریفرل انٹرفیس (SPI1, SPI2, SPI3, SPI4, SPI5) انٹر انٹیگریٹڈ ساؤنڈ انٹرفیس (I2S1, I2S2, I2S3, I2S4)
ڈیوائسز میں پانچ SPIs (SPI2S1, SPI2S2, SPI2S3, SPI2S4, اور SPI5) شامل ہیں جو ہاف ڈوپلیکس، فل ڈوپلیکس اور سمپلیکس موڈز میں ماسٹر اور سلیو موڈز میں 50 Mbit/s تک مواصلات کی اجازت دیتے ہیں۔ 3 بٹ پریسکلر آٹھ ماسٹر موڈ فریکوئنسی دیتا ہے اور فریم 4 سے 16 بٹس تک قابل ترتیب ہے۔ تمام SPI انٹرفیس NSS پلس موڈ، TI موڈ، ہارڈویئر CRC کیلکولیشن اور DMA صلاحیت کے ساتھ 8 بٹ ایمبیڈڈ Rx اور Tx FIFOs کے ضرب کو سپورٹ کرتے ہیں۔
I2S1, I2S2, I2S3, اور I2S4 SPI1, SPI2, SPI3 اور SPI4 کے ساتھ ملٹی پلیکس ہیں۔ انہیں ماسٹر یا سلیو موڈ میں، فل ڈوپلیکس اور ہاف ڈوپلیکس کمیونیکیشن موڈ میں چلایا جا سکتا ہے، اور ان پٹ یا آؤٹ پٹ چینل کے طور پر 16- یا 32-بٹ ریزولوشن کے ساتھ کام کرنے کے لیے ترتیب دیا جا سکتا ہے۔ آڈیو ایسamp8 kHz سے لے کر 192 kHz تک ling کی فریکوئنسی سپورٹ کی جاتی ہے۔ تمام I2S انٹرفیس DMA کی صلاحیت کے ساتھ 8 بٹ ایمبیڈڈ Rx اور Tx FIFOs کے ضرب کی حمایت کرتے ہیں۔
SPI4 اور SPI5 کی تعریف (ETZPC میں) صرف محفوظ سافٹ ویئر کے ذریعے قابل رسائی کے طور پر کی جا سکتی ہے۔

3.33

سیریل آڈیو انٹرفیس (SAI1, SAI2)
آلات دو SAIs کو سرایت کرتے ہیں جو بہت سے سٹیریو یا مونو آڈیو پروٹوکول کے ڈیزائن کی اجازت دیتے ہیں۔

DS13875 Rev 5

43/219
48

فنکشنل اوورview

STM32MP133C/F

جیسے I2S، LSB یا MSB- جواز یافتہ، PCM/DSP، TDM یا AC'97۔ جب آڈیو بلاک کو ٹرانسمیٹر کے طور پر کنفیگر کیا جاتا ہے تو ایک SPDIF آؤٹ پٹ دستیاب ہوتا ہے۔ لچک اور تشکیل نو کی اس سطح کو لانے کے لیے، ہر SAI میں دو آزاد آڈیو ذیلی بلاکس شامل ہیں۔ ہر بلاک کا اپنا کلاک جنریٹر اور I/O لائن کنٹرولر ہوتا ہے۔ آڈیو ایسamp192 kHz تک ling کی فریکوئنسی سپورٹ کی جاتی ہے۔ اس کے علاوہ، ایمبیڈڈ PDM انٹرفیس کی بدولت آٹھ تک مائکروفونز کو سپورٹ کیا جا سکتا ہے۔ SAI ماسٹر یا غلام کی ترتیب میں کام کر سکتا ہے۔ آڈیو ذیلی بلاکس یا تو وصول کنندہ یا ٹرانسمیٹر ہو سکتے ہیں اور ہم وقت ساز یا غیر مطابقت پذیر طور پر کام کر سکتے ہیں (دوسرے کے حوالے سے)۔ SAI کو دوسرے SAIs کے ساتھ ہم آہنگی سے کام کرنے کے لیے جوڑا جا سکتا ہے۔

3.34

SPDIF رسیور انٹرفیس (SPDIFRX)
SPDIFRX کو IEC-60958 اور IEC-61937 کے مطابق S/PDIF بہاؤ حاصل کرنے کے لیے ڈیزائن کیا گیا ہے۔ یہ معیارات ہائی ایس تک سادہ سٹیریو اسٹریمز کو سپورٹ کرتے ہیں۔ample ریٹ، اور کمپریسڈ ملٹی چینل گھیر آواز، جیسے کہ Dolby یا DTS (5.1 تک) کے ذریعے بیان کردہ۔
SPDIFRX کی اہم خصوصیات درج ذیل ہیں: · چار ان پٹ تک دستیاب · خودکار علامت کی شرح کا پتہ لگانا · زیادہ سے زیادہ علامت کی شرح: 12.288 میگاہرٹز · 32 سے 192 کلو ہرٹز تک سٹیریو اسٹریم سپورٹ · آڈیو IEC-60958 اور IEC-61937 کی حمایت، صارفین کی ایپلی کیشنز · ڈی کمیونیکیشن بٹ کا استعمال کرتے ہوئے آڈیو مینجمنٹamples · کنٹرول اور صارف کے چینل کی معلومات کے لیے DMA کا استعمال کرتے ہوئے مواصلات · رکاوٹ کی صلاحیتوں کو
SPDIFRX وصول کنندہ علامت کی شرح کا پتہ لگانے اور آنے والے ڈیٹا سٹریم کو ڈی کوڈ کرنے کے لیے تمام ضروری خصوصیات فراہم کرتا ہے۔ صارف مطلوبہ SPDIF ان پٹ کو منتخب کر سکتا ہے، اور جب کوئی درست سگنل دستیاب ہو تو، SPDIFRX دوبارہampآنے والا سگنل، مانچسٹر اسٹریم کو ڈی کوڈ کرتا ہے، اور فریموں، ذیلی فریموں اور بلاکس عناصر کو پہچانتا ہے۔ SPDIFRX CPU کو ڈی کوڈ شدہ ڈیٹا، اور متعلقہ اسٹیٹس فلیگ فراہم کرتا ہے۔
SPDIFRX spdif_frame_sync نامی ایک سگنل بھی پیش کرتا ہے، جو S/PDIF ذیلی فریم ریٹ پر ٹوگل ہوتا ہے جو عین مطابق s کی گنتی کے لیے استعمال ہوتا ہے۔ampکلاک ڈرفٹ الگورتھم کے لیے شرح۔

3.35

محفوظ ڈیجیٹل ان پٹ/آؤٹ پٹ ملٹی میڈیا کارڈ انٹرفیس (SDMMC1، SDMMC2)
دو محفوظ ڈیجیٹل ان پٹ/آؤٹ پٹ ملٹی میڈیا کارڈ انٹرفیس (SDMMC) AHB بس اور SD میموری کارڈز، SDIO کارڈز اور MMC آلات کے درمیان ایک انٹرفیس فراہم کرتے ہیں۔
SDMMC کی خصوصیات میں درج ذیل شامل ہیں: · ایمبیڈڈ ملٹی میڈیا کارڈ سسٹم کی تفصیلات کے ورژن 5.1 کے ساتھ تعمیل
تین مختلف ڈیٹابس طریقوں کے لیے کارڈ سپورٹ: 1-بٹ (ڈیفالٹ)، 4-بٹ اور 8-بٹ

44/219

DS13875 Rev 5

STM32MP133C/F

فنکشنل اوورview

(HS200 SDMMC_CK رفتار زیادہ سے زیادہ اجازت یافتہ I/O رفتار تک محدود ہے) (HS400 تعاون یافتہ نہیں ہے)
ملٹی میڈیا کارڈز کے پچھلے ورژن کے ساتھ مکمل مطابقت (پسماندہ مطابقت)
SD میموری کارڈ کی تفصیلات کے ورژن 4.1 کے ساتھ مکمل تعمیل (SDR104 SDMMC_CK رفتار زیادہ سے زیادہ اجازت یافتہ I/O رفتار تک محدود، SPI موڈ اور UHS-II موڈ تعاون یافتہ نہیں ہے)
· دو مختلف ڈیٹابس موڈز کے لیے SDIO کارڈ تفصیلات ورژن 4.0 کارڈ سپورٹ کے ساتھ مکمل تعمیل: 1-بٹ (ڈیفالٹ) اور 4-بٹ (SDR104 SDMMC_CK رفتار زیادہ سے زیادہ اجازت شدہ I/O رفتار تک محدود، SPI موڈ اور UHS-II موڈ تعاون یافتہ نہیں)
· 208 بٹ موڈ کے لیے 8 Mbyte/s تک ڈیٹا کی منتقلی (زیادہ سے زیادہ اجازت یافتہ I/O رفتار پر منحصر ہے)
· ڈیٹا اور کمانڈ آؤٹ پٹ سگنلز کو بیرونی دو طرفہ ڈرائیوروں کو کنٹرول کرنے کے قابل بناتا ہے۔
ایس ڈی ایم ایم سی میزبان انٹرفیس میں سرایت شدہ ڈی ایم اے کنٹرولر، انٹرفیس اور ایس آر اے ایم کے درمیان تیز رفتار منتقلی کی اجازت دیتا ہے۔
IDMA لنکڈ لسٹ سپورٹ
· SDMMC1 اور SDMMC2 کے لیے بالترتیب بجلی کی فراہمی، VDDSD1 اور VDDSD2، UHS-I موڈ میں SD کارڈ انٹرفیس پر لیول شفٹر داخل کرنے کی ضرورت کو دور کرتے ہوئے
SDMMC1 اور SDMMC2 کے لیے صرف کچھ GPIOs ایک وقف شدہ VDDSD1 یا VDDSD2 سپلائی پن پر دستیاب ہیں۔ یہ SDMMC1 اور SDMMC2 (SDMMC1: PC[12:8], PD[2], SDMMC2: PB[15,14,4,3], PE3, PG6) کے لیے پہلے سے طے شدہ بوٹ GPIOs کا حصہ ہیں۔ ان کی شناخت متبادل فنکشن ٹیبل میں "_VSD1" یا "_VSD2" لاحقہ کے ساتھ سگنل کے ذریعے کی جا سکتی ہے۔
ہر SDMMC کو ایک تاخیری بلاک (DLYBSD) کے ساتھ جوڑا جاتا ہے جو 100 میگاہرٹز سے زیادہ بیرونی ڈیٹا فریکوئنسی کی حمایت کی اجازت دیتا ہے۔
دونوں SDMMC انٹرفیس میں محفوظ کنفیگریشن پورٹس ہیں۔

3.36

کنٹرولر ایریا نیٹ ورک (FDCAN1, FDCAN2)
کنٹرولر ایریا نیٹ ورک (CAN) سب سسٹم دو CAN ماڈیولز، ایک مشترکہ میسج RAM میموری اور ایک کلاک کیلیبریشن یونٹ پر مشتمل ہے۔
دونوں CAN ماڈیول (FDCAN1 اور FDCAN2) ISO 11898-1 (CAN پروٹوکول تفصیلات ورژن 2.0 حصہ A, B) اور CAN FD پروٹوکول تفصیلات ورژن 1.0 کے مطابق ہیں۔
ایک 10-Kbyte میسج RAM میموری فلٹرز کو لاگو کرتا ہے، FIFOs وصول کرتا ہے، بفرز وصول کرتا ہے، ایونٹ FIFOs اور ٹرانسمٹ بفرز (پلس TTCAN کے لیے محرکات)۔ یہ پیغام رام دو FDCAN1 اور FDCAN2 ماڈیولز کے درمیان اشتراک کیا گیا ہے۔
عام کلاک انشانکن یونٹ اختیاری ہے۔ اس کا استعمال FDCAN1 اور FDCAN2 دونوں کے لیے HSI اندرونی RC آسکیلیٹر اور PLL سے، FDCAN1 کے ذریعے موصول ہونے والے CAN پیغامات کا جائزہ لے کر ایک کیلیبریٹڈ گھڑی پیدا کرنے کے لیے کیا جا سکتا ہے۔

DS13875 Rev 5

45/219
48

فنکشنل اوورview

STM32MP133C/F

3.37

یونیورسل سیریل بس تیز رفتار میزبان (USBH)
ڈیوائسز دو فزیکل پورٹس کے ساتھ ایک USB تیز رفتار ہوسٹ (480 Mbit/s تک) ایمبیڈ کرتی ہیں۔ USBH ہر بندرگاہ پر آزادانہ طور پر کم، مکمل رفتار (OHCI) کے ساتھ ساتھ تیز رفتار (EHCI) دونوں کارروائیوں کی حمایت کرتا ہے۔ یہ دو ٹرانسسیورز کو مربوط کرتا ہے جو یا تو کم رفتار (1.2 Mbit/s)، مکمل رفتار (12 Mbit/s) یا تیز رفتار آپریشن (480 Mbit/s) کے لیے استعمال کیے جا سکتے ہیں۔ دوسرا ہائی سپیڈ ٹرانسیور OTG ہائی سپیڈ کے ساتھ شیئر کیا جاتا ہے۔
USBH USB 2.0 تفصیلات کے مطابق ہے۔ USBH کنٹرولرز کو مخصوص گھڑیوں کی ضرورت ہوتی ہے جو USB ہائی سپیڈ PHY کے اندر PLL کے ذریعے تیار کی جاتی ہیں۔

3.38

یو ایس بی چلتے پھرتے تیز رفتار (OTG)
ڈیوائسز ایک USB OTG ہائی اسپیڈ (480 Mbit/s تک) ڈیوائس/میزبان/OTG پیریفرل ایمبیڈ کرتی ہیں۔ OTG فل اسپیڈ اور ہائی سپیڈ آپریشنز دونوں کو سپورٹ کرتا ہے۔ تیز رفتار آپریشن (480 Mbit/s) کے لیے ٹرانسیور USB ہوسٹ دوسری پورٹ کے ساتھ شیئر کیا جاتا ہے۔
USB OTG HS USB 2.0 تفصیلات اور OTG 2.0 تفصیلات کے مطابق ہے۔ اس میں سافٹ ویئر کنفیگر ایبل اینڈ پوائنٹ کی سیٹنگ ہے اور معطل/دوبارہ شروع کرنے کی حمایت کرتا ہے۔ USB OTG کنٹرولرز کو ایک وقف شدہ 48 MHz گھڑی کی ضرورت ہوتی ہے جو RCC کے اندر یا USB ہائی سپیڈ PHY کے اندر PLL کے ذریعے تیار کی جاتی ہے۔
USB OTG HS کی اہم خصوصیات ذیل میں درج ہیں: · متحرک FIFO سائزنگ کے ساتھ 4 Kbyte کا مشترکہ Rx اور Tx FIFO سائز · SRP (سیشن درخواست پروٹوکول) اور HNP (میزبان گفت و شنید پروٹوکول) سپورٹ · آٹھ دو طرفہ اختتامی نکات · 16 میزبان چینلز جن میں وقتاً فوقتاً OUTG 1.3 اور Soft OUTG2.0 کے ساتھ سپورٹ قابل سپورٹ۔ آپریشن کے موڈز · USB 2.0 LPM (لنک پاور مینجمنٹ) سپورٹ · بیٹری چارجنگ اسپیسیفیکیشن ریویژن 1.2 سپورٹ · HS OTG PHY سپورٹ · اندرونی USB DMA · HNP/SNP/IP اندر (کسی بیرونی ریزسٹر کی ضرورت نہیں) · OTG/میزبان موڈز کے لیے، ڈیوائس کے بس پاور ہونے کی صورت میں پاور سوئچ کی ضرورت ہوتی ہے۔
منسلک
USB OTG کنفیگریشن پورٹ محفوظ ہو سکتا ہے۔

46/219

DS13875 Rev 5

STM32MP133C/F

فنکشنل اوورview

3.39

گیگابٹ ایتھرنیٹ میک انٹرفیس (ETH1، ETH2)
یہ آلات دو IEEE-802.3-2002-مطابق گیگابٹ میڈیا ایکسیس کنٹرولرز (GMAC) فراہم کرتے ہیں جو ایتھرنیٹ LAN مواصلات کے لیے انڈسٹری کے معیاری میڈیم انڈیپنڈنٹ انٹرفیس (MII)، ایک کم میڈیم انڈیپنڈنٹ انٹرفیس (RMII)، یا کم گیگابٹ میڈیم-انڈیپنڈنٹ انٹرفیس (RMII) کے ذریعے فراہم کرتے ہیں۔
ڈیوائسز کو فزیکل LAN بس (ٹوئسٹڈ پیئر، فائبر وغیرہ) سے جڑنے کے لیے ایک بیرونی فزیکل انٹرفیس ڈیوائس (PHY) کی ضرورت ہوتی ہے۔ PHY MII کے لیے 17 سگنلز، RMII کے لیے 7 سگنلز، یا RGMII کے لیے 13 سگنلز کا استعمال کرتے ہوئے ڈیوائس پورٹ سے منسلک ہوتا ہے، اور اسے 25 MHz (MII, RMII, RGMII) یا 125 MHz (RGMII) کا استعمال کرتے ہوئے STM32MP133CFY سے یا the سے clock کیا جا سکتا ہے۔
آلات میں درج ذیل خصوصیات شامل ہیں: · آپریشن موڈز اور PHY انٹرفیس
10-، 100-، اور 1000-Mbit/s ڈیٹا کی منتقلی کی شرحیں دونوں فل ڈوپلیکس اور ہاف ڈوپلیکس آپریشنز MII، RMII اور RGMII PHY انٹرفیس کی معاونت · پروسیسنگ کنٹرول ملٹی لیئر پیکٹ فلٹرنگ: ماخذ (SA) اور منزل (DA) پر MAC فلٹرنگ
کامل اور ہیش فلٹر کے ساتھ پتہ، VLAN tagپرفیکٹ اور ہیش فلٹر کے ساتھ فلٹرنگ، آئی پی سورس (SA) یا ڈیسٹینیشن (DA) ایڈریس پر لیئر 3 فلٹرنگ، سورس (SP) یا ڈیسٹینیشن (DP) پورٹ پر لیئر 4 فلٹرنگ ڈبل VLAN پروسیسنگ: دو VLAN تک کا اندراج tags ترسیل کے راستے میں، tag ریسیو پاتھ میں فلٹرنگ IEEE 1588-2008/PTPv2 سپورٹ RMON/MIB کاؤنٹرز (RFC2819/RFC2665) کے ساتھ نیٹ ورک کے اعدادوشمار کو سپورٹ کرتا ہے · ہارڈ ویئر آف لوڈ پروسیسنگ پریمبل اور اسٹارٹ آف فریم ڈیٹا (SFD) داخل کرنا یا ڈیلیٹ کرنا Integrity of IPCDP/IPloader کے لیے انجن: TMPICDP/Peload Headload چیکسم کیلکولیشن اور اندراج کو منتقل کریں، چیکسم کیلکولیشن اور موازنہ حاصل کریں ڈیوائس میک ایڈریس کے ساتھ خودکار ARP درخواست کا جواب TCP سیگمنٹیشن: بڑے ٹرانسمٹ TCP پیکٹ کو متعدد چھوٹے پیکٹوں میں خودکار تقسیم کریں۔
ETH1 اور ETH2 دونوں کو محفوظ کے طور پر پروگرام کیا جا سکتا ہے۔ محفوظ ہونے پر، AXI انٹرفیس پر لین دین محفوظ ہوتے ہیں، اور کنفیگریشن رجسٹروں میں صرف محفوظ رسائی کے ذریعے ہی ترمیم کی جا سکتی ہے۔

DS13875 Rev 5

47/219
48

فنکشنل اوورview

STM32MP133C/F

3.40

ڈیبگ انفراسٹرکچر
ڈیوائسز سافٹ ویئر ڈویلپمنٹ اور سسٹم انٹیگریشن کو سپورٹ کرنے کے لیے درج ذیل ڈیبگ اور ٹریس فیچرز پیش کرتی ہیں: · بریک پوائنٹ ڈیبگنگ · کوڈ ایگزیکیوشن ٹریسنگ · سافٹ ویئر انسٹرومینٹیشن · JTAG ڈیبگ پورٹ · سیریل وائر ڈیبگ پورٹ · ٹرگر ان پٹ اور آؤٹ پٹ · ٹریس پورٹ · آرم کور سائیٹ ڈیبگ اور ٹریس اجزاء
ڈیبگ کو J کے ذریعے کنٹرول کیا جا سکتا ہے۔TAGصنعت کے معیاری ڈیبگنگ ٹولز کا استعمال کرتے ہوئے /سیریل وائر ڈیبگ ایکسیس پورٹ۔
ایک ٹریس پورٹ لاگنگ اور تجزیہ کے لیے ڈیٹا کو حاصل کرنے کی اجازت دیتا ہے۔
محفوظ علاقوں تک ڈیبگ رسائی کو BSEC میں تصدیقی سگنلز کے ذریعے فعال کیا جاتا ہے۔

48/219

DS13875 Rev 5

STM32MP133C/F

پن آؤٹ، پن کی تفصیل اور متبادل افعال

شکل 5. STM32MP133C/F LFBGA289 بیل آؤٹ

وی ایس ایس

پی اے 9

PD10

پی بی 7

PE7

PD5

PE8

پی جی 4

پی ایچ 9

پی ایچ 13

PC7

پی بی 9

پی بی 14

پی جی 6

PD2

PC9

وی ایس ایس

PD3

پی ایف 5

PD14

PE12

PE1

PE9

پی ایچ 14

PE10

پی ایف 1

پی ایف 3

PC6

پی بی 15

پی بی 4

PC10

PC12

DDR_DQ4 DDR_DQ0

پی بی 6

پی ایچ 12

PE14

PE13

PD8

PD12

PD15

وی ایس ایس

پی جی 7

پی بی 5

پی بی 3

VDDSD1

پی ایف 0

PC11

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

پی بی 8

PD6

وی ایس ایس

PE11

PD1

PE0

پی جی 0

PE15

پی بی 12

پی بی 10

VDDSD2

وی ایس ایس

PE3

PC8

DDR_ DQM0

DDR_DQ5 DDR_DQ3

پی جی 9

PD11

پی اے 12

PD0

وی ایس ایس

پی اے 15

PD4

PD9

پی ایف 2

پی بی 13

پی ایچ 10

VDDQ_ DDR

DDR_DQ2 DDR_DQ6 DDR_DQ7 DDR_A5

DDR_ RESETN

پی جی 10

پی جی 5

پی جی 8

پی ایچ 2

پی ایچ 8

وی ڈی ڈی سی پی یو

وی ڈی ڈی

وی ڈی ڈی سی پی یو وی ڈی ڈی سی پی یو

وی ڈی ڈی

VDDQ_ DDR

وی ایس ایس

DDR_A13

وی ایس ایس

DDR_A9

DDR_A2

پی ایف 9

پی ایف 6

پی ایف 10

پی جی 15

پی ایف 8

وی ڈی ڈی

وی ایس ایس

VDDQ_ DDR

DDR_BA2 DDR_A7

DDR_A3

DDR_A0 DDR_BA0

پی ایچ 11

PI3

پی ایچ 7

پی بی 2

PE4

وی ڈی ڈی سی پی یو

وی ایس ایس

VDDCORE VDDCORE VDDCORE

وی ایس ایس

VDDQ_ DDR

DDR_WEN

وی ایس ایس

DDR_ODT DDR_CSN

DDR_RASN

PD13

وی بی اے ٹی

PI2

VSS_PLL VDD_PLL VDDCPU

وی ایس ایس

VDDCORE

وی ایس ایس

VDDCORE

وی ایس ایس

VDDQ_ DDR

VDDCORE DDR_A10

DDR_ CASN

DDR_ CLKP

DDR_ CLKN

PC14OSC32_IN

PC15OSC32_
باہر

وی ایس ایس

PC13

PI1

وی ڈی ڈی

وی ایس ایس

VDDCORE VDDCORE VDDCORE

وی ایس ایس

VDDQ_ DDR

DDR_A11 DDR_CKE DDR_A1 DDR_A15 DDR_A12

PE2

پی ایف 4

پی ایچ 6

PI0

پی جی 3

وی ڈی ڈی

وی ایس ایس

VDDQ_ DDR

DDR_ATO

DDR_ DTO0

DDR_A8 DDR_BA1 DDR_A14

پی ایف 7

پی اے 8

پی جی 11

VDD_ANA VSS_ANA

وی ڈی ڈی

VDDQ_ DDR

DDR_ VREF

DDR_A4

وی ایس ایس

DDR_ DTO1

DDR_A6

PE6

پی جی 1

PD7

وی ایس ایس

پی بی 11

پی ایف 13

وی ایس ایس اے

پی اے 3

NJTRST

VSS_USB VDDA1V1_

REG

VDDQ_ DDR

PWR_LP

DDR_ DQM1

DDR_ DQ10

DDR_DQ8 DDR_ZQ

PH0OSC_IN

PH1OSC_OUT

پی اے 13

پی ایف 14

پی اے 2

VREF-

وی ڈی ڈی اے

پی جی 13

پی جی 14

VDD3V3_ USBHS

وی ایس ایس

PI5-BOOT1 VSS_PLL2 PWR_ON

DDR_ DQ11

DDR_ DQ13

DDR_DQ9

پی جی 2

پی ایچ 3

PWR_CPU _ON

پی اے 1

وی ایس ایس

VREF+

PC5

وی ایس ایس

وی ڈی ڈی

پی ایف 15

VDDA1V8_ REG

PI6-BOOT2

VDD_PLL2

پی ایچ 5

DDR_ DQ12

DDR_ DQS1N

DDR_ DQS1P

پی جی 12

پی اے 11

PC0

پی ایف 12

PC3

پی ایف 11

پی بی 1

پی اے 6

PE5

PDR_ON USB_DP2

پی اے 14

USB_DP1

BYPASS_ REG1V8

پی ایچ 4

DDR_ DQ15

DDR_ DQ14

وی ایس ایس

پی اے 7

پی اے 0

پی اے 5

پی اے 4

PC4

پی بی 0

PC1

PC2

این آر ایس ٹی

USB_DM2

USB_RREF

USB_DM1 PI4-BOOT0

پی اے 10

PI7

وی ایس ایس

MSv65067V5

مندرجہ بالا اعداد و شمار پیکج سب سے اوپر دکھاتا ہے view.

DS13875 Rev 5

49/219
97

پن آؤٹ، پن کی تفصیل اور متبادل افعال

STM32MP133C/F

شکل 6. STM32MP133C/F TFBGA289 بیل آؤٹ

وی ایس ایس

PD4

PE9

پی جی 0

PD15

PE15

پی بی 12

پی ایف 1

PC7

PC6

پی ایف 0

پی بی 14

VDDSD2 VDDSD1 DDR_DQ4 DDR_DQ0

وی ایس ایس

PE12

PD8

PE0

PD5

PD9

پی ایچ 14

پی ایف 2

وی ایس ایس

پی ایف 3

پی بی 13

پی بی 3

PE3

PC12

وی ایس ایس

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

PE13

PD1

PE1

PE7

وی ایس ایس

وی ڈی ڈی

PE10

پی جی 7

پی جی 4

پی بی 9

پی ایچ 10

PC11

PC8

DDR_DQ2

DDR_ DQM0

DDR_DQ3 DDR_DQ5

پی ایف 5

پی اے 9

PD10

وی ڈی ڈی سی پی یو

پی بی 7

وی ڈی ڈی سی پی یو

PD12

وی ڈی ڈی سی پی یو

پی ایچ 9

وی ڈی ڈی

پی بی 15

وی ڈی ڈی

وی ایس ایس

VDDQ_ DDR

DDR_ RESETN

DDR_DQ7 DDR_DQ6

PD0

PE14

وی ایس ایس

PE11

وی ڈی ڈی سی پی یو

وی ایس ایس

پی اے 15

وی ایس ایس

پی ایچ 13

وی ایس ایس

پی بی 4

وی ایس ایس

VDDQ_ DDR

وی ایس ایس

VDDQ_ DDR

وی ایس ایس

DDR_A13

پی ایچ 8

پی اے 12

وی ڈی ڈی

وی ڈی ڈی سی پی یو

وی ایس ایس

VDDCORE

PD14

PE8

پی بی 5

VDDCORE

PC10

VDDCORE

وی ایس ایس

VDDQ_ DDR

DDR_A7

DDR_A5

DDR_A9

PD11

پی ایچ 2

پی بی 6

پی بی 8

پی جی 9

PD3

پی ایچ 12

پی جی 15

PD6

پی بی 10

PD2

PC9

DDR_A2 DDR_BA2 DDR_A3

DDR_A0 DDR_ODT

پی جی 5

پی جی 10

پی ایف 8

وی ڈی ڈی سی پی یو

وی ایس ایس

VDDCORE

پی ایچ 11

PI3

پی ایف 9

پی جی 6

BYPASS_ REG1V8

VDDCORE

وی ایس ایس

VDDQ_ DDR

DDR_BA0 DDR_CSN DDR_WEN

J VDD_PLL VSS_PLL

پی جی 8

PI2

وی بی اے ٹی

پی ایچ 6

پی ایف 7

پی اے 8

پی ایف 12

وی ڈی ڈی

VDDA1V8_ REG

پی اے 10

DDR_ VREF

DDR_RASN

DDR_A10

وی ایس ایس

DDR_ CASN

PE4

پی ایف 10

پی بی 2

وی ڈی ڈی

وی ایس ایس

VDDCORE

پی اے 13

پی اے 1

PC4

این آر ایس ٹی

VSS_PLL2 VDDCORE

وی ایس ایس

VDDQ_ DDR

DDR_A15

DDR_ CLKP

DDR_ CLKN

پی ایف 6

وی ایس ایس

پی ایچ 7

VDD_ANA VSS_ANA

پی جی 12

پی اے 0

پی ایف 11

PE5

پی ایف 15

VDD_PLL2

پی ایچ 5

DDR_CKE DDR_A12 DDR_A1 DDR_A11 DDR_A14

PC14OSC32_IN

PC15OSC32_
باہر

PC13

وی ڈی ڈی

وی ایس ایس

پی بی 11

پی اے 5

پی بی 0

VDDCORE

USB_RREF

PI6-BOOT2 VDDCORE

وی ایس ایس

VDDQ_ DDR

DDR_A6

DDR_A8 DDR_BA1

PD13

وی ایس ایس

PI0

PI1

پی اے 11

وی ایس ایس

پی اے 4

پی بی 1

وی ایس ایس

PI5-BOOT1

وی ایس ایس

VDDQ_ DDR

وی ایس ایس

VDDQ_ DDR

وی ایس ایس

DDR_ATO

PH0OSC_IN

PH1OSC_OUT

پی ایف 4

پی جی 1

وی ایس ایس

وی ڈی ڈی

PC3

PC5

وی ڈی ڈی

PI4-BOOT0

وی ڈی ڈی

وی ایس ایس

VDDQ_ DDR

DDR_A4 DDR_ZQ DDR_DQ8

پی جی 11

PE6

PD7

PWR_ CPU_ON

پی اے 2

پی اے 7

PC1

پی اے 6

پی جی 13

NJTRST

پی اے 14

وی ایس ایس

PWR_ON

DDR_ DQM1

DDR_ DQ12

DDR_ DQ11

DDR_DQ9

PE2

پی ایچ 3

پی ایف 13

PC0

وی ایس ایس اے

VREF-

پی اے 3

پی جی 14

USB_DP2

وی ایس ایس

VSS_USBHS

USB_DP1

پی ایچ 4

DDR_ DQ13

DDR_ DQ14

DDR_ DQS1P

DDR_ DQS1N

وی ایس ایس

پی جی 3

پی جی 2

پی ایف 14

وی ڈی ڈی اے

VREF+

PDR_ON

PC2

USB_DM2

VDDA1V1_ REG

VDD3V3_ USBHS

USB_DM1

PI7

مندرجہ بالا اعداد و شمار پیکج سب سے اوپر دکھاتا ہے view.

PWR_LP

DDR_ DQ15

DDR_ DQ10

وی ایس ایس

MSv67512V3

50/219

DS13875 Rev 5

STM32MP133C/F

پن آؤٹ، پن کی تفصیل اور متبادل افعال

شکل 7. STM32MP133C/F TFBGA320 بیل آؤٹ
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21

وی ایس ایس

پی اے 9

PE13 PE12

PD12

پی جی 0

PE15

پی جی 7

پی ایچ 13

پی ایف 3

پی بی 9

پی ایف 0

پی سی 10 پی سی 12

PC9

وی ایس ایس

PD0

PE11

پی ایف 5

پی اے 15

PD8

PE0

PE9

پی ایچ 14

PE8

پی جی 4

پی ایف 1

وی ایس ایس

پی بی 5

PC6

پی بی 15 پی بی 14۔

PE3

PC11

DDR_ DQ4

DDR_ DQ1

DDR_ DQ0

پی بی 6

PD3

PE14 PD14

PD1

پی بی 7

PD4

PD5

PD9

PE10 PB12

پی ایچ 9

PC7

پی بی 3

VDD SD2

پی بی 4

پی جی 6

PC8

PD2

DDR_ DDR_ DQS0P DQS0N

پی بی 8

PD6

پی ایچ 12

PD10

PE7

پی ایف 2

پی بی 13

وی ایس ایس

DDR_ DQ2

DDR_ DQ5

DDR_ DQM0

پی ایچ 2

پی ایچ 8

وی ایس ایس

وی ڈی ڈی سی پی یو

PE1

PD15

وی ڈی ڈی سی پی یو

وی ایس ایس

وی ڈی ڈی

پی بی 10

پی ایچ 10

VDDQ_ DDR

وی ایس ایس

VDD SD1

DDR_ DQ3

DDR_ DQ6

پی ایف 8

پی جی 9

PD11 PA12

وی ایس ایس

DDR_ DQ7

DDR_ A5

وی ایس ایس

پی ایف 6

پی جی 10

پی جی 5

وی ڈی ڈی سی پی یو

PE4

PF10 PG15

پی جی 8

پی ایچ 7

PD13

پی بی 2

پی ایف 9

وی ڈی ڈی سی پی یو

وی ایس ایس

وی ڈی ڈی

وی ڈی ڈی سی پی یو

وی ڈی ڈی کور

وی ایس ایس

وی ڈی ڈی

وی ایس ایس

VDDQ_ DDR

وی ایس ایس

وی ڈی ڈی

وی ایس ایس

وی ڈی ڈی کور

وی ایس ایس

وی ڈی ڈی

وی ڈی ڈی کور

VDDQ_ DDR

DDR_ A13

DDR_ A2

DDR_ A9

DDR_ دوبارہ ترتیب دیں۔
N

DDR_ BA2

DDR_ A3

DDR_ A0

DDR_ A7

DDR_ BA0

DDR_ CSN

DDR_ ODT

VSS_ PLL

VDD_ PLL

پی ایچ 11

وی ڈی ڈی سی پی یو

PC15-

VBAT OSC32 PI3

وی ایس ایس

_باہر

PC14-

VSS OSC32 PC13

_IN

وی ڈی ڈی

PE2

پی ایف 4

پی ایچ 6

PI2

وی ڈی ڈی سی پی یو
وی ڈی ڈی کور
وی ایس ایس
وی ڈی ڈی

وی ایس ایس

وی ڈی ڈی کور

وی ایس ایس

وی ڈی ڈی کور

وی ایس ایس

وی ڈی ڈی

وی ڈی ڈی کور

وی ایس ایس

وی ڈی ڈی

وی ڈی ڈی کور

VDDQ_ DDR
وی ایس ایس
VDDQ_ DDR
وی ڈی ڈی کور

VDDQ_ DDR

DDR_WEN

DDR_RASN

وی ایس ایس

DDR_ A10

DDR_ CASN

DDR_ CLKN

VDDQ_ DDR

DDR_ A12

DDR_ CLKP

DDR_ A15

DDR_ A11

DDR_ A14

DDR_CKE

DDR_ A1

پی اے 8

پی ایف 7

PI1

PI0

وی ایس ایس

DDR_ DTO1

DDR_ ATO

DDR_ A8

DDR_ BA1

پی جی 1

پی جی 11

پی ایچ 3

وی ڈی ڈی

وی ایس ایس

وی ڈی ڈی

وی ڈی ڈی کور

وی ایس ایس

وی ڈی ڈی

وی ڈی ڈی کور

وی ایس ایس

VDDQ_ DDR

DDR_ A4

DDR_ ZQ

DDR_ A6

وی ایس ایس

PE6

PH0OSC_IN

پی اے 13

وی ایس ایس

DDR_ VREF

DDR_ DQ10

DDR_ DQ8

وی ایس ایس

PH1OSC_ باہر

VSS_ANA

وی ایس ایس

وی ڈی ڈی

وی ڈی ڈی اے وی ایس ایس اے

پی اے 6

وی ایس ایس

وی ڈی ڈی کور

وی ایس ایس

VDD VDDQ_ CORE DDR

وی ایس ایس

PWR_ آن

DDR_ DQ13

DDR_ DQ9

PD7

وی ڈی ڈی_ اے این اے

پی جی 2

پی اے 7

VREF-

NJ TRST

VDDA1 V1_ REG

وی ایس ایس

PWR_ DDR_ DDR_ LP DQS1P DQS1N

PWR_

پی جی 3

PG12 CPU_ PF13

PC0

PC3 VREF+ PB0

پی اے 3

PE5

وی ڈی ڈی

USB_RREF

پی اے 14

VDD 3V3_ USBHS

VDDA1 V8_ REG

وی ایس ایس

BYPAS S_REG
1V8

پی ایچ 5

DDR_ DQ12

DDR_ DQ11

DDR_ DQM1

پی اے 11

پی ایف 14

پی اے 0

پی اے 2

پی اے 5

پی ایف 11

PC4

پی بی 1

PC1

پی جی 14

این آر ایس ٹی

پی ایف 15

USB_ VSS_

PI6-

یو ایس بی_

PI4-

VDD_

DM2 USBHS BOOT2 DP1 BOOT0 PLL2

پی ایچ 4

DDR_ DQ15

DDR_ DQ14

وی ایس ایس

پی بی 11

پی اے 1

پی ایف 12

پی اے 4

PC5

پی جی 13

PC2

PDR_ آن

USB_ DP2

PI5-

یو ایس بی_

BOOT1 DM1

VSS_ PLL2

پی اے 10

PI7

وی ایس ایس

مندرجہ بالا اعداد و شمار پیکج سب سے اوپر دکھاتا ہے view.

MSv65068V5

DS13875 Rev 5

51/219
97

پن آؤٹ، پن کی تفصیل اور متبادل افعال

STM32MP133C/F

ٹیبل 6. پن آؤٹ ٹیبل میں استعمال کیا جاتا علامات / مخففات

نام

مخفف

تعریف

پن کا نام پن کی قسم
I / O ڈھانچہ
نوٹ متبادل افعال اضافی افعال

جب تک کہ دوسری صورت میں وضاحت نہ کی گئی ہو، ری سیٹ کے دوران اور بعد میں پن کا فنکشن اصل پن کے نام جیسا ہی ہے۔

سپلائی پن

ان پٹ صرف پن

آؤٹ پٹ صرف پن

I/O

ان پٹ/آؤٹ پٹ پن

اینالاگ یا اسپیشل لیول پن

FT(U/D/PD) 5 V برداشت کرنے والا I/O (فکسڈ پل اپ/پل-ڈاؤن/ پروگرام قابل پل-ڈاؤن کے ساتھ)

ڈی ڈی آر

DDR1.5، DDR1.35L، LPDDR1.2/LPDDR3 انٹرفیس کے لیے 3 V، 2 V یا 3 VI/O

ینالاگ سگنل

RST

کمزور پل اپ ریزسٹر کے ساتھ پن کو ری سیٹ کریں۔

_f(1) _a(2) _u(3) _h(4)

FT I/Os I2C FM+ آپشن کے لیے آپشن اینالاگ آپشن (VDDA کی طرف سے I/O کے اینالاگ حصے کے لیے فراہم کردہ) USB آپشن (VDD3V3_USBxx کے ذریعے فراہم کردہ I/O کے USB حصے کے لیے) 1.8V ٹائپ کے لیے تیز رفتار آؤٹ پٹ۔ VDD (SPI، SDMMC، QUADSPI، TRACE کے لیے)

_vh(5)

1.8V ٹائپ کے لیے انتہائی تیز رفتار اختیار۔ VDD (ETH، SPI، SDMMC، QUADSPI، TRACE کے لیے)

جب تک کہ کسی نوٹ کے ذریعہ دوسری صورت میں وضاحت نہ کی گئی ہو، تمام I/Os کو ری سیٹ کے دوران اور بعد میں فلوٹنگ ان پٹ کے طور پر سیٹ کیا جاتا ہے۔

GPIOx_AFR رجسٹروں کے ذریعے منتخب کردہ فنکشنز

پردیی رجسٹروں کے ذریعے براہ راست منتخب/فعال

1. ٹیبل 7 میں متعلقہ I/O ڈھانچے ہیں: FT_f, FT_fh, FT_fvh 2. جدول 7 میں متعلقہ I/O ڈھانچے ہیں: FT_a, FT_ha, FT_vha 3. جدول 7 میں متعلقہ I/O ڈھانچے یہ ہیں: FT_u 4. متعلقہ I/O ڈھانچے FT_7 میں ہیں: FT_h، FT_h کے متعلقہ ڈھانچے FT_fvh، FT_vh، FT_ha، FT_vha 5. جدول 7 میں متعلقہ I/O ڈھانچے ہیں: FT_vh، FT_vha، FT_fvh

52/219

DS13875 Rev 5

STM32MP133C/F

پن آؤٹ، پن کی تفصیل اور متبادل افعال

پن نمبر

جدول 7. STM32MP133C/F بال کی تعریفیں۔

گیند کے افعال

پن کا نام (فنکشن کے بعد
دوبارہ ترتیب دیں)

متبادل افعال

اضافی افعال

LFBGA289 TFBGA289 TFBGA320
پن کی قسم I/O ڈھانچہ
نوٹس

K10 F6 U14 A2 D2 A2 A1 A1 T5 M6 F3 U7
D4 E4 B2
B2 D1 B3 B1 G6 C2
C3 E2 C3 F6 D4 E7 E4 E1 B1
C2 G7 D3
C1 G3 C1

VDDCORE S

–

پی اے 9

I/O FT_h

VSS VDD

–

PE11

I/O FT_vh

پی ایف 5

I/O FT_h

PD3

I/O FT_f

PE14

I/O FT_h

وی ڈی ڈی سی پی یو

–

PD0

I/O FT

پی ایچ 12

I/O FT_fh

پی بی 6

I/O FT_h

–

TIM1_CH2، I2C3_SMBA،

–

DFSDM1_DATIN0، USART1_TX، UART4_TX،

FMC_NWAIT(بوٹ)

–

TIM1_CH2،

USART2_CTS/USART2_NSS،

SAI1_D2،

–

SPI4_MOSI/I2S4_SDO, SAI1_FS_A, USART6_CK,

ETH2_MII_TX_ER،

ETH1_MII_TX_ER،

FMC_D8(بوٹ)/FMC_AD8

–

TRACED12, DFSDM1_CKIN0, I2C1_SMBA, FMC_A5

TIM2_CH1،

–

USART2_CTS/USART2_NSS, DFSDM1_CKOUT, I2C1_SDA,

SAI1_D3, FMC_CLK

TIM1_BKIN، SAI1_D4،

UART8_RTS/UART8_DE،

–

QUADSPI_BK1_NCS،

QUADSPI_BK2_IO2،

FMC_D11(بوٹ)/FMC_AD11

–

SAI1_MCLK_A، SAI1_CK1،

–

FDCAN1_RX،

FMC_D2(بوٹ)/FMC_AD2

USART2_TX، TIM5_CH3،

DFSDM1_CKIN1, I2C3_SCL،

–

SPI5_MOSI، SAI1_SCK_A، QUADSPI_BK2_IO2،

SAI1_CK2، ETH1_MII_CRS،

FMC_A6

TRACED6، TIM16_CH1N،

TIM4_CH1، TIM8_CH1،

–

USART1_TX، SAI1_CK2، QUADSPI_BK1_NCS،

ETH2_MDIO، FMC_NE3،

HDP6۔

–
–
–
TAMP_IN6 -
–
–

DS13875 Rev 5

53/219
97

پن آؤٹ، پن کی تفصیل اور متبادل افعال

STM32MP133C/F

پن نمبر

ٹیبل 7. STM32MP133C/F بال کی تعریفیں (جاری ہے)

گیند کے افعال

پن کا نام (فنکشن کے بعد
دوبارہ ترتیب دیں)

متبادل افعال

اضافی افعال

LFBGA289 TFBGA289 TFBGA320
پن کی قسم I/O ڈھانچہ
نوٹس

A17 A17 T17 M7 – J13 D2 G9 D2 F5 F1 E3 D1 G4 D1
E3 F2 F4 F8 D6 E10 F4 G2 E2 C8 B8 T21 E2 G1 F3
E1 G5 F2 G5 H3 F1 M8 – M5

VSS VDD PD6 PH8 PB8
PA12 VDDCPU
PH2 VSS PD11
PG9 PF8 VDD

–

I/O FT

I/O FT_fh

I/O FT_f

I/O FT_h

–

I/O FT_h

–

I/O FT_h

I/O FT_f

I/O FT_h

–

TIM16_CH1N, SAI1_D1, SAI1_SD_A, UART4_TX(بوٹ)

TRACED9، TIM5_ETR،

–

USART2_RX، I2C3_SDA،

FMC_A8، HDP2

TIM16_CH1، TIM4_CH3،

I2C1_SCL، I2C3_SCL،

–

DFSDM1_DATIN1،

UART4_RX، SAI1_D1،

FMC_D13(بوٹ)/FMC_AD13

TIM1_ETR، SAI2_MCLK_A،

USART1_RTS/USART1_DE،

–

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV، FMC_A7

–

LPTIM1_IN2, UART7_TX،

QUADSPI_BK2_IO0 (بوٹ)،

–

ETH2_MII_CRS،

ETH1_MII_CRS, FMC_NE4,

ETH2_RGMII_CLK125

–

LPTIM2_IN2, I2C4_SMBA،

USART3_CTS/USART3_NSS،

SPDIFRX_IN0،

–

QUADSPI_BK1_IO2،

ETH2_RGMII_CLK125،

FMC_CLE(بوٹ)/FMC_A16،

UART7_RX

DBTRGO، I2C2_SDA،

–

USART6_RX، SPDIFRX_IN3، FDCAN1_RX، FMC_NE2،

FMC_NCE(بوٹ)

TIM16_CH1N، TIM4_CH3،

–

TIM8_CH3, SAI1_SCK_B, USART6_TX, TIM13_CH1,

QUADSPI_BK1_IO0 (بوٹ)

–

–
–
WKUP1
–

54/219

DS13875 Rev 5

STM32MP133C/F

پن آؤٹ، پن کی تفصیل اور متبادل افعال

پن نمبر

ٹیبل 7. STM32MP133C/F بال کی تعریفیں (جاری ہے)

گیند کے افعال

پن کا نام (فنکشن کے بعد
دوبارہ ترتیب دیں)

متبادل افعال

اضافی افعال

LFBGA289 TFBGA289 TFBGA320
پن کی قسم I/O ڈھانچہ
نوٹس

F3 J3 H5
F9 D8 G5 F2 H1 G3 G4 G8 H4
F1 H2 G2 D3 B14 U5 G3 K2 H3 H8 F10 G2 L1 G1 D12 C5 U6 M9 K4 N7 G1 H9 J5

پی جی 8

I/O FT_h

VDDCPU PG5

–

I/O FT_h

پی جی 15

I/O FT_h

پی جی 10

I/O FT_h

وی ایس ایس

–

پی ایف 10

I/O FT_h

VDDCORE S

–

پی ایف 6

I/O FT_vh

VSS VDD

–

پی ایف 9

I/O FT_h

TIM2_CH1، TIM8_ETR،

SPI5_MISO، SAI1_MCLK_B،

USART3_RTS/USART3_DE،

–

SPDIFRX_IN2،

QUADSPI_BK2_IO2،

QUADSPI_BK1_IO3،

FMC_NE2، ETH2_CLK

–

TIM17_CH1، ETH2_MDC، FMC_A15

USART6_CTS/USART6_NSS،

–

UART7_CTS، QUADSPI_BK1_IO1،

ETH2_PHY_INTN

SPI5_SCK، SAI1_SD_B،

–

UART8_CTS، FDCAN1_TX، QUADSPI_BK2_IO1 (بوٹ)،

FMC_NE3

–

TIM16_BKIN, SAI1_D3, TIM8_BKIN, SPI5_NSS, – USART6_RTS/USART6_DE, UART7_RTS/UART7_DE،
QUADSPI_CLK(بوٹ)

–

TIM16_CH1، SPI5_NSS،

UART7_RX(بوٹ)،

–

QUADSPI_BK1_IO2, ETH2_MII_TX_EN/ETH2_

RGMII_TX_CTL/ETH2_RMII_

TX_EN

–

TIM17_CH1N، TIM1_CH1،

DFSDM1_CKIN3، SAI1_D4،

–

UART7_CTS، UART8_RX، TIM14_CH1،

QUADSPI_BK1_IO1 (بوٹ)،

QUADSPI_BK2_IO3، FMC_A9

TAMP_IN4
–
TAMP_IN1 -

DS13875 Rev 5

55/219
97

پن آؤٹ، پن کی تفصیل اور متبادل افعال

STM32MP133C/F

پن نمبر

ٹیبل 7. STM32MP133C/F بال کی تعریفیں (جاری ہے)

گیند کے افعال

پن کا نام (فنکشن کے بعد
دوبارہ ترتیب دیں)

متبادل افعال

اضافی افعال

LFBGA289 TFBGA289 TFBGA320
پن کی قسم I/O ڈھانچہ
نوٹس

H5 K1 H2 H6 E5 G7 H4 K3 J3 E5 D13 U11 H3 L3 J1
H1 H7 K3
J1 N1 J2 J5 J1 K2 J4 J2 K1 H2 H8 L4 K4 M3 M3

PE4 VDDCPU
PB2 VSS PH7
پی ایچ 11
PD13 VDD_PLL VSS_PLL
PI3 PC13

I/O FT_h

–

I/O FT_h

–

I/O FT_fh

I/O FT_h

–

I/O FT

SPI5_MISO، SAI1_D2،

DFSDM1_DATIN3،

TIM15_CH1N، I2S_CKIN،

–

SAI1_FS_A, UART7_RTS/UART7_DE،

–

UART8_TX،

QUADSPI_BK2_NCS،

FMC_NCE2, FMC_A25

–

RTC_OUT2، SAI1_D1،

I2S_CKIN، SAI1_SD_A،

–

UART4_RX،

QUADSPI_BK1_NCS(بوٹ)،

ETH2_MDIO، FMC_A6

TAMP_IN7

–

SAI2_FS_B, I2C3_SDA،

SPI5_SCK،

–

QUADSPI_BK2_IO3، ETH2_MII_TX_CLK،

–

ETH1_MII_TX_CLK،

QUADSPI_BK1_IO3

SPI5_NSS، TIM5_CH2،

SAI2_SD_A،

SPI2_NSS/I2S2_WS،

–

I2C4_SCL, USART6_RX, QUADSPI_BK2_IO0,

–

ETH2_MII_RX_CLK/ETH2_

RGMII_RX_CLK/ETH2_RMII_

REF_CLK, FMC_A12

LPTIM2_ETR، TIM4_CH2،

TIM8_CH2، SAI1_CK1،

–

SAI1_MCLK_A, USART1_RX, QUADSPI_BK1_IO3،

–

QUADSPI_BK2_IO2،

FMC_A18

–

(1)

SPDIFRX_IN3،

TAMP_IN4/TAMP_

ETH1_MII_RX_ER

آؤٹ 5، ڈبلیو کے یو پی 2

RTC_OUT1/RTC_TS/

(1)

–

RTC_LSCO، TAMP_IN1/TAMP_

آؤٹ 2، ڈبلیو کے یو پی 3

56/219

DS13875 Rev 5

STM32MP133C/F

پن آؤٹ، پن کی تفصیل اور متبادل افعال

پن نمبر

ٹیبل 7. STM32MP133C/F بال کی تعریفیں (جاری ہے)

گیند کے افعال

پن کا نام (فنکشن کے بعد
دوبارہ ترتیب دیں)

متبادل افعال

اضافی افعال

LFBGA289 TFBGA289 TFBGA320
پن کی قسم I/O ڈھانچہ
نوٹس

J3 J4 N5

PI2

I/O FT

(1)

SPDIFRX_IN2

TAMP_IN3/TAMP_ آؤٹ 4، ڈبلیو کے یو پی 5

K5 N4 P4

PI1

I/O FT

(1)

SPDIFRX_IN1

RTC_OUT2/RTC_ LSCO،
TAMP_IN2/TAMP_ آؤٹ 3، ڈبلیو کے یو پی 4

F13 L2 U13

وی ایس ایس

–

J2 J5 L2

وی بی اے ٹی

–

L4 N3 P5

PI0

I/O FT

(1)

SPDIFRX_IN0

TAMP_IN8/TAMP_ آؤٹ 1

K2 M2

PC15OSC32_OUT

I/O

(1)

–

OSC32_OUT۔

F15 N2 U16

وی ایس ایس

–

K1 M1 M2

PC14OSC32_IN

I/O

(1)

–

OSC32)

G7 E3 V16

وی ایس ایس

–

H9 K6 N15 VDDCORE S

–

M10 M4 N9

وی ڈی ڈی

–

G8 E6 W16

وی ایس ایس

–

USART2_RX،

L2 P3 N2

پی ایف 4

I/O FT_h

–

ETH2_MII_RXD0/ETH2_ RGMII_RXD0/ETH2_RMII_

–

RXD0, FMC_A4

MCO1, SAI2_MCLK_A،

TIM8_BKIN2، I2C4_SDA،

SPI5_MISO، SAI2_CK1،

M2 J8 P2

پی اے 8

I/O FT_fh -

USART1_CK, SPI2_MOSI/I2S2_SDO،

–

OTG_HS_SOF،

ETH2_MII_RXD3/ETH2_

RGMII_RXD3, FMC_A21

TRACECLK، TIM2_ETR،

I2C4_SCL، SPI5_MOSI،

SAI1_FS_B،

L1 T1 N1

PE2

I/O FT_fh

–

USART6_RTS/USART6_DE، SPDIFRX_IN1،

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, FMC_A23

DS13875 Rev 5

57/219
97

پن آؤٹ، پن کی تفصیل اور متبادل افعال

STM32MP133C/F

پن نمبر

ٹیبل 7. STM32MP133C/F بال کی تعریفیں (جاری ہے)

گیند کے افعال

پن کا نام (فنکشن کے بعد
دوبارہ ترتیب دیں)

متبادل افعال

اضافی افعال

LFBGA289 TFBGA289 TFBGA320
پن کی قسم I/O ڈھانچہ
نوٹس

M1 J7 P3

پی ایف 7

I/O FT_vh -

M3 R1 R2

پی جی 11

I/O FT_vh -

L3 J6 N3

پی ایچ 6

I/O FT_fh -

N2 P4 R1

پی جی 1

I/O FT_vh -

M11 - N12

وی ڈی ڈی

–

N1 R2 T2

PE6

I/O FT_vh -

P1 P1 T3 PH0-OSC_IN I/O FT

–

G9 U1 N11

وی ایس ایس

–

P2 P2 U2 PH1-OSC_OUT I/O FT

–

R2 T2 R3

پی ایچ 3

I/O FT_fh -

M5 L5 U3 VSS_ANA S

–

TIM17_CH1، UART7_TX(بوٹ)،
UART4_CTS, ETH1_RGMII_CLK125, ETH2_MII_TXD0/ETH2_ RGMII_TXD0/ETH2_RMII_
TXD0, FMC_A18
SAI2_D3, I2S2_MCK, USART3_TX, UART4_TX, ETH2_MII_TXD1/ETH2_ RGMII_TXD1/ETH2_RMII_
TXD1, FMC_A24
TIM12_CH1, USART2_CK, I2C5_SDA,
SPI2_SCK/I2S2_CK, QUADSPI_BK1_IO2,
ETH1_PHY_INTN, ETH1_MII_RX_ER, ETH2_MII_RXD2/ETH2_
RGMII_RXD2، QUADSPI_BK1_NCS
LPTIM1_ETR, TIM4_ETR, SAI2_FS_A, I2C2_SMBA,
SPI2_MISO/I2S2_SDI, SAI2_D2, FDCAN2_TX, ETH2_MII_TXD2/ETH2_ RGMII_TXD2, FMC_NBL0
–
MCO2, TIM1_BKIN2, SAI2_SCK_B, TIM15_CH2, I2C3_SMBA, SAI1_SCK_B, UART4_RTS/UART4_DE،
ETH2_MII_TXD3/ETH2_ RGMII_TXD3, FMC_A22
–
–
–
I2C3_SCL, SPI5_MOSI, QUADSPI_BK2_IO1, ETH1_MII_COL, ETH2_MII_COL, QUADSPI_BK1_IO0
–

–
–
–
OSC_IN OSC_OUT -

58/219

DS13875 Rev 5

STM32MP133C/F

پن آؤٹ، پن کی تفصیل اور متبادل افعال

پن نمبر

ٹیبل 7. STM32MP133C/F بال کی تعریفیں (جاری ہے)

گیند کے افعال

پن کا نام (فنکشن کے بعد
دوبارہ ترتیب دیں)

متبادل افعال

اضافی افعال

LFBGA289 TFBGA289 TFBGA320
پن کی قسم I/O ڈھانچہ
نوٹس

L5 U2 W1

پی جی 3

I/O FT_fvh -

TIM8_BKIN2, I2C2_SDA, SAI2_SD_B, FDCAN2_RX, ETH2_RGMII_GTX_CLK،
ETH1_MDIO، FMC_A13

M4 L4 V2 VDD_ANA S

–

R1 U3 V3

پی جی 2

I/O FT

–

MCO2, TIM8_BKIN, SAI2_MCLK_B, ETH1_MDC

T1 L6 W2

پی جی 12

I/O FT

LPTIM1_IN1, SAI2_SCK_A،

SAI2_CK2،

USART6_RTS/USART6_DE،

USART3_CTS،

–

ETH2_PHY_INTN،

ETH1_PHY_INTN،

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV

F7 P6 R5

وی ڈی ڈی

–

G10 E8 T1

وی ایس ایس

–

N3 R3 V1

MCO1، USART2_CK،

I2C2_SCL، I2C3_SDA،

SPDIFRX_IN0،

PD7

I/O FT_fh

–

ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_

REF_CLK،

QUADSPI_BK1_IO2،

FMC_NE1

P3 K7 T4

پی اے 13

I/O FT

–

DBTRGO, DBTRGI, MCO1, UART4_TX

R3 R4 W3 PWR_CPU_ON O FT

–

T2 N5 Y1

پی اے 11

I/O FT_f

TIM1_CH4، I2C5_SCL،

SPI2_NSS/I2S2_WS،

USART1_CTS/USART1_NSS،

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1، ETH1_CLK،

ETH2_CLK

N5 M6 AA2

پی بی 11

TIM2_CH4، LPTIM1_OUT،

I2C5_SMBA، USART3_RX،

I/O FT_vh -

ETH1_MII_TX_EN/ETH1_

RGMII_TX_CTL/ETH1_RMII_

TX_EN

–
–
–
بوٹ فیل -
–

DS13875 Rev 5

59/219
97

پن آؤٹ، پن کی تفصیل اور متبادل افعال

STM32MP133C/F

پن نمبر

ٹیبل 7. STM32MP133C/F بال کی تعریفیں (جاری ہے)

گیند کے افعال

پن کا نام (فنکشن کے بعد
دوبارہ ترتیب دیں)

متبادل افعال

اضافی افعال

LFBGA289 TFBGA289 TFBGA320
پن کی قسم I/O ڈھانچہ
نوٹس

P4 U4

PF14(JTCK/SW CLK)

I/O

(2)

U3 L7 Y3

پی اے 0

I/O FT_a -

JTCK/SWCLK
TIM2_CH1, TIM5_CH1, TIM8_ETR, TIM15_BKIN, SAI1_SD_B, UART5_TX،
ETH1_MII_CRS، ETH2_MII_CRS

N6 T3 W4

پی ایف 13

TIM2_ETR، SAI1_MCLK_B،

I/O FT_a -

DFSDM1_DATIN3،

USART2_TX، UART5_RX

G11 E10 P7

F10 -

–

R4 K8 AA3

P5 R5 Y4 U4 M7 Y5

VSS VDD PA1
پی اے 2
پی اے 5

–

I/O FT_a

I/O FT_a I/O FT_a

–

TIM2_CH2, TIM5_CH2, LPTIM3_OUT, TIM15_CH1N,
DFSDM1_CKIN0، – USART2_RTS/USART2_DE،
ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_
REF_CLK

TIM2_CH3، TIM5_CH3، – LPTIM4_OUT، TIM15_CH1،
USART2_TX، ETH1_MDIO

TIM2_CH1/TIM2_ETR،

USART2_CK، TIM8_CH1N،

–

SAI1_D1, SPI1_NSS/I2S1_WS,

SAI1_SD_A، ETH1_PPS_OUT،

ETH2_PPS_OUT

T3 T4 W5

SAI1_SCK_A، SAI1_CK2،

PC0

I/O FT_ha -

I2S1_MCK, SPI1_MOSI/I2S1_SDO,

USART1_TX

T4 J9 AA4
R6 U6 W7 P7 U5 U8 P6 T6 V8

پی ایف 12

I/O FT_vha -

VREF+

–

وی ڈی ڈی اے

–

VREF-

–

SPI1_NSS/I2S1_WS, SAI1_SD_A, UART4_TX,
ETH1_MII_TX_ER، ETH1_RGMII_CLK125
–
–
–

–
ADC1_INP7, ADC1_INN3, ADC2_INP7, ADC2_INN3 ADC1_INP11, ADC1_INN10, ADC2_INP11, ADC2_INN10
–
ADC1_INP3، ADC2_INP3
ADC1_INP1، ADC2_INP1
ADC1_INP2
ADC1_INP0، ADC1_INN1، ADC2_INP0، ADC2_INN1، TAMP_IN3
ADC1_INP6، ADC1_INN2
–

60/219

DS13875 Rev 5

ایس ٹی ایم 3

دستاویزات / وسائل

STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU [پی ڈی ایف] یوزر گائیڈ
STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU, STM32MP133C, F 32-bit Arm Cortex-A7 1GHz MPU, Arm Cortex-A7 1GHz MPU, 1GHz, MPU

حوالہ جات

صارف دستی

STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU

وضاحتیں

آرم کورٹیکس-اے 7 سب سسٹم

یادیں

ڈی ڈی آر کنٹرولر

اکثر پوچھے گئے سوالات

دستاویزات / وسائل

حوالہ جات

ایک تبصرہ چھوڑیں۔

جواب منسوخ کریں۔