STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 MPU 1GHz

Vipimo

• Msingi: Arm Cortex-A7
• Kumbukumbu: SDRAM ya Nje, SRAM Iliyopachikwa
• Basi la Data: kiolesura cha 16-bit sambamba
• Usalama/Usalama: Weka Upya na Usimamizi wa Nguvu, LPLV-Stop2, Hali ya Kusubiri
• Kifurushi: LFBGA, TFBGA chenye kiwango kidogo cha lami 0.5 mm
• Usimamizi wa Saa
• Ingizo/Matokeo ya Madhumuni ya Jumla
• Unganisha Matrix
• Vidhibiti 4 vya DMA
• Viungo vya Mawasiliano: Hadi 29
• Viungo vya Analogi: 6
• Vipima muda: Hadi 24, Walinzi: 2
• Kuongeza kasi ya vifaa
• Hali ya Utatuzi
• Fuse: 3072-bit ikijumuisha kitambulisho cha kipekee na HUK kwa vitufe vya AES 256
• ECOPACK2 inatii

Mfumo mdogo wa Arm Cortex-A7

Mfumo mdogo wa Arm Cortex-A7 wa STM32MP133C/F hutoa...

Kumbukumbu

Kifaa kinajumuisha SDRAM ya Nje na SRAM Iliyopachikwa kwa hifadhi ya data...

Kidhibiti cha DDR

Kidhibiti cha DDR3/DDR3L/LPDDR2/LPDDR3 hudhibiti ufikiaji wa kumbukumbu...

Usimamizi wa Ugavi wa Nguvu
Mpango wa usambazaji wa umeme na msimamizi huhakikisha uwasilishaji wa umeme thabiti…

Usimamizi wa Saa
RCC inashughulikia usambazaji wa saa na usanidi…

Ingizo/Matokeo ya Madhumuni ya Jumla (GPIOs)
GPIOs hutoa uwezo wa kiolesura kwa vifaa vya nje…

Kidhibiti cha Ulinzi cha TrustZone
ETZPC huongeza usalama wa mfumo kwa kudhibiti haki za ufikiaji…

Matrix ya Muunganisho wa Basi
Matrix huwezesha uhamishaji wa data kati ya moduli tofauti…

Maswali Yanayoulizwa Mara kwa Mara

Swali: Ni idadi gani ya juu zaidi ya vifaa vya mawasiliano vinavyotumika?
A: STM32MP133C/F inaweza kutumia hadi vifaa 29 vya mawasiliano.

Swali: Je, vifaa vya pembeni vya analogi vingapi vinapatikana?
A: Kifaa hutoa vifaa 6 vya pembeni vya analogi kwa kazi mbalimbali za analogi.

"`

STM32MP133C STM32MP133F

Arm® Cortex®-A7 hadi GHz 1, 2×ETH, 2×CAN FD, 2×ADC, vipima muda 24, sauti, crypto na adv. usalama
Karatasi ya data - data ya uzalishaji

Vipengele
Inajumuisha teknolojia ya hakimiliki ya hali ya juu ya ST
Msingi
· 32-bit Arm® Cortex®-A7 L1 32-Kbyte I / 32-Kbyte D 128-Kbyte kiwango cha 2 cha kache ya Arm® NEONTM na Arm® TrustZone®

Kumbukumbu
· Kumbukumbu ya DDR ya Nje hadi Gbyte 1 hadi LPDDR2/LPDDR3-1066 16-bit hadi DDR3/DDR3L-1066 16-bit
· Kbaiti 168 za SRAM ya ndani: 128 Kbaiti za AXI SYSRAM + 32 Kbaiti za AHB SRAM na Kbytes 8 za SRAM katika kikoa cha Hifadhi Nakala
· Kiolesura cha kumbukumbu cha Dual Quad-SPI · Kidhibiti cha kumbukumbu cha nje kinachonyumbulika na hadi
basi ya data ya biti 16: kiolesura sambamba cha kuunganisha kumbukumbu za IC za nje na SLC NAND na hadi 8-bit ECC
Usalama/usalama
· Boot salama, TrustZone® peripherals, 12 xtamppini zinazojumuisha 5 x amilifu tampers
· Joto, voltage, mzunguko na ufuatiliaji wa 32 kHz
Weka upya na usimamizi wa nguvu
· 1.71 V hadi 3.6 Ugavi wa VI/Os (I/Os 5 zinazostahimili V) · POR, PDR, PVD na BOR · On-chip LDOs (USB 1.8 V, 1.1 V) · Kidhibiti chelezo (~0.9 V) · Vihisi joto la ndani · Njia zenye nguvu kidogo: Sleep, LPStop, LPStop
LPLV-Stop2 na Standby

LFBGA

TFBGA

LFBGA289 (14 × 14mm) Lami 0.8 mm

TFBGA289 (9 × 9 mm) TFBGA320 (11 × 11 mm)
min lami 0.5 mm

· Ubakizaji wa DDR katika Hali ya Kusubiri · Vidhibiti vya chipu shirikishi cha PMIC

Usimamizi wa saa
· Visisitizo vya ndani: kisilata ya 64 MHz HSI, kisilata ya 4 MHz CSI, 32 kHz oscillator ya LSI
· Viingilizi vya nje: 8-48 MHz HSE oscillator, 32.768 kHz LSE oscillator
· 4 × PLL zilizo na hali ya sehemu

Ingizo/matokeo ya madhumuni ya jumla
· Hadi bandari 135 salama za I/O zenye uwezo wa kukatiza
· Hadi kuamka 6

Unganisha matrix
· Uunganisho wa mabasi 2 ya 64-bit Arm® AMBA® AXI, hadi 266 MHz 32-bit unganisho la Arm® AMBA® AHB, hadi 209 MHz

Vidhibiti 4 vya DMA vya kupakua CPU
· Chaneli 56 halisi kwa jumla
· 1 x kidhibiti cha ufikiaji wa kumbukumbu ya moja kwa moja cha madhumuni ya jumla ya kasi ya juu (MDMA)
· 3 × DMA za bandari mbili zilizo na FIFO na ombi uwezo wa kipanga njia kwa usimamizi bora wa pembeni

Septemba 2024
Hii ni habari juu ya bidhaa katika uzalishaji kamili.

Uchunguzi wa DS13875

1/219
www.st.com

STM32MP133C/F

Hadi vifaa 29 vya mawasiliano
· 5 × I2C FM+ (1 Mbit/s, SMBus/PMBusTM) · 4 x UART + 4 x USART (12.5 Mbit/s,
Kiolesura cha ISO7816, LIN, IrDA, SPI) · 5 × SPI (50 Mbit/s, ikijumuisha 4 zenye duplex kamili
Usahihi wa darasa la sauti la I2S kupitia sauti ya ndani PLL au saa ya nje)(+2 QUADSPI + 4 pamoja na USART) · 2 × SAI (sauti ya stereo: I2S, PDM, SPDIF Tx) · SPDIF Rx yenye pembejeo 4 · 2 × SDMMC hadi biti 8 (SD/e · MMCle TM/SDIO inayounga mkono × CAN itifaki ya CAN × AN2) · SPDIF Rx Sevashi ya USB 2 ya kasi ya juu au Sevashi 2.0 × USB 1 ya kasi ya juu

+ 1 × USB 2.0 ya kasi ya juu ya OTG kwa wakati mmoja · 2 x Ethernet MAC/GMAC IEEE 1588v2 maunzi, MII/RMII/RGMII
6 vifaa vya pembeni vya analogi
· 2 × ADC zenye upeo wa biti 12. azimio hadi 5 Ms
· Kihisi joto 1 x · 1 x kichujio cha dijiti cha moduli ya sigma-delta
(DFSDM) yenye chaneli 4 na vichujio 2 · Marejeleo ya ndani au nje ya ADC VREF+
Hadi vipima muda 24 na walinzi 2
· Vipima muda vya 2 × 32-bit na hadi 4 IC/OC/PWM au kihesabu cha mpigo na pembejeo ya kisimbaji cha quadrature (ya nyongeza)
· Vipima muda vya juu vya biti 2 × 16 · vipima muda vya madhumuni ya jumla 10 × 16-bit (pamoja na
Vipima muda 2 vya kimsingi bila PWM) · vipima muda vya 5 × 16-bit vya nishati ya chini · Linda RTC kwa usahihi wa sekunde ndogo na
Kalenda ya maunzi · Vipima muda 4 vya mfumo wa Cortex®-A7 (salama,
zisizo salama, pepe, hypervisor) · 2 × walinzi wa kujitegemea
Kuongeza kasi ya vifaa
· AES 128, 192, 256 DES/TDES

2 (inayojitegemea, salama inayojitegemea) 5 (2 inayolindwa) 4 5 (3 salama)
4 + 4 (pamoja na USART 2 inayoweza kulindwa), zingine zinaweza kuwa chanzo cha buti
2 (hadi chaneli 4 za sauti), na I2S master/slave, pembejeo ya PCM, bandari 2 za SPDIF-TX
HSPHY iliyopachikwa na BCD Iliyopachikwa HS PHY na BCD (inayolindwa), inaweza kuwa chanzo cha boot.
2 × HS imeshirikiwa kati ya Seva na OTG 4 pembejeo

2 (1 × TTCAN), urekebishaji wa saa, 10 Kbyte bafa 2 iliyoshirikiwa (biti 8 + 8) (inaweza kulindwa), e·MMC au SD inaweza kuwa chanzo cha kuwasha 2 ugavi wa umeme unaojitegemea kwa violesura vya kadi ya SD
1 (dual-quad) (inayoweza kulindwa), inaweza kuwa chanzo cha buti

–
–
Boot
–
Boot
Boot Boot
(1)

Anwani/data sambamba 8/16-bit FMC Sambamba AD-mux 8/16-bit
NAND 8/16-bit 10/100M/Gigabit Ethernet DMA Cryptography
Fusi za jenereta za nambari nasibu za Hash True (zinaweza kupangwa mara moja)

4 × CS, hadi 4 × 64 Mbyte
Ndiyo, 2× CS, SLC, BCH4/8, inaweza kuwa chanzo cha buti 2 x (MII, RMI, RGMII) na PTP na EEE (inayoweza kulindwa)
Matukio 3 (1 salama), MDMA PKA ya idhaa 33 (iliyo na ulinzi wa DPA), DES, TDES, AES (pamoja na ulinzi wa DPA)
(zote zinaweza kulindwa) SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3, HMAC
(inalindwa) True-RNG (inayolindwa) 3072 biti zinazofaa (salama, biti 1280 zinapatikana kwa mtumiaji)

–
Boot -
–

16/219

Uchunguzi wa DS13875

STM32MP133C/F

Maelezo

Jedwali 1. Vipengele vya STM32MP133C/F na hesabu za pembeni (zinaendelea)

STM32MP133CAE STM32MP133FAE STM32MP133CAG STM32MP133FAG STM32MP133CAF STM32MP133FAF Nyinginezo

Vipengele

LFBGA289

TFBGA289

TFBGA320

GPIO zilizo na usumbufu (jumla ya hesabu)

135(2)

Pini za Kuamsha za GPIO zinazoweza usalama

Wote
6

Tamper pini (hai tamper)

12 (5)

DFSDM Hadi 12-bit ADC iliyosawazishwa

Vituo 4 vya kuingiza vilivyo na vichungi 2

–

2(3) (hadi Msps 5 kwa biti 12 kila moja) (inaweza kulindwa)

ADC1: vituo 19 ikijumuisha 1x ya ndani, chaneli 18 zinazopatikana

Chaneli 12 za ADC kwa jumla (4)

mtumiaji ikiwa ni pamoja na 8x tofauti

–

ADC2: vituo 18 ikijumuisha 6x ya ndani, chaneli 12 zinazopatikana

mtumiaji ikiwa ni pamoja na 6x tofauti

Pini ya kuingiza ya ndani ya ADC VREF VREF+

1.65 V, 1.8 V, 2.048 V, 2.5 V au VREF+ ingizo -
Ndiyo

1. QUADSPI inaweza kuwasha kutoka kwa GPIO maalum au kutumia baadhi ya GPIO za kuwasha za FMC Nand8 (PD4, PD1, PD5, PE9, PD11, PD15 (angalia Jedwali la 7: ufafanuzi wa mpira wa STM32MP133C/F).
2. Jumla ya hesabu hii ya GPIO inajumuisha J nneTAG GPIO na GPIO tatu za BOOT zilizo na matumizi machache (zinaweza kupingana na muunganisho wa kifaa cha nje wakati wa kuchanganua mipaka au kuwasha).
3. Wakati ADC zote mbili zinatumiwa, saa ya kernel inapaswa kuwa sawa kwa ADC zote mbili na viambishi vya awali vya ADC vilivyopachikwa haviwezi kutumika.
4. Zaidi ya hayo, pia kuna chaneli za ndani: – ADC1 chaneli ya ndani: VREFINT – ADC2 chaneli za ndani: joto, volkeno ya ndani.tage rejeleo, VDDCORE, VDDCPU, VDDQ_DDR, VBAT / 4.

Uchunguzi wa DS13875

17/219
48

Maelezo 18/219

STM32MP133C/F

Kielelezo 1. Mchoro wa kuzuia STM32MP133C/F

Vifaa vya IC

@VDDA

HSI

AXIM: Muunganisho wa Arm 64-bit AXI (266 MHz) T

@VDDCPU

GIC

T

Cortex-A7 CPU 650/1000 MHz + MMU + FPU + NEONT

32K D$

32K I $

CNT (kipima saa) T

ETM

T

2561K2B8LK2B$L+2$SCU T
Async

128 bits

TT

CSI

LSI

Muda wa utatuziamp

jenereta TSGEN

T

DAP
(JTAG/SWD)

SYSRAM 128KB

ROM 128 KB

38

2 x ETH MAC
10/100/1000 (hakuna GMII)

FIFO

TT

T

BKPSRAM 8KB

T

RNG

T

HASH

16b PHY

DDRCTRL 58
LPDDR2/3, DDR3/3L

Async

T

CRYP

T

SAES

DDRMCE T TZC T

DDRPHYC
T

13

DLY

8b QUADSPI (mbili) T

37

16b

FMC

T

CRC

T

DLYBSD1

(Udhibiti wa DLY wa SDMMC1)

T

DLYBSD2

(Udhibiti wa DLY wa SDMMC2)

T

DLYBQS

(Udhibiti wa QUADSPI DLY)

FIFO FIFO

DLY DLY

14 8b SDMMC1 T 14 8b SDMMC2 T

PHY

2

USBH

2

(Mpangishi 2xHS)

PLLUSB

FIFO

T

PKA

FIFO

T MDMA njia 32

AXIMC TT

17 16b Fuatilia bandari

ETZPC

T

IWDG1

T

@VBAT

BSEC

T

Fusi za OTP

@VDDA

2

RTC / AWU

T

12

TAMP / Rekodi za nakala T

@VBAT

2

LSE (32kHz XTAL)

T

Muda wa mfumo STGENC

kizazi

STGENR

USBPHYC
(Udhibiti wa USB 2 x PHY)
IWDG2

@VBAT

@VDDA

1

VREFBUF

T

4

16b LPTIM2

T

1

16b LPTIM3

T

1

16b LPTIM4

1

16b LPTIM5

3

pini za BOOT

SYSCFG

T

8

8b

HDP

10 16b TIM1/PWM 10 16b TIM8/PWM

13

SAI1

13

SAI2

9

4ch DFSDM

Buffer 10 KB CCU

4

FDCAN1

4

FDCAN2

FIFO FIFO
APB2 (MHz 100)

8 KB FIFO
APB5 (100MHz)

APB3 (MHz 100)

APB4

async AHB2APB

SRAM1 16KB T SRAM2 8KB T SRAM3 8KB T

AHB2APB

DMA1
8 mikondo
DMAMUX1
DMA2
8 mikondo

DMAMUX2

DMA3
8 mikondo

T

PMB (kifuatilia mchakato)
DTS (sensa ya joto ya dijiti)

Voltage vidhibiti

@VDDA

Usimamizi wa ugavi

FIFO

FIFO

FIFO

2 × 2 Matrix
AHB2APB

64 bits AXI

64bits AXI bwana

Biti 32 AHB 32 biti AHB bwana

32 bits APB

Ulinzi wa usalama wa T TrustZone

AHB2APB

APB2 (MHz 100)

APB1 (MHz 100)
FIFO FIFO FIFO FIFO FIFO

MLAHB: Arm 32-bit mabasi mengi ya AHB (209 MHz)
APB6
FIFO FIFO FIFO FIFO

@VBAT
T
FIFO

HSE (XTAL)

2

PLL1/2/3/4

T

RCC

5

T PWR

9

T

EXTI

16 baadaye

176

T

USBO

(OTG HS)

PHY

2

T

12b ADC1

18

T

12b ADC2

18

T

GPIOA

16b

16

T

GPIOB

16b

16

T

GPIOC

16b

16

T

GPIOD

16b

16

T

GPIOE

16b

16

T

GPIOF

16b

16

T

GPIOG 16b 16

T

GPIOH

16b

15

T

GPIOI

16b

8

AHB2APB

T

Jumla ya kura: 1 |

Smartcard IrDA

5

T

Jumla ya kura: 2 |

Smartcard IrDA

5

T

SPI4/I2S4

5

T

SPI5

4

T

I2C3/SMBUS

3

T

I2C4/SMBUS

3

T

I2C5/SMBUS

3

Kichujio cha Kichujio

T

TIM12

16b

2

T

TIM13

16b

1

T

TIM14

16b

1

T

TIM15

16b

4

T

TIM16

16b

3

T

TIM17

16b

3

TIM2 TIM3 TIM4

32b

5

16b

5

16b

5

TIM5 TIM6 TIM7

32b

5

16b

16b

LPTIM1 16b

4

Jumla ya kura: 3 |

Smartcard IrDA

5

UART4

4

UART5

4

UART7

4

UART8

4

Kichungi Kichungi

I2C1/SMBUS

3

I2C2/SMBUS

3

SPI2/I2S2

5

SPI3/I2S3

5

Jumla ya kura: 6 |

Smartcard IrDA

5

SPI1/I2S1

5

FIFO FIFO

FIFO FIFO

MSv67509V2

Uchunguzi wa DS13875

STM32MP133C/F

3

Kazi juuview

Kazi juuview

3.1
3.1.1
3.1.2

Mfumo mdogo wa Arm Cortex-A7
Vipengele
· Usanifu wa ARMv7-A · akiba ya maagizo ya 32-Kbyte L1 · akiba ya data ya 32-Kbyte L1 · kashe ya 128-Kbyte level2 · Seti ya maagizo ya Arm + Thumb®-2 · Teknolojia ya usalama ya Arm TrustZone · Arm NEON advanced SIMD · DSP na SIMD viendelezi · VFPv4 Embedded virtual tracepoint · VFPv160 Embedded virtual tracepoint · Kidhibiti jumuishi cha kukatiza kwa jumla (GIC) chenye ukatizaji XNUMX wa pembeni ulioshirikiwa · Kipima muda kilichojumuishwa (CNT)
Zaidiview
Kichakataji cha Cortex-A7 ni kichakataji cha matumizi chenye ufanisi wa nishati kilichoundwa ili kutoa utendakazi mzuri katika nguo za kuvaa za hali ya juu, na programu zingine za nguvu ya chini zilizopachikwa na za watumiaji. Inatoa hadi 20% zaidi ya utendaji wa nyuzi moja kuliko Cortex-A5 na hutoa utendakazi sawa na Cortex-A9.
Cortex-A7 inajumuisha vipengele vyote vya vichakataji vya utendaji wa juu vya Cortex-A15 na CortexA17, ikiwa ni pamoja na usaidizi wa virtualization katika maunzi, NEON, na kiolesura cha basi cha AMBA 128 AXI cha 4-bit.
Kichakataji cha Cortex-A7 hujengwa kwa kutumia sekunde 8 zinazotumia nishatitage bomba la kichakataji cha Cortex-A5. Pia inanufaika kutoka kwa akiba iliyojumuishwa ya L2 iliyoundwa kwa nishati ya chini, iliyo na muda wa chini wa kuchelewesha muamala na usaidizi ulioboreshwa wa Mfumo wa Uendeshaji kwa matengenezo ya akiba. Juu ya hili, kuna utabiri wa tawi ulioboreshwa na utendakazi ulioboreshwa wa mfumo wa kumbukumbu, na njia ya 64-bit loadstore, 128-bit AMBA 4 AXI mabasi na kuongezeka kwa TLB ukubwa (256 kuingia, kutoka 128 kuingia kwa Cortex-A9 na Cortex-A5), kuongeza utendaji kwa mzigo mkubwa wa kazi kama vile. web kuvinjari.
Teknolojia ya Thumb-2
Hutoa utendakazi wa kilele wa msimbo wa kawaida wa Silaha huku pia ukitoa hadi punguzo la 30% la mahitaji ya kumbukumbu kwa uhifadhi wa maagizo.
Teknolojia ya TrustZone
Inahakikisha utekelezaji wa kuaminika wa maombi ya usalama kuanzia usimamizi wa haki za kidijitali hadi malipo ya kielektroniki. Usaidizi mpana kutoka kwa washirika wa teknolojia na sekta.

Uchunguzi wa DS13875

19/219
48

Kazi juuview

STM32MP133C/F

NEON
Teknolojia ya NEON inaweza kuharakisha algorithms za usindikaji wa media titika na mawimbi kama vile usimbaji/kusimbua video, picha za 2D/3D, michezo ya kubahatisha, usindikaji wa sauti na matamshi, uchakataji wa picha, simu na usanisi wa sauti. Cortex-A7 hutoa injini ambayo inatoa utendakazi na utendaji wa kitengo cha kuelea cha Cortex-A7 (FPU) na utekelezaji wa seti ya maagizo ya juu ya NEON ya SIMD kwa kuongeza kasi zaidi ya kazi za usindikaji wa media na ishara. NEON hupanua FPU ya kichakataji cha Cortex-A7 ili kutoa quad-MAC na seti ya ziada ya 64-bit na 128-bit kusaidia seti tajiri ya uendeshaji wa SIMD zaidi ya 8-, 16- na 32-bit integer na 32-bit data ya pointi zinazoelea.
Uboreshaji wa vifaa
Usaidizi bora wa maunzi kwa usimamizi na usuluhishi wa data, ambapo mazingira ya programu nyingi na programu tumizi zao zinaweza kufikia uwezo wa mfumo kwa wakati mmoja. Hii huwezesha utambuzi wa vifaa ambavyo ni thabiti, vilivyo na mazingira pepe ambayo yametengwa vyema kutoka kwa kila mmoja.
Kache za L1 zilizoboreshwa
Utendaji na kache za L1 zilizoboreshwa zaidi huchanganya mbinu za kusubiri za ufikiaji ili kuongeza utendaji na kupunguza matumizi ya nishati.
Kidhibiti cha akiba cha L2 kilichojumuishwa
Hutoa ufikivu wa muda wa chini na wa data-bandwidth ya juu kwa kumbukumbu iliyohifadhiwa katika masafa ya juu, au kupunguza matumizi ya nishati yanayohusiana na ufikiaji wa kumbukumbu ya off-chip.
Kitengo cha kuelea cha Cortex-A7 (FPU)
FPU hutoa maagizo ya kiwango cha juu cha utendakazi mmoja na usahihi maradufu wa sehemu ya kuelea yanayooana na usanifu wa Arm VFPv4 ambao ni programu inayooana na vizazi vilivyotangulia vya kichakataji cha sehemu inayoelea ya Arm.
Kitengo cha kudhibiti Snoop (SCU)
SCU ina jukumu la kusimamia muunganisho, usuluhishi, mawasiliano, kache kwenye kashe na uhamishaji wa kumbukumbu ya mfumo, ushikamano wa kache na uwezo mwingine wa processor.
Upatanisho wa mfumo huu pia hupunguza ugumu wa programu unaohusika katika kudumisha uwiano wa programu ndani ya kila kiendeshi cha OS.
Kidhibiti cha kukatiza kwa jumla (GIC)
Kwa kutekeleza kidhibiti sanifu cha kukatiza kilichosanifiwa, GIC hutoa mbinu bora na rahisi ya mawasiliano baina ya wasindikaji na uelekezaji na kipaumbele cha kukatizwa kwa mfumo.
Inaauni hadi ukatizaji huru 192, chini ya udhibiti wa programu, maunzi yaliyopewa kipaumbele, na kupitishwa kati ya mfumo wa uendeshaji na safu ya usimamizi wa programu ya TrustZone.
Unyumbufu huu wa uelekezaji na usaidizi wa uboreshaji wa kukatizwa kwa mfumo wa uendeshaji, hutoa mojawapo ya vipengele muhimu vinavyohitajika ili kuimarisha uwezo wa suluhisho kwa kutumia hypervisor.

20/219

Uchunguzi wa DS13875

STM32MP133C/F

Kazi juuview

3.2
3.2.1
3.2.2

Kumbukumbu
SDRAM ya nje
Vifaa vya STM32MP133C/F hupachika kidhibiti kwa SDRAM ya nje inayoauni yafuatayo: · LPDDR2 au LPDDR3, data ya 16-bit, hadi Gbyte 1, hadi saa 533 MHz · DDR3 au DDR3L, data ya 16-bit, hadi Gbyte 1, hadi 533 MHz.
SRAM iliyopachikwa
Vipengele vya vifaa vyote: · SYSRAM: Kbaiti 128 (pamoja na eneo salama la ukubwa unaoweza kupangwa) · AHB SRAM: Kbytes 32 (imelindwa) · BKPSRAM (chelezo SRAM): 8 Kbytes
Maudhui ya eneo hili yamelindwa dhidi ya ufikiaji usiohitajika wa ufikiaji wa maandishi, na yanaweza kubakishwa katika hali ya Kusubiri au VBAT. BKPSRAM inaweza kufafanuliwa (katika ETZPC) kama kufikiwa na programu salama pekee.

3.3

DDR3/DDR3L/LPDDR2/LPDDR3 kidhibiti (DDRCTRL)

DDRCTRL pamoja na DDRPHYC hutoa suluhisho kamili la kiolesura cha kumbukumbu kwa mfumo mdogo wa kumbukumbu wa DDR. · Kiolesura kimoja cha 64-bit AMBA 4 AXI cha bandari (XPI) · Saa ya AXI isiyolandanishwa na kidhibiti · Injini ya saipher ya kumbukumbu ya DDR (DDRMCE) iliyo na AES-128 DDR andika on-the-fly
usimbaji fiche/soma usimbuaji. · Viwango vinavyotumika:
Vipimo vya JEDEC DDR3 SDRAM, JESD79-3E kwa DDR3/3L yenye kiolesura cha 16-bit
Vipimo vya JEDEC LPDDR2 SDRAM, JESD209-2E kwa LPDDR2 yenye kiolesura cha 16-bit
Vipimo vya JEDEC LPDDR3 SDRAM, JESD209-3B kwa LPDDR3 yenye kiolesura cha 16-bit
· Kipanga ratiba cha hali ya juu na jenereta ya amri ya SDRAM · Upana kamili wa data unaoweza kuratibiwa (16-bit) au upana wa nusu wa data (8-bit) · Usaidizi wa hali ya juu wa QoS wenye darasa tatu za trafiki wakati wa kusoma na madarasa mawili ya trafiki kwenye maandishi · Chaguzi za kuzuia njaa ya trafiki ya kipaumbele · Uwiano uliohakikishwa wa kuandika-baada ya kusoma (WAR) na kusoma-baada ya kuandika (RAW)
Lango za AXI · Msaada unaoweza kuratibiwa kwa chaguo za urefu wa mlipuko (4, 8, 16) · Andika mchanganyiko ili kuruhusu maandishi mengi kwa anwani sawa kuunganishwa kuwa a
kuandika moja · Usanidi wa cheo kimoja

Uchunguzi wa DS13875

21/219
48

Kazi juuview

STM32MP133C/F

· Usaidizi wa kuingia na kutoka kwa SDRAM kiotomatiki kunakosababishwa na ukosefu wa kuwasili kwa muamala kwa muda unaoweza kupangwa.
· Usaidizi wa kituo cha saa kiotomatiki (LPDDR2/3) kuingia na kutoka kwa sababu ya ukosefu wa kuwasili kwa muamala
· Usaidizi wa operesheni ya kiotomatiki ya hali ya chini ya nguvu inayosababishwa na ukosefu wa kuwasili kwa muamala kwa muda unaoweza kupangwa kupitia kiolesura cha maunzi chenye nguvu ya chini
· Sera ya paging inayoweza kuratibiwa · Usaidizi wa kidhibiti otomatiki au chini ya udhibiti wa programu kuingia na kutoka kwa kujionyesha upya · Usaidizi wa kuingia na kutoka kwa chini chini chini ya udhibiti wa programu (LPDDR2 na
LPDDR3) · Usaidizi wa masasisho dhahiri ya rejista ya hali ya SDRAM chini ya udhibiti wa programu · Mantiki ya ramani ya anwani inayoweza kubadilika ili kuruhusu upangaji ramani mahususi wa programu ya safu mlalo, safu wima,
biti za benki · Chaguzi za udhibiti wa kuonyesha upya zinazoweza kuchaguliwa na mtumiaji · Kizuizi kinachohusiana na DDRPERFM ili kusaidia ufuatiliaji wa utendaji na urekebishaji
DDRCTRL na DDRPHYC zinaweza kufafanuliwa (katika ETZPC) kuwa zinaweza kufikiwa na programu salama pekee.
Sifa kuu za DDRMCE (injini ya cypher ya kumbukumbu ya DDR) zimeorodheshwa hapa chini: · Miingiliano ya mabasi ya mfumo wa AXI (64-bit) · Usimbaji fiche wa mstari (kwa maandishi) na usimbuaji (kwa usomaji), kulingana na ngome iliyopachikwa.
upangaji · Hali mbili za usimbaji fiche kwa kila eneo (kiwango cha juu zaidi cha eneo moja): hakuna usimbaji fiche (hali ya kukwepa),
hali ya kuzuia misimbo · Mwanzo na mwisho wa maeneo yaliyofafanuliwa kwa uzito wa 64-Kbyte · Uchujaji chaguomsingi (eneo 0): ufikiaji wowote umetolewa · Uchujaji wa ufikiaji wa eneo: hakuna
Sifa ya kuzuia inayotumika: Hali ya mnyororo inayotumika ya AES · Hali ya kuzuia kwa kutumia cipher ya AES inaoana na hali ya ECB iliyobainishwa katika uchapishaji wa NIST FIPS kiwango cha juu cha usimbaji fiche 197 (AES), chenye kipengele cha kukokotoa cha ufunguo unaohusishwa kwa msingi wa algoriti ya Keccak-400 iliyochapishwa kwenye https://keccak.team. webtovuti. · Seti moja ya sajili kuu za kuandika pekee na zinazoweza kufungwa · Mlango wa usanidi wa AHB, ufahamu wa bahati

22/219

Uchunguzi wa DS13875

STM32MP133C/F

Kazi juuview

3.4

Kidhibiti cha nafasi cha anwani cha TrustZone cha DDR (TZC)

TZC inatumika kuchuja ufikiaji wa kusoma/kuandika kwa kidhibiti cha DDR kulingana na haki za TrustZone na kulingana na bwana zisizo salama (NSAID) hadi maeneo tisa yanayoweza kuratibiwa: · Usanidi unaoungwa mkono na programu inayoaminika pekee · Kitengo cha chujio kimoja · Mikoa tisa:
Kanda 0 huwashwa kila wakati na inashughulikia safu nzima ya anwani. Mikoa 1 hadi 8 ina msingi-/anwani ya mwisho inayoweza kuratibiwa na inaweza kugawiwa
kichungi kimoja au vyote viwili. · Ruhusa za ufikiaji salama na zisizo salama zilizopangwa kwa kila eneo · Mifikio isiyo salama iliyochujwa kulingana na NSAID · Mikoa inayodhibitiwa na kichungi sawa haipaswi kuingiliana · Njia zisizo na makosa na/au kukatiza · Uwezo wa kukubali = 256 · Mantiki ya mlinzi wa lango kuwezesha na kuzima kila chujio · Ufikiaji wa kubahatisha

Uchunguzi wa DS13875

23/219
48

Kazi juuview

STM32MP133C/F

3.5

Njia za buti

Wakati wa kuanza, chanzo cha boot kinachotumiwa na ROM ya boot ya ndani huchaguliwa na pini ya BOOT na baiti za OTP.

Jedwali 2. Njia za Boot

BOOT2 BOOT1 BOOT0 Hali ya awali ya kuwasha

Maoni

Subiri muunganisho unaoingia kwenye:

0

0

0

UART na USB(1)

USART3/6 na UART4/5/7/8 kwenye pini chaguomsingi

Kifaa cha USB chenye kasi ya juu kwenye pini za OTG_HS_DP/DM(2)

0

0

1 mfululizo NOR flash(3) Serial NOR flash kwenye QUADSPI(5)

0

1

0

e·MMC(3)

e·MMC kwenye SDMMC2 (chaguo-msingi)(5)(6)

0

1

1

NAND flash(3)

SLC NAND flash kwenye FMC

1

0

0

Boot ya ukuzaji (hakuna buti ya kumbukumbu ya flash)

Inatumika kupata ufikiaji wa utatuzi bila boot kutoka kwa kumbukumbu ya flash(4)

1

0

1

Kadi ya SD (3)

Kadi ya SD kwenye SDMMC1 (chaguo-msingi)(5)(6)

Subiri muunganisho unaoingia kwenye:

1

1

0 UART na USB(1)(3) USART3/6 na UART4/5/7/8 kwenye pini chaguomsingi

Kifaa cha USB chenye kasi ya juu kwenye pini za OTG_HS_DP/DM(2)

1

1

1 mfululizo NAND flash(3) Serial NAND flash kwenye QUADSPI(5)

1. Inaweza kuzimwa na mipangilio ya OTP. 2. USB inahitaji saa/kioo cha HSE (angalia AN5474 kwa masafa yanayoauniwa na mipangilio ya OTP na bila). 3. Chanzo cha uanzishaji kinaweza kubadilishwa na mipangilio ya OTP (kwa mfanoampfungua kwanza kwenye kadi ya SD, kisha e·MMC yenye mipangilio ya OTP). 4. Msingi wa Cortex®-A7 katika kitanzi kisicho na kikomo kinachogeuza PA13. 5. Pini chaguo-msingi zinaweza kubadilishwa na OTP. 6. Vinginevyo, kiolesura kingine cha SDMMC kuliko chaguo-msingi hiki kinaweza kuchaguliwa na OTP.

Ingawa kuwasha kwa kiwango cha chini hufanywa kwa kutumia saa za ndani, ST ilitoa vifurushi vya programu na vile vile violesura vikuu vya nje kama vile DDR, USB (lakini si tu) vinahitaji fuwele au oscillator ya nje kuunganishwa kwenye pini za HSE.
Tazama RM0475 "STM32MP13xx MPUs za juu za Arm®-based 32-bit" au AN5474 "Kuanza na uundaji wa maunzi ya mistari ya STM32MP13xx" kwa vikwazo na mapendekezo kuhusu muunganisho wa pini za HSE na masafa yanayotumika.

24/219

Uchunguzi wa DS13875

STM32MP133C/F

Kazi juuview

3.6

Usimamizi wa usambazaji wa nguvu

3.6.1
Tahadhari:

Mpango wa usambazaji wa umeme
· VDD ndio usambazaji mkuu wa I/Os na sehemu ya ndani hudumishawa wakati wa Hali ya Kusubiri. Juzuu ya manufaatagsafu ya e ni 1.71 V hadi 3.6 V (1.8 V, 2.5 V, 3.0 V au 3.3 V aina.)
VDD_PLL na VDD_ANA lazima ziunganishwe na VDD. · VDDCPU ni Cortex-A7 CPU iliyojitolea ujazotage ugavi, ambao thamani yake inategemea
masafa ya CPU unayotaka. 1.22 V hadi 1.38 V katika hali ya kukimbia. VDD lazima iwepo kabla ya VDDCPU. · VDDCORE ndio toleo kuu la dijititage na kwa kawaida huzimwa wakati wa Hali ya Kusubiri. Voltagsafu ya e ni 1.21 V hadi 1.29 V katika hali ya uendeshaji. VDD lazima iwepo kabla ya VDDCORE. · Pini ya VBAT inaweza kuunganishwa kwa betri ya nje (1.6 V < VBAT <3.6 V). Ikiwa hakuna betri ya nje inayotumiwa, pini hii lazima iunganishwe kwenye VDD. · VDDA ni analogi (ADC/VREF), usambazaji ujazotage (1.62 V hadi 3.6 V). Kutumia VREF+ ya ndani kunahitaji VDDA sawa na au juu zaidi ya VREF+ + 0.3 V. · Pini ya VDDA1V8_REG ni pato la kidhibiti cha ndani, kilichounganishwa ndani kwa USB PHY na USB PLL. Kidhibiti cha ndani cha VDDA1V8_REG kimewashwa kwa chaguomsingi na kinaweza kudhibitiwa na programu. Huzimwa kila wakati wakati wa Hali ya Kusubiri.
Pini mahususi ya BYPASS_REG1V8 haipaswi kamwe kuachwa ikielea. Ni lazima iunganishwe ama kwa VSS au kwa VDD ili kuwezesha au kulemaza sautitage mdhibiti. Wakati VDD = 1.8 V, BYPASS_REG1V8 inapaswa kuwekwa. · Pini ya VDDA1V1_REG ni pato la kidhibiti cha ndani, kilichounganishwa ndani na USB PHY. Kidhibiti cha ndani cha VDDA1V1_REG kimewashwa kwa chaguomsingi na kinaweza kudhibitiwa na programu. Huzimwa kila wakati wakati wa Hali ya Kusubiri.
· VDD3V3_USBHS ni usambazaji wa USB wa kasi ya juu. VoltagKiwango cha e ni 3.07 hadi 3.6 V.
VDD3V3_USBHS lazima isiwepo isipokuwa VDDA1V8_REG iwepo, vinginevyo uharibifu wa kudumu unaweza kutokea kwenye STM32MP133C/F. Hili lazima lihakikishwe kwa mpangilio wa cheo wa PMIC au na kipengele cha nje ikiwa ni utekelezaji wa kipengele tofauti cha usambazaji wa nishati.
· VDDSD1 na VDDSD2 ni vifaa vya umeme vya SDMMC1 na SDMMC2 kadi ya SD ili kusaidia hali ya kasi ya juu.
· VDDQ_DDR ni usambazaji wa DDR IO. 1.425 V hadi 1.575 V kwa kuunganisha kumbukumbu za DDR3 (aina ya V 1.5.)
1.283 V hadi 1.45 V kwa kuunganisha kumbukumbu za DDR3L (aina ya V 1.35.)
1.14 V hadi 1.3 V kwa kuunganisha kumbukumbu za LPDDR2 au LPDDR3 (aina ya 1.2 V.)
Wakati wa kuinua na kushuka chini, mahitaji yafuatayo ya mlolongo wa nguvu lazima yaheshimiwe:
· Wakati VDD iko chini ya 1 V, vifaa vingine vya nishati (VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR) lazima zisalie chini ya VDD + 300 mV.
· Wakati VDD iko juu ya 1 V, vifaa vyote vya umeme vinajitegemea.
Wakati wa awamu ya kuzima, VDD inaweza kuwa chini kwa muda kuliko vifaa vingine ikiwa tu nishati inayotolewa kwa STM32MP133C/F itasalia chini ya 1 mJ. Hii huruhusu viunganishi vya nje vya kuunganishwa kutolewa kwa viunganishi vya muda tofauti wakati wa awamu ya muda mfupi ya kupunguza nguvu.

Uchunguzi wa DS13875

25/219
48

Kazi juuview
V 3.6
VBOR0 1

Kielelezo 2. Mlolongo wa nguvu-up / chini

STM32MP133C/F

VDDX(1) VDD

3.6.2
Kumbuka: 26/219

0.3

Nguvu-juu

Hali ya uendeshaji

Kupunguza nguvu

wakati

Eneo la usambazaji si sahihi

VDDX < VDD + 300 mV

VDDX huru kutoka kwa VDD

MSv47490V1

1. VDDX inarejelea usambazaji wowote wa nishati kati ya VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR.

Msimamizi wa usambazaji wa nguvu

Vifaa vina sakiti iliyojumuishwa ya kuwasha upya (POR)/ kuweka upya kwa nguvu-chini (PDR) pamoja na mzunguko wa kuweka upya kwa Brownout (BOR):
· Kuwasha upya (POR)
Msimamizi wa POR hufuatilia usambazaji wa umeme wa VDD na kulinganisha na kizingiti kisichobadilika. Vifaa husalia katika hali ya uwekaji upya wakati VDD iko chini ya kiwango hiki, · Kuweka upya kwa Power-down (PDR)
Msimamizi wa PDR anafuatilia usambazaji wa umeme wa VDD. Uwekaji upya hutolewa wakati VDD inashuka chini ya kizingiti kisichobadilika.
· Uwekaji upya wa Brownout (BOR)
Msimamizi wa BOR anafuatilia usambazaji wa umeme wa VDD. Vizingiti vitatu vya BOR (kutoka 2.1 hadi 2.7 V) vinaweza kusanidiwa kupitia byte za chaguo. Uwekaji upya unatolewa wakati VDD inashuka chini ya kizingiti hiki.
· Umewasha upya VDDCORE (POR_VDDCORE) Msimamizi wa POR_VDDCORE hufuatilia usambazaji wa umeme wa VDDCORE na kuulinganisha na kizingiti kisichobadilika. Kikoa cha VDDCORE kinasalia katika hali ya kuweka upya wakati VDDCORE iko chini ya kiwango hiki.
· Kuweka upya kwa kizima-chini kwa VDDCORE (PDR_VDDCORE) Msimamizi wa PDR_VDDCORE hufuatilia usambazaji wa umeme wa VDDCORE. Uwekaji upya wa kikoa cha VDDCORE hutolewa wakati VDDCORE inashuka chini ya kiwango kisichobadilika.
· VDDCPU ya kuweka upya umeme (POR_VDDCPU) Msimamizi wa POR_VDDCPU hufuatilia usambazaji wa umeme wa VDDCPU na kuulinganisha na kizingiti kisichobadilika. Kikoa cha VDDCPU kinasalia katika hali ya kuweka upya wakati VDDCORE iko chini ya kiwango hiki.
Pini ya PDR_ON imehifadhiwa kwa ajili ya majaribio ya uzalishaji ya STMicroelectronics na lazima iunganishwe kila wakati kwenye VDD katika programu.

Uchunguzi wa DS13875

STM32MP133C/F

Kazi juuview

3.7

Mkakati wa nguvu ya chini

Kuna njia kadhaa za kupunguza matumizi ya nishati kwenye STM32MP133C/F: · Punguza matumizi ya nishati inayobadilika kwa kupunguza kasi ya saa za CPU na/au
saa za matrix ya basi na/au kudhibiti saa za pembeni. · Okoa matumizi ya nishati wakati CPU haina IDLE, kwa kuchagua kati ya inayopatikana ya chini-
njia za nguvu kulingana na mahitaji ya programu ya mtumiaji. Hii inaruhusu maelewano bora kati ya muda mfupi wa kuanza, matumizi ya nishati kidogo, pamoja na vyanzo vinavyopatikana vya wakeup, kuafikiwa. · Tumia DVFS (dynamic voltage na frequency scaling) sehemu za uendeshaji ambazo hudhibiti moja kwa moja mzunguko wa saa ya CPU pamoja na usambazaji wa matokeo ya VDDCPU.
Njia za uendeshaji huruhusu udhibiti wa usambazaji wa saa kwa sehemu tofauti za mfumo na nguvu za mfumo. Mfumo wa uendeshaji wa mfumo unaendeshwa na mfumo mdogo wa MPU.
Njia za mfumo mdogo wa MPU zimeorodheshwa hapa chini: · Kulala: Saa za CPU zimesimamishwa na saa ya pembeni hufanya kazi kama
iliyowekwa hapo awali kwenye RCC (reset na mtawala wa saa). · Simama: Saa za pembeni za CPU zimesimamishwa. · CStandby: VDDCPU IMEZIMWA
Njia za CSSleep na CStop za nishati ya chini huingizwa na CPU wakati wa kutekeleza maagizo ya WFI (subiri kukatizwa) au WFE (subiri tukio).
Njia za uendeshaji za mfumo zinazopatikana ni hizi zifuatazo: · Endesha (mfumo ukiwa na utendakazi wake kamili, VDDCORE, VDDCPU na saa IMEWASHWA) · Simamisha (saa IMEZIMWA) · LP-Stop (saa IMEZIMWA) · LPLV-Stop (saa IMEZIMA, VDDCORE na kiwango cha usambazaji cha VDDCPU kinaweza kupunguzwa) · LPDDCPUstop OFF,VDD-Stop2 chini · Hali ya Kusubiri (VDDCPU, VDDCORE, na saa IMEZIMWA)

Jedwali 3. Mfumo dhidi ya hali ya nguvu ya CPU

Hali ya nguvu ya mfumo

CPU

Kuendesha mode

CRun au Lala

Hali ya kuacha LP-Stop Modi ya LPLV-Stop Modi ya LPLV-Stop2
Hali ya kusubiri

CStop au CStandby CStandby

3.8

Weka upya na kidhibiti cha saa (RCC)

Saa na mtawala wa kuweka upya husimamia kizazi cha saa zote, pamoja na ufuatiliaji wa saa, na udhibiti wa mfumo na uwekaji upya wa pembeni.RCC hutoa kubadilika kwa juu katika uchaguzi wa vyanzo vya saa na inaruhusu matumizi ya uwiano wa saa ili kuboresha matumizi ya nguvu. Kwa kuongeza, kwenye baadhi ya vifaa vya mawasiliano vinavyoweza kufanya kazi

Uchunguzi wa DS13875

27/219
48

Kazi juuview

STM32MP133C/F

3.8.1 3.8.2

vikoa viwili tofauti vya saa (ama kiolesura cha basi au saa ya pembeni ya kernel), masafa ya mfumo yanaweza kubadilishwa bila kurekebisha baudrate.
Usimamizi wa saa
Vifaa vilipachika oscillators nne za ndani, oscillators mbili na kioo cha nje au resonator, oscillators tatu za ndani na muda wa kuanzisha haraka na PLL nne.
RCC inapokea pembejeo za chanzo cha saa zifuatazo: · Visisitizo vya ndani:
Saa ya HSI 64 MHz (usahihi 1%) 4 MHz CSI saa 32 kHz LSI saa · Visisitizo vya nje: 8-48 MHz HSE saa 32.768 kHz LSE saa
RCC hutoa PLL nne: · PLL1 iliyojitolea kwa saa ya CPU · PLL2 inatoa:
saa za AXI-SS (pamoja na APB4, APB5, AHB5 na AHB6) za kiolesura cha DDR · PLL3 ikitoa: saa za AHB za Tabaka nyingi na matrix ya basi ya pembeni (pamoja na APB1,
APB2, APB3, APB6, AHB1, AHB2, na AHB4) saa za vifaa vya pembeni · PLL4 iliyoundwa kwa utengenezaji wa saa za kernel za vifaa mbalimbali vya pembeni
Mfumo huanza kwenye saa ya HSI. Programu ya mtumiaji inaweza kisha kuchagua usanidi wa saa.
Vyanzo vya kuweka upya mfumo
Uwekaji upya wa kuwasha upya huanzisha rejista zote isipokuwa utatuzi, sehemu ya RCC, sehemu ya RTC na rejista za hali ya kidhibiti cha nishati, pamoja na Kikoa cha nishati cha Hifadhi nakala.
Uwekaji upya wa programu huzalishwa kutoka kwa mojawapo ya vyanzo vifuatavyo: · kuweka upya kutoka kwa pedi ya NRST · kuweka upya kutoka kwa POR na ishara ya PDR (kwa ujumla huitwa kuweka upya kwa kuwasha upya) · kuweka upya kutoka kwa BOR (kwa kawaida huitwa brownout) · kuweka upya kutoka kwa walinzi wa kujitegemea 1 · kuweka upya kutoka kwa walinzi wa kujitegemea 2 · mfumo wa programu umewekwa upya kutoka kwa mfumo wa uendeshaji wa Cortex, HCPE-A7 wakati mfumo wa uendeshaji umeshindwa. kipengele kimewashwa
Uwekaji upya wa mfumo unatolewa kutoka kwa mojawapo ya vyanzo vifuatavyo: · uwekaji upya wa programu · kuweka upya kutoka kwa ishara ya POR_VDDCORE · kutoka kutoka kwa Hali ya Kusubiri hadi Modi ya Kuendesha.

28/219

Uchunguzi wa DS13875

STM32MP133C/F

Kazi juuview

Uwekaji upya wa kichakataji cha MPU huzalishwa kutoka kwa mojawapo ya vyanzo vifuatavyo: · kuweka upya mfumo · kila wakati MPU inapotoka kwenye CStandby · uwekaji upya wa programu ya MPU kutoka kwa Cortex-A7 (CPU)

3.9

Ingizo/matokeo ya madhumuni ya jumla (GPIOs)

Kila moja ya pini za GPIO inaweza kusanidiwa na programu kama pato (sukuma-vuta au bomba wazi, na au bila kuvuta-juu au kuvuta-chini), kama ingizo (pamoja na au bila kuvuta-juu au kuvuta-chini) au kama kitendakazi mbadala cha pembeni. Pini nyingi za GPIO zinashirikiwa na vitendaji mbadala vya dijiti au analogi. GPIO zote zina uwezo wa juu wa sasa na zina uteuzi wa kasi ili kudhibiti vyema kelele ya ndani, matumizi ya nishati na utoaji wa sumaku-umeme.
Baada ya kuweka upya, GPIO zote ziko katika hali ya analogi ili kupunguza matumizi ya nishati.
Usanidi wa I/O unaweza kufungwa ikihitajika kwa kufuata mlolongo maalum ili kuzuia uandishi wa uongo kwa rejista za I/Os.
Pini zote za GPIO zinaweza kuwekwa kibinafsi kama salama, ambayo ina maana kwamba programu hufikia GPIO hizi na vifaa vya pembeni vinavyohusishwa vilivyofafanuliwa kuwa salama vinazuiliwa ili kulinda programu inayoendeshwa kwenye CPU.

3.10
Kumbuka:

Kidhibiti cha ulinzi cha TrustZone (ETZPC)
ETZPC inatumika kusanidi usalama wa TrustZone wa mabwana wa mabasi na watumwa wenye sifa za usalama zinazoweza kupangwa (rasilimali zinazolindwa). Kwa mfano: · Saizi salama ya eneo la SYSRAM kwenye chipu inaweza kupangwa. · Vifaa vya AHB na APB vinaweza kufanywa kuwa salama au visivyo salama. · AHB SRAM inaweza kufanywa kuwa salama au isiyo salama.
Kwa chaguo-msingi, SYSRAM, AHB SRAM na vifaa vya pembeni vinavyolindwa vimewekwa ili kupata ufikiaji salama pekee, kwa hivyo, haziwezi kufikiwa na mabwana zisizo salama kama vile DMA1/DMA2.

Uchunguzi wa DS13875

29/219
48

Kazi juuview

STM32MP133C/F

3.11

Matrix ya kuunganisha basi
Vifaa hivi vina matrix ya basi ya AXI, matrix moja kuu ya basi ya AHB na madaraja ya basi ambayo huruhusu wakuu wa mabasi kuunganishwa na watumwa wa basi (ona mchoro hapa chini, nukta zinawakilisha miunganisho ya bwana/mtumwa iliyowezeshwa).
Kielelezo 3. STM32MP133C/F tumbo la basi

MDMA

SDMMC2

SDMMC1

DBG Kutoka MLAHB unganisha USBH

CPU

ETH1 ETH2

128-bit

AXIM

M9

M0

M1 M2

M3

M11

M4

M5

M6

M7

S0

S1 S2 S3 S4 S5 S6 S7 S8 S9

Mtumwa chaguo-msingi AXIMC

NIC-400 AXI 64 bits 266 MHz - mabwana 10 / watumwa 10

Kutoka kwa AXIM unganisha DMA1 DMA2 USBO DMA3

M0

M1 M2

M3 M4

M5

M6 M7

S0

S1

S2

S3

S4 S5 Unganisha AHB biti 32 209 MHz - mabwana 8 / watumwa 6

DDRCTRL 533 MHz AHB daraja hadi AHB6 Hadi MLAHB unganisha FMC/NAND QUADSPI SYSRAM 128 KB ROM 128 KB AHB daraja hadi AHB5 APB daraja hadi APB5 APB daraja hadi DBG APB
AXI 64 bandari kuu ya kilandanishi AXI 64 bandari ya mtumwa iliyosawazishwa AXI 64 bandari kuu ya asynchronous AXI 64 bandari ya mtumwa isiyolingana AHB 32 bandari kuu ya ulandanishi AHB 32 bandari ya mtumwa iliyosawazishwa AHB 32 bandari kuu ya mtumwa iliyosawazishwa AHB 32 ya bandari ya mtumwa iliyosawazishwa
Daraja hadi AHB2 SRAM1 SRAM2 SRAM3 Ili kuunganisha Daraja la AXIM hadi AHB4
MSv67511V2

MLAHB

30/219

Uchunguzi wa DS13875

STM32MP133C/F

Kazi juuview

3.12

Vidhibiti vya DMA
Vifaa vina moduli zifuatazo za DMA ili kupakua shughuli za CPU: · ufikiaji mkuu wa kumbukumbu ya moja kwa moja (MDMA)
MDMA ni kidhibiti cha kasi cha juu cha DMA, ambacho kinasimamia aina zote za uhamisho wa kumbukumbu (pembeni-kwa-kumbukumbu, kumbukumbu-kwa-kumbukumbu, kumbukumbu-kwa-pembeni), bila hatua yoyote ya CPU. Inaangazia kiolesura cha AXI kikuu. MDMA inaweza kuunganishwa na vidhibiti vingine vya DMA ili kupanua uwezo wa kawaida wa DMA, au inaweza kudhibiti maombi ya DMA ya pembeni moja kwa moja. Kila moja ya vituo 32 vinaweza kufanya uhamisho wa kuzuia, uhamisho wa kuzuia mara kwa mara na uhamisho wa orodha zilizounganishwa. MDMA inaweza kuwekwa ili kufanya uhamisho salama kwa kumbukumbu zilizolindwa. · vidhibiti vitatu vya DMA (sio salama DMA1 na DMA2, pamoja na DMA3 salama) Kila kidhibiti kina bandari mbili za AHB, kwa jumla ya chaneli 16 zisizo salama na nane salama za DMA kutekeleza uhamishaji wa vitalu kulingana na FIFO.
Vitengo viwili vya DMAMUX vinazidisha na kuelekeza maombi ya pembeni ya DMA kwa vidhibiti vitatu vya DMA, vilivyo na unyumbulifu wa hali ya juu, na kuongeza idadi ya maombi ya DMA ambayo yanaendeshwa kwa wakati mmoja, na pia kutoa maombi ya DMA kutoka kwa vichochezi vya matokeo ya pembeni au matukio ya DMA.
DMAMUX1 inapanga maombi ya DMA kutoka kwa vifaa vya pembeni visivyo salama hadi DMA1 na vituo vya DMA2. Ramani za DMAMUX2 maombi ya DMA kutoka kwa vifaa vya pembeni salama hadi chaneli za DMA3.

3.13

Kidhibiti kirefu cha usumbufu na tukio (EXTI)
Kidhibiti kirefu cha ukatizaji na matukio (EXTI) hudhibiti CPU na mfumo wake wa kuwasha kupitia data zinazoweza kusanidiwa na za moja kwa moja za matukio. EXTI hutoa maombi ya wakeup kwa udhibiti wa nishati, na hutoa ombi la kukatiza kwa GIC, na matukio kwa ingizo la tukio la CPU.
Maombi ya kuamsha ya EXTI huruhusu mfumo kuwashwa kutoka kwa modi ya Kuacha, na CPU iwashwe kutoka kwa modi za CStop na CStandby.
Ombi la kukatiza na utengenezaji wa ombi la tukio pia linaweza kutumika katika hali ya Kuendesha.
EXTI pia inajumuisha uteuzi wa EXTI IOport.
Kila ukatizaji au tukio linaweza kuwekwa kuwa salama ili kuzuia ufikiaji wa programu salama pekee.

3.14

Kitengo cha hesabu ya upunguzaji wa mzunguko (CRC)
Kitengo cha kukokotoa cha CRC (kukagua upungufu wa mzunguko) kinatumika kupata msimbo wa CRC kwa kutumia polynomial inayoweza kuratibiwa.
Miongoni mwa programu zingine, mbinu za msingi za CRC hutumiwa kuthibitisha utumaji data au uadilifu wa uhifadhi. Katika upeo wa kiwango cha EN/IEC 60335-1, wanatoa njia ya kuthibitisha uadilifu wa kumbukumbu ya flash. Kitengo cha kukokotoa cha CRC husaidia kuweka saini ya programu wakati wa utekelezaji, ili kulinganishwa na sahihi ya marejeleo inayotolewa kwa wakati wa kuunganisha na kuhifadhiwa katika eneo fulani la kumbukumbu.

Uchunguzi wa DS13875

31/219
48

Kazi juuview

STM32MP133C/F

3.15

Kidhibiti cha kumbukumbu kinachobadilika (FMC)
Sifa kuu za kidhibiti cha FMC ni zifuatazo: · Muunganisho wenye vifaa vilivyo na ramani ya kumbukumbu-tuli ikijumuisha:
WALA Kumbukumbu ya flash Kumbukumbu tuli au bandia-tuli ya ufikiaji nasibu (SRAM, PSRAM) Kumbukumbu ya flash ya NAND yenye maunzi 4-bit/8-bit BCH ECC · upana wa basi ya data 8-,16-bit · Udhibiti huru wa kuchagua chip kwa kila benki ya kumbukumbu · Usanidi unaojitegemea kwa kila benki ya kumbukumbu · Andika FIFO
Rejesta za usanidi wa FMC zinaweza kufanywa kuwa salama.

3.16

Kiolesura cha kumbukumbu cha Quad-SPI (QUADSPI)
QUADSPI ni kiolesura maalum cha mawasiliano kinacholenga kumbukumbu moja, mbili au nne za SPI flash. Inaweza kufanya kazi katika mojawapo ya njia tatu zifuatazo: · Hali isiyo ya moja kwa moja: shughuli zote zinafanywa kwa kutumia rejista za QUADSPI. · Hali ya upigaji kura: rejista ya hali ya kumbukumbu ya flash ya nje inasomwa mara kwa mara na
kukatiza kunaweza kuzalishwa katika kesi ya mpangilio wa bendera. · Hali ya ramani ya kumbukumbu: kumbukumbu ya nje ya flash imechorwa kwenye nafasi ya anwani
na inaonekana na mfumo kana kwamba ni kumbukumbu ya ndani.
Upitishaji na uwezo unaweza kuongezwa mara mbili kwa kutumia modi ya flash-mbili, ambapo kumbukumbu mbili za mmweko wa Quad-SPI hufikiwa kwa wakati mmoja.
QUADSPI imeunganishwa na kizuizi cha kuchelewesha (DLYBQS) kinachoruhusu usaidizi wa masafa ya data ya nje zaidi ya 100 MHz.
Daftari za usanidi wa QUADSPI zinaweza kuwa salama, pamoja na kizuizi chake cha kuchelewa.

3.17

Vigeuzi vya Analogi hadi dijiti (ADC1, ADC2)
Vifaa hupachika vigeuzi viwili vya analog-to-digital, ambavyo azimio lake linaweza kusanidiwa kuwa 12-, 10-, 8- au 6-bit. Kila ADC hushiriki hadi chaneli 18 za nje, ikifanya mabadiliko katika hali ya kupiga picha moja au kuchanganua. Katika hali ya skanning, uongofu wa moja kwa moja unafanywa kwenye kikundi kilichochaguliwa cha pembejeo za analog.
ADC zote mbili zina miingiliano ya mabasi inayoweza kulindwa.
Kila ADC inaweza kuhudumiwa na kidhibiti cha DMA, hivyo basi kuruhusu uhamishaji wa kiotomatiki wa thamani zilizogeuzwa za ADC hadi eneo lengwa bila hatua yoyote ya programu.
Kwa kuongeza, kipengele cha uangalizi wa analogi kinaweza kufuatilia kwa usahihi sauti iliyobadilishwatage ya moja, baadhi au njia zote zilizochaguliwa. Usumbufu hutengenezwa wakati vol iliyobadilishwatage iko nje ya vizingiti vilivyopangwa.
Ili kulandanisha ugeuzaji wa A/D na vipima muda, ADC zinaweza kuanzishwa na vipima muda vya TIM1, TIM2, TIM3, TIM4, TIM6, TIM8, TIM15, LPTIM1, LPTIM2 na LPTIM3.

32/219

Uchunguzi wa DS13875

STM32MP133C/F

Kazi juuview

3.18

Sensor ya joto
Vifaa hupachika kihisi joto ambacho hutoa voltage (VTS) ambayo hubadilika kulingana na halijoto. Kihisi hiki cha halijoto kimeunganishwa ndani kwa ADC2_INP12 na kinaweza kupima halijoto ya mazingira ya kifaa kuanzia 40 hadi +125 °C kwa usahihi wa ±2 %.
Sensor ya halijoto ina msitari mzuri, lakini inabidi ibadilishwe ili kupata usahihi mzuri wa jumla wa kipimo cha halijoto. Kwa vile urekebishaji wa kihisi joto hutofautiana kutoka chip hadi chipu kutokana na utofauti wa mchakato, kihisi joto cha ndani kisicho na kipimo kinafaa kwa programu zinazotambua mabadiliko ya halijoto pekee. Ili kuboresha usahihi wa kipimo cha vitambuzi vya halijoto, kila kifaa kinasawazishwa kivyake kiwandani na ST. Data ya urekebishaji wa kiwanda cha kihisi joto huhifadhiwa na ST katika eneo la OTP, ambalo linaweza kufikiwa katika hali ya kusoma tu.

3.19

Sensor ya halijoto ya dijiti (DTS)
Vifaa hupachika kihisi joto cha pato la mzunguko. DTS huhesabu marudio kulingana na LSE au PCLK ili kutoa maelezo ya halijoto.
Vitendo vifuatavyo vinaauniwa: · kukatiza uzalishaji kwa kiwango cha halijoto · uzalishaji wa mawimbi ya kuamka kwa kiwango cha joto

3.20
Kumbuka:

Operesheni ya VBAT
Kikoa cha nguvu cha VBAT kina RTC, rejista za chelezo na hifadhi rudufu ya SRAM.
Ili kuongeza muda wa betri, kikoa hiki cha nishati hutolewa na VDD inapopatikana au kwa nguvu.tage inatumika kwenye pini ya VBAT (wakati usambazaji wa VDD haupo). Nguvu ya VBAT inawashwa wakati PDR inatambua kuwa VDD imeshuka chini ya kiwango cha PDR.
Juzuutage kwenye pini ya VBAT inaweza kutolewa na betri ya nje, supercapacitor au moja kwa moja na VDD. Katika kesi ya baadaye, hali ya VBAT haifanyi kazi.
Uendeshaji wa VBAT huwashwa wakati VDD haipo.
Hakuna matukio haya (kukatiza kwa nje, TAMP tukio, au kengele/matukio ya RTC) zinaweza kurejesha usambazaji wa VDD moja kwa moja na kulazimisha kifaa kutoka kwenye operesheni ya VBAT. Hata hivyo, TAMP matukio na kengele/matukio ya RTC yanaweza kutumika kutoa mawimbi kwa saketi ya nje (kawaida PMIC) ambayo inaweza kurejesha usambazaji wa VDD.

Uchunguzi wa DS13875

33/219
48

Kazi juuview

STM32MP133C/F

3.21

Voltagbafa ya rejeleo (VREFBUF)
Vifaa vilipachika juzuutage rejeleo bafa ambayo inaweza kutumika kama voltage rejeleo la ADCs, na pia kama juzuu yatage rejeleo la vipengee vya nje kupitia pini ya VREF+. VREFBUF inaweza kuwa salama. VREFBUF ya ndani inasaidia juzuu nnetages: · 1.65 V · 1.8 V · 2.048 V · 2.5 V Kiasi cha njetagrejeleo la e linaweza kutolewa kupitia pini ya VREF+ wakati VREFBUF ya ndani imezimwa.
Kielelezo 4. Voltage rejea bafa

VREFINT

+

–

VREF+

VSSA

MSv64430V1

3.22

Kichujio cha dijiti cha moduli ya sigma-delta (DFSDM)
Vifaa vilipachika DFSDM moja kwa usaidizi wa moduli mbili za vichujio vya dijiti na njia nne za mfululizo za pembejeo za nje (transceivers) au mbadala nne za ndani zinazolingana.
DFSDM huunganisha vidhibiti vya nje kwa kifaa na kufanya uchujaji wa kidijitali wa mitiririko ya data iliyopokelewa. moduli hutumiwa kubadilisha mawimbi ya analogi kuwa mitiririko ya mfululizo wa dijitali ambayo hujumuisha pembejeo za DFSDM.
DFSDM inaweza pia kusawazisha maikrofoni za PDM (urekebishaji wa msongamano wa kunde) na kutekeleza ugeuzaji na uchujaji wa PDM hadi PCM (vifaa vimeharakishwa). DFSDM ina vipengele vya hiari vya utiririshaji data sambamba kutoka kwa ADCs au kutoka kwa kumbukumbu ya kifaa (kupitia uhamishaji wa DMA/CPU hadi DFSDM).
Transceivers za DFSDM zinaauni miundo kadhaa ya serial-interface (kusaidia moduli mbalimbali). Moduli za kichujio cha dijiti za DFSDM hufanya uchakataji wa kidijitali kulingana na vigezo vya kichujio vilivyobainishwa na mtumiaji hadi azimio la mwisho la ADC la biti 24.

34/219

Uchunguzi wa DS13875

STM32MP133C/F

Kazi juuview

Kipengele cha pembeni cha DFSDM kinaauni: · Chaneli nne za mfululizo za ingizo za kidijitali zilizounganishwa kwa wingi:
kiolesura cha SPI kinachoweza kusanidiwa kuunganisha vidhibiti mbalimbali vinavyoweza kusanidiwa vya kiolesura cha Manchester chenye msimbo wa waya 1 PDM (urekebishaji wa msongamano wa kunde) kipaza sauti ingiza frequency ya saa ya juu zaidi ya kuingiza hadi 20 MHz (10 MHz kwa usimbaji wa Manchester) pato la saa kwa vidhibiti (0 hadi 20 MHz) · Ingizo mbadala kutoka kwa vidhibiti vinne vya ndani vya dijiti hadi azimio la data ya ndani ya 16:- 1 chanzo cha data cha ndani cha DC: mitiririko (DMA) · Sehemu mbili za kichujio cha dijiti zenye uchakataji wa mawimbi ya dijiti inayoweza kurekebishwa: Kichujio cha Sincx: mpangilio wa kichujio/aina (5 hadi XNUMX), nyongezaampuwiano wa ling (1 hadi 1024) kiunganishi: oversampuwiano wa ling (1 hadi 256) · Hadi azimio la pato la data ya biti 24, umbizo la data la towe lililotiwa saini · Usahihishaji wa kukabiliana na data otomatiki (suluhisho lililohifadhiwa kwenye sajili na mtumiaji) · Uongofu unaoendelea au mmoja · Kuanza kwa ubadilishaji unaochochewa na: programu huanzisha vipima muda matukio ya nje kuanza kwa ubadilishaji kwa kusawazisha na moduli ya kwanza ya kichujio cha dijiti (DFSDM: saa ya data ya analogi ya chini) na data ya chini ya Analog. rejista za kizingiti zilizowekwa maalum kichujio cha dijiti cha Sincx (agizo = 1 hadi 3,
zaidiampLing ratio = 1 hadi 32) ingizo kutoka kwa data ya mwisho ya matokeo au kutoka kwa ingizo zilizochaguliwa za chaneli za mfululizo za dijiti ufuatiliaji endelevu kwa uhuru kutoka kwa ubadilishaji wa kawaida · Kitambuzi cha mzunguko mfupi ili kugundua maadili yaliyojaa ya ingizo la analogi (alama ya chini na ya juu): hadi kihesabu-bit 8 ili kugundua 1 hadi 256 mfululizo 0 au utiririshaji wa data wa mfululizo kwenye kila kizazi cha pembejeo cha 1. tukio la kichunguzi cha analogi au tukio la kigunduzi cha mzunguko mfupi · Kigunduzi cha hali ya juu zaidi: uhifadhi wa maadili ya chini na ya juu zaidi ya data ya mwisho ya uongofu iliyoonyeshwa upya na programu · Uwezo wa DMA kusoma data ya mwisho ya uongofu · Kukatiza: mwisho wa ubadilishaji, overrun, mlinzi wa analogi, mzunguko mfupi, ingizo la saa ya mfululizo ya kutokuwepo · ombi la "mara kwa mara" linaweza kubadilishwa wakati wa ombi la "mara kwa mara" au "kubadilishwa" wakati au hata katika hali ya kuendelea
bila kuwa na athari yoyote kwa muda wa ubadilishaji "uliodungwa" wa ubadilishaji "uliochomwa" kwa muda sahihi na kwa kipaumbele cha juu cha ubadilishaji.

Uchunguzi wa DS13875

35/219
48

Kazi juuview

STM32MP133C/F

3.23

Jenereta ya kweli ya nambari nasibu (RNG)
Vifaa hupachika RNG moja ambayo hutoa nambari za nasibu za biti 32 zinazozalishwa na saketi iliyojumuishwa ya analogi.
RNG inaweza kufafanuliwa (katika ETZPC) kama kufikiwa na programu salama pekee.
RNG ya kweli inaunganishwa na vifaa vya pembeni vya AES na PKA vilivyolindwa kupitia basi maalum (haisomeki na CPU).

3.24

Vichakataji vya kriptografia na hashi (CRYP, SAES, PKA na HASH)
Vifaa vilipachika kichakataji kimoja cha kriptografia ambacho kinaauni algoriti za hali ya juu za kriptografia ambazo kwa kawaida huhitajika ili kuhakikisha usiri, uthibitishaji, uadilifu wa data na kutokataa wakati wa kubadilishana ujumbe na programu zingine.
Vifaa pia vilipachika ufunguo maalum uliojitolea wa AES 128- na 256-bit (SAES) unaostahimili DPA na kiongeza kasi cha usimbaji au usimbaji maunzi wa PKA, na basi maalum la maunzi haliwezi kufikiwa na CPU.
Sifa kuu za CRYP: · DES/TDES (kiwango cha usimbaji data/kiwango cha usimbaji data mara tatu): ECB (kielektroniki
codebook) na CBC (cipher block chaining) algoriti za minyororo, ufunguo wa 64-, 128- au 192-bit · AES (kiwango cha juu cha usimbaji fiche): ECB, CBC, GCM, CCM, na CTR (hali ya kaunta) algoriti za mnyororo, 128-, 192- au 256-bit muhimu
Sifa kuu za Universal HASH: · SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3 (algorithms salama ya HASH) · HMAC
Kiongeza kasi cha kriptografia kinaauni uundaji wa ombi la DMA.
CRYP, SAES, PKA na HASH zinaweza kufafanuliwa (katika ETZPC) kuwa zinaweza kufikiwa na programu salama pekee.

3.25

Boot na usalama na udhibiti wa OTP (BSEC)
BSEC (boot na usalama na udhibiti wa OTP) imekusudiwa kudhibiti kisanduku cha fuse cha OTP (kinachoweza kuratibiwa mara moja), kinachotumika kwa uhifadhi usio na tete uliopachikwa kwa usanidi wa kifaa na vigezo vya usalama. Baadhi ya sehemu ya BSEC lazima isanidiwe kuwa inaweza kufikiwa na programu salama pekee.
BSEC inaweza kutumia maneno ya OTP kuhifadhi HWKEY 256-bit kwa SAES (salama AES).

36/219

Uchunguzi wa DS13875

STM32MP133C/F

Kazi juuview

3.26

Vipima muda na waangalizi
Vifaa hivyo ni pamoja na vipima muda vya udhibiti wa hali ya juu, vipima muda kumi vya madhumuni ya jumla (ambapo saba zimewekwa salama), vipima muda viwili vya msingi, vipima muda vitano vyenye nguvu kidogo, vidhibiti vya muda viwili, na vipima muda vinne vya mfumo katika kila Cortex-A7.
Vihesabu vyote vya kipima muda vinaweza kugandishwa katika hali ya utatuzi.
Jedwali hapa chini linalinganisha vipengele vya vipima muda vya hali ya juu, madhumuni ya jumla, vya msingi na vya chini vya nguvu.

Aina ya kipima muda

Kipima muda

Jedwali 4. Ulinganishaji wa huduma ya wakati

Azimio la kupinga-
tion

Aina ya kukabiliana

Prescaler factor

Uzalishaji wa ombi la DMA

Nasa/linganisha chaneli

Pato la ziada

Upeo wa kiolesura
saa (MHz)

Max
kipima muda
saa (MHz)(1)

TIM1 ya hali ya juu, -dhibiti TIM8

16-bit

Juu, Nambari kamili chini, kati ya 1 juu/chini na 65536

Ndiyo

TIM2 TIM5

32-bit

Juu, Nambari kamili chini, kati ya 1 juu/chini na 65536

Ndiyo

TIM3 TIM4

16-bit

Juu, Nambari kamili chini, kati ya 1 juu/chini na 65536

Ndiyo

Nambari kamili yoyote

TIM12(2) 16-bit

Juu kati ya 1

Hapana

Mkuu

na 65536

kusudi

TIM13(2) TIM14(2)

16-bit

Nambari kamili Juu kati ya 1
na 65536

Hapana

Nambari kamili yoyote

TIM15(2) 16-bit

Juu kati ya 1

Ndiyo

na 65536

TIM16(2) TIM17(2)

16-bit

Nambari kamili Juu kati ya 1
na 65536

Ndiyo

Msingi

TIM6, TIM7

16-bit

Nambari kamili Juu kati ya 1
na 65536

Ndiyo

LPTIM1,

Nguvu ya chini

LPTIM2(2), LPTIM3(2),
LPTIM4,

16-bit

1, 2, 4, 8, Up 16, 32, 64,
128

Hapana

LPTIM5

6

4

104.5

209

4

Hapana

104.5

209

4

Hapana

104.5

209

2

Hapana

104.5

209

1

Hapana

104.5

209

2

1

104.5

209

1

1

104.5

209

0

Hapana

104.5

209

1(3)

Hapana

104.5 104.5

1. Saa ya juu zaidi ya kipima muda ni hadi 209 MHz kulingana na biti ya TIMGxPRE katika RCC. 2. Kipima saa kinachoweza kulindwa. 3. Hakuna chaneli ya kunasa kwenye LPTIM.

Uchunguzi wa DS13875

37/219
48

Kazi juuview

STM32MP133C/F

3.26.1 3.26.2 3.26.3

Vipima muda vya hali ya juu (TIM1, TIM8)
Vipima muda vya hali ya juu (TIM1, TIM8) vinaweza kuonekana kama jenereta za awamu tatu za PWM zilizoongezwa kwa chaneli 6. Zina matokeo ya ziada ya PWM na nyakati za kufa zinazoweza kupangwa. Wanaweza pia kuzingatiwa kama vipima muda kamili vya madhumuni ya jumla. Chaneli zao nne zinazojitegemea zinaweza kutumika kwa: · kunasa ingizo · ulinganishaji wa pato · Uzalishaji wa PWM (njia zenye makali au zilizopangiliwa katikati) · pato la modi ya mpigo mmoja
Ikiwekwa kama vipima muda vya kawaida vya biti 16, vina vipengele sawa na vipima muda vya madhumuni ya jumla. Ikiwa imesanidiwa kama jenereta za PWM za biti-16, zina uwezo kamili wa urekebishaji (0-100%).
Kipima muda cha hali ya juu kinaweza kufanya kazi pamoja na vipima muda vya madhumuni ya jumla kupitia kipengele cha kiungo cha kipima saa kwa ulandanishi au mfuatano wa matukio.
TIM1 na TIM8 zinaunga mkono uundaji wa ombi huru la DMA.
Vipima muda vya madhumuni ya jumla (TIM2, TIM3, TIM4, TIM5, TIM12, TIM13, TIM14, TIM15, TIM16, TIM17)
Kuna vipima muda vya madhumuni ya jumla kumi vinavyoweza kusawazishwa vilivyopachikwa katika vifaa vya STM32MP133C/F (tazama Jedwali la 4 kwa tofauti). · TIM2, TIM3, TIM4, TIM5
TIM 2 na TIM5 zinatokana na kihesabu cha 32-bit cha kupakia upya juu/chini kiotomatiki na kihesabu cha awali cha biti 16, huku TIM3 na TIM4 zinatokana na upakiaji upya wa juu/chini wa biti 16 na kihesabu cha awali cha biti 16. Vipima muda vyote vinaangazia chaneli nne huru za kunasa/kulinganisha pato, PWM au utoaji wa modi ya mpigo mmoja. Hii inatoa hadi 16 kunasa/kulinganisha pato/PWM kwenye vifurushi vikubwa zaidi. Vipima muda vya madhumuni ya jumla vinaweza kufanya kazi pamoja, au na vipima muda vya madhumuni ya jumla na vipima muda vya udhibiti wa hali ya juu TIM1 na TIM8, kupitia kipengele cha kiungo cha kipima saa cha ulandanishi au mfuatano wa matukio. Chochote kati ya vipima muda hivi vya madhumuni ya jumla kinaweza kutumika kutoa matokeo ya PWM. TIM2, TIM3, TIM4, TIM5 zote zina uzalishaji huru wa ombi la DMA. Zina uwezo wa kushughulikia mawimbi ya usimbaji wa quadrature (ziada) na matokeo ya kidijitali kutoka kwa vitambuzi moja hadi vinne vya madoido ya ukumbi. · TIM12, TIM13, TIM14, TIM15, TIM16, TIM17 Vipima muda hivi vinatokana na kiongeza kasi cha 16-bit cha kupakia upya kiotomatiki na kihesabu mapema cha 16-bit. TIM13, TIM14, TIM16 na TIM17 zina chaneli moja huru, ilhali TIM12 na TIM15 zina chaneli mbili zinazojitegemea za kunasa/kulinganisha pato, PWM au pato la modi ya mpigo mmoja. Zinaweza kusawazishwa na vipima muda vya jumla vya TIM2, TIM3, TIM4, TIM5 vilivyoangaziwa kamili au kutumika kama besi rahisi za saa. Kila moja ya vipima muda hivi inaweza kufafanuliwa (katika ETZPC) kama kufikiwa na programu salama pekee.
Vipima muda vya msingi (TIM6 na TIM7)
Vipima muda hivi hutumiwa hasa kama msingi wa muda wa biti 16.
TIM6 na TIM7 zinaunga mkono uundaji wa ombi huru la DMA.

38/219

Uchunguzi wa DS13875

STM32MP133C/F

Kazi juuview

3.26.4
3.26.5 3.26.6

Vipima muda vya nishati ya chini (LPTIM1, LPTIM2, LPTIM3, LPTIM4, LPTIM5)
Kila kipima muda cha nguvu kidogo kina saa inayojitegemea na huendesha pia katika hali ya Kuacha ikiwa imefungwa na LSE, LSI au saa ya nje. LPTIMx ina uwezo wa kuamsha kifaa kutoka kwa modi ya Kuacha.
Vipima muda vya nguvu ya chini vinaauni vipengele vifuatavyo: · 16-bit up counter na rejista ya upakiaji otomatiki ya biti 16 · rejista ya kulinganisha ya biti 16 · Toleo linaloweza kusanidiwa: mpigo, PWM · Hali inayoendelea/mlio wa risasi moja · Programu inayoweza kuchaguliwa/ kichochezi cha kuingiza vifaa · Chanzo cha saa kinachoweza kuchaguliwa:
chanzo cha saa ya ndani: LSE, LSI, HSI au APB chanzo cha saa ya nje juu ya uingizaji wa LPTIM (inafanya kazi hata bila saa ya ndani
chanzo kinaendeshwa, kinachotumiwa na programu ya kihesabu cha mpigo) · Kichujio cha hitilafu cha kidijitali kinachoweza kuratibiwa · Hali ya kusimba
LPTIM2 na LPTIM3 zinaweza kufafanuliwa (katika ETZPC) kuwa zinaweza kufikiwa na programu salama pekee.
Walinzi wanaojitegemea (IWDG1, IWDG2)
Mlinzi wa kujitegemea anategemea kidhibiti cha 12-bit na kiboreshaji cha 8-bit. Imefungwa kutoka kwa RC ya ndani ya 32 kHz ya kujitegemea (LSI) na, inapofanya kazi kwa kujitegemea kutoka kwa saa kuu, inaweza kufanya kazi katika modes za Kuacha na Kusubiri. IWDG inaweza kutumika kama mlinzi kuweka upya kifaa tatizo linapotokea. Ni maunzi- au programu inaweza kusanidiwa kupitia baiti chaguo.
IWDG1 inaweza kufafanuliwa (katika ETZPC) kama kufikiwa na programu salama pekee.
Vipima muda vya kawaida (Cortex-A7 CNT)
Vipima muda vya kawaida vya Cortex-A7 vilivyopachikwa ndani ya Cortex-A7 vinalishwa na thamani kutoka kwa utayarishaji wa muda wa mfumo (STGEN).
Kichakataji cha Cortex-A7 hutoa vipima muda vifuatavyo: · kipima muda halisi cha matumizi katika hali salama na zisizo salama.
Rejesta za kipima saa huwekwa benki ili kutoa nakala salama na zisizo salama. · kipima muda cha matumizi katika hali zisizo salama · kipima muda halisi cha matumizi katika hali ya hypervisor
Vipima muda vya jumla si viambata vilivyopangwa kwenye kumbukumbu na basi vinaweza kufikiwa tu kwa maagizo mahususi ya kichakataji cha Cortex-A7 (cp15).

3.27

Uzalishaji wa kipima saa cha mfumo (STGEN)
Kizazi cha kuweka muda katika mfumo (STGEN) huzalisha thamani ya hesabu ya saa ambayo hutoa uthabiti view ya muda kwa vipima muda vyote vya Cortex-A7.

Uchunguzi wa DS13875

39/219
48

Kazi juuview

STM32MP133C/F

Kizalishaji cha muda cha mfumo kina vipengele muhimu vifuatavyo: · upana wa 64-bit ili kuepuka masuala ya kusambaza · Anza kutoka sufuri au thamani inayoweza kupangwa · Dhibiti kiolesura cha APB (STGENC) kinachowezesha kipima muda kuhifadhiwa na kurejeshwa.
katika matukio ya kuzima nguvu · Kiolesura cha kusoma pekee cha APB (STGENR) ambacho huwezesha thamani ya kipima muda kusomwa na wasio-
programu salama na zana za utatuzi · Uongezaji wa thamani wa kipima muda ambao unaweza kusimamishwa wakati wa utatuzi wa mfumo
STGENC inaweza kufafanuliwa (katika ETZPC) kama kufikiwa na programu salama pekee.

3.28

Saa ya wakati halisi (RTC)
RTC hutoa wakeup otomatiki ili kudhibiti hali zote za nishati ya chini.RTC ni kipima saa/kaunta huru ya BCD na hutoa saa/kalenda ya muda wa siku yenye kukatizwa kwa kengele zinazoweza kupangwa.
RTC inajumuisha pia bendera ya kuamka inayoweza kuratibiwa mara kwa mara na uwezo wa kukatiza.
Rejesta mbili za biti 32 zina sekunde, dakika, saa (umbizo la saa 12 au 24), siku (siku ya juma), tarehe (siku ya mwezi), mwezi, na mwaka, iliyoonyeshwa katika umbizo la decimal la msimbo wa binary (BCD). Thamani ya sekunde ndogo pia inapatikana katika umbizo la binary.
Hali ya binary inatumika ili kurahisisha usimamizi wa kiendesha programu.
Fidia kwa 28-, 29- (mwaka mruko), 30-, na miezi 31 ya siku hufanywa moja kwa moja. Fidia ya kuokoa muda wa mchana pia inaweza kufanywa.
Rejesta za ziada za 32-bit zina sekunde ndogo za kengele zinazoweza kuratibiwa, sekunde, dakika, saa, siku na tarehe.
Kipengele cha urekebishaji kidijitali kinapatikana ili kufidia mkengeuko wowote katika usahihi wa kioo cha oscillator.
Baada ya kuweka upya kikoa cha Hifadhi nakala, rejista zote za RTC zinalindwa dhidi ya ufikiaji unaowezekana wa uandishi wa vimelea na kulindwa na ufikiaji uliolindwa.
Ili mradi ujazo wa usambazajitage inabakia katika safu ya uendeshaji, RTC haikomi kamwe, bila kujali hali ya kifaa (Njia ya Kuendesha, hali ya nishati ya chini au ikiwa imewekwa upya).
Sifa kuu za RTC ni zifuatazo: · Kalenda yenye sekunde, sekunde, dakika, saa (umbizo la 12 au 24), siku (siku ya
wiki), tarehe (siku ya mwezi), mwezi, na mwaka · Fidia ya kuokoa Mchana ambayo inaweza kupangwa na programu · Kengele inayoweza kuratibiwa yenye utendaji wa kukatiza. Kengele inaweza kusababishwa na yoyote
mchanganyiko wa mashamba ya kalenda. · Kitengo cha kuamka kiotomatiki kinachozalisha bendera ya mara kwa mara ambayo huanzisha wakeup otomatiki
kukatiza · Ugunduzi wa saa ya marejeleo: saa sahihi zaidi ya chanzo cha pili (50 au 60 Hz) inaweza kuwa.
kutumika kuimarisha usahihi wa kalenda. · Usawazishaji sahihi na saa ya nje kwa kutumia kipengele cha zamu ya sekunde ndogo · Saketi ya urekebishaji dijiti (marekebisho ya kihesabu ya mara kwa mara): usahihi wa 0.95 ppm, uliopatikana katika
dirisha la calibration la sekunde kadhaa

40/219

Uchunguzi wa DS13875

STM32MP133C/F

Kazi juuview

· Nyakatiamp kazi ya kuhifadhi tukio · Uhifadhi wa SWKEY katika rejista za chelezo za RTC na ufikiaji wa moja kwa moja wa basi kwa SAE (sio
inaweza kusomeka na CPU) · Vikwazo/matukio yanayowezekana:
Kengele A Kengele B Kuamka kukatiza Timestamp · Usaidizi wa TrustZone: Kengele A ya RTC inayolindwa kikamilifu, kengele B, kipima muda cha kuamsha na saaamp mtu binafsi salama au si salama
urekebishaji wa RTC umefanywa kwa usalama kwenye usanidi usio salama

3.29

Tamper na rejista za chelezo (TAMP)
Rejesta chelezo za biti 32 x 32 huhifadhiwa katika hali zote za nishati ya chini na pia katika hali ya VBAT. Zinaweza kutumika kuhifadhi data nyeti kwani maudhui yao yanalindwa na saaampmzunguko wa kugundua.
Saba tamper pembejeo pini na tano tamppini za pato zinapatikana kwa anti-tamputambuzi. tamppini zinaweza kusanidiwa kwa utambuzi wa kingo, ukingo na kiwango, utambuzi wa kiwango kwa kuchuja, au t hai.ampambayo huongeza kiwango cha usalama kwa kuangalia kiotomatiki kwamba tamppini hazijafunguliwa au kufupishwa kwa nje.
TAMP sifa kuu · rejista 32 za chelezo (TAMP_BKPxR) kutekelezwa katika kikoa cha RTC ambacho kimesalia
inawashwa na VBAT wakati nguvu ya VDD imezimwa · 12 tamper pini zinapatikana (pembejeo saba na matokeo matano) · Yoyote tamputambuzi unaweza kutoa nyakati za RTCamp tukio. · Yoyote tamputambuzi wa er hufuta rejista za chelezo. · Usaidizi wa TrustZone:
Tampusanidi ulio salama au usio salama usanidi wa rejista za chelezo katika maeneo matatu ya ukubwa unaoweza kusanidiwa:
. eneo moja salama la kusoma/kuandika. moja andika sehemu salama/soma isiyo salama. eneo moja la kusoma/kuandika lisilo salama · Kaunta ya Monotonic

3.30

Miingiliano ya saketi iliyounganishwa (I2C1, I2C2, I2C3, I2C4, I2C5)
Vifaa vilipachika miingiliano mitano ya I2C.
Kiolesura cha basi cha I2C hushughulikia mawasiliano kati ya STM32MP133C/F na basi la mfululizo la I2C. Inadhibiti mpangilio wa basi mahususi wa I2C, itifaki, usuluhishi na muda.

Uchunguzi wa DS13875

41/219
48

Kazi juuview

STM32MP133C/F

Kifaa cha pembeni cha I2C kinaauni: · Uainishaji wa basi la I2C na urekebishaji wa mwongozo wa mtumiaji. 5 utangamano:
Hali za utumwa na bwana, uwezo wa multimaster Modi ya Kawaida (Sm), yenye bitrate hadi 100 kbit/s Fast-mode (Fm), yenye bitrate hadi 400 kbit/s Fast-mode Plus (Fm+), yenye bitrate hadi 1 Mbit/s na 20 mA pato drive I/Os 7-bit-addressing mode 10-bit-addressing 7-bit address2.0 Programme XNUMX. na nyakati za kushikilia Hiari ya kunyoosha saa · Vipimo vya basi la usimamizi wa mfumo (SMBus) upatanifu wa XNUMX: PEC ya maunzi (kukagua makosa ya pakiti) kutengeneza na uthibitishaji na ACK
dhibiti itifaki ya azimio la anwani (ARP) inasaidia arifa ya SMBus · Vipimo vya itifaki ya usimamizi wa mfumo wa nguvu (PMBusTM) rev 1.1 uoanifu · Saa inayojitegemea: chaguo la vyanzo huru vya saa vinavyoruhusu kasi ya mawasiliano ya I2C kuwa huru kutokana na upangaji upya wa PCLK · Hali ya Kuamka kutoka kwa Simamisha kwenye mechi ya anwani · Analogi inayoweza kuratibiwa na vichujio vya kelele vya dijiti yenye bafa ya DMA
I2C3, I2C4 na I2C5 zinaweza kufafanuliwa (katika ETZPC) kuwa zinaweza kufikiwa na programu salama pekee.

3.31

Kipokezi cha kipokezi kisichosawazishwa cha zima (USART1, UART2, UART3, UART6 na UART4, UART5, UART7, UART8)
Vifaa vina vipokezi vinne vilivyopachikwa zima vya kupokezana (USART1, USART2, USART3 na USART6) na vipokezi vinne vya ulimwengu wote visivyolingana (UART4, UART5, UART7 na UART8). Rejelea jedwali lililo hapa chini kwa muhtasari wa vipengele vya UARTx na UARTx.
Miingiliano hii hutoa mawasiliano ya asynchronous, usaidizi wa IrDA SIR ENDEC, hali ya mawasiliano ya wasindikaji wengi, hali ya mawasiliano ya nusu-duplex ya waya moja na ina uwezo wa LIN bwana/mtumwa. Wanatoa usimamizi wa maunzi ya ishara za CTS na RTS, na RS485 Driver Wezesha. Wana uwezo wa kuwasiliana kwa kasi ya hadi 13 Mbit / s.
USART1, UART2, USART3 na USART6 pia hutoa hali ya Smartcard (inayotii ISO 7816) na uwezo wa mawasiliano unaofanana na SPI.
UART zote zina kikoa cha saa kisichojitegemea kutoka kwa saa ya CPU, ikiruhusu USARTx kuamsha STM32MP133C/F kutoka kwa modi ya Kuacha kwa kutumia baudrates hadi Kbaud 200. Matukio ya kuamsha kutoka kwa Modi ya Kuacha yanaweza kuratibiwa na yanaweza kuwa:
· anza kugundua kidogo
· fremu yoyote ya data iliyopokelewa
· fremu maalum ya data iliyopangwa

42/219

Uchunguzi wa DS13875

STM32MP133C/F

Kazi juuview

Miingiliano yote ya UART inaweza kutumika na kidhibiti cha DMA.

Jedwali 5. Vipengele vya UART/UART

UART modes/vipengele(1)

UART1/2/3/6

UART4/5/7/8

Udhibiti wa mtiririko wa vifaa vya modem

X

X

Mawasiliano endelevu kwa kutumia DMA

X

X

Mawasiliano ya Multiprocessor

X

X

Hali ya SPI iliyosawazishwa (bwana/mtumwa)

X

–

Hali ya Smartcard

X

–

Kizuizi cha mawasiliano cha waya-moja cha nusu-duplex IrDA SIR ENDEC

X

X

X

X

Hali ya LIN

X

X

Kikoa cha saa mbili na wakeup kutoka kwa hali ya chini ya nishati

X

X

Muda wa muda wa kipokeaji kuisha kukatiza mawasiliano ya Modbus

X

X

X

X

Ugunduzi wa kiwango cha baud kiotomatiki

X

X

Washa Dereva

X

X

Urefu wa data ya UART

7, 8 na 9 bits

1. X = mkono.

USART1 na USART2 zinaweza kufafanuliwa (katika ETZPC) kuwa zinaweza kufikiwa na programu salama pekee.

3.32

Miingiliano ya pembeni (SPI1, SPI2, SPI3, SPI4, SPI5) violesura vya sauti vilivyounganishwa (I2S1, I2S2, I2S3, I2S4)
Vifaa vina hadi SPI tano (SPI2S1, SPI2S2, SPI2S3, SPI2S4, na SPI5) ambazo huruhusu mawasiliano hadi 50 Mbit/s katika hali kuu na utumwa, katika hali ya nusu-duplex, fullduplex na simplex. Kiboreshaji cha 3-bit hutoa masafa nane ya modi kuu na fremu inaweza kusanidiwa kutoka biti 4 hadi 16. Miingiliano yote ya SPI inasaidia hali ya mapigo ya NSS, hali ya TI, hesabu ya maunzi ya CRC na kuzidisha kwa 8-bit zilizopachikwa za Rx na Tx FIFO zenye uwezo wa DMA.
I2S1, I2S2, I2S3, na I2S4 zimeunganishwa kwa SPI1, SPI2, SPI3 na SPI4. Zinaweza kuendeshwa katika hali ya bwana au mtumwa, katika hali ya mawasiliano ya duplex kamili na nusu-duplex, na zinaweza kusanidiwa kufanya kazi kwa azimio la 16- au 32-bit kama njia ya pembejeo au pato. Sauti sampmasafa ya ling kutoka 8 kHz hadi 192 kHz yanaauniwa. Miingiliano yote ya I2S inasaidia kuzidisha kwa 8-bit zilizopachikwa za Rx na Tx FIFO zenye uwezo wa DMA.
SPI4 na SPI5 zinaweza kufafanuliwa (katika ETZPC) kuwa zinaweza kufikiwa na programu salama pekee.

3.33

Miingiliano ya sauti ya mfululizo (SAI1, SAI2)
Vifaa hupachika SAI mbili zinazoruhusu muundo wa itifaki nyingi za stereo au sauti moja

Uchunguzi wa DS13875

43/219
48

Kazi juuview

STM32MP133C/F

kama vile I2S, LSB au MSB-justified, PCM/DSP, TDM au AC'97. Utoaji wa SPDIF unapatikana wakati kizuizi cha sauti kimesanidiwa kama kisambazaji. Ili kuleta kiwango hiki cha kunyumbulika na kusanidi upya, kila SAI ina vizuizi vidogo viwili vya sauti vinavyojitegemea. Kila block ina jenereta yake ya saa na kidhibiti cha laini cha I/O. Sauti sampmasafa ya ling hadi 192 kHz yanaauniwa. Kwa kuongeza, hadi maikrofoni nane zinaweza kuungwa mkono kwa kiolesura cha PDM kilichopachikwa. SAI inaweza kufanya kazi katika usanidi mkuu au mtumwa. Vizuizi vidogo vya sauti vinaweza kuwa vipokezi au kisambazaji na vinaweza kufanya kazi kwa usawa au kwa usawa (kwa heshima na nyingine). SAI inaweza kuunganishwa na SAI zingine kufanya kazi kwa usawa.

3.34

Kiolesura cha kipokeaji cha SPDIF (SPDIFRX)
SPDIFRX imeundwa kupokea mtiririko wa S/PDIF unaotii IEC-60958 na IEC-61937. Viwango hivi vinaauni mitiririko rahisi ya stereo hadi s ya juuample rate, na sauti iliyobanwa ya mazingira ya vituo vingi, kama vile iliyofafanuliwa na Dolby au DTS (hadi 5.1).
Vipengele kuu vya SPDIFRX ni vifuatavyo: · Hadi vipengee vinne vinavyopatikana · Ugunduzi wa kiwango cha alama kiotomatiki · Kiwango cha juu zaidi cha alama: 12.288 MHz · Mtiririko wa stereo kutoka 32 hadi 192 kHz umetumika · Usaidizi wa sauti IEC-60958 na IEC-61937, programu-tumizi za watumiaji · Udhibiti wa usawazishaji · Mawasiliano kwa kutumia DMA kwa sauti ya sauti.amples · Mawasiliano kwa kutumia DMA kwa udhibiti na taarifa za kituo cha mtumiaji · Uwezo wa kukatiza
Mpokeaji wa SPDIFRX hutoa vipengele vyote muhimu ili kuchunguza kiwango cha ishara, na kubainisha mkondo wa data unaoingia. Mtumiaji anaweza kuchagua pembejeo inayohitajika ya SPDIF, na wakati ishara halali inapatikana, SPDIFRX re-sampinapunguza mawimbi inayoingia, inasimbua mtiririko wa Manchester, na inatambua fremu, fremu ndogo na vipengele vya kuzuia. SPDIFRX huwasilisha kwa data iliyosimbuliwa ya CPU, na alama za hali zinazohusiana.
SPDIFRX pia inatoa mawimbi iitwayo spdif_frame_sync, ambayo hubadilika kwa kiwango cha fremu ndogo ya S/PDIF ambayo hutumika kukokotoa sampkiwango cha algorithms ya kupeperushwa kwa saa.

3.35

Salama kwa pembejeo/toe violesura vya MultiMediaCard (SDMMC1, SDMMC2)
Miingiliano miwili salama ya ingizo/towe ya MultiMediaCard (SDMMC) hutoa kiolesura kati ya basi la AHB na kadi za kumbukumbu za SD, kadi za SDIO na vifaa vya MMC.
Vipengele vya SDMMC vinajumuisha yafuatayo: · Kuzingatia Toleo la 5.1 la Ainisho la Mfumo wa MultiMediaCard Iliyopachikwa
Usaidizi wa kadi kwa aina tatu tofauti za databasi: 1-bit (chaguomsingi), 4-bit na 8-bit.

44/219

Uchunguzi wa DS13875

STM32MP133C/F

Kazi juuview

(kasi ya HS200 SDMMC_CK imepunguzwa hadi kasi ya juu inayoruhusiwa ya I/O)(HS400 haitumiki)
· Utangamano kamili na matoleo ya awali ya MultiMediaCards (utangamano wa nyuma)
· Utiifu kamili wa vipimo vya kadi ya kumbukumbu ya SD toleo la 4.1 (kasi ya SDR104 SDMMC_CK imepunguzwa hadi kasi ya juu inayoruhusiwa ya I/O, hali ya SPI na hali ya UHS-II haitumiki)
· Utiifu kamili wa vipimo vya kadi ya SDIO toleo la 4.0 Usaidizi wa Kadi kwa modi mbili tofauti za databasi: 1-bit (chaguomsingi) na 4-bit (SDR104 SDMMC_CK kasi iliyopunguzwa hadi kasi ya juu inayoruhusiwa ya I/O, modi ya SPI na hali ya UHS-II haitumiki)
· Uhamisho wa data hadi 208 Mbyte/s kwa modi ya 8-bit (kulingana na kasi ya juu inayoruhusiwa ya I/O)
· Data na pato la amri huwezesha mawimbi kudhibiti viendeshaji vya njia mbili za nje
· Kidhibiti mahususi cha DMA kilichopachikwa katika kiolesura cha mwenyeji wa SDMMC, kuruhusu uhamishaji wa kasi ya juu kati ya kiolesura na SRAM.
· Msaada wa orodha iliyounganishwa na IDMA
· Vifaa maalum vya umeme, VDDSD1 na VDDSD2 vya SDMMC1 na SDMMC2 mtawalia, hivyo basi kuondoa hitaji la kuingizwa kwa kibadilisha kiwango kwenye kiolesura cha kadi ya SD katika hali ya UHS-I.
Ni baadhi tu ya GPIO za SDMMC1 na SDMMC2 zinazopatikana kwenye pini maalum ya VDDSD1 au VDDSD2. Hizo ni sehemu ya GPIO za kuwasha chaguomsingi za SDMMC1 na SDMMC2 (SDMMC1: PC[12:8], PD[2], SDMMC2: PB[15,14,4,3], PE3, PG6). Wanaweza kutambuliwa katika jedwali mbadala la utendaji kazi kwa ishara zilizo na kiambishi tamati "_VSD1" au "_VSD2".
Kila SDMMC imeunganishwa na kizuizi cha kuchelewa (DLYBSD) kinachoruhusu utumiaji wa masafa ya data ya nje zaidi ya 100 MHz.
Miingiliano yote miwili ya SDMMC ina bandari za usanidi zinazoweza kulindwa.

3.36

Mtandao wa eneo la kidhibiti (FDCAN1, FDCAN2)
Mfumo mdogo wa mtandao wa eneo la kidhibiti (CAN) una moduli mbili za CAN, kumbukumbu ya RAM ya ujumbe ulioshirikiwa na kitengo cha kurekebisha saa.
Moduli zote mbili za CAN (FDCAN1 na FDCAN2) zinatii ISO 11898-1 (maelezo ya itifaki ya CAN toleo la 2.0 sehemu A, B) na vipimo vya itifaki ya CAN FD toleo la 1.0.
Kumbukumbu ya RAM ya ujumbe wa 10-Kbyte hutekeleza vichujio, kupokea FIFO, kupokea vihifadhi, kusambaza matukio ya FIFO na kusambaza bafa (pamoja na vichochezi vya TTCAN). RAM ya ujumbe huu inashirikiwa kati ya moduli mbili za FDCAN1 na FDCAN2.
Kitengo cha kawaida cha kurekebisha saa ni hiari. Inaweza kutumika kutengeneza saa iliyorekebishwa kwa FDCAN1 na FDCAN2 kutoka kwa kipenyo cha ndani cha RC cha HSI na PLL, kwa kutathmini ujumbe wa CAN uliopokewa na FDCAN1.

Uchunguzi wa DS13875

45/219
48

Kazi juuview

STM32MP133C/F

3.37

Mpangishi wa basi la mwendo wa kasi la Universal (USBH)
Vifaa vilipachika seva pangishi moja ya kasi ya juu ya USB (hadi 480 Mbit/s) na bandari mbili halisi. USBH inaauni shughuli za chini, za kasi kamili (OHCI) na vile vile za kasi ya juu (EHCI) kwa kujitegemea kwenye kila mlango. Inaunganisha transceivers mbili ambazo zinaweza kutumika kwa kasi ya chini (1.2 Mbit / s), kasi kamili (12 Mbit / s) au uendeshaji wa kasi (480 Mbit / s). Transceiver ya pili ya kasi ya juu inashirikiwa na OTG ya kasi ya juu.
USBH inaambatana na vipimo vya USB 2.0. Vidhibiti vya USBH vinahitaji saa maalum ambazo hutengenezwa na PLL ndani ya PHY ya kasi ya juu ya USB.

3.38

USB popote ulipo ya kasi ya juu (OTG)
Vifaa vilipachika kifaa kimoja cha USB OTG cha kasi ya juu (hadi 480 Mbit/s) kifaa/mwenye mfumo wa pembeni wa OTG. OTG inasaidia utendakazi wa kasi kamili na kasi ya juu. Transceiver ya uendeshaji wa kasi ya juu (480 Mbit/s) inashirikiwa na lango la pili la Seva ya USB.
USB OTG HS inaambatana na vipimo vya USB 2.0 na vipimo vya OTG 2.0. Ina mipangilio ya mwisho inayoweza kusanidiwa na inasaidia kusimamisha/kuendelea. Vidhibiti vya USB OTG vinahitaji saa maalum ya MHz 48 ambayo inatolewa na PLL ndani ya RCC au ndani ya PHY ya kasi ya juu ya USB.
Sifa kuu za USB OTG HS zimeorodheshwa hapa chini: · Ukubwa wa Rx na Tx FIFO uliochanganywa wa Kbyte 4 na ukubwa unaobadilika wa FIFO · SRP (itifaki ya ombi la kikao) na HNP (itifaki ya mazungumzo ya mwenyeji) Usaidizi wa mwisho wa mwelekeo nane · Chaneli 16 za upangishaji zenye usaidizi wa OUT wa muda · Programu inaweza kusanidiwa kwa modi ya OTG1.3 ya OTG2.0. Usaidizi wa LPM (udhibiti wa nguvu ya kiunganishi) · Usaidizi wa marekebisho ya vipimo 2.0 vya uchaji wa betri · Usaidizi wa HS OTG PHY · USB DMA ya ndani · HNP/SNP/IP ndani (hakuna kipingamizi chochote cha nje) · Kwa hali za OTG/Host, swichi ya umeme inahitajika ikiwa vifaa vinavyoendeshwa na basi vitatokea.
kushikamana.
Lango la usanidi la USB OTG linaweza kuwa salama.

46/219

Uchunguzi wa DS13875

STM32MP133C/F

Kazi juuview

3.39

Miingiliano ya Gigabit Ethernet MAC (ETH1, ETH2)
Vifaa hutoa vidhibiti viwili vya ufikiaji vya gigabit vya IEEE-802.3-2002 vinavyotii gigabit (GMAC) kwa mawasiliano ya Ethernet LAN kupitia kiolesura cha kawaida cha sekta inayojitegemea (MII), kiolesura kilichopunguzwa cha uhuru wa kati (RMII), au kiolesura kilichopunguzwa cha gigabit kinachojitegemea (RGMII).
Vifaa vinahitaji kifaa cha kiolesura halisi cha nje (PHY) ili kuunganisha kwenye basi halisi ya LAN (jozi-iliyosokotwa, nyuzinyuzi, n.k.). PHY imeunganishwa kwenye mlango wa kifaa kwa kutumia mawimbi 17 kwa MII, mawimbi 7 ya RMII, au mawimbi 13 ya RGMII, na inaweza kuwashwa kwa kutumia 25 MHz (MII, RMII, RGMII) au 125 MHz (RGMII) kutoka STM32MP133C/F au kutoka kwa PHY.
Vifaa vinajumuisha vipengele vifuatavyo: · Njia za uendeshaji na violesura vya PHY
Viwango vya uhamishaji data vya 10-, 100-, na 1000-Mbit/s Usaidizi wa utendakazi kamili wa duplex na nusu-duplex MII, RMII na RGMII PHY interfaces · Udhibiti wa usindikaji Uchujaji wa Pakiti za Tabaka nyingi: Uchujaji wa MAC kwenye chanzo (SA) na lengwa (DA)
anwani iliyo na kichujio kamili na cha hashi, VLAN tag-kuchuja kwa msingi na kichujio kamili na cha hashi, uchujaji wa Tabaka la 3 kwenye chanzo cha IP (SA) au anwani lengwa (DA), Tabaka la 4 la kuchuja kwenye chanzo (SP) au lango la lengwa (DP) Usindikaji wa VLAN mbili: uwekaji wa hadi VLAN mbili. tags katika njia ya kusambaza, tag kuchuja katika njia ya kupokea msaada wa IEEE 1588-2008/PTPv2 Inasaidia takwimu za mtandao kwa vihesabio vya RMON/MIB (RFC2819/RFC2665) · Usindikaji wa upakiaji wa maunzi Utangulizi na uwekaji wa data ya kuanza kwa fremu (SFD) au kufuta Uadilifu hundi ya kupakia injini kwa kichwa cha IPU/IC na hundi ya TCPMP ya upakiaji, weka ukaguzi wa TCP/IC. pokea hesabu ya hundi na ulinganishe jibu la ombi la ARP otomatiki na kifaa Kitengo cha anwani ya MAC cha TCP: mgawanyiko wa kiotomatiki wa pakiti kubwa ya TCP ya kupitisha kwenye pakiti nyingi ndogo · Hali ya nishati ya chini Ethernet yenye ufanisi wa nishati (ya kawaida IEEE 802.3az-2010) Pakiti ya kuamsha ya mbali na utambuzi wa AMD Magic PacketTM
ETH1 na ETH2 zote zinaweza kupangwa kuwa salama. Wakati salama, shughuli juu ya kiolesura cha AXI ni salama, na rejista za usanidi zinaweza tu kurekebishwa na ufikiaji salama.

Uchunguzi wa DS13875

47/219
48

Kazi juuview

STM32MP133C/F

3.40

Tatua miundombinu
Vifaa vinatoa utatuzi na kufuatilia vipengele vifuatavyo ili kusaidia uundaji wa programu na ujumuishaji wa mfumo: · Utatuzi wa sehemu ya mapumziko · Ufuatiliaji wa utekelezaji wa kanuni · Ala za programu · J.TAG lango la kutatua
Utatuzi unaweza kudhibitiwa kupitia JTAG/mlango wa ufikiaji wa utatuzi wa waya wa serial, kwa kutumia zana za kawaida za utatuzi za tasnia.
Lango la ufuatiliaji huruhusu data kunaswa kwa ukataji miti na uchanganuzi.
Ufikiaji wa utatuzi kwa maeneo salama unawezeshwa na ishara za uthibitishaji katika BSEC.

48/219

Uchunguzi wa DS13875

STM32MP133C/F

Pinout, maelezo ya pini na vitendaji mbadala

4

Pinout, maelezo ya pini na vitendaji mbadala

Kielelezo 5. Upigaji kura wa STM32MP133C/F LFBGA289

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PA9

PD10

PB7

PE7

PD5

PE8

PG4

PH9

PH13

PC7

PB9

PB14

PG6

PD2

PC9

VSS

B

PD3

PF5

PD14

PE12

PE1

PE9

PH14

PE10

PF1

PF3

PC6

PB15

PB4

PC10

PC12

DDR_DQ4 DDR_DQ0

C

PB6

PH12

PE14

PE13

PD8

PD12

PD15

VSS

PG7

PB5

PB3

VDDSD1

PF0

PC11

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

D

PB8

PD6

VSS

PE11

PD1

PE0

PG0

PE15

PB12

PB10

VDDSD2

VSS

PE3

PC8

DDR_ DQM0

DDR_DQ5 DDR_DQ3

E

PG9

PD11

PA12

PD0

VSS

PA15

PD4

PD9

PF2

PB13

PH10

VDDQ_ DDR

DDR_DQ2 DDR_DQ6 DDR_DQ7 DDR_A5

DDR_ RESETN

F

PG10

PG5

PG8

PH2

PH8

VDDCPU

VDD

VDDCPU VDDCPU

VDD

VDD

VDDQ_ DDR

VSS

DDR_A13

VSS

DDR_A9

DDR_A2

G

PF9

PF6

PF10

PG15

PF8

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_BA2 DDR_A7

DDR_A3

DDR_A0 DDR_BA0

H

PH11

PI3

PH7

PB2

PE4

VDDCPU

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_WEN

VSS

DDR_ODT DDR_CSN

DDR_ RASN

J

PD13

VBAT

PI2

VSS_PLL VDD_PLL VDCPU

VSS

VDDCORE

VSS

VDDCORE

VSS

VDDQ_ DDR

VDDCORE DDR_A10

DDR_ CASN

DDR_ CLKP

DDR_ CLKN

K

PC14OSC32_IN

PC15OSC32_
NJE

VSS

PC13

PI1

VDD

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_A11 DDR_CKE DDR_A1 DDR_A15 DDR_A12

L

PE2

PF4

PH6

PI0

PG3

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_ATO

DDR_ DTO0

DDR_A8 DDR_BA1 DDR_A14

M

PF7

PA8

PG11

VDD_ANA VSS_ANA

VDD

VDD

VDD

VDD

VDD

VDD

VDDQ_ DDR

DDR_ VREF

DDR_A4

VSS

DDR_ DTO1

DDR_A6

N

PE6

PG1

PD7

VSS

PB11

PF13

VSSA

PA3

NJTRST

VSS_USB VDDA1V1_

HS

REG

VDDQ_ DDR

PWR_LP

DDR_ DQM1

DDR_ DQ10

DDR_DQ8 DDR_ZQ

P

PH0OSC_IN

PH1OSC_OUT

PA13

PF14

PA2

VREF-

VDDA

PG13

PG14

VDD3V3_ USBHS

VSS

PI5-BOOT1 VSS_PLL2 PWR_ON

DDR_ DQ11

DDR_ DQ13

DDR_DQ9

R

PG2

PH3

PWR_CPU _ON

PA1

VSS

VREF+

PC5

VSS

VDD

PF15

VDDA1V8_ REG

PI6-BOOT2

VDD_PLL2

PH5

DDR_ DQ12

DDR_ DQS1N

DDR_ DQS1P

T

PG12

PA11

PC0

PF12

PC3

PF11

PB1

PA6

PE5

PDR_ON USB_DP2

PA14

USB_DP1

BYPASS_ REG1V8

PH4

DDR_ DQ15

DDR_ DQ14

U

VSS

PA7

PA0

PA5

PA4

PC4

PB0

PC1

PC2

NRST

USB_DM2

USB_ RREF

USB_DM1 PI4-BOOT0

PA10

PI7

VSS

MSv65067V5

Takwimu hapo juu inaonyesha juu ya kifurushi view.

Uchunguzi wa DS13875

49/219
97

Pinout, maelezo ya pini na vitendaji mbadala

STM32MP133C/F

Kielelezo 6. Kura ya STM32MP133C/F TFBGA289

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PD4

PE9

PG0

PD15

PE15

PB12

PF1

PC7

PC6

PF0

PB14

VDDSD2 VDDSD1 DDR_DQ4 DDR_DQ0

VSS

B

PE12

PD8

PE0

PD5

PD9

PH14

PF2

VSS

PF3

PB13

PB3

PE3

PC12

VSS

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

C

PE13

PD1

PE1

PE7

VSS

VDD

PE10

PG7

PG4

PB9

PH10

PC11

PC8

DDR_DQ2

DDR_ DQM0

DDR_DQ3 DDR_DQ5

D

PF5

PA9

PD10

VDDCPU

PB7

VDDCPU

PD12

VDDCPU

PH9

VDD

PB15

VDD

VSS

VDDQ_ DDR

DDR_ RESETN

DDR_DQ7 DDR_DQ6

E

PD0

PE14

VSS

PE11

VDDCPU

VSS

PA15

VSS

PH13

VSS

PB4

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_A13

F

PH8

PA12

VDD

VDDCPU

VSS

VDDCORE

PD14

PE8

PB5

VDDCORE

PC10

VDDCORE

VSS

VDDQ_ DDR

DDR_A7

DDR_A5

DDR_A9

G

PD11

PH2

PB6

PB8

PG9

PD3

PH12

PG15

PD6

PB10

PD2

PC9

DDR_A2 DDR_BA2 DDR_A3

DDR_A0 DDR_ODT

H

PG5

PG10

PF8

VDDCPU

VSS

VDDCORE

PH11

PI3

PF9

PG6

BYPASS_ REG1V8

VDDCORE

VSS

VDDQ_ DDR

DDR_BA0 DDR_CSN DDR_WEN

J VDD_PLL VSS_PLL

PG8

PI2

VBAT

PH6

PF7

PA8

PF12

VDD

VDDA1V8_ REG

PA10

DDR_ VREF

DDR_ RASN

DDR_A10

VSS

DDR_ CASN

K

PE4

PF10

PB2

VDD

VSS

VDDCORE

PA13

PA1

PC4

NRST

VSS_PLL2 VDDCORE

VSS

VDDQ_ DDR

DDR_A15

DDR_ CLKP

DDR_ CLKN

L

PF6

VSS

PH7

VDD_ANA VSS_ANA

PG12

PA0

PF11

PE5

PF15

VDD_PLL2

PH5

DDR_CKE DDR_A12 DDR_A1 DDR_A11 DDR_A14

M

PC14OSC32_IN

PC15OSC32_
NJE

PC13

VDD

VSS

PB11

PA5

PB0

VDDCORE

USB_ RREF

PI6-BOOT2 VDDCORE

VSS

VDDQ_ DDR

DDR_A6

DDR_A8 DDR_BA1

N

PD13

VSS

PI0

PI1

PA11

VSS

PA4

PB1

VSS

VSS

PI5-BOOT1

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_ATO

P

PH0OSC_IN

PH1OSC_OUT

PF4

PG1

VSS

VDD

PC3

PC5

VDD

VDD

PI4-BOOT0

VDD

VSS

VDDQ_ DDR

DDR_A4 DDR_ZQ DDR_DQ8

R

PG11

PE6

PD7

PWR_ CPU_ON

PA2

PA7

PC1

PA6

PG13

NJTRST

PA14

VSS

PWR_ON

DDR_ DQM1

DDR_ DQ12

DDR_ DQ11

DDR_DQ9

T

PE2

PH3

PF13

PC0

VSSA

VREF-

PA3

PG14

USB_DP2

VSS

VSS_ USBHS

USB_DP1

PH4

DDR_ DQ13

DDR_ DQ14

DDR_ DQS1P

DDR_ DQS1N

U

VSS

PG3

PG2

PF14

VDDA

VREF+

PDR_ON

PC2

USB_DM2

VDDA1V1_ REG

VDD3V3_ USBHS

USB_DM1

PI7

Takwimu hapo juu inaonyesha juu ya kifurushi view.

PWR_LP

DDR_ DQ15

DDR_ DQ10

VSS

MSv67512V3

50/219

Uchunguzi wa DS13875

STM32MP133C/F

Pinout, maelezo ya pini na vitendaji mbadala

Kielelezo 7. Kura ya STM32MP133C/F TFBGA320
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20

A

VSS

PA9

PE13 PE12

PD12

PG0

PE15

PG7

PH13

PF3

PB9

PF0

PC10 PC12

PC9

VSS

B

PD0

PE11

PF5

PA15

PD8

PE0

PE9

PH14

PE8

PG4

PF1

VSS

PB5

PC6

PB15 PB14

PE3

PC11

DDR_ DQ4

DDR_ DQ1

DDR_ DQ0

C

PB6

PD3

PE14 PD14

PD1

PB7

PD4

PD5

PD9

PE10 PB12

PH9

PC7

PB3

VDD SD2

PB4

PG6

PC8

PD2

DDR_ DDR_ DQS0P DQS0N

D

PB8

PD6

PH12

PD10

PE7

PF2

PB13

VSS

DDR_ DQ2

DDR_ DQ5

DDR_ DQM0

E

PH2

PH8

VSS

VSS

CPU ya VDD

PE1

PD15

CPU ya VDD

VSS

VDD

PB10

PH10

VDDQ_ DDR

VSS

VDD SD1

DDR_ DQ3

DDR_ DQ6

F

PF8

PG9

PD11 PA12

VSS

VSS

VSS

DDR_ DQ7

DDR_ A5

VSS

G

PF6

PG10

PG5

CPU ya VDD

H

PE4

PF10 PG15

PG8

J

PH7

PD13

PB2

PF9

CPU ya VDD

VSS

VDD

CPU ya VDD

VDD CORE

VSS

VDD

VSS

VDDQ_ DDR

VSS

VSS

VDD

VDD

VSS

VDD CORE

VSS

VDD

VDD CORE

VDDQ_ DDR

DDR_ A13

DDR_ A2

DDR_ A9

DDR_ WEKA UPYA
N

DDR_ BA2

DDR_ A3

DDR_ A0

DDR_ A7

DDR_ BA0

DDR_ CSN

DDR_ ODT

K

VSS_ PLL

VDD_ PLL

PH11

CPU ya VDD

PC15-

L

VBAT OSC32 PI3

VSS

_NJE

PC14-

M

VSS OSC32 PC13

_IN

VDD

N

PE2

PF4

PH6

PI2

CPU ya VDD
VDD CORE
VSS
VDD

VSS

VSS

VSS

VSS

VSS

VDD CORE

VSS

VSS

VDD CORE

VSS

VSS

VSS

VSS

VSS

VDD

VDD CORE

VSS

VDD

VDD CORE

VDDQ_ DDR
VSS
VDDQ_ DDR
VDD CORE

VDDQ_ DDR

DDR_ WEN

DDR_ RASN

VSS

VSS

DDR_ A10

DDR_ CASN

DDR_ CLKN

VDDQ_ DDR

DDR_ A12

DDR_ CLKP

DDR_ A15

DDR_ A11

DDR_ A14

DDR_ CKE

DDR_ A1

P

PA8

PF7

PI1

PI0

VSS

VSS

DDR_ DTO1

DDR_ ATO

DDR_ A8

DDR_ BA1

R

PG1

PG11

PH3

VDD

VDD

VSS

VDD

VDD CORE

VSS

VDD

VDD CORE

VSS

VDDQ_ DDR

VDDQ_ DDR

DDR_ A4

DDR_ ZQ

DDR_ A6

T

VSS

PE6

PH0OSC_IN

PA13

VSS

VSS

DDR_ VREF

DDR_ DQ10

DDR_ DQ8

VSS

U

PH1OSC_ OUT

VSS_ ANA

VSS

VSS

VDD

VDDA VSSA

PA6

VSS

VDD CORE

VSS

VDD VDDQ_ CORE DDR

VSS

PWR_ IMEWASHWA

DDR_ DQ13

DDR_ DQ9

V

PD7

VDD_ ANA

PG2

PA7

VREF-

NJ TRST

VDDA1 V1_ REG

VSS

PWR_ DDR_ DDR_ LP DQS1P DQS1N

W

PWR_

PG3

PG12 CPU_ PF13

PC0

ON

PC3 VREF+ PB0

PA3

PE5

VDD

USB_ RREF

PA14

VDD 3V3_ USBHS

VDDA1 V8_ REG

VSS

BYPAS S_REG
1V8

PH5

DDR_ DQ12

DDR_ DQ11

DDR_ DQM1

Y

PA11

PF14

PA0

PA2

PA5

PF11

PC4

PB1

PC1

PG14

NRST

PF15

USB_ VSS_

PI6-

USB_

PI4-

VDD_

DM2 USBHS BOOT2 DP1 BOOT0 PLL2

PH4

DDR_ DQ15

DDR_ DQ14

AA

VSS

PB11

PA1

PF12

PA4

PC5

PG13

PC2

PDR_ IMEWASHWA

USB_ DP2

PI5-

USB_

BOOT1 DM1

VSS_ PLL2

PA10

PI7

VSS

Takwimu hapo juu inaonyesha juu ya kifurushi view.

MSv65068V5

Uchunguzi wa DS13875

51/219
97

Pinout, maelezo ya pini na vitendaji mbadala

STM32MP133C/F

Jedwali 6. Hadithi / vifupisho vilivyotumiwa kwenye meza ya pinout

Jina

Ufupisho

Ufafanuzi

Bandika jina la aina ya pini
Muundo wa I / O
Vidokezo Vitendaji Mbadala Vitendaji vya ziada

Isipokuwa ikiwa imebainishwa vinginevyo, kitendakazi cha pini wakati na baada ya kuweka upya ni sawa na jina halisi la pini

S

Pini ya ugavi

I

Ingiza pini pekee

O

Pini ya pato pekee

I/O

Pini ya pembejeo/pato

A

Analogi au pini ya kiwango maalum

FT(U/D/PD) 5 V inayostahimili I/O (yenye kuvuta-juu / kuvuta-chini / kuvuta-chini inayoweza kupangwa)

DDR

1.5 V, 1.35 V au 1.2 VI/O kwa kiolesura cha DDR3, DDR3L, LPDDR2/LPDDR3

A

Ishara ya analogi

RST

Weka upya pini kwa kipini dhaifu cha kuvuta juu

_f(1) _a(2) _u(3) _h(4)

Chaguo la chaguo la FT I/Os I2C FM+ Chaguo la Analogi (linalotolewa na VDDA kwa sehemu ya analogi ya I/O) chaguo la USB (linalotolewa na VDD3V3_USBxx kwa sehemu ya USB ya I/O) Toleo la kasi ya juu kwa aina ya 1.8V. VDD (ya SPI, SDMMC, QUADSPI, TRACE)

_vh(5)

Chaguo la kasi ya juu sana kwa aina ya 1.8V. VDD (ya ETH, SPI, SDMMC, QUADSPI, TRACE)

Isipokuwa ikiwa imebainishwa vinginevyo na dokezo, I/O zote huwekwa kama viingizi vinavyoelea wakati na baada ya kuweka upya

Kazi zilizochaguliwa kupitia rejista za GPIOx_AFR

Kazi zilizochaguliwa / kuwezeshwa moja kwa moja kupitia rejista za pembeni

1. Miundo inayohusiana ya I/O katika Jedwali la 7 ni: FT_f, FT_fh, FT_fvh 2. Miundo ya I/O inayohusiana katika Jedwali la 7 ni: FT_a, FT_ha, FT_vha 3. Miundo ya I/O inayohusiana katika Jedwali la 7 ni: FT_u 4. Miundo ya I/O inayohusiana iko: FT_h, katika Jedwali FT_H, miundo inayohusiana FT_fvh, FT_vh, FT_ha, FT_vha 7. Miundo inayohusiana ya I/O katika Jedwali la 5 ni: FT_vh, FT_vha, FT_fvh

52/219

Uchunguzi wa DS13875

STM32MP133C/F

Pinout, maelezo ya pini na vitendaji mbadala

Nambari ya siri

Jedwali 7. Ufafanuzi wa mpira wa STM32MP133C/F

Kazi za mpira

Jina la siri (kazi baada ya
weka upya)

Kazi mbadala

Kazi za ziada

LFBGA289 TFBGA289 TFBGA320
Muundo wa aina ya pini ya I/O
Vidokezo

K10 F6 U14 A2 D2 A2 A1 A1 T5 M6 F3 U7
D4 E4 B2
B2 D1 B3 B1 G6 C2
C3 E2 C3 F6 D4 E7 E4 E1 B1
C2 G7 D3
C1 G3 C1

VDDCORE S

–

PA9

I/O FT_h

VSS VDD

S

–

S

–

PE11

I/O FT_vh

PF5

I/O FT_h

PD3

I/O FT_f

PE14

I/O FT_h

VDDCPU

S

–

PD0

I/O FT

PH12

I/O FT_fh

PB6

I/O FT_h

–

–

TIM1_CH2, I2C3_SMBA,

–

DFSDM1_DATIN0, USART1_TX, UART4_TX,

FMC_NWAIT(boot)

–

–

–

–

TIM1_CH2,

USART2_CTS/USART2_NSS,

SAI1_D2,

–

SPI4_MOSI/I2S4_SDO, SAI1_FS_A, USART6_CK,

ETH2_MII_TX_ER,

ETH1_MII_TX_ER,

FMC_D8(boot)/FMC_AD8

–

TRACED12, DFSDM1_CKIN0, I2C1_SMBA, FMC_A5

TIM2_CH1,

–

USART2_CTS/USART2_NSS, DFSDM1_CKOUT, I2C1_SDA,

SAI1_D3, FMC_CLK

TIM1_BKIN, SAI1_D4,

UART8_RTS/UART8_DE,

–

QUADSPI_BK1_NCS,

QUADSPI_BK2_IO2,

FMC_D11(boot)/FMC_AD11

–

–

SAI1_MCLK_A, SAI1_CK1,

–

FDCAN1_RX,

FMC_D2(boot)/FMC_AD2

UART2_TX, TIM5_CH3,

DFSDM1_CKIN1, I2C3_SCL,

–

SPI5_MOSI, SAI1_SCK_A, QUADSPI_BK2_IO2,

SAI1_CK2, ETH1_MII_CRS,

FMC_A6

TRACED6, TIM16_CH1N,

TIM4_CH1, TIM8_CH1,

–

UART1_TX, SAI1_CK2, QUADSPI_BK1_NCS,

ETH2_MDIO, FMC_NE3,

HDP6

–
–
–
TAMP_IN6 -
–
–

Uchunguzi wa DS13875

53/219
97

Pinout, maelezo ya pini na vitendaji mbadala

STM32MP133C/F

Nambari ya siri

Jedwali 7. Ufafanuzi wa mpira wa STM32MP133C/F (inaendelea)

Kazi za mpira

Jina la siri (kazi baada ya
weka upya)

Kazi mbadala

Kazi za ziada

LFBGA289 TFBGA289 TFBGA320
Muundo wa aina ya pini ya I/O
Vidokezo

A17 A17 T17 M7 – J13 D2 G9 D2 F5 F1 E3 D1 G4 D1
E3 F2 F4 F8 D6 E10 F4 G2 E2 C8 B8 T21 E2 G1 F3
E1 G5 F2 G5 H3 F1 M8 – M5

VSS VDD PD6 PH8 PB8
PA12 VDDCPU
PH2 VSS PD11
PG9 PF8 VDD

S

–

S

–

I/O FT

I/O FT_fh

I/O FT_f

I/O FT_h

S

–

I/O FT_h

S

–

I/O FT_h

I/O FT_f

I/O FT_h

S

–

–

–

–

–

–

TIM16_CH1N, SAI1_D1, SAI1_SD_A, UART4_TX(boot)

TRACED9, TIM5_ETR,

–

UART2_RX, I2C3_SDA,

FMC_A8, HDP2

TIM16_CH1, TIM4_CH3,

I2C1_SCL, I2C3_SCL,

–

DFSDM1_DATIN1,

UART4_RX, SAI1_D1,

FMC_D13(boot)/FMC_AD13

TIM1_ETR, SAI2_MCLK_A,

USART1_RTS/USART1_DE,

–

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV, FMC_A7

–

–

LPTIM1_IN2, UART7_TX,

QUADSPI_BK2_IO0(boot),

–

ETH2_MII_CRS,

ETH1_MII_CRS, FMC_NE4,

ETH2_RGMII_CLK125

–

–

LPTIM2_IN2, I2C4_SMBA,

USART3_CTS/USART3_NSS,

SPDIFX_IN0,

–

QUADSPI_BK1_IO2,

ETH2_RGMII_CLK125,

FMC_CLE(boot)/FMC_A16,

UART7_RX

DBTRGO, I2C2_SDA,

–

USART6_RX, SPDIFRX_IN3, FDCAN1_RX, FMC_NE2,

FMC_NCE(boot)

TIM16_CH1N, TIM4_CH3,

–

TIM8_CH3, SAI1_SCK_B, USART6_TX, TIM13_CH1,

QUADSPI_BK1_IO0(boot)

–

–

–
–
WKUP1
–

54/219

Uchunguzi wa DS13875

STM32MP133C/F

Pinout, maelezo ya pini na vitendaji mbadala

Nambari ya siri

Jedwali 7. Ufafanuzi wa mpira wa STM32MP133C/F (inaendelea)

Kazi za mpira

Jina la siri (kazi baada ya
weka upya)

Kazi mbadala

Kazi za ziada

LFBGA289 TFBGA289 TFBGA320
Muundo wa aina ya pini ya I/O
Vidokezo

F3 J3 H5
F9 D8 G5 F2 H1 G3 G4 G8 H4
F1 H2 G2 D3 B14 U5 G3 K2 H3 H8 F10 G2 L1 G1 D12 C5 U6 M9 K4 N7 G1 H9 J5

PG8

I/O FT_h

VDDCPU PG5

S

–

I/O FT_h

PG15

I/O FT_h

PG10

I/O FT_h

VSS

S

–

PF10

I/O FT_h

VDDCORE S

–

PF6

I/O FT_vh

VSS VDD

S

–

S

–

PF9

I/O FT_h

TIM2_CH1, TIM8_ETR,

SPI5_MISO, SAI1_MCLK_B,

USART3_RTS/USART3_DE,

–

SPDIFX_IN2,

QUADSPI_BK2_IO2,

QUADSPI_BK1_IO3,

FMC_NE2, ETH2_CLK

–

–

–

TIM17_CH1, ETH2_MDC, FMC_A15

USART6_CTS/USART6_NSS,

–

UART7_CTS, QUADSPI_BK1_IO1,

ETH2_PHY_INTN

SPI5_SCK, SAI1_SD_B,

–

UART8_CTS, FDCAN1_TX, QUADSPI_BK2_IO1(boot),

FMC_NE3

–

–

TIM16_BKIN, SAI1_D3, TIM8_BKIN, SPI5_NSS, – USART6_RTS/USART6_DE, UART7_RTS/UART7_DE,
QUADSPI_CLK( buti)

–

–

TIM16_CH1, SPI5_NSS,

UART7_RX(boot),

–

QUADSPI_BK1_IO2, ETH2_MII_TX_EN/ETH2_

RGMII_TX_CTL/ETH2_RMII_

TX_EN

–

–

–

–

TIM17_CH1N, TIM1_CH1,

DFSDM1_CKIN3, SAI1_D4,

–

UART7_CTS, UART8_RX, TIM14_CH1,

QUADSPI_BK1_IO1(boot),

QUADSPI_BK2_IO3, FMC_A9

TAMP_IN4
–
TAMP_IN1 -

Uchunguzi wa DS13875

55/219
97

Pinout, maelezo ya pini na vitendaji mbadala

STM32MP133C/F

Nambari ya siri

Jedwali 7. Ufafanuzi wa mpira wa STM32MP133C/F (inaendelea)

Kazi za mpira

Jina la siri (kazi baada ya
weka upya)

Kazi mbadala

Kazi za ziada

LFBGA289 TFBGA289 TFBGA320
Muundo wa aina ya pini ya I/O
Vidokezo

H5 K1 H2 H6 E5 G7 H4 K3 J3 E5 D13 U11 H3 L3 J1
H1 H7 K3
J1 N1 J2 J5 J1 K2 J4 J2 K1 H2 H8 L4 K4 M3 M3

PE4 VDDCPU
PB2 VSS PH7
PH11
PD13 VDD_PLL VSS_PLL
PI3 PC13

I/O FT_h

S

–

I/O FT_h

S

–

I/O FT_fh

I/O FT_fh

I/O FT_h

S

–

S

–

I/O FT

I/O FT

SPI5_MISO, SAI1_D2,

DFSDM1_DATIN3,

TIM15_CH1N, I2S_CKIN,

–

SAI1_FS_A, UART7_RTS/UART7_DE,

–

UART8_TX,

QUADSPI_BK2_NCS,

FMC_NCE2, FMC_A25

–

–

–

RTC_OUT2, SAI1_D1,

I2S_CKIN, SAI1_SD_A,

–

UART4_RX,

QUADSPI_BK1_NCS(boot),

ETH2_MDIO, FMC_A6

TAMP_IN7

–

–

–

SAI2_FS_B, I2C3_SDA,

SPI5_SCK,

–

QUADSPI_BK2_IO3, ETH2_MII_TX_CLK,

–

ETH1_MII_TX_CLK,

QUADSPI_BK1_IO3

SPI5_NSS, TIM5_CH2,

SAI2_SD_A,

SPI2_NSS/I2S2_WS,

–

I2C4_SCL, USART6_RX, QUADSPI_BK2_IO0,

–

ETH2_MII_RX_CLK/ETH2_

RGMII_RX_CLK/ETH2_RMII_

REF_CLK, FMC_A12

LPTIM2_ETR, TIM4_CH2,

TIM8_CH2, SAI1_CK1,

–

SAI1_MCLK_A, USART1_RX, QUADSPI_BK1_IO3,

–

QUADSPI_BK2_IO2,

FMC_A18

–

–

–

–

–

–

(1)

SPDIFX_IN3,

TAMP_IN4/TAMP_

ETH1_MII_RX_ER

OUT5, WKUP2

RTC_OUT1/RTC_TS/

(1)

–

RTC_LSCO, TAMP_IN1/TAMP_

OUT2, WKUP3

56/219

Uchunguzi wa DS13875

STM32MP133C/F

Pinout, maelezo ya pini na vitendaji mbadala

Nambari ya siri

Jedwali 7. Ufafanuzi wa mpira wa STM32MP133C/F (inaendelea)

Kazi za mpira

Jina la siri (kazi baada ya
weka upya)

Kazi mbadala

Kazi za ziada

LFBGA289 TFBGA289 TFBGA320
Muundo wa aina ya pini ya I/O
Vidokezo

J3 J4 N5

PI2

I/O FT

(1)

SPDIFRX_IN2

TAMP_IN3/TAMP_ OUT4, WKUP5

K5 N4 P4

PI1

I/O FT

(1)

SPDIFRX_IN1

RTC_OUT2/RTC_ LSCO,
TAMP_IN2/TAMP_ OUT3, WKUP4

F13 L2 U13

VSS

S

–

–

–

–

J2 J5 L2

VBAT

S

–

–

–

–

L4 N3 P5

PI0

I/O FT

(1)

SPDIFRX_IN0

TAMP_IN8/TAMP_ OUT1

K2 M2

L3

PC15OSC32_OUT

I/O

FT

(1)

–

OSC32_OUT

F15 N2 U16

VSS

S

–

–

–

–

K1 M1 M2

PC14OSC32_IN

I/O

FT

(1)

–

OSC32_IN

G7 E3 V16

VSS

S

–

–

–

–

H9 K6 N15 VDDCORE S

–

–

–

–

M10 M4 N9

VDD

S

–

–

–

–

G8 E6 W16

VSS

S

–

–

–

–

UART2_RX,

L2 P3 N2

PF4

I/O FT_h

–

ETH2_MII_RXD0/ETH2_ RGMII_RXD0/ETH2_RMII_

–

RXD0, FMC_A4

MCO1, SAI2_MCLK_A,

TIM8_BKIN2, I2C4_SDA,

SPI5_MISO, SAI2_CK1,

M2 J8 P2

PA8

I/O FT_fh -

USART1_CK, SPI2_MOSI/I2S2_SDO,

–

OTG_HS_SOF,

ETH2_MII_RXD3/ETH2_

RGMII_RXD3, FMC_A21

TRACECLK, TIM2_ETR,

I2C4_SCL, SPI5_MOSI,

SAI1_FS_B,

L1 T1 N1

PE2

I/O FT_fh

–

USART6_RTS/USART6_DE, SDIFRX_IN1,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, FMC_A23

Uchunguzi wa DS13875

57/219
97

Pinout, maelezo ya pini na vitendaji mbadala

STM32MP133C/F

Nambari ya siri

Jedwali 7. Ufafanuzi wa mpira wa STM32MP133C/F (inaendelea)

Kazi za mpira

Jina la siri (kazi baada ya
weka upya)

Kazi mbadala

Kazi za ziada

LFBGA289 TFBGA289 TFBGA320
Muundo wa aina ya pini ya I/O
Vidokezo

M1 J7 P3

PF7

I/O FT_vh -

M3 R1 R2

PG11

I/O FT_vh -

L3 J6 N3

PH6

I/O FT_fh -

N2 P4 R1

PG1

I/O FT_vh -

M11 – N12

VDD

S

–

–

N1 R2 T2

PE6

I/O FT_vh -

P1 P1 T3 PH0-OSC_IN I/O FT

–

G9 U1 N11

VSS

S

–

–

P2 P2 U2 PH1-OSC_OUT I/O FT

–

R2 T2 R3

PH3

I/O FT_fh -

M5 L5 U3 VSS_ANA S

–

–

TIM17_CH1, UART7_TX(boot),
UART4_CTS, ETH1_RGMII_CLK125, ETH2_MII_TXD0/ETH2_ RGMII_TXD0/ETH2_RMII_
TXD0, FMC_A18
SAI2_D3, I2S2_MCK, USART3_TX, UART4_TX, ETH2_MII_TXD1/ETH2_ RGMII_TXD1/ETH2_RMII_
TXD1, FMC_A24
TIM12_CH1, USART2_CK, I2C5_SDA,
SPI2_SCK/I2S2_CK, QUADSPI_BK1_IO2,
ETH1_PHY_INTN, ETH1_MII_RX_ER, ETH2_MII_RXD2/ETH2_
RGMII_RXD2, QUADSPI_BK1_NCS
LPTIM1_ETR, TIM4_ETR, SAI2_FS_A, I2C2_SMBA,
SPI2_MISO/I2S2_SDI, SAI2_D2, FDCAN2_TX, ETH2_MII_TXD2/ETH2_ RGMII_TXD2, FMC_NBL0
–
MCO2, TIM1_BKIN2, SAI2_SCK_B, TIM15_CH2, I2C3_SMBA, SAI1_SCK_B, UART4_RTS/UART4_DE,
ETH2_MII_TXD3/ETH2_ RGMII_TXD3, FMC_A22
–
–
–
I2C3_SCL, SPI5_MOSI, QUADSPI_BK2_IO1, ETH1_MII_COL, ETH2_MII_COL, QUADSPI_BK1_IO0
–

–
–
–
OSC_IN OSC_OUT -

58/219

Uchunguzi wa DS13875

STM32MP133C/F

Pinout, maelezo ya pini na vitendaji mbadala

Nambari ya siri

Jedwali 7. Ufafanuzi wa mpira wa STM32MP133C/F (inaendelea)

Kazi za mpira

Jina la siri (kazi baada ya
weka upya)

Kazi mbadala

Kazi za ziada

LFBGA289 TFBGA289 TFBGA320
Muundo wa aina ya pini ya I/O
Vidokezo

L5 U2 W1

PG3

I/O FT_fvh -

TIM8_BKIN2, I2C2_SDA, SAI2_SD_B, FDCAN2_RX, ETH2_RGMII_GTX_CLK,
ETH1_MDIO, FMC_A13

M4 L4 V2 VDD_ANA S

–

–

–

R1 U3 V3

PG2

I/O FT

–

MCO2, TIM8_BKIN, SAI2_MCLK_B, ETH1_MDC

T1 L6 W2

PG12

I/O FT

LPTIM1_IN1, SAI2_SCK_A,

SAI2_CK2,

USART6_RTS/USART6_DE,

UART3_CTS,

–

ETH2_PHY_INTN,

ETH1_PHY_INTN,

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV

F7 P6 R5

VDD

S

–

–

–

G10 E8 T1

VSS

S

–

–

–

N3 R3 V1

MCO1, USART2_CK,

I2C2_SCL, I2C3_SDA,

SPDIFX_IN0,

PD7

I/O FT_fh

–

ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_

REF_CLK,

QUADSPI_BK1_IO2,

FMC_NE1

P3 K7 T4

PA13

I/O FT

–

DBTRGO, DBTRGI, MCO1, UART4_TX

R3 R4 W3 PWR_CPU_ON O FT

–

–

T2 N5 Y1

PA11

I/O FT_f

TIM1_CH4, I2C5_SCL,

SPI2_NSS/I2S2_WS,

USART1_CTS/USART1_NSS,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, ETH1_CLK,

ETH2_CLK

N5 M6 AA2

PB11

TIM2_CH4, LPTIM1_OUT,

I2C5_SMBA, USART3_RX,

I/O FT_vh -

ETH1_MII_TX_EN/ETH1_

RGMII_TX_CTL/ETH1_RMII_

TX_EN

–
–
–
BOOTFAILN -
–

Uchunguzi wa DS13875

59/219
97

Pinout, maelezo ya pini na vitendaji mbadala

STM32MP133C/F

Nambari ya siri

Jedwali 7. Ufafanuzi wa mpira wa STM32MP133C/F (inaendelea)

Kazi za mpira

Jina la siri (kazi baada ya
weka upya)

Kazi mbadala

Kazi za ziada

LFBGA289 TFBGA289 TFBGA320
Muundo wa aina ya pini ya I/O
Vidokezo

P4 U4

Y2

PF14(JTCK/SW CLK)

I/O

FT

(2)

U3 L7 Y3

PA0

I/O FT_a -

JTCK/SWCLK
TIM2_CH1, TIM5_CH1, TIM8_ETR, TIM15_BKIN, SAI1_SD_B, UART5_TX,
ETH1_MII_CRS, ETH2_MII_CRS

N6 T3 W4

PF13

TIM2_ETR, SAI1_MCLK_B,

I/O FT_a -

DFSDM1_DATIN3,

UART2_TX, UART5_RX

G11 E10 P7

F10 -

–

R4 K8 AA3

P5 R5 Y4 U4 M7 Y5

VSS VDD PA1
PA2
PA5

S

–

S

–

I/O FT_a

I/O FT_a I/O FT_a

–

–

–

–

TIM2_CH2, TIM5_CH2, LPTIM3_OUT, TIM15_CH1N,
DFSDM1_CKIN0, – USART2_RTS/USART2_DE,
ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_
REF_CLK

TIM2_CH3, TIM5_CH3, – LPTIM4_OUT, TIM15_CH1,
UART2_TX, ETH1_MDIO

TIM2_CH1/TIM2_ETR,

USART2_CK, TIM8_CH1N,

–

SAI1_D1, SPI1_NSS/I2S1_WS,

SAI1_SD_A, ETH1_PPS_OUT,

ETH2_PPS_OUT

T3 T4 W5

SAI1_SCK_A, SAI1_CK2,

PC0

I/O FT_ha -

I2S1_MCK, SPI1_MOSI/I2S1_SDO,

UART1_TX

T4 J9 AA4
R6 U6 W7 P7 U5 ​​U8 P6 T6 V8

PF12

I/O FT_vha -

VREF+

S

–

–

VDDA

S

–

–

VREF-

S

–

–

SPI1_NSS/I2S1_WS, SAI1_SD_A, UART4_TX,
ETH1_MII_TX_ER, ETH1_RGMII_CLK125
–
–
–

–
ADC1_INP7, ADC1_INN3, ADC2_INP7, ADC2_INN3 ADC1_INP11, ADC1_INN10, ADC2_INP11, ADC2_INN10
–
ADC1_INP3, ADC2_INP3
ADC1_INP1, ADC2_INP1
ADC1_INP2
ADC1_INP0, ADC1_INN1, ADC2_INP0, ADC2_INN1, TAMP_IN3
ADC1_INP6, ADC1_INN2
–

60/219

Uchunguzi wa DS13875

ST3

Nyaraka / Rasilimali

STMicroelectronics STM32MP133C F 32-bit Arm Cortex-A7 MPU 1GHz [pdf] Mwongozo wa Mtumiaji STM32MP133C F 32-bit Arm Cortex-A7 1GHz MPU, STM32MP133C, F 32-bit Arm Cortex-A7 1GHz MPU, Arm Cortex-A7 1GHz MPU, 1GHz, MPU

Marejeleo

• Mwongozo wa Mtumiaji