STMicroelectronics STM32MP133C F 32 bitų „Arm Cortex-A7“ 1 GHz MPU

Specifikacijos

• Branduolys: Arm Cortex-A7
• Atmintis: išorinė SDRAM, įterptinė SRAM
• Duomenų magistralė: 16 bitų lygiagreti sąsaja
• Saugumas / sauga: atstatymas ir energijos valdymas, LPLV-Stop2, budėjimo režimas
• Pakuotė: LFBGA, TFBGA su minimaliu 0.5 mm žingsniu
• Laikrodžių valdymas
• Bendrosios paskirties įvesties / išvesties
• Sujungimo matrica
• 4 DMA valdikliai
• Ryšių periferiniai įrenginiai: iki 29
• Analoginiai periferiniai įrenginiai: 6
• Laikmačiai: iki 24, sarginiai: 2
• Aparatinės įrangos spartinimas
• Derinimo režimas
• Saugikliai: 3072 bitų, įskaitant unikalų ID ir HUK AES 256 raktams
• Atitinka ECOPACK2 reikalavimus

„Arm Cortex-A7“ posistemis

STM7MP32C/F mikroschemos „Arm Cortex-A133“ posistemė teikia…

Prisiminimai

Įrenginyje yra išorinė SDRAM ir įterptoji SRAM duomenų saugojimui…

DDR valdiklis

DDR3/DDR3L/LPDDR2/LPDDR3 valdiklis valdo prieigą prie atminties…

Maitinimo šaltinių valdymas
Maitinimo schema ir prižiūrėtojas užtikrina stabilų energijos tiekimą…

Laikrodžių valdymas
RCC tvarko laikrodžio paskirstymą ir konfigūracijas…

Bendrosios paskirties įvesties / išvesties (GPIO)
GPIO suteikia sąsajos galimybes išoriniams įrenginiams...

„TrustZone“ apsaugos valdiklis
ETZPC padidina sistemos saugumą valdydamas prieigos teises…

Magistralių jungčių matrica
Matrica palengvina duomenų perdavimą tarp skirtingų modulių…

DUK

K: Koks yra maksimalus palaikomų ryšio periferinių įrenginių skaičius?
A: STM32MP133C/F palaiko iki 29 ryšio periferinių įrenginių.

K: Kiek analoginių periferinių įrenginių yra prieinama?
A: Įrenginys siūlo 6 analoginius periferinius įrenginius įvairioms analoginėms funkcijoms atlikti.

“`

STM32MP133C STM32MP133F

„Arm® Cortex®-A7“ iki 1 GHz, 2×ETH, 2×CAN FD, 2×ADC, 24 laikmačiai, garsas, kriptovaliuta ir išplėstinė apsauga
Duomenų lapas – gamybos duomenys

Savybės
Apima naujausią ST patentuotą technologiją
Šerdis
· 32 bitų „Arm® Cortex®-A7 L1“ 32 kbitų I / 32 kbitų D ​​128 kbitų vieninga 2 lygio talpykla „Arm® NEONTM“ ir „Arm® TrustZone®“

Prisiminimai
· Išorinė DDR atmintis iki 1 GB, iki LPDDR2/LPDDR3-1066 16 bitų, iki DDR3/DDR3L-1066 16 bitų
· 168 KB vidinės SRAM atminties: 128 KB AXI SYSRAM atminties + 32 KB AHB SRAM atminties ir 8 KB SRAM atsarginės kopijos srityje
· Dviguba „Quad-SPI“ atminties sąsaja · Lankstus išorinis atminties valdiklis, galintis iki
16 bitų duomenų magistralė: lygiagreti sąsaja, skirta prijungti išorinius IC ir SLC NAND atmintis su iki 8 bitų ECC
Saugumas / apsauga
· Saugus įkrovimas, „TrustZone®“ periferiniai įrenginiai, 12 xtamper kaiščiai, įskaitant 5 x aktyvius tampers
· Temperatūra, tūr.tage, dažnio ir 32 kHz stebėjimas
Reset ir maitinimo valdymas
· Maitinimas nuo 1.71 V iki 3.6 VI/Os (5 V tolerantiški I/O) · POR, PDR, PVD ir BOR · Lustuose integruoti LDO (USB 1.8 V, 1.1 V) · Atsarginis reguliatorius (~0.9 V) · Vidiniai temperatūros jutikliai · Mažos galios režimai: miego, stabdymo, LPLV stabdymo
LPLV-Stop2 ir budėjimo režimas

LFBGA

TFBGA

LFBGA289 (14 × 14 mm) žingsnis 0.8 mm

TFBGA289 (9 × 9 mm) TFBGA320 (11 × 11 mm)
Minimalus žingsnis 0.5 mm

· DDR atminties išsaugojimas budėjimo režimu · PMIC kompaniono mikroschemos valdikliai

Laikrodžio valdymas
· Vidiniai osciliatoriai: 64 MHz HSI osciliatorius, 4 MHz CSI osciliatorius, 32 kHz LSI osciliatorius
· Išoriniai generatoriai: 8–48 MHz HSE generatorius, 32.768 kHz LSE generatorius
· 4 × PLL su daliniu režimu

Bendrosios paskirties įvestis/išėjimai
· Iki 135 saugių įvesties / išvesties prievadų su pertraukimo galimybe
· Iki 6 žadinimo valandų

Sujungimo matrica
· 2 magistralių matricos: 64 bitų „Arm® AMBA® AXI“ sujungimas, iki 266 MHz; 32 bitų „Arm® AMBA® AHB“ sujungimas, iki 209 MHz

4 DMA valdikliai procesoriaus apkrovimui
· Iš viso 56 fiziniai kanalai
· 1 x didelės spartos bendrosios paskirties pagrindinis tiesioginės atminties prieigos valdiklis (MDMA)
· 3 × dviejų prievadų DMA su FIFO ir užklausų maršrutizatoriaus galimybėmis optimaliam periferinių įrenginių valdymui

2024 m. rugsėjo mėn
Tai informacija apie visą gaminį.

DS13875 5 red

1/219
www.st.com

STM32MP133C/F

Iki 29 ryšio periferinių įrenginių
· 5 × I2C FM+ (1 Mbit/s, SMBus/PMBusTM) · 4 × UART + 4 × USART (12.5 Mbit/s,
ISO7816 sąsaja, LIN, IrDA, SPI) · 5 × SPI (50 Mbit/s, įskaitant 4 su pilnai dvipusiu ryšiu
I2S garso klasės tikslumas per vidinį garso PLL arba išorinį laikrodį) (+2 QUADSPI + 4 su USART) · 2 × SAI (stereo garsas: I2S, PDM, SPDIF Tx) · SPDIF Rx su 4 įėjimais · 2 × SDMMC iki 8 bitų (SD/e·MMCTM/SDIO) · 2 × CAN valdikliai, palaikantys CAN FD protokolą · 2 × USB 2.0 didelės spartos pagrindinis kompiuteris arba 1 × USB 2.0 didelės spartos pagrindinis kompiuteris

+ 1 × USB 2.0 didelės spartos OTG vienu metu · 2 × Ethernet MAC/GMAC IEEE 1588v2 aparatinė įranga, MII/RMII/RGMII
6 analoginiai periferiniai įrenginiai
· 2 × ADC su 12 bitų maksimalia skiriamąja geba iki 5 Msps
· 1 x temperatūros jutiklis · 1 x skaitmeninis filtras sigma-delta moduliatoriui
(DFSDM) su 4 kanalais ir 2 filtrais · Vidinis arba išorinis ADC etaloninis signalas VREF+
Iki 24 laikmačių ir 2 sargių
· 2 × 32 bitų laikmačiai su iki 4 IC/OC/PWM arba impulsų skaitikliu ir kvadratūriniu (inkrementiniu) kodavimo įėjimu
· 2 × 16 bitų pažangūs laikmačiai · 10 × 16 bitų bendrosios paskirties laikmačių (įskaitant
2 pagrindiniai laikmačiai be PWM) · 5 × 16 bitų mažos galios laikmačiai · Saugus RTC su sekundės dalimis tikslumu ir
aparatinės įrangos kalendorius · 4 „Cortex®-A7“ sistemos laikmačiai (saugūs,
nesaugus, virtualus, hipervizorius) · 2 × nepriklausomi stebėjimo įtaisai
Aparatinis pagreitis
· AES 128, 192, 256 DES/TDES

2 (nepriklausoma, nepriklausoma, saugi) 5 (2 apsaugomi) 4 5 (3 apsaugomi)
4 + 4 (įskaitant 2 apsaugotus USART), kai kurie gali būti įkrovos šaltiniai
2 (iki 4 garso kanalų), su I2S pagrindiniu/pavaldžiu, PCM įvestimi, SPDIF-TX 2 prievadais
Įterptinis HSPHY su BCD Įterptinis HS PHY su BCD (apsaugotas), gali būti įkrovos šaltinis
2 × HS, bendrinami tarp pagrindinio kompiuterio ir OTG 4 įėjimų

2 (1 × TTCAN), laikrodžio kalibravimas, 10 KB bendras buferis 2 (8 + 8 bitai) (apsaugota), e·MMC arba SD gali būti įkrovos šaltinis 2 pasirenkami nepriklausomi maitinimo šaltiniai SD kortelių sąsajoms
1 (dvigubas-keturgubas) (apsaugotas), gali būti įkrovos šaltinis

–
–
Įkrovimas
–
Įkrovimas
Batas Batas
(1)

Lygiagretus adresas/duomenys 8/16 bitų FMC Lygiagretus AD-mux 8/16 bitų
NAND 8/16 bitų 10/100M/gigabito Ethernet DMA kriptografija
Maišos funkcija Tikrųjų atsitiktinių skaičių generatorius Saugikliai (vieną kartą programuojami)

4 × CS, iki 4 × 64 MB
Taip, 2× CS, SLC, BCH4/8, gali būti įkrovos šaltinis 2 x (MII, RMI, RGMII) su PTP ir EEE (apsaugota)
3 atvejai (1 saugus), 33 kanalų MDMA PKA (su DPA apsauga), DES, TDES, AES (su DPA apsauga)
(visus galima apsaugoti) SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3, HMAC
(saugoma) „True-RNG“ (saugoma) 3072 efektyvūs bitai (saugu, vartotojui prieinami 1280 bitų)

–
Batas –
–

16/219

DS13875 5 red

STM32MP133C/F

Aprašymas

1 lentelė. STM32MP133C/F savybės ir periferinių įrenginių skaičius (tęsinys)

STM32MP133CAE STM32MP133FAE STM32MP133CAG STM32MP133FAG STM32MP133CAF STM32MP133FAF Įvairūs

Savybės

LFBGA289

TFBGA289

TFBGA320

GPIO su pertraukimu (bendras skaičius)

135(2)

Apsaugomi GPIO pažadinimo kontaktai

Visi
6

Tamper kaiščiai (aktyvus tamper)

12 (5)

DFSDM Iki 12 bitų sinchronizuotas ADC

4 įvesties kanalai su 2 filtrais

–

2(3) (iki 5 Msps kiekviename 12 bitų) (apsaugojamas)

ADC1: 19 kanalų, įskaitant 1 vidinį, 18 kanalų, skirtų

Iš viso 12 bitų ADC kanalai (4)

naudotojas, įskaitant 8x diferencialą

–

ADC2: 18 kanalų, įskaitant 6 vidinį, 12 kanalų, skirtų

naudotojas, įskaitant 6x diferencialą

Vidinis ADC VREF VREF+ įvesties kaištis

1.65 V, 1.8 V, 2.048 V, 2.5 V arba VREF+ įvestis –
Taip

1. QUADSPI gali būti paleistas iš specialių GPIO arba naudodamas kai kuriuos FMC Nand8 įkrovos GPIO (PD4, PD1, PD5, PE9, PD11, PD15 (žr. 7 lentelę: STM32MP133C/F rutuliukų apibrėžimai).
2. Šis bendras GPIO skaičius apima keturis JTAG GPIO ir trys BOOT GPIO su ribotu naudojimu (gali konfliktuoti su išorinio įrenginio prijungimu ribų nuskaitymo arba paleidimo metu).
3. Kai naudojami abu ADC, abiejų ADC branduolio laikrodis turi būti toks pat ir negalima naudoti įterptųjų ADC išankstinio skalavimo įrenginių.
4. Be to, yra ir vidiniai kanalai: – ADC1 vidinis kanalas: VREFINT – ADC2 vidiniai kanalai: temperatūra, vidinis tūristage nuoroda, VDDCORE, VDDCPU, VDDQ_DDR, VBAT / 4.

DS13875 5 red

17/219
48

Aprašymas 18/219

STM32MP133C/F

1 pav. STM32MP133C/F blokinė schema

IC reikmenys

@VDDA

HSI

AXIM: „Arm“ 64 bitų AXI sujungimas (266 MHz) T

@VDDCPU

GIC

T

„Cortex-A7“ procesorius, 650/1000 MHz + MMU + FPU + NEONT

32 tūkst. dramblių

32 tūkst. iD

CNT (laikmatis) T

ETM

T

2561K2B8LK2B$L+2$SCU T
asinchroninis

128 bitai

TT

CSI

LSI

Derinimo laikasamp

generatorius TSGEN

T

DAP
(JTAG/SWD)

128 KB SISRAM

ROM 128KB

38

2 x ETH MAC
10/100/1000 (be GMII)

FIFO

TT

T

BKPSRAM 8KB

T

RNG

T

HASH

16b FIZINIS

DDRCTRL 58
LPDDR2/3, DDR3/3L

asinchroninis

T

KRIPAS

T

SAES

DDRMCE T TZC T

DDRPHYC
T

13

DLY

8b QUADSPI (dvigubas) T

37

16b

FMC

T

CRC

T

DLYBSD1

(SDMMC1 DLY valdymas)

T

DLYBSD2

(SDMMC2 DLY valdymas)

T

DLYBQS

(QUADSPI DLY valdymas)

FIFO FIFO

DLY DLY

14 8b SDMMC1 T 14 8b SDMMC2 T

PHY

2

USBH

2

(2xHS pagrindiniai kompiuteriai)

PLUSB

FIFO

T

PBS

FIFO

T MDMA 32 kanalai

AXIMC TT

17 16b sekimo prievadas

ETZPC

T

IWDG1

T

@VBAT

BSEC

T

OTP saugikliai

@VDDA

2

RTC / AWU

T

12

TAMP / Atsarginės kopijos T

@VBAT

2

LSE (32 kHz XTAL)

T

Sistemos laiko nustatymas STGENC

kartos

STGENR

USBPHYC
(USB 2 x PHY valdymas)
IWDG2

@VBAT

@VDDA

1

VREFBUF

T

4

16b LPTIM2

T

1

16b LPTIM3

T

1

16b LPTIM4

1

16b LPTIM5

3

BOOT smeigtukai

SYSCFG

T

8

8b

HDP

10 16b TIM1 / PWM 10 16b TIM8 / PWM

13

SAI1

13

SAI2

9

4 kanalų DFSDM

10 KB CCU buferis

4

FDCAN1

4

FDCAN2

FIFO FIFO
APB2 (100 MHz)

8KB FIFO
APB5 (100 MHz)

APB3 (100 MHz)

APB4

asinchroninis AHB2APB

SRAM1 16KB T SRAM2 8KB T SRAM3 8KB T

AHB2APB

DMA1
8 srautai
DMAMUX1
DMA2
8 srautai

DMAMUX2

DMA3
8 srautai

T

PMB (proceso monitorius)
DTS (skaitmeninis temperatūros jutiklis)

ttage reguliatoriai

@VDDA

Tiekimo priežiūra

FIFO

FIFO

FIFO

2×2 matrica
AHB2APB

64 bitų AXI

64 bitų AXI pagrindinis procesorius

32 bitų AHB 32 bitų AHB pagrindinis

32 bitų APB

„TrustZone“ saugumo apsauga

AHB2APB

APB2 (100 MHz)

APB1 (100 MHz)
FIFO FIFO FIFO FIFO FIFO FIFO

MLAHB: 32 bitų daugiafunkcinė AHB magistralės matrica (209 MHz)
APB6
FIFO FIFO FIFO FIFO

@VBAT
T
FIFO

Sveikatos, saugos ir sveikatos tarnyba (XTAL)

2

PLL1/2/3/4

T

RCC

5

T galia

9

T

EXTI

16 toliau

176

T

USBO

(OTG HS)

PHY

2

T

12b ADC1

18

T

12b ADC2

18

T

GPIOA

16b

16

T

GPIOB

16b

16

T

GPIOC

16b

16

T

GPIOD

16b

16

T

GPIOE

16b

16

T

GPIOF

16b

16

T

GPIOG 16b 16

T

GPIOH

16b

15

T

GPIOI

16b

8

AHB2APB

T

USART1

IrDA išmanioji kortelė

5

T

USART2

IrDA išmanioji kortelė

5

T

SPI4/I2S4

5

T

SPI5

4

T

I2C3 / SMBUS

3

T

I2C4 / SMBUS

3

T

I2C5 / SMBUS

3

Filtras Filtras Filtras

T

TIM12

16b

2

T

TIM13

16b

1

T

TIM14

16b

1

T

TIM15

16b

4

T

TIM16

16b

3

T

TIM17

16b

3

TIM2 TIM3 TIM4

32b

5

16b

5

16b

5

TIM5 TIM6 TIM7

32b

5

16b

16b

LPTIM1 16b

4

USART3

IrDA išmanioji kortelė

5

UART4

4

UART5

4

UART7

4

UART8

4

Filtras Filtras

I2C1 / SMBUS

3

I2C2 / SMBUS

3

SPI2/I2S2

5

SPI3/I2S3

5

USART6

IrDA išmanioji kortelė

5

SPI1/I2S1

5

FIFO FIFO

FIFO FIFO

MSv67509V2

DS13875 5 red

STM32MP133C/F

3

Funkcionaliai baigtaview

Funkcionaliai baigtaview

3.1
3.1.1
3.1.2

„Arm Cortex-A7“ posistemė
Savybės
· ARMv7-A architektūra · 32 kbitų L1 instrukcijų talpykla · 32 kbitų L1 duomenų talpykla · 128 kbitų 2 lygio talpykla · „Arm + Thumb®-2“ instrukcijų rinkinys · „Arm TrustZone“ saugumo technologija · „Arm NEON“ pažangus SIMD · DSP ir SIMD plėtiniai · VFPv4 slankiojo kablelio kodas · Aparatinės įrangos virtualizacijos palaikymas · Įterptinis sekimo modulis (ETM) · Integruotas bendrasis pertraukimų valdiklis (GIC) su 160 bendrinamų periferinių pertraukimų · Integruotas bendrasis laikmatis (CNT)
Baigėsiview
„Cortex-A7“ procesorius yra labai energiją taupantis programų procesorius, skirtas užtikrinti puikų našumą aukščiausios klasės nešiojamuosiuose įrenginiuose ir kitose mažai energijos naudojančiose įterptosiose bei vartotojų programose. Jis užtikrina iki 20 % didesnį vieno srauto našumą nei „Cortex-A5“ ir panašų našumą kaip ir „Cortex-A9“.
„Cortex-A7“ apjungia visas didelio našumo „Cortex-A15“ ir „CortexA17“ procesorių funkcijas, įskaitant virtualizacijos palaikymą aparatinėje įrangoje, NEON ir 128 bitų AMBA 4 AXI magistralės sąsają.
„Cortex-A7“ procesorius sukurtas naudojant energiją taupantį 8 s procesorių.tag„Cortex-A5“ procesoriaus srautas. Jis taip pat turi integruotą L2 talpyklą, skirtą mažam energijos suvartojimui, mažesnei operacijų delsai ir patobulintam OS palaikymui talpyklos priežiūrai. Be to, patobulintas šakų prognozavimas ir atminties sistemos našumas, naudojant 64 bitų įkėlimo kelią, 128 bitų AMBA 4 AXI magistrales ir padidintą TLB dydį (256 įrašai, palyginti su 128 įrašais „Cortex-A9“ ir „Cortex-A5“), o tai padidina našumą esant dideliems darbo krūviams, pvz. web naršymas.
„Thumb-2“ technologija
Užtikrina didžiausią tradicinio „Arm“ kodo našumą ir tuo pačiu sumažina instrukcijų saugojimui reikalingą atmintį iki 30 %.
„TrustZone“ technologija
Užtikrina patikimą saugumo programų, pradedant skaitmeninių teisių valdymu ir baigiant elektroniniais mokėjimais, diegimą. Platus technologijų ir pramonės partnerių palaikymas.

DS13875 5 red

19/219
48

Funkcionaliai baigtaview

STM32MP133C/F

NEONAS
NEON technologija gali paspartinti multimedijos ir signalų apdorojimo algoritmus, tokius kaip vaizdo kodavimas/dekodavimas, 2D/3D grafika, žaidimai, garso ir kalbos apdorojimas, vaizdų apdorojimas, telefonija ir garso sintezė. „Cortex-A7“ suteikia variklį, kuris siūlo tiek „Cortex-A7“ slankiojo kablelio įrenginio (FPU) našumą ir funkcionalumą, tiek NEON pažangiojo SIMD instrukcijų rinkinio įgyvendinimą, skirtą dar labiau paspartinti medijos ir signalų apdorojimo funkcijas. NEON išplečia „Cortex-A7“ procesoriaus FPU, kad būtų galima naudoti keturių MAC ir papildomus 64 bitų bei 128 bitų registrų rinkinius, palaikančius platų SIMD operacijų rinkinį su 8, 16 ir 32 bitų sveikaisiais skaičiais ir 32 bitų slankiojo kablelio duomenų kiekiais.
Aparatinės įrangos virtualizavimas
Labai efektyvi aparatinė duomenų valdymo ir arbitražo palaikymas, kai kelios programinės įrangos aplinkos ir jų programos gali vienu metu pasiekti sistemos galimybes. Tai leidžia realizuoti patikimus įrenginius su virtualiomis aplinkomis, kurios yra gerai izoliuotos viena nuo kitos.
Optimizuotos L1 talpyklos
Našumui ir energijos suvartojimui optimizuoti L1 podėliai sujungia minimalios prieigos delsos metodus, kad būtų maksimaliai padidintas našumas ir sumažintas energijos suvartojimas.
Integruotas L2 talpyklos valdiklis
Suteikia mažo delsos laiko ir didelio pralaidumo prieigą prie talpykloje saugomos atminties aukštu dažniu arba sumažina energijos suvartojimą, susijusį su prieiga prie atminties ne lustuose.
„Cortex-A7“ slankiojo kablelio blokas (FPU)
FPU teikia didelio našumo vieno ir dviejų tikslumo slankiojo kablelio instrukcijas, suderinamas su „Arm VFPv4“ architektūra, kuri programiškai suderinama su ankstesnės kartos „Arm“ slankiojo kablelio koprocesoriais.
„Snoop“ valdymo blokas (SCU)
SCU yra atsakingas už sujungimų, arbitražo, ryšio, talpyklos ir sistemos atminties perdavimo, talpyklos koherencijos ir kitų procesoriaus funkcijų valdymą.
Šis sistemos suderinamumas taip pat sumažina programinės įrangos sudėtingumą, susijusį su programinės įrangos suderinamumo palaikymu kiekvienoje OS tvarkyklėje.
Bendrasis pertraukimų valdiklis (GIC)
Įgyvendindamas standartizuotą ir architektūriškai sukurtą pertraukimų valdiklį, GIC suteikia išsamų ir lankstų požiūrį į procesorių tarpusavio komunikaciją bei sistemos pertraukimų maršrutizavimą ir prioritetizavimą.
Palaiko iki 192 nepriklausomų pertraukimų, valdomų programinės įrangos, suteikiančių aparatinės įrangos prioritetus ir nukreipiamų tarp operacinės sistemos ir „TrustZone“ programinės įrangos valdymo sluoksnio.
Šis maršruto parinkimo lankstumas ir pertraukimų virtualizavimo operacinėje sistemoje palaikymas suteikia vieną iš pagrindinių funkcijų, reikalingų norint pagerinti sprendimo, naudojančio hipervizorių, galimybes.

20/219

DS13875 5 red

STM32MP133C/F

Funkcionaliai baigtaview

3.2
3.2.1
3.2.2

Prisiminimai
Išorinė SDRAM
STM32MP133C/F įrenginiuose integruotas išorinės SDRAM valdiklis, kuris palaiko: · LPDDR2 arba LPDDR3, 16 bitų duomenys, iki 1 Gbaito, iki 533 MHz takto dažnis · DDR3 arba DDR3L, 16 bitų duomenys, iki 1 Gbaito, iki 533 MHz takto dažnis
Integruota SRAM
Visuose įrenginiuose yra: · SYSRAM: 128 kbitų (su programuojamo dydžio saugia zona) · AHB SRAM: 32 kbitų (saugoma) · BKPSRAM (atsarginė SRAM): 8 kbitų
Šios srities turinys yra apsaugotas nuo galimų nepageidaujamų rašymo prieigų ir gali būti saugomas budėjimo arba VBAT režimu. BKPSRAM (ETZPC programoje) gali būti apibrėžta kaip prieinama tik saugia programine įranga.

3.3

DDR3/DDR3L/LPDDR2/LPDDR3 valdiklis (DDRCTRL)

DDRCTRL kartu su DDRPHYC suteikia visapusišką atminties sąsajos sprendimą DDR atminties posistemei. · Viena 64 bitų AMBA 4 AXI prievadų sąsaja (XPI) · AXI laikrodis, asinchroninis su valdikliu · DDR atminties šifravimo modulis (DDRMCE) su AES-128 DDR įrašymu skrydžio metu
Šifravimas / skaitymo iššifravimas. · Palaikomi standartai:
JEDEC DDR3 SDRAM specifikacija, JESD79-3E, skirta DDR3/3L su 16 bitų sąsaja
JEDEC LPDDR2 SDRAM specifikacija, JESD209-2E, skirta LPDDR2 su 16 bitų sąsaja
JEDEC LPDDR3 SDRAM specifikacija, JESD209-3B, skirta LPDDR3 su 16 bitų sąsaja
· Pažangus planavimo įrenginys ir SDRAM komandų generatorius · Programuojamas visas duomenų plotis (16 bitų) arba pusė duomenų pločio (8 bitai) · Pažangus QoS palaikymas su trimis srauto klasėmis skaitymo metu ir dviem srauto klasėmis rašymo metu · Parinktys, kaip išvengti žemesnio prioriteto srauto trūkumo · Garantuotas nuoseklumas įrašymo po skaitymo (WAR) ir skaitymo po įrašymo (RAW) metu
AXI prievadai · Programuojamas pliūpsnio ilgio parinkčių palaikymas (4, 8, 16) · Įrašymo sujungimas, leidžiantis sujungti kelis įrašus tuo pačiu adresu į vieną
vienas įrašymas · vienos eilės konfigūracija

DS13875 5 red

21/219
48

Funkcionaliai baigtaview

STM32MP133C/F

· Automatinio SDRAM išjungimo įjungimo ir išjungimo, kurį sukelia neatvykusių operacijų skaičius programuojamu laiku, palaikymas
· Automatinio laikrodžio sustabdymo (LPDDR2/3) palaikymas, kai trūksta operacijų
· Automatinio mažos galios režimo palaikymas, kai per programuojamą laiką neįvyksta operacijos per mažos galios sąsają
· Programuojama puslapiavimo politika · Automatinio arba programinės įrangos valdomo savaiminio atnaujinimo įėjimo ir išėjimo palaikymas · Programinės įrangos valdomo gilaus išjungimo įėjimo ir išėjimo palaikymas (LPDDR2 ir
LPDDR3) · Palaikomi aiškūs SDRAM režimo registrų atnaujinimai, valdomi programinės įrangos · Lanksti adresų susiejimo logika, leidžianti pritaikyti eilučių, stulpelių ir kt.
banko bitai · Vartotojo pasirenkamos atnaujinimo valdymo parinktys · Su DDRPERFM susijęs blokas, padedantis stebėti ir derinti našumą
DDRCTRL ir DDRPHYC (ETZPC) gali būti apibrėžti kaip prieinami tik saugia programine įranga.
Pagrindinės DDRMCE (DDR atminties šifravimo modulio) funkcijos išvardytos toliau: · AXI sistemos magistralės pagrindinės/pavaldžiosios sąsajos (64 bitų) · Tiesioginis šifravimas (rašymui) ir iššifravimas (skaitymui), pagrįstas integruota užkarda
programavimas · Du šifravimo režimai vienam regionui (daugiausia vienas regionas): be šifravimo (apėjimo režimas),
Blokinio šifro režimas · Regionų pradžia ir pabaiga apibrėžti 64 kbitų detalumu · Numatytasis filtravimas (0 regionas): suteikta bet kokia prieiga · Regiono prieigos filtravimas: nėra
Palaikomas blokinis šifras: AES. Palaikomas sujungimo režimas. Blokinis režimas su AES šifru suderinamas su ECB režimu, nurodytu NIST FIPS 197 leidinyje „Advanced Encryption Standard“ (AES), su susijusia rakto išvedimo funkcija, pagrįsta Keccak-400 algoritmu, paskelbtu adresu https://keccak.team. websvetainė. · Vienas tik rašymui skirtų ir užrakinamų pagrindinių raktų registrų rinkinys · AHB konfigūracijos prievadas, turintis privilegijų žinomumą

22/219

DS13875 5 red

STM32MP133C/F

Funkcionaliai baigtaview

3.4

„TrustZone“ adresų erdvės valdiklis DDR (TZC) atminčiai

TZC naudojamas DDR valdiklio skaitymo / rašymo prieigoms filtruoti pagal „TrustZone“ teises ir pagal nesaugų pagrindinį serverį (NSAID) iki devynių programuojamų regionų: · Konfigūraciją palaiko tik patikima programinė įranga · Vienas filtro blokas · Devyni regionai:
0 regionas visada įjungtas ir apima visą adresų diapazoną. 1–8 regionai turi programuojamą bazinį / galinį adresą ir gali būti priskirti
bet kuris vienas arba abu filtrai. · Saugios ir nesaugios prieigos leidimai, programuojami pagal regioną · Nesaugios prieigos, filtruojamos pagal NSAID · To paties filtro kontroliuojami regionai neturi persidengti · Gedimų režimai su klaida ir (arba) pertraukimu · Priėmimo galimybė = 256 · Vartų sargo logika kiekvienam filtrui įjungti ir išjungti · Spekuliacinės prieigos

DS13875 5 red

23/219
48

Funkcionaliai baigtaview

STM32MP133C/F

3.5

Įkrovos režimai

Paleidimo metu vidinės įkrovos ROM naudojamas įkrovos šaltinis pasirenkamas pagal BOOT PIN kodą ir OTP baitus.

2 lentelė. Įkrovos režimai

BOOT2 BOOT1 BOOT0 Pradinis įkrovos režimas

Komentarai

Laukti įeinančio ryšio:

0

0

0

UART ir USB(1)

USART3/6 ir UART4/5/7/8 su numatytaisiais kontaktais

Didelės spartos USB įrenginys, prijungtas prie OTG_HS_DP/DM kontaktų (2)

0

0

1 Nuoseklusis NOR mirksėjimas (3) Nuoseklusis NOR mirksėjimas QUADSPI (5)

0

1

0

e·MMC(3)

e·MMC SDMMC2 (numatytasis)(5)(6)

0

1

1

NAND atmintis(3)

SLC NAND blykstė FMC

1

0

0

Kūrimo sistemos paleidimas (be „flash“ atminties paleidimo)

Naudojamas norint gauti derinimo prieigą be paleidimo iš „flash“ atminties (4)

1

0

1

SD kortelė (3)

SD kortelė SDMMC1 įrenginyje (numatytasis nustatymas)(5)(6)

Laukti įeinančio ryšio:

1

1

0 UART ir USB(1)(3) USART3/6 ir UART4/5/7/8 numatytuosiuose kontaktuose

Didelės spartos USB įrenginys, prijungtas prie OTG_HS_DP/DM kontaktų (2)

1

1

1 Nuoseklioji NAND atmintis (3) Nuoseklioji NAND atmintis QUADSPI (5)

1. Galima išjungti OTP nustatymuose. 2. USB reikalingas HSE laikrodis/krištolas (žr. AN5474 apie palaikomus dažnius su ir be OTP nustatymų). 3. Įkrovos šaltinį galima pakeisti OTP nustatymuose (pvz.,amp4. Pradinis paleidimas iš SD kortelės, tada e·MMC su OTP nustatymais). 7. „Cortex®-A13“ branduolys begaliniame cikle perjungia PA5. 6. Numatytuosius kontaktus galima pakeisti naudojant OTP. XNUMX. Arba OTP galima pasirinkti kitą SDMMC sąsają nei ši numatytoji.

Nors žemo lygio įkrovimas atliekamas naudojant vidinius laikrodžius, ST tiekiamiems programinės įrangos paketams, taip pat pagrindinėms išorinėms sąsajoms, tokioms kaip DDR, USB (bet neapsiribojant), reikia kristalo arba išorinio osciliatoriaus, prijungto prie HSE kontaktų.
Žr. RM0475 „STM32MP13xx pažangūs Arm® pagrindu veikiantys 32 bitų MPU“ arba AN5474 „Darbo su STM32MP13xx linijų aparatinės įrangos kūrimu pradžia“, kur rasite apribojimus ir rekomendacijas dėl HSE kontaktų prijungimo ir palaikomų dažnių.

24/219

DS13875 5 red

STM32MP133C/F

Funkcionaliai baigtaview

3.6

Maitinimo valdymas

3.6.1
Atsargiai:

Maitinimo schema
· VDD yra pagrindinis įvesties / išvesties šaltinis, o vidinė dalis, kuriai maitinimas tiekiamas budėjimo režimu, yra maitinama. Naudingasis tūristagDiapazonas yra nuo 1.71 V iki 3.6 V (įprastai 1.8 V, 2.5 V, 3.0 V arba 3.3 V).
VDD_PLL ir VDD_ANA turi būti sujungti žvaigžde su VDD. · VDDCPU yra „Cortex-A7“ procesoriui skirtas tūrinis vienetas.tage tiekimas, kurio vertė priklauso nuo
pageidaujamas procesoriaus dažnis. Nuo 1.22 V iki 1.38 V veikimo režimu. VDD turi būti prieš VDDCPU. · VDDCORE yra pagrindinis skaitmeninis tūrio matuoklistage ir paprastai išsijungia budėjimo režimu.tagVeikimo režimu diapazonas yra nuo 1.21 V iki 1.29 V. VDD turi būti prieš VDDCORE. · VBAT kontaktą galima prijungti prie išorinės baterijos (1.6 V < VBAT < 3.6 V). Jei išorinė baterija nenaudojama, šis kontaktas turi būti prijungtas prie VDD. · VDDA yra analoginis (ADC/VREF), maitinimo įtampatage (nuo 1.62 V iki 3.6 V). Norint naudoti vidinį VREF+, VDDA turi būti lygi arba didesnė už VREF+ + 0.3 V. · VDDA1V8_REG kontaktas yra vidinio reguliatoriaus išvestis, viduje prijungta prie USB PHY ir USB PLL. Vidinis VDDA1V8_REG reguliatorius yra įjungtas pagal numatytuosius nustatymus ir gali būti valdomas programine įranga. Budėjimo režimu jis visada išjungtas.
Specifinis BYPASS_REG1V8 kontaktas niekada negali būti paliktas laisvas. Jis turi būti prijungtas prie VSS arba VDD, kad būtų galima įjungti arba išjungti garsumą.tage reguliatorius. Kai VDD = 1.8 V, turėtų būti nustatytas BYPASS_REG1V8. · VDDA1V1_REG kontaktas yra vidinio reguliatoriaus, viduje prijungto prie USB PHY, išvestis. Vidinis VDDA1V1_REG reguliatorius yra įjungtas pagal numatytuosius nustatymus ir gali būti valdomas programine įranga. Budėjimo režimu jis visada išjungtas.
· VDD3V3_USBHS yra didelės spartos USB maitinimo šaltinis. Vol.tage diapazonas yra nuo 3.07 V iki 3.6 V.
VDD3V3_USBHS negali būti, nebent yra VDDA1V8_REG, kitaip STM32MP133C/F gali būti negrįžtamai pažeistas. Tai turi būti užtikrinta PMIC eilės tvarka arba naudojant išorinį komponentą, jei naudojamas diskretus komponentinis maitinimo šaltinis.
· VDDSD1 ir VDDSD2 yra atitinkamai SDMMC1 ir SDMMC2 SD kortelių maitinimo šaltiniai, skirti palaikyti itin didelės spartos režimą.
· VDDQ_DDR yra DDR IO maitinimo šaltinis. Nuo 1.425 V iki 1.575 V, skirtas DDR3 atminties moduliams prijungti (tip. 1.5 V).
1.283 V iki 1.45 V, skirta DDR3L atminties moduliams prijungti (tip. 1.35 V)
1.14 V–1.3 V, skirta LPDDR2 arba LPDDR3 atminties moduliams prijungti (tip. 1.2 V)
Įjungimo ir išjungimo fazėse turi būti laikomasi šių galios sekos reikalavimų:
· Kai VDD yra mažesnis nei 1 V, kiti maitinimo šaltiniai (VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR) turi likti mažesni nei VDD + 300 mV.
· Kai VDD yra didesnis nei 1 V, visi maitinimo šaltiniai yra nepriklausomi.
Išjungimo fazės metu VDD gali laikinai sumažėti iki mažesnio lygio nei kitų tiekiamų šaltinių tik tuo atveju, jei STM32MP133C/F tiekiama energija išlieka mažesnė nei 1 mJ. Tai leidžia išorinius atjungimo kondensatorius iškrauti skirtingomis laiko konstantomis išjungimo pereinamojo proceso fazės metu.

DS13875 5 red

25/219
48

Funkcionaliai baigtaview
V 3.6
VBOR0 1

2 pav. Įjungimo / išjungimo seka

STM32MP133C/F

VDDX(1) VDD

3.6.2
Pastaba: 26/219

0.3

Įjungimas

Veikimo režimas

Išjungimas

laiko

Netinkama tiekimo sritis

VDDX < VDD + 300 mV

VDDX nepriklauso nuo VDD

MSv47490V1

1. VDDX reiškia bet kurį maitinimo šaltinį iš šių: VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR.

Maitinimo prižiūrėtojas

Įrenginiuose yra integruota įjungimo / išjungimo atstatymo (POR) / išjungimo atstatymo (PDR) grandinė, sujungta su įtampos kritimo atstatymo (BOR) grandine:
· Įjungimo atstatymas (POR)
POR valdiklis stebi VDD maitinimo šaltinį ir lygina jį su fiksuota riba. Įrenginiai lieka atstatymo režime, kai VDD yra žemiau šios ribos. · Atstatymas išjungimo metu (PDR)
PDR valdymo įtaisas stebi VDD maitinimo šaltinį. Atstatymas atliekamas, kai VDD nukrenta žemiau fiksuotos ribos.
· Apsaugos nuo įtampos kritimo atstatymas (BOR)
BOR valdiklis stebi VDD maitinimo šaltinį. Naudojant pasirinkimo baitus galima konfigūruoti tris BOR slenksčius (nuo 2.1 iki 2.7 V). Kai VDD nukrenta žemiau šios slenksčio, generuojamas atstatymas.
· VDDCORE atstatymas įjungus (POR_VDDCORE). POR_VDDCORE priežiūros įrankis stebi VDDCORE maitinimo šaltinį ir lygina jį su fiksuota slenkstine verte. VDDCORE sritis lieka atstatymo režime, kai VDDCORE yra žemiau šios slenkstinės vertės.
· VDDCORE atstatymas išjungiant maitinimą (PDR_VDDCORE). PDR_VDDCORE priežiūros įrenginys stebi VDDCORE maitinimo šaltinį. VDDCORE srities atstatymas generuojamas, kai VDDCORE nukrenta žemiau fiksuotos ribos.
· VDDCPU atstatymas įjungus (POR_VDDCPU). POR_VDDCPU priežiūros įrankis stebi VDDCPU maitinimo šaltinį ir lygina jį su fiksuota slenkstine verte. VDDCPU sritis lieka atstatymo režime, kai VDDCORE yra žemiau šios slenksčio vertės.
PDR_ON kaištis skirtas „STMicroelectronics“ gamybos bandymams ir programoje visada turi būti prijungtas prie VDD.

DS13875 5 red

STM32MP133C/F

Funkcionaliai baigtaview

3.7

Mažos galios strategija

Yra keli būdai, kaip sumažinti STM32MP133C/F energijos suvartojimą: · Sumažinkite dinaminį energijos suvartojimą sulėtindami procesoriaus taktinius dažnius ir (arba)
magistralės matricos laikrodžius ir (arba) atskirų periferinių įrenginių laikrodžių valdymą. · Taupyti energiją, kai procesorius yra neveikos būsenoje, pasirinkus iš galimų mažo
energijos režimus pagal naudotojo programos poreikius. Tai leidžia pasiekti geriausią kompromisą tarp trumpo paleidimo laiko, mažo energijos suvartojimo ir galimų žadinimo šaltinių. · Naudokite DVFS (dinaminį garsumotage ir dažnio mastelio keitimo) veikimo taškai, kurie tiesiogiai valdo procesoriaus taktinį dažnį ir VDDCPU išvesties maitinimą.
Veikimo režimai leidžia valdyti takto paskirstymą skirtingoms sistemos dalims ir sistemos galią. Sistemos veikimo režimą valdo MPU posistemė.
MPU posistemės mažo energijos suvartojimo režimai išvardyti toliau: · Miego režimas: CPU laikrodžiai sustabdomi, o periferinių įrenginių laikrodžiai veikia taip, kaip nurodyta
anksčiau nustatytas RCC (atstatymo ir laikrodžio valdiklyje). · CStop: CPU periferinio(-ių) įrenginio(-ių) laikrodis(-iai) sustabdomas. · CStandby: VDDCPU OFF
CPU į mažo energijos suvartojimo režimus „CSleep“ ir „CStop“ pereina vykdydamas WFI (laukimo pertraukties) arba WFE (laukimo įvykio) instrukcijas.
Galimi šie sistemos veikimo režimai: · Veikimas (sistema veikia visu našumu, VDDCORE, VDDCPU ir laikrodžiai ĮJUNGTI) · Stop (laikrodžiai IŠJUNGTI) · LP-Stop (laikrodžiai IŠJUNGTI) · LPLV-Stop (laikrodžiai IŠJUNGTI, VDDCPU ir VDDCPU maitinimo lygis gali būti sumažintas) · LPLV-Stop2 (VDDCPU IŠJUNGTA, VDDCORE sumažintas ir laikrodžiai IŠJUNGTI) · Budėjimo režimas (VDDCPU, VDDCORE ir laikrodžiai IŠJUNGTI)

3 lentelė. Sistemos ir procesoriaus energijos vartojimo režimai

Sistemos maitinimo režimas

CPU

Vykdymo režimas

CRun arba CSleep

Stabdymo režimas LP-Stop režimas LPLV-Stop režimas LPLV-Stop2 režimas
Budėjimo režimas

CStop arba CStandby

3.8

Atstatyti ir laikrodžio valdiklis (RCC)

Laikrodžio ir atstatymo valdiklis valdo visų laikrodžių generavimą, taip pat laikrodžių sinchronizavimą ir sistemos bei periferinių įrenginių atstatymo valdymą. RCC suteikia didelį lankstumą renkantis laikrodžių šaltinius ir leidžia taikyti laikrodžių santykius, siekiant pagerinti energijos suvartojimą. Be to, kai kuriuose ryšio periferiniuose įrenginiuose, kurie gali dirbti su

DS13875 5 red

27/219
48

Funkcionaliai baigtaview

STM32MP133C/F

3.8.1 3.8.2

dviejų skirtingų laikrodžio sričių (arba magistralės sąsajos laikrodžio, arba branduolio periferinio įrenginio laikrodžio), sistemos dažnį galima keisti nekeičiant baudos greičio.
Laikrodžio valdymas
Įrenginiuose įmontuoti keturi vidiniai osciliatoriai, du osciliatoriai su išoriniu kristalu arba rezonatoriumi, trys vidiniai osciliatoriai su greitu paleidimo laiku ir keturi PLL.
RCC gauna šiuos laikrodžio šaltinio įėjimus: · Vidiniai osciliatoriai:
64 MHz HSI taktinis dažnis (1 % tikslumas), 4 MHz CSI taktinis dažnis, 32 kHz LSI taktinis dažnis · Išoriniai osciliatoriai: 8–48 MHz HSE taktinis dažnis, 32.768 kHz LSE taktinis dažnis
RCC turi keturis PLL: · PLL1, skirtas procesoriaus taktiniam signalui · PLL2, teikiantis:
AXI-SS taktiniai signalai (įskaitant APB4, APB5, AHB5 ir AHB6 tiltus) DDR sąsajos taktiniai signalai · PLL3, teikiantys: daugiasluoksnės AHB ir periferinės magistralės matricos taktinius signalus (įskaitant APB1,
APB2, APB3, APB6, AHB1, AHB2 ir AHB4) branduolio laikrodžiai periferiniams įrenginiams · PLL4, skirtas branduolio laikrodžių generavimui įvairiems periferiniams įrenginiams
Sistema paleidžiama pagal HSI laikrodį. Tada vartotojo programa gali pasirinkti laikrodžio konfigūraciją.
Sistemos atstatymo šaltiniai
Įjungimo metu atstatomas visų registrų veikimas, išskyrus derinimo, dalį RCC, dalį RTC ir maitinimo valdiklio būsenos registrų, taip pat atsarginio maitinimo sritį.
Programos atstatymas generuojamas iš vieno iš šių šaltinių: · atstatymas iš NRST skydelio · atstatymas iš POR ir PDR signalo (paprastai vadinamas įjungimo atstatymu) · atstatymas iš BOR (paprastai vadinamas įtampos kritimu) · atstatymas iš nepriklausomo sarginio modulio 1 · atstatymas iš nepriklausomo sarginio modulio 2 · programinės įrangos sistemos atstatymas iš „Cortex-A7“ (CPU) · gedimas HSE, kai aktyvuota laikrodžio apsaugos sistemos funkcija
Sistemos atstatymas generuojamas dėl vieno iš šių šaltinių: · programos atstatymo · atstatymo iš POR_VDDCORE signalo · išėjimo iš budėjimo režimo į veikimo režimą

28/219

DS13875 5 red

STM32MP133C/F

Funkcionaliai baigtaview

MPU procesoriaus atstatymas generuojamas iš vieno iš šių šaltinių: · sistemos atstatymas · kiekvieną kartą, kai MPU išeina iš „CStandby“ režimo · programinės įrangos MPU atstatymas iš „Cortex-A7“ (CPU)

3.9

Bendrosios paskirties įvesties / išvesties (GPIO)

Kiekvieną GPIO kontaktą galima sukonfigūruoti programine įranga kaip išvestį (stūmimo-traukimo arba atviro nutekėjimo, su arba be ištraukimo), kaip įvestį (su arba be ištraukimo) arba kaip alternatyvią periferinę funkciją. Dauguma GPIO kontaktų yra bendrinami su skaitmeninėmis arba analoginėmis alternatyviomis funkcijomis. Visi GPIO gali atlaikyti didelę srovę ir turi greičio pasirinkimą, kad būtų galima geriau valdyti vidinį triukšmą, energijos suvartojimą ir elektromagnetinę spinduliuotę.
Po atstatymo visi GPIO veikia analoginiu režimu, siekiant sumažinti energijos suvartojimą.
Įvesties / išvesties konfigūraciją prireikus galima užrakinti laikantis konkrečios sekos, kad būtų išvengta netyčinio įrašymo į įvesties / išvesties registrus.
Visus GPIO kontaktus galima atskirai nustatyti kaip saugius, o tai reiškia, kad programinės įrangos prieiga prie šių GPIO ir susijusių periferinių įrenginių, apibrėžtų kaip saugūs, yra apribota iki saugios programinės įrangos, veikiančios centriniame procesoriuje.

3.10
Pastaba:

„TrustZone“ apsaugos valdiklis (ETZPC)
ETZPC naudojamas konfigūruoti „TrustZone“ magistralių pagrindinių ir pavaldinių įrenginių saugumą su programuojamais saugumo atributais (saugomais ištekliais). Pavyzdžiui: · Galima programuoti lustu esančio SYSRAM saugaus regiono dydį. · AHB ir APB periferinius įrenginius galima padaryti saugius arba neapsaugotus. · AHB SRAM gali būti saugi arba neapsaugota.
Pagal numatytuosius nustatymus SYSRAM, AHB SRAM ir apsaugoti periferiniai įrenginiai nustatyti tik saugiai prieigai, todėl prie jų negali prisijungti nesaugūs pagrindiniai įrenginiai, pvz., DMA1/DMA2.

DS13875 5 red

29/219
48

Funkcionaliai baigtaview

STM32MP133C/F

3.11

Magistralių jungčių matrica
Įrenginiuose yra AXI magistralės matrica, viena pagrindinė AHB magistralės matrica ir magistralių tilteliai, leidžiantys magistralių pagrindinius įrenginius sujungti su magistralių pavaldiniais įrenginiais (žr. paveikslėlį žemiau, taškai žymi įjungtas pagrindinio/pavaldinio jungtis).
3 pav. STM32MP133C/F magistralės matrica

MDMA

SDMMC2

SDMMC1

DBG iš MLAHB sujungimo USBH

CPU

ETH1 ETH2

128 bitų

AXIM

M9

M0

M1 M2

M3

M11

M4

M5

M6

M7

S0

S1 S2 S3 S4 S5 S6 S7 S8 S9

Numatytasis pavaldinys AXIMC

NIC-400 AXI 64 bitai 266 MHz – 10 pagrindinių / 10 pavaldžių įrenginių

Iš AXIM sujungimo DMA1 DMA2 USBO DMA3

M0

M1 M2

M3 M4

M5

M6 M7

S0

S1

S2

S3

S4 S5 Sujungimas AHB 32 bitai 209 MHz – 8 pagrindiniai / 6 pavaldiniai

DDRCTRL 533 MHz AHB tiltas į AHB6 Į MLAHB sujungimas FMC/NAND QUADSPI SYSRAM 128 KB ROM 128 KB AHB tiltas į AHB5 APB tiltas į APB5 APB tiltas į DBG APB
AXI 64 sinchroninis pagrindinis prievadas AXI 64 sinchroninis pavaldinis prievadas AXI 64 asinchroninis pagrindinis prievadas AXI 64 asinchroninis pavaldinis prievadas AHB 32 sinchroninis pagrindinis prievadas AHB 32 sinchroninis pavaldinis prievadas AHB 32 asinchroninis pagrindinis prievadas AHB 32 asinchroninis pavaldinis prievadas
Tiltas į AHB2 SRAM1 SRAM2 SRAM3 Į AXIM jungtį Tiltas į AHB4
MSv67511V2

MLAHB

30/219

DS13875 5 red

STM32MP133C/F

Funkcionaliai baigtaview

3.12

DMA valdikliai
Įrenginiuose yra šie DMA moduliai, skirti procesoriaus apkrovai sumažinti: · pagrindinė tiesioginės atminties prieigos (MDMA)
MDMA yra didelės spartos DMA valdiklis, atsakingas už visų tipų atminties perdavimą (iš periferinių įrenginių į atmintį, iš atminties į atmintį, iš atminties į periferinius įrenginius) be jokio procesoriaus įsikišimo. Jis turi pagrindinę AXI sąsają. MDMA gali sąveikauti su kitais DMA valdikliais, kad išplėstų standartines DMA galimybes, arba gali tiesiogiai valdyti periferinių įrenginių DMA užklausas. Kiekvienas iš 32 kanalų gali atlikti blokų perdavimą, pakartotinius blokų perdavimą ir susietųjų sąrašų perdavimą. MDMA galima nustatyti taip, kad atliktų saugius perdavimus į apsaugotą atmintį. · trys DMA valdikliai (nesaugūs DMA1 ir DMA2, bei saugus DMA3). Kiekvienas valdiklis turi dviejų prievadų AHB, iš viso 16 nesaugių ir aštuonis saugius DMA kanalus, skirtus FIFO pagrindu atlikti blokų perdavimą.
Du DMAMUX įrenginiai multipleksuoja ir nukreipia DMA periferinių įrenginių užklausas į tris DMA valdiklius, užtikrindami didelį lankstumą, maksimaliai padidindami vienu metu vykdomų DMA užklausų skaičių, taip pat generuodami DMA užklausas iš periferinių įrenginių išvesties paleidiklių arba DMA įvykių.
DMAMUX1 susieja DMA užklausas iš nesaugių periferinių įrenginių su DMA1 ir DMA2 kanalais. DMAMUX2 susieja DMA užklausas iš saugių periferinių įrenginių su DMA3 kanalais.

3.13

Išplėstinis pertraukimų ir įvykių valdiklis (EXTI)
Išplėstinis pertraukimų ir įvykių valdiklis (EXTI) valdo procesoriaus ir sistemos pažadinimą per konfigūruojamas ir tiesiogines įvykių įvestis. EXTI teikia pažadinimo užklausas maitinimo valdymui ir generuoja pertraukimo užklausą GIC bei įvykius procesoriaus įvykių įvestims.
EXTI žadinimo užklausos leidžia pažadinti sistemą iš sustabdymo režimo, o centrinį procesorių – iš sustabdymo ir budėjimo režimų.
Pertraukimo užklausos ir įvykio užklausos generavimą taip pat galima naudoti vykdymo režimu.
EXTI taip pat apima EXTI IOport pasirinkimą.
Kiekvieną pertraukimą ar įvykį galima nustatyti kaip saugų, kad prieiga būtų apribota tik saugiai programinei įrangai.

3.14

Ciklinio atleidimo patikrinimo skaičiavimo vienetas (CRC)
CRC (ciklinio perteklinio patikrinimo) skaičiavimo blokas naudojamas CRC kodui gauti naudojant programuojamą polinomą.
Be kitų pritaikymų, CRC pagrįsti metodai naudojami duomenų perdavimo arba saugojimo vientisumui patikrinti. Pagal EN/IEC 60335-1 standartą jie suteikia galimybę patikrinti „flash“ atminties vientisumą. CRC skaičiavimo blokas padeda apskaičiuoti programinės įrangos parašą vykdymo metu, kad būtų galima palyginti jį su nuorodos parašu, sugeneruotu susiejimo metu ir saugomu tam tikroje atminties vietoje.

DS13875 5 red

31/219
48

Funkcionaliai baigtaview

STM32MP133C/F

3.15

Lankstus atminties valdiklis (FMC)
Pagrindinės FMC valdiklio savybės yra šios: · Sąsaja su statinės atminties įrenginiais, įskaitant:
NOR „flash“ atmintis Statinė arba pseudostatinė atsitiktinės prieigos atmintis (SRAM, PSRAM) NAND „flash“ atmintis su 4 bitų/8 bitų BCH aparatinės įrangos ECC · 8 bitų duomenų magistralės plotis · Nepriklausoma lustų pasirinkimo kontrolė kiekvienam atminties bankui · Nepriklausoma kiekvieno atminties banko konfigūracija · Rašymo FIFO
FMC konfigūracijos registrus galima apsaugoti.

3.16

Dviguba keturių SPI atminties sąsaja (QUADSPI)
QUADSPI yra specializuota ryšio sąsaja, skirta vienguboms, dviguboms arba keturguboms SPI „flash“ atmintims. Ji gali veikti bet kuriuo iš šių trijų režimų: · Netiesioginis režimas: visos operacijos atliekamos naudojant QUADSPI registrus. · Būsenos apklausos režimas: išorinės „flash“ atminties būsenos registras periodiškai nuskaitomas ir...
Nustačius vėliavėlę, gali būti generuojamas pertraukimas. · Atminties susiejimo režimas: išorinė „flash“ atmintis susiejama su adresų erdve
ir sistema tai mato kaip vidinę atmintį.
Naudojant dvigubos blykstės režimą, kai vienu metu pasiekiamos dvi „Quad-SPI“ atmintys, pralaidumą ir talpą galima padidinti dvigubai.
QUADSPI yra sujungtas su uždelsimo bloku (DLYBQS), leidžiančiu palaikyti išorinių duomenų dažnį, viršijantį 100 MHz.
QUADSPI konfigūracijos registrai gali būti saugūs, kaip ir jo uždelsimo blokas.

3.17

Analoginiai-skaitmeniniai keitikliai (ADC1, ADC2)
Įrenginiuose integruoti du analoginiai-skaitmeniniai keitikliai, kurių skiriamąją gebą galima konfigūruoti iki 12, 10, 8 arba 6 bitų. Kiekvienas ADC dalijasi iki 18 išorinių kanalų, atlikdamas konvertavimą vieno kadro arba skenavimo režimu. Skenavimo režimu automatinis konvertavimas atliekamas pasirinktoje analoginių įėjimų grupėje.
Abu ADC turi apsaugotas magistralės sąsajas.
Kiekvieną ADC gali aptarnauti DMA valdiklis, todėl ADC konvertuotos vertės gali būti automatiškai perkeltos į paskirties vietą be jokių programinės įrangos veiksmų.
Be to, analoginio stebėjimo funkcija gali tiksliai stebėti konvertuotą tūrįtage iš vieno, kai kurių ar visų pasirinktų kanalų. Pertrauka sukuriama, kai konvertuojamas tūristage yra už programuotų ribų.
Norint sinchronizuoti analoginį/skaitmeninį konvertavimą ir laikmačius, analoginius-skaitmeninius keitiklius (ADC) gali suaktyvinti bet kuris iš šių laikmačių: TIM1, TIM2, TIM3, TIM4, TIM6, TIM8, TIM15, LPTIM1, LPTIM2 ir LPTIM3.

32/219

DS13875 5 red

STM32MP133C/F

Funkcionaliai baigtaview

3.18

Temperatūros jutiklis
Įrenginiuose yra įmontuotas temperatūros jutiklis, kuris generuoja tūrįtage (VTS), kuris kinta tiesiškai priklausomai nuo temperatūros. Šis temperatūros jutiklis yra viduje prijungtas prie ADC2_INP12 ir gali matuoti įrenginio aplinkos temperatūrą nuo 40 iki +125 °C su ±2 % tikslumu.
Temperatūros jutiklis pasižymi geru tiesiškumu, tačiau jį reikia kalibruoti, kad būtų pasiektas geras bendras temperatūros matavimo tikslumas. Kadangi temperatūros jutiklio poslinkis kiekviename luste skiriasi dėl proceso skirtumų, nekalibruotas vidinis temperatūros jutiklis tinka taikymams, kurie aptinka tik temperatūros pokyčius. Siekiant pagerinti temperatūros jutiklio matavimo tikslumą, kiekvienas įrenginys yra individualiai gamykloje kalibruojamas ST. Temperatūros jutiklio gamyklinio kalibravimo duomenys saugomi ST OTP srityje, kuri pasiekiama tik skaitymo režimu.

3.19

Skaitmeninis temperatūros jutiklis (DTS)
Įrenginiuose integruotas dažnio išėjimo temperatūros jutiklis. DTS skaičiuoja dažnį pagal LSE arba PCLK, kad pateiktų temperatūros informaciją.
Palaikomos šios funkcijos: · pertraukimų generavimas pagal temperatūros slenkstį · pažadinimo signalo generavimas pagal temperatūros slenkstį

3.20
Pastaba:

VBAT veikimas
VBAT maitinimo srityje yra RTC, atsarginiai registrai ir atsarginė SRAM.
Siekiant optimizuoti akumuliatoriaus veikimo laiką, šią energijos sritį maitina VDD, kai įmanoma, arba vol.tage prijungiamas prie VBAT išvesties (kai nėra VDD maitinimo). VBAT maitinimas perjungiamas, kai PDR aptinka, kad VDD nukrito žemiau PDR lygio.
TtagVBAT išvado e gali būti tiekiamas iš išorinės baterijos, superkondensatoriaus arba tiesiogiai per VDD. Pastaruoju atveju VBAT režimas neveikia.
VBAT veikimas įjungiamas, kai nėra VDD.
Nė vienas iš šių įvykių (išoriniai pertraukimai, TAMP įvykis arba RTC aliarmas / įvykiai) gali tiesiogiai atkurti VDD maitinimą ir priversti įrenginį išjungti VBAT režimą. Nepaisant to, TAMP Įvykiai ir RTC aliarmai/įvykiai gali būti naudojami signalui generuoti išorinei grandinei (paprastai PMIC), kuri gali atkurti VDD maitinimą.

DS13875 5 red

33/219
48

Funkcionaliai baigtaview

STM32MP133C/F

3.21

ttage etaloninis buferis (VREFBUF)
Įrenginiuose įmontuotas garsastagetaloninis buferis, kurį galima naudoti kaip tūriotagADC etalonas, taip pat kaip tūrinistagIšorinių komponentų etalonas per VREF+ kontaktą. VREFBUF gali būti saugus. Vidinis VREFBUF palaiko keturių tūriųtagĮtampa: · 1.65 V · 1.8 V · 2.048 V · 2.5 V Išorinis įtampos šaltinistagKai vidinis VREFBUF yra išjungtas, atskaitos signalas gali būti tiekiamas per VREF+ kontaktą.
4 pav. Ttage atskaitos buferis

VREFINT

+

–

VREF+

VSSA

MSv64430V1

3.22

Skaitmeninis filtras sigma-delta moduliatoriui (DFSDM)
Įrenginiuose integruotas vienas DFSDM su dviejų skaitmeninių filtrų modulių palaikymu ir keturiais išoriniais įvesties nuosekliaisiais kanalais (siųstuvais-imtuvais) arba pakaitomis keturiais vidiniais lygiagrečiais įėjimais.
DFSDM prie įrenginio jungia išorinius moduliatorius ir atlieka gautų duomenų srautų skaitmeninį filtravimą. Moduliatoriai naudojami analoginiams signalams konvertuoti į skaitmeninius-nuosekliuosius srautus, kurie sudaro DFSDM įėjimus.
DFSDM taip pat gali prijungti PDM (impulsų tankio moduliacijos) mikrofonus ir atlikti PDM konvertavimą į PCM bei filtravimą (aparatinės įrangos spartinimas). DFSDM turi papildomus lygiagrečius duomenų srauto įėjimus iš ADC arba iš įrenginio atminties (per DMA/CPU perdavimus į DFSDM).
DFSDM siųstuvai-imtuvai palaiko kelis nuosekliosios sąsajos formatus (įvairiems moduliatoriams palaikyti). DFSDM skaitmeniniai filtrų moduliai atlieka skaitmeninį apdorojimą pagal vartotojo nustatytus filtrų parametrus, kurių galutinė ADC skiriamoji geba yra iki 24 bitų.

34/219

DS13875 5 red

STM32MP133C/F

Funkcionaliai baigtaview

DFSDM periferinis įrenginys palaiko: · Keturis multipleksuotus įvesties skaitmeninius nuosekliuosius kanalus:
konfigūruojama SPI sąsaja įvairiems moduliatoriams prijungti konfigūruojama Mančesterio kodavimo 1 laido sąsaja PDM (impulsų tankio moduliacija) mikrofono įvesties maksimalus įvesties takto dažnis iki 20 MHz (10 MHz Mančesterio kodavimui) moduliatorių takto išvestis (nuo 0 iki 20 MHz) · Alternatyvūs įėjimai iš keturių vidinių skaitmeninių lygiagrečių kanalų (iki 16 bitų įvesties skiriamoji geba): vidiniai šaltiniai: ADC duomenys arba atminties duomenų srautai (DMA) · Du skaitmeniniai filtrų moduliai su reguliuojamu skaitmeniniu signalo apdorojimu: Sincx filtras: filtro tvarka / tipas (nuo 1 iki 5), viršįtampiaiampling santykio (nuo 1 iki 1024) integratorius: viršijimaiampling santykis (nuo 1 iki 256) · Iki 24 bitų išvesties duomenų skiriamoji geba, išvesties duomenų formatas su ženklu · Automatinis duomenų poslinkio korekcija (poslinkis registre saugomas vartotojo) · Nuolatinis arba vienkartinis konvertavimas · Konvertavimo pradžią suaktyvina: programinis paleidiklis vidiniai laikmačiai išoriniai įvykiai konvertavimo pradžia sinchroniškai su pirmuoju skaitmeninio filtro moduliu (DFSDM) · Analoginis stebėjimo įtaisas su: mažos ir didelės vertės duomenų slenksčio registrais specialus konfigūruojamas Sincx skaitmeninis filtras (eiliškumas = nuo 1 iki 3,
persileidimaiamp(kalbėjimo santykis = nuo 1 iki 32) įvestis iš galutinių išvesties duomenų arba iš pasirinktų įvesties skaitmeninių nuosekliųjų kanalų; nuolatinis stebėjimas nepriklausomai nuo standartinio konversijos; · Trumpojo jungimo detektorius, skirtas aptikti prisotintas analogines įvesties vertes (apatinis ir viršutinis diapazonas): iki 8 bitų skaitiklis, skirtas aptikti nuo 1 iki 256 iš eilės einančių 0 arba 1 nuosekliųjų duomenų sraute; nuolatinis kiekvieno įvesties nuosekliojo kanalo stebėjimas; · Pertraukimo signalo generavimas analoginio stebėjimo signalo arba trumpojo jungimo detektoriaus atveju; · Ekstremalių verčių detektorius: programinės įrangos atnaujinamų galutinių konversijos duomenų minimalių ir maksimalių verčių saugojimas; · DMA galimybė nuskaityti galutinius konversijos duomenis; · Pertraukimai: konversijos pabaiga, viršijimas, analoginis stebėjimo signalas, trumpasis jungimas, įvesties nuosekliojo kanalo laikrodžio nebuvimas; · „Įprastos“ arba „įšvirkštos“ konversijos: „įprastas“ konversijas galima užklausti bet kuriuo metu arba net nuolatiniu režimu.
nedarant jokios įtakos „įterptų“ konversijų laikui; „įterptos“ konversijos, skirtos tiksliam laikui ir turint aukštą konversijų prioritetą.

DS13875 5 red

35/219
48

Funkcionaliai baigtaview

STM32MP133C/F

3.23

Tikrasis atsitiktinių skaičių generatorius (RNG)
Įrenginiuose integruotas vienas atsitiktinių skaičių generatorius (RNG), kuris pateikia 32 bitų atsitiktinius skaičius, generuojamus integruotos analoginės grandinės.
RNG (ETZPC sistemoje) gali būti apibrėžtas kaip prieinamas tik naudojant saugią programinę įrangą.
Tikrasis atsitiktinių skaičių generatorius prie apsaugotų AES ir PKA periferinių įrenginių jungiasi per specialią magistralę (kurios CPU neskaito).

3.24

Kriptografiniai ir maišos procesoriai (CRYP, SAES, PKA ir HASH)
Įrenginiuose integruotas vienas kriptografinis procesorius, palaikantis pažangius kriptografinius algoritmus, paprastai reikalingus konfidencialumui, autentifikavimui, duomenų vientisumui ir nepaneigiamumui užtikrinti keičiantis pranešimais su kitu įrenginiu.
Įrenginiuose taip pat integruotas specialus DPA atsparus saugus AES 128 ir 256 bitų raktas (SAES) ir PKA aparatinės įrangos šifravimo / iššifravimo greitintuvas, o speciali aparatinės įrangos magistralė nėra pasiekiama centriniam procesoriui.
Pagrindinės CRYP savybės: · DES/TDES (duomenų šifravimo standartas / trigubas duomenų šifravimo standartas): ECB (elektroninis
kodų knyga) ir CBC (šifravimo blokų sujungimo) sujungimo algoritmai, 64, 128 arba 192 bitų raktas · AES (pažangus šifravimo standartas): ECB, CBC, GCM, CCM ir CTR (skaitiklio režimo) sujungimo algoritmai, 128, 192 arba 256 bitų raktas
Universalios HASH pagrindinės savybės: · SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3 (saugūs HASH algoritmai) · HMAC
Kriptografinis greitintuvas palaiko DMA užklausų generavimą.
CRYP, SAES, PKA ir HASH (ETZPC sistemoje) gali būti apibrėžti kaip prieinami tik saugia programine įranga.

3.25

Įkrovos ir saugumo bei OTP kontrolė (BSEC)
BSEC (įkrovos, saugumo ir OTP valdymas) skirtas valdyti OTP (vieną kartą programuojamą) saugiklių dėžutę, naudojamą įterptinei nepastoviajai įrenginio konfigūracijos ir saugos parametrų saugyklai. Kai kurios BSEC dalys turi būti sukonfigūruotos taip, kad prie jų galėtų prisijungti tik saugi programinė įranga.
BSEC gali naudoti OTP žodžius 256 bitų HWKEY saugojimui SAES (saugus AES).

36/219

DS13875 5 red

STM32MP133C/F

Funkcionaliai baigtaview

3.26

Laikmačiai ir sargai
Įrenginiuose yra du pažangaus valdymo laikmačiai, dešimt bendrosios paskirties laikmačių (iš kurių septyni yra apsaugoti), du pagrindiniai laikmačiai, penki mažos galios laikmačiai, du sarginiai laikmačiai ir keturi sistemos laikmačiai kiekviename „Cortex-A7“.
Visus laikmačio skaitiklius galima užšaldyti derinimo režimu.
Žemiau esančioje lentelėje palyginamos pažangios valdymo, bendrosios paskirties, bazinių ir mažos galios laikmačių funkcijos.

Laikmačio tipas

Laikmatis

4 lentelė. Laikmačio funkcijų palyginimas

Kontrrezoliucija
sijos

Skaitiklio tipas

Prescaler koeficientas

DMA užklausos generavimas

Užfiksuoti / palyginti kanalus

Papildoma produkcija

Maksimali sąsaja
taktas (MHz)

Maks
laikmatis
takto dažnis (MHz)(1)

Išplėstinis TIM1, -kontrolinis TIM8

16 bitų

Aukštyn, bet koks sveikasis skaičius žemyn, nuo 1 aukštyn/žemyn iki 65536

Taip

TIM2 TIM5

32 bitų

Aukštyn, bet koks sveikasis skaičius žemyn, nuo 1 aukštyn/žemyn iki 65536

Taip

TIM3 TIM4

16 bitų

Aukštyn, bet koks sveikasis skaičius žemyn, nuo 1 aukštyn/žemyn iki 65536

Taip

Bet koks sveikasis skaičius

TIM12(2) 16 bitų

Tarp 1

Nr

Generolas

ir 65536

tikslas

TIM13(2) TIM14(2)

16 bitų

Bet koks sveikasis skaičius nuo 1 iki XNUMX
ir 65536

Nr

Bet koks sveikasis skaičius

TIM15(2) 16 bitų

Tarp 1

Taip

ir 65536

TIM16(2) TIM17(2)

16 bitų

Bet koks sveikasis skaičius nuo 1 iki XNUMX
ir 65536

Taip

Pagrindinis

TIM6, TIM7

16 bitų

Bet koks sveikasis skaičius nuo 1 iki XNUMX
ir 65536

Taip

LPTIM1,

Mažos galios

LPTIM2(2), LPTIM3(2),
LPTIM4,

16 bitų

1, 2, 4, 8, aukštyn 16, 32, 64,
128

Nr

LPTIM5

6

4

104.5

209

4

Nr

104.5

209

4

Nr

104.5

209

2

Nr

104.5

209

1

Nr

104.5

209

2

1

104.5

209

1

1

104.5

209

0

Nr

104.5

209

1(3)

Nr

104.5 104.5

1. Maksimalus laikmačio takto dažnis yra iki 209 MHz, priklausomai nuo RCC esančio TIMGxPRE bito. 2. Apsaugotas laikmatis. 3. LPTIM nėra fiksavimo kanalo.

DS13875 5 red

37/219
48

Funkcionaliai baigtaview

STM32MP133C/F

3.26.1 3.26.2 3.26.3

Išplėstinio valdymo laikmačiai (TIM1, TIM8)
Pažangaus valdymo laikmačiai (TIM1, TIM8) gali būti laikomi trifaziais PWM generatoriais, multipleksuotais 6 kanaluose. Jie turi vienas kitą papildančius PWM išėjimus su programuojamais įterptais neveikos laikais. Jie taip pat gali būti laikomi pilnaverčiais bendrosios paskirties laikmačiais. Jų keturi nepriklausomi kanalai gali būti naudojami: · įvesties fiksavimui · išvesties palyginimui · PWM generavimui (kraštiniai arba centriniai režimai) · vieno impulso režimo išėjimui
Jei sukonfigūruoti kaip standartiniai 16 bitų laikmačiai, jie turi tas pačias funkcijas kaip ir bendrosios paskirties laikmačiai. Jei sukonfigūruoti kaip 16 bitų PWM generatoriai, jie turi visas moduliacijos galimybes (0–100 %).
Išplėstinio valdymo laikmatis gali veikti kartu su bendrosios paskirties laikmačiais per laikmačio susiejimo funkciją sinchronizavimui arba įvykių sujungimui.
TIM1 ir TIM8 palaiko nepriklausomą DMA užklausų generavimą.
Bendrosios paskirties laikmačiai (TIM2, TIM3, TIM4, TIM5, TIM12, TIM13, TIM14, TIM15, TIM16, TIM17)
STM32MP133C/F įrenginiuose yra dešimt sinchronizuojamų bendrosios paskirties laikmačių (skirtumus žr. 4 lentelėje). · TIM2, TIM3, TIM4, TIM5
TIM 2 ir TIM5 yra pagrįsti 32 bitų automatinio perkrovimo aukštyn/žemyn skaitikliu ir 16 bitų išankstinio skalavimo įrenginiu, o TIM3 ir TIM4 yra pagrįsti 16 bitų automatinio perkrovimo aukštyn/žemyn skaitikliu ir 16 bitų išankstinio skalavimo įrenginiu. Visi laikmačiai turi keturis nepriklausomus kanalus įvesties fiksavimui / išvesties palyginimui, PWM arba vieno impulso režimo išėjimui. Tai leidžia didžiausiuose korpusuose turėti iki 16 įvesties fiksavimo / išvesties palyginimo / PWM. Šie bendrosios paskirties laikmačiai gali veikti kartu arba su kitais bendrosios paskirties laikmačiais ir pažangios valdymo laikmačiais TIM1 ir TIM8, naudojant laikmačio susiejimo funkciją sinchronizavimui arba įvykių grandinavimui. Bet kuris iš šių bendrosios paskirties laikmačių gali būti naudojamas PWM išėjimams generuoti. TIM2, TIM3, TIM4, TIM5 turi nepriklausomą DMA užklausų generavimą. Jie gali apdoroti kvadratūrinius (inkrementinius) kodavimo signalus ir skaitmeninius išėjimus iš vieno iki keturių Holo efekto jutiklių. · TIM12, TIM13, TIM14, TIM15, TIM16, TIM17 Šie laikmačiai yra pagrįsti 16 bitų automatinio perkrovimo skaitikliu ir 16 bitų išankstiniu skaleriu. TIM13, TIM14, TIM16 ir TIM17 turi vieną nepriklausomą kanalą, o TIM12 ir TIM15 turi du nepriklausomus kanalus įvesties fiksavimui / išvesties palyginimui, PWM arba vieno impulso režimo išėjimui. Juos galima sinchronizuoti su pilnai funkcionaliais bendrosios paskirties laikmačiais TIM2, TIM3, TIM4, TIM5 arba naudoti kaip paprastas laiko bazes. Kiekvieną iš šių laikmačių galima apibrėžti (ETZPC) kaip prieinamą tik naudojant saugią programinę įrangą.
Baziniai laikmačiai (TIM6 ir TIM7)
Šie laikmačiai daugiausia naudojami kaip bendra 16 bitų laiko bazė.
TIM6 ir TIM7 palaiko nepriklausomą DMA užklausų generavimą.

38/219

DS13875 5 red

STM32MP133C/F

Funkcionaliai baigtaview

3.26.4
3.26.5 3.26.6

Mažos galios laikmačiai (LPTIM1, LPTIM2, LPTIM3, LPTIM4, LPTIM5)
Kiekvienas mažos galios laikmatis turi nepriklausomą laikrodį ir veikia ir sustabdymo režimu, jei jį signalizuoja LSE, LSI arba išorinis laikrodis. LPTIMx gali pažadinti įrenginį iš sustabdymo režimo.
Šie mažos galios laikmačiai palaiko šias funkcijas: · 16 bitų skaitiklis aukštyn su 16 bitų automatinio įkrovimo registru · 16 bitų palyginimo registras · Konfigūruojama išvestis: impulsinis, PWM · Nuolatinis / vienkartinis režimas · Pasirenkamas programinės / aparatinės įrangos įvesties paleidiklis · Pasirenkamas laikrodžio šaltinis:
vidinis laikrodžio šaltinis: LSE, LSI, HSI arba APB laikrodis, išorinis laikrodžio šaltinis per LPTIM įvestį (veikia net ir be vidinio laikrodžio)
veikiantis šaltinis, naudojamas impulsų skaitiklio programoje) · Programuojamas skaitmeninis trikdžių filtras · Kodavimo režimas
LPTIM2 ir LPTIM3 (ETZPC sistemoje) gali būti apibrėžti kaip prieinami tik saugia programine įranga.
Nepriklausomos priežiūros institucijos (IWDG1, IWDG2)
Nepriklausomas sarginis įtaisas pagrįstas 12 bitų žemyn skaitikliu ir 8 bitų išankstinio dalijimo reguliatoriumi. Jį sinchronizuoja nepriklausomas 32 kHz vidinis RC (LSI) ir, kadangi jis veikia nepriklausomai nuo pagrindinio takto, gali veikti sustabdymo ir budėjimo režimais. IWDG gali būti naudojamas kaip sarginis įtaisas, skirtas įrenginiui atkurti, kai kyla problema. Jį galima konfigūruoti aparatine arba programine įranga naudojant parinkčių baitus.
IWDG1 (ETZPC sistemoje) gali būti apibrėžtas kaip prieinamas tik naudojant saugią programinę įrangą.
Bendrieji laikmačiai (Cortex-A7 CNT)
„Cortex-A7“ bendriniai laikmačiai, įmontuoti „Cortex-A7“, yra maitinami sistemos laiko generavimo (STGEN) reikšmėmis.
„Cortex-A7“ procesorius turi šiuos laikmačius: · fizinį laikmatį, skirtą naudoti saugiame ir nesaugiame režimuose
Fizinio laikmačio registrai yra fiksuoti, kad būtų galima pateikti saugias ir nesaugias kopijas. · virtualus laikmatis, skirtas naudoti nesaugiuose režimuose · fizinis laikmatis, skirtas naudoti hipervizoriaus režime
Bendrieji laikmačiai nėra atmintyje susieti periferiniai įrenginiai ir yra prieinami tik naudojant konkrečias „Cortex-A7“ koprocesoriaus instrukcijas (cp15).

3.27

Sistemos laikmačio generavimas (STGEN)
Sistemos laiko generavimas (STGEN) generuoja laiko skaičiavimo reikšmę, kuri užtikrina nuoseklų view laiko visiems „Cortex-A7“ bendriniams laikmačiams.

DS13875 5 red

39/219
48

Funkcionaliai baigtaview

STM32MP133C/F

Sistemos laiko generavimo funkcijos: · 64 bitų pločio, kad būtų išvengta apsivertimo problemų · Pradžia nuo nulio arba programuojamos vertės · Valdymo APB sąsaja (STGENC), leidžianti išsaugoti ir atkurti laikmatį
išsijungimo atveju · Tik skaitymui skirta APB sąsaja (STGENR), leidžianti ne tik nuskaityti laikmačio reikšmę
saugi programinė įranga ir derinimo įrankiai · Laikmačio vertės didinimas, kurį galima sustabdyti sistemos derinimo metu
STGENC (ETZPC sistemoje) gali būti apibrėžtas kaip prieinamas tik saugia programine įranga.

3.28

Realaus laiko laikrodis (RTC)
RTC užtikrina automatinį žadinimą, kad būtų galima valdyti visus mažos galios režimus. RTC yra nepriklausomas BCD laikmatis / skaitiklis ir turi paros laiko laikrodį / kalendorių su programuojamais aliarmo pertraukimais.
RTC taip pat apima periodinę programuojamą žadinimo vėliavėlę su pertraukimo galimybe.
Dviejuose 32 bitų registruose yra sekundės, minutės, valandos (12 arba 24 valandų formatu), diena (savaitės diena), data (mėnesio diena), mėnuo ir metai, išreikšti dvejetainiu koduotu dešimtainiu formatu (BCD). Sekundžių dalies reikšmė taip pat pateikiama dvejetainiu formatu.
Dvejetainis režimas yra palaikomas, kad būtų lengviau valdyti programinės įrangos tvarkykles.
28, 29 (keliamieji metai), 30 ir 31 dienos mėnesių kompensacijos atliekamos automatiškai. Taip pat galima atlikti vasaros laiko kompensaciją.
Papildomuose 32 bitų registruose yra programuojami aliarmo sekundžių poskyriai, sekundės, minutės, valandos, diena ir data.
Skaitmeninio kalibravimo funkcija kompensuoja bet kokius kristalinio osciliatoriaus tikslumo nuokrypius.
Atstačius atsarginės kopijos domeno parametrus, visi RTC registrai yra apsaugoti nuo galimų parazitinių rašymo prieigų ir apsaugoti saugia prieiga.
Kol tiekimo tūristagJei RTC išlieka veikimo diapazone, jis niekada nesustoja, nepriklausomai nuo įrenginio būsenos (veikimo režimas, mažos energijos sąnaudos režimas arba atstatymas).
Pagrindinės RTC funkcijos yra šios: · Kalendorius su sekundžių dalimis, sekundėmis, minutėmis, valandomis (12 arba 24 formatu), diena (diena)
savaitė), data (mėnesio diena), mėnuo ir metai · Programuojama programine įranga programuojamas vasaros laiko kompensavimas · Programuojamas aliarmas su pertraukimo funkcija. Aliarmą gali sukelti bet kas
kalendoriaus laukų derinys. · Automatinio žadinimo blokas, generuojantis periodinę vėliavėlę, kuri suaktyvina automatinį žadinimą
pertrauktis · Atskaitos takto aptikimas: galima tiksliau nustatyti antrojo šaltinio taktą (50 arba 60 Hz)
naudojamas kalendoriaus tikslumui padidinti. · Tikslus sinchronizavimas su išoriniu laikrodžiu naudojant sekundės dalies poslinkio funkciją · Skaitmeninio kalibravimo grandinė (periodinė skaitiklio korekcija): 0.95 ppm tikslumas, gautas naudojant
kelių sekundžių kalibravimo langas

40/219

DS13875 5 red

STM32MP133C/F

Funkcionaliai baigtaview

· Laikasamp Įvykių išsaugojimo funkcija · SWKEY saugojimas RTC atsarginių kopijų registruose su tiesiogine prieiga prie SAE magistralės (ne
nuskaitomas procesoriaus) · Maskuojami pertraukimai / įvykiai:
Signalas A Signalas B Pažadinimo pertraukimo laikasamp · „TrustZone“ palaikymas: visiškai saugus RTC žadintuvas A, žadintuvas B, žadinimo laikmatis ir laikasamp individualus saugus arba nesaugus
konfigūracijos RTC kalibravimas atliktas saugioje arba nesaugioje konfigūracijoje

3.29

Tamper ir atsarginiai registrai (TAMP)
32 x 32 bitų atsarginiai registrai išsaugomi visais mažos galios režimais ir VBAT režimu. Jie gali būti naudojami jautriems duomenims saugoti, nes jų turinys yra apsaugotasampaptikimo grandinė.
Septyni tampįvesties kaiščiai ir penki tamper išvesties kaiščiai yra skirti apsaugai nuo tampaptikimas. Išorinis tampŠie kaiščiai gali būti konfigūruojami krašto aptikimui, krašto ir lygio aptikimui, lygio aptikimui su filtravimu arba aktyviam aptikimui.ampkuris padidina saugumo lygį automatiškai tikrindamas, ar tampJų kontaktai nėra išoriškai atidaryti arba trumpai sujungti.
TAMP pagrindinės savybės · 32 atsarginiai registrai (TAMP_BKPxR), įdiegtas likusioje RTC srityje
įjungiamas VBAT, kai VDD maitinimas išjungtas · 12 tampgalimi kontaktai (septyni įėjimai ir penki išėjimai) · Bet kuris tampaptikimas gali generuoti RTC laikąamp įvykis. · Bet koks tampAptikimas ištrina atsarginius registrus. · „TrustZone“ palaikymas:
TampSaugi arba nesaugi konfigūracija. Atsarginių kopijų registrų konfigūracija trijose konfigūruojamose dydžio srityse:
...viena skaitymui/rašymui saugi sritis ...viena rašymui saugi / skaitymui nesaugi sritis ...viena skaitymui/rašymui nesaugi sritis · Monotoniškas skaitiklis

3.30

Integrinių grandynų sąsajos (I2C1, I2C2, I2C3, I2C4, I2C5)
Įrenginiuose integruotos penkios I2C sąsajos.
I2C magistralės sąsaja tvarko ryšį tarp STM32MP133C/F ir nuosekliosios I2C magistralės. Ji valdo visą I2C magistralei būdingą sekos nustatymą, protokolą, arbitražą ir laiko nustatymą.

DS13875 5 red

41/219
48

Funkcionaliai baigtaview

STM32MP133C/F

I2C periferinis įrenginys palaiko: · I2C magistralės specifikaciją ir vartotojo vadovo, 5-osios redakcijos, suderinamumą:
Pavaldinio ir pagrindinio įrenginio režimai, kelių pagrindinių įrenginių galimybė Standartinis režimas (Sm), kurio bitų sparta iki 100 kbit/s Greitasis režimas (Fm), kurio bitų sparta iki 400 kbit/s Greitasis režimas Plus (Fm+), kurio bitų sparta iki 1 Mbit/s ir 20 mA išvesties pavaros įvestys/išvestys 7 bitų ir 10 bitų adresavimo režimas, keli 7 bitų pavaldinių adresai Programuojamas nustatymo ir palaikymo laikas Papildomas laikrodžio tempimas · Suderinamumas su sistemos valdymo magistralės (SMBus) specifikacija, 2.0 versija: Aparatinės įrangos PEC (paketų klaidų tikrinimas) generavimas ir patikrinimas su ACK
valdymas Adresų skyrimo protokolo (ARP) palaikymas SMBus įspėjimas · Suderinamumas su maitinimo sistemos valdymo protokolo (PMBusTM) specifikacija, 1.1 versija · Nepriklausomas laikrodis: nepriklausomų laikrodžio šaltinių pasirinkimas, leidžiantis I2C ryšio greičiui nepriklausyti nuo PCLK perprogramavimo · Pažadinimas iš sustabdymo režimo, kai adresas sutampa · Programuojami analoginiai ir skaitmeniniai triukšmo filtrai · 1 baito buferis su DMA galimybe
I2C3, I2C4 ir I2C5 (ETZPC sistemoje) gali būti apibrėžti kaip prieinami tik saugia programine įranga.

3.31

Universalus sinchroninis asinchroninis imtuvas-siųstuvas (USART1, USART2, USART3, USART6 ir UART4, UART5, UART7, UART8)
Įrenginiuose yra keturi integruoti universalūs sinchroniniai imtuvai-siųstuvai (USART1, USART2, USART3 ir USART6) ir keturi universalūs asinchroniniai imtuvai-siųstuvai (UART4, UART5, UART7 ir UART8). USARTx ir UARTx funkcijų santrauką žr. toliau pateiktoje lentelėje.
Šios sąsajos užtikrina asinchroninį ryšį, IrDA SIR ENDEC palaikymą, daugiaprocesorinį ryšio režimą, vieno laido pusdupleksinį ryšio režimą ir turi LIN pagrindinio/pavaldžio galimybę. Jos užtikrina CTS ir RTS signalų aparatinės įrangos valdymą ir RS485 tvarkyklės įgalinimą. Jos gali bendrauti iki 13 Mbit/s greičiu.
USART1, USART2, USART3 ir USART6 taip pat teikia išmaniosios kortelės režimą (suderinamą su ISO 7816) ir SPI tipo ryšio galimybes.
Visi USART turi laikrodžio sritį, nepriklausomą nuo procesoriaus laikrodžio, todėl USARTx gali pažadinti STM32MP133C/F iš sustabdymo režimo, naudodamas iki 200 Kbaud duomenų perdavimo spartą. Pažadinimo įvykiai iš sustabdymo režimo yra programuojami ir gali būti:
· Pradinio bito aptikimas
· bet koks gautas duomenų kadras
· konkretus užprogramuotas duomenų rėmelis

42/219

DS13875 5 red

STM32MP133C/F

Funkcionaliai baigtaview

Visas USART sąsajas gali aptarnauti DMA valdiklis.

5 lentelė. USART/UART funkcijos

USART režimai / funkcijos (1)

USART1/2/3/6

UART4/5/7/8

Aparatūros srauto valdymas modemui

X

X

Nuolatinis bendravimas naudojant DMA

X

X

Daugiaprocesorinis bendravimas

X

X

Sinchroninis SPI režimas (pagrindinis/pavaldinis)

X

–

Išmaniosios kortelės režimas

X

–

Vienlaidis pusdupleksinis ryšys IrDA SIR ENDEC blokas

X

X

X

X

LIN režimas

X

X

Dvigubo laikrodžio sritis ir pažadinimas iš mažos galios režimo

X

X

Imtuvo skirtojo laiko pertraukimas Modbus ryšys

X

X

X

X

Automatinis duomenų perdavimo greičio aptikimas

X

X

Vairuotojo įjungimas

X

X

USART duomenų ilgis

7, 8 ir 9 bitai

1. X = palaikoma.

USART1 ir USART2 (ETZPC sistemoje) gali būti apibrėžti kaip prieinami tik naudojant saugią programinę įrangą.

3.32

Nuosekliosios periferinės sąsajos (SPI1, SPI2, SPI3, SPI4, SPI5) ir integruotos garso sąsajos (I2S1, I2S2, I2S3, I2S4)
Įrenginiuose yra iki penkių SPI (SPI2S1, SPI2S2, SPI2S3, SPI2S4 ir SPI5), kurie leidžia palaikyti iki 50 Mbit/s spartą pagrindiniu ir pavaldiniu režimuose, pusiau dvipusiu, pilnai dvipusiu ir vienapusiu režimu. 3 bitų išankstinis daliklis suteikia aštuonis pagrindinio režimo dažnius, o kadrą galima konfigūruoti nuo 4 iki 16 bitų. Visos SPI sąsajos palaiko NSS impulsų režimą, TI režimą, aparatinės įrangos CRC skaičiavimą ir 8 bitų įterptųjų Rx ir Tx FIFO su DMA galimybe dauginimą.
I2S1, I2S2, I2S3 ir I2S4 yra multipleksuoti su SPI1, SPI2, SPI3 ir SPI4. Jie gali veikti pagrindiniu arba pavaldiniu režimu, pilno dvipusio ir pusiau dvipusio ryšio režimais ir gali būti sukonfigūruoti veikti su 16 arba 32 bitų skiriamąja geba kaip įvesties arba išvesties kanalas. GarsasampPalaikomi signalo dažniai nuo 8 kHz iki 192 kHz. Visos I2S sąsajos palaiko daugybę 8 bitų įterptųjų Rx ir Tx FIFO su DMA galimybe.
SPI4 ir SPI5 (ETZPC sistemoje) gali būti apibrėžti kaip prieinami tik saugia programine įranga.

3.33

Nuosekliosios garso sąsajos (SAI1, SAI2)
Įrenginiuose integruoti du SAI, kurie leidžia kurti daugybę stereo arba mono garso protokolų.

DS13875 5 red

43/219
48

Funkcionaliai baigtaview

STM32MP133C/F

pvz., I2S, LSB arba MSB pagrįsti, PCM/DSP, TDM arba AC'97. SPDIF išvestis yra prieinama, kai garso blokas sukonfigūruotas kaip siųstuvas. Siekiant užtikrinti tokį lankstumo ir perkonfigūravimo lygį, kiekvienas SAI turi du nepriklausomus garso subblokus. Kiekvienas blokas turi savo laikrodžio generatorių ir įvesties/išvesties linijos valdiklį. GarsasampPalaikomi iki 192 kHz garso dažniai. Be to, dėl integruotos PDM sąsajos galima palaikyti iki aštuonių mikrofonų. SAI gali veikti pagrindine arba pavaldine konfigūracija. Garso subblokai gali būti imtuvas arba siųstuvas ir gali veikti sinchroniškai arba asinchroniškai (kito atžvilgiu). SAI galima prijungti prie kitų SAI, kad veiktų sinchroniškai.

3.34

SPDIF imtuvo sąsaja (SPDIFRX)
SPDIFRX skirtas priimti S/PDIF srautą, atitinkantį IEC-60958 ir IEC-61937 standartus. Šie standartai palaiko paprastus stereofoninius srautus iki didelio našumo.ampdažnis ir suspaustas daugiakanalis erdvinis garsas, pvz., apibrėžtas „Dolby“ arba DTS (iki 5.1).
Pagrindinės SPDIFRX savybės yra šios: · Galimos iki keturių įėjimų · Automatinis simbolių dažnio aptikimas · Maksimalus simbolių dažnis: 12.288 MHz · Palaikomas stereo srautas nuo 32 iki 192 kHz · Palaikomi garso standartai IEC-60958 ir IEC-61937, vartotojų programos · Lyginumo bitų valdymas · Ryšys naudojant DMA garso signalamsamples · Ryšys naudojant DMA valdymo ir vartotojo kanalo informacijai · Pertraukimo galimybės
SPDIFRX imtuvas turi visas būtinas funkcijas simbolių greičiui aptikti ir gaunamam duomenų srautui dekoduoti. Vartotojas gali pasirinkti norimą SPDIF įvestį, o kai pasiekiamas galiojantis signalas, SPDIFRX iš naujo...ampSPDIFRX apdoroja įeinantį signalą, dekoduoja Mančesterio srautą ir atpažįsta kadrus, subkadrus ir blokų elementus. SPDIFRX perduoda procesoriui dekoduotus duomenis ir susijusias būsenos žymas.
SPDIFRX taip pat siūlo signalą pavadinimu „spdif_frame_sync“, kuris persijungia ties S/PDIF subkadrų dažniu, naudojamu tiksliam s apskaičiavimui.amplaikrodžio dreifo algoritmų dažnis.

3.35

Saugios skaitmeninės įvesties / išvesties „MultiMediaCard“ sąsajos (SDMMC1, SDMMC2)
Dvi saugios skaitmeninės įvesties / išvesties „MultiMediaCard“ sąsajos (SDMMC) užtikrina sąsają tarp AHB magistralės ir SD atminties kortelių, SDIO kortelių bei MMC įrenginių.
SDMMC funkcijos apima šias: · Atitiktis įterptųjų „MultiMediaCard“ sistemos specifikacijos 5.1 versijai
Plokštė palaiko tris skirtingus duomenų magistralės režimus: 1 bito (numatytasis), 4 bitų ir 8 bitų

44/219

DS13875 5 red

STM32MP133C/F

Funkcionaliai baigtaview

(HS200 SDMMC_CK greitis apribotas iki maksimalaus leistino įvesties/išvesties greičio) (HS400 nepalaikomas)
· Visiškas suderinamumas su ankstesnėmis „MultiMediaCard“ versijomis (atgalinis suderinamumas)
· Visiškas atitikimas SD atminties kortelės specifikacijų 4.1 versijai (SDR104 SDMMC_CK greitis apribotas iki maksimalaus leistino įvesties/išvesties greičio, SPI ir UHS-II režimai nepalaikomi)
· Visiškas atitikimas SDIO kortelės specifikacijos 4.0 versijai. Kortelė palaiko du skirtingus duomenų magistralės režimus: 1 bito (numatytasis) ir 4 bitų (SDR104 SDMMC_CK greitis apribotas iki maksimalaus leistino įvesties/išvesties greičio, SPI ir UHS-II režimai nepalaikomi).
· Duomenų perdavimo greitis iki 208 MB/s 8 bitų režimu (priklausomai nuo maksimalaus leistino įvesties/išvesties greičio)
· Duomenų ir komandų išvestis įgalina signalus, skirtus valdyti išorinius dvikrypčius valdiklius
· Specialus DMA valdiklis, integruotas į SDMMC pagrindinio kompiuterio sąsają, leidžiantis dideliu greičiu perduoti duomenis tarp sąsajos ir SRAM
· IDMA susietojo sąrašo palaikymas
· Specialūs maitinimo šaltiniai, VDDSD1 ir VDDSD2, atitinkamai SDMMC1 ir SDMMC2, todėl nereikia į SD kortelės sąsają įdėti lygio keitiklio UHS-I režimu
Tik kai kurie SDMMC1 ir SDMMC2 GPIO yra prieinami specialiame VDDSD1 arba VDDSD2 maitinimo kontakte. Jie yra numatytųjų SDMMC1 ir SDMMC2 įkrovos GPIO dalis (SDMMC1: PC[12:8], PD[2], SDMMC2: PB[15,14,4,3], PE3, PG6). Alternatyvių funkcijų lentelėje juos galima identifikuoti signalais su priesaga „_VSD1“ arba „_VSD2“.
Kiekvienas SDMMC yra sujungtas su delsos bloku (DLYBSD), leidžiančiu palaikyti išorinį duomenų dažnį, viršijantį 100 MHz.
Abi SDMMC sąsajos turi apsaugotus konfigūravimo prievadus.

3.36

Valdiklio srities tinklas (FDCAN1, FDCAN2)
Valdiklio srities tinklo (CAN) posistemį sudaro du CAN moduliai, bendra pranešimų RAM atmintis ir laikrodžio kalibravimo blokas.
Abu CAN moduliai (FDCAN1 ir FDCAN2) atitinka ISO 11898-1 (CAN protokolo specifikacijos 2.0 versija, A ir B dalys) ir CAN FD protokolo specifikacijos 1.0 versiją.
10 kilobaitų pranešimų RAM atmintis įgyvendina filtrus, priėmimo FIFO, priėmimo buferius, perdavimo įvykių FIFO ir perdavimo buferius (plius TTCAN trigerius). Šią pranešimų RAM atmintį dalijasi du FDCAN1 ir FDCAN2 moduliai.
Bendras laikrodžio kalibravimo įrenginys yra neprivalomas. Jis gali būti naudojamas kalibruotam laikrodžiui generuoti tiek FDCAN1, tiek FDCAN2 iš HSI vidinio RC osciliatoriaus ir PLL, įvertinant FDCAN1 gautus CAN pranešimus.

DS13875 5 red

45/219
48

Funkcionaliai baigtaview

STM32MP133C/F

3.37

Universali nuoseklioji magistralė (USBH)
Įrenginiuose integruotas vienas didelės spartos USB prievadas (iki 480 Mbit/s) su dviem fiziniais prievadais. USBH palaiko tiek mažos, tiek didelės spartos (OHCI), tiek didelės spartos (EHCI) operacijas, nepriklausomai kiekviename prievade. Jame integruoti du siųstuvai-imtuvai, kuriuos galima naudoti mažos spartos (1.2 Mbit/s), didelės spartos (12 Mbit/s) arba didelės spartos (480 Mbit/s) veikimui. Antrasis didelės spartos siųstuvas-imtuvas naudojamas kartu su didelės spartos OTG prievadu.
USBH atitinka USB 2.0 specifikaciją. USBH valdikliams reikalingi specialūs laikrodžiai, kuriuos generuoja PLL, esantis USB didelės spartos PHY viduje.

3.38

Didelės spartos USB OTG (on-the-go)
Įrenginiuose integruotas vienas didelės spartos (iki 480 Mbit/s) USB OTG įrenginys / pagrindinis kompiuteris / OTG periferinis įrenginys. OTG palaiko tiek viso greičio, tiek didelės spartos veikimą. Didelės spartos veikimo (480 Mbit/s) siųstuvas-imtuvas yra bendrinamas su antruoju USB pagrindinio kompiuterio prievadu.
USB OTG HS atitinka USB 2.0 ir OTG 2.0 specifikacijas. Jis turi programine įranga konfigūruojamą galinių taškų nustatymą ir palaiko sustabdymo / tęsimo režimą. USB OTG valdikliams reikalingas specialus 48 MHz laikrodis, kurį generuoja PLL RCC viduje arba USB didelės spartos PHY viduje.
Pagrindinės USB OTG HS savybės išvardytos toliau: · Kombinuotas Rx ir Tx FIFO dydis – 4 kbaitai su dinaminiu FIFO dydžio nustatymu · SRP (sesijos užklausos protokolas) ir HNP (šeimininko derybų protokolas) palaikymas · Aštuoni dvikrypčiai galiniai taškai · 16 pagrindinių kompiuterių kanalų su periodiniu OUT palaikymas · Programinė įranga konfigūruojama OTG1.3 ir OTG2.0 veikimo režimams · USB 2.0 LPM (jungties energijos valdymo) palaikymas · Baterijos įkrovimo specifikacijos 1.2 versijos palaikymas · HS OTG PHY palaikymas · Vidinis USB DMA · Vidinis HNP/SNP/IP (nereikia jokio išorinio rezistoriaus) · OTG/šeimininko režimams reikalingas maitinimo jungiklis, jei magistralės maitinami įrenginiai yra prijungti.
prijungtas.
USB OTG konfigūracijos prievadas gali būti saugus.

46/219

DS13875 5 red

STM32MP133C/F

Funkcionaliai baigtaview

3.39

Gigabito Ethernet MAC sąsajos (ETH1, ETH2)
Įrenginiai turi du IEEE-802.3-2002 reikalavimus atitinkančius gigabito medijos prieigos valdiklius (GMAC), skirtus Ethernet LAN ryšiui per pramonės standarto nuo terpės nepriklausomą sąsają (MII), sumažintą nuo terpės nepriklausomą sąsają (RMII) arba sumažintą gigabito nuo terpės nepriklausomą sąsają (RGMII).
Įrenginiams prijungti prie fizinės LAN magistralės reikalingas išorinis fizinės sąsajos įrenginys (PHY) (vytos poros, šviesolaidinis ir kt.). PHY prie įrenginio prievado prijungiamas naudojant 17 signalų MII, 7 signalus RMII arba 13 signalų RGMII ir gali būti taktinis dažnis naudojant 25 MHz (MII, RMII, RGMII) arba 125 MHz (RGMII) iš STM32MP133C/F arba iš PHY.
Įrenginiai turi šias funkcijas: · Veikimo režimai ir PHY sąsajos
10, 100 ir 1000 Mbit/s duomenų perdavimo sparta. Palaiko tiek pilno dvipusio, tiek pusiau dvipusio perdavimo operacijas. MII, RMII ir RGMII PHY sąsajos. Apdorojimo valdymas. Daugiasluoksnis paketų filtravimas: MAC filtravimas šaltinyje (SA) ir paskirties vietoje (DA).
adresas su tobulu ir maišos filtru, VLAN tagfiltravimas su tobulumo ir maišos filtrais, 3 sluoksnio filtravimas pagal IP šaltinio (SA) arba paskirties (DA) adresą, 4 sluoksnio filtravimas pagal šaltinio (SP) arba paskirties (DP) prievadą. Dvigubas VLAN apdorojimas: iki dviejų VLAN įterpimas. tags perdavimo kelyje, tag Filtravimas priėmimo kelyje IEEE 1588-2008/PTPv2 palaikymas Palaiko tinklo statistiką su RMON/MIB skaitikliais (RFC2819/RFC2665) · Aparatinės įrangos perkėlimo apdorojimas Preambulės ir kadro pradžios duomenų (SFD) įterpimas arba ištrynimas Vientisumo kontrolinės sumos perkėlimo variklis IP antraštei ir TCP/UDP/ICMP naudingajai apkrovai: perdavimo kontrolinės sumos skaičiavimas ir įterpimas, priėmimo kontrolinės sumos skaičiavimas ir palyginimas Automatinis ARP užklausos atsakymas su įrenginio MAC adresu TCP segmentavimas: automatinis didelio perdavimo TCP paketo padalijimas į kelis mažus paketus · Mažos galios režimas Energiją taupantis Ethernet (standartas IEEE 802.3az-2010) Nuotolinis žadinimo paketų ir AMD Magic PacketTM aptikimas
Ir ETH1, ir ETH2 galima programuoti kaip saugius. Kai tai saugu, operacijos per AXI sąsają yra saugios, o konfigūracijos registrus galima modifikuoti tik naudojant saugią prieigą.

DS13875 5 red

47/219
48

Funkcionaliai baigtaview

STM32MP133C/F

3.40

Derinimo infrastruktūra
Įrenginiai siūlo šias derinimo ir sekimo funkcijas, skirtas programinės įrangos kūrimui ir sistemų integravimui palaikyti: · Lūžio taškų derinimas · Kodo vykdymo sekimas · Programinės įrangos instrumentavimas · JTAG Derinimo prievadas · Nuosekliojo laido derinimo prievadas · Paleidiklio įvestis ir išvestis · Sekimo prievadas · „Arm CoreSight“ derinimo ir sekimo komponentai
Derinimą galima valdyti naudojant JTAG/nuoseklaus laido derinimo prieigos prievadas, naudojant pramonės standartinius derinimo įrankius.
Sekimo prievadas leidžia fiksuoti duomenis registravimui ir analizei.
Derinimo prieigą prie saugių sričių įgalina BSEC autentifikavimo signalai.

48/219

DS13875 5 red

STM32MP133C/F

Kontaktų išdėstymas, kontaktų aprašymas ir alternatyvios funkcijos

4

Kontaktų išdėstymas, kontaktų aprašymas ir alternatyvios funkcijos

5 pav. STM32MP133C/F LFBGA289 išvestis

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PA9

PD10

PB7

PE7

PD5

PE8

PG4

PH9

PH13

PC7

PB9

PB14

PG6

PD2

PC9

VSS

B

PD3

5 PF

PD14

PE12

PE1

PE9

PH14

PE10

1 PF

3 PF

PC6

PB15

PB4

PC10

PC12

DDR_DQ4 DDR_DQ0

C

PB6

PH12

PE14

PE13

PD8

PD12

PD15

VSS

PG7

PB5

PB3

VDDSD1

0 PF

PC11

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

D

PB8

PD6

VSS

PE11

PD1

PE0

PG0

PE15

PB12

PB10

VDDSD2

VSS

PE3

PC8

DDR_ DQM0

DDR_DQ5 DDR_DQ3

E

PG9

PD11

PA12

PD0

VSS

PA15

PD4

PD9

2 PF

PB13

PH10

VDDQ_ DDR

DDR_DQ2 DDR_DQ6 DDR_DQ7 DDR_A5

DDR_ ATSTATYTI

F

PG10

PG5

PG8

PH2

PH8

VDDCPU

VDD

VDDCPU VDDCPU

VDD

VDD

VDDQ_ DDR

VSS

DDR_A13

VSS

DDR_A9

DDR_A2

G

9 PF

6 PF

10 PF

PG15

8 PF

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_BA2 DDR_A7

DDR_A3

DDR_A0 DDR_BA0

H

PH11

PI3

PH7

PB2

PE4

VDDCPU

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_WEN

VSS

DDR_ODT DDR_CSN

DDR_ RASN

J

PD13

VBAT

PI2

VSS_PLL VDD_PLL VDDCPU

VSS

VDDCORE

VSS

VDDCORE

VSS

VDDQ_ DDR

VDDCORE DDR_A10

DDR_ CASN

DDR_ CLKP

DDR_ CLKN

K

PC14OSC32_IN

PC15OSC32_
OUT

VSS

PC13

PI1

VDD

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_A11 DDR_CKE DDR_A1 DDR_A15 DDR_A12

L

PE2

4 PF

PH6

PI0

PG3

VDD

VSS

VSS

VSS

VSS

VSS

VDDQ_ DDR

DDR_ATO

DDR_ DTO0

DDR_A8 DDR_BA1 DDR_A14

M

7 PF

PA8

PG11

VDD_ANA VSS_ANA

VDD

VDD

VDD

VDD

VDD

VDD

VDDQ_ DDR

DDR_ VREF

DDR_A4

VSS

DDR_ DTO1

DDR_A6

N

PE6

PG1

PD7

VSS

PB11

13 PF

VSSA

PA3

NJTRST

VSS_USB VDDA1V1_

HS

REG

VDDQ_ DDR

PWR_LP

DDR_ DQM1

DDR_ DQ10

DDR_DQ8 DDR_ZQ

P

PH0OSC_IN

PH1OSC_OUT

PA13

14 PF

PA2

VREF-

VDDA

PG13

PG14

VDD3V3_ USBHS

VSS

PI5-BOOT1 VSS_PLL2 PWR_ON

DDR_ DQ11

DDR_ DQ13

DDR_DQ9

R

PG2

PH3

PWR_CPU _ĮJUNGTA

PA1

VSS

VREF+

PC5

VSS

VDD

15 PF

VDDA1V8_ REG

PI6-BOOT2

VDD_PLL2

PH5

DDR_ DQ12

DDR_ DQS1N

DDR_ DQS1P

T

PG12

PA11

PC0

12 PF

PC3

11 PF

PB1

PA6

PE5

PDR_ON USB_DP2

PA14

USB_DP1

BYPASS_ REG1V8

PH4

DDR_ DQ15

DDR_ DQ14

U

VSS

PA7

PA0

PA5

PA4

PC4

PB0

PC1

PC2

NRST

USB_DM2

USB_ RREF

USB_DM1 PI4-BOOT0

PA10

PI7

VSS

MSv65067V5

Aukščiau pateiktame paveikslėlyje parodyta pakuotės viršutinė dalis view.

DS13875 5 red

49/219
97

Kontaktų išdėstymas, kontaktų aprašymas ir alternatyvios funkcijos

STM32MP133C/F

6 pav. STM32MP133C/F TFBGA289 išvestis

1

2

3

4

5

6

7

8

9

10

11

12

13

14

15

16

17

A

VSS

PD4

PE9

PG0

PD15

PE15

PB12

1 PF

PC7

PC6

0 PF

PB14

VDDSD2 VDDSD1 DDR_DQ4 DDR_DQ0

VSS

B

PE12

PD8

PE0

PD5

PD9

PH14

2 PF

VSS

3 PF

PB13

PB3

PE3

PC12

VSS

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

C

PE13

PD1

PE1

PE7

VSS

VDD

PE10

PG7

PG4

PB9

PH10

PC11

PC8

DDR_DQ2

DDR_ DQM0

DDR_DQ3 DDR_DQ5

D

5 PF

PA9

PD10

VDDCPU

PB7

VDDCPU

PD12

VDDCPU

PH9

VDD

PB15

VDD

VSS

VDDQ_ DDR

DDR_ ATSTATYTI

DDR_DQ7 DDR_DQ6

E

PD0

PE14

VSS

PE11

VDDCPU

VSS

PA15

VSS

PH13

VSS

PB4

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_A13

F

PH8

PA12

VDD

VDDCPU

VSS

VDDCORE

PD14

PE8

PB5

VDDCORE

PC10

VDDCORE

VSS

VDDQ_ DDR

DDR_A7

DDR_A5

DDR_A9

G

PD11

PH2

PB6

PB8

PG9

PD3

PH12

PG15

PD6

PB10

PD2

PC9

DDR_A2 DDR_BA2 DDR_A3

DDR_A0 DDR_ODT

H

PG5

PG10

8 PF

VDDCPU

VSS

VDDCORE

PH11

PI3

9 PF

PG6

BYPASS_ REG1V8

VDDCORE

VSS

VDDQ_ DDR

DDR_BA0 DDR_CSN DDR_WEN

J VDD_PLL VSS_PLL

PG8

PI2

VBAT

PH6

7 PF

PA8

12 PF

VDD

VDDA1V8_ REG

PA10

DDR_ VREF

DDR_ RASN

DDR_A10

VSS

DDR_ CASN

K

PE4

10 PF

PB2

VDD

VSS

VDDCORE

PA13

PA1

PC4

NRST

VSS_PLL2 VDDCORE

VSS

VDDQ_ DDR

DDR_A15

DDR_ CLKP

DDR_ CLKN

L

6 PF

VSS

PH7

VDD_ANA VSS_ANA

PG12

PA0

11 PF

PE5

15 PF

VDD_PLL2

PH5

DDR_CKE DDR_A12 DDR_A1 DDR_A11 DDR_A14

M

PC14OSC32_IN

PC15OSC32_
OUT

PC13

VDD

VSS

PB11

PA5

PB0

VDDCORE

USB_ RREF

PI6-BOOT2 VDDCORE

VSS

VDDQ_ DDR

DDR_A6

DDR_A8 DDR_BA1

N

PD13

VSS

PI0

PI1

PA11

VSS

PA4

PB1

VSS

VSS

PI5-BOOT1

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_ATO

P

PH0OSC_IN

PH1OSC_OUT

4 PF

PG1

VSS

VDD

PC3

PC5

VDD

VDD

PI4-BOOT0

VDD

VSS

VDDQ_ DDR

DDR_A4 DDR_ZQ DDR_DQ8

R

PG11

PE6

PD7

PWR_ CPU_ON

PA2

PA7

PC1

PA6

PG13

NJTRST

PA14

VSS

PWR_ON

DDR_ DQM1

DDR_ DQ12

DDR_ DQ11

DDR_DQ9

T

PE2

PH3

13 PF

PC0

VSSA

VREF-

PA3

PG14

USB_DP2

VSS

VSS_ USBHS

USB_DP1

PH4

DDR_ DQ13

DDR_ DQ14

DDR_ DQS1P

DDR_ DQS1N

U

VSS

PG3

PG2

14 PF

VDDA

VREF+

PDR_ON

PC2

USB_DM2

VDDA1V1_ REG

VDD3V3_ USBHS

USB_DM1

PI7

Aukščiau pateiktame paveikslėlyje parodyta pakuotės viršutinė dalis view.

PWR_LP

DDR_ DQ15

DDR_ DQ10

VSS

MSv67512V3

50/219

DS13875 5 red

STM32MP133C/F

Kontaktų išdėstymas, kontaktų aprašymas ir alternatyvios funkcijos

7 pav. STM32MP133C/F TFBGA320 išvestis
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20

A

VSS

PA9

PE13 PE12

PD12

PG0

PE15

PG7

PH13

3 PF

PB9

0 PF

PC10 PC12

PC9

VSS

B

PD0

PE11

5 PF

PA15

PD8

PE0

PE9

PH14

PE8

PG4

1 PF

VSS

PB5

PC6

PB15 PB14

PE3

PC11

DDR_ DQ4

DDR_ DQ1

DDR_ DQ0

C

PB6

PD3

PE14 PD14

PD1

PB7

PD4

PD5

PD9

PE10 PB12

PH9

PC7

PB3

VDD SD2

PB4

PG6

PC8

PD2

DDR_ DDR_ DQS0P DQS0N

D

PB8

PD6

PH12

PD10

PE7

2 PF

PB13

VSS

DDR_ DQ2

DDR_ DQ5

DDR_ DQM0

E

PH2

PH8

VSS

VSS

VDD procesorius

PE1

PD15

VDD procesorius

VSS

VDD

PB10

PH10

VDDQ_ DDR

VSS

VDD SD1

DDR_ DQ3

DDR_ DQ6

F

8 PF

PG9

PD11 PA12

VSS

VSS

VSS

DDR_ DQ7

DDR_ A5

VSS

G

6 PF

PG10

PG5

VDD procesorius

H

PE4

PF10 PG15

PG8

J

PH7

PD13

PB2

9 PF

VDD procesorius

VSS

VDD

VDD procesorius

VDD ŠERDIS

VSS

VDD

VSS

VDDQ_ DDR

VSS

VSS

VDD

VDD

VSS

VDD ŠERDIS

VSS

VDD

VDD ŠERDIS

VDDQ_ DDR

DDR_ A13

DDR_ A2

DDR_ A9

DDR_ ATSTATYMAS
N

DDR_ BA2

DDR_ A3

DDR_ A0

DDR_ A7

DDR_ BA0

DDR_ CSN

DDR_ ODT

K

VSS_ PLL

VDD_ PLL

PH11

VDD procesorius

PC15-

L

VBAT OSC32 PI3

VSS

_OUT

PC14-

M

VSS OSC32 PC13

_IN

VDD

N

PE2

4 PF

PH6

PI2

VDD procesorius
VDD ŠERDIS
VSS
VDD

VSS

VSS

VSS

VSS

VSS

VDD ŠERDIS

VSS

VSS

VDD ŠERDIS

VSS

VSS

VSS

VSS

VSS

VDD

VDD ŠERDIS

VSS

VDD

VDD ŠERDIS

VDDQ_ DDR
VSS
VDDQ_ DDR
VDD ŠERDIS

VDDQ_ DDR

DDR_ WEN

DDR_ RASN

VSS

VSS

DDR_ A10

DDR_ CASN

DDR_ CLKN

VDDQ_ DDR

DDR_ A12

DDR_ CLKP

DDR_ A15

DDR_ A11

DDR_ A14

DDR_ CKE

DDR_ A1

P

PA8

7 PF

PI1

PI0

VSS

VSS

DDR_ DTO1

DDR_ ATO

DDR_ A8

DDR_ BA1

R

PG1

PG11

PH3

VDD

VDD

VSS

VDD

VDD ŠERDIS

VSS

VDD

VDD ŠERDIS

VSS

VDDQ_ DDR

VDDQ_ DDR

DDR_ A4

DDR_ ZQ

DDR_ A6

T

VSS

PE6

PH0OSC_IN

PA13

VSS

VSS

DDR_ VREF

DDR_ DQ10

DDR_ DQ8

VSS

U

PH1OSC_ OUT

VSS_ ANA

VSS

VSS

VDD

VDDA VSSA

PA6

VSS

VDD ŠERDIS

VSS

VDD VDDQ_ CORE DDR

VSS

ĮJUNGTA

DDR_ DQ13

DDR_ DQ9

V

PD7

VDD_ ANA

PG2

PA7

VREF-

NJ TRST

VDDA1 V1_ REG

VSS

PWR_ DDR_ DDR_ LP DQS1P DQS1N

W

PWR_

PG3

PG12 procesorius_ PF13

PC0

ON

PC3 VREF+ PB0

PA3

PE5

VDD

USB_ RREF

PA14

VDD 3V3_ USBHS

VDDA1 V8_ REG

VSS

APLINK S_REG
1V8

PH5

DDR_ DQ12

DDR_ DQ11

DDR_ DQM1

Y

PA11

14 PF

PA0

PA2

PA5

11 PF

PC4

PB1

PC1

PG14

NRST

15 PF

USB_ VSS_

PI6-

USB_

PI4-

VDD_

DM2 USBHS BOOT2 DP1 BOOT0 PLL2

PH4

DDR_ DQ15

DDR_ DQ14

AA

VSS

PB11

PA1

12 PF

PA4

PC5

PG13

PC2

PDR_ ĮJUNGTA

USB_ DP2

PI5-

USB_

BOOT1 DM1

VSS_ PLL2

PA10

PI7

VSS

Aukščiau pateiktame paveikslėlyje parodyta pakuotės viršutinė dalis view.

MSv65068V5

DS13875 5 red

51/219
97

Kontaktų išdėstymas, kontaktų aprašymas ir alternatyvios funkcijos

STM32MP133C/F

6 lentelė. Legendos / sutrumpinimai, naudojami lentelėje

Vardas

Santrumpa

Apibrėžimas

Smeigtuko pavadinimas Smeigtuko tipas
I / O struktūra
Pastabos Alternatyvios funkcijos Papildomos funkcijos

Jei nenurodyta kitaip, kaiščio funkcija atstatymo metu ir po jo yra tokia pati kaip ir tikrasis kaiščio pavadinimas.

S

Tiekimo kaištis

I

Įveskite tik kaištį

O

Išvestis tik kaištis

I/O

Įvesties/išvesties kaištis

A

Analoginis arba specialus lygio kaištis

FT (U/D/PD) 5 V tolerantiškas I/O (su fiksuotu ištraukimu / ištraukimu / programuojamu ištraukimu)

DDR

1.5 V, 1.35 V arba 1.2 VI/O, skirta DDR3, DDR3L, LPDDR2/LPDDR3 sąsajai

A

Analoginis signalas

RST

Atstatymo kaištis su silpnu įtempimo rezistoriumi

_f(1) _a(2) _u(3) _h(4)

FT įvesties/išvesties parinktis I2C FM+ parinktis Analoginė parinktis (tiekiama VDDA analoginei įvesties/išvesties daliai) USB parinktis (tiekiama VDD3V3_USBxx USB įvesties/išvesties daliai) Didelės spartos išvestis, tipinė 1.8 V VDD (skirta SPI, SDMMC, QUADSPI, TRACE)

_vh(5)

Labai didelės spartos parinktis, skirta 1.8 V tipinei VDD įtampai (ETH, SPI, SDMMC, QUADSPI, TRACE)

Jei pastaboje nenurodyta kitaip, visi įėjimai / išėjimai nustatomi kaip slankiojantys įėjimai atstatymo metu ir po jo.

Funkcijos, pasirinktos per GPIOx_AFR registrus

Funkcijos, tiesiogiai pasirenkamos / įjungiamos per periferinius registrus

1. Susijusios įvesties / išvesties struktūros 7 lentelėje yra šios: FT_f, FT_fh, FT_fvh 2. Susijusios įvesties / išvesties struktūros 7 lentelėje yra šios: FT_a, FT_ha, FT_vha 3. Susijusios įvesties / išvesties struktūros 7 lentelėje yra šios: FT_u 4. Susijusios įvesties / išvesties struktūros 7 lentelėje yra šios: FT_h, FT_fh, FT_fvh, FT_vh, FT_ha, FT_vha 5. Susijusios įvesties / išvesties struktūros 7 lentelėje yra šios: FT_vh, FT_vha, FT_fvh

52/219

DS13875 5 red

STM32MP133C/F

Kontaktų išdėstymas, kontaktų aprašymas ir alternatyvios funkcijos

PIN numeris

7 lentelė. STM32MP133C/F rutulių apibrėžimai

Kamuolių funkcijos

Smeigtuko pavadinimas (funkcija po
iš naujo)

Pakaitinės funkcijos

Papildomos funkcijos

LFBGA289 TFBGA289 TFBGA320
PIN tipo įvesties/išvesties struktūra
Pastabos

K10 F6 U14 A2 D2 A2 A1 A1 T5 M6 F3 U7
D4 E4 B2
B2 D1 B3 B1 G6 C2
C3 E2 C3 F6 D4 E7 E4 E1 B1
C2 G7 D3
C1 G3 C1

VDDCORE S

–

PA9

Įvesties/išvesties FT_h

VSS VDD

S

–

S

–

PE11

Įvesties/išvesties FT_vh

5 PF

Įvesties/išvesties FT_h

PD3

Įvesties/išvesties FT_f

PE14

Įvesties/išvesties FT_h

VDDCPU

S

–

PD0

Įvesties/išvesties FT

PH12

Įvesties/išvesties FT_fh

PB6

Įvesties/išvesties FT_h

–

–

TIM1_CH2, I2C3_SMBA,

–

DFSDM1_DATIN0, USART1_TX, UART4_TX,

FMC_NWAIT(įkrova)

–

–

–

–

TIM1_CH2,

USART2_CTS/USART2_NSS,

SAI1_D2,

–

SPI4_MOSI/I2S4_SDO, SAI1_FS_A, USART6_CK,

ETH2_MII_TX_ER,

ETH1_MII_TX_ER,

FMC_D8 (bagažinė) / FMC_AD8

–

TRACED12, DFSDM1_CKIN0, I2C1_SMBA, FMC_A5

TIM2_CH1,

–

USART2_CTS/USART2_NSS, DFSDM1_CKOUT, I2C1_SDA,

SAI1_D3, FMC_CLK

TIM1_BKIN, SAI1_D4,

UART8_RTS/UART8_DE,

–

QUADSPI_BK1_NCS,

QUADSPI_BK2_IO2,

FMC_D11 (bagažinė) / FMC_AD11

–

–

SAI1_MCLK_A, SAI1_CK1,

–

FDCAN1_RX,

FMC_D2 (bagažinė) / FMC_AD2

USART2_TX, TIM5_CH3,

DFSDM1_CKIN1, I2C3_SCL,

–

SPI5_MOSI, SAI1_SCK_A, QUADSPI_BK2_IO2,

SAI1_CK2, ETH1_MII_CRS,

FMC_A6

TRACED6, TIM16_CH1N,

TIM4_CH1, TIM8_CH1,

–

USART1_TX, SAI1_CK2, QUADSPI_BK1_NCS,

ETH2_MDIO, FMC_NE3,

HDP6

–
–
–
TAMP_IN6 –
–
–

DS13875 5 red

53/219
97

Kontaktų išdėstymas, kontaktų aprašymas ir alternatyvios funkcijos

STM32MP133C/F

PIN numeris

7 lentelė. STM32MP133C/F rutulio apibrėžimai (tęsinys)

Kamuolių funkcijos

Smeigtuko pavadinimas (funkcija po
iš naujo)

Pakaitinės funkcijos

Papildomos funkcijos

LFBGA289 TFBGA289 TFBGA320
PIN tipo įvesties/išvesties struktūra
Pastabos

A17 A17 T17 M7 – J13 D2 G9 D2 F5 F1 E3 D1 G4 D1
E3 F2 F4 F8 D6 E10 F4 G2 E2 C8 B8 T21 E2 G1 F3
E1 G5 F2 G5 H3 F1 M8–M5

VSS VDD PD6 PH8 PB8
PA12 VDDCPU
PH2 VSS PD11
PG9 PF8 VDD

S

–

S

–

Įvesties/išvesties FT

Įvesties/išvesties FT_fh

Įvesties/išvesties FT_f

Įvesties/išvesties FT_h

S

–

Įvesties/išvesties FT_h

S

–

Įvesties/išvesties FT_h

Įvesties/išvesties FT_f

Įvesties/išvesties FT_h

S

–

–

–

–

–

–

TIM16_CH1N, SAI1_D1, SAI1_SD_A, UART4_TX (įkrovimas)

TRACED9, TIM5_ETR,

–

USART2_RX, I2C3_SDA,

FMC_A8, HDP2

TIM16_CH1, TIM4_CH3,

I2C1_SCL, I2C3_SCL,

–

DFSDM1_DATIN1,

UART4_RX, SAI1_D1,

FMC_D13 (bagažinė) / FMC_AD13

TIM1_ETR, SAI2_MCLK_A,

USART1_RTS/USART1_DE,

–

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV, FMC_A7

–

–

LPTIM1_IN2, UART7_TX,

QUADSPI_BK2_IO0(įkrova),

–

ETH2_MII_CRS,

ETH1_MII_CRS, FMC_NE4,

ETH2_RGMII_CLK125

–

–

LPTIM2_IN2, I2C4_SMBA,

USART3_CTS/USART3_NSS,

SPDIFRX_IN0,

–

QUADSPI_BK1_IO2,

ETH2_RGMII_CLK125,

FMC_CLE(įkrova)/FMC_A16,

UART7_RX

DBTRGO, I2C2_SDA,

–

USART6_RX, SPDIFRX_IN3, FDCAN1_RX, FMC_NE2,

FMC_NCE(įkrova)

TIM16_CH1N, TIM4_CH3,

–

TIM8_CH3, SAI1_SCK_B, USART6_TX, TIM13_CH1,

QUADSPI_BK1_IO0(įkrova)

–

–

–
–
WKUP1
–

54/219

DS13875 5 red

STM32MP133C/F

Kontaktų išdėstymas, kontaktų aprašymas ir alternatyvios funkcijos

PIN numeris

7 lentelė. STM32MP133C/F rutulio apibrėžimai (tęsinys)

Kamuolių funkcijos

Smeigtuko pavadinimas (funkcija po
iš naujo)

Pakaitinės funkcijos

Papildomos funkcijos

LFBGA289 TFBGA289 TFBGA320
PIN tipo įvesties/išvesties struktūra
Pastabos

F3 J3 H5
F9 D8 G5 F2 H1 G3 G4 G8 H4
F1 H2 G2 D3 B14 U5 G3 K2 H3 H8 F10 G2 L1 G1 D12 C5 U6 M9 K4 N7 G1 H9 J5

PG8

Įvesties/išvesties FT_h

VDDCPU PG5

S

–

Įvesties/išvesties FT_h

PG15

Įvesties/išvesties FT_h

PG10

Įvesties/išvesties FT_h

VSS

S

–

10 PF

Įvesties/išvesties FT_h

VDDCORE S

–

6 PF

Įvesties/išvesties FT_vh

VSS VDD

S

–

S

–

9 PF

Įvesties/išvesties FT_h

TIM2_CH1, TIM8_ETR,

SPI5_MISO, SAI1_MCLK_B,

USART3_RTS/USART3_DE,

–

SPDIFRX_IN2,

QUADSPI_BK2_IO2,

QUADSPI_BK1_IO3,

FMC_NE2, ETH2_CLK

–

–

–

TIM17_CH1, ETH2_MDC, FMC_A15

USART6_CTS/USART6_NSS,

–

UART7_CTS, QUADSPI_BK1_IO1,

ETH2_PHY_INTN

SPI5_SCK, SAI1_SD_B,

–

UART8_CTS, FDCAN1_TX, QUADSPI_BK2_IO1 (įkrovimas),

FMC_NE3

–

–

TIM16_BKIN, SAI1_D3, TIM8_BKIN, SPI5_NSS, – USART6_RTS/USART6_DE, UART7_RTS/UART7_DE,
QUADSPI_CLK(įkrova)

–

–

TIM16_CH1, SPI5_NSS,

UART7_RX(įkrovimas),

–

QUADSPI_BK1_IO2, ETH2_MII_TX_EN/ETH2_

RGMII_TX_CTL/ETH2_RMII_

TX_EN

–

–

–

–

TIM17_CH1N, TIM1_CH1,

DFSDM1_CKIN3, SAI1_D4,

–

UART7_CTS, UART8_RX, TIM14_CH1,

QUADSPI_BK1_IO1(įkrova),

QUADSPI_BK2_IO3, FMC_A9

TAMP_IN4
–
TAMP_IN1 –

DS13875 5 red

55/219
97

Kontaktų išdėstymas, kontaktų aprašymas ir alternatyvios funkcijos

STM32MP133C/F

PIN numeris

7 lentelė. STM32MP133C/F rutulio apibrėžimai (tęsinys)

Kamuolių funkcijos

Smeigtuko pavadinimas (funkcija po
iš naujo)

Pakaitinės funkcijos

Papildomos funkcijos

LFBGA289 TFBGA289 TFBGA320
PIN tipo įvesties/išvesties struktūra
Pastabos

H5 K1 H2 H6 E5 G7 H4 K3 J3 E5 D13 U11 H3 L3 J1
H1 H7 K3
J1 N1 J2 J5 J1 K2 J4 J2 K1 H2 H8 L4 K4 M3 M3

PE4 VDDCPU
PB2 VSS PH7
PH11
PD13 VDD_PLL VSS_PLL
PI3 PC13

Įvesties/išvesties FT_h

S

–

Įvesties/išvesties FT_h

S

–

Įvesties/išvesties FT_fh

Įvesties/išvesties FT_fh

Įvesties/išvesties FT_h

S

–

S

–

Įvesties/išvesties FT

Įvesties/išvesties FT

SPI5_MISO, SAI1_D2,

DFSDM1_DATIN3,

TIM15_CH1N, I2S_CKIN,

–

SAI1_FS_A, UART7_RTS / UART7_DE,

–

UART8_TX,

QUADSPI_BK2_NCS,

FMC_NCE2, FMC_A25

–

–

–

RTC_OUT2, SAI1_D1,

I2S_CKIN, SAI1_SD_A,

–

UART4_RX,

QUADSPI_BK1_NCS(įkrova),

ETH2_MDIO, FMC_A6

TAMP_IN7

–

–

–

SAI2_FS_B, I2C3_SDA,

SPI5_SCK,

–

QUADSPI_BK2_IO3, ETH2_MII_TX_CLK,

–

ETH1_MII_TX_CLK,

QUADSPI_BK1_IO3

SPI5_NSS, TIM5_CH2,

SAI2_SD_A,

SPI2_NSS/I2S2_WS,

–

I2C4_SCL, USART6_RX, QUADSPI_BK2_IO0,

–

ETH2_MII_RX_CLK/ETH2_

RGMII_RX_CLK/ETH2_RMII_

REF_CLK, FMC_A12

LPTIM2_ETR, TIM4_CH2,

TIM8_CH2, SAI1_CK1,

–

SAI1_MCLK_A, USART1_RX, QUADSPI_BK1_IO3,

–

QUADSPI_BK2_IO2,

FMC_A18

–

–

–

–

–

–

(1)

SPDIFRX_IN3,

TAMP_IN4/TAMP_

ETH1_MII_RX_ER

OUT5, WKUP2

RTC_OUT1/RTC_TS/

(1)

–

RTC_LSCO, TAMP_IN1/TAMP_

OUT2, WKUP3

56/219

DS13875 5 red

STM32MP133C/F

Kontaktų išdėstymas, kontaktų aprašymas ir alternatyvios funkcijos

PIN numeris

7 lentelė. STM32MP133C/F rutulio apibrėžimai (tęsinys)

Kamuolių funkcijos

Smeigtuko pavadinimas (funkcija po
iš naujo)

Pakaitinės funkcijos

Papildomos funkcijos

LFBGA289 TFBGA289 TFBGA320
PIN tipo įvesties/išvesties struktūra
Pastabos

J3 J4 N5

PI2

Įvesties/išvesties FT

(1)

SPDIFRX_IN2

TAMP_IN3/TAMP_ OUT4, WKUP5

K5 N4 P4

PI1

Įvesties/išvesties FT

(1)

SPDIFRX_IN1

RTC_OUT2/RTC_LSCO,
TAMP_IN2/TAMP_ OUT3, WKUP4

F13 L2 U13

VSS

S

–

–

–

–

J2 J5 L2

VBAT

S

–

–

–

–

L4 N3 P5

PI0

Įvesties/išvesties FT

(1)

SPDIFRX_IN0

TAMP_IN8/TAMP_ OUT1

K2 M2

L3

PC15OSC32_OUT

I/O

FT

(1)

–

OSC32_OUT

F15 N2 U16

VSS

S

–

–

–

–

K1 M1 M2

PC14OSC32_IN

I/O

FT

(1)

–

OSC32_IN

G7 E3 V16

VSS

S

–

–

–

–

H9 K6 N15 VDDCORE S

–

–

–

–

M10 M4 N9

VDD

S

–

–

–

–

G8 E6 W16

VSS

S

–

–

–

–

USART2_RX,

L2 P3 N2

4 PF

Įvesties/išvesties FT_h

–

ETH2_MII_RXD0/ETH2_ RGMII_RXD0/ETH2_RMII_

–

RXD0, FMC_A4

MCO1, SAI2_MCLK_A,

TIM8_BKIN2, I2C4_SDA,

SPI5_MISO, SAI2_CK1,

M2 J8 P2

PA8

Įvesties/išvesties FT_fh –

USART1_CK, SPI2_MOSI/I2S2_SDO,

–

OTG_HS_SOF,

ETH2_MII_RXD3/ETH2_

RGMII_RXD3, FMC_A21

TRACELC, TIM2_ETR,

I2C4_SCL, SPI5_MOSI,

SAI1_FS_B,

L1 T1 N1

PE2

Įvesties/išvesties FT_fh

–

USART6_RTS / USART6_DE, SPDIFRX_IN1,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, FMC_A23

DS13875 5 red

57/219
97

Kontaktų išdėstymas, kontaktų aprašymas ir alternatyvios funkcijos

STM32MP133C/F

PIN numeris

7 lentelė. STM32MP133C/F rutulio apibrėžimai (tęsinys)

Kamuolių funkcijos

Smeigtuko pavadinimas (funkcija po
iš naujo)

Pakaitinės funkcijos

Papildomos funkcijos

LFBGA289 TFBGA289 TFBGA320
PIN tipo įvesties/išvesties struktūra
Pastabos

M1 J7 P3

7 PF

Įvesties/išvesties FT_vh –

M3 R1 R2

PG11

Įvesties/išvesties FT_vh –

L3 J6 N3

PH6

Įvesties/išvesties FT_fh –

N2 P4 R1

PG1

Įvesties/išvesties FT_vh –

M11–N12

VDD

S

–

–

N1 R2 T2

PE6

Įvesties/išvesties FT_vh –

P1 P1 T3 PH0-OSC_IN įvesties/išvesties FT

–

G9 U1 N11

VSS

S

–

–

P2 P2 U2 PH1-OSC_OUT įvesties/išvesties FT

–

R2 T2 R3

PH3

Įvesties/išvesties FT_fh –

M5 L5 U3 VSS_ANA S

–

–

TIM17_CH1, UART7_TX (įkrovimas),
UART4_CTS, ETH1_RGMII_CLK125, ETH2_MII_TXD0/ETH2_ RGMII_TXD0/ETH2_RMII_
TXD0, FMC_A18
SAI2_D3, I2S2_MCK, USART3_TX, UART4_TX, ETH2_MII_TXD1/ETH2_ RGMII_TXD1/ETH2_RMII_
TXD1, FMC_A24
TIM12_CH1, USART2_CK, I2C5_SDA,
SPI2_SCK/I2S2_CK, QUADSPI_BK1_IO2,
ETH1_PHY_INTN, ETH1_MII_RX_ER, ETH2_MII_RXD2/ETH2_
RGMII_RXD2, QUADSPI_BK1_NCS
LPTIM1_ETR, TIM4_ETR, SAI2_FS_A, I2C2_SMBA,
SPI2_MISO/I2S2_SDI, SAI2_D2, FDCAN2_TX, ETH2_MII_TXD2/ETH2_ RGMII_TXD2, FMC_NBL0
–
MCO2, TIM1_BKIN2, SAI2_SCK_B, TIM15_CH2, I2C3_SMBA, SAI1_SCK_B, UART4_RTS / UART4_DE,
ETH2_MII_TXD3/ETH2_ RGMII_TXD3, FMC_A22
–
–
–
I2C3_SCL, SPI5_MOSI, QUADSPI_BK2_IO1, ETH1_MII_COL, ETH2_MII_COL, QUADSPI_BK1_IO0
–

–
–
–
OSC_IN OSC_OUT –

58/219

DS13875 5 red

STM32MP133C/F

Kontaktų išdėstymas, kontaktų aprašymas ir alternatyvios funkcijos

PIN numeris

7 lentelė. STM32MP133C/F rutulio apibrėžimai (tęsinys)

Kamuolių funkcijos

Smeigtuko pavadinimas (funkcija po
iš naujo)

Pakaitinės funkcijos

Papildomos funkcijos

LFBGA289 TFBGA289 TFBGA320
PIN tipo įvesties/išvesties struktūra
Pastabos

L5 U2 W1

PG3

Įvesties/išvesties FT_fvh –

TIM8_BKIN2, I2C2_SDA, SAI2_SD_B, FDCAN2_RX, ETH2_RGMII_GTX_CLK,
ETH1_MDIO, FMC_A13

M4 L4 V2 VDD_ANA S

–

–

–

R1 U3 V3

PG2

Įvesties/išvesties FT

–

MCO2, TIM8_BKIN, SAI2_MCLK_B, ETH1_MDC

T1 L6 W2

PG12

Įvesties/išvesties FT

LPTIM1_IN1, SAI2_SCK_A,

SAI2_CK2,

USART6_RTS/USART6_DE,

USART3_CTS,

–

ETH2_PHY_INTN,

ETH1_PHY_INTN,

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV

F7 P6 R5

VDD

S

–

–

–

G10 E8 T1

VSS

S

–

–

–

N3 R3 V1

MCO1, USART2_CK,

I2C2_SCL, I2C3_SDA,

SPDIFRX_IN0,

PD7

Įvesties/išvesties FT_fh

–

ETH1_MII_RX_CLK/ETH1_RGMII_RX_CLK/ETH1_RMII_

REF_CLK,

QUADSPI_BK1_IO2,

FMC_NE1

P3 K7 T4

PA13

Įvesties/išvesties FT

–

DBTRGO, DBTRGI, MCO1, UART4_TX

R3 R4 W3 PWR_CPU_ON O FT

–

–

T2 N5 Y1

PA11

Įvesties/išvesties FT_f

TIM1_CH4, I2C5_SCL,

SPI2_NSS/I2S2_WS,

USART1_CTS/USART1_NSS,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, ETH1_CLK,

ETH2_CLK

N5 M6 AA2

PB11

TIM2_CH4, LPTIM1_OUT,

I2C5_SMBA, USART3_RX,

Įvesties/išvesties FT_vh –

ETH1_MII_TX_EN/ETH1_

RGMII_TX_CTL/ETH1_RMII_

TX_EN

–
–
–
BAUTFAILNAS –
–

DS13875 5 red

59/219
97

Kontaktų išdėstymas, kontaktų aprašymas ir alternatyvios funkcijos

STM32MP133C/F

PIN numeris

7 lentelė. STM32MP133C/F rutulio apibrėžimai (tęsinys)

Kamuolių funkcijos

Smeigtuko pavadinimas (funkcija po
iš naujo)

Pakaitinės funkcijos

Papildomos funkcijos

LFBGA289 TFBGA289 TFBGA320
PIN tipo įvesties/išvesties struktūra
Pastabos

P4 U4

Y2

PF14 (JTCK/SW CLK)

I/O

FT

(2)

U3 L7 Y3

PA0

Įvesties/išvesties FT_a –

JTCK/SWCLK
TIM2_CH1, TIM5_CH1, TIM8_ETR, TIM15_BKIN, SAI1_SD_B, UART5_TX,
ETH1_MII_CRS, ETH2_MII_CRS

N6 T3 W4

13 PF

TIM2_ETR, SAI1_MCLK_B,

Įvesties/išvesties FT_a –

DFSDM1_DATIN3,

USART2_TX, UART5_RX

G11 E10 P7

F10 –

–

R4 K8 AA3

P5 R5 Y4 U4 M7 Y5

VSS VDD PA1
PA2
PA5

S

–

S

–

Įvesties/išvesties FT_a

Įvesties/išvesties FT_a Įvesties/išvesties FT_a

–

–

–

–

TIM2_CH2, TIM5_CH2, LPTIM3_OUT, TIM15_CH1N,
DFSDM1_CKIN0, – USART2_RTS/USART2_DE,
ETH1_MII_RX_CLK/ETH1_RGMII_RX_CLK/ETH1_RMII_
REF_CLK

TIM2_CH3, TIM5_CH3, – LPTIM4_OUT, TIM15_CH1,
USART2_TX, ETH1_MDIO

TIM2_CH1/TIM2_ETR,

USART2_CK, TIM8_CH1N,

–

SAI1_D1, SPI1_NSS/I2S1_WS,

SAI1_SD_A, ETH1_PPS_OUT,

ETH2_PPS_OUT

T3 T4 W5

SAI1_SCK_A, SAI1_CK2,

PC0

Įvesties/išvesties FT_ha –

I2S1_MCK, SPI1_MOSI/I2S1_SDO,

USART1_TX

T4 J9 AA4
R6 U6 W7 P7 U5 ​​U8 P6 T6 V8

12 PF

Įvesties/išvesties FT_vha –

VREF+

S

–

–

VDDA

S

–

–

VREF-

S

–

–

SPI1_NSS/I2S1_WS, SAI1_SD_A, UART4_TX,
ETH1_MII_TX_ER, ETH1_RGMII_CLK125
–
–
–

–
ADC1_INP7, ADC1_INN3, ADC2_INP7, ADC2_INN3 ADC1_INP11, ADC1_INN10, ADC2_INP11, ADC2_INN10
–
ADC1_INP3, ADC2_INP3
ADC1_INP1, ADC2_INP1
ADC1_INP2
ADC1_INP0, ADC1_INN1, ADC2_INP0, ADC2_INN1, TAMP_IN3
ADC1_INP6, ADC1_INN2
–

60/219

DS13875 5 red

STM3

Dokumentai / Ištekliai

STMicroelectronics STM32MP133C F 32 bitų „Arm Cortex-A7“ 1 GHz MPU [pdfVartotojo vadovas STM32MP133C F 32 bitų „Arm Cortex-A7“ 1 GHz MPU, STM32MP133C, F 32 bitų „Arm Cortex-A7“ 1 GHz MPU, „Arm Cortex-A7“ 1 GHz MPU, 1 GHz, MPU

Nuorodos

• Vartotojo vadovas