STMicroelectronics STM32MP133C F 32비트 Arm Cortex-A7 1GHz MPU 사용자 가이드

내용물 숨다

1 STMicroelectronics STM32MP133C F 32비트 Arm Cortex-A7 1GHz MPU

2 명세서

3 Arm Cortex-A7 서브시스템

STMicroelectronics STM32MP133C F 32비트 Arm Cortex-A7 1GHz MPU

명세서

코어: Arm Cortex-A7
메모리: 외부 SDRAM, 내장 SRAM

데이터 버스: 16비트 병렬 인터페이스
보안/안전: 재설정 및 전원 관리, LPLV-Stop2, 대기 모드

패키지: 최소 피치 0.5mm의 LFBGA, TFBGA
시계 관리

일반 용도 입력/출력
상호 연결 매트릭스

4개의 DMA 컨트롤러
통신 주변 장치: 최대 29개

아날로그 주변 장치: 6개
타이머: 최대 24개, 워치독: 2개

하드웨어 가속
디버그 모드

퓨즈: AES 3072 키에 대한 고유 ID 및 HUK를 포함한 256비트
ECOPACK2 호환

Arm Cortex-A7 서브시스템

STM7MP32C/F의 Arm Cortex-A133 서브시스템은 다음을 제공합니다.

기억들

이 장치에는 데이터 저장을 위한 외부 SDRAM과 내장 SRAM이 포함되어 있습니다.

DDR 컨트롤러

DDR3/DDR3L/LPDDR2/LPDDR3 컨트롤러는 메모리 액세스를 관리합니다…

전원 공급 관리
전력 공급 계획 및 감독자는 안정적인 전력 공급을 보장합니다…

시계 관리
RCC는 클록 분배와 구성을 처리합니다.

범용 입출력(GPIO)
GPIO는 외부 장치에 대한 인터페이스 기능을 제공합니다.

TrustZone 보호 컨트롤러
ETZPC는 접근 권한을 관리하여 시스템 보안을 강화합니다.

버스-인터커넥트 매트릭스
매트릭스는 서로 다른 모듈 간의 데이터 전송을 용이하게 합니다.

자주 묻는 질문

질문: 지원되는 통신 주변장치의 최대 수는 얼마입니까?
A: STM32MP133C/F는 최대 29개의 통신 주변장치를 지원합니다.

질문: 사용 가능한 아날로그 주변기기는 몇 개나 있나요?
A: 이 장치는 다양한 아날로그 기능을 위한 6개의 아날로그 주변 장치를 제공합니다.

“`

View Fullscreen

STM32MP133C STM32MP133F

Arm® Cortex®-A7 최대 1GHz, 2×ETH, 2×CAN FD, 2×ADC, 24개 타이머, 오디오, 암호화 및 고급 보안
데이터시트 – 생산 데이터

특징
ST 최첨단 특허 기술 포함
핵심
· 32비트 Arm® Cortex®-A7 L1 32KB I / 32KB D 128KB 통합 레벨 2 캐시 Arm® NEONTM 및 Arm® TrustZone®

기억들
· 최대 1GB의 외부 DDR 메모리(LPDDR2/LPDDR3-1066 16비트, DDR3/DDR3L-1066 16비트)
· 168KB 내부 SRAM: 128KB AXI SYSRAM + 32KB AHB SRAM 및 백업 도메인의 8KB SRAM
· 듀얼 쿼드-SPI 메모리 인터페이스 · 최대 1000개까지의 유연한 외부 메모리 컨트롤러
16비트 데이터 버스: 최대 8비트 ECC로 외부 IC 및 SLC NAND 메모리를 연결하는 병렬 인터페이스
보안/안전
· 보안 부팅, TrustZone® 주변 장치, 12 xtamp5개의 활성 t를 포함한 er 핀ampers
· 온도, 부피tage, 주파수 및 32kHz 모니터링
재설정 및 전원 관리
· 1.71V ~ 3.6VI/O 공급(5V 허용 I/O) · POR, PDR, PVD 및 BOR · 온칩 LDO(USB 1.8V, 1.1V) · 백업 레귤레이터(~0.9V) · 내부 온도 센서 · 저전력 모드: 절전, 정지, LPLV-정지,
LPLV-Stop2 및 대기

LFBGA

TFBGA

LFBGA289(14 × 14mm) 피치 0.8mm

TFBGA289(9×9mm) TFBGA320(11×11mm)
최소 피치 0.5mm

· 대기 모드에서 DDR 보존 · PMIC 동반 칩 제어

시계 관리
· 내부 발진기: 64MHz HSI 발진기, 4MHz CSI 발진기, 32kHz LSI 발진기
· 외부 발진기: 8-48MHz HSE 발진기, 32.768kHz LSE 발진기
· 분수 모드를 갖춘 4 × PLL

범용 입력/출력
· 인터럽트 기능이 있는 최대 135개의 보안 I/O 포트
· 최대 6회 웨이크업

상호 연결 매트릭스
· 2개의 버스 매트릭스 64비트 Arm® AMBA® AXI 상호 연결, 최대 266MHz 32비트 Arm® AMBA® AHB 상호 연결, 최대 209MHz

CPU를 언로드하기 위한 4개의 DMA 컨트롤러
· 총 56개의 물리적 채널
· 1 x 고속 범용 마스터 직접 메모리 액세스 컨트롤러(MDMA)
· 최적의 주변 장치 관리를 위한 FIFO 및 요청 라우터 기능을 갖춘 3개의 듀얼 포트 DMA

2024년 XNUMX월
양산중인 제품 정보입니다.

DS13875 개정판 5

1/219
www.st.com

STM32MP133C/F

최대 29개의 통신 주변기기
· 5 × I2C FM+ (1Mbit/s, SMBus/PMBusTM) · 4 x UART + 4 x USART (12.5Mbit/s,
ISO7816 인터페이스, LIN, IrDA, SPI) · 5 × SPI(50Mbit/s, 풀 듀플렉스 포함 4개 포함)
내부 오디오 PLL 또는 외부 클럭을 통한 I2S 오디오 클래스 정확도)(+2 QUADSPI + 4 with USART) · 2 × SAI(스테레오 오디오: I2S, PDM, SPDIF Tx) · 4개 입력을 갖춘 SPDIF Rx · 2 × SDMMC 최대 8비트(SD/e·MMCTM/SDIO) · 2 × CAN FD 프로토콜을 지원하는 CAN 컨트롤러 · 2 × USB 2.0 고속 호스트 또는 1 × USB 2.0 고속 호스트

+ 1 × USB 2.0 고속 OTG 동시 · 2 x 이더넷 MAC/GMAC IEEE 1588v2 하드웨어, MII/RMII/RGMII
6개의 아날로그 주변 장치
· 최대 2비트 해상도를 제공하는 12개의 ADC(최대 5Msps)
· 온도 센서 1개 · 시그마-델타 변조기용 디지털 필터 1개
(DFSDM) 4개 채널 및 2개 필터 · 내부 또는 외부 ADC 참조 VREF+
최대 24개의 타이머 및 2개의 워치독
· 최대 2개의 IC/OC/PWM 또는 펄스 카운터와 정방형(증분형) 인코더 입력을 갖춘 32 × 4비트 타이머
· 2 × 16비트 고급 타이머 · 10 × 16비트 범용 타이머(포함)
PWM이 없는 2개의 기본 타이머 · 5개의 16비트 저전력 타이머 · XNUMX초 미만의 정확도를 갖춘 보안 RTC
하드웨어 캘린더 · 4개의 Cortex®-A7 시스템 타이머(보안,
비보안, 가상, 하이퍼바이저) · 2 × 독립 감시자
하드웨어 가속
· AES 128, 192, 256 DES/TDES

2(독립적, 독립 보안) 5(2개 보안 가능) 4 5(3개 보안 가능)
4 + 4(보안 가능한 USART 2개 포함), 일부는 부팅 소스가 될 수 있음
2개(최대 4개 오디오 채널), I2S 마스터/슬레이브, PCM 입력, SPDIF-TX 2개 포트
BCD가 포함된 내장형 HSPHY BCD가 포함된 내장형 HS PHY(보안 가능), 부팅 소스가 될 수 있음
호스트와 OTG 2 입력 간에 공유되는 4 × HS

2(1 × TTCAN), 클록 교정, 10KB 공유 버퍼 2(8+8비트)(보안 가능), e·MMC 또는 SD가 부팅 소스가 될 수 있음 SD 카드 인터페이스를 위한 2개의 선택적 독립 전원 공급 장치
1(듀얼 쿼드)(보안 가능), 부팅 소스가 될 수 있음

–
–
신병
–
신병
부츠 부츠
(1)

병렬 주소/데이터 8/16비트 FMC 병렬 AD-mux 8/16비트
NAND 8/16비트 10/100M/기가비트 이더넷 DMA 암호화
해시 트루 난수 생성기 퓨즈(일회성 프로그래밍 가능)

4 × CS, 최대 4 × 64MB
예, 2× CS, SLC, BCH4/8은 PTP 및 EEE(보안 가능)를 사용하여 2 x(MII, RMI, RGMII) 부팅 소스가 될 수 있습니다.
3개 인스턴스(1개는 보안), 33채널 MDMA PKA(DPA 보호 포함), DES, TDES, AES(DPA 보호 포함)
(모두 보안 가능) SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3, HMAC
(보안 가능) True-RNG (보안 가능) 3072 유효 비트 (보안, 사용자가 사용할 수 있는 비트는 1280개)

–
부츠 –
–

16/219

DS13875 개정판 5

STM32MP133C/F

설명

표 1. STM32MP133C/F 기능 및 주변 장치 수(계속)

STM32MP133CAE STM32MP133FAE STM32MP133CAG STM32MP133FAG STM32MP133CAF STM32MP133FAF 기타

특징

LFBGA289

TFBGA289

TFBGA320

인터럽트가 있는 GPIO(총 개수)

135(2)

보안 가능한 GPIO 웨이크업 핀

모두
6

Tamper 핀(활성 t)amp어)

12 (5)

DFSDM 최대 12비트 동기화 ADC

4개의 필터가 있는 2개의 입력 채널

–

2(3) (각 5비트에서 최대 12Msps) (보안 가능)

ADC1: 19x 내부 포함 1개 채널, 18개 채널 사용 가능

총 12비트 ADC 채널(4)

8x 차동을 포함한 사용자

–

ADC2: 18x 내부 포함 6개 채널, 12개 채널 사용 가능

6x 차동을 포함한 사용자

내부 ADC VREF VREF+ 입력 핀

1.65V, 1.8V, 2.048V, 2.5V 또는 VREF+ 입력 –
예

1. QUADSPI는 전용 GPIO에서 부팅하거나 일부 FMC Nand8 부팅 GPIO(PD4, PD1, PD5, PE9, PD11, PD15(표 7: STM32MP133C/F 볼 정의 참조))를 사용하여 부팅할 수 있습니다.
2. 이 총 GPIO 수에는 XNUMX개의 J가 포함됩니다.TAG GPIO와 사용이 제한된 3개의 BOOT GPIO(경계 스캔이나 부팅 중 외부 장치 연결과 충돌할 수 있음).
3. 두 ADC를 모두 사용하는 경우, 커널 클록은 두 ADC에서 동일해야 하며, 내장된 ADC 프리스케일러는 사용할 수 없습니다.
4. 또한 내부 채널도 있습니다. – ADC1 내부 채널: VREFINT – ADC2 내부 채널: 온도, 내부 볼륨tag참조, VDDCORE, VDDCPU, VDDQ_DDR, VBAT / 4.

DS13875 개정판 5

17/219
48

설명 18/219

STM32MP133C/F

그림 1. STM32MP133C/F 블록 다이어그램

IC 공급

@VDDA

HSI

AXIM: Arm 64비트 AXI 상호 연결(266MHz) T

@VDDCPU

지아이씨(GIC)

Cortex-A7 CPU 650/1000MHz + MMU + FPU + NEONT

32만 XNUMX천 달러

CNT(타이머) T

전자상거래

2561K2B8LK2B$L+2$SCU T
비동기

128 비트

과학 수사대

한국어:

디버그 타임스amp

발전기 TSGEN

튐
(JTAG/SWD)

시스템램 128KB

롬 128KB

2 x ETH MAC
10/100/1000(GMII 없음)

선입선출(FIFO)

티티

BKPSRAM 8KB

무작위

해시시

16b 물리

DDRCTRL 58
LPDDR2/3, DDR3/3L

비동기

크립

사에스

DDRMCE T TZC T

DDRPHYC
T

DLY

8b QUADSPI(듀얼) T

16b

FMC

한국어:

디엘리비에스디1

(SDMMC1 DLY 제어)

디엘리비에스디2

(SDMMC2 DLY 제어)

딜리비큐스

(QUADSPI DLY 제어)

선입선출 선입선출

DLY DLY

14 8b SDMMC1 T 14 8b SDMMC2 T

물리

USBH

(2xHS 호스트)

플루스비에스

선입선출(FIFO)

PKA

선입선출(FIFO)

T MDMA 32채널

액시엠씨 티티

17 16b 추적 포트

ETZPC

IWDG1

@VBAT

비섹

OTP 퓨즈

@VDDA

RTC / AWU

TAMP / 백업 규정 T

@VBAT

LSE(32kHz XTAL)

시스템 타이밍 STGENC

세대

STGENR

USBPHYC
(USB 2 x PHY 제어)
IWDG2

@VBAT

@VDDA

VREFBUF

16b LPTIM2

16b LPTIM3

16b LPTIM4

16b LPTIM5

부트 핀

SYSCFG

HDP

10 16b TIM1/PWM 10 16b TIM8/PWM

SAI1

SAI2

4ch DFSDM

버퍼 10KB CCU

FDCAN1

FDCAN2

선입선출 선입선출
APB2(100MHz)

8KB FIFO
APB5(100MHz)

APB3(100MHz)

APB4

비동기 AHB2APB

SRAM1 16KB T SRAM2 8KB T SRAM3 8KB T

AHB2APB

DMA1
8개의 스트림
DMAMUX1
DMA2
8개의 스트림

DMAMUX2

DMA3
8개의 스트림

PMB(프로세스 모니터)
DTS(디지털 온도 센서)

권tag전자 레귤레이터

@VDDA

공급 감독

선입선출(FIFO)

2×2 매트릭스
AHB2APB

64비트 AXI

64비트 AXI 마스터

32비트 AHB 32비트 AHB 마스터

32비트 APB

T TrustZone 보안 보호

AHB2APB

APB2(100MHz)

APB1(100MHz)
FIFO FIFO FIFO FIFO FIFO

MLAHB: Arm 32비트 다중 AHB 버스 매트릭스(209MHz)
APB6
FIFO FIFO FIFO FIFO

@VBAT
T
선입선출(FIFO)

HSE(XTAL)

PLL1/2/3/4

RCC

T 파워

엑스티

16내선

176

USBO

(OTG HS)

물리

12b ADC1

12b ADC2

GPIOA

16b

GPIOB

16b

GPIOC

16b

지피오드

16b

지피오이

16b

GPIOF

16b

GPIOG 16b 16

지피오

16b

GPIOI

16b

AHB2APB

USART1

스마트카드 IrDA

USART2

스마트카드 IrDA

SPI4/I2S4

스 픽스 눔

I2C3/SMBUS

I2C4/SMBUS

I2C5/SMBUS

필터 필터 필터

티엠12

16b

티엠13

16b

티엠14

16b

티엠15

16b

티엠16

16b

티엠17

16b

TIM2 TIM3 TIM4

32b

16b

TIM5 TIM6 TIM7

32b

16b

LPTIM1 16b

USART3

스마트카드 IrDA

UART4

UART5

UART7

UART8

필터 필터

I2C1/SMBUS

I2C2/SMBUS

SPI2/I2S2

SPI3/I2S3

USART6

스마트카드 IrDA

SPI1/I2S1

선입선출 선입선출

MSv67509V2

DS13875 개정판 5

STM32MP133C/F

기능 이상view

3.1
3.1.1
3.1.2

Arm Cortex-A7 서브시스템
특징
· ARMv7-A 아키텍처 · 32KB L1 명령어 캐시 · 32KB L1 데이터 캐시 · 128KB L2 캐시 · Arm + Thumb®-2 명령어 세트 · Arm TrustZone 보안 기술 · Arm NEON 고급 SIMD · DSP 및 SIMD 확장 · VFPv4 부동 소수점 · 하드웨어 가상화 지원 · 임베디드 추적 모듈(ETM) · 160개의 공유 주변 장치 인터럽트가 있는 통합 일반 인터럽트 컨트롤러(GIC) · 통합 일반 타이머(CNT)
위에view
Cortex-A7 프로세서는 고사양 웨어러블 기기, 저전력 임베디드 및 소비자용 애플리케이션에서 풍부한 성능을 제공하도록 설계된 매우 에너지 효율적인 애플리케이션 프로세서입니다. Cortex-A20보다 최대 5% 향상된 단일 스레드 성능을 제공하며, Cortex-A9와 유사한 성능을 제공합니다.
Cortex-A7은 하드웨어 가상화 지원, NEON, 15비트 AMBA 17 AXI 버스 인터페이스를 포함하여 고성능 Cortex-A128 및 CortexA4 프로세서의 모든 기능을 통합합니다.
Cortex-A7 프로세서는 에너지 효율적인 8-s를 기반으로 구축됩니다.tagCortex-A5 프로세서의 파이프라인을 활용합니다. 또한 저전력으로 설계된 통합 L2 캐시를 통해 트랜잭션 지연 시간이 단축되고 캐시 유지 관리를 위한 OS 지원이 향상되었습니다. 또한, 64비트 로드스토어 경로, 128비트 AMBA 4 AXI 버스, 그리고 TLB 크기 증가(Cortex-A256 및 Cortex-A128의 9개 엔트리에서 5개 엔트리로 증가)를 통해 분기 예측 및 메모리 시스템 성능이 향상되어 다음과 같은 대규모 워크로드의 성능이 향상되었습니다. web 브라우징.
Thumb-2 기술
기존 Arm 코드의 최고 성능을 제공하는 동시에 명령어 저장에 필요한 메모리 요구 사항을 최대 30%까지 줄여줍니다.
TrustZone 기술
디지털 권한 관리(DRM)부터 전자 결제까지 다양한 보안 애플리케이션의 안정적인 구현을 보장합니다. 기술 및 업계 파트너의 폭넓은 지원을 제공합니다.

DS13875 개정판 5

19/219
48

기능 이상view

STM32MP133C/F

네온
NEON 기술은 비디오 인코딩/디코딩, 2D/3D 그래픽, 게임, 오디오 및 음성 처리, 이미지 처리, 전화 통신, 사운드 합성과 같은 멀티미디어 및 신호 처리 알고리즘을 가속화할 수 있습니다. Cortex-A7은 Cortex-A7 부동 소수점 유닛(FPU)의 성능과 기능을 모두 제공하는 엔진과 미디어 및 신호 처리 기능의 추가적인 가속화를 위한 NEON 고급 SIMD 명령어 세트를 구현합니다. NEON은 Cortex-A7 프로세서 FPU를 확장하여 쿼드 MAC과 추가 64비트 및 128비트 레지스터 세트를 제공하여 8비트, 16비트, 32비트 정수 및 32비트 부동 소수점 데이터 양에 대한 풍부한 SIMD 연산을 지원합니다.
하드웨어 가상화
데이터 관리 및 중재를 위한 고효율 하드웨어 지원을 통해 여러 소프트웨어 환경과 해당 애플리케이션이 시스템 기능에 동시에 액세스할 수 있습니다. 이를 통해 서로 완벽하게 분리된 가상 환경을 갖춘 견고한 장치를 구현할 수 있습니다.
최적화된 L1 캐시
성능과 전력에 최적화된 L1 캐시는 최소 액세스 지연 기술을 결합하여 성능을 극대화하고 전력 소비를 최소화합니다.
통합 L2 캐시 컨트롤러
캐시된 메모리에 대한 높은 주파수의 저지연성과 높은 대역폭 액세스를 제공하거나, 칩 외부 메모리 액세스와 관련된 전력 소비를 줄입니다.
Cortex-A7 부동 소수점 장치(FPU)
FPU는 이전 세대의 Arm 부동 소수점 보조 프로세서와 소프트웨어적으로 호환되는 Arm VFPv4 아키텍처와 호환되는 고성능 단정밀도 및 배정밀도 부동 소수점 명령어를 제공합니다.
스눕 제어 장치(SCU)
SCU는 프로세서의 상호 연결, 중재, 통신, 캐시 간 및 시스템 메모리 전송, 캐시 일관성 및 기타 기능을 관리하는 역할을 합니다.
이러한 시스템 일관성은 각 OS 드라이버 내에서 소프트웨어 일관성을 유지하는 데 관련된 소프트웨어 복잡성도 줄여줍니다.
일반 인터럽트 컨트롤러(GIC)
표준화되고 구조화된 인터럽트 컨트롤러를 구현함으로써 GIC는 프로세서 간 통신과 시스템 인터럽트의 라우팅 및 우선순위 지정에 대한 풍부하고 유연한 접근 방식을 제공합니다.
최대 192개의 독립적인 인터럽트를 지원하고, 소프트웨어 제어를 통해 하드웨어 우선순위를 정하고, 운영 체제와 TrustZone 소프트웨어 관리 계층 간에 라우팅합니다.
이러한 라우팅 유연성과 운영 체제에 대한 인터럽트 가상화 지원은 하이퍼바이저를 활용하는 솔루션의 성능을 향상시키는 데 필요한 주요 기능 중 하나를 제공합니다.

20/219

DS13875 개정판 5

STM32MP133C/F

기능 이상view

3.2
3.2.1
3.2.2

기억들
외부 SDRAM
STM32MP133C/F 장치에는 다음을 지원하는 외부 SDRAM용 컨트롤러가 내장되어 있습니다. · LPDDR2 또는 LPDDR3, 16비트 데이터, 최대 1GB, 최대 533MHz 클록 · DDR3 또는 DDR3L, 16비트 데이터, 최대 1GB, 최대 533MHz 클록
임베디드 SRAM
모든 장치의 특징: · SYSRAM: 128KB(프로그래밍 가능한 크기 보안 영역 포함) · AHB SRAM: 32KB(보안 가능) · BKPSRAM(백업 SRAM): 8KB
이 영역의 내용은 원치 않는 쓰기 접근으로부터 보호되며, 대기 모드 또는 VBAT 모드에서도 유지될 수 있습니다. BKPSRAM은 (ETZPC에서) 보안 소프트웨어로만 접근 가능하도록 정의될 수 있습니다.

3.3

DDR3/DDR3L/LPDDR2/LPDDR3 컨트롤러(DDRCTRL)

DDRCTRL과 DDRPHYC를 결합하면 DDR 메모리 서브시스템을 위한 완벽한 메모리 인터페이스 솔루션을 제공합니다. · 64비트 AMBA 4 AXI 포트 인터페이스(XPI) 128개 · 컨트롤러와 비동기식 AXI 클럭 · AES-XNUMX DDR 온더플라이 쓰기 기능을 갖춘 DDR 메모리 암호화 엔진(DDRMCE)
암호화/읽기/복호화. · 지원 표준:
JEDEC DDR3 SDRAM 사양, 79비트 인터페이스를 갖춘 DDR3/3L용 JESD3-16E
JEDEC LPDDR2 SDRAM 사양, 209비트 인터페이스를 갖춘 LPDDR2용 JESD2-16E
JEDEC LPDDR3 SDRAM 사양, 209비트 인터페이스를 갖춘 LPDDR3용 JESD3-16B
· 고급 스케줄러 및 SDRAM 명령 생성기 · 프로그래밍 가능한 전체 데이터 폭(16비트) 또는 절반 데이터 폭(8비트) · 읽기 시 XNUMX개 트래픽 클래스 및 쓰기 시 XNUMX개 트래픽 클래스를 사용하는 고급 QoS 지원 · 낮은 우선 순위 트래픽의 기아를 방지하기 위한 옵션 · 쓰기 후 읽기(WAR) 및 읽기 후 쓰기(RAW)에 대한 보장된 일관성
AXI 포트 · 버스트 길이 옵션(4, 8, 16)에 대한 프로그래밍 가능 지원 · 동일한 주소에 대한 여러 쓰기를 하나로 결합할 수 있도록 쓰기 결합
단일 쓰기 · 단일 랭크 구성

DS13875 개정판 5

21/219
48

기능 이상view

STM32MP133C/F

· 프로그래밍 가능한 시간 동안 트랜잭션 도착 부족으로 인한 자동 SDRAM 전원 차단 진입 및 종료 지원
· 거래 도착 부족으로 인한 자동 클록 정지(LPDDR2/3) 진입 및 종료 지원
· 프로그래밍 가능한 시간 동안 거래 도착이 없을 경우 발생하는 자동 저전력 모드 동작 지원(하드웨어 저전력 인터페이스)
· 프로그래밍 가능한 페이징 정책 · 자동 또는 소프트웨어 제어 하에 자체 새로 고침 진입 및 종료 지원 · 소프트웨어 제어 하에 딥 파워 다운 진입 및 종료 지원(LPDDR2 및
LPDDR3) · 소프트웨어 제어 하에 명시적 SDRAM 모드 레지스터 업데이트 지원 · 행, 열의 애플리케이션별 매핑을 허용하는 유연한 주소 매퍼 로직
뱅크 비트 · 사용자가 선택할 수 있는 새로 고침 제어 옵션 · 성능 모니터링 및 튜닝을 위한 DDRPERFM 관련 블록
DDRCTRL과 DDRPHYC는 (ETZPC에서) 보안 소프트웨어에서만 접근 가능하도록 정의될 수 있습니다.
DDRMCE(DDR 메모리 암호화 엔진)의 주요 기능은 다음과 같습니다. · AXI 시스템 버스 마스터/슬레이브 인터페이스(64비트) · 내장 방화벽을 기반으로 한 인라인 암호화(쓰기용) 및 복호화(읽기용)
프로그래밍 · 지역당 2개의 암호화 모드(최대 1개 지역): 암호화 없음(우회 모드),
블록 암호 모드 · 64KB 세분성으로 정의된 영역의 시작 및 끝 · 기본 필터링(영역 0): 모든 액세스 허용 · 영역 액세스 필터링: 없음
지원되는 블록 암호: AES 지원되는 체이닝 모드 · AES 암호를 사용하는 블록 모드는 https://keccak.team에 게시된 Keccak-197 알고리즘을 기반으로 하는 연관 키 파생 함수와 함께 NIST FIPS 출판물 400 고급 암호화 표준(AES)에 명시된 ECB 모드와 호환됩니다. web사이트. · 쓰기 전용 및 잠금 가능한 마스터 키 레지스터 세트 · AHB 구성 포트, 권한 인식

22/219

DS13875 개정판 5

STM32MP133C/F

기능 이상view

3.4

DDR(TZC)용 TrustZone 주소 공간 컨트롤러

TZC는 TrustZone 권한 및 최대 9개의 프로그래밍 가능 영역에 대한 비보안 마스터(NSAID)에 따라 DDR 컨트롤러에 대한 읽기/쓰기 액세스를 필터링하는 데 사용됩니다. · 신뢰할 수 있는 소프트웨어에서만 지원하는 구성 · 하나의 필터 장치 · 9개 영역:
지역 0은 항상 활성화되어 있으며 전체 주소 범위를 포함합니다. 지역 1부터 8까지는 프로그래밍 가능한 기준/종료 주소를 가지며 다음에 할당될 수 있습니다.
· 하나 또는 두 필터. · 지역별로 프로그래밍된 보안 및 비보안 액세스 권한 · NSAID에 따라 필터링된 비보안 액세스 · 동일한 필터로 제어되는 지역은 겹치지 않아야 함 · 오류 및/또는 인터럽트가 있는 실패 모드 · 수용 가능 용량 = 256 · 각 필터를 활성화 및 비활성화하기 위한 게이트 키퍼 논리 · 추측 액세스

DS13875 개정판 5

23/219
48

기능 이상view

STM32MP133C/F

3.5

부팅 모드

시작 시, 내부 부팅 ROM에서 사용하는 부팅 소스는 BOOT 핀과 OTP 바이트에 의해 선택됩니다.

표 2. 부팅 모드

BOOT2 BOOT1 BOOT0 초기 부팅 모드

다음에서 수신 연결을 기다립니다.

UART와 USB(1)

기본 핀의 USART3/6 및 UART4/5/7/8

OTG_HS_DP/DM 핀의 USB 고속 장치(2)

1 직렬 NOR 플래시(3) QUADSPI의 직렬 NOR 플래시(5)

이·MMC(3)

SDMMC2의 e·MMC(기본값)(5)(6)

낸드 플래시(3)

FMC의 SLC NAND 플래시

개발 부팅(플래시 메모리 부팅 없음)

플래시 메모리에서 부팅하지 않고 디버그 액세스를 얻는 데 사용됨(4)

SD 카드(3)

SDMMC1의 SD 카드(기본값)(5)(6)

다음에서 수신 연결을 기다립니다.

0 UART 및 USB(1)(3) 기본 핀의 USART3/6 및 UART4/5/7/8

OTG_HS_DP/DM 핀의 USB 고속 장치(2)

1 직렬 NAND 플래시(3) QUADSPI의 직렬 NAND 플래시(5)

1. OTP 설정으로 비활성화할 수 있습니다. 2. USB에는 HSE 클록/크리스털이 필요합니다(OTP 설정이 있는 경우와 없는 경우 지원되는 주파수는 AN5474 참조). 3. 부팅 소스는 OTP 설정으로 변경할 수 있습니다(예:ampSD 카드에서 초기 부팅 후 OTP 설정이 적용된 e·MMC). 4. 무한 루프 토글링 PA7의 Cortex®-A13 코어. 5. 기본 핀은 OTP로 변경할 수 있습니다. 6. 또는 OTP로 이 기본 핀이 아닌 다른 SDMMC 인터페이스를 선택할 수 있습니다.

저수준 부팅은 내부 클록을 사용하여 이루어지지만 ST에서 제공하는 소프트웨어 패키지와 DDR, USB(이에 국한되지 않음)와 같은 주요 외부 인터페이스는 HSE 핀에 연결하기 위해 수정 또는 외부 발진기가 필요합니다.
HSE 핀 연결 및 지원 주파수에 대한 제약 조건과 권장 사항은 RM0475 "STM32MP13xx 고급 Arm® 기반 32비트 MPU" 또는 AN5474 "STM32MP13xx 라인 하드웨어 개발 시작하기"를 참조하세요.

24/219

DS13875 개정판 5

STM32MP133C/F

기능 이상view

3.6

전원 관리

3.6.1
주의:

전원 공급 방식
· VDD는 대기 모드 동안 I/O 및 내부 부품에 전원을 공급하는 주 전원입니다. 유용한 볼륨tag범위는 1.71V ~ 3.6V(일반적으로 1.8V, 2.5V, 3.0V 또는 3.3V)입니다.
VDD_PLL과 VDD_ANA는 VDD에 스타 연결되어야 합니다. · VDDCPU는 Cortex-A7 CPU 전용 볼륨입니다.tag공급은 다음에 따라 가치가 결정됩니다.
원하는 CPU 주파수. 실행 모드에서 1.22V ~ 1.38V. VDD는 VDDCPU 앞에 있어야 합니다. · VDDCORE는 주요 디지털 볼륨입니다.tage는 일반적으로 대기 모드에서 종료됩니다. Voltag실행 모드에서 전압 범위는 1.21V ~ 1.29V입니다. VDD는 VDDCORE보다 먼저 입력되어야 합니다. · VBAT 핀은 외부 배터리에 연결할 수 있습니다(1.6V < VBAT < 3.6V). 외부 배터리를 사용하지 않는 경우, 이 핀을 VDD에 연결해야 합니다. · VDDA는 아날로그(ADC/VREF), 공급 전압입니다.tage (1.62V ~ 3.6V). 내부 VREF+를 사용하려면 VREF+ + 0.3V 이상의 VDDA가 필요합니다. · VDDA1V8_REG 핀은 내부 레귤레이터의 출력으로, USB PHY 및 USB PLL에 내부적으로 연결됩니다. 내부 VDDA1V8_REG 레귤레이터는 기본적으로 활성화되어 있으며 소프트웨어로 제어할 수 있습니다. 대기 모드에서는 항상 꺼집니다.
특정 BYPASS_REG1V8 핀은 절대로 플로팅 상태로 두어서는 안 됩니다. 볼륨을 활성화하거나 비활성화하려면 VSS 또는 VDD에 연결해야 합니다.tage 레귤레이터. VDD = 1.8V일 때 BYPASS_REG1V8을 설정해야 합니다. · VDDA1V1_REG 핀은 내부 레귤레이터의 출력으로, USB PHY에 내부적으로 연결됩니다. 내부 VDDA1V1_REG 레귤레이터는 기본적으로 활성화되어 있으며 소프트웨어로 제어할 수 있습니다. 대기 모드에서는 항상 꺼집니다.
· VDD3V3_USBHS는 USB 고속 전원 공급 장치입니다.tage 범위는 3.07V ~ 3.6V입니다.
VDDA3V3_REG가 없으면 VDD1V8_USBHS가 없어야 합니다. 그렇지 않으면 STM32MP133C/F에 영구적인 손상이 발생할 수 있습니다. 이는 PMIC 순위를 통해 보장되어야 하며, 개별 부품으로 전원 공급 장치를 구현하는 경우 외부 부품을 사용해야 합니다.
· VDDSD1과 VDDSD2는 각각 초고속 모드를 지원하는 SDMMC1과 SDMMC2 SD 카드 전원 공급 장치입니다.
· VDDQ_DDR은 DDR IO 공급원입니다. DDR1.425 메모리 인터페이싱을 위한 1.575V ~ 3V(일반적으로 1.5V)입니다.
DDR1.283L 메모리 인터페이싱을 위한 1.45V ~ 3V(일반적으로 1.35V)
LPDDR1.14 또는 LPDDR1.3 메모리 인터페이싱을 위한 2V ~ 3V(일반적으로 1.2V)
전원 켜기 및 전원 끄기 단계에서 다음 전원 시퀀스 요구 사항을 준수해야 합니다.
· VDD가 1V 미만일 경우 다른 전원 공급 장치(VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR)는 VDD + 300mV 미만을 유지해야 합니다.
· VDD가 1V 이상일 때 모든 전원 공급 장치는 독립적입니다.
전원 차단 단계에서 VDD는 STM32MP133C/F에 공급되는 에너지가 1mJ 미만으로 유지되는 경우에만 다른 전원보다 일시적으로 낮아질 수 있습니다. 이를 통해 전원 차단 과도 단계에서 외부 디커플링 커패시터가 서로 다른 시간 상수로 방전될 수 있습니다.

DS13875 개정판 5

25/219
48

기능 이상view
버전 3.6
VBOR0 1

그림 2. 전원 켜기/끄기 순서

STM32MP133C/F

VDDX(1) VDD

3.6.2
참고: 26/219

0.3

전원 켜짐

작동 모드

전력 다운

시간

잘못된 공급 지역

VDDX < VDD + 300mV

VDD와 독립적인 VDDX

MSv47490V1

1. VDDX는 VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR 중 하나의 전원 공급 장치를 말합니다.

전원 공급 장치 감독자

이 장치에는 전원 켜기 리셋(POR)/전원 끄기 리셋(PDR) 회로와 Brownout 리셋(BOR) 회로가 통합되어 있습니다.
· 전원 켜짐 리셋(POR)
POR 감시 장치는 VDD 전원 공급을 모니터링하고 이를 고정 임계값과 비교합니다. VDD가 이 임계값보다 낮으면 장치는 리셋 모드를 유지합니다. · 파워다운 리셋(PDR)
PDR 감시기는 VDD 전원 공급을 모니터링합니다. VDD가 고정 임계값 아래로 떨어지면 리셋이 생성됩니다.
· 브라운아웃 리셋(BOR)
BOR 감시기는 VDD 전원 공급을 모니터링합니다. 옵션 바이트를 통해 세 가지 BOR 임계값(2.1V~2.7V)을 설정할 수 있습니다. VDD가 이 임계값 아래로 떨어지면 리셋이 생성됩니다.
· 전원 켜짐 리셋 VDDCORE(POR_VDDCORE) POR_VDDCORE 슈퍼바이저는 VDDCORE 전원 공급을 모니터링하고 이를 고정 임계값과 비교합니다. VDDCORE가 이 임계값보다 낮으면 VDDCORE 도메인은 리셋 모드를 유지합니다.
· 전원 차단 리셋 VDDCORE(PDR_VDDCORE) PDR_VDDCORE 슈퍼바이저는 VDDCORE 전원 공급을 모니터링합니다. VDDCORE가 고정 임계값 아래로 떨어지면 VDDCORE 도메인 리셋이 생성됩니다.
· 전원 켜짐 리셋 VDDCPU(POR_VDDCPU) POR_VDDCPU 슈퍼바이저는 VDDCPU 전원 공급을 모니터링하고 이를 고정 임계값과 비교합니다. VDDCORE가 이 임계값보다 낮으면 VDDCPU 도메인은 리셋 모드를 유지합니다.
PDR_ON 핀은 STMicroelectronics 생산 테스트용으로 예약되어 있으며 애플리케이션에서는 항상 VDD에 연결되어야 합니다.

DS13875 개정판 5

STM32MP133C/F

기능 이상view

3.7

저전력 전략

STM32MP133C/F에서 전력 소모를 줄이는 방법은 여러 가지가 있습니다. · CPU 클록 및/또는 속도를 늦춰 동적 전력 소모를 줄입니다.
버스 매트릭스 클럭 및/또는 개별 주변 장치 클럭 제어. · CPU가 유휴 상태일 때 사용 가능한 저전력 클럭 중에서 선택하여 전력 소비를 절약합니다.
사용자 애플리케이션 요구에 따라 전력 모드를 조정할 수 있습니다. 이를 통해 짧은 시작 시간, 낮은 전력 소비, 그리고 사용 가능한 웨이크업 소스 간의 최적의 절충안을 얻을 수 있습니다. · DVFS(동적 볼륨)를 사용합니다.tagCPU 클럭 주파수와 VDDCPU 출력 공급을 직접 제어하는 e 및 주파수 스케일링) 작동 지점입니다.
작동 모드를 통해 다양한 시스템 구성 요소에 대한 클록 분배와 시스템 전력을 제어할 수 있습니다. 시스템 작동 모드는 MPU 하위 시스템에 의해 구동됩니다.
MPU 하위 시스템 저전력 모드는 다음과 같습니다. · CSleep: CPU 클록이 중지되고 주변 장치 클록이 다음과 같이 작동합니다.
이전에 RCC(리셋 및 클록 컨트롤러)에 설정됨. · CStop: CPU 주변 장치 클록이 중지됩니다. · CStandby: VDDCPU OFF
CSleep 및 CStop 저전력 모드는 CPU가 WFI(인터럽트 대기) 또는 WFE(이벤트 대기) 명령어를 실행할 때 입력됩니다.
사용 가능한 시스템 작동 모드는 다음과 같습니다. · 실행(시스템이 최대 성능에 도달, VDDCORE, VDDCPU 및 클럭 켜짐) · 정지(클럭 꺼짐) · LP-정지(클럭 꺼짐) · LPLV-정지(클럭 꺼짐, VDDCORE 및 VDDCPU 공급 수준이 낮아질 수 있음) · LPLV-정지2(VDDCPU 꺼짐, VDDCORE 낮아짐, 클럭 꺼짐) · 대기(VDDCPU, VDDCORE 및 클럭 꺼짐)

표 3. 시스템 대 CPU 전원 모드

시스템 전원 모드

CPU

실행 모드

CRun 또는 CSleep

정지 모드 LP-정지 모드 LPLV-정지 모드 LPLV-정지2 모드
대기 모드

CStop 또는 CStandby CStandby

3.8

리셋 및 클록 컨트롤러(RCC)

클록 및 리셋 컨트롤러는 모든 클록 생성, 클록 게이팅, 시스템 및 주변 장치 리셋 제어를 관리합니다. RCC는 클록 소스 선택에 있어 높은 유연성을 제공하며, 클록 비율을 적용하여 전력 소비를 개선할 수 있도록 합니다. 또한, RCC와 함께 작동할 수 있는 일부 통신 주변 장치에서는

DS13875 개정판 5

27/219
48

기능 이상view

STM32MP133C/F

3.8.1 3.8.2

두 개의 서로 다른 클럭 도메인(버스 인터페이스 클럭이나 커널 주변 장치 클럭)을 사용하면, 통신 속도를 수정하지 않고도 시스템 주파수를 변경할 수 있습니다.
시계 관리
이 장치에는 4개의 내부 발진기, 외부 수정 또는 공진기를 갖춘 2개의 발진기, 빠른 시작 시간을 갖춘 3개의 내부 발진기 및 4개의 PLL이 내장되어 있습니다.
RCC는 다음과 같은 클록 소스 입력을 수신합니다. · 내부 발진기:
64MHz HSI 클록(정확도 1%) 4MHz CSI 클록 32kHz LSI 클록 · 외부 발진기: 8~48MHz HSE 클록 32.768kHz LSE 클록
RCC는 1개의 PLL을 제공합니다. · CPU 클로킹에 전용된 PLL2 · 다음을 제공하는 PLLXNUMX:
AXI-SS(APB4, APB5, AHB5 및 AHB6 브리지 포함)용 클록 DDR 인터페이스용 클록 · PLL3 제공: 다중 레이어 AHB 및 주변 장치 버스 매트릭스(APB1 포함)용 클록
APB2, APB3, APB6, AHB1, AHB2 및 AHB4) 주변 장치용 커널 클록 · 다양한 주변 장치용 커널 클록 생성에 전용된 PLL4
시스템은 HSI 클럭으로 시작됩니다. 사용자 애플리케이션은 클럭 구성을 선택할 수 있습니다.
시스템 재설정 소스
전원 켜기 재설정은 디버그, RCC의 일부, RTC의 일부 및 전원 컨트롤러 상태 레지스터와 백업 전원 도메인을 제외한 모든 레지스터를 초기화합니다.
애플리케이션 재설정은 다음 소스 중 하나에서 생성됩니다. · NRST 패드의 재설정 · POR 및 PDR 신호의 재설정(일반적으로 전원 켜기 재설정이라고 함) · BOR의 재설정(일반적으로 브라운아웃이라고 함) · 독립 감시자 1의 재설정 · 독립 감시자 2의 재설정 · Cortex-A7(CPU)의 소프트웨어 시스템 재설정 · 클록 보안 시스템 기능이 활성화될 때 HSE의 오류
시스템 재설정은 다음 소스 중 하나에서 생성됩니다. · 애플리케이션 재설정 · POR_VDDCORE 신호 재설정 · 대기 모드에서 실행 모드로의 종료

28/219

DS13875 개정판 5

STM32MP133C/F

기능 이상view

MPU 프로세서 재설정은 다음 소스 중 하나에서 생성됩니다. · 시스템 재설정 · MPU가 CStandby를 종료할 때마다 · Cortex-A7(CPU)에서 소프트웨어 MPU 재설정

3.9

범용 입출력(GPIO)

각 GPIO 핀은 소프트웨어를 통해 출력(푸시-풀 또는 오픈 드레인, 풀업 또는 풀다운 유무), 입력(풀업 또는 풀다운 유무), 또는 주변 장치 대체 기능으로 설정할 수 있습니다. 대부분의 GPIO 핀은 디지털 또는 아날로그 대체 기능과 공유됩니다. 모든 GPIO는 고전류를 처리할 수 있으며, 내부 노이즈, 전력 소비 및 전자파 방출을 효과적으로 관리하기 위한 속도 선택 기능을 갖추고 있습니다.
재설정 후 모든 GPIO는 전력 소비를 줄이기 위해 아날로그 모드로 전환됩니다.
I/O 레지스터에 잘못된 쓰기가 발생하는 것을 방지하기 위해 특정 순서에 따라 필요한 경우 I/O 구성을 잠글 수 있습니다.
모든 GPIO 핀은 개별적으로 보안으로 설정할 수 있습니다. 즉, 보안으로 정의된 이러한 GPIO 및 관련 주변 장치에 대한 소프트웨어 액세스는 CPU에서 실행되는 보안 소프트웨어로 제한됩니다.

3.10
메모:

TrustZone 보호 컨트롤러(ETZPC)
ETZPC는 프로그래밍 가능한 보안 속성(보안 가능 리소스)을 사용하여 버스 마스터 및 슬레이브의 TrustZone 보안을 구성하는 데 사용됩니다. 예를 들어 다음과 같습니다. · 온칩 SYSRAM 보안 영역 크기를 프로그래밍할 수 있습니다. · AHB 및 APB 주변 장치를 보안 또는 비보안으로 설정할 수 있습니다. · AHB SRAM을 보안 또는 비보안으로 설정할 수 있습니다.
기본적으로 SYSRAM, AHB SRAM 및 보안 가능한 주변 장치는 보안 액세스로만 설정되어 있으므로 DMA1/DMA2와 같은 비보안 마스터에서는 액세스할 수 없습니다.

DS13875 개정판 5

29/219
48

기능 이상view

STM32MP133C/F

3.11

버스 상호 연결 매트릭스
이 장치는 AXI 버스 매트릭스, 하나의 주 AHB 버스 매트릭스 및 버스 마스터를 버스 슬레이브와 상호 연결할 수 있는 버스 브리지를 갖추고 있습니다(아래 그림 참조, 점은 활성화된 마스터/슬레이브 연결을 나타냄).
그림 3. STM32MP133C/F 버스 매트릭스

엠디에이

SDMMC2

SDMMC1

MLAHB 상호 연결 USBH에서 DBG

CPU

ETH1 ETH2

128비트

액심

엠1 엠2

M11

S1 S2 S3 S4 S5 S6 S7 S8 S9

기본 슬레이브 AXIMC

NIC-400 AXI 64비트 266MHz – 10개 마스터/10개 슬레이브

AXIM 상호 연결 DMA1 DMA2 USBO DMA3

엠1 엠2

엠3 엠4

엠6 엠7

S4 S5 인터커넥트 AHB 32비트 209MHz – 8개 마스터/6개 슬레이브

DDRCTRL 533MHz AHB 브리지에서 AHB6으로 MLAHB 상호 연결 FMC/NAND QUADSPI SYSRAM 128KB ROM 128KB AHB 브리지에서 AHB5로 APB 브리지에서 APB5로 APB 브리지에서 DBG APB로
AXI 64 동기 마스터 포트 AXI 64 동기 슬레이브 포트 AXI 64 비동기 마스터 포트 AXI 64 비동기 슬레이브 포트 AHB 32 동기 마스터 포트 AHB 32 동기 슬레이브 포트 AHB 32 비동기 마스터 포트 AHB 32 비동기 슬레이브 포트
AHB2 SRAM1 SRAM2 SRAM3에 대한 브리지 AXIM 상호 연결 AHB4에 대한 브리지
MSv67511V2

MLAHB

30/219

DS13875 개정판 5

STM32MP133C/F

기능 이상view

3.12

DMA 컨트롤러
이 장치는 CPU 활동을 언로드하기 위해 다음과 같은 DMA 모듈을 갖추고 있습니다. · 마스터 직접 메모리 액세스(MDMA)
MDMA는 CPU 동작 없이 모든 유형의 메모리 전송(주변 장치-메모리, 메모리-메모리, 메모리-주변 장치)을 담당하는 고속 DMA 컨트롤러입니다. 마스터 AXI 인터페이스를 갖추고 있습니다. MDMA는 다른 DMA 컨트롤러와 연동하여 표준 DMA 기능을 확장하거나 주변 장치 DMA 요청을 직접 관리할 수 있습니다. 32개의 각 채널은 블록 전송, 반복 블록 전송, 연결 리스트 전송을 수행할 수 있습니다. MDMA는 보안 메모리에 대한 보안 전송을 수행하도록 설정할 수 있습니다. · 1개의 DMA 컨트롤러(비보안 DMA2, DMA3, 보안 DMA16) 각 컨트롤러에는 듀얼 포트 AHB가 있어 총 XNUMX개의 비보안 DMA 채널과 XNUMX개의 보안 DMA 채널을 통해 FIFO 기반 블록 전송을 수행합니다.
두 개의 DMAMUX 장치는 DMA 주변 장치 요청을 높은 유연성으로 다중화하고 세 개의 DMA 컨트롤러로 라우팅하여 동시에 실행되는 DMA 요청 수를 극대화하고 주변 장치 출력 트리거 또는 DMA 이벤트에서 DMA 요청을 생성합니다.
DMAMUX1은 비보안 주변장치의 DMA 요청을 DMA1 및 DMA2 채널에 매핑합니다. DMAMUX2는 보안 주변장치의 DMA 요청을 DMA3 채널에 매핑합니다.

3.13

확장 인터럽트 및 이벤트 컨트롤러(EXTI)
확장 인터럽트 및 이벤트 컨트롤러(EXTI)는 구성 가능한 직접 이벤트 입력을 통해 CPU 및 시스템 웨이크업을 관리합니다. EXTI는 전원 제어부에 웨이크업 요청을 제공하고, GIC에 인터럽트 요청을 생성하며, CPU 이벤트 입력부에 이벤트를 전달합니다.
EXTI 웨이크업 요청을 통해 시스템을 정지 모드에서 깨우고 CPU를 CStop 및 CStandby 모드에서 깨울 수 있습니다.
인터럽트 요청 및 이벤트 요청 생성은 실행 모드에서도 사용할 수 있습니다.
EXTI에는 EXTI IOport 선택도 포함되어 있습니다.
각 인터럽트나 이벤트를 보안으로 설정하여 보안 소프트웨어에만 액세스하도록 제한할 수 있습니다.

3.14

순환 중복 검사 계산 단위(CRC)
CRC(순환 중복 검사) 계산 장치는 프로그래밍 가능한 다항식을 사용하여 CRC 코드를 얻는 데 사용됩니다.
CRC 기반 기술은 여러 응용 분야 중에서도 데이터 전송 또는 저장 무결성을 검증하는 데 사용됩니다. EN/IEC 60335-1 표준의 범위 내에서 이 기술은 플래시 메모리 무결성을 검증하는 방법을 제공합니다. CRC 계산 장치는 런타임 중에 소프트웨어의 서명을 계산하여 링크 타임에 생성되어 지정된 메모리 위치에 저장된 참조 서명과 비교하는 데 도움을 줍니다.

DS13875 개정판 5

31/219
48

기능 이상view

STM32MP133C/F

3.15

유연한 메모리 컨트롤러(FMC)
FMC 컨트롤러의 주요 기능은 다음과 같습니다. · 다음을 포함한 정적 메모리 매핑 장치와의 인터페이스:
NOR 플래시 메모리 정적 또는 의사 정적 랜덤 액세스 메모리(SRAM, PSRAM) 4비트/8비트 BCH 하드웨어 ECC를 갖춘 NAND 플래시 메모리 · 8비트 데이터 버스 폭 · 각 메모리 뱅크에 대한 독립적인 칩 선택 제어 · 각 메모리 뱅크에 대한 독립적인 구성 · FIFO 쓰기
FMC 구성 레지스터를 보안할 수 있습니다.

3.16

듀얼 쿼드-SPI 메모리 인터페이스(QUADSPI)
QUADSPI는 단일, 이중 또는 쿼드 SPI 플래시 메모리를 대상으로 하는 특수 통신 인터페이스입니다. 다음 세 가지 모드 중 하나로 작동할 수 있습니다. · 간접 모드: 모든 연산이 QUADSPI 레지스터를 사용하여 수행됩니다. · 상태 폴링 모드: 외부 플래시 메모리 상태 레지스터를 주기적으로 읽고
플래그 설정 시 인터럽트가 발생할 수 있습니다. · 메모리 매핑 모드: 외부 플래시 메모리가 주소 공간에 매핑됩니다.
시스템에서는 이를 내부 메모리로 인식합니다.
듀얼 플래시 모드를 사용하면 처리량과 용량을 두 배로 늘릴 수 있습니다. 듀얼 플래시 모드에서는 두 개의 Quad-SPI 플래시 메모리에 동시에 액세스할 수 있습니다.
QUADSPI는 지연 블록(DLYBQS)과 결합되어 100MHz 이상의 외부 데이터 주파수를 지원할 수 있습니다.
QUADSPI 구성 레지스터와 지연 블록은 안전할 수 있습니다.

3.17

아날로그-디지털 변환기(ADC1, ADC2)
이 장치에는 두 개의 아날로그-디지털 변환기가 내장되어 있으며, 각 변환기의 분해능은 12, 10, 8 또는 6비트로 설정 가능합니다. 각 ADC는 최대 18개의 외부 채널을 공유하며, 싱글샷 또는 스캔 모드로 변환을 수행합니다. 스캔 모드에서는 선택된 아날로그 입력 그룹에 대해 자동 변환이 수행됩니다.
두 ADC 모두 보안 가능한 버스 인터페이스를 갖추고 있습니다.
각 ADC는 DMA 컨트롤러의 지원을 받을 수 있으므로 소프트웨어 작업 없이 ADC로 변환된 값을 대상 위치로 자동으로 전송할 수 있습니다.
또한 아날로그 워치독 기능을 통해 변환된 볼륨을 정확하게 모니터링할 수 있습니다.tag선택한 채널 중 하나, 일부 또는 전체. 볼륨이 변환되면 인터럽트가 생성됩니다.tage는 프로그래밍된 임계값을 벗어났습니다.
A/D 변환과 타이머를 동기화하기 위해 ADC는 TIM1, TIM2, TIM3, TIM4, TIM6, TIM8, TIM15, LPTIM1, LPTIM2 및 LPTIM3 타이머 중 하나로 트리거될 수 있습니다.

32/219

DS13875 개정판 5

STM32MP133C/F

기능 이상view

3.18

온도 센서
이 장치에는 볼륨을 생성하는 온도 센서가 내장되어 있습니다.tag온도에 따라 선형적으로 변하는 e (VTS). 이 온도 센서는 ADC2_INP12에 내부적으로 연결되어 있으며, 40°C에서 +125°C까지의 주변 온도를 ±2%의 정밀도로 측정할 수 있습니다.
온도 센서는 선형성이 우수하지만, 온도 측정의 전반적인 정확도를 높이려면 교정이 필요합니다. 온도 센서 오프셋은 공정 변화에 따라 칩마다 다르므로, 교정되지 않은 내부 온도 센서는 온도 변화만 감지하는 애플리케이션에 적합합니다. 온도 센서 측정 정확도를 높이기 위해 각 장치는 ST에서 개별적으로 공장 교정을 실시합니다. 온도 센서 공장 교정 데이터는 ST에서 읽기 전용 모드로 접근 가능한 OTP 영역에 저장됩니다.

3.19

디지털 온도 센서(DTS)
이 장치에는 주파수 출력 온도 센서가 내장되어 있습니다. DTS는 LSE 또는 PCLK를 기반으로 주파수를 계산하여 온도 정보를 제공합니다.
다음 기능이 지원됩니다. · 온도 임계값에 따른 인터럽트 생성 · 온도 임계값에 따른 웨이크업 신호 생성

3.20
메모:

VBAT 작업
VBAT 전원 도메인에는 RTC, 백업 레지스터 및 백업 SRAM이 포함되어 있습니다.
배터리 지속 시간을 최적화하기 위해 이 전원 도메인은 사용 가능한 경우 VDD에 의해 공급되거나 볼륨에 의해 공급됩니다.tagVBAT 핀에 적용됩니다(VDD 전원이 없을 때). PDR이 VDD가 PDR 레벨 아래로 떨어졌음을 감지하면 VBAT 전원이 전환됩니다.
권tagVBAT 핀의 e는 외부 배터리, 슈퍼커패시터 또는 VDD를 통해 직접 공급될 수 있습니다. 후자의 경우 VBAT 모드는 작동하지 않습니다.
VDD가 없을 때 VBAT 동작이 활성화됩니다.
이러한 이벤트 중 어느 것도 없습니다(외부 인터럽트, TAMP 이벤트 또는 RTC 알람/이벤트)는 VDD 전원을 직접 복구하고 장치를 VBAT 작동에서 강제로 종료할 수 있습니다. 그럼에도 불구하고 TAMP 이벤트와 RTC 알람/이벤트는 외부 회로(일반적으로 PMIC)에 신호를 생성하는 데 사용할 수 있으며, 이를 통해 VDD 공급을 복구할 수 있습니다.

DS13875 개정판 5

33/219
48

기능 이상view

STM32MP133C/F

3.21

권tage 참조 버퍼(VREFBUF)
장치에는 볼륨이 내장되어 있습니다.tagvol로 사용할 수 있는 참조 버퍼tagADC에 대한 참조 및 vol로서도tagVREF+ 핀을 통해 외부 부품에 대한 참조를 제공합니다. VREFBUF는 보안이 유지될 수 있습니다. 내부 VREFBUF는 4개의 볼륨을 지원합니다.tages: · 1.65V · 1.8V · 2.048V · 2.5V 외부 볼륨tag내부 VREFBUF가 꺼져 있을 때 VREF+ 핀을 통해 참조가 제공될 수 있습니다.
그림 4. 권tag전자 참조 버퍼

브레핀트

–

VREF+

VSSA

MSv64430V1

3.22

시그마-델타 변조기(DFSDM)용 디지털 필터
이 장치에는 두 개의 디지털 필터 모듈과 네 개의 외부 입력 직렬 채널(트랜시버) 또는 네 개의 내부 병렬 입력을 지원하는 DFSDM이 내장되어 있습니다.
DFSDM은 외부 변조기를 장치에 연결하고 수신된 데이터 스트림의 디지털 필터링을 수행합니다. 변조기는 아날로그 신호를 DFSDM의 입력을 구성하는 디지털 직렬 스트림으로 변환하는 데 사용됩니다.
DFSDM은 PDM(펄스 밀도 변조) 마이크와 인터페이스하고 PDM을 PCM으로 변환 및 필터링(하드웨어 가속)할 수도 있습니다. DFSDM은 ADC 또는 장치 메모리(DMA/CPU를 통해 DFSDM으로 전송)에서 병렬 데이터 스트림 입력을 선택적으로 제공합니다.
DFSDM 트랜시버는 다양한 변조기를 지원하기 위해 여러 직렬 인터페이스 형식을 지원합니다. DFSDM 디지털 필터 모듈은 사용자 정의 필터 매개변수에 따라 최대 24비트 최종 ADC 분해능으로 디지털 처리를 수행합니다.

34/219

DS13875 개정판 5

STM32MP133C/F

기능 이상view

DFSDM 주변 장치는 다음을 지원합니다. · 4개의 다중화 입력 디지털 직렬 채널:
다양한 변조기를 연결하기 위한 구성 가능한 SPI 인터페이스 구성 가능한 맨체스터 코딩 1-와이어 인터페이스 PDM(펄스 밀도 변조) 마이크 입력 최대 입력 클록 주파수 최대 20MHz(맨체스터 코딩의 경우 10MHz) 변조기용 클록 출력(0~20MHz) · 16개의 내부 디지털 병렬 채널(최대 1비트 입력 분해능)의 대체 입력: 내부 소스: ADC 데이터 또는 메모리 데이터 스트림(DMA) · 조정 가능한 디지털 신호 처리 기능이 있는 5개의 디지털 필터 모듈: Sincx 필터: 필터 순서/유형(XNUMX~XNUMX), 오버amp링 비율(1~1024) 적분기: 오버amp링 비율(1~256) · 최대 24비트 출력 데이터 해상도, 부호 있는 출력 데이터 형식 · 자동 데이터 오프셋 수정(사용자가 레지스터에 저장한 오프셋) · 연속 또는 단일 변환 · 변환 시작 트리거: 소프트웨어 트리거 내부 타이머 외부 이벤트 첫 번째 디지털 필터 모듈(DFSDM)과 동기적으로 변환 시작 · 아날로그 워치독 특징: 낮은 값 및 높은 값 데이터 임계값 레지스터 전용 구성 가능한 Sincx 디지털 필터(순서 = 1~3,
오버스ampling 비율 = 1 ~ 32) 최종 출력 데이터 또는 선택된 입력 디지털 직렬 채널에서 입력 표준 변환과 독립적으로 연속 모니터링 · 포화된 아날로그 입력 값(하단 및 상단 범위)을 감지하는 단락 회로 감지기: 직렬 데이터 스트림에서 8~1개의 연속된 256 또는 0을 감지하는 최대 1비트 카운터 각 입력 직렬 채널을 지속적으로 모니터링 · 아날로그 워치독 이벤트 또는 단락 회로 감지기 이벤트에서 브레이크 신호 생성 · 극단 감지기: 소프트웨어로 새로 고쳐지는 최종 변환 데이터의 최소 및 최대 값 저장 · 최종 변환 데이터를 읽는 DMA 기능 · 인터럽트: 변환 종료, 오버런, 아날로그 워치독, 단락 회로, 입력 직렬 채널 클록 없음 · "일반" 또는 "주입" 변환: "일반" 변환은 언제든지 또는 연속 모드에서도 요청할 수 있음
"주입된" 전환의 타이밍에 영향을 미치지 않고 정확한 타이밍과 높은 전환 우선 순위를 위한 "주입된" 전환

DS13875 개정판 5

35/219
48

기능 이상view

STM32MP133C/F

3.23

진정한 난수 생성기(RNG)
이 장치에는 통합 아날로그 회로에서 생성된 32비트 난수를 전달하는 RNG 하나가 내장되어 있습니다.
RNG는 (ETZPC에서) 보안 소프트웨어로만 접근 가능하다고 정의할 수 있습니다.
실제 RNG는 전용 버스(CPU에서 읽을 수 없음)를 통해 보안된 AES 및 PKA 주변 장치에 연결됩니다.

3.24

암호화 및 해시 프로세서(CRYP, SAES, PKA 및 HASH)
이 장치에는 일반적으로 피어와 메시지를 교환할 때 기밀성, 인증, 데이터 무결성 및 부인 방지를 보장하는 데 필요한 고급 암호화 알고리즘을 지원하는 하나의 암호화 프로세서가 내장되어 있습니다.
이 장치에는 전용 DPA 내성 보안 AES 128 및 256비트 키(SAES)와 PKA 하드웨어 암호화/복호화 가속기가 내장되어 있으며 CPU가 접근할 수 없는 전용 하드웨어 버스가 있습니다.
CRYP 주요 특징: · DES/TDES(데이터 암호화 표준/삼중 데이터 암호화 표준): ECB(전자
코드북) 및 CBC(암호 블록 체인) 체인 알고리즘, 64, 128 또는 192비트 키 · AES(고급 암호화 표준): ECB, CBC, GCM, CCM 및 CTR(카운터 모드) 체인 알고리즘, 128, 192 또는 256비트 키
Universal HASH 주요 기능: · SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3(보안 HASH 알고리즘) · HMAC
암호화 가속기는 DMA 요청 생성을 지원합니다.
CRYP, SAES, PKA 및 HASH는 (ETZPC에서) 보안 소프트웨어로만 접근이 가능하도록 정의할 수 있습니다.

3.25

부팅 및 보안 및 OTP 제어(BSEC)
BSEC(부팅 및 보안, OTP 제어)는 장치 구성 및 보안 매개변수를 위한 내장형 비휘발성 저장 장치로 사용되는 OTP(일회용 프로그래밍 가능) 퓨즈 박스를 제어하기 위한 것입니다. BSEC의 일부는 보안 소프트웨어에서만 접근 가능하도록 설정해야 합니다.
BSEC는 SAES(보안 AES)의 HWKEY 256비트 저장을 위해 OTP 단어를 사용할 수 있습니다.

36/219

DS13875 개정판 5

STM32MP133C/F

기능 이상view

3.26

타이머 및 감시 장치
이 장치에는 두 개의 고급 제어 타이머, 7개의 범용 타이머(그중 XNUMX개는 보안됨), 두 개의 기본 타이머, XNUMX개의 저전력 타이머, 두 개의 워치독, 각 Cortex-AXNUMX에 XNUMX개의 시스템 타이머가 포함됩니다.
모든 타이머 카운터는 디버그 모드에서 고정될 수 있습니다.
아래 표는 고급 제어, 일반 용도, 기본 및 저전력 타이머의 기능을 비교한 것입니다.

타이머 유형

시간제 노동자

표 4. 타이머 기능 비교

카운터 레졸루션-
tion

카운터 타입

프리스케일러 인자

DMA 요청 생성

채널 캡처/비교

보완적 출력

최대 인터페이스
클록(MHz)

맥스
시간제 노동자
클록(MHz)(1)

고급 TIM1, -제어 TIM8

16비트

위, 아래, 1 위/아래에서 65536 사이의 정수

예

TIM2 TIM5

32비트

위, 아래, 1 위/아래에서 65536 사이의 정수

예

TIM3 TIM4

16비트

위, 아래, 1 위/아래에서 65536 사이의 정수

예

모든 정수

TIM12(2) 16비트

1 사이 위로

아니요

일반적인

그리고 65536

목적

TIM13(2) TIM14(2)

16비트

1 사이의 정수
그리고 65536

아니요

모든 정수

TIM15(2) 16비트

1 사이 위로

예

그리고 65536

TIM16(2) TIM17(2)

16비트

1 사이의 정수
그리고 65536

예

기초적인

TIM6, TIM7

16비트

1 사이의 정수
그리고 65536

예

LPTIM1,

저전력

LPTIM2(2), LPTIM3(2),
LPTIM4,

16비트

1, 2, 4, 8, 위로 16, 32, 64,
128

아니요

LPTIM5

104.5

209

아니요

104.5

209

아니요

104.5

209

아니요

104.5

209

아니요

104.5

209

104.5

209

104.5

209

아니요

104.5

209

1(3)

아니요

104.5 104.5

1. 최대 타이머 클록은 RCC의 TIMGxPRE 비트에 따라 최대 209MHz입니다. 2. 보안 가능한 타이머입니다. 3. LPTIM에 캡처 채널이 없습니다.

DS13875 개정판 5

37/219
48

기능 이상view

STM32MP133C/F

3.26.1 3.26.2 3.26.3

고급 제어 타이머(TIM1, TIM8)
고급 제어 타이머(TIM1, TIM8)는 6개 채널에 다중화된 XNUMX상 PWM 생성기로 볼 수 있습니다. 이 타이머들은 프로그래밍 가능한 삽입 데드타임을 갖는 상보형 PWM 출력을 가지고 있습니다. 완전한 범용 타이머로도 볼 수 있습니다. XNUMX개의 독립적인 채널은 다음과 같은 용도로 사용할 수 있습니다. · 입력 캡처 · 출력 비교 · PWM 생성(에지 또는 중앙 정렬 모드) · XNUMX펄스 모드 출력
표준 16비트 타이머로 구성하면 범용 타이머와 동일한 기능을 제공합니다. 16비트 PWM 생성기로 구성하면 완전한 변조 기능(0~100%)을 제공합니다.
고급 제어 타이머는 동기화나 이벤트 체이닝을 위해 타이머 링크 기능을 통해 일반 타이머와 함께 작동할 수 있습니다.
TIM1과 TIM8은 독립적인 DMA 요청 생성을 지원합니다.
일반용 타이머(TIM2, TIM3, TIM4, TIM5, TIM12, TIM13, TIM14, TIM15, TIM16, TIM17)
STM32MP133C/F 장치에는 4개의 동기화 가능한 범용 타이머가 내장되어 있습니다(차이점은 표 2 참조). · TIM3, TIM4, TIM5, TIMXNUMX
TIM 2와 TIM5는 32비트 자동 리로드 업/다운 카운터와 16비트 프리스케일러를 기반으로 하며, TIM3과 TIM4는 16비트 자동 리로드 업/다운 카운터와 16비트 프리스케일러를 기반으로 합니다. 모든 타이머는 입력 캡처/출력 비교, PWM 또는 16펄스 모드 출력을 위한 1개의 독립 채널을 갖추고 있습니다. 이를 통해 가장 큰 패키지에서 최대 8개의 입력 캡처/출력 비교/PWM을 사용할 수 있습니다. 이러한 범용 타이머는 타이머 링크 기능을 통해 다른 범용 타이머 및 고급 제어 타이머 TIM2과 TIM3과 함께 작동하거나, 동기화 또는 이벤트 체이닝을 위해 함께 작동할 수 있습니다. 이러한 범용 타이머는 PWM 출력을 생성하는 데 사용할 수 있습니다. TIM4, TIM5, TIM12, TIM13는 모두 독립적인 DMA 요청 생성 기능을 가지고 있습니다. 이들은 직교(증분형) 인코더 신호와 14~15개의 홀 효과 센서의 디지털 출력을 처리할 수 있습니다. · TIM16, TIM17, TIM16, TIM16, TIM13, TIM14 이 타이머들은 16비트 자동 재로드 업카운터와 17비트 프리스케일러를 기반으로 합니다. TIM12, TIM15, TIM2, TIM3은 하나의 독립 채널을 가지고 있으며, TIM4와 TIM5는 입력 캡처/출력 비교, PWM 또는 단일 펄스 모드 출력을 위한 두 개의 독립 채널을 가지고 있습니다. 이 타이머들은 TIMXNUMX, TIMXNUMX, TIMXNUMX, TIMXNUMX의 모든 기능을 갖춘 범용 타이머와 동기화되거나 간단한 타임베이스로 사용될 수 있습니다. 각 타이머는 ETZPC에서 보안 소프트웨어로만 접근 가능하도록 정의될 수 있습니다.
기본 타이머(TIM6 및 TIM7)
이러한 타이머는 주로 일반적인 16비트 시간 기반으로 사용됩니다.
TIM6과 TIM7은 독립적인 DMA 요청 생성을 지원합니다.

38/219

DS13875 개정판 5

STM32MP133C/F

기능 이상view

3.26.4
3.26.5 3.26.6

저전력 타이머(LPTIM1, LPTIM2, LPTIM3, LPTIM4, LPTIM5)
각 저전력 타이머는 독립적인 클록을 가지며, LSE, LSI 또는 외부 클록에 의해 클록되는 경우 정지 모드에서도 동작합니다. LPTIMx는 장치를 정지 모드에서 깨울 수 있습니다.
이러한 저전력 타이머는 다음 기능을 지원합니다. · 16비트 자동 재로드 레지스터가 있는 16비트 업 카운터 · 16비트 비교 레지스터 · 구성 가능한 출력: 펄스, PWM · 연속/단발 모드 · 선택 가능한 소프트웨어/하드웨어 입력 트리거 · 선택 가능한 클록 소스:
내부 클록 소스: LSE, LSI, HSI 또는 APB 클록 LPTIM 입력을 통한 외부 클록 소스(내부 클록이 없어도 작동)
소스 실행, 펄스 카운터 애플리케이션에서 사용) · 프로그래밍 가능한 디지털 글리치 필터 · 인코더 모드
LPTIM2와 LPTIM3은 (ETZPC에서) 보안 소프트웨어로만 접근이 가능하도록 정의할 수 있습니다.
독립 감시 기관(IWDG1, IWDG2)
독립형 워치독은 12비트 다운카운터와 8비트 프리스케일러를 기반으로 합니다. 32kHz 내부 RC(LSI)에서 클럭을 생성하며, 메인 클럭과 독립적으로 작동하므로 정지 및 대기 모드에서 작동할 수 있습니다. IWDG는 문제 발생 시 장치를 리셋하는 워치독으로 사용할 수 있습니다. 옵션 바이트를 통해 하드웨어 또는 소프트웨어로 구성할 수 있습니다.
IWDG1은 (ETZPC에서) 보안 소프트웨어로만 접근 가능한 것으로 정의될 수 있습니다.
일반 타이머(Cortex-A7 CNT)
Cortex-A7에 내장된 Cortex-A7 일반 타이머는 시스템 타이밍 생성(STGEN)으로부터 값을 공급받습니다.
Cortex-A7 프로세서는 다음과 같은 타이머를 제공합니다. · 보안 및 비보안 모드에서 사용할 수 있는 물리적 타이머
물리적 타이머의 레지스터는 보안 및 비보안 복사본을 제공하기 위해 뱅킹됩니다. · 비보안 모드에서 사용하기 위한 가상 타이머 · 하이퍼바이저 모드에서 사용하기 위한 물리적 타이머
일반 타이머는 메모리에 매핑된 주변 장치가 아니므로 특정 Cortex-A7 보조 프로세서 명령어(cp15)를 통해서만 접근할 수 있습니다.

3.27

시스템 타이머 생성(STGEN)
시스템 타이밍 생성(STGEN)은 일관된 시간 계산 값을 생성합니다. view 모든 Cortex-A7 일반 타이머에 대한 시간입니다.

DS13875 개정판 5

39/219
48

기능 이상view

STM32MP133C/F

시스템 타이밍 생성에는 다음과 같은 주요 기능이 있습니다. · 롤오버 문제를 방지하기 위한 64비트 폭 · XNUMX 또는 프로그래밍 가능한 값에서 시작 · 타이머를 저장하고 복원할 수 있는 제어 APB 인터페이스(STGENC)
전원 차단 이벤트에 걸쳐 · 타이머 값을 비독립형으로 읽을 수 있도록 하는 읽기 전용 APB 인터페이스(STGENR)
보안 소프트웨어 및 디버그 도구 · 시스템 디버그 중 중지할 수 있는 타이머 값 증가
STGENC는 (ETZPC에서) 보안 소프트웨어로만 접근 가능한 것으로 정의될 수 있습니다.

3.28

실시간 클록 (RTC)
RTC는 모든 저전력 모드를 관리하기 위해 자동 웨이크업 기능을 제공합니다. RTC는 독립적인 BCD 타이머/카운터이며 프로그래밍 가능한 알람 인터럽트가 있는 시간 시계/달력을 제공합니다.
RTC에는 인터럽트 기능을 갖춘 주기적 프로그래밍 가능 웨이크업 플래그도 포함되어 있습니다.
두 개의 32비트 레지스터에는 초, 분, 시(12시간 또는 24시간 형식), 요일(요일), 날짜(일), 월, 년이 저장되며, 이는 이진 코드 XNUMX진수(BCD) 형식으로 표현됩니다. 초 단위의 값은 이진 형식으로도 제공됩니다.
소프트웨어 드라이버 관리를 용이하게 하기 위해 바이너리 모드가 지원됩니다.
28일, 29일(윤년), 30일, 31일 달에 대한 보정은 자동으로 수행됩니다. 일광 절약 시간제 보정도 가능합니다.
추가 32비트 레지스터에는 프로그래밍 가능한 알람 초, 분, 시, 요일, 날짜가 포함되어 있습니다.
디지털 교정 기능을 사용하면 수정 발진기 정확도의 편차를 보상할 수 있습니다.
백업 도메인 재설정 후 모든 RTC 레지스터는 가능한 기생 쓰기 액세스로부터 보호되고 보안 액세스로 보호됩니다.
공급량이 많은 한tage가 작동 범위 내에 있는 경우, 장치 상태(실행 모드, 저전력 모드 또는 재설정 중)에 관계없이 RTC는 멈추지 않습니다.
RTC 주요 기능은 다음과 같습니다. · 초, 분, 시간(12 또는 24 형식), 요일(일)을 포함하는 달력
주), 날짜(일), 월, 년 · 소프트웨어로 프로그래밍 가능한 일광 절약 시간제 보상 · 인터럽트 기능이 있는 프로그래밍 가능 알람. 알람은 어떤 방식으로든 트리거될 수 있습니다.
달력 필드의 조합. · 자동 웨이크업을 트리거하는 주기적 플래그를 생성하는 자동 웨이크업 장치
인터럽트 · 참조 클록 감지: 보다 정확한 두 번째 소스 클록(50 또는 60Hz)을 감지할 수 있습니다.
· 캘린더 정밀도 향상에 사용됨. · 초 단위 이동 기능을 사용하여 외부 시계와 정확한 동기화 · 디지털 교정 회로(주기적 카운터 보정): 0.95ppm 정확도,
몇 초의 교정 창

40/219

DS13875 개정판 5

STM32MP133C/F

기능 이상view

· 가장 시간amp 이벤트 저장 기능 · SAE에 직접 버스로 접근할 수 있는 RTC 백업 레지스터에 SWKEY 저장(아님)
CPU에서 읽을 수 있음) · 마스크 가능한 인터럽트/이벤트:
알람 A 알람 B 웨이크업 인터럽트 타임스트amp · TrustZone 지원: RTC 완전 보안 알람 A, 알람 B, 웨이크업 타이머 및 타임스amp 개별 보안 또는 비보안
보안 구성에서 비보안 구성으로 RTC 보정이 수행됨

3.29

Tamper 및 백업 레지스터(TAMP)
32 x 32비트 백업 레지스터는 모든 저전력 모드와 VBAT 모드에서 유지됩니다. 이 레지스터는 내용이 at에 의해 보호되므로 민감한 데이터를 저장하는 데 사용할 수 있습니다.amper 검출 회로.
일곱 티amper 입력 핀과 5개의 tamper 출력 핀은 anti-t에 사용 가능합니다.amper 감지. 외부 tamper 핀은 에지 감지, 에지 및 레벨, 필터링을 통한 레벨 감지 또는 활성 t를 위해 구성될 수 있습니다.ampt를 자동으로 검사하여 보안 수준을 높이는 eramper 핀은 외부적으로 개방되거나 단락되지 않습니다.
TAMP 주요 특징 · 32개의 백업 레지스터(TAMPRTC 도메인에 구현된 _BKPxR)
VDD 전원이 꺼지면 VBAT에 의해 전원이 켜짐 · 12 tamp사용 가능한 er 핀(7개 입력 및 5개 출력) · 모든 tamper 감지는 RTC 타임스를 생성할 수 있습니다.amp 이벤트. · 모든 tamp감지 시 백업 레지스터가 삭제됩니다. · TrustZone 지원:
티amp보안 또는 비보안 구성 백업은 세 개의 구성 가능한 크기 영역에서 구성을 등록합니다.
. 하나의 읽기/쓰기 보안 영역 . 하나의 쓰기 보안/읽기 비보안 영역 . 하나의 읽기/쓰기 비보안 영역 · 단조 카운터

3.30

I2C(Inter-Integrated Circuit) 인터페이스(I1C2, I2C2, I3C2, I4C2, I5CXNUMX)
이 장치에는 2개의 IXNUMXC 인터페이스가 내장되어 있습니다.
I2C 버스 인터페이스는 STM32MP133C/F와 직렬 I2C 버스 간의 통신을 처리합니다. 모든 I2C 버스별 시퀀싱, 프로토콜, 중재 및 타이밍을 제어합니다.

DS13875 개정판 5

41/219
48

기능 이상view

STM32MP133C/F

I2C 주변 장치는 다음을 지원합니다. · I2C 버스 사양 및 사용자 매뉴얼 개정판 5 호환성:
슬레이브 및 마스터 모드, 멀티마스터 기능 표준 모드(Sm), 최대 100kbit/s의 비트 전송률 고속 모드(Fm), 최대 400kbit/s의 비트 전송률 고속 모드 플러스(Fm+), 최대 1Mbit/s의 비트 전송률 및 20mA 출력 드라이브 I/O 7비트 및 10비트 주소 지정 모드, 여러 7비트 슬레이브 주소 프로그래밍 가능한 설정 및 보류 시간 선택적 클록 스트레칭 · 시스템 관리 버스(SMBus) 사양 rev 2.0 호환성: ACK를 통한 하드웨어 PEC(패킷 오류 검사) 생성 및 검증
제어 주소 확인 프로토콜(ARP) 지원 SMBus 경고 · 전력 시스템 관리 프로토콜(PMBusTM) 사양 rev 1.1 호환성 · 독립 클록: I2C 통신 속도가 PCLK 재프로그래밍과 무관하게 작동할 수 있는 독립 클록 소스 선택 · 주소 일치 시 정지 모드에서 웨이크업 · 프로그래밍 가능한 아날로그 및 디지털 노이즈 필터 · DMA 기능이 있는 1바이트 버퍼
I2C3, I2C4 및 I2C5는 (ETZPC에서) 보안 소프트웨어로만 접근 가능하도록 정의할 수 있습니다.

3.31

범용 동기 비동기 수신기 송신기(USART1, USART2, USART3, USART6 및 UART4, UART5, UART7, UART8)
이 장치에는 1개의 내장형 범용 동기 수신 송신기(USART2, USART3, USART6, USART4)와 5개의 범용 비동기 수신 송신기(UART7, UART8, UARTXNUMX, UARTXNUMX)가 있습니다. USARTx 및 UARTx 기능에 대한 요약은 아래 표를 참조하십시오.
이 인터페이스는 비동기 통신, IrDA SIR ENDEC 지원, 멀티프로세서 통신 모드, 단일 회선 반이중 통신 모드를 제공하며 LIN 마스터/슬레이브 기능을 갖추고 있습니다. CTS 및 RTS 신호의 하드웨어 관리 및 RS485 드라이버 활성화 기능을 제공합니다. 최대 13Mbit/s의 속도로 통신할 수 있습니다.
USART1, USART2, USART3 및 USART6도 스마트카드 모드(ISO 7816 호환) 및 SPI와 유사한 통신 기능을 제공합니다.
모든 USART는 CPU 클럭과 독립적인 클럭 도메인을 가지고 있어 USARTx가 최대 32Kbaud의 통신 속도를 사용하여 정지 모드에서 STM133MP200C/F를 깨울 수 있습니다. 정지 모드에서의 깨우기 이벤트는 프로그래밍 가능하며 다음과 같습니다.
· 시작 비트 감지
· 수신된 모든 데이터 프레임
· 특정 프로그래밍된 데이터 프레임

42/219

DS13875 개정판 5

STM32MP133C/F

기능 이상view

모든 USART 인터페이스는 DMA 컨트롤러에서 제공할 수 있습니다.

표 5. USART/UART 기능

USART 모드/기능(1)

USART1/2/3/6

UART4/5/7/8

모뎀의 하드웨어 흐름 제어

DMA를 이용한 지속적인 통신

다중 프로세서 통신

동기식 SPI 모드(마스터/슬레이브)

–

스마트카드 모드

–

단일 와이어 반이중 통신 IrDA SIR ENDEC 블록

린 모드

듀얼 클록 도메인 및 저전력 모드에서 웨이크업

수신기 타임아웃 인터럽트 Modbus 통신

자동 전송 속도 감지

드라이버 활성화

USART 데이터 길이

7, 8, 9비트

1. X = 지원됨.

USART1과 USART2는 (ETZPC에서) 보안 소프트웨어로만 접근 가능하도록 정의될 수 있습니다.

3.32

직렬 주변 장치 인터페이스(SPI1, SPI2, SPI3, SPI4, SPI5) 및 통합 사운드 인터페이스(I2S1, I2S2, I2S3, I2S4)
이 장치는 최대 2개의 SPI(SPI1S2, SPI2S2, SPI3S2, SPI4S5, SPI50)를 탑재하여 마스터 및 슬레이브 모드에서 최대 3Mbit/s의 통신 속도를 제공하며, 반이중, 전이중, 단방향 모드에서도 사용할 수 있습니다. 4비트 프리스케일러는 16개의 마스터 모드 주파수를 제공하며, 프레임은 8비트에서 XNUMX비트까지 구성 가능합니다. 모든 SPI 인터페이스는 NSS 펄스 모드, TI 모드, 하드웨어 CRC 계산, 그리고 DMA 기능을 갖춘 XNUMX비트 임베디드 Rx 및 Tx FIFO의 곱셈 기능을 지원합니다.
I2S1, I2S2, I2S3, I2S4는 SPI1, SPI2, SPI3, SPI4와 멀티플렉싱됩니다. 마스터 또는 슬레이브 모드, 전이중 및 반이중 통신 모드로 작동할 수 있으며, 입력 또는 출력 채널로 16비트 또는 32비트 해상도로 작동하도록 구성할 수 있습니다. 오디오amp8kHz부터 192kHz까지의 고속 주파수가 지원됩니다. 모든 I2S 인터페이스는 DMA 기능을 갖춘 8비트 임베디드 Rx 및 Tx FIFO를 여러 개 지원합니다.
SPI4와 SPI5는 (ETZPC에서) 보안 소프트웨어로만 접근이 가능하다고 정의할 수 있습니다.

3.33

직렬 오디오 인터페이스(SAI1, SAI2)
이 장치에는 다양한 스테레오 또는 모노 오디오 프로토콜을 설계할 수 있는 두 개의 SAI가 내장되어 있습니다.

DS13875 개정판 5

43/219
48

기능 이상view

STM32MP133C/F

I2S, LSB 또는 MSB-justified, PCM/DSP, TDM 또는 AC'97과 같은 오디오 신호가 있습니다. 오디오 블록이 송신기로 구성되면 SPDIF 출력을 사용할 수 있습니다. 이러한 수준의 유연성과 재구성 가능성을 제공하기 위해 각 SAI에는 두 개의 독립적인 오디오 하위 블록이 포함되어 있습니다. 각 블록에는 자체 클럭 생성기와 I/O 라인 컨트롤러가 있습니다. 오디오amp최대 192kHz의 고음역 주파수가 지원됩니다. 또한 내장된 PDM 인터페이스 덕분에 최대 XNUMX개의 마이크를 지원할 수 있습니다. SAI는 마스터 또는 슬레이브 구성으로 작동할 수 있습니다. 오디오 하위 블록은 수신기 또는 송신기가 될 수 있으며, 동기식 또는 비동기식(상대방에 대해)으로 작동할 수 있습니다. SAI는 다른 SAI와 연결하여 동기식으로 작동할 수 있습니다.

3.34

SPDIF 수신기 인터페이스(SPDIFRX)
SPDIFRX는 IEC-60958 및 IEC-61937을 준수하는 S/PDIF 스트림을 수신하도록 설계되었습니다. 이 표준은 최대 고음질까지의 간단한 스테레오 스트림을 지원합니다.ampDolby나 DTS(최대 5.1)에서 정의한 것과 같은 압축된 다중 채널 서라운드 사운드와 빠른 속도의 서라운드 사운드입니다.
SPDIFRX의 주요 기능은 다음과 같습니다. · 최대 12.288개의 입력 사용 가능 · 자동 심볼 속도 감지 · 최대 심볼 속도: 32MHz · 192kHz에서 60958kHz까지의 스테레오 스트림 지원 · 오디오 IEC-61937 및 IEC-XNUMX, 소비자 애플리케이션 지원 · 패리티 비트 관리 · 오디오용 DMA를 사용한 통신amples · 제어 및 사용자 채널 정보를 위한 DMA를 사용한 통신 · 인터럽트 기능
SPDIFRX 수신기는 심볼 레이트를 감지하고 수신 데이터 스트림을 디코딩하는 데 필요한 모든 기능을 제공합니다. 사용자는 원하는 SPDIF 입력을 선택할 수 있으며, 유효한 신호가 수신되면 SPDIFRX는 다시 신호를 수신합니다.amp수신 신호를 수신하고, 맨체스터 스트림을 디코딩하고, 프레임, 하위 프레임, 블록 요소를 인식합니다. SPDIFRX는 디코딩된 데이터와 관련 상태 플래그를 CPU에 전달합니다.
SPDIFRX는 또한 S/PDIF 하위 프레임 속도에서 전환되는 spdif_frame_sync라는 신호를 제공합니다. 이 신호는 정확한 s를 계산하는 데 사용됩니다.amp클록 드리프트 알고리즘에 대한 속도.

3.35

보안 디지털 입출력 멀티미디어 카드 인터페이스(SDMMC1, SDMMC2)
2개의 보안 디지털 입출력 멀티미디어카드 인터페이스(SDMMC)는 AHB 버스와 SD 메모리 카드, SDIO 카드 및 MMC 장치 간의 인터페이스를 제공합니다.
SDMMC 기능은 다음과 같습니다. · 내장형 멀티미디어 카드 시스템 사양 버전 5.1 준수
1가지 다른 데이터버스 모드에 대한 카드 지원: 4비트(기본값), 8비트 및 XNUMX비트

44/219

DS13875 개정판 5

STM32MP133C/F

기능 이상view

(HS200 SDMMC_CK 속도는 최대 허용 I/O 속도로 제한됨)(HS400은 지원되지 않음)
· 이전 버전의 MultiMediaCards와의 완벽한 호환성(이전 버전과의 호환성)
· SD 메모리 카드 사양 버전 4.1을 완벽하게 준수합니다(SDR104 SDMMC_CK 속도는 최대 허용 I/O 속도로 제한됨, SPI 모드 및 UHS-II 모드는 지원되지 않음)
· SDIO 카드 사양 버전 4.0을 완벽하게 준수합니다. 카드는 1가지 다른 데이터 버스 모드(4비트(기본값) 및 104비트)를 지원합니다(SDRXNUMX SDMMC_CK 속도는 최대 허용 I/O 속도로 제한됨, SPI 모드 및 UHS-II 모드는 지원되지 않음)
· 208비트 모드의 경우 최대 8Mbyte/s의 데이터 전송(허용되는 최대 I/O 속도에 따라 다름)
· 데이터 및 명령 출력을 통해 외부 양방향 드라이버를 제어하는 신호가 활성화됩니다.
· SDMMC 호스트 인터페이스에 내장된 전용 DMA 컨트롤러로 인터페이스와 SRAM 간 고속 전송이 가능합니다.
· IDMA 연결 리스트 지원
· SDMMC1 및 SDMMC2에 각각 전용 전원 공급 장치인 VDDSD1 및 VDDSD2를 제공하여 UHS-I 모드에서 SD 카드 인터페이스에 레벨 시프터를 삽입할 필요가 없습니다.
SDMMC1 및 SDMMC2용 GPIO 중 일부만 전용 VDDSD1 또는 VDDSD2 전원 핀에서 사용할 수 있습니다. 이는 SDMMC1 및 SDMMC2의 기본 부트 GPIO(SDMMC1: PC[12:8], PD[2], SDMMC2: PB[15,14,4,3], PE3, PG6)에 속합니다. 이러한 GPIO는 대체 함수 표에서 "_VSD1" 또는 "_VSD2" 접미사가 붙은 신호로 식별할 수 있습니다.
각 SDMMC는 지연 블록(DLYBSD)과 결합되어 100MHz 이상의 외부 데이터 주파수를 지원합니다.
두 SDMMC 인터페이스 모두 보안 가능한 구성 포트를 갖추고 있습니다.

3.36

컨트롤러 영역 네트워크(FDCAN1, FDCAN2)
CAN(Controller Area Network) 서브시스템은 두 개의 CAN 모듈, 공유 메시지 RAM 메모리 및 클록 교정 장치로 구성됩니다.
두 CAN 모듈(FDCAN1 및 FDCAN2) 모두 ISO 11898-1(CAN 프로토콜 사양 버전 2.0 파트 A, B) 및 CAN FD 프로토콜 사양 버전 1.0을 준수합니다.
10KB 메시지 RAM 메모리는 필터, 수신 FIFO, 수신 버퍼, 송신 이벤트 FIFO, 송신 버퍼(TTCAN용 트리거 포함)를 구현합니다. 이 메시지 RAM은 두 FDCAN1 및 FDCAN2 모듈 간에 공유됩니다.
공통 클록 교정 장치는 선택 사양입니다. 이 장치는 FDCAN1에서 수신된 CAN 메시지를 평가하여 HSI 내부 RC 발진기와 PLL에서 FDCAN2과 FDCAN1 모두에 교정된 클록을 생성하는 데 사용할 수 있습니다.

DS13875 개정판 5

45/219
48

기능 이상view

STM32MP133C/F

3.37

범용 직렬 버스 고속 호스트(USBH)
이 장치는 두 개의 물리적 포트를 가진 하나의 USB 고속 호스트(최대 480Mbit/s)를 내장하고 있습니다. USBH는 각 포트에서 저속, 최대 속도(OHCI) 및 고속(EHCI) 작동을 모두 독립적으로 지원합니다. 저속(1.2Mbit/s), 최대 속도(12Mbit/s) 또는 고속(480Mbit/s) 작동에 사용할 수 있는 두 개의 트랜시버를 통합하고 있습니다. 두 번째 고속 트랜시버는 OTG 고속과 공유됩니다.
USBH는 USB 2.0 사양을 준수합니다. USBH 컨트롤러는 USB 고속 PHY 내부의 PLL에서 생성되는 전용 클럭을 필요로 합니다.

3.38

USB 이동식 고속(OTG)
이 장치에는 USB OTG 고속(최대 480Mbit/s) 장치/호스트/OTG 주변 장치 하나가 내장되어 있습니다. OTG는 풀 스피드 및 고속 작동을 모두 지원합니다. 고속 작동(480Mbit/s)용 트랜시버는 USB 호스트의 두 번째 포트와 공유됩니다.
USB OTG HS는 USB 2.0 사양과 OTG 2.0 사양을 준수합니다. 소프트웨어로 엔드포인트 설정을 구성하고 일시 중지/재시작 기능을 지원합니다. USB OTG 컨트롤러는 RCC 또는 USB 고속 PHY 내부의 PLL에서 생성되는 전용 48MHz 클럭을 필요로 합니다.
USB OTG HS의 주요 기능은 다음과 같습니다. · 동적 FIFO 크기 조정이 가능한 4KB의 결합된 Rx 및 Tx FIFO 크기 · SRP(세션 요청 프로토콜) 및 HNP(호스트 협상 프로토콜) 지원 · 16개의 양방향 엔드포인트 · 주기적 OUT 지원이 있는 1.3개의 호스트 채널 · OTG2.0 및 OTG2.0 작동 모드로 구성 가능한 소프트웨어 · USB 1.2 LPM(링크 전원 관리) 지원 · 배터리 충전 사양 개정판 XNUMX 지원 · HS OTG PHY 지원 · 내부 USB DMA · HNP/SNP/IP 내장(외부 저항 필요 없음) · OTG/호스트 모드의 경우 버스 전원 장치가 있는 경우 전원 스위치가 필요합니다.
연결됨.
USB OTG 구성 포트는 보안이 가능합니다.

46/219

DS13875 개정판 5

STM32MP133C/F

기능 이상view

3.39

기가비트 이더넷 MAC 인터페이스(ETH1, ETH2)
이 장치는 업계 표준 매체 독립 인터페이스(MII), 축소형 매체 독립 인터페이스(RMII) 또는 축소형 기가비트 매체 독립 인터페이스(RGMII)를 통해 이더넷 LAN 통신을 위한 두 개의 IEEE-802.3-2002 호환 기가비트 미디어 액세스 컨트롤러(GMAC)를 제공합니다.
이 장치는 물리적 LAN 버스(연선, 광섬유 등)에 연결하기 위해 외부 물리적 인터페이스 장치(PHY)가 필요합니다. PHY는 MII의 경우 17개, RMII의 경우 7개, RGMII의 경우 13개의 신호를 사용하여 장치 포트에 연결되며, STM25MP125C/F 또는 PHY에서 32MHz(MII, RMII, RGMII) 또는 133MHz(RGMII)의 클럭을 사용하여 동작할 수 있습니다.
장치에는 다음 기능이 포함됩니다. · 작동 모드 및 PHY 인터페이스
10, 100, 1000Mbit/s 데이터 전송 속도 풀 듀플렉스 및 하프 듀플렉스 작업 모두 지원 MII, RMII 및 RGMII PHY 인터페이스 · 처리 제어 다층 패킷 필터링: 소스(SA) 및 대상(DA)에 대한 MAC 필터링
완벽하고 해시 필터가 있는 주소, VLAN tag완벽 및 해시 필터를 사용한 기반 필터링, IP 소스(SA) 또는 대상(DA) 주소에 대한 레이어 3 필터링, 소스(SP) 또는 대상(DP) 포트에 대한 레이어 4 필터링 이중 VLAN 처리: 최대 XNUMX개의 VLAN 삽입 tags 전송 경로에서 tag 수신 경로에서 필터링 IEEE 1588-2008/PTPv2 지원 RMON/MIB 카운터(RFC2819/RFC2665)를 통한 네트워크 통계 지원 · 하드웨어 오프로드 처리 프리앰블 및 프레임 시작 데이터(SFD) 삽입 또는 삭제 IP 헤더 및 TCP/UDP/ICMP 페이로드에 대한 무결성 체크섬 오프로드 엔진: 전송 체크섬 계산 및 삽입, 수신 체크섬 계산 및 비교 장치 MAC 주소가 포함된 자동 ARP 요청 응답 TCP 분할: 대용량 전송 TCP 패킷을 여러 개의 소형 패킷으로 자동 분할 · 저전력 모드 에너지 효율적인 이더넷(표준 IEEE 802.3az-2010) 원격 웨이크업 패킷 및 AMD Magic PacketTM 감지
ETH1과 ETH2 모두 보안 설정으로 프로그래밍할 수 있습니다. 보안 설정 시, AXI 인터페이스를 통한 트랜잭션은 보안되며, 구성 레지스터는 보안 액세스를 통해서만 수정될 수 있습니다.

DS13875 개정판 5

47/219
48

기능 이상view

STM32MP133C/F

3.40

디버그 인프라
이 장치는 소프트웨어 개발 및 시스템 통합을 지원하기 위해 다음과 같은 디버그 및 추적 기능을 제공합니다. · 중단점 디버깅 · 코드 실행 추적 · 소프트웨어 계측 · JTAG 디버그 포트 · 직렬 와이어 디버그 포트 · 트리거 입력 및 출력 · 추적 포트 · Arm CoreSight 디버그 및 추적 구성 요소
디버그는 J를 통해 제어될 수 있습니다.TAG업계 표준 디버깅 도구를 사용하여 /serial-wire 디버그 액세스 포트를 실행합니다.
추적 포트를 사용하면 로깅 및 분석을 위해 데이터를 캡처할 수 있습니다.
BSEC의 인증 신호를 통해 보안 영역에 대한 디버그 액세스가 활성화됩니다.

48/219

DS13875 개정판 5

STM32MP133C/F

핀아웃, 핀 설명 및 대체 기능

그림 5. STM32MP133C/F LFBGA289 볼아웃

VSS

PA9

PD10

PB7

PE7

PD5

PE8

PG4

PH9

PH13

PC7

PB9

PB14

PG6

PD2

PC9

VSS

PD3

피에프5

PD14

PE12

PE1

PE9

PH14

PE10

피에프1

피에프3

PC6

PB15

PB4

PC10

PC12

DDR_DQ4 DDR_DQ0

PB6

PH12

PE14

PE13

PD8

PD12

PD15

VSS

PG7

PB5

PB3

VDDSD1

피에프0

PC11

DDR_DQ1

DDR_DQS0N

DDR_DQS0P

PB8

PD6

VSS

PE11

PD1

PE0

PG0

PE15

PB12

PB10

VDDSD2

VSS

PE3

PC8

DDR_DQM0

DDR_DQ5 DDR_DQ3

PG9

PD11

PA12

PD0

VSS

PA15

PD4

PD9

피에프2

PB13

PH10

VDDQ_ DDR

DDR_DQ2 DDR_DQ6 DDR_DQ7 DDR_A5

DDR_리셋

PG10

PG5

PG8

PH2

PH8

VDDCPU

VDD

VDDCPU VDDCPU

VDD

VDDQ_ DDR

VSS

DDR_A13

VSS

DDR_A9

DDR_A2

피에프9

피에프6

피에프10

PG15

피에프8

VDD

VSS

VDDQ_ DDR

DDR_BA2 DDR_A7

DDR_A3

DDR_A0 DDR_BA0

PH11

PI3

PH7

PB2

PE4

VDDCPU

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_WEN

VSS

DDR_ODT DDR_CSN

DDR_ RASN

PD13

VBAT

PI2

VSS_PLL VDD_PLL VDDCPU

VSS

VDD코어

VSS

VDD코어

VSS

VDDQ_ DDR

VDDCORE DDR_A10

DDR_CASN

DDR_클럭

PC14OSC32_IN

PC15OSC32_
밖으로

VSS

PC13

PI1

VDD

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_A11 DDR_CKE DDR_A1 DDR_A15 DDR_A12

PE2

피에프4

PH6

PI0

PG3

VDD

VSS

VDDQ_ DDR

DDR_ATO

DDR_DTO0

DDR_A8 DDR_BA1 DDR_A14

피에프7

PA8

PG11

VDD_ANA VSS_ANA

VDD

VDDQ_ DDR

DDR_ VREF

DDR_A4

VSS

DDR_DTO1

DDR_A6

PE6

PG1

PD7

VSS

PB11

피에프13

VSSA

PA3

NJTRST

VSS_USB VDDA1V1_

등록

VDDQ_ DDR

파워_LP

DDR_DQM1

DDR_DQ10

DDR_DQ8 DDR_ZQ

PH0OSC_IN

PH1OSC_OUT

PA13

피에프14

PA2

VREF-

VDDA

PG13

PG14

VDD3V3_ USBHS

VSS

PI5-BOOT1 VSS_PLL2 전원 켜짐

DDR_DQ11

DDR_DQ13

DDR_DQ9

PG2

PH3

전원_CPU_켜짐

PA1

VSS

VREF+

PC5

VSS

VDD

피에프15

VDDA1V8_ 등록

PI6-BOOT2

VDD_PLL2

PH5

DDR_DQ12

DDR_DQS1N

DDR_DQS1P

PG12

PA11

PC0

피에프12

PC3

피에프11

PB1

PA6

PE5

PDR_ON USB_DP2

PA14

USB_DP1

바이패스_ REG1V8

PH4

DDR_DQ15

DDR_DQ14

VSS

PA7

PA0

PA5

PA4

PC4

PB0

PC1

PC2

NRST

USB_DM2

USB_RREF

USB_DM1 PI4-BOOT0

PA10

PI7

VSS

MSv65067V5

위 그림은 패키지 상단을 보여줍니다. view.

DS13875 개정판 5

49/219
97

핀아웃, 핀 설명 및 대체 기능

STM32MP133C/F

그림 6. STM32MP133C/F TFBGA289 볼아웃

VSS

PD4

PE9

PG0

PD15

PE15

PB12

피에프1

PC7

PC6

피에프0

PB14

VDDSD2 VDDSD1 DDR_DQ4 DDR_DQ0

VSS

PE12

PD8

PE0

PD5

PD9

PH14

피에프2

VSS

피에프3

PB13

PB3

PE3

PC12

VSS

DDR_DQ1

DDR_DQS0N

DDR_DQS0P

PE13

PD1

PE1

PE7

VSS

VDD

PE10

PG7

PG4

PB9

PH10

PC11

PC8

DDR_DQ2

DDR_DQM0

DDR_DQ3 DDR_DQ5

피에프5

PA9

PD10

VDDCPU

PB7

VDDCPU

PD12

VDDCPU

PH9

VDD

PB15

VDD

VSS

VDDQ_ DDR

DDR_리셋

DDR_DQ7 DDR_DQ6

PD0

PE14

VSS

PE11

VDDCPU

VSS

PA15

VSS

PH13

VSS

PB4

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_A13

PH8

PA12

VDD

VDDCPU

VSS

VDD코어

PD14

PE8

PB5

VDD코어

PC10

VDD코어

VSS

VDDQ_ DDR

DDR_A7

DDR_A5

DDR_A9

PD11

PH2

PB6

PB8

PG9

PD3

PH12

PG15

PD6

PB10

PD2

PC9

DDR_A2 DDR_BA2 DDR_A3

DDR_A0 DDR_ODT

PG5

PG10

피에프8

VDDCPU

VSS

VDD코어

PH11

PI3

피에프9

PG6

바이패스_ REG1V8

VDD코어

VSS

VDDQ_ DDR

DDR_BA0 DDR_CSN DDR_WEN

J VDD_PLL VSS_PLL

PG8

PI2

VBAT

PH6

피에프7

PA8

피에프12

VDD

VDDA1V8_ 등록

PA10

DDR_ VREF

DDR_ RASN

DDR_A10

VSS

DDR_CASN

PE4

피에프10

PB2

VDD

VSS

VDD코어

PA13

PA1

PC4

NRST

VSS_PLL2 VDDCORE

VSS

VDDQ_ DDR

DDR_A15

DDR_클럭

피에프6

VSS

PH7

VDD_ANA VSS_ANA

PG12

PA0

피에프11

PE5

피에프15

VDD_PLL2

PH5

DDR_CKE DDR_A12 DDR_A1 DDR_A11 DDR_A14

PC14OSC32_IN

PC15OSC32_
밖으로

PC13

VDD

VSS

PB11

PA5

PB0

VDD코어

USB_RREF

PI6-BOOT2 VDDCORE

VSS

VDDQ_ DDR

DDR_A6

DDR_A8 DDR_BA1

PD13

VSS

PI0

PI1

PA11

VSS

PA4

PB1

VSS

PI5-BOOT1

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_ATO

PH0OSC_IN

PH1OSC_OUT

피에프4

PG1

VSS

VDD

PC3

PC5

VDD

PI4-BOOT0

VDD

VSS

VDDQ_ DDR

DDR_A4 DDR_ZQ DDR_DQ8

PG11

PE6

PD7

PWR_ CPU_ON

PA2

PA7

PC1

PA6

PG13

NJTRST

PA14

VSS

전원 켜짐

DDR_DQM1

DDR_DQ12

DDR_DQ11

DDR_DQ9

PE2

PH3

피에프13

PC0

VSSA

VREF-

PA3

PG14

USB_DP2

VSS

VSS_ USBHS

USB_DP1

PH4

DDR_DQ13

DDR_DQ14

DDR_DQS1P

DDR_DQS1N

VSS

PG3

PG2

피에프14

VDDA

VREF+

PDR_ON

PC2

USB_DM2

VDDA1V1_ 등록

VDD3V3_ USBHS

USB_DM1

PI7

위 그림은 패키지 상단을 보여줍니다. view.

파워_LP

DDR_DQ15

DDR_DQ10

VSS

MSv67512V3

50/219

DS13875 개정판 5

STM32MP133C/F

핀아웃, 핀 설명 및 대체 기능

그림 7. STM32MP133C/F TFBGA320 볼아웃
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21

VSS

PA9

PE13 PE12

PD12

PG0

PE15

PG7

PH13

피에프3

PB9

피에프0

PC10 PC12

PC9

VSS

PD0

PE11

피에프5

PA15

PD8

PE0

PE9

PH14

PE8

PG4

피에프1

VSS

PB5

PC6

PB15 PB14

PE3

PC11

DDR_DQ4

DDR_DQ1

DDR_DQ0

PB6

PD3

PE14 PD14

PD1

PB7

PD4

PD5

PD9

PE10 PB12

PH9

PC7

PB3

VDD SD2

PB4

PG6

PC8

PD2

DDR_ DDR_ DQS0P DQS0N

PB8

PD6

PH12

PD10

PE7

피에프2

PB13

VSS

DDR_DQ2

DDR_DQ5

DDR_DQM0

PH2

PH8

VSS

VDD CPU

PE1

PD15

VDD CPU

VSS

VDD

PB10

PH10

VDDQ_ DDR

VSS

VDD SD1

DDR_DQ3

DDR_DQ6

피에프8

PG9

PD11 PA12

VSS

DDR_DQ7

DDR_ A5

VSS

피에프6

PG10

PG5

VDD CPU

PE4

PF10 PG15

PG8

PH7

PD13

PB2

피에프9

VDD CPU

VSS

VDD

VDD CPU

VDD 코어

VSS

VDD

VSS

VDDQ_ DDR

VSS

VDD

VSS

VDD 코어

VSS

VDD

VDD 코어

VDDQ_ DDR

DDR_ A13

DDR_ A2

DDR_ A9

DDR_ 리셋
N

DDR_BA2

DDR_ A3

DDR_ A0

DDR_ A7

DDR_BA0

DDR_ CSN

DDR_ ODT

VSS_ PLL

VDD_ PLL

PH11

VDD CPU

PC15-

VBAT OSC32 PI3

VSS

_밖으로

PC14-

VSS OSC32 PC13

_안에

VDD

PE2

피에프4

PH6

PI2

VDD CPU
VDD 코어
VSS
VDD

VSS

VDD 코어

VSS

VDD 코어

VSS

VDD

VDD 코어

VSS

VDD

VDD 코어

VDDQ_ DDR
VSS
VDDQ_ DDR
VDD 코어

VDDQ_ DDR

DDR_웬

DDR_ RASN

VSS

DDR_ A10

DDR_CASN

DDR_클럭

VDDQ_ DDR

DDR_ A12

DDR_클럭

DDR_ A15

DDR_ A11

DDR_ A14

DDR_ CKE

DDR_ A1

PA8

피에프7

PI1

PI0

VSS

DDR_DTO1

DDR_ATO

DDR_ A8

DDR_BA1

PG1

PG11

PH3

VDD

VSS

VDD

VDD 코어

VSS

VDD

VDD 코어

VSS

VDDQ_ DDR

DDR_ A4

DDR_ ZQ

DDR_ A6

VSS

PE6

PH0OSC_IN

PA13

VSS

DDR_ VREF

DDR_DQ10

DDR_DQ8

VSS

PH1OSC_ 아웃

VSS_ 아나

VSS

VDD

VDDA VSSA

PA6

VSS

VDD 코어

VSS

VDD VDDQ_ 코어 DDR

VSS

전원 켜짐

DDR_DQ13

DDR_DQ9

PD7

VDD_아나

PG2

PA7

VREF-

뉴저지 TRST

VDDA1 V1_ 등록

VSS

PWR_ DDR_ DDR_ LP DQS1P DQS1N

파워_

PG3

PG12 CPU_ PF13

PC0

PC3 VREF+ PB0

PA3

PE5

VDD

USB_RREF

PA14

VDD 3V3_ USBHS

VDDA1 V8_ 등록

VSS

바이패스 S_REG
1V8

PH5

DDR_DQ12

DDR_DQ11

DDR_DQM1

PA11

피에프14

PA0

PA2

PA5

피에프11

PC4

PB1

PC1

PG14

NRST

피에프15

USB_VSS_

PI6-

USB_

PI4-

VDD_

DM2 USBHS BOOT2 DP1 BOOT0 PLL2

PH4

DDR_DQ15

DDR_DQ14

VSS

PB11

PA1

피에프12

PA4

PC5

PG13

PC2

PDR_ 켜짐

USB_DP2

PI5-

USB_

BOOT1 DM1

VSS_ PLL2

PA10

PI7

VSS

위 그림은 패키지 상단을 보여줍니다. view.

MSv65068V5

DS13875 개정판 5

51/219
97

핀아웃, 핀 설명 및 대체 기능

STM32MP133C/F

표 6. 핀아웃 테이블에 사용된 범례/약어

이름

약어

정의

핀 이름 핀 유형
I/O 구조
참고사항 대체 기능 추가 기능

달리 지정하지 않는 한 재설정 중 및 재설정 후의 핀 기능은 실제 핀 이름과 동일합니다.

공급 핀

입력 전용 핀

출력 전용 핀

입출력

입력/출력 핀

아날로그 또는 특수 레벨 핀

FT(U/D/PD) 5V 허용 I/O(고정 풀업/풀다운/프로그래밍 가능 풀다운 포함)

DDR

DDR1.5, DDR1.35L, LPDDR1.2/LPDDR3 인터페이스용 3V, 2V 또는 3VI/O

아날로그 신호

뉴스

약한 풀업 저항이 있는 리셋 핀

_f(1) _a(2) _u(3) _h(4)

FT I/O 옵션 I2C FM+ 옵션 아날로그 옵션(I/O의 아날로그 부분에 대해 VDDA에서 제공) USB 옵션(I/O의 USB 부분에 대해 VDD3V3_USBxx에서 제공) 1.8V typ. VDD에 대한 고속 출력(SPI, SDMMC, QUADSPI, TRACE용)

_vh(5)

1.8V typ. VDD(ETH, SPI, SDMMC, QUADSPI, TRACE용)에 대한 매우 고속 옵션

참고사항에 별도로 지정하지 않는 한 모든 I/O는 재설정 중 및 재설정 후에 플로팅 입력으로 설정됩니다.

GPIOx_AFR 레지스터를 통해 선택된 기능

주변 장치 레지스터를 통해 직접 선택/활성화되는 기능

1. 표 7의 관련 I/O 구조는 다음과 같습니다. FT_f, FT_fh, FT_fvh 2. 표 7의 관련 I/O 구조는 다음과 같습니다. FT_a, FT_ha, FT_vha 3. 표 7의 관련 I/O 구조는 다음과 같습니다. FT_u 4. 표 7의 관련 I/O 구조는 다음과 같습니다. FT_h, FT_fh, FT_fvh, FT_vh, FT_ha, FT_vha 5. 표 7의 관련 I/O 구조는 다음과 같습니다. FT_vh, FT_vha, FT_fvh

52/219

DS13875 개정판 5

STM32MP133C/F

핀아웃, 핀 설명 및 대체 기능

핀 번호

표 7. STM32MP133C/F 볼 정의

공의 기능

핀 이름(기능 후)
초기화)

대체 기능

추가 기능

LFBGA289 TFBGA289 TFBGA320
핀 타입 I/O 구조
노트

K10 F6 U14 A2 D2 A2 A1 A1 T5 M6 F3 U7
D4 E4 B2
B2 D1 B3 B1 G6 C2
C3 E2 C3 F6 D4 E7 E4 E1 B1
C2 G7 D3
C1 G3 C1

VDDCORE S

–

PA9

I/O FT_h

VSS VDD

–

PE11

I/O FT_vh

피에프5

I/O FT_h

PD3

I/O FT_f

PE14

I/O FT_h

VDDCPU

–

PD0

입출력 FT

PH12

I/O FT_fh

PB6

I/O FT_h

–

TIM1_CH2, I2C3_SMBA,

–

DFSDM1_DATIN0, USART1_TX, UART4_TX,

FMC_NWAIT(부팅)

–

TIM1_CH2,

USART2_CTS/USART2_NSS,

SAI1_D2,

–

SPI4_MOSI/I2S4_SDO, SAI1_FS_A, USART6_CK,

ETH2_MII_TX_ER,

ETH1_MII_TX_ER,

FMC_D8(부팅)/FMC_AD8

–

TRACED12, DFSDM1_CKIN0, I2C1_SMBA, FMC_A5

TIM2_CH1,

–

USART2_CTS/USART2_NSS, DFSDM1_CKOUT, I2C1_SDA,

SAI1_D3, FMC_CLK

TIM1_BKIN, SAI1_D4,

UART8_RTS/UART8_DE,

–

QUADSPI_BK1_NCS,

QUADSPI_BK2_IO2,

FMC_D11(부팅)/FMC_AD11

–

SAI1_MCLK_A, SAI1_CK1,

–

FDCAN1_RX,

FMC_D2(부팅)/FMC_AD2

USART2_TX, TIM5_CH3,

DFSDM1_CKIN1, I2C3_SCL,

–

SPI5_MOSI, SAI1_SCK_A, QUADSPI_BK2_IO2,

SAI1_CK2, ETH1_MII_CRS,

FMC_A6

추적6, TIM16_CH1N,

TIM4_CH1, TIM8_CH1,

–

USART1_TX, SAI1_CK2, QUADSPI_BK1_NCS,

ETH2_MDIO, FMC_NE3,

HDP6

–
–
–
TAMP_IN6 –
–
–

DS13875 개정판 5

53/219
97

핀아웃, 핀 설명 및 대체 기능

STM32MP133C/F

핀 번호

표 7. STM32MP133C/F 볼 정의(계속)

공의 기능

핀 이름(기능 후)
초기화)

대체 기능

추가 기능

LFBGA289 TFBGA289 TFBGA320
핀 타입 I/O 구조
노트

A17 A17 T17 M7 – J13 D2 G9 D2 F5 F1 E3 D1 G4 D1
E3 F2 F4 F8 D6 E10 F4 G2 E2 C8 B8 T21 E2 G1 F3
E1 G5 F2 G5 H3 F1 M8 – M5

VSS VDD PD6 PH8 PB8
PA12 VDDCPU
PH2 VSS PD11
PG9 PF8 VDD

–

입출력 FT

I/O FT_fh

I/O FT_f

I/O FT_h

–

I/O FT_h

–

I/O FT_h

I/O FT_f

I/O FT_h

–

TIM16_CH1N, SAI1_D1, SAI1_SD_A, UART4_TX(부팅)

추적9, TIM5_ETR,

–

USART2_RX, I2C3_SDA,

FMC_A8, HDP2

TIM16_CH1, TIM4_CH3,

I2C1_SCL, I2C3_SCL,

–

DFSDM1_DATIN1,

UART4_RX, SAI1_D1,

FMC_D13(부팅)/FMC_AD13

TIM1_ETR, SAI2_MCLK_A,

USART1_RTS/USART1_DE,

–

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV, FMC_A7

–

LPTIM1_IN2, UART7_TX,

QUADSPI_BK2_IO0(부팅),

–

ETH2_MII_CRS,

ETH1_MII_CRS, FMC_NE4,

ETH2_RGMII_CLK125

–

LPTIM2_IN2, I2C4_SMBA,

USART3_CTS/USART3_NSS,

SPDIFRX_IN0,

–

QUADSPI_BK1_IO2,

ETH2_RGMII_CLK125,

FMC_CLE(부팅)/FMC_A16,

UART7_RX

DBTRGO, I2C2_SDA,

–

USART6_RX, SPDIFRX_IN3, FDCAN1_RX, FMC_NE2,

FMC_NCE(부팅)

TIM16_CH1N, TIM4_CH3,

–

TIM8_CH3, SAI1_SCK_B, USART6_TX, TIM13_CH1,

QUADSPI_BK1_IO0(부팅)

–

–
–
WKUP1
–

54/219

DS13875 개정판 5

STM32MP133C/F

핀아웃, 핀 설명 및 대체 기능

핀 번호

표 7. STM32MP133C/F 볼 정의(계속)

공의 기능

핀 이름(기능 후)
초기화)

대체 기능

추가 기능

LFBGA289 TFBGA289 TFBGA320
핀 타입 I/O 구조
노트

F3 J3 H5
F9 D8 G5 F2 H1 G3 G4 G8 H4
F1 H2 G2 D3 B14 U5 G3 K2 H3 H8 F10 G2 L1 G1 D12 C5 U6 M9 K4 N7 G1 H9 J5

PG8

I/O FT_h

VDDCPU PG5

–

I/O FT_h

PG15

I/O FT_h

PG10

I/O FT_h

VSS

–

피에프10

I/O FT_h

VDDCORE S

–

피에프6

I/O FT_vh

VSS VDD

–

피에프9

I/O FT_h

TIM2_CH1, TIM8_ETR,

SPI5_MISO, SAI1_MCLK_B,

USART3_RTS/USART3_DE,

–

SPDIFRX_IN2,

QUADSPI_BK2_IO2,

QUADSPI_BK1_IO3,

FMC_NE2, ETH2_CLK

–

TIM17_CH1, ETH2_MDC, FMC_A15

USART6_CTS/USART6_NSS,

–

UART7_CTS, QUADSPI_BK1_IO1,

ETH2_PHY_INTN

SPI5_SCK, SAI1_SD_B,

–

UART8_CTS, FDCAN1_TX, QUADSPI_BK2_IO1(부팅),

FMC_NE3

–

TIM16_BKIN, SAI1_D3, TIM8_BKIN, SPI5_NSS, – USART6_RTS/USART6_DE, UART7_RTS/UART7_DE,
QUADSPI_CLK(부팅)

–

TIM16_CH1, SPI5_NSS,

UART7_RX(부팅),

–

QUADSPI_BK1_IO2, ETH2_MII_TX_EN/ETH2_

RGMII_TX_CTL/ETH2_RMII_

TX_EN

–

TIM17_CH1N, TIM1_CH1,

DFSDM1_CKIN3, SAI1_D4,

–

UART7_CTS, UART8_RX, TIM14_CH1,

QUADSPI_BK1_IO1(부팅),

QUADSPI_BK2_IO3, FMC_A9

TAMP_IN4
–
TAMP_IN1 –

DS13875 개정판 5

55/219
97

핀아웃, 핀 설명 및 대체 기능

STM32MP133C/F

핀 번호

표 7. STM32MP133C/F 볼 정의(계속)

공의 기능

핀 이름(기능 후)
초기화)

대체 기능

추가 기능

LFBGA289 TFBGA289 TFBGA320
핀 타입 I/O 구조
노트

H5 K1 H2 H6 E5 G7 H4 K3 J3 E5 D13 U11 H3 L3 J1
H1 H7 K3
J1 N1 J2 J5 J1 K2 J4 J2 K1 H2 H8 L4 K4 M3 M3

PE4 VDDCPU
PB2 VSS PH7
PH11
PD13 VDD_PLL VSS_PLL
PI3 PC13

I/O FT_h

–

I/O FT_h

–

I/O FT_fh

I/O FT_h

–

입출력 FT

SPI5_MISO, SAI1_D2,

DFSDM1_DATIN3,

TIM15_CH1N, I2S_CKIN,

–

SAI1_FS_A, UART7_RTS/UART7_DE,

–

UART8_TX,

QUADSPI_BK2_NCS,

FMC_NCE2, FMC_A25

–

RTC_OUT2, SAI1_D1,

I2S_CKIN, SAI1_SD_A,

–

UART4_RX,

QUADSPI_BK1_NCS(부팅),

ETH2_MDIO, FMC_A6

TAMP_IN7

–

SAI2_FS_B, I2C3_SDA,

SPI5_SCK,

–

QUADSPI_BK2_IO3, ETH2_MII_TX_CLK,

–

ETH1_MII_TX_CLK,

QUADSPI_BK1_IO3

SPI5_NSS, TIM5_CH2,

SAI2_SD_A,

SPI2_NSS/I2S2_WS,

–

I2C4_SCL, USART6_RX, QUADSPI_BK2_IO0,

–

ETH2_MII_RX_CLK/ETH2_

RGMII_RX_CLK/ETH2_RMII_

REF_CLK, FMC_A12

LPTIM2_ETR, TIM4_CH2,

TIM8_CH2, SAI1_CK1,

–

SAI1_MCLK_A, USART1_RX, QUADSPI_BK1_IO3,

–

QUADSPI_BK2_IO2,

FMC_A18

–

(1)

SPDIFRX_IN3,

TAMP_IN4/TAMP_

ETH1_MII_RX_ER

아웃5, WKUP2

RTC_OUT1/RTC_TS/

(1)

–

RTC_LSCO, TAMP_IN1/TAMP_

아웃2, WKUP3

56/219

DS13875 개정판 5

STM32MP133C/F

핀아웃, 핀 설명 및 대체 기능

핀 번호

표 7. STM32MP133C/F 볼 정의(계속)

공의 기능

핀 이름(기능 후)
초기화)

대체 기능

추가 기능

LFBGA289 TFBGA289 TFBGA320
핀 타입 I/O 구조
노트

제이3제이4엔5

PI2

입출력 FT

(1)

SPDIFRX_IN2

TAMP_IN3/TAMP_ OUT4, WKUP5

K5 N4 P4

PI1

입출력 FT

(1)

SPDIFRX_IN1

RTC_OUT2/RTC_LSCO,
TAMP_IN2/TAMP_ OUT3, WKUP4

F13 L2 U13

VSS

–

제이2제이5엘2

VBAT

–

L4 N3 P5

PI0

입출력 FT

(1)

SPDIFRX_IN0

TAMP_IN8/TAMP_ 아웃1

K2 M2

PC15OSC32_아웃

입출력

(1)

–

OSC32_OUT

F15 N2 U16

VSS

–

K1 M1 M2

PC14OSC32_IN

입출력

(1)

–

OSC32_IN

G7 E3 V16

VSS

–

H9 K6 N15 VDDCORE S

–

M10 M4 N9

VDD

–

G8 E6 W16

VSS

–

USART2_RX,

L2 P3 N2

피에프4

I/O FT_h

–

ETH2_MII_RXD0/ETH2_ RGMII_RXD0/ETH2_RMII_

–

RXD0, FMC_A4

MCO1, SAI2_MCLK_A,

TIM8_BKIN2, I2C4_SDA,

SPI5_MISO, SAI2_CK1,

M2 J8 P2

PA8

I/O FT_fh –

USART1_CK, SPI2_MOSI/I2S2_SDO,

–

OTG_HS_SOF,

ETH2_MII_RXD3/ETH2_

RGMII_RXD3, FMC_A21

TRACECLK, TIM2_ETR,

I2C4_SCL, SPI5_MOSI,

SAI1_FS_B,

엘1 티1 엔1

PE2

I/O FT_fh

–

USART6_RTS/USART6_DE, SPDIFRX_IN1,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, FMC_A23

DS13875 개정판 5

57/219
97

핀아웃, 핀 설명 및 대체 기능

STM32MP133C/F

핀 번호

표 7. STM32MP133C/F 볼 정의(계속)

공의 기능

핀 이름(기능 후)
초기화)

대체 기능

추가 기능

LFBGA289 TFBGA289 TFBGA320
핀 타입 I/O 구조
노트

M1 J7 P3

피에프7

I/O FT_vh –

엠3 R1 R2

PG11

I/O FT_vh –

L3 J6 N3

PH6

I/O FT_fh –

N2 P4 R1

PG1

I/O FT_vh –

M11 – N12

VDD

–

N1 R2 T2

PE6

I/O FT_vh –

P1 P1 T3 PH0-OSC_IN I/O FT

–

G9 U1 N11

VSS

–

P2 P2 U2 PH1-OSC_OUT I/O FT

–

R2 T2 R3

PH3

I/O FT_fh –

M5 L5 U3 VSS_ANA S

–

TIM17_CH1, UART7_TX(부팅),
UART4_CTS, ETH1_RGMII_CLK125, ETH2_MII_TXD0/ETH2_ RGMII_TXD0/ETH2_RMII_
TXD0, FMC_A18
SAI2_D3, I2S2_MCK, USART3_TX, UART4_TX, ETH2_MII_TXD1/ETH2_ RGMII_TXD1/ETH2_RMII_
TXD1, FMC_A24
TIM12_CH1, USART2_CK, I2C5_SDA,
SPI2_SCK/I2S2_CK, QUADSPI_BK1_IO2,
ETH1_PHY_INTN, ETH1_MII_RX_ER, ETH2_MII_RXD2/ETH2_
RGMII_RXD2, QUADSPI_BK1_NCS
LPTIM1_ETR, TIM4_ETR, SAI2_FS_A, I2C2_SMBA,
SPI2_MISO/I2S2_SDI, SAI2_D2, FDCAN2_TX, ETH2_MII_TXD2/ETH2_ RGMII_TXD2, FMC_NBL0
–
MCO2, TIM1_BKIN2, SAI2_SCK_B, TIM15_CH2, I2C3_SMBA, SAI1_SCK_B, UART4_RTS/UART4_DE,
ETH2_MII_TXD3/ETH2_ RGMII_TXD3, FMC_A22
–
–
–
I2C3_SCL, SPI5_MOSI, QUADSPI_BK2_IO1, ETH1_MII_COL, ETH2_MII_COL, QUADSPI_BK1_IO0
–

–
–
–
OSC_IN OSC_OUT –

58/219

DS13875 개정판 5

STM32MP133C/F

핀아웃, 핀 설명 및 대체 기능

핀 번호

표 7. STM32MP133C/F 볼 정의(계속)

공의 기능

핀 이름(기능 후)
초기화)

대체 기능

추가 기능

LFBGA289 TFBGA289 TFBGA320
핀 타입 I/O 구조
노트

엘5 유2 워1

PG3

I/O FT_fvh –

TIM8_BKIN2, I2C2_SDA, SAI2_SD_B, FDCAN2_RX, ETH2_RGMII_GTX_CLK,
ETH1_MDIO, FMC_A13

M4 L4 V2 VDD_ANA S

–

R1 U3 V3

PG2

입출력 FT

–

MCO2, TIM8_BKIN, SAI2_MCLK_B, ETH1_MDC

T1 L6 W2

PG12

입출력 FT

LPTIM1_IN1, SAI2_SCK_A,

SAI2_CK2,

USART6_RTS/USART6_DE,

USART3_CTS,

–

ETH2_PHY_INTN,

ETH1_PHY_INTN,

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV

F7 P6 R5

VDD

–

G10 E8 T1

VSS

–

N3 R3 V1

MCO1, USART2_CK,

I2C2_SCL, I2C3_SDA,

SPDIFRX_IN0,

PD7

I/O FT_fh

–

ETH1_MII_RX_CLK/ETH1_RGMII_RX_CLK/ETH1_RMII_

참조_클럭,

QUADSPI_BK1_IO2,

FMC_NE1

P3 K7 T4

PA13

입출력 FT

–

DBTRGO, DBTRGI, MCO1, UART4_TX

R3 R4 W3 PWR_CPU_ON FT

–

T2 N5 Y1

PA11

I/O FT_f

TIM1_CH4, I2C5_SCL,

SPI2_NSS/I2S2_WS,

USART1_CTS/USART1_NSS,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, ETH1_CLK,

ETH2_CLK

N5 M6 AA2

PB11

TIM2_CH4, LPTIM1_OUT,

I2C5_SMBA, USART3_RX,

I/O FT_vh –

ETH1_MII_TX_EN/ETH1_

RGMII_TX_CTL/ETH1_RMII_

TX_EN

–
–
–
부팅 실패 –
–

DS13875 개정판 5

59/219
97

핀아웃, 핀 설명 및 대체 기능

STM32MP133C/F

핀 번호

표 7. STM32MP133C/F 볼 정의(계속)

공의 기능

핀 이름(기능 후)
초기화)

대체 기능

추가 기능

LFBGA289 TFBGA289 TFBGA320
핀 타입 I/O 구조
노트

P4 U4

PF14(JTCK/SW 클록)

입출력

(2)

U3 L7 Y3

PA0

I/O FT_a –

JTCK/SWCLK
TIM2_CH1, TIM5_CH1, TIM8_ETR, TIM15_BKIN, SAI1_SD_B, UART5_TX,
ETH1_MII_CRS, ETH2_MII_CRS

N6 T3 W4

피에프13

TIM2_ETR, SAI1_MCLK_B,

I/O FT_a –

DFSDM1_DATIN3,

USART2_TX, UART5_RX

G11 E10 P7

F10 –

–

R4 K8 AA3

P5 R5 Y4 U4 M7 Y5

VSS VDD PA1
PA2
PA5

–

I/O FT_a

I/O FT_a I/O FT_a

–

TIM2_CH2, TIM5_CH2, LPTIM3_OUT, TIM15_CH1N,
DFSDM1_CKIN0, – USART2_RTS/USART2_DE,
ETH1_MII_RX_CLK/ETH1_RGMII_RX_CLK/ETH1_RMII_
REF_CLK

TIM2_CH3, TIM5_CH3, – LPTIM4_OUT, TIM15_CH1,
USART2_TX, ETH1_MDIO

TIM2_CH1/TIM2_ETR,

USART2_CK, TIM8_CH1N,

–

SAI1_D1, SPI1_NSS/I2S1_WS,

SAI1_SD_A, ETH1_PPS_OUT,

ETH2_PPS_아웃

티3 티4 5위

SAI1_SCK_A, SAI1_CK2,

PC0

I/O FT_ha –

I2S1_MCK, SPI1_MOSI/I2S1_SDO,

USART1_TX

T4 J9 AA4
R6 U6 W7 P7 U5 U8 P6 T6 V8

피에프12

I/O FT_vha –

VREF+

–

VDDA

–

VREF-

–

SPI1_NSS/I2S1_WS, SAI1_SD_A, UART4_TX,
ETH1_MII_TX_ER, ETH1_RGMII_CLK125
–
–
–

–
ADC1_INP7, ADC1_INN3, ADC2_INP7, ADC2_INN3 ADC1_INP11, ADC1_INN10, ADC2_INP11, ADC2_INN10
–
ADC1_INP3, ADC2_INP3
ADC1_INP1, ADC2_INP1
ADC1_INP2
ADC1_INP0, ADC1_INN1, ADC2_INP0, ADC2_INN1, TAMP_IN3
ADC1_INP6, ADC1_INN2
–

60/219

DS13875 개정판 5

STM3

문서 / 리소스

STMicroelectronics STM32MP133C F 32비트 Arm Cortex-A7 1GHz MPU [PDF 파일] 사용자 가이드
STM32MP133C F 32비트 Arm Cortex-A7 1GHz MPU, STM32MP133C, F 32비트 Arm Cortex-A7 1GHz MPU, Arm Cortex-A7 1GHz MPU, 1GHz, MPU

참고문헌

사용자 설명서

STMicroelectronics STM32MP133C F 32비트 Arm Cortex-A7 1GHz MPU

명세서

Arm Cortex-A7 서브시스템

기억들

DDR 컨트롤러

자주 묻는 질문

문서 / 리소스

참고문헌

댓글을 남겨주세요

답변 취소