STMicroelectronics STM32MP133C F 32-bis Arm Cortex-A7 1GHz MPU Gebruikersgids

Inhoud wegsteek

1 STMicroelectronics STM32MP133C F 32-bis Arm Cortex-A7 1GHz MPU

2 Spesifikasies

3 Arm Cortex-A7 Substelsel

4 Herinneringe

5 DDR beheerder

6 Gereelde vrae

7 Dokumente / Hulpbronne

7.1 Verwysings

8 Verwante plasings

STMicroelectronics STM32MP133C F 32-bis Arm Cortex-A7 1GHz MPU

Spesifikasies

Kern: Arm Cortex-A7
Geheue: Eksterne SDRAM, Ingeboude SRAM

Databus: 16-bis parallelle koppelvlak
Sekuriteit/Veiligheid: Herstel en kragbestuur, LPLV-Stop2, Standby

Pakket: LFBGA, TFBGA met min. steek 0.5 mm
Klokbestuur

Algemene doelinvoer/uitvoere
Interconnect Matrix

4 DMA-beheerders
Kommunikasie-randapparatuur: Tot 29

Analoog randapparatuur: 6
Timers: Tot 24, Waghonde: 2

Hardewareversnelling
Ontfoutmodus

Sekerings: 3072-bis insluitend unieke ID en HUK vir AES 256-sleutels
ECOPACK2-voldoenbaar

Arm Cortex-A7 Substelsel

Die Arm Cortex-A7 substelsel van die STM32MP133C/F bied…

Herinneringe

Die toestel sluit eksterne SDRAM en ingeboude SRAM vir databerging in…

DDR beheerder

Die DDR3/DDR3L/LPDDR2/LPDDR3-beheerder bestuur geheuetoegang…

Kragtoevoerbestuur
Die kragtoevoerskema en toesighouer verseker stabiele kraglewering…

Klokbestuur
Die RCC hanteer klokverspreiding en konfigurasies…

Algemene doelinvoer/uitvoere (GPIO's)
Die GPIO's bied koppelvlakvermoëns vir eksterne toestelle ...

TrustZone-beskermingsbeheerder
Die ETZPC verbeter stelselsekuriteit deur toegangsregte te bestuur ...

Bus-Interkonneksie Matriks
Die matriks vergemaklik data-oordrag tussen verskillende modules…

Gereelde vrae

V: Wat is die maksimum aantal kommunikasie-randapparatuur wat ondersteun word?
A: Die STM32MP133C/F ondersteun tot 29 kommunikasie-randapparatuur.

V: Hoeveel analoog randapparatuur is beskikbaar?
A: Die toestel bied 6 analoog randapparatuur vir verskeie analoog funksies.

View Fullscreen

STM32MP133C STM32MP133F

Arm® Cortex®-A7 tot 1 GHz, 2×ETH, 2×CAN FD, 2×ADC, 24 timers, oudio, kripto en gevorderde sekuriteit
Datablad – produksiedata

Kenmerke
Sluit ST state-of-the-art gepatenteerde tegnologie in
Kern
· 32-bis Arm® Cortex®-A7 L1 32-Kbyte I / 32-Kbyte D 128-Kbyte verenigde vlak 2-kasgeheue Arm® NEONTM en Arm® TrustZone®

Herinneringe
· Eksterne DDR-geheue tot 1 Gbyte tot LPDDR2/LPDDR3-1066 16-bis tot DDR3/DDR3L-1066 16-bis
· 168 Kbyte interne SRAM: 128 Kbyte AXI SYSRAM + 32 Kbyte AHB SRAM en 8 Kbyte SRAM in die rugsteundomein
· Dubbele Quad-SPI geheue-koppelvlak · Buigsame eksterne geheuebeheerder met tot
16-bis databus: parallelle koppelvlak om eksterne IC's en SLC NAND-geheue met tot 8-bis ECC te verbind
Sekuriteit/veiligheid
· Veilige opstart, TrustZone®-randapparatuur, 12 xtamppenne insluitend 5 x aktiewe tampers
· Temperatuur, voltage, frekwensie en 32 kHz monitering
Herstel en kragbestuur
· 1.71 V tot 3.6 VI/Os-toevoer (5 V-tolerante I/Os) · POR, PDR, PVD en BOR · Ingeboude LDO's (USB 1.8 V, 1.1 V) · Rugsteunreguleerder (~0.9 V) · Interne temperatuursensors · Lae-kragmodusse: Slaap, Stop, LPLV-Stop,
LPLV-Stop2 en Standby

LFBGA

TFBGA

LFBGA289 (14 × 14 mm) Steekafstand 0.8 mm

TFBGA289 (9 × 9 mm) TFBGA320 (11 × 11 mm)
min. steek 0.5 mm

· DDR-behoud in bystandmodus · Kontroles vir PMIC-metgeselskyfie

Klokbestuur
· Interne ossillators: 64 MHz HSI-ossillator, 4 MHz CSI-ossillator, 32 kHz LSI-ossillator
· Eksterne ossillators: 8-48 MHz HSE-ossillator, 32.768 kHz LSE-ossillator
· 4 × PLL's met fraksionele modus

Algemene insette/uitsette
· Tot 135 veilige I/O-poorte met onderbrekingsvermoë
· Tot 6 wekdienste

Interkonneksiematriks
· 2 busmatrikse 64-bis Arm® AMBA® AXI-interkonneksie, tot 266 MHz 32-bis Arm® AMBA® AHB-interkonneksie, tot 209 MHz

4 DMA-beheerders om die SVE te ontlaai
· 56 fisiese kanale in totaal
· 1 x hoëspoed algemene doel meester direkte geheuetoegangbeheerder (MDMA)
· 3 × dubbelpoort-DMA's met FIFO- en versoekroeteervermoëns vir optimale randapparatuurbestuur

September 2024
Dit is inligting oor 'n produk in volle produksie.

DS13875 Rev 5

1/219
www.st.com

STM32MP133C/F

Tot 29 kommunikasie randapparatuur
· 5 × I2C FM+ (1 Mbit/s, SMBus/PMBusTM) · 4 x UART + 4 x USART (12.5 Mbit/s,
ISO7816-koppelvlak, LIN, IrDA, SPI) · 5 × SPI (50 Mbit/s, insluitend 4 met volle dupleks
I2S-klankklasakkuraatheid via interne klank-PLL of eksterne klok)(+2 QUADSPI + 4 met USART) · 2 × SAI (stereo-klank: I2S, PDM, SPDIF Tx) · SPDIF Rx met 4 insette · 2 × SDMMC tot 8 bisse (SD/e·MMCTM/SDIO) · 2 × CAN-beheerders wat CAN FD-protokol ondersteun · 2 × USB 2.0 hoëspoed-gasheer of 1 × USB 2.0 hoëspoed-gasheer

+ 1 × USB 2.0 hoëspoed-OTG gelyktydig · 2 x Ethernet MAC/GMAC IEEE 1588v2 hardeware, MII/RMII/RGMII
6 analoog randapparatuur
· 2 × ADC's met 'n maksimum resolusie van 12 bis tot 5 Msps
· 1 x temperatuursensor · 1 x digitale filter vir sigma-delta modulator
(DFSDM) met 4 kanale en 2 filters · Interne of eksterne ADC-verwysing VREF+
Tot 24 timers en 2 waghonde
· 2 × 32-bis-tydtellers met tot 4 IC/OC/PWM- of polsteller- en kwadratuur- (inkrementele) kodeerder-invoere
· 2 × 16-bis gevorderde tydtellers · 10 × 16-bis algemene doeltydtellers (insluitend
2 basiese tydtellers sonder PWM) · 5 × 16-bis lae-krag tydtellers · Veilige RTC met sub-sekonde akkuraatheid en
hardewarekalender · 4 Cortex®-A7 stelseltydtellers (veilig,
nie-veilige, virtuele, hipervisor) · 2 × onafhanklike waghonde
Hardeware versnelling
· AES 128, 192, 256 DES/TDES

2 (onafhanklik, onafhanklik veilig) 5 (2 veiligbaar) 4 5 (3 veiligbaar)
4 + 4 (insluitend 2 beveiligbare USART), sommige kan 'n opstartbron wees
2 (tot 4 oudiokanale), met I2S meester/slaaf, PCM-invoer, SPDIF-TX 2 poorte
Ingeboude HSPHY met BCD Ingeboude HS PHY met BCD (beveiligbaar), kan 'n opstartbron wees
2 × HS gedeel tussen gasheer en OTG 4 insette

2 (1 × TTCAN), klokkalibrasie, 10 Kbyte gedeelde buffer 2 (8 + 8 bisse) (beveiligbaar), e·MMC of SD kan 'n opstartbron wees 2 opsionele onafhanklike kragbronne vir SD-kaartkoppelvlakke
1 (dubbel-kwadraat) (beveiligbaar), kan 'n opstartbron wees

–
–
Boot
–
Boot
Stewelstewel
(1)

Parallelle adres/data 8/16-bis FMC Parallelle AD-mux 8/16-bis
NAND 8/16-bis 10/100M/Gigabit Ethernet DMA Kriptografie
Hash Ware ewekansige getalgenerator Sekerings (eenmalige programmeerbare)

4 × CS, tot 4 × 64 Mbyte
Ja, 2× CS, SLC, BCH4/8, kan 'n selflaaibron 2 x wees (MII, RMI, RGMII) met PTP en EEE (beveiligbaar)
3 instansies (1 veilig), 33-kanaal MDMA PKA (met DPA-beskerming), DES, TDES, AES (met DPA-beskerming)
(alles beveiligbaar) SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3, HMAC
(beveiligbaar) True-RNG (beveiligbaar) 3072 effektiewe bisse (beveilig, 1280 bisse beskikbaar vir die gebruiker)

–
Stewel –
–

16/219

DS13875 Rev 5

STM32MP133C/F

Beskrywing

Tabel 1. STM32MP133C/F-kenmerke en perifere tellings (vervolg)

STM32MP133CAE STM32MP133FAE STM32MP133CAG STM32MP133FAG STM32MP133CAF STM32MP133FAF Diverse

Kenmerke

LFBGA289

TFBGA289

TFBGA320

GPIO's met onderbreking (totale telling)

135(2)

Beveiligbare GPIO's Ontwakingspenne

Almal
6

Tamper penne (aktiewe tampeh)

12 (5)

DFSDM Tot 12-bis gesinchroniseerde ADC

4 invoerkanale met 2 filters

–

2(3) (tot 5 Msps op 12-bis elk) (beveiligbaar)

ADC1: 19 kanale insluitend 1x intern, 18 kanale beskikbaar vir

12-bis ADC-kanale in totaal (4)

gebruiker insluitend 8x differensiaal

–

ADC2: 18 kanale insluitend 6x intern, 12 kanale beskikbaar vir

gebruiker insluitend 6x differensiaal

Interne ADC VREF VREF+ invoerpen

1.65 V, 1.8 V, 2.048 V, 2.5 V of VREF+ invoer –
Ja

1. QUADSPI kan óf vanaf toegewyde GPIO's óf deur sommige FMC Nand8-opstart-GPIO's (PD4, PD1, PD5, PE9, PD11, PD15) te begin (sien Tabel 7: STM32MP133C/F-baldefinisies).
2. Hierdie totale GPIO-telling sluit vier J inTAG GPIO's en drie BOOT GPIO's met beperkte gebruik (kan bots met eksterne toestelverbinding tydens grensskandering of selflaai).
3. Wanneer beide ADC's gebruik word, moet die kernklok dieselfde wees vir beide ADC's en die ingebedde ADC-voorskalers kan nie gebruik word nie.
4. Daarbenewens is daar ook interne kanale: – ADC1 interne kanaal: VREFINT – ADC2 interne kanale: temperatuur, interne volumetage-verwysing, VDDCORE, VDDCPU, VDDQ_DDR, VBAT / 4.

DS13875 Rev 5

17/219
48

Beskrywing 18/219

STM32MP133C/F

Figuur 1. STM32MP133C/F blokdiagram

IC-voorrade

@VDDA

HSI

AXIM: Arm 64-bis AXI-interkonneksie (266 MHz) T

@VDDCPU

GIC

Cortex-A7 SVE 650/1000 MHz + MMU + FPU + NEONT

32 duisend dollar

32 XNUMX I$

CNT (tydteller) T

ETM

2561K2B8LK2B$L+2$SCU T
asinkronies

128 stukkies

CSI

LSI

Ontfoutingstydamp

kragopwekker TSGEN

DAP
(JTAG/SWD)

SYSRAM 128KB

ROM 128KB

2 x ETH MAC
10/100/1000 (geen GMII nie)

EIEU

BKPSRAM 8KB

RNG

HASH

16b PHY

DDRCTRL 58
LPDDR2/3, DDR3/3L

asinkronies

KRYP

SAES

DDRMCE T TZC T

DDRPHYC
T

DLY

8b QUADSPI (dubbel) T

16b

FMC

CRC

DLYBSD1

(SDMMC1 DLY-beheer)

DLYBSD2

(SDMMC2 DLY-beheer)

DLYBQS

(QUADSPI DLY-beheer)

FIFO FIFO

DLY DLY

14 8b SDMMC1 T 14 8b SDMMC2 T

PHY

USBH

(2xHS-gasheer)

PLLUSB

EIEU

PCA

EIEU

T MDMA 32 kanale

AXIMC TT

17 16b Spoorpoort

ETZPC

IWDG1

@VBAT

BSEC

OTP-sekerings

@VDDA

RTC / AWU

TAMP / Rugsteun regulasies T

@VBAT

LSE (32kHz XTAL)

Stelseltydsberekening STGENC

generasie

STGENR

USBPHYC
(USB 2 x PHY-beheer)
IWDG2

@VBAT

@VDDA

VREFBUF

16b LPTIM2

16b LPTIM3

16b LPTIM4

16b LPTIM5

BOOT-penne

SYSCFG

HDP

10 16b TIM1/PWM 10 16b TIM8/PWM

SAI1

SAI2

4-kanaals DFSDM

Buffer 10KB CCU

FDCAN1

FDCAN2

FIFO FIFO
APB2 (100 MHz)

8KB FIFO
APB5 (100MHz)

APB3 (100 MHz)

APB4

asinkrone AHB2APB

SRAM1 16KB T SRAM2 8KB T SRAM3 8KB T

AHB2APB

DMA1
8 strome
DMAMUX1
DMA2
8 strome

DMAMUX2

DMA3
8 strome

PMB (prosesmonitor)
DTS (digitale temperatuursensor)

Voltage reguleerders

@VDDA

Voorsieningstoesig

EIEU

2×2 Matriks
AHB2APB

64-bis AXI

64-bis AXI-meester

32 bis AHB 32 bis AHB meester

32-bis APB

T TrustZone-sekuriteitsbeskerming

AHB2APB

APB2 (100 MHz)

APB1 (100 MHz)
FIFO FIFO FIFO FIFO FIFO

MLAHB: Bewapen 32-bis multi-AHB-busmatriks (209 MHz)
APB6
FIFO FIFO FIFO FIFO

@VBAT
T
EIEU

HSE (XTAL)

PLL1/2/3/4

RCC

T PWR

EXTI

16-uitvoer

176

USBO

(OTG HS)

PHY

12b ADC1

12b ADC2

GPIOA

16b

GPIOB

16b

GPIOC

16b

GPIOD

16b

GPIOE

16b

GPIOF

16b

GPIOG 16b 16

GPIOH

16b

GPIOI

16b

AHB2APB

USART1

Slimkaart IrDA

USART2

Slimkaart IrDA

SPI4/I2S4

SPI5

I2C3/SMBUS

I2C4/SMBUS

I2C5/SMBUS

Filter Filter Filter

TIM12

16b

TIM13

16b

TIM14

16b

TIM15

16b

TIM16

16b

TIM17

16b

TYD2 TYD3 TYD4

32b

16b

TYD5 TYD6 TYD7

32b

16b

LPTIM1 16b

USART3

Slimkaart IrDA

UART4

UART5

UART7

UART8

Filter Filter

I2C1/SMBUS

I2C2/SMBUS

SPI2/I2S2

SPI3/I2S3

USART6

Slimkaart IrDA

SPI1/I2S1

FIFO FIFO

MSv67509V2

DS13875 Rev 5

STM32MP133C/F

Funksioneel verbyview

3.1
3.1.1
3.1.2

Arm Cortex-A7 substelsel
Kenmerke
· ARMv7-A-argitektuur · 32-Kbyte L1-instruksiekas · 32-Kbyte L1-datakas · 128-Kbyte vlak 2-kas · Arm + Thumb®-2-instruksiestel · Arm TrustZone-sekuriteitstegnologie · Arm NEON gevorderde SIMD · DSP- en SIMD-uitbreidings · VFPv4-dryfpunt · Hardeware-virtualiseringsondersteuning · Ingeboude spoormodule (ETM) · Geïntegreerde generiese onderbrekingsbeheerder (GIC) met 160 gedeelde randapparatuuronderbrekings · Geïntegreerde generiese tydteller (CNT)
verbyview
Die Cortex-A7-verwerker is 'n baie energie-doeltreffende toepassingsverwerker wat ontwerp is om ryk werkverrigting te bied in hoë-end draagbare toestelle, en ander lae-krag ingebedde en verbruikerstoepassings. Dit bied tot 20% meer enkeldraadwerkverrigting as die Cortex-A5 en bied soortgelyke werkverrigting as die Cortex-A9.
Die Cortex-A7 bevat al die kenmerke van die hoëprestasie-Cortex-A15- en CortexA17-verwerkers, insluitend virtualiseringsondersteuning in hardeware, NEON en 128-bis AMBA 4 AXI-buskoppelvlak.
Die Cortex-A7-verwerker bou voort op die energie-doeltreffende 8-stage-pyplyn van die Cortex-A5-verwerker. Dit trek ook voordeel uit 'n geïntegreerde L2-kas wat ontwerp is vir lae krag, met laer transaksie-latensies en verbeterde OS-ondersteuning vir kas-instandhouding. Boonop is daar verbeterde takvoorspelling en verbeterde geheuestelselprestasie, met 'n 64-bis laaibergingspad, 128-bis AMBA 4 AXI-busse en verhoogde TLB-grootte (256 inskrywings, teenoor 128 inskrywings vir Cortex-A9 en Cortex-A5), wat die prestasie vir groot werkladings soos verhoog. web blaai.
Duim-2-tegnologie
Lewer die piekprestasie van tradisionele Arm-kode terwyl dit ook 'n vermindering van tot 30% in geheuevereistes vir instruksieberging bied.
TrustZone-tegnologie
Verseker betroubare implementering van sekuriteitstoepassings, wat wissel van digitale regtebestuur tot elektroniese betaling. Breë ondersteuning van tegnologie- en bedryfsvennote.

DS13875 Rev 5

19/219
48

Funksioneel verbyview

STM32MP133C/F

NEON
NEON-tegnologie kan multimedia- en seinverwerkingsalgoritmes soos video-enkodering/dekodering, 2D/3D-grafika, speletjies, oudio- en spraakverwerking, beeldverwerking, telefonie en klanksintese versnel. Die Cortex-A7 bied 'n enjin wat beide die werkverrigting en funksionaliteit van die Cortex-A7-dryfpunteenheid (FPU) en 'n implementering van die NEON gevorderde SIMD-instruksiestel bied vir verdere versnelling van media- en seinverwerkingsfunksies. Die NEON brei die Cortex-A7-verwerker-FPU uit om 'n viervoudige MAC- en addisionele 64-bis- en 128-bis-registerstel te bied wat 'n ryk stel SIMD-bewerkings oor 8-, 16- en 32-bis-heelgetal- en 32-bis-dryfpuntdatahoeveelhede ondersteun.
Hardeware-virtualisering
Hoogs doeltreffende hardeware-ondersteuning vir databestuur en arbitrasie, waardeur verskeie sagteware-omgewings en hul toepassings gelyktydig toegang tot die stelselvermoëns kan verkry. Dit maak die realisering van robuuste toestelle moontlik, met virtuele omgewings wat goed van mekaar geïsoleer is.
Geoptimaliseerde L1-kasgeheue
Werkverrigting- en kragoptimaliseerde L1-kasgeheue kombineer minimale toegangsvertragingstegnieke om werkverrigting te maksimeer en kragverbruik te minimaliseer.
Geïntegreerde L2-kasbeheerder
Verskaf lae-latensie en hoë-bandwydte toegang tot gekaste geheue in hoë-frekwensie, of om die kragverbruik wat verband hou met toegang buite die skyfie te verminder.
Cortex-A7 drywende-punt-eenheid (FPU)
Die FPU bied hoëprestasie enkel- en dubbelpresisie-dryfpuntinstruksies wat versoenbaar is met die Arm VFPv4-argitektuur wat sagtewareversoenbaar is met vorige generasies Arm-dryfpunt-koverwerker.
Snoop-beheereenheid (SCU)
Die SCU is verantwoordelik vir die bestuur van die interkonneksie, arbitrasie, kommunikasie, kas-tot-kas en stelselgeheue-oordragte, kas-koherensie en ander vermoëns vir die verwerker.
Hierdie stelselkoherensie verminder ook sagtewarekompleksiteit betrokke by die handhawing van sagtewarekoherensie binne elke OS-drywer.
Generiese onderbrekingsbeheerder (GIC)
Deur die implementering van die gestandaardiseerde en ontwerpte onderbrekingsbeheerder, bied die GIC 'n ryk en buigsame benadering tot interverwerkerkommunikasie en die roetering en prioritisering van stelselonderbrekings.
Ondersteun tot 192 onafhanklike onderbrekings, onder sagtewarebeheer, hardeware geprioritiseer en tussen die bedryfstelsel en TrustZone sagtewarebestuurslaag gerouteer.
Hierdie roeteringsbuigsaamheid en die ondersteuning vir die virtualisering van onderbrekings in die bedryfstelsel, bied een van die belangrikste kenmerke wat nodig is om die vermoëns van 'n oplossing wat 'n hipervisor gebruik, te verbeter.

20/219

DS13875 Rev 5

STM32MP133C/F

Funksioneel verbyview

3.2
3.2.1
3.2.2

Herinneringe
Eksterne SDRAM
Die STM32MP133C/F-toestelle het 'n beheerder vir eksterne SDRAM ingebou wat die volgende ondersteun: · LPDDR2 of LPDDR3, 16-bis data, tot 1 Gbyte, tot 533 MHz klok · DDR3 of DDR3L, 16-bis data, tot 1 Gbyte, tot 533 MHz klok
Ingebedde SRAM
Alle toestelle beskik oor: · SYSRAM: 128 Kbytes (met programmeerbare grootte veilige sone) · AHB SRAM: 32 Kbytes (veiligbaar) · BKPSRAM (rugsteun SRAM): 8 Kbytes
Die inhoud van hierdie area word beskerm teen moontlike ongewenste skryftoegang en kan in Standby- of VBAT-modus behou word. BKPSRAM kan (in ETZPC) gedefinieer word as slegs toeganklik deur veilige sagteware.

3.3

DDR3/DDR3L/LPDDR2/LPDDR3-beheerder (DDRCTRL)

DDRCTRL gekombineer met DDRPHYC bied 'n volledige geheue-koppelvlakoplossing vir DDR-geheuesubstelsels. · Een 64-bis AMBA 4 AXI-poortkoppelvlak (XPI) · AXI-klok asynchroon met die beheerder · DDR-geheue-enjin (DDRMCE) met AES-128 DDR-skryf op die vlug
enkripsie/lees-dekripsie. · Ondersteunde standaarde:
JEDEC DDR3 SDRAM-spesifikasie, JESD79-3E vir DDR3/3L met 16-bis-koppelvlak
JEDEC LPDDR2 SDRAM-spesifikasie, JESD209-2E vir LPDDR2 met 16-bis-koppelvlak
JEDEC LPDDR3 SDRAM-spesifikasie, JESD209-3B vir LPDDR3 met 16-bis-koppelvlak
· Gevorderde skeduleerder en SDRAM-opdraggenerator · Programmeerbare volle datawydte (16-bis) of halwe datawydte (8-bis) · Gevorderde QoS-ondersteuning met drie verkeersklasse tydens lees en twee verkeersklasse tydens skryf · Opsies om uithongering van laer prioriteitsverkeer te vermy · Gegarandeerde koherensie vir skryf-na-lees (WAR) en lees-na-skryf (RAW) tydens lees
AXI-poorte · Programmeerbare ondersteuning vir barslengte-opsies (4, 8, 16) · Skryfkombinasie om toe te laat dat veelvuldige skrywes na dieselfde adres gekombineer word in 'n
enkel skryf · Enkel rang konfigurasie

DS13875 Rev 5

21/219
48

Funksioneel verbyview

STM32MP133C/F

· Ondersteuning van outomatiese SDRAM-afskakeling en -uitgang wat veroorsaak word deur 'n gebrek aan transaksie-aankoms vir programmeerbare tyd.
· Ondersteuning vir outomatiese klokstop (LPDDR2/3) in- en uitgang veroorsaak deur gebrek aan transaksie-aankoms
· Ondersteuning van outomatiese lae-kragmoduswerking veroorsaak deur gebrek aan transaksie-aankoms vir programmeerbare tyd via hardeware lae-krag-koppelvlak
· Programmeerbare blaaibeleid · Ondersteuning vir outomatiese of onder sagtewarebeheer selfverfrissende toegang en uitgang · Ondersteuning vir diep afskakeling toegang en uitgang onder sagtewarebeheer (LPDDR2 en
LPDDR3) · Ondersteuning van eksplisiete SDRAM-modusregisteropdaterings onder sagtewarebeheer · Buigsame adreskarteringslogika om toepassingspesifieke kartering van ry, kolom, moontlik te maak
bankbits · Gebruiker-kiesbare verversingsbeheeropsies · DDRPERFM-geassosieerde blok om te help met werkverrigtingmonitering en -afstemming
DDRCTRL en DDRPHYC kan (in ETZPC) gedefinieer word as slegs toeganklik deur veilige sagteware.
Die DDRMCE (DDR-geheue-enkripsie-enjin) hoofkenmerke word hieronder gelys: · AXI-stelselbusmeester/slaaf-koppelvlakke (64-bis) · Inlyn-enkripsie (vir skryfwerk) en dekripsie (vir leeswerk), gebaseer op ingebedde firewall
programmering · Twee enkripsiemodusse per streek (maksimum een streek): geen enkripsie (omseilmodus),
blokkodemodus · Begin en einde van streke gedefinieer met 64-Kbyte granulariteit · Standaardfiltering (streek 0): enige toegang toegestaan · Streektoegangsfiltering: geen
Ondersteunde blokkode: AES Ondersteunde kettingmodus · Blokmodus met AES-kode is versoenbaar met ECB-modus gespesifiseer in NIST FIPS-publikasie 197 gevorderde enkripsiestandaard (AES), met 'n geassosieerde sleutelafleidingsfunksie gebaseer op die Keccak-400-algoritme gepubliseer op https://keccak.team webwebwerf. · Een stel slegs-skryfbare en sluitbare hoofsleutelregisters · AHB-konfigurasiepoort, bevoorreg bewus

22/219

DS13875 Rev 5

STM32MP133C/F

Funksioneel verbyview

3.4

TrustZone-adresruimtebeheerder vir DDR (TZC)

TZC word gebruik om lees-/skryftoegang tot die DDR-beheerder te filter volgens TrustZone-regte en volgens nie-veilige meester (NSAID) op tot nege programmeerbare streke: · Konfigurasie word slegs deur vertroude sagteware ondersteun · Een filtereenheid · Nege streke:
Streek 0 is altyd geaktiveer en dek die hele adresreeks. Streke 1 tot 8 het programmeerbare basis-/eindadresse en kan toegeken word aan
enige een of albei filters. · Veilige en nie-veilige toegangsregte geprogrammeer per streek · Nie-veilige toegange gefiltreer volgens NSAID · Streke wat deur dieselfde filter beheer word, mag nie oorvleuel nie · Mislukte modusse met foute en/of onderbrekings · Aanvaardingskapasiteit = 256 · Hekwagterlogika om elke filter te aktiveer en te deaktiveer · Spekulatiewe toegange

DS13875 Rev 5

23/219
48

Funksioneel verbyview

STM32MP133C/F

3.5

Selflaaimodusse

By opstart word die opstartbron wat deur die interne opstart-ROM gebruik word, gekies deur die BOOT-pen en OTP-grepe.

Tabel 2. Opstartmodusse

BOOT2 BOOT1 BOOT0 Aanvanklike opstartmodus

Kommentaar

Wag vir inkomende verbinding op:

UART en USB(1)

USART3/6 en UART4/5/7/8 op standaardpenne

USB-hoëspoedtoestel op OTG_HS_DP/DM-penne(2)

1 Seriële NOR-flits (3) Seriële NOR-flits op QUADSPI (5)

e·MMC(3)

e·MMC op SDMMC2 (standaard)(5)(6)

NAND-flits (3)

SLC NAND-flits op FMC

Ontwikkeling-opstart (geen flashgeheue-opstart nie)

Gebruik om ontfoutingstoegang te kry sonder om vanaf flitsgeheue te begin (4).

SD-kaart (3)

SD-kaart op SDMMC1 (standaard)(5)(6)

Wag vir inkomende verbinding op:

0 UART en USB(1)(3) USART3/6 en UART4/5/7/8 op standaardpenne

USB-hoëspoedtoestel op OTG_HS_DP/DM-penne(2)

1 Seriële NAND-flits (3) Seriële NAND-flits op QUADSPI (5)

1. Kan gedeaktiveer word deur OTP-instellings. 2. USB vereis HSE-klok/kristal (sien AN5474 vir ondersteunde frekwensies met en sonder OTP-instellings). 3. Opstartbron kan verander word deur OTP-instellings (bv.amp(le aanvanklike opstart op SD-kaart, dan e·MMC met OTP-instellings). 4. Cortex®-A7-kern in oneindige lus-wisseling PA13. 5. Standaardpenne kan deur OTP verander word. 6. Alternatiewelik kan 'n ander SDMMC-koppelvlak as hierdie standaard deur OTP gekies word.

Alhoewel lae-vlak-opstart met behulp van interne klokke gedoen word, vereis ST-verskafde sagtewarepakkette sowel as groot eksterne koppelvlakke soos DDR, USB (maar nie beperk tot nie) dat 'n kristal of 'n eksterne ossillator op HSE-penne gekoppel word.
Sien RM0475 “STM32MP13xx gevorderde Arm®-gebaseerde 32-bis MPU's” of AN5474 “Aan die gang kom met STM32MP13xx-lynhardeware-ontwikkeling” vir beperkings en aanbevelings rakende HSE-penverbinding en ondersteunde frekwensies.

24/219

DS13875 Rev 5

STM32MP133C/F

Funksioneel verbyview

3.6

Bestuur van kragtoevoer

3.6.1
Waarskuwing:

Kragtoevoer skema
· VDD is die hooftoevoer vir I/O's en interne dele word aangedryf tydens bystandmodus. Nuttige volumetagDie reeks is 1.71 V tot 3.6 V (1.8 V, 2.5 V, 3.0 V of 3.3 V tipies)
VDD_PLL en VDD_ANA moet stergekoppel wees aan VDD. · VDDCPU is die Cortex-A7 CPU toegewyde volumetage aanbod, waarvan die waarde afhang van die
verlangde SVE-frekwensie. 1.22 V tot 1.38 V in loopmodus. VDD moet teenwoordig wees voor VDDCPU. · VDDCORE is die hoof digitale volumetage en word gewoonlik afgeskakel tydens bystandmodus. VoltagDie reeks is 1.21 V tot 1.29 V in loopmodus. VDD moet teenwoordig wees voor VDDCORE. · Die VBAT-pen kan aan die eksterne battery gekoppel word (1.6 V < VBAT < 3.6 V). Indien geen eksterne battery gebruik word nie, moet hierdie pen aan VDD gekoppel word. · VDDA is die analoog (ADC/VREF), toevoerspanningtage (1.62 V tot 3.6 V). Die gebruik van die interne VREF+ vereis VDDA gelyk aan of hoër as VREF+ + 0.3 V. · Die VDDA1V8_REG-pen is die uitvoer van die interne reguleerder, intern gekoppel aan USB PHY en USB PLL. Die interne VDDA1V8_REG-reguleerder is standaard geaktiveer en kan deur sagteware beheer word. Dit is altyd afgeskakel tydens bystandmodus.
Die spesifieke BYPASS_REG1V8-pen moet nooit swewend gelaat word nie. Dit moet óf aan VSS óf aan VDD gekoppel word om die volume te aktiveer of deaktiveer.tage-reguleerder. Wanneer VDD = 1.8 V, moet BYPASS_REG1V8 gestel word. · VDDA1V1_REG-pen is die uitvoer van die interne reguleerder, intern gekoppel aan USB PHY. Die interne VDDA1V1_REG-reguleerder is standaard geaktiveer en kan deur sagteware beheer word. Dit is altyd afgeskakel tydens bystandmodus.
· VDD3V3_USBHS is die USB-hoëspoedtoevoer. Voltage reeks is 3.07 V tot 3.6 V.
VDD3V3_USBHS mag nie teenwoordig wees tensy VDDA1V8_REG teenwoordig is nie, andersins kan permanente skade aan die STM32MP133C/F voorkom. Dit moet verseker word deur PMIC-ranglys of met eksterne komponent in die geval van 'n diskrete komponent-kragtoevoer-implementering.
· VDDSD1 en VDDSD2 is onderskeidelik SDMMC1 en SDMMC2 SD-kaartkragbronne om ultrahoëspoedmodus te ondersteun.
· VDDQ_DDR is die DDR IO-toevoer. 1.425 V tot 1.575 V vir die koppelvlak van DDR3-geheue (1.5 V tipies)
1.283 V tot 1.45 V vir die koppelvlak van DDR3L-geheue (1.35 V tipies)
1.14 V tot 1.3 V vir die koppelvlak van LPDDR2- of LPDDR3-geheue (1.2 V tipies)
Tydens aanskakel- en afskakelfases moet die volgende kragvolgordevereistes gerespekteer word:
· Wanneer VDD onder 1 V is, moet ander kragbronne (VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR) onder VDD + 300 mV bly.
· Wanneer VDD bo 1 V is, is alle kragtoevoer onafhanklik.
Gedurende die afskakelfase kan VDD tydelik laer word as ander toevoere, slegs indien die energie wat aan die STM32MP133C/F verskaf word, onder 1 mJ bly. Dit laat eksterne ontkoppelkondensators toe om met verskillende tydkonstantes ontlaai te word gedurende die afskakelfase.

DS13875 Rev 5

25/219
48

Funksioneel verbyview
V 3.6
VBOR0 1

Figuur 2. Aanskakel-/afskakelvolgorde

STM32MP133C/F

VDDX(1) VDD

3.6.2
Nota: 26/219

0.3

Skakel aan

Bedryfsmodus

Krag af

tyd

Ongeldige toevoergebied

VDDX < VDD + 300 mV

VDDX onafhanklik van VDD

MSv47490V1

1. VDDX verwys na enige kragtoevoer onder VDDCORE, VDDCPU, VDDSD1, VDDSD2, VDDA, VDDA1V8_REG, VDDA1V1_REG, VDD3V3_USBHS, VDDQ_DDR.

Toesighouer van kragtoevoer

Die toestelle het 'n geïntegreerde aanskakel-herstel (POR)/afskakel-herstel (PDR) stroombaan gekoppel aan 'n Brownout-herstel (BOR) stroombaan:
· Aanskakelherstel (POR)
Die POR-toesighouer monitor die VDD-kragtoevoer en vergelyk dit met 'n vaste drempel. Die toestelle bly in herstelmodus wanneer VDD onder hierdie drempel is, · Afskakelherstel (PDR)
Die PDR-toesighouer monitor die VDD-kragtoevoer. 'n Herstel word gegenereer wanneer die VDD onder 'n vaste drempel daal.
· Bruinonderbreking-terugstelling (BOR)
Die BOR-toesighouer monitor die VDD-kragtoevoer. Drie BOR-drempels (van 2.1 tot 2.7 V) kan deur middel van opsiegrepe gekonfigureer word. 'n Herstel word gegenereer wanneer VDD onder hierdie drempel daal.
· Aanskakel-herstel VDDCORE (POR_VDDCORE) Die POR_VDDCORE-toesighouer monitor die VDDCORE-kragtoevoer en vergelyk dit met 'n vaste drempel. Die VDDCORE-domein bly in herstelmodus wanneer VDDCORE onder hierdie drempel is.
· Afskakelherstel VDDCORE (PDR_VDDCORE) Die PDR_VDDCORE toesighouer monitor die VDDCORE-kragtoevoer. 'n VDDCORE-domeinherstel word gegenereer wanneer VDDCORE onder 'n vaste drempel daal.
· Aanskakel-herstel VDDCPU (POR_VDDCPU) Die POR_VDDCPU toesighouer monitor die VDDCPU-kragtoevoer en vergelyk dit met 'n vaste drempel. Die VDDCPU-domein bly in herstelmodus wanneer VDDCORE onder hierdie drempel is.
Die PDR_ON-pen is gereserveer vir STMicroelectronics-produksietoetse en moet altyd aan VDD in 'n toepassing gekoppel wees.

DS13875 Rev 5

STM32MP133C/F

Funksioneel verbyview

3.7

Lae-krag strategie

Daar is verskeie maniere om kragverbruik op STM32MP133C/F te verminder: · Verminder dinamiese kragverbruik deur die SVE-klokke en/of die
busmatriksklokke en/of die beheer van individuele randapparatuurklokke. · Bespaar kragverbruik wanneer die SVE in IDLE is, deur te kies tussen die beskikbare lae-
kragmodusse volgens die gebruikerstoepassing se behoeftes. Dit maak dit moontlik om die beste kompromie tussen kort opstarttyd, lae kragverbruik, sowel as beskikbare wekbronne te bereik. · Gebruik die DVFS (dinamiese volume)tage en frekwensieskaling) bedryfspunte wat die SVE-klokfrekwensie sowel as die VDDCPU-uitvoertoevoer direk beheer.
Die bedryfsmodusse laat die beheer van die klokverspreiding na die verskillende stelselonderdele en die krag van die stelsel toe. Die stelselbedryfsmodus word deur die MPU-substelsel aangedryf.
Die MPU-substelsel se lae-kragmodusse word hieronder gelys: · CSleep: Die SVE-klokke word gestop en die randapparatuur se klok werk soos volg
voorheen ingestel in die RCC (herstel en klokbeheerder). · CStop: Die klok van die SVE-randapparatuur word gestop. · CStandby: VDDCPU AF
CSleep- en CStop-laekragmodusse word deur die SVE betree wanneer die WFI- (wag vir onderbreking) of WFE- (wag vir gebeurtenis) instruksies uitgevoer word.
Die beskikbare stelselbedryfmodusse is die volgende: · Loop (stelsel teen volle werkverrigting, VDDCORE, VDDCPU en klokkies AAN) · Stop (klokkies AF) · LP-Stop (klokkies AF) · LPLV-Stop (klokkies AF, VDDCORE en VDDCPU toevoervlak kan verlaag word) · LPLV-Stop2 (VDDCPU AF, VDDCORE verlaag, en klokkies AF) · Bystand (VDDCPU, VDDCORE, en klokkies AF)

Tabel 3. Stelsel- teenoor SVE-kragmodus

Stelselkragmodus

SVE

Begin modus

CRun of CSleep

Stopmodus LP-Stopmodus LPLV-Stopmodus LPLV-Stop2-modus
Standby-modus

CStop of CStandby CStandby

3.8

Herstel en klokbeheerder (RCC)

Die klok- en herstelbeheerder bestuur die opwekking van al die klokke, sowel as die klokpoortbeheer, en die beheer van die stelsel en randapparatuurherstellings. RCC bied 'n hoë buigsaamheid in die keuse van klokbronne en laat die toepassing van klokverhoudings toe om die kragverbruik te verbeter. Daarbenewens, op sommige kommunikasie-randapparatuur wat in staat is om te werk met

DS13875 Rev 5

27/219
48

Funksioneel verbyview

STM32MP133C/F

3.8.1 3.8.2

twee verskillende klokdomeine (óf 'n bus-koppelvlakklok óf 'n kern-perifere klok), kan die stelselfrekwensie verander word sonder om die baudrate te wysig.
Klokbestuur
Die toestelle bevat vier interne ossillators, twee ossillators met eksterne kristal of resonator, drie interne ossillators met vinnige opstarttyd en vier PLL's.
Die RCC ontvang die volgende klokbron-insette: · Interne ossillators:
64 MHz HSI-klok (1 % akkuraatheid) 4 MHz CSI-klok 32 kHz LSI-klok · Eksterne ossillators: 8-48 MHz HSE-klok 32.768 kHz LSE-klok
Die RCC verskaf vier PLL's: · PLL1 toegewy aan die SVE-klokkewerking · PLL2 verskaf:
klokke vir die AXI-SS (insluitend APB4-, APB5-, AHB5- en AHB6-brûe) klokke vir die DDR-koppelvlak · PLL3 wat voorsien: klokke vir die multilaag-AHB en perifere busmatriks (insluitend die APB1,
APB2, APB3, APB6, AHB1, AHB2, en AHB4) kernklokke vir randapparatuur · PLL4 toegewy aan die opwekking van die kernklokke vir verskeie randapparatuur
Die stelsel begin op die HSI-klok. Die gebruikerstoepassing kan dan die klokkonfigurasie kies.
Stelselherstelbronne
Die aanskakel-herstel initialiseer alle registers behalwe die ontfouting, 'n deel van die RCC, 'n deel van die RTC- en kragbeheerderstatusregisters, sowel as die rugsteunkragdomein.
'n Toepassingsterugstelling word gegenereer vanaf een van die volgende bronne: · 'n terugstelling vanaf die NRST-pad · 'n terugstelling vanaf die POR- en PDR-sein (algemeen genoem aanskakelterugstelling) · 'n terugstelling vanaf die BOR (algemeen genoem brownout) · 'n terugstelling vanaf die onafhanklike waghond 1 · 'n terugstelling vanaf die onafhanklike waghond 2 · 'n sagtewarestelselterugstelling vanaf die Cortex-A7 (CPU) · 'n fout op HSE, wanneer die kloksekuriteitstelselfunksie geaktiveer word
'n Stelselherstel word gegenereer uit een van die volgende bronne: · 'n toepassingsherstel · 'n herstel vanaf die POR_VDDCORE-sein · 'n uitgang van bystandmodus na loopmodus

28/219

DS13875 Rev 5

STM32MP133C/F

Funksioneel verbyview

'n MPU-verwerkerherstel word gegenereer vanaf een van die volgende bronne: · 'n stelselherstel · elke keer as die MPU CStandby verlaat · 'n sagteware-MPU-herstel vanaf die Cortex-A7 (CPU)

3.9

Algemene doel insette/uitsette (GPIO's)

Elk van die GPIO-penne kan deur sagteware gekonfigureer word as uitvoer (druk-trek of oop-drein, met of sonder optrek of aftrek), as invoer (met of sonder optrek of aftrek) of as 'n perifere alternatiewe funksie. Die meeste van die GPIO-penne word gedeel met digitale of analoog alternatiewe funksies. Alle GPIO's is hoëstroom-bekwaam en het spoedkeuse om interne geraas, kragverbruik en elektromagnetiese emissie beter te bestuur.
Na herstel is alle GPIO's in analoogmodus om kragverbruik te verminder.
Die I/O-konfigurasie kan indien nodig gesluit word deur 'n spesifieke volgorde te volg om vals skryf na die I/O-registers te vermy.
Alle GPIO-penne kan individueel as veilig gestel word, wat beteken dat sagtewaretoegang tot hierdie GPIO's en geassosieerde randapparatuur wat as veilig gedefinieer is, beperk is tot veilige sagteware wat op die SVE loop.

3.10
Let wel:

TrustZone-beskermingsbeheerder (ETZPC)
ETZPC word gebruik om TrustZone-sekuriteit van busmeesters en -slawe met programmeerbare sekuriteitskenmerke (beveiligbare hulpbronne) te konfigureer. Byvoorbeeld: · Die grootte van die veilige SYSRAM-gebied op die skyfie kan geprogrammeer word. · AHB- en APB-randapparatuur kan veilig of onveilig gemaak word. · AHB SRAM kan veilig of onveilig gemaak word.
Standaard is SYSRAM, AHB SRAM's en beveiligbare randapparatuur slegs op veilige toegang gestel, dus nie toeganklik deur nie-veilige meesters soos DMA1/DMA2 nie.

DS13875 Rev 5

29/219
48

Funksioneel verbyview

STM32MP133C/F

3.11

Bus-interkonneksiematriks
Die toestelle beskik oor 'n AXI-busmatriks, een hoof AHB-busmatriks en busbruggies wat dit moontlik maak om busmeesters met busslawe te verbind (sien die figuur hieronder, die kolletjies verteenwoordig die geaktiveerde meester/slaaf-verbindings).
Figuur 3. STM32MP133C/F-busmatriks

MDMA

SDMMC2

SDMMC1

DBG Van MLAHB-interkonneksie USBH

SVE

ETH1 ETH2

128-bis

AXIM

M1 M2

M11

S1 S2 S3 S4 S5 S6 S7 S8 S9

Standaard slaaf AXIMC

NIC-400 AXI 64 bisse 266 MHz – 10 meesters / 10 slawe

Van AXIM-interkonneksie DMA1 DMA2 USBO DMA3

M1 M2

M3 M4

M6 M7

S4 S5 Interkonneksie AHB 32 bisse 209 MHz – 8 meesters / 6 slawe

DDRCTRL 533 MHz AHB-brug na AHB6 Na MLAHB-interkonneksie FMC/NAND QUADSPI SYSRAM 128 KB ROM 128 KB AHB-brug na AHB5 APB-brug na APB5 APB-brug na DBG APB
AXI 64 sinchrone meesterpoort AXI 64 sinchrone slaafpoort AXI 64 asynchrone meesterpoort AXI 64 asynchrone slaafpoort AHB 32 sinchrone meesterpoort AHB 32 sinchrone slaafpoort AHB 32 asynchrone meesterpoort AHB 32 asynchrone slaafpoort
Brug na AHB2 SRAM1 SRAM2 SRAM3 Na AXIM-interkonneksie Brug na AHB4
MSv67511V2

MLAHB

30/219

DS13875 Rev 5

STM32MP133C/F

Funksioneel verbyview

3.12

DMA beheerders
Die toestelle beskik oor die volgende DMA-modules om SVE-aktiwiteit te ontlaai: · 'n meester direkte geheuetoegang (MDMA)
Die MDMA is 'n hoëspoed-DMA-beheerder wat verantwoordelik is vir alle tipes geheue-oordragte (randapparatuur-na-geheue, geheue-na-geheue, geheue-na-randapparatuur), sonder enige SVE-aksie. Dit beskik oor 'n hoof-AXI-koppelvlak. Die MDMA kan met die ander DMA-beheerders koppel om die standaard DMA-vermoëns uit te brei, of kan randapparatuur-DMA-versoeke direk bestuur. Elk van die 32 kanale kan blokoordragte, herhaalde blokoordragte en gekoppelde lysoordragte uitvoer. Die MDMA kan ingestel word om veilige oordragte na beveiligde geheues te maak. · drie DMA-beheerders (nie-beveiligde DMA1 en DMA2 nie, plus veilige DMA3) Elke beheerder het 'n dubbelpoort-AHB, vir 'n totaal van 16 nie-beveiligde en agt veilige DMA-kanale om FIFO-gebaseerde blokoordragte uit te voer.
Twee DMAMUX-eenhede multiplekseer en roeteer die DMA-randapparatuurversoeke na die drie DMA-beheerders, met hoë buigsaamheid, wat die aantal DMA-versoeke wat gelyktydig loop, maksimeer, asook DMA-versoeke genereer vanaf randapparatuur-uitvoer-snellers of DMA-gebeurtenisse.
DMAMUX1 karteer DMA-versoeke van nie-veilige randapparatuur na DMA1- en DMA2-kanale. DMAMUX2 karteer DMA-versoeke van veilige randapparatuur na DMA3-kanale.

3.13

Uitgebreide onderbrekings- en gebeurtenisbeheerder (EXTI)
Die uitgebreide onderbrekings- en gebeurtenisbeheerder (EXTI) bestuur die SVE en stelselwakkerwording deur middel van konfigureerbare en direkte gebeurtenisinsette. EXTI verskaf wakkerwordingsversoeke aan die kragbeheerder, en genereer 'n onderbrekingsversoek aan die GIC, en gebeurtenisse aan die SVE-gebeurtenisinvoer.
Die EXTI-wekopversoeke laat die stelsel toe om uit Stop-modus wakker gemaak te word, en die SVE om uit CStop- en CStandby-modusse wakker gemaak te word.
Die onderbrekingsversoek en gebeurtenisversoekgenerering kan ook in Run-modus gebruik word.
Die EXTI sluit ook die EXTI IOport-keuse in.
Elke onderbreking of gebeurtenis kan as veilig gestel word om toegang tot slegs veilige sagteware te beperk.

3.14

Sikliese oortolligheidkontrole-berekeningseenheid (CRC)
Die CRC (sikliese redundansiekontrole) berekeningseenheid word gebruik om 'n CRC-kode te kry deur 'n programmeerbare polinoom te gebruik.
CRC-gebaseerde tegnieke word onder andere gebruik om data-oordrag- of bergingsintegriteit te verifieer. Binne die bestek van die EN/IEC 60335-1-standaard bied hulle 'n manier om die integriteit van die flitsgeheue te verifieer. Die CRC-berekeningseenheid help om 'n handtekening van die sagteware tydens looptyd te bereken, om vergelyk te word met 'n verwysingshandtekening wat tydens skakeltyd gegenereer en op 'n gegewe geheueligging gestoor word.

DS13875 Rev 5

31/219
48

Funksioneel verbyview

STM32MP133C/F

3.15

Buigsame geheuebeheerder (FMC)
Die hoofkenmerke van die FMC-beheerder is die volgende: · Koppelvlak met statiese geheue-gekarteerde toestelle, insluitend:
NOR-flitsgeheue Statiese of pseudo-statiese ewetoeganggeheue (SRAM, PSRAM) NAND-flitsgeheue met 4-bis/8-bis BCH-hardeware-ECC · 8-, 16-bis databuswydte · Onafhanklike skyfie-keusebeheer vir elke geheuebank · Onafhanklike konfigurasie vir elke geheuebank · Skryf FIFO
Die FMC-konfigurasieregisters kan veilig gemaak word.

3.16

Dubbele Quad-SPI geheue-koppelvlak (QUADSPI)
Die QUADSPI is 'n gespesialiseerde kommunikasie-koppelvlak wat op enkel-, dubbel- of viervoudige SPI-flitsgeheue gemik is. Dit kan in enige van die volgende drie modusse werk: · Indirekte modus: al die bewerkings word uitgevoer met behulp van die QUADSPI-registers. · Status-pollingmodus: die eksterne flitsgeheuestatusregister word periodiek gelees en
'n Onderbreking kan gegenereer word in die geval van 'n vlagstelling. · Geheue-gekarteerde modus: die eksterne flitsgeheue word na die adresruimte gekarteer.
en word deur die stelsel gesien asof dit 'n interne geheue is.
Beide deurset en kapasiteit kan tweevoudig verhoog word deur dubbelflitsmodus te gebruik, waar twee Quad-SPI-flitsgeheue gelyktydig verkry word.
QUADSPI is gekoppel aan 'n vertragingsblok (DLYBQS) wat die ondersteuning van eksterne datafrekwensie bo 100 MHz moontlik maak.
Die QUADSPI-konfigurasieregisters kan veilig wees, sowel as die vertragingsblok daarvan.

3.17

Analoog-na-digitale omsetters (ADC1, ADC2)
Die toestelle het twee analoog-na-digitale omsetters ingebou, waarvan die resolusie na 12-, 10-, 8- of 6-bis gekonfigureer kan word. Elke ADC deel tot 18 eksterne kanale en voer omskakelings in die enkelskoot- of skanderingsmodus uit. In skanderingsmodus word die outomatiese omskakeling op 'n gekose groep analoog-insette uitgevoer.
Beide ADC's het beveiligbare bus-koppelvlakke.
Elke ADC kan deur 'n DMA-beheerder bedien word, wat die outomatiese oordrag van ADC-omgeskakelde waardes na 'n bestemmingsligging moontlik maak sonder enige sagteware-aksie.
Daarbenewens kan 'n analoog waghondfunksie die omgeskakelde volume akkuraat monitor.tage van een, sommige of alle geselekteerde kanale. 'n Onderbreking word gegenereer wanneer die omgeskakelde voltage is buite die geprogrammeerde drempels.
Om A/D-omskakeling en tydtellers te sinkroniseer, kan die ADC's deur enige van die TIM1-, TIM2-, TIM3-, TIM4-, TIM6-, TIM8-, TIM15-, LPTIM1-, LPTIM2- en LPTIM3-tydtellers geaktiveer word.

32/219

DS13875 Rev 5

STM32MP133C/F

Funksioneel verbyview

3.18

Temperatuur sensor
Die toestelle het 'n temperatuursensor ingebou wat 'n volume genereertage (VTS) wat lineêr met die temperatuur wissel. Hierdie temperatuursensor is intern gekoppel aan ADC2_INP12 en kan die toestel se omgewingstemperatuur meet wat wissel van 40 tot +125 °C met 'n presisie van ±2%.
Die temperatuursensor het 'n goeie lineariteit, maar dit moet gekalibreer word om 'n goeie algehele akkuraatheid van die temperatuurmeting te verkry. Aangesien die temperatuursensor se verstelling van skyfie tot skyfie verskil as gevolg van prosesvariasie, is die ongekalibreerde interne temperatuursensor geskik vir toepassings wat slegs temperatuurveranderinge opspoor. Om die akkuraatheid van die temperatuursensormeting te verbeter, word elke toestel individueel in die fabriek deur ST gekalibreer. Die temperatuursensor se fabriekskalibrasiedata word deur ST in die OTP-area gestoor, wat toeganklik is in leesalleenmodus.

3.19

Digitale temperatuursensor (DTS)
Die toestelle het 'n frekwensie-uitsettemperatuursensor ingebou. DTS tel die frekwensie gebaseer op die LSE of PCLK om die temperatuurinligting te verskaf.
Die volgende funksies word ondersteun: · onderbrekingsgenerering volgens temperatuurdrempel · wekseingenerering volgens temperatuurdrempel

3.20
Let wel:

VBAT werking
Die VBAT-kragdomein bevat die RTC, die rugsteunregisters en die rugsteun-SRAM.
Om die batteryduur te optimaliseer, word hierdie kragdomein deur VDD verskaf wanneer beskikbaar of deur die volumetage toegepas op VBAT-pen (wanneer VDD-toevoer nie teenwoordig is nie). VBAT-krag word aangeskakel wanneer die PDR bespeur dat VDD onder die PDR-vlak gedaal het.
Die voltage op die VBAT-pen kan deur 'n eksterne battery, 'n superkapasitor of direk deur VDD voorsien word. In laasgenoemde geval is VBAT-modus nie funksioneel nie.
VBAT-bewerking word geaktiveer wanneer VDD nie teenwoordig is nie.
Geen van hierdie gebeurtenisse (eksterne onderbrekings, TAMP gebeurtenis, of RTC-alarm/gebeurtenisse) kan die VDD-toevoer direk herstel en die toestel uit die VBAT-werking dwing. Nietemin, TAMP gebeurtenisse en RTC-alarm/gebeurtenisse kan gebruik word om 'n sein na 'n eksterne stroombaan (tipies 'n PMIC) te genereer wat die VDD-toevoer kan herstel.

DS13875 Rev 5

33/219
48

Funksioneel verbyview

STM32MP133C/F

3.21

Voltage verwysingsbuffer (VREFBUF)
Die toestelle bevat 'n volumetage verwysingsbuffer wat as volume gebruik kan wordtage verwysing vir die ADC's, en ook as volumetage verwysing vir eksterne komponente deur die VREF+ pen. VREFBUF kan veilig wees. Die interne VREFBUF ondersteun vier volumestages: · 1.65 V · 1.8 V · 2.048 V · 2.5 V 'n Eksterne volumetagDie verwysing kan deur die VREF+ pen verskaf word wanneer die interne VREFBUF af is.
Figuur 4. Voltage verwysingsbuffer

VREFINT

–

VREF+

VSSA

MSv64430V1

3.22

Digitale filter vir sigma-delta modulator (DFSDM)
Die toestelle bevat een DFSDM met ondersteuning vir twee digitale filtermodules en vier eksterne invoer-seriële kanale (transceivers) of afwisselend vier interne parallelle insette.
Die DFSDM koppel eksterne modulators aan die toestel en voer digitale filtrering van die ontvangde datastrome uit. Modulators word gebruik om analoog seine om te skakel na digitaal-seriële strome wat die insette van die DFSDM vorm.
Die DFSDM kan ook PDM (pulsdigtheidsmodulasie) mikrofone koppel en die PDM na PCM omskakeling en filtering (hardewareversnel) uitvoer. Die DFSDM beskik oor opsionele parallelle datastroom-insette vanaf die ADC's of vanaf die toestelgeheue (deur DMA/CPU-oordragte na DFSDM).
Die DFSDM-transceivers ondersteun verskeie seriële-koppelvlakformate (om verskeie modulators te ondersteun). DFSDM digitale filtermodules voer digitale verwerking uit volgens gebruikergedefinieerde filterparameters met tot 24-bis finale ADC-resolusie.

34/219

DS13875 Rev 5

STM32MP133C/F

Funksioneel verbyview

Die DFSDM-randtoestel ondersteun: · Vier gemultiplekseerde invoer digitale seriële kanale:
konfigureerbare SPI-koppelvlak om verskeie modulators te koppel konfigureerbare Manchester-gekodeerde 1-draads koppelvlak PDM (pulsdigtheidsmodulasie) mikrofooninset maksimum insetklokfrekwensie tot 20 MHz (10 MHz vir Manchester-kodering) klokuitset vir modulators (0 tot 20 MHz) · Alternatiewe insette vanaf vier interne digitale parallelle kanale (tot 16-bis insetresolusie): interne bronne: ADC-data of geheuedatastrome (DMA) · Twee digitale filtermodules met verstelbare digitale seinverwerking: Sincx-filter: filtervolgorde/tipe (1 tot 5), oorsamplingverhouding (1 tot 1024) integrator: oorsamplingverhouding (1 tot 256) · Tot 24-bis uitvoerdata-resolusie, getekende uitvoerdataformaat · Outomatiese data-offset-korreksie (offset gestoor in register deur gebruiker) · Deurlopende of enkele omskakeling · Begin van omskakeling veroorsaak deur: sagteware-sneller interne tydtellers eksterne gebeurtenisse begin van omskakeling sinchronies met die eerste digitale filtermodule (DFSDM) · Analoog waghond met: lae-waarde en hoë-waarde data drempelregisters toegewyde konfigureerbare Sincx digitale filter (orde = 1 tot 3,
boulbeurteamplingverhouding = 1 tot 32) invoer vanaf finale uitvoerdata of vanaf geselekteerde invoer digitale seriële kanale deurlopende monitering onafhanklik van standaard omskakeling · Kortsluitdetektor om versadigde analoog invoerwaardes op te spoor (onderste en boonste reeks): tot 8-bis teller om 1 tot 256 opeenvolgende 0's of 1's op seriële datastroom op te spoor wat deurlopende monitering van elke invoer seriële kanaal opspoor · Onderbrekingsseingenerering op analoog waghondgebeurtenis of op kortsluitdetektorgebeurtenis · Ekstreme detektor: berging van minimum en maksimum waardes van finale omskakelingsdata wat deur sagteware verfris word · DMA-vermoë om die finale omskakelingsdata te lees · Onderbrekings: einde van omskakeling, oorskryding, analoog waghond, kortsluiting, invoer seriële kanaal klok afwesigheid · "Gereelde" of "ingespuite" omskakelings: "gereelde" omskakelings kan te eniger tyd of selfs in deurlopende modus aangevra word
sonder enige impak op die tydsberekening van "ingespuite" omskakelings "ingespuite" omskakelings vir presiese tydsberekening en met hoë omskakelingsprioriteit

DS13875 Rev 5

35/219
48

Funksioneel verbyview

STM32MP133C/F

3.23

Ware ewekansige getalgenerator (RNG)
Die toestelle bevat een willekeurige getalgenerator (RNG) wat 32-bis ewekansige getalle lewer wat deur 'n geïntegreerde analoogkring gegenereer word.
Die RNG kan (in ETZPC) gedefinieer word as slegs toeganklik deur veilige sagteware.
Die ware RNG verbind met die beveiligde AES- en PKA-randapparatuur via 'n toegewyde bus (nie leesbaar deur die SVE nie).

3.24

Kriptografiese en hash-verwerkers (CRYP, SAES, PKA en HASH)
Die toestelle het een kriptografiese verwerker ingebou wat die gevorderde kriptografiese algoritmes ondersteun wat gewoonlik benodig word om vertroulikheid, verifikasie, data-integriteit en nie-weerlegbaarheid te verseker wanneer boodskappe met 'n eweknie uitgeruil word.
Die toestelle sluit ook 'n toegewyde DPA-bestande veilige AES 128- en 256-bis-sleutel (SAES) en PKA-hardeware-enkripsie-/dekripsieversneller in, met 'n toegewyde hardewarebus wat nie deur die SVE toeganklik is nie.
CRYP hoofkenmerke: · DES/TDES (data-enkripsiestandaard/drievoudige data-enkripsiestandaard): ECB (elektroniese
kodeboek) en CBC (syferblok-ketting) kettingalgoritmes, 64-, 128- of 192-bis sleutel · AES (gevorderde enkripsiestandaard): ECB, CBC, GCM, CCM, en CTR (tellermodus) kettingalgoritmes, 128-, 192- of 256-bis sleutel
Universele HASH-hoofkenmerke: · SHA-1, SHA-224, SHA-256, SHA-384, SHA-512, SHA-3 (veilige HASH-algoritmes) · HMAC
Die kriptografiese versneller ondersteun die generering van DMA-versoeke.
CRYP, SAES, PKA en HASH kan (in ETZPC) gedefinieer word as slegs toeganklik deur veilige sagteware.

3.25

Opstart en sekuriteit en OTP-beheer (BSEC)
Die BSEC (opstart en sekuriteit en OTP-beheer) is bedoel om 'n OTP (eenmalige programmeerbare) sekeringboks te beheer, wat gebruik word vir ingebedde nie-vlugtige berging vir toestelkonfigurasie en sekuriteitsparameters. 'n Deel van BSEC moet gekonfigureer word as toeganklik slegs deur veilige sagteware.
Die BSEC kan OTP-woorde gebruik vir die berging van HWKEY 256-bis vir SAES (veilige AES).

36/219

DS13875 Rev 5

STM32MP133C/F

Funksioneel verbyview

3.26

Timers en waghonde
Die toestelle sluit twee gevorderde-beheer-tydtellers, tien algemene tydtellers (waarvan sewe beveilig is), twee basiese tydtellers, vyf lae-krag tydtellers, twee waghonde en vier stelsel tydtellers in elke Cortex-A7 in.
Alle tydtellers kan in ontfoutingsmodus gevries word.
Die tabel hieronder vergelyk die kenmerke van die gevorderde beheer-, algemene doel-, basiese en lae-krag-tydtellers.

Timer tipe

Afteller

Tabel 4. Timer kenmerk vergelyking

Teenresolusie-
sie

Toonbank tipe

Voorskaalfaktor

DMA-versoekgenerering

Vang/vergelyk kanale

Aanvullende uitset

Maksimum koppelvlak
klok (MHz)

Maks
tydhouer
klok (MHz)(1)

Gevorderde TIM1, -beheer TIM8

16-bis

Op, Enige heelgetal af, tussen 1 op/af en 65536

TIM2 TIM5

32-bis

Op, Enige heelgetal af, tussen 1 op/af en 65536

TIM3 TIM4

16-bis

Op, Enige heelgetal af, tussen 1 op/af en 65536

Enige heelgetal

TIM12(2) 16-bis

Op tussen 1

Nee

Algemeen

en 65536

doel

TIM13(2) TIM14(2)

16-bis

Enige heelgetal op tussen 1
en 65536

Nee

Enige heelgetal

TIM15(2) 16-bis

Op tussen 1

en 65536

TIM16(2) TIM17(2)

16-bis

Enige heelgetal op tussen 1
en 65536

Basies

TIM6, TIM7

16-bis

Enige heelgetal op tussen 1
en 65536

LPTIM1,

Laekrag

LPTIM2(2), LPTIM3(2),
LPTIM4,

16-bis

1, 2, 4, 8, Op 16, 32, 64,
128

Nee

LPTIM5

104.5

209

Nee

104.5

209

Nee

104.5

209

Nee

104.5

209

Nee

104.5

209

104.5

209

104.5

209

Nee

104.5

209

1(3)

Nee

104.5 104.5

1. Die maksimum tydtellerklok is tot 209 MHz, afhangende van die TIMGxPRE-bit in die RCC. 2. Veilige tydteller. 3. Geen vasleggingskanaal op LPTIM nie.

DS13875 Rev 5

37/219
48

Funksioneel verbyview

STM32MP133C/F

3.26.1 3.26.2 3.26.3

Gevorderde beheer-tydtellers (TIM1, TIM8)
Die gevorderde-beheer-tydtellers (TIM1, TIM8) kan gesien word as driefase PWM-kragopwekkers wat op 6 kanale gemultiplekseer is. Hulle het komplementêre PWM-uitsette met programmeerbare ingevoegde dooie tye. Hulle kan ook as volledige algemene tydtellers beskou word. Hul vier onafhanklike kanale kan gebruik word vir: · insetopname · uitsetvergelyking · PWM-generering (rand- of middelgerigte modusse) · eenpulsmodus-uitset
Indien gekonfigureer as standaard 16-bis-tydtellers, het hulle dieselfde kenmerke as die algemene tydtellers. Indien gekonfigureer as 16-bis PWM-generators, het hulle volle modulasievermoë (0-100%).
Die gevorderde beheer-timer kan saam met die algemene timers werk via die timer-skakelfunksie vir sinchronisasie of gebeurtenisketting.
TIM1 en TIM8 ondersteun onafhanklike DMA-versoekgenerering.
Algemene doeltydtellers (TIM2, TIM3, TIM4, TIM5, TIM12, TIM13, TIM14, TIM15, TIM16, TIM17)
Daar is tien sinchroniseerbare algemene doeltydtellers ingebed in die STM32MP133C/F-toestelle (sien Tabel 4 vir verskille). · TIM2, TIM3, TIM4, TIM5
TIM 2 en TIM5 is gebaseer op 'n 32-bis outomatiese herlaai op/af teller en 'n 16-bis voorskaler, terwyl TIM3 en TIM4 gebaseer is op 'n 16-bis outomatiese herlaai op/af teller en 'n 16-bis voorskaler. Alle tydtellers beskik oor vier onafhanklike kanale vir insetvaslegging/uitset vergelyking, PWM of een-puls modus uitset. Dit gee tot 16 insetvaslegging/uitset vergelyking/PWM's op die grootste pakkette. Hierdie algemene tydtellers kan saam werk, of met die ander algemene tydtellers en die gevorderde beheer tydtellers TIM1 en TIM8, via die tydteller skakel funksie vir sinchronisasie of gebeurtenis ketting. Enige van hierdie algemene tydtellers kan gebruik word om PWM uitsette te genereer. TIM2, TIM3, TIM4, TIM5 het almal onafhanklike DMA versoek generering. Hulle is in staat om kwadratuur (inkrementele) enkodeerder seine en die digitale uitsette van een tot vier Hall-effek sensors te hanteer. · TIM12, TIM13, TIM14, TIM15, TIM16, TIM17 Hierdie tydtellers is gebaseer op 'n 16-bis outomatiese herlaai-opteller en 'n 16-bis voorskaler. TIM13, TIM14, TIM16 en TIM17 beskik oor een onafhanklike kanaal, terwyl TIM12 en TIM15 twee onafhanklike kanale het vir invoeropname/uitvoervergelyking, PWM of eenpulsmodus-uitvoer. Hulle kan gesinkroniseer word met die TIM2, TIM3, TIM4, TIM5 volwaardige algemene tydtellers of as eenvoudige tydbasisse gebruik word. Elk van hierdie tydtellers kan (in ETZPC) gedefinieer word as slegs toeganklik deur veilige sagteware.
Basiese tydtellers (TIM6 en TIM7)
Hierdie tydtellers word hoofsaaklik as 'n generiese 16-bis tydbasis gebruik.
TIM6 en TIM7 ondersteun onafhanklike DMA-versoekgenerering.

38/219

DS13875 Rev 5

STM32MP133C/F

Funksioneel verbyview

3.26.4
3.26.5 3.26.6

Lae-krag timers (LPTIM1, LPTIM2, LPTIM3, LPTIM4, LPTIM5)
Elke lae-krag timer het 'n onafhanklike klok en loop ook in Stop-modus as dit deur LSE, LSI of 'n eksterne klok geklokkeer word. 'n LPTIMx kan die toestel uit Stop-modus wakker maak.
Hierdie lae-krag-tydtellers ondersteun die volgende kenmerke: · 16-bis opteller met 16-bis outomatiese herlaairegister · 16-bis vergelykingsregister · Konfigureerbare uitvoer: puls, PWM · Deurlopende/eenmalige modus · Kiesbare sagteware-/hardeware-inset-sneller · Kiesbare klokbron:
interne klokbron: LSE-, LSI-, HSI- of APB-klok eksterne klokbron oor LPTIM-invoer (werk selfs sonder interne klok)
bron loop, gebruik deur die pols teller toepassing) · Programmeerbare digitale foutfilter · Enkodeerdermodus
LPTIM2 en LPTIM3 kan (in ETZPC) gedefinieer word as slegs toeganklik deur veilige sagteware.
Onafhanklike waghonde (IWDG1, IWDG2)
'n Onafhanklike waghond is gebaseer op 'n 12-bis afteller en 'n 8-bis voorskaler. Dit word geklok vanaf 'n onafhanklike 32 kHz interne RC (LSI) en, aangesien dit onafhanklik van die hoofklok werk, kan dit in Stop- en Bystandmodusse werk. IWDG kan as 'n waghond gebruik word om die toestel terug te stel wanneer 'n probleem voorkom. Dit is hardeware- of sagteware-konfigureerbaar deur die opsiegrepe.
IWDG1 kan (in ETZPC) gedefinieer word as slegs toeganklik deur veilige sagteware.
Generiese tydtellers (Cortex-A7 CNT)
Cortex-A7 generiese tydtellers wat in Cortex-A7 ingebed is, word gevoed deur waarde van stelseltydsgenerering (STGEN).
Die Cortex-A7-verwerker bied die volgende tydtellers: · fisiese tydteller vir gebruik in veilige en nie-veilige modusse
Die registers vir die fisiese timer word gebank om veilige en nie-veilige kopieë te verskaf. · virtuele timer vir gebruik in nie-veilige modusse · fisiese timer vir gebruik in hipervisormodus
Generiese tydtellers is nie geheuegekarteerde randapparatuur nie en is dan slegs toeganklik deur spesifieke Cortex-A7-koverwerkerinstruksies (cp15).

3.27

Stelseltydopwekking (STGEN)
Die stelseltydsberekeningsgenerering (STGEN) genereer 'n tydtellingwaarde wat 'n konsekwente view van tyd vir alle Cortex-A7 generiese tydtellers.

DS13875 Rev 5

39/219
48

Funksioneel verbyview

STM32MP133C/F

Die stelseltydsberekeningsgenerering het die volgende sleutelkenmerke: · 64-bis wyd om oorrolprobleme te vermy · Begin vanaf nul of 'n programmeerbare waarde · Beheer APB-koppelvlak (STGENC) wat die tydsberekening moontlik maak om gestoor en herstel te word
oor afskakelgebeurtenisse · Leesalleen-APB-koppelvlak (STGENR) wat die timerwaarde in staat stel om deur nie-
veilige sagteware en ontfoutingsinstrumente · Timerwaarde-verhoging wat tydens stelselontfouting gestop kan word
STGENC kan (in ETZPC) gedefinieer word as slegs toeganklik deur veilige sagteware.

3.28

Intydse klok (RTC)
Die RTC bied 'n outomatiese wekskakeling om alle lae-kragmodusse te bestuur. Die RTC is 'n onafhanklike BCD-tydteller/teller en bied 'n tyd-van-die-dag-horlosie/kalender met programmeerbare alarmonderbrekings.
Die RTC sluit ook 'n periodieke programmeerbare wekroepvlag met onderbrekingsvermoë in.
Twee 32-bis registers bevat die sekondes, minute, ure (12- of 24-uur formaat), dag (dag van die week), datum (dag van die maand), maand en jaar, uitgedruk in binêr gekodeerde desimale formaat (BCD). Die sub-sekondes waarde is ook beskikbaar in binêre formaat.
Binêre modus word ondersteun om sagtewaredrywerbestuur te vergemaklik.
Kompensasies vir 28-, 29- (skrikkeljaar), 30- en 31-dae maande word outomaties uitgevoer. Somertydkompensasie kan ook uitgevoer word.
Bykomende 32-bis registers bevat die programmeerbare alarm subsekondes, sekondes, minute, ure, dag en datum.
'n Digitale kalibrasiefunksie is beskikbaar om te kompenseer vir enige afwyking in kristal-ossillator-akkuraatheid.
Nadat die rugsteundomein herstel is, word alle RTC-registers beskerm teen moontlike parasitiese skryftoegange en beskerm deur beveiligde toegang.
Solank die aanbodvolumetagIndien dit binne die bedryfsbereik bly, stop die RTC nooit nie, ongeag die toestelstatus (loopmodus, lae-kragmodus of onder herstel).
Die RTC se hoofkenmerke is die volgende: · Kalender met subsekondes, sekondes, minute, ure (12- of 24-formaat), dag (dag van
week), datum (dag van die maand), maand en jaar · Dagligbesparingskompensasie programmeerbaar deur sagteware · Programmeerbare alarm met onderbrekingsfunksie. Die alarm kan deur enige geaktiveer word
kombinasie van die kalendervelde. · Outomatiese wek-eenheid wat 'n periodieke vlag genereer wat 'n outomatiese wek-aksie aktiveer.
onderbreking · Verwysingsklokdeteksie: 'n meer akkurate tweede bronklok (50 of 60 Hz) kan wees
gebruik om die kalender se presisie te verbeter. · Akkurate sinchronisasie met 'n eksterne klok met behulp van die sub-sekonde verskuiwingsfunksie · Digitale kalibrasiekring (periodieke tellerkorreksie): 0.95 dpm akkuraatheid, verkry in 'n
kalibrasievenster van etlike sekondes

40/219

DS13875 Rev 5

STM32MP133C/F

Funksioneel verbyview

· Tydamp funksie vir gebeurtenisberging · Berging van SWKEY in RTC-rugsteunregisters met direkte bustoegang tot SAE (nie
leesbaar deur die SVE) · Maskeerbare onderbrekings/gebeurtenisse:
Alarm A Alarm B Wekonderbreking Tyeamp · TrustZone-ondersteuning: RTC volledig beveiligbare Alarm A, alarm B, wektimer en tydtelleramp individueel veilig of nie-veilig
konfigurasie RTC-kalibrasie gedoen in veilige op nie-veilige konfigurasie

3.29

Tamper en rugsteunregisters (TAMP)
32 x 32-bis rugsteunregisters word in alle lae-kragmodusse en ook in VBAT-modus behou. Hulle kan gebruik word om sensitiewe data te stoor aangesien hul inhoud beskerm word deur tenamper-opsporingskring.
Sewe tamper invoerpenne en vyf tamper-uitsetpenne is beskikbaar vir anti-tamper opsporing. Die eksterne tamper-penne kan gekonfigureer word vir randopsporing, rand en vlak, vlakopsporing met filterering, of aktiewe tampwat die sekuriteitsvlak verhoog deur outomaties te kontroleer dat die tamper penne word nie ekstern oopgemaak of kortgesluit nie.
TAMP hoofkenmerke · 32 rugsteunregisters (TAMP_BKPxR) geïmplementeer in die RTC-domein wat oorbly
aangeskakel deur VBAT wanneer die VDD-krag afgeskakel is · 12 tamper penne beskikbaar (sewe insette en vyf uitsette) · Enige tamper-opsporing kan 'n RTC-tydstip genereeramp geleentheid. · Enige tamper-opsporing vee die rugsteunregisters uit. · TrustZone-ondersteuning:
Tampveilige of nie-veilige konfigurasie Rugsteun registreer konfigurasie in drie konfigureerbare grootte areas:
. een lees/skryf veilige area . een skryf veilige/lees nie-veilige area . een lees/skryf nie-veilige area · Monotoniese teller

3.30

Intergeïntegreerde stroombaankoppelvlakke (I2C1, I2C2, I2C3, I2C4, I2C5)
Die toestelle het vyf I2C-koppelvlakke ingebou.
Die I2C-buskoppelvlak hanteer kommunikasie tussen die STM32MP133C/F en die seriële I2C-bus. Dit beheer alle I2C-busspesifieke volgordebepaling, protokol, arbitrasie en tydsberekening.

DS13875 Rev 5

41/219
48

Funksioneel verbyview

STM32MP133C/F

Die I2C-randapparatuur ondersteun: · I2C-busspesifikasie en gebruikershandleiding rev. 5-versoenbaarheid:
Slaaf- en meestermodusse, multimeestervermoë Standaardmodus (Sm), met 'n bitsnelheid tot 100 kbit/s Vinnige modus (Fm), met 'n bitsnelheid tot 400 kbit/s Vinnige modus Plus (Fm+), met 'n bitsnelheid tot 1 Mbit/s en 20 mA-uitset-aandrywer-I/O's 7-bis en 10-bis adresseringsmodus, veelvuldige 7-bis slaafadresse Programmeerbare opstel- en houtye Opsionele klokstrek · Stelselbestuurbus (SMBus) spesifikasie rev 2.0-versoenbaarheid: Hardeware PEC (pakketfoutkontrole) generering en verifikasie met ACK
beheer Adresresolusieprotokol (ARP) ondersteuning SMBus-waarskuwing · Kragstelselbestuurprotokol (PMBusTM) spesifikasie rev 1.1 verenigbaarheid · Onafhanklike klok: 'n keuse van onafhanklike klokbronne wat die I2C-kommunikasiespoed onafhanklik van die PCLK-herprogrammering toelaat · Ontwaak vanuit Stopmodus met adrespassing · Programmeerbare analoog en digitale ruisfilters · 1-greep buffer met DMA-vermoë
I2C3, I2C4 en I2C5 kan (in ETZPC) gedefinieer word as slegs toeganklik deur veilige sagteware.

3.31

Universele sinchrone asynchrone ontvangersender (USART1, USART2, USART3, USART6 en UART4, UART5, UART7, UART8)
Die toestelle het vier ingebedde universele sinchrone ontvanger-senders (USART1, USART2, USART3 en USART6) en vier universele asynchrone ontvanger-senders (UART4, UART5, UART7 en UART8). Verwys na die tabel hieronder vir 'n opsomming van USARTx- en UARTx-kenmerke.
Hierdie koppelvlakke bied asynchrone kommunikasie, IrDA SIR ENDEC-ondersteuning, multiverwerker-kommunikasiemodus, enkeldraad-halfdupleks-kommunikasiemodus en het LIN-meester/slaaf-vermoë. Hulle bied hardewarebestuur van die CTS- en RTS-seine, en RS485-dryweraktivering. Hulle kan kommunikeer teen snelhede van tot 13 Mbit/s.
USART1, USART2, USART3 en USART6 bied ook Smartcard-modus (ISO 7816-voldoenend) en SPI-agtige kommunikasievermoë.
Alle USART's het 'n klokdomein onafhanklik van die SVE-klok, wat die USARTx toelaat om die STM32MP133C/F uit Stopmodus te wakker met behulp van baudrates tot 200 Kbaud. Die wekgebeurtenisse uit Stopmodus is programmeerbaar en kan wees:
· begin bit-opsporing
· enige ontvangde dataraam
· 'n Spesifieke geprogrammeerde dataraam

42/219

DS13875 Rev 5

STM32MP133C/F

Funksioneel verbyview

Alle USART-koppelvlakke kan deur die DMA-beheerder bedien word.

Tabel 5. USART/UART-kenmerke

USART-modusse/-kenmerke (1)

VSAART1/2/3/6

UART4/5/7/8

Hardeware vloeibeheer vir modem

Deurlopende kommunikasie deur gebruik te maak van DMA

Multiverwerker kommunikasie

Sinchrone SPI-modus (meester/slaaf)

–

Slimkaartmodus

–

Enkeldraads halfduplekskommunikasie IrDA SIR ENDEC-blok

LIN-modus

Dubbele klokdomein en ontwaking vanuit lae-kragmodus

Ontvanger-tydverstryking onderbreek Modbus-kommunikasie

Outomatiese baud rate opsporing

Bestuurder aktiveer

USART-datalengte

7, 8 en 9 bisse

1. X = ondersteun.

USART1 en USART2 kan (in ETZPC) gedefinieer word as slegs toeganklik deur veilige sagteware.

3.32

Seriële randapparatuur-koppelvlakke (SPI1, SPI2, SPI3, SPI4, SPI5) intergeïntegreerde klankkoppelvlakke (I2S1, I2S2, I2S3, I2S4)
Die toestelle beskik oor tot vyf SPI's (SPI2S1, SPI2S2, SPI2S3, SPI2S4, en SPI5) wat kommunikasie teen tot 50 Mbit/s in meester- en slaafmodusse, in halfdupleks-, voldupleks- en simpleksmodusse toelaat. Die 3-bis voorskaler gee agt meestermodusfrekwensies en die raam is konfigureerbaar van 4 tot 16 bisse. Alle SPI-koppelvlakke ondersteun NSS-pulsmodus, TI-modus, hardeware-CRC-berekening en vermenigvuldiging van 8-bis ingebedde Rx- en Tx-FIFO's met DMA-vermoë.
I2S1, I2S2, I2S3 en I2S4 word gemultiplekseer met SPI1, SPI2, SPI3 en SPI4. Hulle kan in meester- of slaafmodus, in voldupleks- en halfduplekskommunikasiemodusse bedryf word, en kan gekonfigureer word om met 'n 16- of 32-bis-resolusie as 'n invoer- of uitvoerkanaal te werk. OudioampLangfrekwensies van 8 kHz tot 192 kHz word ondersteun. Alle I2S-koppelvlakke ondersteun veelvuldige 8-bis ingebedde Rx- en Tx-FIFO's met DMA-vermoë.
SPI4 en SPI5 kan (in ETZPC) gedefinieer word as slegs toeganklik deur veilige sagteware.

3.33

Seriële oudio-koppelvlakke (SAI1, SAI2)
Die toestelle bevat twee SAIs wat die ontwerp van baie stereo- of mono-klankprotokolle moontlik maak

DS13875 Rev 5

43/219
48

Funksioneel verbyview

STM32MP133C/F

soos I2S, LSB of MSB-geregverdig, PCM/DSP, TDM of AC'97. 'n SPDIF-uitset is beskikbaar wanneer die oudioblok as 'n sender gekonfigureer is. Om hierdie vlak van buigsaamheid en herkonfigureerbaarheid te bring, bevat elke SAI twee onafhanklike oudio-subblokke. Elke blok het sy eie klokgenerator en I/O-lynbeheerder. OudioampLangfrekwensies tot 192 kHz word ondersteun. Daarbenewens kan tot agt mikrofone ondersteun word danksy 'n ingeboude PDM-koppelvlak. Die SAI kan in 'n meester- of slaafkonfigurasie werk. Die oudio-subblokke kan óf 'n ontvanger óf 'n sender wees en kan sinchroon of asynchroon (met betrekking tot die ander een) werk. Die SAI kan met ander SAI's gekoppel word om sinchroon te werk.

3.34

SPDIF-ontvangerkoppelvlak (SPDIFRX)
Die SPDIFRX is ontwerp om 'n S/PDIF-vloei te ontvang wat voldoen aan IEC-60958 en IEC-61937. Hierdie standaarde ondersteun eenvoudige stereostrome tot hoë sample-tempo, en saamgeperste meerkanaal-omringklank, soos dié wat deur Dolby of DTS gedefinieer word (tot 5.1).
Die SPDIFRX se hoofkenmerke is die volgende: · Tot vier insette beskikbaar · Outomatiese simbooltempo-opsporing · Maksimum simbooltempo: 12.288 MHz · Stereostroom van 32 tot 192 kHz word ondersteun · Ondersteuning van oudio IEC-60958 en IEC-61937, verbruikerstoepassings · Pariteitsbitbestuur · Kommunikasie met behulp van DMA vir oudioamples · Kommunikasie met behulp van DMA vir beheer en gebruikerskanaalinligting · Onderbrekingsvermoëns
Die SPDIFRX-ontvanger bied al die nodige funksies om die simbooltempo op te spoor en die inkomende datastroom te dekodeer. Die gebruiker kan die verlangde SPDIF-inset kies, en wanneer 'n geldige sein beskikbaar is, hersien die SPDIFRX die sein.amplees die inkomende sein, dekodeer die Manchester-stroom en herken rame, subrame en blokelemente. Die SPDIFRX lewer gedekodeerde data en geassosieerde statusvlae aan die SVE.
Die SPDIFRX bied ook 'n sein genaamd spdif_frame_sync, wat wissel teen die S/PDIF-subraamtempo wat gebruik word om die presiese s te bereken.ample tempo vir klokdriftalgoritmes.

3.35

Veilige digitale invoer/uitvoer MultiMediaCard-koppelvlakke (SDMMC1, SDMMC2)
Twee veilige digitale invoer/uitvoer MultiMediaCard-koppelvlakke (SDMMC) bied 'n koppelvlak tussen die AHB-bus en SD-geheuekaarte, SDIO-kaarte en MMC-toestelle.
Die SDMMC-kenmerke sluit die volgende in: · Voldoening aan Embedded MultiMediaCard System Specification Weergawe 5.1
Kaartondersteuning vir drie verskillende databusmodusse: 1-bis (standaard), 4-bis en 8-bis

44/219

DS13875 Rev 5

STM32MP133C/F

Funksioneel verbyview

(HS200 SDMMC_CK spoed beperk tot maksimum toegelate I/O spoed) (HS400 word nie ondersteun nie)
· Volledige versoenbaarheid met vorige weergawes van MultiMediaCards (agterwaartse versoenbaarheid)
· Volledige voldoening aan SD-geheuekaartspesifikasies weergawe 4.1 (SDR104 SDMMC_CK-spoed beperk tot maksimum toegelate I/O-spoed, SPI-modus en UHS-II-modus word nie ondersteun nie)
· Volledige voldoening aan SDIO-kaartspesifikasie weergawe 4.0 Kaartondersteuning vir twee verskillende databusmodusse: 1-bis (standaard) en 4-bis (SDR104 SDMMC_CK-spoed beperk tot maksimum toegelate I/O-spoed, SPI-modus en UHS-II-modus word nie ondersteun nie)
· Data-oordrag tot 208 Mbyte/s vir die 8-bis modus (afhangende van maksimum toegelate I/O-spoed)
· Data- en opdraguitsette maak seine in staat om eksterne tweerigtingdrywers te beheer
· Toegewyde DMA-beheerder ingebed in die SDMMC-gasheerkoppelvlak, wat hoëspoed-oordragte tussen die koppelvlak en die SRAM moontlik maak
· IDMA gekoppelde lys ondersteuning
· Toegewyde kragbronne, VDDSD1 en VDDSD2 vir onderskeidelik SDMMC1 en SDMMC2, wat die behoefte aan vlakverskuiwer-invoeging op die SD-kaartkoppelvlak in UHS-I-modus verwyder.
Slegs sommige GPIO's vir SDMMC1 en SDMMC2 is beskikbaar op 'n toegewyde VDDSD1- of VDDSD2-toevoerpen. Hierdie is deel van die standaard opstart-GPIO's vir SDMMC1 en SDMMC2 (SDMMC1: PC[12:8], PD[2], SDMMC2: PB[15,14,4,3], PE3, PG6). Hulle kan in die alternatiewe funksietabel geïdentifiseer word deur seine met 'n "_VSD1"- of "_VSD2"-agtervoegsel.
Elke SDMMC is gekoppel aan 'n vertragingsblok (DLYBSD) wat ondersteuning van 'n eksterne datafrekwensie bo 100 MHz moontlik maak.
Beide SDMMC-koppelvlakke het beveiligbare konfigurasiepoorte.

3.36

Beheerderarea-netwerk (FDCAN1, FDCAN2)
Die beheerderarea-netwerk (KAN) substelsel bestaan uit twee KAN-modules, 'n gedeelde boodskap-RAM-geheue en 'n klokkalibrasie-eenheid.
Beide CAN-modules (FDCAN1 en FDCAN2) voldoen aan ISO 11898-1 (CAN-protokolspesifikasie weergawe 2.0 deel A, B) en CAN FD-protokolspesifikasie weergawe 1.0.
'n 10-Kbyte boodskap RAM-geheue implementeer filters, ontvang FIFO's, ontvang buffers, oordra gebeurtenis FIFO's en oordra buffers (plus snellers vir TTCAN). Hierdie boodskap RAM word gedeel tussen die twee FDCAN1 en FDCAN2 modules.
Die gemeenskaplike klokkalibrasie-eenheid is opsioneel. Dit kan gebruik word om 'n gekalibreerde klok vir beide FDCAN1 en FDCAN2 te genereer vanaf die HSI interne RC-ossillator en die PLL, deur CAN-boodskappe wat deur die FDCAN1 ontvang word, te evalueer.

DS13875 Rev 5

45/219
48

Funksioneel verbyview

STM32MP133C/F

3.37

Universele seriële bus hoëspoed-gasheer (USBH)
Die toestelle het een USB-hoëspoed-gasheer (tot 480 Mbit/s) met twee fisiese poorte ingebed. USBH ondersteun beide lae-, volspoed- (OHCI) sowel as hoëspoed- (EHCI) bewerkings onafhanklik op elke poort. Dit integreer twee sender-ontvangers wat gebruik kan word vir óf laespoed- (1.2 Mbit/s), volspoed- (12 Mbit/s) óf hoëspoed-werking (480 Mbit/s). Die tweede hoëspoed-sender-ontvanger word gedeel met OTG-hoëspoed.
Die USBH voldoen aan die USB 2.0-spesifikasie. Die USBH-beheerders benodig toegewyde klokke wat deur 'n PLL binne die USB-hoëspoed-PHY gegenereer word.

3.38

USB vir onderweg hoëspoed (OTG)
Die toestelle het een USB OTG hoëspoed (tot 480 Mbit/s) toestel/gasheer/OTG randapparaat ingebou. OTG ondersteun beide volspoed- en hoëspoedwerking. Die sender/ontvanger vir hoëspoedwerking (480 Mbit/s) word gedeel met die tweede USB-gasheerpoort.
Die USB OTG HS voldoen aan die USB 2.0-spesifikasie en die OTG 2.0-spesifikasie. Dit het sagteware-konfigureerbare eindpuntinstellings en ondersteun opskorting/hervatting. Die USB OTG-beheerders benodig 'n toegewyde 48 MHz-klok wat gegenereer word deur 'n PLL binne RCC of binne die USB-hoëspoed-PHY.
Die hoofkenmerke van die USB OTG HS word hieronder gelys: · Gekombineerde Rx- en Tx-FIFO-grootte van 4 Kbyte met dinamiese FIFO-groottebepaling · SRP (sessieversoekprotokol) en HNP (gasheeronderhandelingsprotokol) ondersteuning · Agt tweerigting-eindpunte · 16 gasheerkanale met periodieke OUT-ondersteuning · Sagteware konfigureerbaar vir OTG1.3- en OTG2.0-modusse · USB 2.0 LPM (skakelkragbestuur) ondersteuning · Ondersteuning vir batterylaaispesifikasie-hersiening 1.2 · HS OTG PHY-ondersteuning · Interne USB DMA · HNP/SNP/IP binne (geen eksterne weerstand nodig nie) · Vir OTG/Gasheer-modusse is 'n kragskakelaar nodig indien bus-aangedrewe toestelle gebruik word
verbind.
Die USB OTG-konfigurasiepoort kan veilig wees.

46/219

DS13875 Rev 5

STM32MP133C/F

Funksioneel verbyview

3.39

Gigabit Ethernet MAC-koppelvlakke (ETH1, ETH2)
Die toestelle bied twee IEEE-802.3-2002-versoenbare gigabit-mediatoegangsbeheerders (GMAC) vir Ethernet LAN-kommunikasie deur 'n industriestandaard medium-onafhanklike koppelvlak (MII), 'n verminderde medium-onafhanklike koppelvlak (RMII), of 'n verminderde gigabit medium-onafhanklike koppelvlak (RGMII).
Die toestelle benodig 'n eksterne fisiese koppelvlaktoestel (PHY) om aan die fisiese LAN-bus (twisted-pair, vesel, ens.) te koppel. Die PHY word aan die toestelpoort gekoppel deur 17 seine vir MII, 7 seine vir RMII of 13 seine vir RGMII te gebruik, en kan geklok word deur die 25 MHz (MII, RMII, RGMII) of 125 MHz (RGMII) van die STM32MP133C/F of van die PHY te gebruik.
Die toestelle sluit die volgende kenmerke in: · Bedryfsmodusse en PHY-koppelvlakke
10-, 100- en 1000-Mbit/s data-oordragspoede Ondersteuning van beide voldupleks- en halfdupleksbedrywighede MII-, RMII- en RGMII PHY-koppelvlakke · Verwerkingsbeheer Multilaag-pakketfiltering: MAC-filtering op bron (SA) en bestemming (DA)
adres met perfekte en hash-filter, VLAN tag-gebaseerde filterering met perfekte en hash-filter, Laag 3-filtering op IP-bron (SA) of bestemmingsadres (DA), Laag 4-filtering op bron (SP) of bestemmingspoort (DP) Dubbele VLAN-verwerking: invoeging van tot twee VLAN's tags in die oordragpad, tag filter in ontvangspad IEEE 1588-2008/PTPv2-ondersteuning Ondersteun netwerkstatistieke met RMON/MIB-tellers (RFC2819/RFC2665) · Hardeware-aflaaiverwerking Invoeging of verwydering van preamble- en begin-van-raam-data (SFD) Integriteitskontrolesom-aflaai-enjin vir IP-koptekst en TCP/UDP/ICMP-vrag: berekening en invoeging van oordragkontrolesom, berekening en vergelyking van ontvangskontrolesom Outomatiese ARP-versoekrespons met die toestel se MAC-adres TCP-segmentering: outomatiese verdeling van groot oordrag-TCP-pakket in veelvuldige klein pakkette · Lae-kragmodus Energie-doeltreffende Ethernet (standaard IEEE 802.3az-2010) Afstands-wekpakkie en AMD Magic PacketTM-opsporing
Beide ETH1 en ETH2 kan as veilig geprogrammeer word. Wanneer dit veilig is, is transaksies oor die AXI-koppelvlak veilig, en die konfigurasieregisters kan slegs deur veilige toegang gewysig word.

DS13875 Rev 5

47/219
48

Funksioneel verbyview

STM32MP133C/F

3.40

Ontfouting-infrastruktuur
Die toestelle bied die volgende ontfouting- en opsporingsfunksies om sagteware-ontwikkeling en stelselintegrasie te ondersteun: · Breekpunt-ontfouting · Kode-uitvoeringsopsporing · Sagteware-instrumentasie · JTAG ontfoutpoort · Serie-draad ontfoutpoort · Snellerinvoer en -uitvoer · Spoorpoort · Bewapen CoreSight ontfouting- en spoorkomponente
Die ontfouting kan beheer word via 'n JTAG/serial-wire ontfoutingstoegangspoort, met behulp van industriestandaard-ontfoutingsinstrumente.
'n Spoorpoort laat toe dat data vasgelê word vir logging en analise.
Ontfoutingstoegang tot veilige areas word deur die verifikasieseine in die BSEC moontlik gemaak.

48/219

DS13875 Rev 5

STM32MP133C/F

Pinout, penbeskrywing en alternatiewe funksies

Figuur 5. STM32MP133C/F LFBGA289-uitlaat

VSS

PA9

PD10

PB7

PE7

PD5

PE8

PG4

PH9

PH13

PC7

PB9

PB14

PG6

PD2

PC9

VSS

PD3

PF5

PD14

PE12

PE1

PE9

PH14

PE10

PF1

PF3

PC6

PB15

PB4

PC10

PC12

DDR_DQ4 DDR_DQ0

PB6

PH12

PE14

PE13

PD8

PD12

PD15

VSS

PG7

PB5

PB3

VDDSD1

PF0

PC11

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

PB8

PD6

VSS

PE11

PD1

PE0

PG0

PE15

PB12

PB10

VDDSD2

VSS

PE3

PC8

DDR_ DQM0

DDR_DQ5 DDR_DQ3

PG9

PD11

PA12

PD0

VSS

PA15

PD4

PD9

PF2

PB13

PH10

VDDQ_ DDR

DDR_DQ2 DDR_DQ6 DDR_DQ7 DDR_A5

DDR_ HERSTEL

PG10

PG5

PG8

PH2

PH8

VDDCPU

VDD

VDDCPU VDDCPU

VDD

VDDQ_ DDR

VSS

DDR_A13

VSS

DDR_A9

DDR_A2

PF9

PF6

PF10

PG15

PF8

VDD

VSS

VDDQ_ DDR

DDR_BA2 DDR_A7

DDR_A3

DDR_A0 DDR_BA0

PH11

PI3

PH7

PB2

PE4

VDDCPU

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_WEN

VSS

DDR_ODT DDR_CSN

DDR_ RASN

PD13

VBAT

PI2

VSS_PLL VDD_PLL VDDCPU

VSS

VDDCORE

VSS

VDDCORE

VSS

VDDQ_ DDR

VDDCORE DDR_A10

DDR_ CASN

DDR_ CLKP

DDR_ CLKN

PC14OSC32_IN

PC15OSC32_
UIT

VSS

PC13

PI1

VDD

VSS

VDDCORE VDDCORE VDDCORE

VSS

VDDQ_ DDR

DDR_A11 DDR_CKE DDR_A1 DDR_A15 DDR_A12

PE2

PF4

PH6

PI0

PG3

VDD

VSS

VDDQ_ DDR

DDR_ATO

DDR_ DTO0

DDR_A8 DDR_BA1 DDR_A14

PF7

PA8

PG11

VDD_ANA VSS_ANA

VDD

VDDQ_ DDR

DDR_ VREF

DDR_A4

VSS

DDR_ DTO1

DDR_A6

PE6

PG1

PD7

VSS

PB11

PF13

VSSA

PA3

NJTRST

VSS_USB VDDA1V1_

REG

VDDQ_ DDR

PWR_LP

DDR_ DQM1

DDR_ DQ10

DDR_DQ8 DDR_ZQ

PH0OSC_IN

PH1OSC_OUT

PA13

PF14

PA2

VREF-

VDDA

PG13

PG14

VDD3V3_ USBHS

VSS

PI5-BOOT1 VSS_PLL2 PWR_ON

DDR_ DQ11

DDR_ DQ13

DDR_DQ9

PG2

PH3

PWR_CPU _AAN

PA1

VSS

VREF+

PC5

VSS

VDD

PF15

VDDA1V8_ REG

PI6-BOOT2

VDD_PLL2

PH5

DDR_ DQ12

DDR_ DQS1N

DDR_ DQS1P

PG12

PA11

PC0

PF12

PC3

PF11

PB1

PA6

PE5

PDR_AAN USB_DP2

PA14

USB_DP1

OMSLUITER_ REG1V8

PH4

DDR_ DQ15

DDR_ DQ14

VSS

PA7

PA0

PA5

PA4

PC4

PB0

PC1

PC2

NRST

USB_DM2

USB_ RREF

USB_DM1 PI4-BOOT0

PA10

PI7

VSS

MSv65067V5

Die bostaande figuur toon die bokant van die pakkie view.

DS13875 Rev 5

49/219
97

Pinout, penbeskrywing en alternatiewe funksies

STM32MP133C/F

Figuur 6. STM32MP133C/F TFBGA289-uitlaat

VSS

PD4

PE9

PG0

PD15

PE15

PB12

PF1

PC7

PC6

PF0

PB14

VDDSD2 VDDSD1 DDR_DQ4 DDR_DQ0

VSS

PE12

PD8

PE0

PD5

PD9

PH14

PF2

VSS

PF3

PB13

PB3

PE3

PC12

VSS

DDR_DQ1

DDR_ DQS0N

DDR_ DQS0P

PE13

PD1

PE1

PE7

VSS

VDD

PE10

PG7

PG4

PB9

PH10

PC11

PC8

DDR_DQ2

DDR_ DQM0

DDR_DQ3 DDR_DQ5

PF5

PA9

PD10

VDDCPU

PB7

VDDCPU

PD12

VDDCPU

PH9

VDD

PB15

VDD

VSS

VDDQ_ DDR

DDR_ HERSTEL

DDR_DQ7 DDR_DQ6

PD0

PE14

VSS

PE11

VDDCPU

VSS

PA15

VSS

PH13

VSS

PB4

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_A13

PH8

PA12

VDD

VDDCPU

VSS

VDDCORE

PD14

PE8

PB5

VDDCORE

PC10

VDDCORE

VSS

VDDQ_ DDR

DDR_A7

DDR_A5

DDR_A9

PD11

PH2

PB6

PB8

PG9

PD3

PH12

PG15

PD6

PB10

PD2

PC9

DDR_A2 DDR_BA2 DDR_A3

DDR_A0 DDR_ODT

PG5

PG10

PF8

VDDCPU

VSS

VDDCORE

PH11

PI3

PF9

PG6

OMSLUITER_ REG1V8

VDDCORE

VSS

VDDQ_ DDR

DDR_BA0 DDR_CSN DDR_WEN

J VDD_PLL VSS_PLL

PG8

PI2

VBAT

PH6

PF7

PA8

PF12

VDD

VDDA1V8_ REG

PA10

DDR_ VREF

DDR_ RASN

DDR_A10

VSS

DDR_ CASN

PE4

PF10

PB2

VDD

VSS

VDDCORE

PA13

PA1

PC4

NRST

VSS_PLL2 VDDCORE

VSS

VDDQ_ DDR

DDR_A15

DDR_ CLKP

DDR_ CLKN

PF6

VSS

PH7

VDD_ANA VSS_ANA

PG12

PA0

PF11

PE5

PF15

VDD_PLL2

PH5

DDR_CKE DDR_A12 DDR_A1 DDR_A11 DDR_A14

PC14OSC32_IN

PC15OSC32_
UIT

PC13

VDD

VSS

PB11

PA5

PB0

VDDCORE

USB_ RREF

PI6-BOOT2 VDDKERN

VSS

VDDQ_ DDR

DDR_A6

DDR_A8 DDR_BA1

PD13

VSS

PI0

PI1

PA11

VSS

PA4

PB1

VSS

PI5-BOOT1

VSS

VDDQ_ DDR

VSS

VDDQ_ DDR

VSS

DDR_ATO

PH0OSC_IN

PH1OSC_OUT

PF4

PG1

VSS

VDD

PC3

PC5

VDD

PI4-BOOT0

VDD

VSS

VDDQ_ DDR

DDR_A4 DDR_ZQ DDR_DQ8

PG11

PE6

PD7

PWR_ SVE_AAN

PA2

PA7

PC1

PA6

PG13

NJTRST

PA14

VSS

PWR_AAN

DDR_ DQM1

DDR_ DQ12

DDR_ DQ11

DDR_DQ9

PE2

PH3

PF13

PC0

VSSA

VREF-

PA3

PG14

USB_DP2

VSS

VSS_ USBHS

USB_DP1

PH4

DDR_ DQ13

DDR_ DQ14

DDR_ DQS1P

DDR_ DQS1N

VSS

PG3

PG2

PF14

VDDA

VREF+

PDR_AAN

PC2

USB_DM2

VDDA1V1_ REG

VDD3V3_ USBHS

USB_DM1

PI7

Die bostaande figuur toon die bokant van die pakkie view.

PWR_LP

DDR_ DQ15

DDR_ DQ10

VSS

MSv67512V3

50/219

DS13875 Rev 5

STM32MP133C/F

Pinout, penbeskrywing en alternatiewe funksies

Figuur 7. STM32MP133C/F TFBGA320-uitlaat
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20

VSS

PA9

PE13 PE12

PD12

PG0

PE15

PG7

PH13

PF3

PB9

PF0

PC10 PC12

PC9

VSS

PD0

PE11

PF5

PA15

PD8

PE0

PE9

PH14

PE8

PG4

PF1

VSS

PB5

PC6

PB15 PB14

PE3

PC11

DDR_ DQ4

DDR_ DQ1

DDR_ DQ0

PB6

PD3

PE14 PD14

PD1

PB7

PD4

PD5

PD9

PE10 PB12

PH9

PC7

PB3

VDD SD2

PB4

PG6

PC8

PD2

DDR_ DDR_ DQS0P DQS0N

PB8

PD6

PH12

PD10

PE7

PF2

PB13

VSS

DDR_ DQ2

DDR_ DQ5

DDR_ DQM0

PH2

PH8

VSS

VDD-SVE

PE1

PD15

VDD-SVE

VSS

VDD

PB10

PH10

VDDQ_ DDR

VSS

VDD SD1

DDR_ DQ3

DDR_ DQ6

PF8

PG9

PD11 PA12

VSS

DDR_ DQ7

DDR_ A5

VSS

PF6

PG10

PG5

VDD-SVE

PE4

PF10 PG15

PG8

PH7

PD13

PB2

PF9

VDD-SVE

VSS

VDD

VDD-SVE

VDD-KERN

VSS

VDD

VSS

VDDQ_ DDR

VSS

VDD

VSS

VDD-KERN

VSS

VDD

VDD-KERN

VDDQ_ DDR

DDR_ A13

DDR_ A2

DDR_ A9

DDR_ HERSTEL
N

DDR_ BA2

DDR_ A3

DDR_ A0

DDR_ A7

DDR_ BA0

DDR_ CSN

DDR_ ODT

VSS_ PLL

VDD_ PLL

PH11

VDD-SVE

PC15-

VBAT OSC32 PI3

VSS

_UIT

PC14-

VSS OSC32 PC13

_IN

VDD

PE2

PF4

PH6

PI2

VDD-SVE
VDD-KERN
VSS
VDD

VSS

VDD-KERN

VSS

VDD-KERN

VSS

VDD

VDD-KERN

VSS

VDD

VDD-KERN

VDDQ_ DDR
VSS
VDDQ_ DDR
VDD-KERN

VDDQ_ DDR

DDR_ WEN

DDR_ RASN

VSS

DDR_ A10

DDR_ CASN

DDR_ CLKN

VDDQ_ DDR

DDR_ A12

DDR_ CLKP

DDR_ A15

DDR_ A11

DDR_ A14

DDR_ CKE

DDR_ A1

PA8

PF7

PI1

PI0

VSS

DDR_ DTO1

DDR_ ATO

DDR_ A8

DDR_ BA1

PG1

PG11

PH3

VDD

VSS

VDD

VDD-KERN

VSS

VDD

VDD-KERN

VSS

VDDQ_ DDR

DDR_ A4

DDR_ ZQ

DDR_ A6

VSS

PE6

PH0OSC_IN

PA13

VSS

DDR_ VREF

DDR_ DQ10

DDR_ DQ8

VSS

PH1OSC_ UIT

VSS_ANA

VSS

VDD

VDDA VSSA

PA6

VSS

VDD-KERN

VSS

VDD VDDQ_ KERN DDR

VSS

PWR_ AAN

DDR_ DQ13

DDR_ DQ9

PD7

VDD_ANA

PG2

PA7

VREF-

NJ TRST

VDDA1 V1_ REG

VSS

PWR_ DDR_ DDR_ LP DQS1P DQS1N

PWR_

PG3

PG12 SVE_ PF13

PC0

PC3 VREF+ PB0

PA3

PE5

VDD

USB_ RREF

PA14

VDD 3V3_ USBHS

VDDA1 V8_ REG

VSS

OMSLUITSENDING S_REG
1V8

PH5

DDR_ DQ12

DDR_ DQ11

DDR_ DQM1

PA11

PF14

PA0

PA2

PA5

PF11

PC4

PB1

PC1

PG14

NRST

PF15

USB_ VSS_

PI6-

USB_

PI4-

VDD_

DM2 USBHS BOOT2 DP1 BOOT0 PLL2

PH4

DDR_ DQ15

DDR_ DQ14

VSS

PB11

PA1

PF12

PA4

PC5

PG13

PC2

PDR_ AAN

USB_ DP2

PI5-

USB_

BOOT1 DM1

VSS_ PLL2

PA10

PI7

VSS

Die bostaande figuur toon die bokant van die pakkie view.

MSv65068V5

DS13875 Rev 5

51/219
97

Pinout, penbeskrywing en alternatiewe funksies

STM32MP133C/F

Tabel 6. Legende/afkortings wat in die pinout-tabel gebruik word

Naam

Afkorting

Definisie

PIN-naam PIN-tipe
I/O struktuur
Notas Alternatiewe funksies Bykomende funksies

Tensy anders vermeld, is die penfunksie tydens en na herstel dieselfde as die werklike pennaam

Voorsien pen

Voer slegs pen in

Uitset slegs pen

I/O

Invoer/uitvoer pen

Analoog- of spesiale vlakpen

FT(U/D/PD) 5 V tolerante I/O (met vaste optrek / aftrek / programmeerbare aftrek)

DDR

1.5 V, 1.35 V of 1.2 VI/O vir DDR3, DDR3L, LPDDR2/LPDDR3 koppelvlak

Analoog sein

RST

Herstelpen met swak optrekweerstand

_f(1) _a(2) _u(3) _h(4)

Opsie vir FT I/O's I2C FM+ opsie Analoog opsie (verskaf deur VDDA vir die analoog deel van die I/O) USB-opsie (verskaf deur VDD3V3_USBxx vir die USB-deel van die I/O) Hoëspoed-uitset vir 1.8V tipiese VDD (vir SPI, SDMMC, QUADSPI, TRACE)

_vh(5)

Baie-hoëspoed-opsie vir 1.8V tipiese VDD (vir ETH, SPI, SDMMC, QUADSPI, TRACE)

Tensy anders vermeld deur 'n nota, word alle I/O's as swewende insette gestel tydens en na herstel.

Funksies gekies deur GPIOx_AFR registers

Funksies direk gekies/geaktiveer deur perifere registers

1. Die verwante I/O-strukture in Tabel 7 is: FT_f, FT_fh, FT_fvh 2. Die verwante I/O-strukture in Tabel 7 is: FT_a, FT_ha, FT_vha 3. Die verwante I/O-strukture in Tabel 7 is: FT_u 4. Die verwante I/O-strukture in Tabel 7 is: FT_h, FT_fh, FT_fvh, FT_vh, FT_ha, FT_vha 5. Die verwante I/O-strukture in Tabel 7 is: FT_vh, FT_vha, FT_fvh

52/219

DS13875 Rev 5

STM32MP133C/F

Pinout, penbeskrywing en alternatiewe funksies

Pin nommer

Tabel 7. STM32MP133C/F baldefinisies

Balfunksies

Speldnaam (funksie na
terugstel)

Alternatiewe funksies

Bykomende funksies

LFBGA289 TFBGA289 TFBGA320
Pentipe I/O-struktuur
Notas

K10 F6 U14 A2 D2 A2 A1 A1 T5 M6 F3 U7
D4 E4 B2
B2 D1 B3 B1 G6 C2
C3 E2 C3 F6 D4 E7 E4 E1 B1
C2 G7 D3
C1 G3 C1

VDDCORE S

–

PA9

I/O FT_h

VSS VDD

–

PE11

I/O FT_vh

PF5

I/O FT_h

PD3

I/O FT_f

PE14

I/O FT_h

VDDCPU

–

PD0

I/O FT

PH12

I/O FT_fh

PB6

I/O FT_h

–

TIM1_CH2, I2C3_SMBA,

–

DFSDM1_DATIN0, USART1_TX, UART4_TX,

FMC_NWAIT(opstart)

–

TIM1_CH2,

USART2_CTS/USART2_NSS,

SAI1_D2,

–

SPI4_MOSI/I2S4_SDO, SAI1_FS_A, USART6_CK,

ETH2_MII_TX_ER,

ETH1_MII_TX_ER,

FMC_D8(selflaai)/FMC_AD8

–

TRACED12, DFSDM1_CKIN0, I2C1_SMBA, FMC_A5

TIM2_CH1,

–

USART2_CTS/USART2_NSS, DFSDM1_CKOUT, I2C1_SDA,

SAI1_D3, FMC_CLK

TIM1_BKIN, SAI1_D4,

UART8_RTS/UART8_DE,

–

QUADSPI_BK1_NCS,

QUADSPI_BK2_IO2,

FMC_D11(selflaai)/FMC_AD11

–

SAI1_MCLK_A, SAI1_CK1,

–

FDCAN1_RX,

FMC_D2(selflaai)/FMC_AD2

USART2_TX, TIM5_CH3,

DFSDM1_CKIN1, I2C3_SCL,

–

SPI5_MOSI, SAI1_SCK_A, QUADSPI_BK2_IO2,

SAI1_CK2, ETH1_MII_CRS,

FMC_A6

TRACED6, TIM16_CH1N,

TIM4_CH1, TIM8_CH1,

–

USART1_TX, SAI1_CK2, QUADSPI_BK1_NCS,

ETH2_MDIO, FMC_NE3,

HDP6

–
–
–
TAMP_IN6 –
–
–

DS13875 Rev 5

53/219
97

Pinout, penbeskrywing en alternatiewe funksies

STM32MP133C/F

Pin nommer

Tabel 7. STM32MP133C/F baldefinisies (vervolg)

Balfunksies

Speldnaam (funksie na
terugstel)

Alternatiewe funksies

Bykomende funksies

LFBGA289 TFBGA289 TFBGA320
Pentipe I/O-struktuur
Notas

A17 A17 T17 M7 – J13 D2 G9 D2 F5 F1 E3 D1 G4 D1
E3 F2 F4 F8 D6 E10 F4 G2 E2 C8 B8 T21 E2 G1 F3
E1 G5 F2 G5 H3 F1 M8 – M5

VSS VDD PD6 PH8 PB8
PA12 VDDCPU
PH2 VSS PD11
PG9 PF8 VDD

–

I/O FT

I/O FT_fh

I/O FT_f

I/O FT_h

–

I/O FT_h

–

I/O FT_h

I/O FT_f

I/O FT_h

–

TIM16_CH1N, SAI1_D1, SAI1_SD_A, UART4_TX(opstart)

TRACED9, TIM5_ETR,

–

USART2_RX, I2C3_SDA,

FMC_A8, HDP2

TIM16_CH1, TIM4_CH3,

I2C1_SCL, I2C3_SCL,

–

DFSDM1_DATIN1,

UART4_RX, SAI1_D1,

FMC_D13(selflaai)/FMC_AD13

TIM1_ETR, SAI2_MCLK_A,

USART1_RTS/USART1_DE,

–

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV, FMC_A7

–

LPTIM1_IN2, UART7_TX,

QUADSPI_BK2_IO0(opstart),

–

ETH2_MII_CRS,

ETH1_MII_CRS, FMC_NE4,

ETH2_RGMII_CLK125

–

LPTIM2_IN2, I2C4_SMBA,

USART3_CTS/USART3_NSS,

SPDIFRX_IN0,

–

QUADSPI_BK1_IO2,

ETH2_RGMII_CLK125,

FMC_CLE(opstart)/FMC_A16,

Uart7_rx

DBTRGO, I2C2_SDA,

–

USART6_RX, SPDIFRX_IN3, FDCAN1_RX, FMC_NE2,

FMC_NCE(opstart)

TIM16_CH1N, TIM4_CH3,

–

TIM8_CH3, SAI1_SCK_B, USART6_TX, TIM13_CH1,

QUADSPI_BK1_IO0(opstart)

–

–
–
WKUP1
–

54/219

DS13875 Rev 5

STM32MP133C/F

Pinout, penbeskrywing en alternatiewe funksies

Pin nommer

Tabel 7. STM32MP133C/F baldefinisies (vervolg)

Balfunksies

Speldnaam (funksie na
terugstel)

Alternatiewe funksies

Bykomende funksies

LFBGA289 TFBGA289 TFBGA320
Pentipe I/O-struktuur
Notas

F3 J3 H5
F9 D8 G5 F2 H1 G3 G4 G8 H4
F1 H2 G2 D3 B14 U5 G3 K2 H3 H8 F10 G2 L1 G1 D12 C5 U6 M9 K4 N7 G1 H9 J5

PG8

I/O FT_h

VDDCPU PG5

–

I/O FT_h

PG15

I/O FT_h

PG10

I/O FT_h

VSS

–

PF10

I/O FT_h

VDDCORE S

–

PF6

I/O FT_vh

VSS VDD

–

PF9

I/O FT_h

TIM2_CH1, TIM8_ETR,

SPI5_MISO, SAI1_MCLK_B,

USART3_RTS/USART3_DE,

–

SPDIFRX_IN2,

QUADSPI_BK2_IO2,

QUADSPI_BK1_IO3,

FMC_NE2, ETH2_CLK

–

TIM17_CH1, ETH2_MDC, FMC_A15

USART6_CTS/USART6_NSS,

–

UART7_CTS, QUADSPI_BK1_IO1,

ETH2_PHY_INTN

SPI5_SCK, SAI1_SD_B,

–

UART8_CTS, FDCAN1_TX, QUADSPI_BK2_IO1(opstart),

FMC_NE3

–

TIM16_BKIN, SAI1_D3, TIM8_BKIN, SPI5_NSS, – USART6_RTS/USART6_DE, UART7_RTS/UART7_DE,
QUADSPI_CLK(opstart)

–

TIM16_CH1, SPI5_NSS,

UART7_RX(opstart),

–

QUADSPI_BK1_IO2, ETH2_MII_TX_EN/ETH2_

RGMII_TX_CTL/ETH2_RMII_

TX_EN

–

TIM17_CH1N, TIM1_CH1,

DFSDM1_CKIN3, SAI1_D4,

–

UART7_CTS, UART8_RX, TIM14_CH1,

QUADSPI_BK1_IO1(opstart),

QUADSPI_BK2_IO3, FMC_A9

TAMP_IN4
–
TAMP_IN1 –

DS13875 Rev 5

55/219
97

Pinout, penbeskrywing en alternatiewe funksies

STM32MP133C/F

Pin nommer

Tabel 7. STM32MP133C/F baldefinisies (vervolg)

Balfunksies

Speldnaam (funksie na
terugstel)

Alternatiewe funksies

Bykomende funksies

LFBGA289 TFBGA289 TFBGA320
Pentipe I/O-struktuur
Notas

H5 K1 H2 H6 E5 G7 H4 K3 J3 E5 D13 U11 H3 L3 J1
H1 H7 K3
J1 N1 J2 J5 J1 K2 J4 J2 K1 H2 H8 L4 K4 M3 M3

PE4 VDDCPU
PB2 VSS PH7
PH11
PD13 VDD_PLL VSS_PLL
PI3 PC13

I/O FT_h

–

I/O FT_h

–

I/O FT_fh

I/O FT_h

–

I/O FT

SPI5_MISO, SAI1_D2,

DFSDM1_DATIN3,

TIM15_CH1N, I2S_CKIN,

–

SAI1_FS_A, UART7_RTS/UART7_DE,

–

UART8_TX,

QUADSPI_BK2_NCS,

FMC_NCE2, FMC_A25

–

RTC_OUT2, SAI1_D1,

I2S_CKIN, SAI1_SD_A,

–

UART4_RX,

QUADSPI_BK1_NCS(opstart),

ETH2_MDIO, FMC_A6

TAMP_IN7

–

SAI2_FS_B, I2C3_SDA,

SPI5_SCK,

–

QUADSPI_BK2_IO3, ETH2_MII_TX_CLK,

–

ETH1_MII_TX_CLK,

QUADSPI_BK1_IO3

SPI5_NSS, TIM5_CH2,

SAI2_SD_A,

SPI2_NSS/I2S2_WS,

–

I2C4_SCL, USART6_RX, QUADSPI_BK2_IO0,

–

ETH2_MII_RX_CLK/ETH2_

RGMII_RX_CLK/ETH2_RMII_

VERW_KLK, FMC_A12

LPTIM2_ETR, TIM4_CH2,

TIM8_CH2, SAI1_CK1,

–

SAI1_MCLK_A, USART1_RX, QUADSPI_BK1_IO3,

–

QUADSPI_BK2_IO2,

FMC_A18

–

(1)

SPDIFRX_IN3,

TAMP_IN4/TAMP_

ETH1_MII_RX_ER

UIT5, WKUP2

RTC_OUT1/RTC_TS/

(1)

–

RTC_LSCO, TAMP_IN1/TAMP_

UIT2, WKUP3

56/219

DS13875 Rev 5

STM32MP133C/F

Pinout, penbeskrywing en alternatiewe funksies

Pin nommer

Tabel 7. STM32MP133C/F baldefinisies (vervolg)

Balfunksies

Speldnaam (funksie na
terugstel)

Alternatiewe funksies

Bykomende funksies

LFBGA289 TFBGA289 TFBGA320
Pentipe I/O-struktuur
Notas

J3 J4 N5

PI2

I/O FT

(1)

SPDIFRX_IN2

TAMP_IN3/TAMP_ UIT4, WKUP5

K5 N4 P4

PI1

I/O FT

(1)

SPDIFRX_IN1

RTC_OUT2/RTC_ LSCO,
TAMP_IN2/TAMP_ UIT3, WKUP4

F13 L2 O13

VSS

–

J2 J5 L2

VBAT

–

L4 N3 P5

PI0

I/O FT

(1)

SPDIFRX_IN0

TAMP_IN8/TAMP_ UIT1

K2 M2

PC15OSC32_OUT

I/O

(1)

–

OSC32_UIT

F15 N2 O16

VSS

–

K1 M1 M2

PC14OSC32_IN

I/O

(1)

–

OSC32_IN

G7 E3 V16

VSS

–

H9 K6 N15 VDDCORE S

–

M10 M4 N9

VDD

–

G8 E6 W16

VSS

–

USART2_RX,

L2 P3 N2

PF4

I/O FT_h

–

ETH2_MII_RXD0/ETH2_ RGMII_RXD0/ETH2_RMII_

–

RXD0, FMC_A4

MCO1, SAI2_MCLK_A,

TIM8_BKIN2, I2C4_SDA,

SPI5_MISO, SAI2_CK1,

M2 J8 P2

PA8

I/O FT_fh –

USART1_CK, SPI2_MOSI/I2S2_SDO,

–

OTG_HS_SOF,

ETH2_MII_RXD3/ETH2_

RGMII_RXD3, FMC_A21

TRACECLK, TIM2_ETR,

I2C4_SCL, SPI5_MOSI,

SAI1_FS_B,

L1 T1 N1

PE2

I/O FT_fh

–

USART6_RTS/USART6_DE, SPDIFRX_IN1,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, FMC_A23

DS13875 Rev 5

57/219
97

Pinout, penbeskrywing en alternatiewe funksies

STM32MP133C/F

Pin nommer

Tabel 7. STM32MP133C/F baldefinisies (vervolg)

Balfunksies

Speldnaam (funksie na
terugstel)

Alternatiewe funksies

Bykomende funksies

LFBGA289 TFBGA289 TFBGA320
Pentipe I/O-struktuur
Notas

M1 J7 P3

PF7

I/O FT_vh –

M3 R1 R2

PG11

I/O FT_vh –

L3 J6 N3

PH6

I/O FT_fh –

N2 P4 R1

PG1

I/O FT_vh –

M11 – N12

VDD

–

N1 R2 T2

PE6

I/O FT_vh –

P1 P1 T3 PH0-OSC_IN I/O FT

–

G9 U1 N11

VSS

–

P2 P2 U2 PH1-OSC_OUT I/O FT

–

R2 T2 R3

PH3

I/O FT_fh –

M5 L5 U3 VSS_ANA S

–

TIM17_CH1, UART7_TX(opstart),
UART4_CTS, ETH1_RGMII_CLK125, ETH2_MII_TXD0/ETH2_ RGMII_TXD0/ETH2_RMII_
TXD0, FMC_A18
SAI2_D3, I2S2_MCK, USART3_TX, UART4_TX, ETH2_MII_TXD1/ETH2_ RGMII_TXD1/ETH2_RMII_
TXD1, FMC_A24
TIM12_CH1, USART2_CK, I2C5_SDA,
SPI2_SCK/I2S2_CK, QUADSPI_BK1_IO2,
ETH1_PHY_INTN, ETH1_MII_RX_ER, ETH2_MII_RXD2/ETH2_
RGMII_RXD2, QUADSPI_BK1_NCS
LPTIM1_ETR, TIM4_ETR, SAI2_FS_A, I2C2_SMBA,
SPI2_MISO/I2S2_SDI, SAI2_D2, FDCAN2_TX, ETH2_MII_TXD2/ETH2_ RGMII_TXD2, FMC_NBL0
–
MCO2, TIM1_BKIN2, SAI2_SCK_B, TIM15_CH2, I2C3_SMBA, SAI1_SCK_B, UART4_RTS/UART4_DE,
ETH2_MII_TXD3/ETH2_ RGMII_TXD3, FMC_A22
–
–
–
I2C3_SCL, SPI5_MOSI, QUADSPI_BK2_IO1, ETH1_MII_COL, ETH2_MII_COL, QUADSPI_BK1_IO0
–

–
–
–
OSC_IN OSC_UIT –

58/219

DS13875 Rev 5

STM32MP133C/F

Pinout, penbeskrywing en alternatiewe funksies

Pin nommer

Tabel 7. STM32MP133C/F baldefinisies (vervolg)

Balfunksies

Speldnaam (funksie na
terugstel)

Alternatiewe funksies

Bykomende funksies

LFBGA289 TFBGA289 TFBGA320
Pentipe I/O-struktuur
Notas

L5 U2 W1

PG3

I/O FT_fvh –

TIM8_BKIN2, I2C2_SDA, SAI2_SD_B, FDCAN2_RX, ETH2_RGMII_GTX_CLK,
ETH1_MDIO, FMC_A13

M4 L4 V2 VDD_ANA S

–

R1 U3 V3

PG2

I/O FT

–

MCO2, TIM8_BKIN, SAI2_MCLK_B, ETH1_MDC

T1 L6 W2

PG12

I/O FT

LPTIM1_IN1, SAI2_SCK_A,

SAI2_CK2,

USART6_RTS/USART6_DE,

USART3_CTS,

–

ETH2_PHY_INTN,

ETH1_PHY_INTN,

ETH2_MII_RX_DV/ETH2_

RGMII_RX_CTL/ETH2_RMII_

CRS_DV

F7 P6 R5

VDD

–

G10 E8 T1

VSS

–

N3 R3 V1

MCO1, USART2_CK,

I2C2_SCL, I2C3_SDA,

SPDIFRX_IN0,

PD7

I/O FT_fh

–

ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_

VERW_KLK,

QUADSPI_BK1_IO2,

FMC_NE1

P3 K7 T4

PA13

I/O FT

–

DBTRGO, DBTRGI, MCO1, UART4_TX

R3 R4 W3 PWR_CPU_AAN O FT

–

T2 N5 Y1

PA11

I/O FT_f

TIM1_CH4, I2C5_SCL,

SPI2_NSS/I2S2_WS,

USART1_CTS/USART1_NSS,

–

ETH2_MII_RXD1/ETH2_

RGMII_RXD1/ETH2_RMII_

RXD1, ETH1_CLK,

ETH2_CLK

N5 M6 AA2

PB11

TIM2_CH4, LPTIM1_OUT,

I2C5_SMBA, USART3_RX,

I/O FT_vh –

ETH1_MII_TX_EN/ETH1_

RGMII_TX_CTL/ETH1_RMII_

TX_EN

–
–
–
BOOTFAILN –
–

DS13875 Rev 5

59/219
97

Pinout, penbeskrywing en alternatiewe funksies

STM32MP133C/F

Pin nommer

Tabel 7. STM32MP133C/F baldefinisies (vervolg)

Balfunksies

Speldnaam (funksie na
terugstel)

Alternatiewe funksies

Bykomende funksies

LFBGA289 TFBGA289 TFBGA320
Pentipe I/O-struktuur
Notas

P4 U4

PF14(JTCK/SW CLK)

I/O

(2)

U3 L7 Y3

PA0

I/O FT_a –

JTCK/SWCLK
TIM2_CH1, TIM5_CH1, TIM8_ETR, TIM15_BKIN, SAI1_SD_B, UART5_TX,
ETH1_MII_CRS, ETH2_MII_CRS

N6 T3 W4

PF13

TIM2_ETR, SAI1_MCLK_B,

I/O FT_a –

DFSDM1_DATIN3,

USART2_TX, UART5_RX

G11 E10 P7

F10 –

–

R4 K8 AA3

P5 R5 Y4 U4 M7 Y5

VSS VDD PA1
PA2
PA5

–

I/O FT_a

I/O FT_a I/O FT_a

–

TIM2_CH2, TIM5_CH2, LPTIM3_OUT, TIM15_CH1N,
DFSDM1_CKIN0, – USART2_RTS/USART2_DE,
ETH1_MII_RX_CLK/ETH1_ RGMII_RX_CLK/ETH1_RMII_
REF_CLK

TIM2_CH3, TIM5_CH3, – LPTIM4_OUT, TIM15_CH1,
USART2_TX, ETH1_MDIO

TIM2_CH1/TIM2_ETR,

USART2_CK, TIM8_CH1N,

–

SAI1_D1, SPI1_NSS/I2S1_WS,

SAI1_SD_A, ETH1_PPS_OUT,

ETH2_PPS_OUT

T3 T4 W5

SAI1_SCK_A, SAI1_CK2,

PC0

I/O FT_ha –

I2S1_MCK, SPI1_MOSI/I2S1_SDO,

USART1_TX

T4 J9 AA4
R6 U6 W7 P7 U5 U8 P6 T6 V8

PF12

I/O FT_vha –

VREF+

–

VDDA

–

VREF-

–

SPI1_NSS/I2S1_WS, SAI1_SD_A, UART4_TX,
ETH1_MII_TX_ER, ETH1_RGMII_CLK125
–
–
–

–
ADC1_INP7, ADC1_INN3, ADC2_INP7, ADC2_INN3 ADC1_INP11, ADC1_INN10, ADC2_INP11, ADC2_INN10
–
ADC1_INP3, ADC2_INP3
ADC1_INP1, ADC2_INP1
ADC1_INP2
ADC1_INP0, ADC1_INN1, ADC2_INP0, ADC2_INN1, TAMP_IN3
ADC1_INP6, ADC1_INN2
–

60/219

DS13875 Rev 5

STM3

Dokumente / Hulpbronne

STMicroelectronics STM32MP133C F 32-bis Arm Cortex-A7 1GHz MPU [pdf] Gebruikersgids
STM32MP133C F 32-bis Arm Cortex-A7 1GHz MPU, STM32MP133C, F 32-bis Arm Cortex-A7 1GHz MPU, Arm Cortex-A7 1GHz MPU, 1GHz, MPU

Verwysings

Gebruikershandleiding

STMicroelectronics STM32MP133C F 32-bis Arm Cortex-A7 1GHz MPU

Spesifikasies

Arm Cortex-A7 Substelsel

Herinneringe

DDR beheerder

Gereelde vrae

Dokumente / Hulpbronne

Verwysings

Los 'n opmerking

Kanselleer antwoord